JPH06308537A - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JPH06308537A JPH06308537A JP6482494A JP6482494A JPH06308537A JP H06308537 A JPH06308537 A JP H06308537A JP 6482494 A JP6482494 A JP 6482494A JP 6482494 A JP6482494 A JP 6482494A JP H06308537 A JPH06308537 A JP H06308537A
- Authority
- JP
- Japan
- Prior art keywords
- display panel
- crystal display
- liquid crystal
- gate line
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 38
- 239000011521 glass Substances 0.000 claims abstract description 14
- 239000011159 matrix material Substances 0.000 claims abstract description 10
- 239000010409 thin film Substances 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 239000010408 film Substances 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000007743 anodising Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/40—Arrangements for improving the aperture ratio
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】 表示パネルを構成する各信号線、スイッチン
グ素子および画素などを効率的に配置して、最適の開口
率を有する表示パネルを提供する。 【構成】 ガラス基板上にマトリックス形態で配列され
たゲートライン４３i とデータライン４２j を相互交差
するように形成するが、データライン４２j を素子形成
領域のゲートライン４３i 上で傾斜構造を有するように
したり、データライン４２j が傾斜するように通過する
部分のゲートライン４３i をデータライン４２j と平行
に配列してゲートライン４３i をゲート電極で活用しデ
ータライン４３j の傾斜領域をソース電極４４で用い、
特に基本的な画素形状が六角形になった蜂巣型構造を有
するようにして、最適の開口率を確保する。
グ素子および画素などを効率的に配置して、最適の開口
率を有する表示パネルを提供する。 【構成】 ガラス基板上にマトリックス形態で配列され
たゲートライン４３i とデータライン４２j を相互交差
するように形成するが、データライン４２j を素子形成
領域のゲートライン４３i 上で傾斜構造を有するように
したり、データライン４２j が傾斜するように通過する
部分のゲートライン４３i をデータライン４２j と平行
に配列してゲートライン４３i をゲート電極で活用しデ
ータライン４３j の傾斜領域をソース電極４４で用い、
特に基本的な画素形状が六角形になった蜂巣型構造を有
するようにして、最適の開口率を確保する。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタをア
クティブ素子として用いる液晶表示装置などの表示パネ
ルに関するものであり、より詳しくは、表示パネルの各
構成要素、たとえば、データライン、ゲートライン、薄
膜トランジスタおよび画素を効率的に配置、設計して、
開口率を増加させ、画素の駆動能力を向上させた表示パ
ネルに関するものである。
クティブ素子として用いる液晶表示装置などの表示パネ
ルに関するものであり、より詳しくは、表示パネルの各
構成要素、たとえば、データライン、ゲートライン、薄
膜トランジスタおよび画素を効率的に配置、設計して、
開口率を増加させ、画素の駆動能力を向上させた表示パ
ネルに関するものである。
【０００２】
【従来の技術】画像情報時代において、情報伝達の媒介
である画像表示装置に関心が集中している。これによっ
て、今までの陰極線管に代わる各種平板型表示装置が開
発され、急速に普及し始めている。
である画像表示装置に関心が集中している。これによっ
て、今までの陰極線管に代わる各種平板型表示装置が開
発され、急速に普及し始めている。
【０００３】中でも、薄型、軽量、低電圧駆動、低消費
電力などの特徴を有する液晶表示装置の技術進展は著し
く、特に、液晶技術と半導体技術を融合したアクティブ
マトリックス型液晶表示装置が注目されている。
電力などの特徴を有する液晶表示装置の技術進展は著し
く、特に、液晶技術と半導体技術を融合したアクティブ
マトリックス型液晶表示装置が注目されている。
【０００４】アクティブマトリックス駆動方式は、マト
リックス形態で配列された各画素に非線型特性を有する
スイッチング素子を加えて表示特性を向上させたもので
ある。かかるスイッチング素子には、非晶質か多結晶シ
リコンを採用した薄膜トランジスタが多く用いられてい
る。
リックス形態で配列された各画素に非線型特性を有する
スイッチング素子を加えて表示特性を向上させたもので
ある。かかるスイッチング素子には、非晶質か多結晶シ
リコンを採用した薄膜トランジスタが多く用いられてい
る。
【０００５】表示パネルの高品質化のためには、かかる
スイッチング素子の特性改良とともに、開口率を増加さ
せ、工程余裕が確保できる最適なデータライン、ゲート
ラインおよびスイッチング素子電極の配置設計が重要で
ある。
スイッチング素子の特性改良とともに、開口率を増加さ
せ、工程余裕が確保できる最適なデータライン、ゲート
ラインおよびスイッチング素子電極の配置設計が重要で
ある。
【０００６】開口率の増加、すなわち画素中、光が通過
する部分を相対的に広くするため、ゲートラインの上に
直接薄膜トランジスタを形成した表示パネルが提案され
たが、かかる従来のデルタ型構造表示パネルは、シャー
プ社の２．８″設計により製品化した図６に示したよう
な構造が一般に用いられている。
する部分を相対的に広くするため、ゲートラインの上に
直接薄膜トランジスタを形成した表示パネルが提案され
たが、かかる従来のデルタ型構造表示パネルは、シャー
プ社の２．８″設計により製品化した図６に示したよう
な構造が一般に用いられている。
【０００７】図６に示したように、ｍ本のゲートライン
５３i （ただし、ｉ＝１，２，…，ｍ）とｎ本のデータ
ライン５２j （ただし、ｊ＝１，２，…，ｎ）がガラス
基板５０上にマトリックス形態で配列され、これらの各
交差点に隣接して薄膜トランジスタが配置されている。
この薄膜トランジスタはゲート電極の形成なくゲートラ
イン５３i 上に直接配置され、このゲートライン５３i
がゲート電極の役割をする。そして、データライン５２
j に連結されたソース電極５４および画素電極５７を媒
介として液晶セルに連結されたドレイン電極５５を具備
している。
５３i （ただし、ｉ＝１，２，…，ｍ）とｎ本のデータ
ライン５２j （ただし、ｊ＝１，２，…，ｎ）がガラス
基板５０上にマトリックス形態で配列され、これらの各
交差点に隣接して薄膜トランジスタが配置されている。
この薄膜トランジスタはゲート電極の形成なくゲートラ
イン５３i 上に直接配置され、このゲートライン５３i
がゲート電極の役割をする。そして、データライン５２
j に連結されたソース電極５４および画素電極５７を媒
介として液晶セルに連結されたドレイン電極５５を具備
している。
【０００８】ゲートライン５３i に重ねる形をとるデー
タライン５２j は、ゲートライン５３i 上に形成される
薄膜トランジスタの構造によってこの薄膜トランジスタ
の電極配置に最適化、すなわち素子形成領域および画素
電極の確保のため、ゲートライン５３i に沿って水平方
向に走り、次に垂直方向に曲がり、さらにゲートライン
５３i+1 ，５３i-1 の付近で水平逆向きに走るように形
成されている。
タライン５２j は、ゲートライン５３i 上に形成される
薄膜トランジスタの構造によってこの薄膜トランジスタ
の電極配置に最適化、すなわち素子形成領域および画素
電極の確保のため、ゲートライン５３i に沿って水平方
向に走り、次に垂直方向に曲がり、さらにゲートライン
５３i+1 ，５３i-1 の付近で水平逆向きに走るように形
成されている。
【０００９】前記水平走行部分のデータライン５２j に
は、ソース電極５４が突出した形で一体形成され、さら
にドレイン電極５５が前記ソース電極５４と離隔され対
向配置された形態をとるようになる。前記ゲートライン
５３i の素子形成部とソースおよびドレイン電極４４，
４５の間には、図示しない絶縁層と半導体層が介され
る。
は、ソース電極５４が突出した形で一体形成され、さら
にドレイン電極５５が前記ソース電極５４と離隔され対
向配置された形態をとるようになる。前記ゲートライン
５３i の素子形成部とソースおよびドレイン電極４４，
４５の間には、図示しない絶縁層と半導体層が介され
る。
【００１０】このような構造の表示パネルは、素子領域
をゲートライン５３i に直接位置させることによって画
素電極５７の確保面積が多少改善されたが、ソース電極
５４が形成されゲートライン５３i と水平に維持される
データライン５２j 領域は、画素電極５７領域を侵食し
最適の開口率を確保していない。
をゲートライン５３i に直接位置させることによって画
素電極５７の確保面積が多少改善されたが、ソース電極
５４が形成されゲートライン５３i と水平に維持される
データライン５２j 領域は、画素電極５７領域を侵食し
最適の開口率を確保していない。
【００１１】さらに、ソースドレイン電極５４，５５が
素子形成領域に配線されソース電極５４からの信号はそ
の下部に配置されたチャンネル層、すなわち半導体層５
６を経由してドレイン電極５５に伝達されるが、このチ
ャンネル層５６の幅はソースドレイン電極５４，５５の
幅により制限されるので、チャンネル幅の改善は結局電
極パターンの形態に左右される。
素子形成領域に配線されソース電極５４からの信号はそ
の下部に配置されたチャンネル層、すなわち半導体層５
６を経由してドレイン電極５５に伝達されるが、このチ
ャンネル層５６の幅はソースドレイン電極５４，５５の
幅により制限されるので、チャンネル幅の改善は結局電
極パターンの形態に左右される。
【００１２】
【発明が解決しようとする課題】しかしながら、チャン
ネルの改善は、優先的にはより大きい駆動電流を要求す
る画素電極５７に満足すべきオン電流を供給しようとす
る意図から出発したが、このためにゲート電極の幅をや
たらに大きくすることはできない。すなわち、ゲート幅
の拡張は、ゲートラインの幅をも大きくしなければなら
ないものであるという状況を見ると、ゲート幅の拡張は
素子の大きさまたは全体配列上にも好ましいことではな
く、オフ電流も同時に増加する。特に、マトリックス上
に配列される素子はストリップタイプのゲートライン５
３i 上に直接形成をすることによって、チャンネル幅お
よびソース、ドレイン電極５４，５５のミスアラインが
ない形成を考える場合、ゲートライン５３i はいくらか
広い幅を要求するようになる。
ネルの改善は、優先的にはより大きい駆動電流を要求す
る画素電極５７に満足すべきオン電流を供給しようとす
る意図から出発したが、このためにゲート電極の幅をや
たらに大きくすることはできない。すなわち、ゲート幅
の拡張は、ゲートラインの幅をも大きくしなければなら
ないものであるという状況を見ると、ゲート幅の拡張は
素子の大きさまたは全体配列上にも好ましいことではな
く、オフ電流も同時に増加する。特に、マトリックス上
に配列される素子はストリップタイプのゲートライン５
３i 上に直接形成をすることによって、チャンネル幅お
よびソース、ドレイン電極５４，５５のミスアラインが
ない形成を考える場合、ゲートライン５３i はいくらか
広い幅を要求するようになる。
【００１３】この発明は、前記のように技術的な背景か
ら案出したもので、データラインとゲートラインを効率
的に配置して、好適な開口率を有する表示パネルを提供
することが目的である。
ら案出したもので、データラインとゲートラインを効率
的に配置して、好適な開口率を有する表示パネルを提供
することが目的である。
【００１４】この発明の他の目的は、スイッチング素子
のチャンネル幅を増加させ、高い駆動力を具備した表示
パネルを提供することにある。
のチャンネル幅を増加させ、高い駆動力を具備した表示
パネルを提供することにある。
【００１５】
【課題を解決するための手段】請求項１の発明による液
晶表示パネルは、ガラス基板と、ガラス基板上に水平ラ
インに形成された複数個のゲートラインと、複数個のゲ
ートライン上に絶縁層を介して所定間隔をもって形成さ
れた複数個の半導体層パターンと、複数個の半導体層パ
ターン上に複数個のゲートラインと相互交差するように
形成するが、ゲートライン上で交差される部分が傾斜す
るように形成された複数個のデータラインと、データラ
インとゲートラインとの交差部分にデータラインと離隔
されその一辺がデータラインと平行に形成される複数個
のドレイン電極パターンと、複数個のドレイン電極パタ
ーンに接続される複数個の画素電極とから構成され、交
差部分に薄膜トランジスタが形成されることを特徴とし
ている。
晶表示パネルは、ガラス基板と、ガラス基板上に水平ラ
インに形成された複数個のゲートラインと、複数個のゲ
ートライン上に絶縁層を介して所定間隔をもって形成さ
れた複数個の半導体層パターンと、複数個の半導体層パ
ターン上に複数個のゲートラインと相互交差するように
形成するが、ゲートライン上で交差される部分が傾斜す
るように形成された複数個のデータラインと、データラ
インとゲートラインとの交差部分にデータラインと離隔
されその一辺がデータラインと平行に形成される複数個
のドレイン電極パターンと、複数個のドレイン電極パタ
ーンに接続される複数個の画素電極とから構成され、交
差部分に薄膜トランジスタが形成されることを特徴とし
ている。
【００１６】請求項２の発明による液晶表示パネルは、
請求項１にの発明において、傾斜したデータラインが、
薄膜トランジスタのソース電極であることを特徴として
いる。
請求項１にの発明において、傾斜したデータラインが、
薄膜トランジスタのソース電極であることを特徴として
いる。
【００１７】請求項３の発明による液晶表示パネルは、
請求項１または請求項２の発明において、薄膜トランジ
スタのドレイン電極パターンの他辺はゲートラインの長
さ方向と平行に画素電極に電気的に連結されることを特
徴としている。
請求項１または請求項２の発明において、薄膜トランジ
スタのドレイン電極パターンの他辺はゲートラインの長
さ方向と平行に画素電極に電気的に連結されることを特
徴としている。
【００１８】請求項４の発明による液晶表示パネルは、
ガラス基板と、ガラス基板上にマトリックス形態で配列
され、相互交差するように形成されるが、その交差部分
でその一部分を平行に重ねるように傾斜配置した複数個
のゲートラインおよび複数個データラインと、データラ
インとゲートラインとの交差部分にデータラインと離隔
されデータラインと平行に形成される複数個のドレイン
電極パターンと、交差部分にゲートラインとデータライ
ンおよびドレイン電極パターンの間に形成された複数個
の半導体層パターンと、ドレイン電極パターンに接続さ
れる複数個の画素電極とから構成され、交差部分に薄膜
トランジスタが形成されることを特徴としている。
ガラス基板と、ガラス基板上にマトリックス形態で配列
され、相互交差するように形成されるが、その交差部分
でその一部分を平行に重ねるように傾斜配置した複数個
のゲートラインおよび複数個データラインと、データラ
インとゲートラインとの交差部分にデータラインと離隔
されデータラインと平行に形成される複数個のドレイン
電極パターンと、交差部分にゲートラインとデータライ
ンおよびドレイン電極パターンの間に形成された複数個
の半導体層パターンと、ドレイン電極パターンに接続さ
れる複数個の画素電極とから構成され、交差部分に薄膜
トランジスタが形成されることを特徴としている。
【００１９】請求項５の発明による液晶表示パネルは、
請求項４の発明において、傾斜したデータラインが薄膜
トランジスタのソース電極部であることを特徴としてい
る。
請求項４の発明において、傾斜したデータラインが薄膜
トランジスタのソース電極部であることを特徴としてい
る。
【００２０】請求項６の発明による液晶表示パネルは、
請求項４の発明において、薄膜トランジスタのドレイン
電極パターンの一辺は、ゲートラインの傾斜部分に一致
する傾斜面を有することを特徴としている。
請求項４の発明において、薄膜トランジスタのドレイン
電極パターンの一辺は、ゲートラインの傾斜部分に一致
する傾斜面を有することを特徴としている。
【００２１】請求項７の発明による液晶表示パネルは、
請求項４の発明において、薄膜トランジスタのドレイン
電極パターンの他辺はゲートラインの長さ方向と平行に
画素電極に電気的に連結されたことを特徴としている。
請求項４の発明において、薄膜トランジスタのドレイン
電極パターンの他辺はゲートラインの長さ方向と平行に
画素電極に電気的に連結されたことを特徴としている。
【００２２】請求項８の発明による液晶表示パネルは、
多数の六角形枠形状を有し、六角形枠の上部が順次的に
相互連結された複数のゲートラインと、隣接した六角形
枠間の空間を通じ六角形枠を相互連結するそれぞれのゲ
ートライン部分と交差するように延長した複数のデータ
ラインと、ゲートラインとデータラインとの各交差部分
に連結して形成された複数のスイッチング素子と、各ス
イッチング素子のドレイン電極に接続され各六角形枠内
に形成された複数の画素電極とから形成されることを特
徴としている。
多数の六角形枠形状を有し、六角形枠の上部が順次的に
相互連結された複数のゲートラインと、隣接した六角形
枠間の空間を通じ六角形枠を相互連結するそれぞれのゲ
ートライン部分と交差するように延長した複数のデータ
ラインと、ゲートラインとデータラインとの各交差部分
に連結して形成された複数のスイッチング素子と、各ス
イッチング素子のドレイン電極に接続され各六角形枠内
に形成された複数の画素電極とから形成されることを特
徴としている。
【００２３】請求項９の発明による液晶表示パネルは、
請求項８の発明において、各画素電極から延長形成され
六角形枠のゲートラインと部分的に重なるように形成さ
れたコンデンサ用第１電極をさらに含み、このコンデン
サ用第１電極が絶縁膜を介して画素電極と対向するよう
に形成されたことを特徴としている。
請求項８の発明において、各画素電極から延長形成され
六角形枠のゲートラインと部分的に重なるように形成さ
れたコンデンサ用第１電極をさらに含み、このコンデン
サ用第１電極が絶縁膜を介して画素電極と対向するよう
に形成されたことを特徴としている。
【００２４】請求項１０の発明による液晶表示パネル
は、請求項８の発明において、六角形枠のゲートライン
が隣接した六角形枠のゲートラインと電気的に連結され
るための冗長電極部をさらに含むことを特徴としてい
る。
は、請求項８の発明において、六角形枠のゲートライン
が隣接した六角形枠のゲートラインと電気的に連結され
るための冗長電極部をさらに含むことを特徴としてい
る。
【００２５】請求項１１の発明による液晶表示パネル
は、請求項８の発明において、ゲートラインと交差する
データライン部分は傾斜配置されたことを特徴としてい
る。
は、請求項８の発明において、ゲートラインと交差する
データライン部分は傾斜配置されたことを特徴としてい
る。
【００２６】請求項１２の発明による液晶表示パネル
は、請求項１１の発明において、傾斜したデータライン
がスイッチング素子のソース電極部であることを特徴と
している。
は、請求項１１の発明において、傾斜したデータライン
がスイッチング素子のソース電極部であることを特徴と
している。
【００２７】請求項１３の発明による液晶表示パネル
は、請求項１１の発明において、スイッチング素子のド
レイン電極パターンの一辺はゲートラインの傾斜部分に
一致する傾斜面を有することを特徴としている。
は、請求項１１の発明において、スイッチング素子のド
レイン電極パターンの一辺はゲートラインの傾斜部分に
一致する傾斜面を有することを特徴としている。
【００２８】請求項１４の発明による液晶表示パネル
は、請求項１１の発明において、スイッチング素子のド
レイン電極パターンの他辺はゲートラインの長さ方向と
平行に画素電極に電気的に連結されたことを特徴として
いる。
は、請求項１１の発明において、スイッチング素子のド
レイン電極パターンの他辺はゲートラインの長さ方向と
平行に画素電極に電気的に連結されたことを特徴として
いる。
【００２９】
【作用】前述した構成を有する本発明の表示パネルによ
ると、表示パネルを構成する各信号線、スイッチング素
子および画素などを空間を効果的に用いることができる
ように配置し、すなわちゲートラインをゲート電極とし
て活用し、データラインの傾斜領域をソース電極に用
い、特に基本的な画素形状が六角になった蜂巣型構造を
有するようにして、最適の開口率を確保することができ
るようにしたものである。
ると、表示パネルを構成する各信号線、スイッチング素
子および画素などを空間を効果的に用いることができる
ように配置し、すなわちゲートラインをゲート電極とし
て活用し、データラインの傾斜領域をソース電極に用
い、特に基本的な画素形状が六角になった蜂巣型構造を
有するようにして、最適の開口率を確保することができ
るようにしたものである。
【００３０】さらに、スイッチング素子のチャンネル幅
対応部に対して傾斜ラインを有するようにし、開口率の
向上だけでなく、オン電流の向上効果もあるようにな
る。すなわち、チャンネル幅はデータラインの傾斜部で
あるソース電極部により定義し、傾斜構造に従うチャン
ネル幅の増加でオン電流の増加効果を得ることができ
る。さらに、本発明のデータラインの傾斜構造の場合、
従来の透明電極に比べ、もっと広い透明電極の占有面積
を確保でき、開口率を向上させることができる。
対応部に対して傾斜ラインを有するようにし、開口率の
向上だけでなく、オン電流の向上効果もあるようにな
る。すなわち、チャンネル幅はデータラインの傾斜部で
あるソース電極部により定義し、傾斜構造に従うチャン
ネル幅の増加でオン電流の増加効果を得ることができ
る。さらに、本発明のデータラインの傾斜構造の場合、
従来の透明電極に比べ、もっと広い透明電極の占有面積
を確保でき、開口率を向上させることができる。
【００３１】
【実施例】以下、本発明の望ましい実施例を、添付した
図面を参照しより詳細に説明する。なお、特に記述しな
い部分は、従来技術と同様である。
図面を参照しより詳細に説明する。なお、特に記述しな
い部分は、従来技術と同様である。
【００３２】（実施例１）図１は、本発明の実施例１に
従う表示パネルの一部を示した平面配置図であり、図２
は図１のＡ−Ａ′線断面図であり、図３は画素の拡大平
面図である。
従う表示パネルの一部を示した平面配置図であり、図２
は図１のＡ−Ａ′線断面図であり、図３は画素の拡大平
面図である。
【００３３】図１の平面配置図に示したように、本発明
の表示パネルは、ゲートライン１３ i とデータライン１
２j がガラス基板１０上にマトリックス形態で配列され
る。ところが、ゲートライン１３i は水平に直線配列を
し、データライン１２j はゲートライン１３i と交差す
るように配列するが、素子形成領域のゲートライン１３
i 上で傾斜構造を有するように形成される。そして、ゲ
ートライン１３i とデータライン１２j の各交差点に薄
膜トランジスタが配置されているが、これは図３に示し
た画素の拡大平面図でもっと明確にわかる。
の表示パネルは、ゲートライン１３ i とデータライン１
２j がガラス基板１０上にマトリックス形態で配列され
る。ところが、ゲートライン１３i は水平に直線配列を
し、データライン１２j はゲートライン１３i と交差す
るように配列するが、素子形成領域のゲートライン１３
i 上で傾斜構造を有するように形成される。そして、ゲ
ートライン１３i とデータライン１２j の各交差点に薄
膜トランジスタが配置されているが、これは図３に示し
た画素の拡大平面図でもっと明確にわかる。
【００３４】図３において、前記薄膜トランジスタはゲ
ートライン１３1 上に直接形成される。言及したよう
に、ゲートライン１３1 上に傾斜するように交差するデ
ータライン１２2 がソース電極部１４を構成し、このソ
ース電極部１４のような傾斜面を有するドレイン電極１
５が画素電極１７と電気的に連結されている。もちろ
ん、素子形成のためのゲートライン１３1 の上には電極
間の電気的分離のための絶縁層１１と、チャンネル形成
のための半導体層、たとえば、非晶質シリコン層で形成
される半導体層１６が備わる。これは、図２に示すＡ−
Ａ′線断面図でより明確にわかる。
ートライン１３1 上に直接形成される。言及したよう
に、ゲートライン１３1 上に傾斜するように交差するデ
ータライン１２2 がソース電極部１４を構成し、このソ
ース電極部１４のような傾斜面を有するドレイン電極１
５が画素電極１７と電気的に連結されている。もちろ
ん、素子形成のためのゲートライン１３1 の上には電極
間の電気的分離のための絶縁層１１と、チャンネル形成
のための半導体層、たとえば、非晶質シリコン層で形成
される半導体層１６が備わる。これは、図２に示すＡ−
Ａ′線断面図でより明確にわかる。
【００３５】かかる構成を有する表示パネルの製作方法
を、本発明と関連した図１、図２および図３を参照して
説明する。
を、本発明と関連した図１、図２および図３を参照して
説明する。
【００３６】まず、図２において、透明ガラス基板１０
上にＡｌ膜をスパッタリング方法で積層し、その結果的
な構造を写真石版工程でパターニングし、ゲートライン
１３ i を形成する。実際ゲートライン１３i は、３００
〜５００ｎｍくらいの厚さを有する。次いで、前記ゲー
トライン１３i を陽極酸化し窒化膜を形成し、Ａｌ2Ｏ
3 ／Ｓｉ3 Ｎ4 の二層構造からなるゲート絶縁膜１１を
形成する。
上にＡｌ膜をスパッタリング方法で積層し、その結果的
な構造を写真石版工程でパターニングし、ゲートライン
１３ i を形成する。実際ゲートライン１３i は、３００
〜５００ｎｍくらいの厚さを有する。次いで、前記ゲー
トライン１３i を陽極酸化し窒化膜を形成し、Ａｌ2Ｏ
3 ／Ｓｉ3 Ｎ4 の二層構造からなるゲート絶縁膜１１を
形成する。
【００３７】その後、不純物が注入されない非晶質シリ
コンａ−Ｓｉ膜１６とｍ+ 型非晶質シリコンｎ+ ａ−Ｓ
ｉ膜でオーム層１９（オーミック・コンタクト層）を順
番に形成する。
コンａ−Ｓｉ膜１６とｍ+ 型非晶質シリコンｎ+ ａ−Ｓ
ｉ膜でオーム層１９（オーミック・コンタクト層）を順
番に形成する。
【００３８】次に、各画素に対する透明電極１７がＩＴ
Ｏ膜により形成され、最後の工程で前記工程の結果的な
構造にデータライン１２j とドレイン電極１５が連続的
に形成されるようにするためＡｌ膜を積層してパターニ
ングするようになる。この際、ソース電極部１４はデー
タライン１２j と一体に形成され、ただ、このソース電
極部１４はゲートライン上に傾斜交差する部分に該当す
る。そして、ドレイン電極１５は画素電極１７と連結さ
れるように前記ソース電極部１４と離隔されるように形
成される。
Ｏ膜により形成され、最後の工程で前記工程の結果的な
構造にデータライン１２j とドレイン電極１５が連続的
に形成されるようにするためＡｌ膜を積層してパターニ
ングするようになる。この際、ソース電極部１４はデー
タライン１２j と一体に形成され、ただ、このソース電
極部１４はゲートライン上に傾斜交差する部分に該当す
る。そして、ドレイン電極１５は画素電極１７と連結さ
れるように前記ソース電極部１４と離隔されるように形
成される。
【００３９】このように形成されるこの表示パネルは、
ゲートライン１３i 上にスイッチング素子である薄膜ト
ランジスタが形成されるもの、すなわちゲートライン１
３iをゲート電極で活用してなった構造であるので、構
造の単純化および開口率の増加という効果がある。
ゲートライン１３i 上にスイッチング素子である薄膜ト
ランジスタが形成されるもの、すなわちゲートライン１
３iをゲート電極で活用してなった構造であるので、構
造の単純化および開口率の増加という効果がある。
【００４０】特に、ゲートライン１３i とは別に形成さ
れるゲート電極がなくなると、ゲートライン１３i を一
部陽極酸化する等の工程時には効率面では非常に有利で
ある。しかしながら、かかる構造下においては、オン電
流が悪化するチャンネル幅減少の影響があるので、チャ
ンネル幅を広くするために、図３に示すようにデータラ
イン１２2 の傾斜領域をソース電極部１４で用い、薄膜
トランジスタのチャンネル幅Ｗ対応部に対して傾斜ライ
ンを有するようにしている。
れるゲート電極がなくなると、ゲートライン１３i を一
部陽極酸化する等の工程時には効率面では非常に有利で
ある。しかしながら、かかる構造下においては、オン電
流が悪化するチャンネル幅減少の影響があるので、チャ
ンネル幅を広くするために、図３に示すようにデータラ
イン１２2 の傾斜領域をソース電極部１４で用い、薄膜
トランジスタのチャンネル幅Ｗ対応部に対して傾斜ライ
ンを有するようにしている。
【００４１】チャンネル幅Ｗは傾斜部、すなわちソース
電極部１４により定義され傾斜構造によりオン電流の増
加を有しており、個々のソース電極部１４の形状は設計
に従ってオン電流、適用例などを考えその幅を多様にす
ることができる。この傾斜ソース電極部１４にあわせド
レイン電極１５または同一輪郭を有するように形成し駆
動力のある表示パネルを可能にする。
電極部１４により定義され傾斜構造によりオン電流の増
加を有しており、個々のソース電極部１４の形状は設計
に従ってオン電流、適用例などを考えその幅を多様にす
ることができる。この傾斜ソース電極部１４にあわせド
レイン電極１５または同一輪郭を有するように形成し駆
動力のある表示パネルを可能にする。
【００４２】さらに液晶ディスプレイ装置における画素
の構成は薄膜トランジスタをスイッチング素子として構
成するので、この発明による表示パネルで画素電極を駆
動させるとき、図３のようにオン電流の増加によるドレ
イン電極１５の一側上に広い面積を確保した透明電極１
７を無理なく駆動できる。
の構成は薄膜トランジスタをスイッチング素子として構
成するので、この発明による表示パネルで画素電極を駆
動させるとき、図３のようにオン電流の増加によるドレ
イン電極１５の一側上に広い面積を確保した透明電極１
７を無理なく駆動できる。
【００４３】開口率の向上の側面から見ると、ＩＴＯ電
極の広い面積確保は従来の場合と対比して示した図３で
明らかにわかる。すなわち、図面に点線で表わした従来
のデータライン構造の場合、透明電極１７ａの占有面積
はこの発明の傾斜構成の場合、透明電極１７ｂに比べも
っと狭いことがわかる。
極の広い面積確保は従来の場合と対比して示した図３で
明らかにわかる。すなわち、図面に点線で表わした従来
のデータライン構造の場合、透明電極１７ａの占有面積
はこの発明の傾斜構成の場合、透明電極１７ｂに比べも
っと狭いことがわかる。
【００４４】（実施例２）本発明の実施例２に従う表示
パネルは、図４に示したようにスイッチング素子が形成
されるデータラインとの交差部分を通過するゲートライ
ンをデータラインと同一に傾斜配置したものである。
パネルは、図４に示したようにスイッチング素子が形成
されるデータラインとの交差部分を通過するゲートライ
ンをデータラインと同一に傾斜配置したものである。
【００４５】この実施例は製造方法において、実施例１
とあまり違いがない。しかしながら、その構造において
は、データラインとゲートラインとを相互交差するよう
に形成するが、データラインが傾斜するように通過する
部分のゲートラインをデータラインと平行に配置するこ
とによって各電極の間に不必要にオーバーラップされる
面積を縮めることが異なる点である。
とあまり違いがない。しかしながら、その構造において
は、データラインとゲートラインとを相互交差するよう
に形成するが、データラインが傾斜するように通過する
部分のゲートラインをデータラインと平行に配置するこ
とによって各電極の間に不必要にオーバーラップされる
面積を縮めることが異なる点である。
【００４６】かかる特徴を有する実施例２も表示パネル
に対する製造方法は略する。また、構造を説明すること
においても、実施例１と同一な部分に対しては略し他の
部分だけを説明する。
に対する製造方法は略する。また、構造を説明すること
においても、実施例１と同一な部分に対しては略し他の
部分だけを説明する。
【００４７】図４の平面配置図に示したように、実施例
２に従う表示パネルは、ガラス基板３０上にゲートライ
ン３３i とデータライン３２j がマトリックス形態で配
置される。この際、前記ゲートライン３３i は実施例１
に従って傾斜領域を有するように形成した図３のデータ
ライン１２j と同様に傾斜構造を有するように配列され
るが、前記データライン３２j と平行した構造になるよ
うにする。そして、傾斜構造を有するソース電極部３４
およびゲートライン３３i によってドレイン電極３５は
同一な輪郭を有するように形成する。図４において、未
説明符号３６，３７は、それぞれ半導体層および画素電
極を表示する。
２に従う表示パネルは、ガラス基板３０上にゲートライ
ン３３i とデータライン３２j がマトリックス形態で配
置される。この際、前記ゲートライン３３i は実施例１
に従って傾斜領域を有するように形成した図３のデータ
ライン１２j と同様に傾斜構造を有するように配列され
るが、前記データライン３２j と平行した構造になるよ
うにする。そして、傾斜構造を有するソース電極部３４
およびゲートライン３３i によってドレイン電極３５は
同一な輪郭を有するように形成する。図４において、未
説明符号３６，３７は、それぞれ半導体層および画素電
極を表示する。
【００４８】この実施例において、提示する表示パネル
は実施例１による表示パネルが有する効果に加えて、ゲ
ート電極とソースおよびドレイン電極が相互に重なるこ
となく形成されることによって、各電極間のオーバーラ
ップ面積を非常に縮小することができる。
は実施例１による表示パネルが有する効果に加えて、ゲ
ート電極とソースおよびドレイン電極が相互に重なるこ
となく形成されることによって、各電極間のオーバーラ
ップ面積を非常に縮小することができる。
【００４９】（実施例３）本発明の実施例３は、表示パ
ネルが最適な開口率を有するよう基本的な画素形状を六
角形にした複数型構造を有する。かかる蜂巣型の画素配
置で空間の効率的な利用とともに、液晶工程の能率を向
上させることもできる。
ネルが最適な開口率を有するよう基本的な画素形状を六
角形にした複数型構造を有する。かかる蜂巣型の画素配
置で空間の効率的な利用とともに、液晶工程の能率を向
上させることもできる。
【００５０】図５は、本発明の望ましい実施例３に従っ
て、蜂巣型画素形状を具備した液晶表示パネルの一部を
示した平面図であり、同様に同一な部分に対する説明は
略することにする。
て、蜂巣型画素形状を具備した液晶表示パネルの一部を
示した平面図であり、同様に同一な部分に対する説明は
略することにする。
【００５１】効果的な空間活用のため一定間隔で配置さ
れるゲートライン４３i は、多数の六角形枠形状を有
し、前記六角形枠の上部は水平方向に順次的に相互延長
されている。そして、前記隣接する六角形枠間の空間を
貫く複数のデータライン４２jは、前記六角形枠を相互
連結する各ゲートライン４３i 部分と交差するよう垂直
方向に延長され配置される。この際、前記データライン
４２j と六角形枠の上部のゲートライン４３i との交差
部分で前記データラインは示さない絶縁層と半導体層を
介しゲートラインの一部分を平行に重ねるように傾斜配
置される。スイッチング素子は前記各交差部に隣接した
傾斜部分に形成され、前述した実施例のように、より幅
広いチャンネル幅を確保することができる。蜂巣型画素
電極４７は、前記スイッチング素子のドレイン電極４５
に接続され前記六角形枠内に形成される。
れるゲートライン４３i は、多数の六角形枠形状を有
し、前記六角形枠の上部は水平方向に順次的に相互延長
されている。そして、前記隣接する六角形枠間の空間を
貫く複数のデータライン４２jは、前記六角形枠を相互
連結する各ゲートライン４３i 部分と交差するよう垂直
方向に延長され配置される。この際、前記データライン
４２j と六角形枠の上部のゲートライン４３i との交差
部分で前記データラインは示さない絶縁層と半導体層を
介しゲートラインの一部分を平行に重ねるように傾斜配
置される。スイッチング素子は前記各交差部に隣接した
傾斜部分に形成され、前述した実施例のように、より幅
広いチャンネル幅を確保することができる。蜂巣型画素
電極４７は、前記スイッチング素子のドレイン電極４５
に接続され前記六角形枠内に形成される。
【００５２】前述のように、本実施例は基本的な画素形
状が六角形をなし、信号線が各画素に対して半ピッチず
つずれる構造を有する。前記蜂巣型画素を取囲む六角形
枠形状を有するゲートライン４３i には、データライン
４２j を通じて入力された信号電圧を次の入力時まで一
定時間の間維持させるため、前記各画素電極４７から延
長形成されるコンデンサ用第１電極またはＩＴＯ電極４
９が所定部分に重なるように形成できる。さらに、前記
六角形枠形状のゲートライン４３i は隣接したゲートラ
インと電気的に相互連結されるよう冗長連結部４６を含
むことができる。
状が六角形をなし、信号線が各画素に対して半ピッチず
つずれる構造を有する。前記蜂巣型画素を取囲む六角形
枠形状を有するゲートライン４３i には、データライン
４２j を通じて入力された信号電圧を次の入力時まで一
定時間の間維持させるため、前記各画素電極４７から延
長形成されるコンデンサ用第１電極またはＩＴＯ電極４
９が所定部分に重なるように形成できる。さらに、前記
六角形枠形状のゲートライン４３i は隣接したゲートラ
インと電気的に相互連結されるよう冗長連結部４６を含
むことができる。
【００５３】したがって、蜂巣型画素形状を有する本実
施例は、実施例１を示す図１の“Ｄ”部分、つまり、ス
イッチング素子相互間のゲートライン部分までも開口面
積として確保でき、別途のソース電極が必要なく傾斜し
たデータラインそのものを電極に活用した。さらに、画
素が四角形であるときに表わるコーナ部分の曲率半径を
縮小することによって、後続の配向工程が容易にでき
る。
施例は、実施例１を示す図１の“Ｄ”部分、つまり、ス
イッチング素子相互間のゲートライン部分までも開口面
積として確保でき、別途のソース電極が必要なく傾斜し
たデータラインそのものを電極に活用した。さらに、画
素が四角形であるときに表わるコーナ部分の曲率半径を
縮小することによって、後続の配向工程が容易にでき
る。
【００５４】さらに、本実施例は、六角形枠形状のゲー
トラインを蓄積コンデンサで用いたことに限定されな
く、共通ラインを形成し蓄積コンデンサを独立的に構成
する場合も可能である。さらに、チャンネルが傾斜する
ように傾斜されることによって整列のためのマージンが
大きくなる。
トラインを蓄積コンデンサで用いたことに限定されな
く、共通ラインを形成し蓄積コンデンサを独立的に構成
する場合も可能である。さらに、チャンネルが傾斜する
ように傾斜されることによって整列のためのマージンが
大きくなる。
【００５５】
【発明の効果】以上説明したように、本発明によると、
同一の表示面積で素子の開口率を大きく向上させること
ができるだけでなく、スイッチング素子の傾斜配置でチ
ャンネル幅が十分に確保できる。さらに、ゲートとソー
スおよびドレイン電極間のオーバーラップ面積の減少
は、起生容量による信号電圧降下を縮めることができ、
画素部の曲率半径を縮め液晶の配向性を向上させること
ができる。
同一の表示面積で素子の開口率を大きく向上させること
ができるだけでなく、スイッチング素子の傾斜配置でチ
ャンネル幅が十分に確保できる。さらに、ゲートとソー
スおよびドレイン電極間のオーバーラップ面積の減少
は、起生容量による信号電圧降下を縮めることができ、
画素部の曲率半径を縮め液晶の配向性を向上させること
ができる。
【図１】本発明の実施例１に従う表示パネルの一部を示
した平面図である。
した平面図である。
【図２】図１のＡ−Ａ′線断面図である。
【図３】図１の画素部位を拡大図示した平面図である。
【図４】本発明の実施例２に従う表示パネルのスイッチ
ング素子形成部を拡大図示した平面図である。
ング素子形成部を拡大図示した平面図である。
【図５】本発明の実施例３に従って蜂巣型画素形状を有
する表示パネルの一部を示した平面図である。
する表示パネルの一部を示した平面図である。
【図６】従来のデルタ型構造表示パネルの一部平面図で
ある。
ある。
１０，３０，５０ ガラス基板 １１ 絶縁層（膜） １２j 、３２j ，４２j ，５２j データライン １３i 、３３i 、４３i 、５３i ゲートライン １４，３４，４４，５４ ソース電極部 １５，３５，４５，５５ ドレイン電極 １６，５６ 半導体層 １７，４７，５７ 画素電極 １９ オーム層 ４６ 冗長連結部 ４９ ＩＴＯ電極 なお、各図中、同一符号は同一または相当部分を示す。
フロントページの続き (72)発明者 李 錫烈 大韓民国ソウル特別市恩平區佛光２洞331 −117
Claims (14)
- 【請求項１】 ガラス基板と、 前記ガラス基板上に水平ラインに形成された複数個のゲ
ートラインと、 前記複数個のゲートライン上に絶縁層を介して所定間隔
をもって形成された複数個の半導体層パターンと、 前記複数個の半導体層パターン上に複数個のゲートライ
ンと相互交差するように形成されるが、ゲートライン上
で交差する部分が傾斜するように形成された複数個のデ
ータラインと、 前記データラインとゲートラインとの交差部分に前記デ
ータラインと離隔され、その一辺がデータラインと平行
に形成される複数個のドレイン電極パターンと、 前記複数個のドレイン電極パターンに接続される複数個
の画素電極とから構成され、 前記交差部分に薄膜トランジスタが形成されることを特
徴とする、液晶表示パネル。 - 【請求項２】 前記傾斜したデータラインが薄膜トラン
ジスタのソース電極部であることを特徴とする、請求項
１に記載の液晶表示パネル。 - 【請求項３】 前記薄膜トランジスタのドレイン電極パ
ターンの他辺は、ゲートラインの長さ方向と平行に前記
画素電極に電気的に連結されることを特徴とする、請求
項１または請求項２に記載の液晶表示パネル。 - 【請求項４】 ガラス基板と、 前記ガラス基板上にマトリックス形態で配列され、相互
交差するように形成されるが、その交差部分でその一部
分を平行に重ねるように傾斜配置した複数個のゲートラ
インおよび複数個のデータラインと、 前記データラインとゲートラインとの交差部分に前記デ
ータラインと離隔され前記データラインと平行に形成さ
れる複数個のドレイン電極パターンと、 前記交差部分にゲートラインとデータラインおよびドレ
イン電極パターンの間に形成された複数個の半導体層パ
ターンと、 前記ドレイン電極パターンに接続される複数個の画素電
極とから構成され、 前記交差部分に薄膜トランジスタが形成されることを特
徴とする、液晶表示パネル。 - 【請求項５】 前記傾斜したデータラインが薄膜トラン
ジスタのソース電極部であることを特徴とする、請求項
４に記載の液晶表示パネル。 - 【請求項６】 前記薄膜トランジスタのドレイン電極パ
ターンの一辺は、ゲートラインの傾斜部分に一致する傾
斜面を有することを特徴とする、請求項４に記載の液晶
表示パネル。 - 【請求項７】 前記薄膜トランジスタのドレイン電極パ
ターンの他辺は、ゲートラインの長さ方向と平行に前記
画素電極に電気的に連結されたことを特徴とする、請求
項４に記載の液晶表示パネル。 - 【請求項８】 複数の六角形枠形状を有し、前記六角形
枠の上部が順次的に相互連結された複数のゲートライン
と、 前記隣接した六角形枠間の空間を通じ前記六角形枠を相
互連結するそれぞれのゲートライン部分と交差されるよ
うに延長した複数のデータラインと、 前記ゲートラインとデータラインとの各交差部分に隣接
して形成された複数のスイッチング素子と、 前記各スイッチング素子のドレイン電極に接続され前記
各六角形枠内に形成された複数の画素電極とから構成さ
れることを特徴とする、液晶表示パネル。 - 【請求項９】 前記各画素電極から延長形成され前記六
角形枠のゲートラインと部分的に重なるように形成され
たコンデンサ用第１電極をさらに含み、このコンデンサ
用第１電極が絶縁膜を介して前記画素電極と対向するよ
うに形成されたことを特徴とする、請求項８に記載の液
晶表示パネル。 - 【請求項１０】 前記六角形枠のゲートラインが隣接し
た六角形枠のゲートラインと電気的に連結されるための
冗長連結部をさらに含むことを特徴とする、請求項８に
記載の液晶表示パネル。 - 【請求項１１】 前記ゲートラインと交差するデータラ
イン部分は傾斜配置されたことを特徴とする、請求項８
に記載の液晶表示パネル。 - 【請求項１２】 前記傾斜したデータラインがスイッチ
ング素子のソース電極部であることを特徴とする、請求
項１１に記載の液晶表示パネル。 - 【請求項１３】 前記スイッチング素子のドレイン電極
パターンの一辺はデータラインの傾斜部分に一致する傾
斜面を有することを特徴とする、請求項１１に記載の液
晶表示パネル。 - 【請求項１４】 前記スイッチング素子のドレイン電極
パターンの他辺は、ゲートラインの長さ方向と平行に前
記画素電極に電気的に連結されたことを特徴とする、請
求項１１に記載の液晶表示パネル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930005645A KR970004883B1 (ko) | 1992-04-03 | 1993-04-03 | 액정표시패널 |
| KR93P5645 | 1993-04-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06308537A true JPH06308537A (ja) | 1994-11-04 |
Family
ID=19353481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6482494A Withdrawn JPH06308537A (ja) | 1993-04-03 | 1994-04-01 | 液晶表示パネル |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5535028A (ja) |
| JP (1) | JPH06308537A (ja) |
| KR (1) | KR970004883B1 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000027749A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 액정표시소자 |
| US6172729B1 (en) * | 1998-05-26 | 2001-01-09 | Nec Corporation | Liquid crystal display device of delta arrangement having pixel openings with sides oblique to scan lines |
| JP2004361949A (ja) * | 2003-05-30 | 2004-12-24 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
| KR100806897B1 (ko) * | 2001-08-07 | 2008-02-22 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100807524B1 (ko) * | 2001-10-12 | 2008-02-26 | 엘지.필립스 엘시디 주식회사 | 펜타일 매트릭스 패널의 데이터배선 구조 |
| KR100816338B1 (ko) * | 2001-11-23 | 2008-03-24 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100844804B1 (ko) * | 2001-10-19 | 2008-07-07 | 엘지디스플레이 주식회사 | 액정표시패널의 어레이기판 |
| US7567323B2 (en) | 2001-07-05 | 2009-07-28 | Samsung Electronics Co., Ltd. | Vertically aligned mode liquid crystal display |
| KR20160031601A (ko) * | 2014-09-12 | 2016-03-23 | 삼성디스플레이 주식회사 | 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판 |
| CN107479279A (zh) * | 2017-08-02 | 2017-12-15 | 深圳市华星光电技术有限公司 | 一种阵列基板、显示面板及显示装置 |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5822026A (en) * | 1994-02-17 | 1998-10-13 | Seiko Epson Corporation | Active matrix substrate and color liquid crystal display |
| TW345654B (en) | 1995-02-15 | 1998-11-21 | Handotai Energy Kenkyusho Kk | Active matrix display device |
| TW344901B (en) * | 1995-02-15 | 1998-11-11 | Handotai Energy Kenkyusho Kk | Active matrix display device |
| JP3464570B2 (ja) * | 1995-08-21 | 2003-11-10 | 株式会社 日立ディスプレイズ | カラー液晶表示素子 |
| KR100192373B1 (ko) * | 1996-01-15 | 1999-06-15 | 구자홍 | 액정표시장치의 구조 |
| KR100400221B1 (ko) * | 1996-03-30 | 2003-12-24 | 삼성전자주식회사 | 3차원영상표시용액정표시장치 |
| JP3634061B2 (ja) * | 1996-04-01 | 2005-03-30 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JPH11109360A (ja) * | 1997-10-03 | 1999-04-23 | Sony Corp | 液晶表示装置 |
| JP4021045B2 (ja) * | 1998-03-31 | 2007-12-12 | 株式会社アドバンスト・ディスプレイ | アクティブマトリクス型表示装置 |
| KR100283511B1 (ko) * | 1998-05-20 | 2001-03-02 | 윤종용 | 광시야각 액정 표시장치 |
| KR20000003318A (ko) * | 1998-06-27 | 2000-01-15 | 김영환 | 개구율이 개선된 액정 표시 장치 |
| US6252218B1 (en) | 1999-02-02 | 2001-06-26 | Agilent Technologies, Inc | Amorphous silicon active pixel sensor with rectangular readout layer in a hexagonal grid layout |
| US6303273B1 (en) * | 1999-03-04 | 2001-10-16 | National Semiconductor Corporation | Single metal pixel array for light valve utilizing lateral sublithographic spacer isolation |
| KR100687321B1 (ko) * | 1999-06-25 | 2007-02-27 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 장치 |
| KR100348995B1 (ko) * | 1999-09-08 | 2002-08-17 | 엘지.필립스 엘시디 주식회사 | 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자 |
| US6633360B2 (en) * | 2000-03-30 | 2003-10-14 | Yoshihiro Okada | Active matrix type liquid crystal display apparatus |
| JP2001354968A (ja) * | 2000-06-09 | 2001-12-25 | Hitachi Ltd | アクティブ・マトリクス型液晶表示装置およびその液晶組成物質 |
| US7274383B1 (en) | 2000-07-28 | 2007-09-25 | Clairvoyante, Inc | Arrangement of color pixels for full color imaging devices with simplified addressing |
| US6950115B2 (en) * | 2001-05-09 | 2005-09-27 | Clairvoyante, Inc. | Color flat panel display sub-pixel arrangements and layouts |
| US8022969B2 (en) * | 2001-05-09 | 2011-09-20 | Samsung Electronics Co., Ltd. | Rotatable display with sub-pixel rendering |
| WO2002011112A2 (en) | 2000-07-28 | 2002-02-07 | Clairvoyante Laboratories, Inc. | Arrangement of color pixels for full color imaging devices with simplified addressing |
| US7283142B2 (en) * | 2000-07-28 | 2007-10-16 | Clairvoyante, Inc. | Color display having horizontal sub-pixel arrangements and layouts |
| DE10040274A1 (de) | 2000-08-14 | 2002-03-07 | Braun Gmbh | Flüssigkristallanzeige |
| JP4596101B2 (ja) * | 2000-10-18 | 2010-12-08 | 日本電気株式会社 | 液晶表示装置 |
| JP4961077B2 (ja) * | 2001-03-15 | 2012-06-27 | 大日本印刷株式会社 | 液晶表示装置用の電極基板およびその製造方法 |
| US7221381B2 (en) * | 2001-05-09 | 2007-05-22 | Clairvoyante, Inc | Methods and systems for sub-pixel rendering with gamma adjustment |
| US7184066B2 (en) | 2001-05-09 | 2007-02-27 | Clairvoyante, Inc | Methods and systems for sub-pixel rendering with adaptive filtering |
| US7123277B2 (en) | 2001-05-09 | 2006-10-17 | Clairvoyante, Inc. | Conversion of a sub-pixel format data to another sub-pixel data format |
| JP4728507B2 (ja) * | 2001-06-08 | 2011-07-20 | Ｎｅｃ液晶テクノロジー株式会社 | アクティブマトリクス型液晶表示装置及びその製造方法 |
| KR100434322B1 (ko) * | 2001-12-03 | 2004-06-04 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| US20030117423A1 (en) * | 2001-12-14 | 2003-06-26 | Brown Elliott Candice Hellen | Color flat panel display sub-pixel arrangements and layouts with reduced blue luminance well visibility |
| AU2002353139A1 (en) | 2001-12-14 | 2003-06-30 | Clairvoyante Laboratories, Inc. | Improvements to color flat panel display sub-pixel arrangements and layouts with reduced visibility of a blue luminance well |
| US7492379B2 (en) | 2002-01-07 | 2009-02-17 | Samsung Electronics Co., Ltd. | Color flat panel display sub-pixel arrangements and layouts for sub-pixel rendering with increased modulation transfer function response |
| US7417648B2 (en) | 2002-01-07 | 2008-08-26 | Samsung Electronics Co. Ltd., | Color flat panel display sub-pixel arrangements and layouts for sub-pixel rendering with split blue sub-pixels |
| US7755652B2 (en) | 2002-01-07 | 2010-07-13 | Samsung Electronics Co., Ltd. | Color flat panel display sub-pixel rendering and driver configuration for sub-pixel arrangements with split sub-pixels |
| US20040051724A1 (en) * | 2002-09-13 | 2004-03-18 | Elliott Candice Hellen Brown | Four color arrangements of emitters for subpixel rendering |
| TW588182B (en) * | 2002-06-07 | 2004-05-21 | Hannstar Display Corp | Pixel electrode for a liquid crystal display with a high aperture ratio |
| US20040070492A1 (en) * | 2002-10-15 | 2004-04-15 | Reg Huang | Alarm device for retaining vehicles in a path |
| US20040080479A1 (en) * | 2002-10-22 | 2004-04-29 | Credelle Thomas Lioyd | Sub-pixel arrangements for striped displays and methods and systems for sub-pixel rendering same |
| US7046256B2 (en) * | 2003-01-22 | 2006-05-16 | Clairvoyante, Inc | System and methods of subpixel rendering implemented on display panels |
| US20040196302A1 (en) * | 2003-03-04 | 2004-10-07 | Im Moon Hwan | Systems and methods for temporal subpixel rendering of image data |
| US7167186B2 (en) * | 2003-03-04 | 2007-01-23 | Clairvoyante, Inc | Systems and methods for motion adaptive filtering |
| US6917368B2 (en) * | 2003-03-04 | 2005-07-12 | Clairvoyante, Inc. | Sub-pixel rendering system and method for improved display viewing angles |
| US7352374B2 (en) * | 2003-04-07 | 2008-04-01 | Clairvoyante, Inc | Image data set with embedded pre-subpixel rendered image |
| US20040233343A1 (en) * | 2003-05-19 | 2004-11-25 | Samsung Electronics Co., Ltd. | Liquid crystal display and thin film transistor array panel therefor |
| US7268748B2 (en) | 2003-05-20 | 2007-09-11 | Clairvoyante, Inc | Subpixel rendering for cathode ray tube devices |
| US7230584B2 (en) | 2003-05-20 | 2007-06-12 | Clairvoyante, Inc | Projector systems with reduced flicker |
| US7218301B2 (en) * | 2003-06-06 | 2007-05-15 | Clairvoyante, Inc | System and method of performing dot inversion with standard drivers and backplane on novel display panel layouts |
| US7791679B2 (en) | 2003-06-06 | 2010-09-07 | Samsung Electronics Co., Ltd. | Alternative thin film transistors for liquid crystal displays |
| US7209105B2 (en) * | 2003-06-06 | 2007-04-24 | Clairvoyante, Inc | System and method for compensating for visual effects upon panels having fixed pattern noise with reduced quantization error |
| US20040246280A1 (en) * | 2003-06-06 | 2004-12-09 | Credelle Thomas Lloyd | Image degradation correction in novel liquid crystal displays |
| US7187353B2 (en) * | 2003-06-06 | 2007-03-06 | Clairvoyante, Inc | Dot inversion on novel display panel layouts with extra drivers |
| US7397455B2 (en) | 2003-06-06 | 2008-07-08 | Samsung Electronics Co., Ltd. | Liquid crystal display backplane layouts and addressing for non-standard subpixel arrangements |
| JP4165337B2 (ja) | 2003-08-18 | 2008-10-15 | セイコーエプソン株式会社 | 液晶表示装置、及び電子機器 |
| JP3958306B2 (ja) * | 2003-09-02 | 2007-08-15 | シャープ株式会社 | 液晶表示装置 |
| US7358530B2 (en) * | 2003-12-12 | 2008-04-15 | Palo Alto Research Center Incorporated | Thin-film transistor array with ring geometry |
| US20050250821A1 (en) * | 2004-04-16 | 2005-11-10 | Vincent Sewalt | Quaternary ammonium compounds in the treatment of water and as antimicrobial wash |
| US7590299B2 (en) * | 2004-06-10 | 2009-09-15 | Samsung Electronics Co., Ltd. | Increasing gamma accuracy in quantized systems |
| CN101814511B (zh) * | 2009-02-23 | 2012-11-21 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| JP5417078B2 (ja) * | 2009-07-29 | 2014-02-12 | スタンレー電気株式会社 | 液晶表示素子 |
| JP5761498B2 (ja) * | 2011-03-28 | 2015-08-12 | Ｎｌｔテクノロジー株式会社 | 画像表示装置、画像表示装置の駆動方法及び端末装置 |
| KR101833946B1 (ko) | 2011-11-03 | 2018-03-05 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치의 화소 배열 구조 |
| CN103076704A (zh) * | 2013-01-16 | 2013-05-01 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制造方法、显示装置 |
| TWI537656B (zh) * | 2014-03-14 | 2016-06-11 | 群創光電股份有限公司 | 顯示裝置 |
| US10324345B2 (en) | 2014-03-14 | 2019-06-18 | Innolux Corporation | Display device and display substrate |
| CN104637958B (zh) | 2015-03-11 | 2017-10-17 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| KR102491117B1 (ko) | 2015-07-07 | 2023-01-20 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20170114471A (ko) | 2016-04-05 | 2017-10-16 | 엘지디스플레이 주식회사 | 유기발광 표시 장치 |
| KR102663406B1 (ko) * | 2016-04-04 | 2024-05-14 | 엘지디스플레이 주식회사 | 패널 진동형 음향 발생 액츄에이터 및 그를 포함하는 양면 표시 장치 |
| KR101704517B1 (ko) | 2016-03-28 | 2017-02-09 | 엘지디스플레이 주식회사 | 패널 진동형 음향 발생 표시 장치 |
| US10219079B2 (en) | 2016-03-28 | 2019-02-26 | Lg Display Co., Ltd. | Display device for generating sound by vibrating panel |
| US11353759B2 (en) * | 2018-09-17 | 2022-06-07 | Nuclera Nucleics Ltd. | Backplanes with hexagonal and triangular electrodes |
| US10629752B1 (en) * | 2018-10-11 | 2020-04-21 | Applied Materials, Inc. | Gate all-around device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4968119A (en) * | 1989-01-10 | 1990-11-06 | David Sarnoff Research Center, Inc. | High-density liquid-crystal active dot-matrix display structure |
-
1993
- 1993-04-03 KR KR1019930005645A patent/KR970004883B1/ko not_active IP Right Cessation
-
1994
- 1994-04-01 JP JP6482494A patent/JPH06308537A/ja not_active Withdrawn
- 1994-04-04 US US08/221,962 patent/US5535028A/en not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172729B1 (en) * | 1998-05-26 | 2001-01-09 | Nec Corporation | Liquid crystal display device of delta arrangement having pixel openings with sides oblique to scan lines |
| KR20000027749A (ko) * | 1998-10-29 | 2000-05-15 | 김영환 | 액정표시소자 |
| US7567323B2 (en) | 2001-07-05 | 2009-07-28 | Samsung Electronics Co., Ltd. | Vertically aligned mode liquid crystal display |
| KR100806897B1 (ko) * | 2001-08-07 | 2008-02-22 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100807524B1 (ko) * | 2001-10-12 | 2008-02-26 | 엘지.필립스 엘시디 주식회사 | 펜타일 매트릭스 패널의 데이터배선 구조 |
| KR100844804B1 (ko) * | 2001-10-19 | 2008-07-07 | 엘지디스플레이 주식회사 | 액정표시패널의 어레이기판 |
| KR100816338B1 (ko) * | 2001-11-23 | 2008-03-24 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2004361949A (ja) * | 2003-05-30 | 2004-12-24 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
| JP2011138158A (ja) * | 2003-05-30 | 2011-07-14 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
| KR20160031601A (ko) * | 2014-09-12 | 2016-03-23 | 삼성디스플레이 주식회사 | 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판 |
| CN107479279A (zh) * | 2017-08-02 | 2017-12-15 | 深圳市华星光电技术有限公司 | 一种阵列基板、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970004883B1 (ko) | 1997-04-08 |
| US5535028A (en) | 1996-07-09 |
| KR930022125A (ko) | 1993-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06308537A (ja) | 液晶表示パネル | |
| JP2776376B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP2616160B2 (ja) | 薄膜電界効果型トランジスタ素子アレイ | |
| US4776673A (en) | Liquid-crystal display device | |
| JP3036512B2 (ja) | 液晶表示装置 | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| JPH0566412A (ja) | ハーフトーン・グレイスケール液晶デイスプレイ | |
| JPH09160075A (ja) | 液晶表示素子 | |
| JP2851419B2 (ja) | 高密度液晶アクテイブドツト―マトリツクス表示装置構造体 | |
| JPH06258670A (ja) | 液晶表示装置及びその製造方法 | |
| JPH06324350A (ja) | 薄膜電界効果型トランジスタアレイ | |
| JP2000267595A (ja) | 表示装置用アレイ基板の製造方法 | |
| US6232620B1 (en) | Active matrix type TFT elements array having protrusion on gate lines | |
| JP2571992B2 (ja) | 液晶表示装置用薄膜トランジスタ | |
| JPH02211429A (ja) | 液晶表示装置用の薄膜トランジスタとクロスオーバ構体およびその製造法 | |
| JPH1078761A (ja) | 液晶表示装置 | |
| JPH09101541A (ja) | 表示装置用アレイ基板及びその製造方法 | |
| US7582900B2 (en) | Array substrate for an image display device | |
| JPH07326767A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JP3049022B2 (ja) | 液晶表示装置 | |
| JPH07248508A (ja) | 液晶表示装置 | |
| JP2002090775A (ja) | マトリクスアレイ基板 | |
| JPH0251128A (ja) | シリコン薄膜トランジスタアレイの保持容量 | |
| JPH04268536A (ja) | アクティブマトリクス基板およびその製造方法 | |
| US6229511B1 (en) | Active matrix substrate and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |