JPH0732201B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0732201B2 JPH0732201B2 JP4036617A JP3661792A JPH0732201B2 JP H0732201 B2 JPH0732201 B2 JP H0732201B2 JP 4036617 A JP4036617 A JP 4036617A JP 3661792 A JP3661792 A JP 3661792A JP H0732201 B2 JPH0732201 B2 JP H0732201B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- region
- drain
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 30
- 239000010409 thin film Substances 0.000 claims description 12
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 239000010408 film Substances 0.000 description 10
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタを用い
た半導体装置に関するものである。
た半導体装置に関するものである。
【０００２】
【従来の技術】従来ＣＭＯＳＲＡＭに用いられているメ
モリのセルを図１に示す。Ｐチャネルトランジスタ３，
４、及びＮチャネルトランジスタ５，６より成るインバ
ータのループ接続によるフリップフロップに対しアドレ
ス線ＡＤＲによりＯＮ−ＯＦＦを制御させるＮチャネル
トランジスタ（トランスファゲート）１，２を介してデ
ータの入力線であるＢＩＴ、及び
モリのセルを図１に示す。Ｐチャネルトランジスタ３，
４、及びＮチャネルトランジスタ５，６より成るインバ
ータのループ接続によるフリップフロップに対しアドレ
ス線ＡＤＲによりＯＮ−ＯＦＦを制御させるＮチャネル
トランジスタ（トランスファゲート）１，２を介してデ
ータの入力線であるＢＩＴ、及び
【０００３】
【数１】
【０００４】に接続されている。メモリセルのリード状
態ではフリップフロップからデータ線へ、又ライト状態
の時はデータ線からフリップフロップへ信号がトランス
ファゲートがＯＮした時伝達する。このＣＭＯＳメモリ
セルの特徴としてはフリップフロップを構成するインバ
ータは安定状態では、ＣＭＯＳであることによりパワー
は微少しか必要とせず、従ってメモリに格納されている
データの保持には殆ど電力が消費されないことと、又動
作状態においても、Ｎ−ＭＯＳに比しパワーの消費が少
ないことであり、低電力動作ということでかなり多方面
に活用されている。
態ではフリップフロップからデータ線へ、又ライト状態
の時はデータ線からフリップフロップへ信号がトランス
ファゲートがＯＮした時伝達する。このＣＭＯＳメモリ
セルの特徴としてはフリップフロップを構成するインバ
ータは安定状態では、ＣＭＯＳであることによりパワー
は微少しか必要とせず、従ってメモリに格納されている
データの保持には殆ど電力が消費されないことと、又動
作状態においても、Ｎ−ＭＯＳに比しパワーの消費が少
ないことであり、低電力動作ということでかなり多方面
に活用されている。
【０００５】
【発明が解決しようとする課題】−方このＣＭＯＳメモ
リの欠点としては基板にＣＭＯＳトランジスタを形成し
ているのでそのセルサイズが大きく、チップに格納され
るメモリの容量が小さく、大容量化がむずかしいことに
ある。そこで近年、多結晶シリコン膜を用いた薄膜トラ
ンジスタを用いて回路を構成し、基板上方にこの薄膜ト
ランジスタを形成することにより基板側に形成される回
路とオーバーラップさせて高集積化しようとする試みが
なされている。しかしながら上層の薄膜トランジスタと
基板側の回路とを接続するに際して、基板側の回路の接
続点となる拡散層との導電型が異なっていた場合に問題
が生ずる。すなわち、両者を直接接続した場合は、多結
晶シリコンと単結晶シリコンのＰＮ接合が形成され、そ
の部分での電圧降下が多きく回路動作に支障をきたす可
能性があった。
リの欠点としては基板にＣＭＯＳトランジスタを形成し
ているのでそのセルサイズが大きく、チップに格納され
るメモリの容量が小さく、大容量化がむずかしいことに
ある。そこで近年、多結晶シリコン膜を用いた薄膜トラ
ンジスタを用いて回路を構成し、基板上方にこの薄膜ト
ランジスタを形成することにより基板側に形成される回
路とオーバーラップさせて高集積化しようとする試みが
なされている。しかしながら上層の薄膜トランジスタと
基板側の回路とを接続するに際して、基板側の回路の接
続点となる拡散層との導電型が異なっていた場合に問題
が生ずる。すなわち、両者を直接接続した場合は、多結
晶シリコンと単結晶シリコンのＰＮ接合が形成され、そ
の部分での電圧降下が多きく回路動作に支障をきたす可
能性があった。
【０００６】本発明はかかる問題を解決するために、多
結晶シリコンを用いた薄膜トランジスタのドレインと、
このドレインと導電型の異なる基板側の拡散層との接続
経路に於ける電圧降下を少なくすることを目的とする。
結晶シリコンを用いた薄膜トランジスタのドレインと、
このドレインと導電型の異なる基板側の拡散層との接続
経路に於ける電圧降下を少なくすることを目的とする。
【０００７】
【課題を解決するための手段】本発明は、第１導電型の
単結晶シリコン層からなる第１領域と、多結晶シリコン
層に形成された第２導電型の２つの第２領域にソース及
びドレインを有する薄膜トランジスタとを備え、ソース
を有する一方の前記第２領域に供給電位を印加するとと
もに、ドレインを有する他方の前記第２領域と前記第１
領域との接続経路間に当該他方の第２領域と前記第１領
域の直上に設けられたコンタクトホールを介して部分的
に重ねて配置され、かつ電気的に接続される第１導電型
の多結晶シリコン層を介在してなることを特徴とする。
単結晶シリコン層からなる第１領域と、多結晶シリコン
層に形成された第２導電型の２つの第２領域にソース及
びドレインを有する薄膜トランジスタとを備え、ソース
を有する一方の前記第２領域に供給電位を印加するとと
もに、ドレインを有する他方の前記第２領域と前記第１
領域との接続経路間に当該他方の第２領域と前記第１領
域の直上に設けられたコンタクトホールを介して部分的
に重ねて配置され、かつ電気的に接続される第１導電型
の多結晶シリコン層を介在してなることを特徴とする。
【０００８】
【実施例】図２（ａ）は本発明の半導体装置を用いて構
成されたメモリセルの平面パターン図例、（ｂ）にはそ
のＡＢの断面図を示す。選択酸化マスクの境界１８内に
ソース・ドレイン領域となる部分が存在する。選択酸化
によるフィールド膜形成後にゲート酸化膜を成長させて
から第１層目の多結晶シリコンと基板３０の接続をする
ためのコンタクトホール１０，１１の開孔をした後に第
１層目の多結晶シリコン１９，２０，２１，２７（斜線
部のパターン）をデポジションした後に全面にＰイオン
を打ち込んでソース・ドレイン３１，３２，３３を形成
する。この後第２フィールド膜３６をデポジション、ゲ
ートとなる多結晶シリコン１９，２０上の第２フィール
ド膜を除去し、前記多結晶シリコン１９，２０上を熱酸
化して薄膜トランジスタのゲート絶縁膜を形成する。そ
の後第１層と第２層目の多結晶シリコンを接続するコン
タクトホール１２，１３，１４を開孔し薄膜トランジス
タのチャネル、及びソース・ドレインを形成する第２層
目の多結晶シリコン層２２，２３（点部のパターン）を
デポジションし選択的にＰ＋拡散をする。更に第３フィ
ールド膜３５をデポジションした後にコンタクトホール
１５，１６を開孔後Ａ１−Ｓｉ層２４，２５，２６を形
成する。この結果単結晶シリコンのＮ＋拡散層３１を
（−）電源ＶＳＳに接続されたソース、同じく３２をド
レイン、多結晶シリコン２０をゲートとするＮチャネル
トランジスタと、多結晶シリコン層２２において（＋）
電源ＶＤＤに接続されたソース５５、チャネル５４、ド
レイン５６、多結晶シリコン２０をゲートとするＰチャ
ネルトランジスタが形成され、各々のドレインがダイオ
ードを介して接続されるＣＭＯＳのインバータが構成で
きる。
成されたメモリセルの平面パターン図例、（ｂ）にはそ
のＡＢの断面図を示す。選択酸化マスクの境界１８内に
ソース・ドレイン領域となる部分が存在する。選択酸化
によるフィールド膜形成後にゲート酸化膜を成長させて
から第１層目の多結晶シリコンと基板３０の接続をする
ためのコンタクトホール１０，１１の開孔をした後に第
１層目の多結晶シリコン１９，２０，２１，２７（斜線
部のパターン）をデポジションした後に全面にＰイオン
を打ち込んでソース・ドレイン３１，３２，３３を形成
する。この後第２フィールド膜３６をデポジション、ゲ
ートとなる多結晶シリコン１９，２０上の第２フィール
ド膜を除去し、前記多結晶シリコン１９，２０上を熱酸
化して薄膜トランジスタのゲート絶縁膜を形成する。そ
の後第１層と第２層目の多結晶シリコンを接続するコン
タクトホール１２，１３，１４を開孔し薄膜トランジス
タのチャネル、及びソース・ドレインを形成する第２層
目の多結晶シリコン層２２，２３（点部のパターン）を
デポジションし選択的にＰ＋拡散をする。更に第３フィ
ールド膜３５をデポジションした後にコンタクトホール
１５，１６を開孔後Ａ１−Ｓｉ層２４，２５，２６を形
成する。この結果単結晶シリコンのＮ＋拡散層３１を
（−）電源ＶＳＳに接続されたソース、同じく３２をド
レイン、多結晶シリコン２０をゲートとするＮチャネル
トランジスタと、多結晶シリコン層２２において（＋）
電源ＶＤＤに接続されたソース５５、チャネル５４、ド
レイン５６、多結晶シリコン２０をゲートとするＰチャ
ネルトランジスタが形成され、各々のドレインがダイオ
ードを介して接続されるＣＭＯＳのインバータが構成で
きる。
【０００９】図５に図２に示したセルパターンの回路図
を示す。Ｎチャネルトランジスタ４０〜４３はバルクシ
リコン単結晶中に又、Ｐチャネルトランジスタ４４，４
５は多結晶シリコンの薄膜トランジスタとして形成さ
れ、ダイオード４６，４７はＰチャネルの多結晶シリコ
ンとＮ型多結晶シリコン２７の接続点に発生するダイオ
ードである。多結晶シリコン同士のＰＮ接合はリーク電
流が大きく、また多結晶シリコン同士がコンタクトホー
ルを介して重ねて接続されているので簡単なプロセスで
接合面積を広くできるので、薄膜トランジスタと拡散層
間に電流を充分に流すことが可能であるから、回路動作
上は障害とならない。
を示す。Ｎチャネルトランジスタ４０〜４３はバルクシ
リコン単結晶中に又、Ｐチャネルトランジスタ４４，４
５は多結晶シリコンの薄膜トランジスタとして形成さ
れ、ダイオード４６，４７はＰチャネルの多結晶シリコ
ンとＮ型多結晶シリコン２７の接続点に発生するダイオ
ードである。多結晶シリコン同士のＰＮ接合はリーク電
流が大きく、また多結晶シリコン同士がコンタクトホー
ルを介して重ねて接続されているので簡単なプロセスで
接合面積を広くできるので、薄膜トランジスタと拡散層
間に電流を充分に流すことが可能であるから、回路動作
上は障害とならない。
【００１０】一般に多結晶シリコン層は単結晶シリコン
に比し、移動度が極端に低く、トランジスタ特性に劣悪
で、特にＯＦＦリークが多いことが知られている。しか
し発明者らはこの特性の改善に努力した結果次のことが
わかった。図３に示すように多結晶シリコンのデポジシ
ョン温度を７００℃以下にすると移動度が改善され、特
に５００℃近辺では１０に近い特性が得られた。又ＯＦ
Ｆリークの改善には多結晶シリコンを熱酸化して作るゲ
ート膜の製造方法に依存し、高温でドライ酸化の方式が
最も良かった。又多結晶シリコンの層のデポジション温
度が高くても、レーザによるアニーリングを実施すると
移動度、ＯＦＦリークの改善が可能である。
に比し、移動度が極端に低く、トランジスタ特性に劣悪
で、特にＯＦＦリークが多いことが知られている。しか
し発明者らはこの特性の改善に努力した結果次のことが
わかった。図３に示すように多結晶シリコンのデポジシ
ョン温度を７００℃以下にすると移動度が改善され、特
に５００℃近辺では１０に近い特性が得られた。又ＯＦ
Ｆリークの改善には多結晶シリコンを熱酸化して作るゲ
ート膜の製造方法に依存し、高温でドライ酸化の方式が
最も良かった。又多結晶シリコンの層のデポジション温
度が高くても、レーザによるアニーリングを実施すると
移動度、ＯＦＦリークの改善が可能である。
【００１１】図４は５００℃で多結晶シリコンをデポジ
ションし、更にチャネル部にイオン打ち込みによりＰイ
オンをライトドープし、ゲート酸化膜を１１００℃で形
成して得られたメモリセルに用いるものと同じサイズの
トランジスタの特性を示す。特性はメモリに応用するに
ついて十分である。
ションし、更にチャネル部にイオン打ち込みによりＰイ
オンをライトドープし、ゲート酸化膜を１１００℃で形
成して得られたメモリセルに用いるものと同じサイズの
トランジスタの特性を示す。特性はメモリに応用するに
ついて十分である。
【００１２】
【発明の効果】以上のような構成とすることにより、第
１導電型の単結晶シリコン層からなる第１領域と、薄膜
トランジスタの第２導電型の多結晶シリコン層からなる
ドレインを有する第２領域との電気的接続経路間に、こ
の第２領域とコンタキトホールを介して重ねて配置され
電気的に接続される第１導電型の多結晶シリコン層を介
在させたので、多結晶シリコン同士のＰＮ接合が形成さ
れる。多結晶シリコン同士のＰＮ接合は、単結晶シリコ
ン同士のＰＮ接合、あるいは多結晶シリコンと単結晶シ
リコンによるＰＮ接合に比して、リーク電流が大きいの
で、電圧降下を小さくできる効果があり、しかも多結晶
シリコン同士のＰＮ接合が重ねて形成されているから接
合面積が大きく、更に電圧降下を小さくできる効果があ
る。
１導電型の単結晶シリコン層からなる第１領域と、薄膜
トランジスタの第２導電型の多結晶シリコン層からなる
ドレインを有する第２領域との電気的接続経路間に、こ
の第２領域とコンタキトホールを介して重ねて配置され
電気的に接続される第１導電型の多結晶シリコン層を介
在させたので、多結晶シリコン同士のＰＮ接合が形成さ
れる。多結晶シリコン同士のＰＮ接合は、単結晶シリコ
ン同士のＰＮ接合、あるいは多結晶シリコンと単結晶シ
リコンによるＰＮ接合に比して、リーク電流が大きいの
で、電圧降下を小さくできる効果があり、しかも多結晶
シリコン同士のＰＮ接合が重ねて形成されているから接
合面積が大きく、更に電圧降下を小さくできる効果があ
る。
【図１】 ＣＭＯＳＲＡＭのセル図。
【図２】 （ａ）は本発明の半導体装置を用いたＣＭＯ
ＳＲＡＭの平面図（ｂ）は断面図。
ＳＲＡＭの平面図（ｂ）は断面図。
【図３】 多結晶シリコンの移動度とデポジションの温
度の関係を示す図。
度の関係を示す図。
【図４】 本発明により得られた多結晶シリコントラン
ジスタの特性を示す図。
ジスタの特性を示す図。
【図５】 図２の回路図である。
Claims (1)
- 【請求項１】 第１導電型の単結晶シリコン層からなる
第１領域と、多結晶シリコン層に形成された第２導電型
の２つの第２領域にソース及びドレインを有する薄膜ト
ランジスタとを備え、ソースを有する一方の前記第２領
域に供給電位を印加するとともに、ドレインを有する他
方の前記第２領域と前記第１領域との接続経路間に当該
他方の第２領域と前記第１領域の直上に設けられたコン
タクトホールを介して部分的に重ねて配置され、かつ電
気的に接続される第１導電型の多結晶シリコン層を介在
してなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4036617A JPH0732201B2 (ja) | 1992-02-24 | 1992-02-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4036617A JPH0732201B2 (ja) | 1992-02-24 | 1992-02-24 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1090316A Division JPH0214566A (ja) | 1989-04-10 | 1989-04-10 | フリップフロップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0677435A JPH0677435A (ja) | 1994-03-18 |
| JPH0732201B2 true JPH0732201B2 (ja) | 1995-04-10 |
Family
ID=12474768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4036617A Expired - Lifetime JPH0732201B2 (ja) | 1992-02-24 | 1992-02-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732201B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09153610A (ja) | 1995-12-01 | 1997-06-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0435903A (ja) * | 1990-05-31 | 1992-02-06 | Daicel Chem Ind Ltd | アシル化木質材の製造方法 |
-
1992
- 1992-02-24 JP JP4036617A patent/JPH0732201B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0435903A (ja) * | 1990-05-31 | 1992-02-06 | Daicel Chem Ind Ltd | アシル化木質材の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0677435A (ja) | 1994-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100274408B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH08204029A (ja) | 半導体装置およびその製造方法 | |
| US20020020886A1 (en) | High-performance high-density CMOS sram cell | |
| JP3074758B2 (ja) | スタティック半導体記憶装置及びその製造方法 | |
| JPH0732201B2 (ja) | 半導体装置 | |
| JP2692439B2 (ja) | 集積回路２進メモリセル | |
| JP2602125B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2562383B2 (ja) | 薄膜トランジスタ | |
| JPH0732202B2 (ja) | メモリセル | |
| JP2782333B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0214565A (ja) | ランダム・アクセス・メモリ | |
| JPH0459783B2 (ja) | ||
| JPH0221656A (ja) | ランダム・アクセス・メモリ | |
| JPH0435903B2 (ja) | ||
| JPH0421349B2 (ja) | ||
| JP3006134B2 (ja) | スタティック半導体記憶装置 | |
| JPH05283641A (ja) | 半導体記憶装置 | |
| JPH0732203B2 (ja) | メモリセル | |
| JPH0669459A (ja) | 半導体装置の製造方法 | |
| JPH04146670A (ja) | メモリセル及びｍｏｓインバータを有する半導体装置 | |
| JPH04211166A (ja) | 薄膜トランジスタ | |
| JPH0677436A (ja) | ランダム・アクセス・メモリ | |
| JP3070060B2 (ja) | 半導体メモリ | |
| JPH0682810B2 (ja) | 半導体装置の製造方法 | |
| JPH04211165A (ja) | ランダム・アクセス・メモリ |