JPH04211165A - ランダム・アクセス・メモリ - Google Patents
ランダム・アクセス・メモリInfo
- Publication number
- JPH04211165A JPH04211165A JP3008517A JP851791A JPH04211165A JP H04211165 A JPH04211165 A JP H04211165A JP 3008517 A JP3008517 A JP 3008517A JP 851791 A JP851791 A JP 851791A JP H04211165 A JPH04211165 A JP H04211165A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- transistors
- transistor
- channel transistor
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 17
- 239000013078 crystal Substances 0.000 abstract description 3
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 239000010408 film Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［０００１１
【産業上の利用分野］本発明はＣＭＯ８（相補型ＭＯＳ
トランジスタ）を用いた半導体ＲＡＭ （ランダム・ア
クセス・メモリー）に関するものである。 ［０００２］ 【従来の技術】従来ＣＭＯ８ＲＡＭに用いられているメ
モリーのセルを図１に示す。Ｐチャネルトランジスタ３
．４、及びＮチャンネルトランジスタ５，６より成るイ
ンバータのループ接続によるフリップフロップに対しア
ドレス線ＡＤＲにより０Ｎ−ＯＦＦを制御されるＮチャ
ネルトランジスタ（トランスファゲート）を介してデー
タの入出力線であるＢＩＴ、及び ［０００３］
トランジスタ）を用いた半導体ＲＡＭ （ランダム・ア
クセス・メモリー）に関するものである。 ［０００２］ 【従来の技術】従来ＣＭＯ８ＲＡＭに用いられているメ
モリーのセルを図１に示す。Ｐチャネルトランジスタ３
．４、及びＮチャンネルトランジスタ５，６より成るイ
ンバータのループ接続によるフリップフロップに対しア
ドレス線ＡＤＲにより０Ｎ−ＯＦＦを制御されるＮチャ
ネルトランジスタ（トランスファゲート）を介してデー
タの入出力線であるＢＩＴ、及び ［０００３］
【数１】
ＢＩＴ
［０００４］に接続されている。メモリセルのリード状
態ではフリップフロップからデータ線へ、又ライト状態
の時はデータ線からフリップフロップへ信号がトランス
ファゲートがＯＮした時伝達する。このＣＭＯＳメモリ
セルの特徴としてはフリップフロップを構成するインバ
ータは安定状態では、ＣＭＯ８であることによりパワー
は微少しか必要とせず、従ってメモリに格納されている
データの保持には殆んど電力が消費されないことと、又
動作状態においても、Ｎ−ＭＯＳに比しパワーの消費が
少ないことであり、低電力動作ということでかなり多方
面に活用されている。 ［０００５］
態ではフリップフロップからデータ線へ、又ライト状態
の時はデータ線からフリップフロップへ信号がトランス
ファゲートがＯＮした時伝達する。このＣＭＯＳメモリ
セルの特徴としてはフリップフロップを構成するインバ
ータは安定状態では、ＣＭＯ８であることによりパワー
は微少しか必要とせず、従ってメモリに格納されている
データの保持には殆んど電力が消費されないことと、又
動作状態においても、Ｎ−ＭＯＳに比しパワーの消費が
少ないことであり、低電力動作ということでかなり多方
面に活用されている。 ［０００５］
【発明が解決しようとする課題】一方このＣＭＯＳメモ
リーの欠点としてはそのセルサイズが大きく、従ってＮ
−ＭＯＳのＲＡＭに比し同じチップサイズに格納される
メモリの容量が小さく、大容儀化がむずかしいことにあ
る。この根本原因はＣＭＯ８であるために平面的にＰチ
ャネルトランジスタを作成するスペース、及びＮチャネ
ルを絶縁しかつ基板となるＰ−ウェルを作成、分離する
スペースが必要となることにある。 ［０００６］本発明は上記の欠点を除去するものであり
、Ｐチャネルトランジスタを、それと同等の働きをする
多結晶シリコン膜を用いた薄膜トランジスタで置き換え
ると同時にこの薄膜トランジスタをインバータのペアと
なるＮチャネルトランジスタ上に配置することによりメ
モリーセルのサイズを大幅に低減化することを目的とす
る。 ［０００７］
リーの欠点としてはそのセルサイズが大きく、従ってＮ
−ＭＯＳのＲＡＭに比し同じチップサイズに格納される
メモリの容量が小さく、大容儀化がむずかしいことにあ
る。この根本原因はＣＭＯ８であるために平面的にＰチ
ャネルトランジスタを作成するスペース、及びＮチャネ
ルを絶縁しかつ基板となるＰ−ウェルを作成、分離する
スペースが必要となることにある。 ［０００６］本発明は上記の欠点を除去するものであり
、Ｐチャネルトランジスタを、それと同等の働きをする
多結晶シリコン膜を用いた薄膜トランジスタで置き換え
ると同時にこの薄膜トランジスタをインバータのペアと
なるＮチャネルトランジスタ上に配置することによりメ
モリーセルのサイズを大幅に低減化することを目的とす
る。 ［０００７］
【課題を解決するための手段】本発明は、ＣＭＯＳイン
バータを相互接続しフリップフロップを構成するＣＭＯ
Ｓメモリー・セルにおいて、共通となるゲート電極の上
側に一方の導電型の薄膜トランジスタを、前記ゲート電
極の下側のバルクシリコン上に他方の導電型のトランジ
スタを作成し、前記の各々のトランジスタのドレイン同
士を接続したＣＭＯＳインバータより構成されることを
特徴とする。 ［０００８］
バータを相互接続しフリップフロップを構成するＣＭＯ
Ｓメモリー・セルにおいて、共通となるゲート電極の上
側に一方の導電型の薄膜トランジスタを、前記ゲート電
極の下側のバルクシリコン上に他方の導電型のトランジ
スタを作成し、前記の各々のトランジスタのドレイン同
士を接続したＣＭＯＳインバータより構成されることを
特徴とする。 ［０００８］
【実施例】図２（ａ）は本発明によるメモリセルの平面
パターン図例、 （ｂ）にはＡＢの断面図を示す。選択
酸化マスクの境界１８内にソース・トレイン領域となる
部分が存在する。選択酸化によるフィールド膜形成後に
ゲート酸化膜を成長させてから第一層目の多結晶シリコ
ンと基板３０の接続をするためのコンタクトホール１０
゜１１の開孔をした後に第１層目の多結晶シリコン１９
゜２０、 ２１． ２７ （斜線部のパターン）をデポ
ジションした後に全面にＰイオンを打込んでソース・ト
レイン３１．３２．３３を形成する。この後第２フイー
ルド膜３６をデポジション、ゲートとなる多結晶シリコ
ン１９゜２０上の第２フイールド膜を除去し、前記多結
晶シリコン１９．２０上を熱酸化して薄膜トランジスタ
のゲート絶縁膜を形成する。その後第１層と第２層目の
多結晶シリコンを接続するコンタクトホール１２，１３
．１４を開孔し薄膜トランジスタのチャネル、及びソー
ス・トレインを形成する第２層目の多結晶シリコン層２
２．２３（点部のパターン）をデポジションし選択的に
Ｐ 拡散をする。更に第３フイールド膜３５をデポジシ
ョンした後にコンタクコホール１５．１６を開孔後Ａｌ
−８ｉ層２４．２５．２６を形成する。この結果Ｎ 拡
散層３１を（−）電源Ｖｓｓに接続されたソース、３２
をドレイン、多結晶シリコン２０をゲートとするＮチャ
ネルトランジスタと多結晶シリコン層２２において（＋
）電源ＶＤＤに接続されたソース５５．チャネル５４．
トレイン５６、多結晶シリコン２０をゲートとするＰチ
ャネルトランジスタが形成され、各々のドレインがダイ
オードを介して接続されるＣＭＯ３のインバータが構成
できる。 ［０００９１図５に図２に示したセルパターンの回路図
を示す。Ｎチャネルトランジスタ４０〜４３はバルクシ
リコン単結晶中に又、Ｐチャネルトランジスタ４４，４
５は多結晶薄膜トランジスタとして形成され、ダイオー
ド４６．４７はＰチャネルとＮチャネルトランジスタの
多結晶シリコンにより接続点に発生するダイオードであ
り、このダイオードはメモリーの動作上は障害とならな
い。
パターン図例、 （ｂ）にはＡＢの断面図を示す。選択
酸化マスクの境界１８内にソース・トレイン領域となる
部分が存在する。選択酸化によるフィールド膜形成後に
ゲート酸化膜を成長させてから第一層目の多結晶シリコ
ンと基板３０の接続をするためのコンタクトホール１０
゜１１の開孔をした後に第１層目の多結晶シリコン１９
゜２０、 ２１． ２７ （斜線部のパターン）をデポ
ジションした後に全面にＰイオンを打込んでソース・ト
レイン３１．３２．３３を形成する。この後第２フイー
ルド膜３６をデポジション、ゲートとなる多結晶シリコ
ン１９゜２０上の第２フイールド膜を除去し、前記多結
晶シリコン１９．２０上を熱酸化して薄膜トランジスタ
のゲート絶縁膜を形成する。その後第１層と第２層目の
多結晶シリコンを接続するコンタクトホール１２，１３
．１４を開孔し薄膜トランジスタのチャネル、及びソー
ス・トレインを形成する第２層目の多結晶シリコン層２
２．２３（点部のパターン）をデポジションし選択的に
Ｐ 拡散をする。更に第３フイールド膜３５をデポジシ
ョンした後にコンタクコホール１５．１６を開孔後Ａｌ
−８ｉ層２４．２５．２６を形成する。この結果Ｎ 拡
散層３１を（−）電源Ｖｓｓに接続されたソース、３２
をドレイン、多結晶シリコン２０をゲートとするＮチャ
ネルトランジスタと多結晶シリコン層２２において（＋
）電源ＶＤＤに接続されたソース５５．チャネル５４．
トレイン５６、多結晶シリコン２０をゲートとするＰチ
ャネルトランジスタが形成され、各々のドレインがダイ
オードを介して接続されるＣＭＯ３のインバータが構成
できる。 ［０００９１図５に図２に示したセルパターンの回路図
を示す。Ｎチャネルトランジスタ４０〜４３はバルクシ
リコン単結晶中に又、Ｐチャネルトランジスタ４４，４
５は多結晶薄膜トランジスタとして形成され、ダイオー
ド４６．４７はＰチャネルとＮチャネルトランジスタの
多結晶シリコンにより接続点に発生するダイオードであ
り、このダイオードはメモリーの動作上は障害とならな
い。
【００１０］本発明の特徴は図２（ｂ）に示した如くＣ
ＭＯＳインバータを構成するに際し、１つのゲート電極
を共通にして、ゲート電極の下側にＮチャネルのトラン
ジスタ、ゲート電極の上側にＰチャネルトランジスタを
配置し、そのドレイン同士を接続する方法を用いること
にあり、従来平面配置であったＰチャネルとＮチャネル
領域が立体配置されるので、セルサイズは飛躍的に縮小
し、同一チップサイズでのメモリー容量は急増する。 ［００１１１一般に多結晶シリコン層は単結晶シリコン
に比し、移動度が極端に低く、トランジスタ特性に劣悪
で、特にＯＦＦリークが多いことが知られている。しか
し発明者らはこの特性の改善に努力した結果衣のことが
わかった。図３に示すように多結晶シリコンのデポジシ
ョン温度を７００℃以下にすると移動度が改善され、特
に５００℃近辺では１０に近い特性が得られた。又ＯＦ
Ｆリークの改善には多結晶シリコンを熱酸化して作るゲ
ート膜の製造方法に依存し、高温でドライ酸化の方式が
最も良かった。又多結晶シリコンの層のデポジション温
度が高くても、レーザによるアニーリングを実施すると
移動度、ＯＦＦリークの改善が可能である。 ［００１２］図４は５００℃で多結晶シリコンをデポジ
ションし、更にチャネル部にイオン打込みによりＰイオ
ンをライトドープし、ゲート酸化膜を１１００℃で形成
して得られたメモリ・セルに用いるものと同じサイズの
トランジスタの特性を示す。特性はメモリに応用するに
ついて十分である。 ［００１３］ 【発明の効果】本発明はＣＭＯ８ＲＡＭに用いるメモリ
セルを構成するインバータのＰチャキルトＮチャネルの
トランジスタを共通のゲート電極の上下に配置するもの
であり、同じデザインルールで構成した従来のセルの約
二分の−のサイズとなり５μｍルールでは従来４Ｋｂ
ｉｔが限度であったが、本発明の実施により１６Ｋｂ
ｉ ｔにも手が届くようになった。
ＭＯＳインバータを構成するに際し、１つのゲート電極
を共通にして、ゲート電極の下側にＮチャネルのトラン
ジスタ、ゲート電極の上側にＰチャネルトランジスタを
配置し、そのドレイン同士を接続する方法を用いること
にあり、従来平面配置であったＰチャネルとＮチャネル
領域が立体配置されるので、セルサイズは飛躍的に縮小
し、同一チップサイズでのメモリー容量は急増する。 ［００１１１一般に多結晶シリコン層は単結晶シリコン
に比し、移動度が極端に低く、トランジスタ特性に劣悪
で、特にＯＦＦリークが多いことが知られている。しか
し発明者らはこの特性の改善に努力した結果衣のことが
わかった。図３に示すように多結晶シリコンのデポジシ
ョン温度を７００℃以下にすると移動度が改善され、特
に５００℃近辺では１０に近い特性が得られた。又ＯＦ
Ｆリークの改善には多結晶シリコンを熱酸化して作るゲ
ート膜の製造方法に依存し、高温でドライ酸化の方式が
最も良かった。又多結晶シリコンの層のデポジション温
度が高くても、レーザによるアニーリングを実施すると
移動度、ＯＦＦリークの改善が可能である。 ［００１２］図４は５００℃で多結晶シリコンをデポジ
ションし、更にチャネル部にイオン打込みによりＰイオ
ンをライトドープし、ゲート酸化膜を１１００℃で形成
して得られたメモリ・セルに用いるものと同じサイズの
トランジスタの特性を示す。特性はメモリに応用するに
ついて十分である。 ［００１３］ 【発明の効果】本発明はＣＭＯ８ＲＡＭに用いるメモリ
セルを構成するインバータのＰチャキルトＮチャネルの
トランジスタを共通のゲート電極の上下に配置するもの
であり、同じデザインルールで構成した従来のセルの約
二分の−のサイズとなり５μｍルールでは従来４Ｋｂ
ｉｔが限度であったが、本発明の実施により１６Ｋｂ
ｉ ｔにも手が届くようになった。
【図１］ ＣＭＯ３ＲＡＭのセル図。
【図２１ （ａ）は本発明によりＭＯ８ＲＡＭの平面
図（ｂ）は断面図。 【図３】多結晶シリコンの移動度とデポジションの温度
の関係を示す図。
図（ｂ）は断面図。 【図３】多結晶シリコンの移動度とデポジションの温度
の関係を示す図。
【図４】本発明により得られた多結晶シリコントランジ
スタの特性を示す図。
スタの特性を示す図。
【図５】図２の回路図である。
【図１】
【図２】
【図３】
【図４】
【図５】
【提出日】平成３年２月２７日
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【発明の名称】 ランダム・アクセス・メモリ
【手続補
正３】
正３】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
特許請求の範囲
【請求項１】２つのインバータの入出力を交差接続して
構成されるフリップフロップをメモリセルとするランダ
ム・アクセス・メモリに於いて、前記各インバータは、
基板表面に形成された第１導電型の拡散層をソース・ト
レイン領域とする第１のトランジスタと、該第１のトラ
ンジスタの上方に積層配置された第２導電型のシリコン
薄膜層をソース・ドレイン領域とする第２のトランジス
タとから構成されてなることを特徴とするランダム・ア
クセス・メモ１几
構成されるフリップフロップをメモリセルとするランダ
ム・アクセス・メモリに於いて、前記各インバータは、
基板表面に形成された第１導電型の拡散層をソース・ト
レイン領域とする第１のトランジスタと、該第１のトラ
ンジスタの上方に積層配置された第２導電型のシリコン
薄膜層をソース・ドレイン領域とする第２のトランジス
タとから構成されてなることを特徴とするランダム・ア
クセス・メモ１几
Claims (1)
- 【特許請求の範囲】 【請求項１］ ＣＭＯＳインバータを相互接続しフリ
ップフロップを構成するＣＭＯＳメモリー・セルにおい
て、共通となるゲート電極の上側に一方の導電型の薄膜
トランジスタを、前記ゲート電極の下側のバルクシリコ
ン上に他方の導電型のトランジスタを作成し、前記の各
々のトランジスタのドレイン同士を接続したＣＭＯＳイ
ンバータより構成されることを特徴とするＣＭＯＳメモ
リ・セル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008517A JPH04211165A (ja) | 1991-01-28 | 1991-01-28 | ランダム・アクセス・メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008517A JPH04211165A (ja) | 1991-01-28 | 1991-01-28 | ランダム・アクセス・メモリ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55135634A Division JPS5760868A (en) | 1980-09-29 | 1980-09-29 | Cmos memory cell |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04211165A true JPH04211165A (ja) | 1992-08-03 |
Family
ID=11695339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3008517A Pending JPH04211165A (ja) | 1991-01-28 | 1991-01-28 | ランダム・アクセス・メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04211165A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503787A (ja) * | 1973-05-16 | 1975-01-16 | ||
| JPS5036351A (ja) * | 1973-08-04 | 1975-04-05 | ||
| JPS53148398A (en) * | 1977-05-31 | 1978-12-23 | Texas Instruments Inc | Mos ic device |
| JPH0421348A (ja) * | 1990-05-15 | 1992-01-24 | Matsushita Electric Works Ltd | リニアモータ |
-
1991
- 1991-01-28 JP JP3008517A patent/JPH04211165A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503787A (ja) * | 1973-05-16 | 1975-01-16 | ||
| JPS5036351A (ja) * | 1973-08-04 | 1975-04-05 | ||
| JPS53148398A (en) * | 1977-05-31 | 1978-12-23 | Texas Instruments Inc | Mos ic device |
| JPH0421348A (ja) * | 1990-05-15 | 1992-01-24 | Matsushita Electric Works Ltd | リニアモータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08204029A (ja) | 半導体装置およびその製造方法 | |
| US6103579A (en) | Method of isolating a SRAM cell | |
| JPH04211165A (ja) | ランダム・アクセス・メモリ | |
| JPH0214565A (ja) | ランダム・アクセス・メモリ | |
| JPH04211168A (ja) | 半導体装置の製造方法 | |
| JPH04211166A (ja) | 薄膜トランジスタ | |
| JPH04211167A (ja) | 薄膜トランジスタの製造方法 | |
| US6750107B1 (en) | Method and apparatus for isolating a SRAM cell | |
| JP2782333B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0214564A (ja) | Ｃｍｏｓメモリ・セル | |
| JPH0459784B2 (ja) | ||
| JPH0669456A (ja) | メモリセル | |
| JPH0669459A (ja) | 半導体装置の製造方法 | |
| JPH0421349B2 (ja) | ||
| JPH0459783B2 (ja) | ||
| JPH0677436A (ja) | ランダム・アクセス・メモリ | |
| JPH0435903B2 (ja) | ||
| JPH0732201B2 (ja) | 半導体装置 | |
| JPH0669458A (ja) | メモリセル | |
| JPH0669457A (ja) | メモリセル | |
| JPH0669460A (ja) | 半導体装置の製造方法 | |
| JPS63104373A (ja) | 半導体記憶装置 | |
| JP3006134B2 (ja) | スタティック半導体記憶装置 | |
| JPH02268424A (ja) | 半導体装置の製造方法 | |
| JPS6386561A (ja) | メモリ装置 |