JPH0720815B2

JPH0720815B2 - エレベータの信号伝送装置

Info

Publication number: JPH0720815B2
Application number: JP63050263A
Authority: JP
Inventors: 宏安藤
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-03-03
Filing date: 1988-03-03
Publication date: 1995-03-08
Anticipated expiration: 2010-03-08
Also published as: JPH01226685A

Description

【発明の詳細な説明】［産業上の利用分野］この発明はマイクロコンピュータを用いて構成されたエ
レベータの信号伝送装置の改良に関するものである。

［従来の技術］エレベータの乗場には、乗場呼びを登録する乗場ボタ
ン、乗場呼びが登録されたことを表示する呼び登録灯、
かごの現在位置を示すインジケータ等が設置されてい
る。また、かご側には行先階登録ボタン、行先が登録さ
れたことを表示する行先階登録灯、インジケータ戸開閉
ボタン等が設置される。そして、これらの信号処理は電
磁リレーによって行われ、１信号につき１本の信号線
と、１個のリレーが必要になる。

この場合、リレーは建物の屋上に設けられているエレベ
ータ機械室に設置される制御装置に組み込まれ、しか
も、乗場ボタンは上り用と下り用とがあることから、ｎ
階の建物における乗場ボタンの信号線だけでも2n−２本
（最下階及び最上階にはそれぞれ下り用及び上り用の乗
場ボタンがない）も必要になる。

また、かご側についても同様に１信号につき１本の線が
必要となる。このために、高層建物においては、信号線
の本数が増加し、配線の処理に困難をきたしていた。

この問題に対して、乗場側に関して解決するものとして
は、例えば特開昭58−69685号に開示されたエレベータ
の信号伝送装置がある。しかし、近年ワンチップマイク
ロコントローラ（以下、マイクロコンピュータと称す）
の普及と低価格化に伴い、記憶装置をマイクロコンピュ
ータに置き替えることにより、信号線を更に削減するこ
とが可能となってきた。

次に、第６図乃至第８図を用いてこのエレベータの信号
伝送装置について説明する。

第６図は従来のエレベータの信号伝送装置を示すブロッ
ク図、第７図は第６図中にＡで示した部分の詳細ブロッ
ク図、第８図は第６図で示したエレベータの信号伝送装
置における信号伝送方式の一例を示す信号波形図であ
る。

第６図において、１は信号直列伝送用インターフェース
２と、数十本のポート等を内蔵したマイクロコンピュー
タであって、機械室の制御盤内に設けられることによ
り、信号伝送の親局となっている。11〜19はマイクロコ
ンピュータ１と同様のマイクロコンピュータであって、
乗場操作盤に設けられて信号伝送の子局となっている。
21もマイクロコンピュータ１と同様のマイクロコンピュ
ータであって、かご室の操作盤に設けられて子局となっ
ている。31〜34は乗場に設けられるインジケータ、35は
かご室に設けられるインジケータ、41〜44は乗場呼びの
登録を表示する乗場呼び登録灯（上り呼び下り呼びの区
別は省略）、51〜54は乗場呼びを登録する乗場呼びボタ
ン（41〜44同様上り下りは省略）、55はかご室60に設け
られたかご操作盤であって、かご行先階登録ボタン、登
録灯、戸開閉ボタン等が含まれているが、詳細は図示を
省略する。101はマイクロコンピュータ１とマイクロコ
ンピュータ11〜19の間を結ぶ信号母線であって、制御
盤，乗場間の信号伝送（送受信）はこの線を用いて行わ
れる。102は信号母線101のGND線、103はマイクロコンピ
ュータ１とマイクロコンピュータ21を結ぶ信号線であっ
て、制御盤とかご60との間の信号伝送（送受信）はこの
線を用いて行われる。104は信号線103のGND線である。1
05〜108は信号母線101にコネクター（図示せず）等を用
いて接続されることにより、各階の乗場操作盤に引き込
まれる信号技線である。なお、制御盤からかご操作盤及
び乗場操作盤へは各種電源線も設けられるが、ここでは
信号伝送に関する線のみ図示し、他は図示していない。

第７図は第６図中に破線で囲んだＡ部の詳細図であっ
て、他の子局マイクロコンピュータ11,12,19,21の送受
信部も同様の構成となっている。71〜72はマイクロコン
ピュータ13からの送信時に使用する送信用トランジス
タ、109は送信端子線である。

第８図は第６図及び第７図に示した装置において送受信
される信号の一例を示したもので、非同期式伝送におけ
る直列データであって、81はスタートビット、82〜89は
８ビットのデータ、90はストップビットである。

次に、従来のエレベータの信号伝送装置の動作について
説明する。

まず、親局のマイクロコンピュータ１が送信して、子局
のマイクロコンピュータ13が受信する場合を説明する。

マイクロコンピュータ1,21,11〜19には、それぞれアド
レスが、例えば、メモリーなどに設定されており、送信
する局のマイクロコンピュータは受信させたい局のマイ
クロコンピュータのアドレスをまず送信する。今子局マ
イクロコンピュータ13のアドレスが16進の“13"であ
り、親局マイクロコンピュータ１が“01"というデータ
を子局マイクロコンピュータ13に送信するものとする。
この場合には、まず親局マイクロコンピュータ１は第８
図に示すような形式でアドレスの“13"（82〜84Lレベ
ル、85Hレベル、86〜87Lレベル、88〜89Hレベルとな
る）を信号母線101に送出した後、データの“1"（82〜8
8Lレベル、89Hレベルとなる）を送出する。これに対
し、子局マイクロコンピュータ11〜19はすべて“13"と
言う信号を受信するが、自分のアドレスと受信したアド
レスが一致した場合のみデータの受信を始めるようにS/
Wが組まれており、子局13のみがデータの受信を開始し
て、子局マイクロコンピュータ13のみがデータ“1"を受
け取ることとなる。

次に、子局マイクロコンピュータ13が送信し、親局マイ
クロコンピュータ１が受信する場合について説明する。

親局マイクロコンピュータ１のアドレスが“01"であ
り、子局マイクロコンピュータ13が“11"というデータ
を親局マイクロコンピュータ１に送信する場合には、上
述した場合と同様に、子局マイクロコンピュータ13はま
ずアドレス“01"を送信端子線109から信号枝線107、信
号母線101に送出した後、データの“11"を送出する。親
局マイクロコンピュータ１が他の子局マイクロコンピュ
ータ11,12,19と送受信を行う場合も同様である。

かごに設けられる子局マイクロコンピュータ21と制御盤
の親局マイクロコンピュータ１との間における送受信
は、信号直列伝送用インターフェース２を介して行わ
れ、親局マイクロコンピュータ１とマイクロコンピュー
タ11〜19の場合と同様に、信号線103を介して送受信が
行われる。

［発明が解決しようとする課題］従来のマイクロコンピュータを使用したエレベータの信
号伝送装置における問題点を第７図を用いて説明する。

例えば、子局マイクロコンピュータ13の送信端子（第７
図中、TxDと表示した部分）に接続されたトランジスタ7
1がOFF故障した場合、もしくはトランジスタ72がON故障
した場合には、信号母線101は常時Ｌレベルとなること
から、この信号線101を介して信号伝送を行う局はすべ
て信号伝送が不可能となってしまう。これはどの子局の
トランジスタの１個が同様の故障を起しても同様なこと
が起る。また、第７図中の子局マイクロコンピュータ13
が暴走して、送信端子線109に常時Ｌを送出し続けたと
すると、この場合も同じく信号枝線107、信号母線101は
常時Ｌレベルとなり、この信号母線101を介して信号伝
送を行う局はすべて信号伝送が不可能となる。そして、
この状態はどの子局がこのような暴走を起こしても同様
にすべて信号伝送が不可能となる。

そこで、この発明は上記のような問題点を解消するため
になされたもので、子局の１個が故障または暴走を起こ
しても、故障の局を伝送線から切り離して他局の信号伝
送をさまたげることを防ぐことができるエレベータの信
号伝送装置を得ることを課題とする。

［課題を解決するための手段］この発明に係るエレベータの信号伝送装置は、信号伝送
枝線部に設けた接点と、この接点における子局マイクロ
コンピュータ側の信号枝線と電源を接続する他の接点
と、子局マイクロコンピュータの暴走を検出する子局マ
イクロコンピュータ暴走検出回路と、スイッチング素子
の故障を検出するスイッチング素子故障検出回路とを備
え、前記２つの接点の制御を前記子局マイクロコンピュ
ータ暴走検出回路とスイッチング素子故障検出回路によ
って行うものである。

［作用］この発明におけるエレベータの信号伝送装置は、送信用
トランジスタに対するスイッチング素子故障検出回路或
いはマイクロコンピュータ暴走検出回路によって、子局
である乗場操作盤の信号枝線部に設けられた接点を開放
することにより、故障の子局を信号母線から切り離され
て、故障の影響を他に与えなくなる。

［実施例］以下、この発明の一実施例を図について説明する。

第１図はこの発明の一実施例によるエレベータの信号伝
送装置を示す回路図、第２図はこの発明の一実施例によ
るエレベータの信号伝送装置の子局マイクロコンピュー
タに組み込まれるソフトウェアーのフローチャート、第
３図はこの発明の一実施例によるエレベータの信号伝送
装置のスイッチング素子故障検出回路の動作を示すタイ
ミングチャート、第４図はこの発明の一実施例によるエ
レベータの信号伝送装置の子局マイクロコンピュータ暴
走検出回路の動作を示すタイミングチャート、第５図は
この発明の一実施例によるエレベータの信号伝送装置の
スイッチング素子の故障検出プログラムを示すフローチ
ャートである。

第１図において、201は信号枝線107と接点Ａ（後述す
る）を介して接続された信号枝線、401はトランジスタ7
1,72に対するスイッチング素子故障検出回路であり、20
2は信号枝線201と送信端子線109の論理積をとるAND回
路、203は子局マイクロコンピュータ13の入力端子Ａ部
に接続される入力端子線、204はリトリガー可能の単安
定マルチバイブレータ回路であって、入力信号の立ち上
がりでトリガーがかかるもの（以下、モノマルチ回路と
略す）、205はモノマルチ回路204の出力を記憶するラッ
チ回路、206Aは子局マイクロコンピュータ13の出力端子
Ａに接続される出力端子線であり、ラッチ回路205のリ
セット端子に接続されている。206Bは子局マイクロコン
ピュータ13の出力端子Ｂに接続される出力端子線、402
は子局マイクロコンピュータ暴走検出回路、207はモノ
マルチ回路204同様のモノマルチ回路、208はラッチ回路
205と同様のラッチ回路であって、モノマルチ回路207の
出力を記憶する。209はスイッチング素子故障検出回路4
01と子局マイクロコンピュータ13の暴走を検出する子局
マイクロコンピュータ暴走検出回路402の出力と論理和
を取るOR回路、210はリレーＡのコイル、211はリレーＡ
のブレイク接点、212はリレーのメイク接点、213は子局
マイクロコンピュータ13の入力端子Ｂに接続される入力
端子線、214はOR回路、215は電源ON時にリセット信号を
出力するリセット回路、216は論理を反対にするNOT回路
である。なお、第１図中、回路の入出力端子部に○印を
付したものは負論理、他は正論理である。

次に、この実施例によるエレベータの信号伝送装置によ
る回路の動作を説明する。

まず、電源が投入され、パワーONリセットが解除された
状態では、OR回路209の出力はＬとなっており、リレー
Ａのコイル210は励磁されていない。従って、接点211,2
12はそれぞれ閉，開の状態である。また、第２図のフロ
ーチャートに示すようなプログラムに従って、子局マイ
クロコンピュータ13は動作している。ここで、トランジ
スタ72がON故障したとすると（トランジスタ71がOFF故
障しても同じ）、第３図のタイミングチャートに示すよ
うにトランジスタの故障発生の後（時間ｔはモノマルチ
の時定数設定により決定される）、モノマルチ回路204
の出力がＬとなってラッチ回路205の出力がＨとなるこ
とから、OR回路209の出力がＨとなる。そして、リレー
Ａコイル210が付勢されて、ブレイク接点211は開状態と
なり、メイク接点212が閉状態となる。

次に、第５図のフローチャートに示すようにトランジス
タのチェックが開始される。

まず、信号線109にＨを出力する。そして入力端子Ａの
信号レベルを調べる。この時、入力端子Ａの信号レベル
がＨであるならば、自局のトランジスタは正常であると
判断してラッチ回路205にリセットをかけ、通常のプロ
グラムへ復帰する。また、入力端子Ａの信号レベルがＬ
であるならば、自局のトランジスタが異常であると判断
し、このままの状態でプログラムを停止させる。

次に、子局マイクロコンピュータ13が暴走した場合の動
作について説明する。

第２図のフローチャートに示すように、子局マイクロコ
ンピュータ13はプログラムの一定周期で出力端子ＢにＨ
を出力するようにプログラミングされている。第２図に
示すフローチャートに301,302で示す。第４図のタイミ
ングチャートに示したごとく、子局マイクロコンピュー
タ13が暴走して出力端子ＢをＨにしなくなると、ｔ時間
後（ｔはモノマルチ回路207の時定数により設定され
る）にモノマルチ回路207の出力はＬとなってラッチ回
路208の出力はＨとなる。するとOR回路209の出力がＨと
なり、リレーＡのコイルが付勢されて接点211が開とな
ると同時に、OR回路214の出力がＬとなってマイクロコ
ンピュータ13はリセット状態となる。

なお、本実施例では子局マイクロコンピュータ13に信号
直列伝送用インターフェース（UART）を内蔵したものと
して説明したが、外付けとなっていてもよい。また、接
点211をブレイク接点、212をメイク接点として説明した
が、OR回路209の出力論理を逆にすれば接点を逆に構成
しても同じ効果を奏する。

［発明の効果］以上のように、この発明のエレベータの信号伝送装置に
よれば、子局マイクロコンピュータに接続される信号枝
線に接点を設けるとともに、前記接点より子局マイクロ
コンピュータ側にチェック用の接点を設けて、それぞれ
の接点をプログラム及びマイクロコンピュータの暴走を
検出する回路により制御されるように構成したものであ
るために、不具合の発生した子局を伝送システムから切
り放すことができ、マイクロコンピュータの暴走時及び
送信用スイッチング素子の故障時に他の子局までも送受
信不能としてしまうことなく、故障を自局のみにとどめ
ることが容易に可能となる優れた効果を有する。

【図面の簡単な説明】

第１図はこの発明の一実施例によるエレベータの信号伝
送装置を示す回路図、第２図はこの発明の一実施例によ
るエレベータの信号伝送装置の子局マイクロコンピュー
タに組み込まれるソフトウェアーのフローチャート、第
３図はこの発明の一実施例によるエレベータの信号伝送
装置のスイッチング素子故障検出回路の動作を示すタイ
ミングチャート、第４図はこの発明の一実施例によるエ
レベータの信号伝送装置の子局マイクロコンピュータ暴
走検出回路の動作を示すタイミングチャート、第５図は
この発明の一実施例によるエレベータの信号伝送装置の
スイッチング素子の故障検出プログラムを示すフローチ
ャート、第６図は従来のエレベータの信号伝送装置を示
すブロック図、第７図は第６図中にＡで示した部分の詳
細ブロック図、第８図は第６図で示したエレベータの信
号伝送装置における信号伝送方式の一例を示す信号波形
図である。図において、１……親局マイクロコンピュータ、13……子局マイクロ
コンピュータ、101……信号伝送母線、105〜107,109…
…信号伝送枝線、71,72……スイッチング素子、211,212
……接点、401……スイッチング素子故障検出回路、402
……子局マイクロコンピュータ暴走検出回路である。なお、図中、同一符号及び同一記号は同一または相当部
分を示す。

Claims

【特許請求の範囲】

【請求項１】制御盤に設けられた信号伝送用の親局マイ
クロコンピュータと、各階乗場操作盤に設けられた信号
伝送用の子局マイクロコンピュータと、親局マイクロコ
ンピュータから各階に渡される信号伝送母線と、この信
号伝送母線から子局マイクロコンピュータへ接続される
信号伝送枝線と、子局マイクロコンピュータの送信端子
部に設けられたスイッチング素子とを備えるエレベータ
の信号伝送装置において、前記信号伝送枝線部に設けた接点と、この接点における
子局マイクロコンピュータ側の信号枝線と電源を接続す
る他の接点と、子局マイクロコンピュータの暴走を検出
する子局マイクロコンピュータ暴走検出回路と、前記ス
イッチング素子の故障を検出するスイッチング素子故障
検出回路とを備え、前記２つの接点の制御を前記子局マ
イクロコンピュータ暴走検出回路とスイッチング素子故
障検出回路によって行うことを特徴とするエレベータの
信号伝送装置。