JPH07120147B2 - 液晶ディスプレイにアドレスする装置及び方法 - Google Patents
液晶ディスプレイにアドレスする装置及び方法Info
- Publication number
- JPH07120147B2 JPH07120147B2 JP4079847A JP7984792A JPH07120147B2 JP H07120147 B2 JPH07120147 B2 JP H07120147B2 JP 4079847 A JP4079847 A JP 4079847A JP 7984792 A JP7984792 A JP 7984792A JP H07120147 B2 JPH07120147 B2 JP H07120147B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- row
- column
- signal
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
- G09G3/3625—Control of matrices with row and column drivers using a passive matrix using active addressing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
rystaldevices>にアト゛レスする<addressing>ための方法及び
装置に関する。更に特定して云うならば本発明は、高密度
情報量<high information content>・直接多重化<direct
multiplexed>・実効応答<rmsresponding>液晶表示<liqu
id crystal displays> にアドレスする方法及び装置に
関する。
晶表示の実例は、捩じれネマティック〈twisted nemati
c〉(TN) 、超捩じれネマティック〈supertwisted nemat
ic>(STN)又は超垂直配向〈superhomeotropic>(SH)液晶
表示(LCD) パネルを合体させた〈incorporate> システ
ムである。かようなパネルでは、ネマティック液晶素材
は、平行な間隙を持ち対向するガラス板〈glass plates
>又は基板<substrates>の間に配置される。ある普通の実
施例では、透明電極のマトリクス<matrix>が各フ゜レ-ト<plate〉
の内側の面に与えられて、普通には一方のプレート上に
は水平の行〈horizontal rows> が、またもう一方のプ
レート上には垂直の列〈vertical columns>が配列され、
行電極が列電極と重なり合う場所ごとに画素<picture e
lement> すなわち「ピクセル」〈"pixel"> が設けられ
る。
な高情報内容液晶表示は、記述又はグラフ像〈text or
graphic images>の形をとる任意の情報ハ゜タ-ン<informatio
npatterns>を描き出すために、多数のヒ゜クセルを必要とする。
480行と 640列とを持ち 307,200ピクセルを形成するマ
トリクスLCDは既に陳腐化しているが、マトリクスLCD
は近い将来には数百万ピクセルを持つに至るであろうと
予想される。
>とか明るい<bright>とか又はその中間の陰り<intermed
iate shade>とかは、該ヒ゜クセル内部の液晶配向ヘ゛クトル<liquid
crystal director> の方向〈orientation> によって決
定される。いわゆる実効応答表示〈rms responding dis
plays> では、配向の向き〈direction of orientation>
を変えることは、ヒ゜クセルを横切って電界<electric field>
を与え、その与えられた電界の平方<square>に比例する
配向ヘ゛クトル上の誘電トルク<dielectric torque> をその電界
が誘起することにより可能である。所与の電界は直流電
界であっても交流電界であってもよく、また平方に依存
するが故に、トルクの符号は電界が符号を変えても変わ
らない。典型的にはマトリクスLCD と共に用いられる直
接多重化アドレス付与技術〈direct multiplexed addre
ssing techniques>では、ヒ゜クセルは、そのヒ゜クセルの対向する電
極間の電圧の差に比例する交流電界を認識する。表示さ
れるべき情報によって決まる適切な周波数、位相及び振
幅の信号が電極の行と列とに与えられて、各ヒ゜クセルを横切
る交流電界を造り出し、それによって該ヒ゜クセルは表示すべ
き情報を表す光学的状態に置かれる。
特性は液晶配向ベクトルにとって、外部のトルクにより
平衡状態〈equilibrium state> から変位した後に再び
平衡状態に戻るのに要する時間を示すものである。この
時定数τは、ηを液晶の平均粘性〈viscosity> とし、
またdをセル空隙間隔〈cell gap spacing>すなわちヒ゜ッチ
長<pitch length>とし、Kを液晶の平均弾性定数<elastic
constant>とするときに τ=ηd2/K で定義される。表示用として典型的な、セル空隙が 7−
10μm の普通の液晶素材の時定数τは 200−400ms 程度
である。
られる交流電圧の最長期間に較べて長いならば、液晶配
向ベクトルはそれに加えられる瞬間的な〈instantaneou
s〉 誘電トルクに応答することができず、時間平均〈ti
me-averaged> トルクに応答することができるのみであ
る。瞬間的なトルクは電界の平方に比例するのだから、
時間平均トルクは電界の平方の時間平均値に比例する。
これらの条件の下でピクセルの光学的状態〈optical st
ate> は加えられた電圧の実効値〈root-mean-squareor
rms value> によって決まる。これが、液晶パネルの時
定数τは 200−400msであり、情報は1/60秒すなわち 1
6.7ms のフレーム周期に対応する 60Hzの速度〈rate>で
更新<refresh> されるときの、典型的な多重化表示にお
ける場合である。
する在来からの直接多重アドレス付与方式〈addressing
schemes>の主要な不都合の1つは、フレ-ム周期に近づくよう
な時定数を液晶ハ゜ネルが持つときに生じる。(フレ-ム周期は約1
6.7msである。)最近の技術的進歩は、基板間の空隙
(d)をより狭くし、より低い粘性(η)とより高い弾
性定数(K)とを持つ液晶素材を合成することにより、
液晶パネルの時定数(τ)を約 200−400ms から 50ms
を下回るほどに減少させた。もし、これら更に高速応答
の液晶パネルを用いる高密度情報量表示に対して、在来
からのアドレス方法を適用しようと企てるならば、表示
輝度〈display brightness>及びコントラスト比<contrast rat
io>が劣下し、SH表示の場合には整列〈alignment> もま
た不安定になる。
D に対して在来形の多重化方式を用いれば、各ピクセル
はフレーム周期毎に1度ずつ継続時間の短い「選択」パ
ルス〈short duration "selection" pulse>に支配され、
該ハ゜ルスの振幅のヒ゜-クはフレ-ム周期に亙って平均した rms電圧
よりも典型的には7-13倍高いから、表示輝度とコントラ
スト比の減少が生じる。そして時定数τが短いのだから
液晶配向ベクトルはこの高振幅の選択パルスに瞬間的に
応答して、フレーム周期の残りの部分に亙っての遙かに
低い rms電圧に対応する不動の〈quiescent> 状態に戻
る前に、ピクセルの輝度に一時的な〈transient〉 変化
をもたらす。人間の眼は輝度の過渡現象を知覚レベルに
平均化する傾向があるから、明るい状態は暗く感じるし
暗い状態は明るく感じる。この劣化現象を「フレーム応
答」〈"frame response">と呼ぶ。明るい状態と暗い状態
との差が小さくなると、コントラスト比すなわち明るい状態の
送信ルミナンス<transmitted luminance> と暗い状態の送信
ルミナンスとの比も同様に小さくなる。
が既になされている。フレーム周期を短くするのもその
1つであるが、これは、駆動回路〈driver circuitry>
の周波数の上限と、電極のシ-ト抵抗<sheet resistance>及
び液晶のキャハ゜シタンスに起因する駆動波形<drive waveforms>
での瀘波効果〈filteringeffects> とによって制約さ
れる。もう1つの試みは選択パルスの相対振幅を小さく
する、すなわちバイアス比を小さくすることであるが、
これは最終的にコントラスト比を減少させる。
selection pulses> を用いないその他のマトリクス・
アドレス付与技術は既知であり、それ故に高速応答パネ
ルにフレーム応答を誘発するとは予期されないであろ
う。しかしこれらの技術は、僅か数行のマトリクス行し
かないとか、又は実現できる情報パターンに例えば1列
当たり唯一つの「オフ」〈"off"> ピクセルしか許さな
いといった或る程度の限定が課されるというような、低
度情報内容LCD に対してのみ適用可能である。
オ速度〈video rate>の高密度情報量LCD を、薄型の
「壁掛け形」〈"hang on the wall">テレヒ゛・スクリ-ンに適合で
きるようにすることである。しかしこの利点は在来形の
直接多重化アト゛レス付与方式では完全に活用することができ
ない、その理由は輝度とコントラスト比の劣下及びフレ-ム応答に
起因して整列の不安定さがもたらされることによる。
アドレス方法、及びいくつかのより高速応答の高密度情
報量LCD パネルの好適実施例が提供される。このアドレ
ス方法及び好適実施例は、明るい、高コントラストの、
高密度情報量のビデオ速度の表示であって、整列不安定
の恐れの無いものを提供する。
は、その各々が一連のパルスを含む行信号によって連続
的に駆動される。行信号は時間的に周期性があり、フレ
ーム周期に対応する共通の周期Tを持つ。行信号は表示
されるべき情報又はデータとは無関係であり、直交〈or
thogonal>であり且つ正規化<normalized>されているこ
と、すなわち直交正規<orthonormal> であることを好適
とする。茲で正規化という用語はすべての行信号がフレ
ーム周期上で積分された同一の rms振幅を持つという意
味であり、また直交という用語は、もしある行電極に与
えられた信号の振幅が他の行電極に与えられた信号の振
幅と乗算されるならば、この積のフレーム周期上での積
分は0になるという意味である。
列内のピクセルの総体的な情報の状態〈collective inf
ormation state>から生成される。フレ-ム周期T内の任意の
時点tにおける列電圧は、列内の各ヒ゜クセルを対象として、ヒ゜クセ
ルが「オフ」<"off"> になろうとしているならば時点t
における該ピクセルの行の電圧を加算し、ピクセルが
「オン」〈"on">になろうとしているならば時点tにおけ
る該ヒ゜クセルの行の電圧を減算することにより得られた総和
に比例する。もし直交正規行関数<orthonormal row func
tions> が2つの電圧レベル間を切り換えるのみである
ならば、上記の総和は、時点tにおける各行信号の論理
レベルにその行に対応するピクセルの情報の状態の論理
レベルを掛けた排他的論理和(XOR) 積の総和として表す
ことができる。
る時には、各ピクセルにより認識されるピーク振幅と r
ms振幅との比は 2-5の範囲内にあり、これは高密度情報
量のLCD に対する在来型の多重化アドレス付与方式〈co
nventional multiplexing addressing schemes>の場合
よりも遙かに低いから、フレ-ム応答は思い切って低減され
る。50ms程度の時定数を持つ LCDパネルに対しては、ピ
クセルはより明るい明るさの状態とより暗い暗さの状態
を持ち、従ってより高いコントラスト比を持つものと理
解される。高いピーク振幅信号によりもたらされる整列
の不安定さも同様に消滅する。
築〈hardwareimplementation> には、外部のビデオ信号
源〈external video source> 、ビデオデータ及び計時
用情報〈timing information>を受取ってフォ-マット化する
制御器、表示テ゛-タを記憶する記憶手段、行信号生成器、列信
号生成器、並びに少なくとも1つの LCDパネルが含まれ
る。
形成〈gray scale shading>もなされるように拡張する
ことができ、その場合には各ヒ゜クセルの情報の状態はもはや
単に「オン」と「オフ」とだけではなく、ヒ゜クセルの陰影に対応する
複数ヒ゛ットの表現になる。この方法では、各ヒ゛ットは別個の列信
号を生成するのに用いられて、ヒ゜クセルの最終的な光学的状
態は、ヒ゜クセルの情報の状態の各ヒ゛ットの効果の加重平均から定
められる。
〈rms> 応答表示システムに対する新しいアドレス方法
が提供される。本発明のアドレス方法では、フレーム周
期中の個々のピクセルを横切るピーク電圧の大きさと1
フレーム周期に亙って平均した rms電圧との比が、高密
度情報量表示のための在来型のアドレス方法に較べてか
なり十分に低い。このやり方で本アドレス方法は、表示
の明るさとコントラスト比とを、特に時定数(τ)が 2
00msより小さい液晶パネルに対して改善した。更にこの
アドレス方法は、完全な1フレーム周期に亙って平均し
たときの液晶を横切る正味直流コンポネント〈netdc co
mponent>により生ずる(画質)劣化を除去し、それ故に表
示された画像はフレ-ム周期ごとに好都合に変化することが
できよう。更にまた、本発明は整列不安定が生起しないよ
うにする。
にはすべて同様の引用番号や記号を付してある。
rms応答液晶表示(LCD) に関連して最適に記述される。
表示システム10は LCDディスプレイ12を持ち、それは図
2に極めてはっきり示されているように、間隔の近接し
た平行ガラス板14及び16を有することを好適とする。シ
ール18がプレート14及び16の周りに施されて、空隙20を
持つ密封セル〈enclosed cell> が作り出され、空隙20
の寸法(d)は4μm と20μm との間にあるが、更に薄
いセル空隙及び更に厚いセル空隙も知られている。ネマ
ティック液晶素材21はセル空隙内に配置される。
lines>すなわち電極のN×Mマトリクスがフ゜レ-ト14及び16の内側
の面に載せられている。説明のために一般的に、水平電
極は行電極221-22N と書き、垂直電極は列電極241-24M
と書く。場合によっては1つ又は2つの特定の電極を引
用することが必要になろう。それらの場合には、ある1
つの電極は、N×Mマトリクス中のN個の行電極のi番
目の電極、例えば22i 但し i= 1ないしN 、ということ
にする。同様に特定の列電極をj番目の電極、例えば24
j 但し j= 1ないしM 、ということにする。以下に論ず
る他のマトリクスについても同じ名付け方を用いる。
列とを有し、行電極221-22N と列電極241-24M とが重な
り合うごとに、例えば行電極22i が列電極24jと重なり
合うところにピクセル26ijが形成される。以下に説明す
るアドレス方法の特徴を利用するのに好都合な他の電極
パターンも可能なことは明らかであろう。例を挙げれ
ば、電極を一方のプレート上では渦巻き状〈spiral pat
tern>に、もう一方のフ゜レ-ト上では放射状<radial pattern>
に配列してもよいし、あるいはまた文字数字表示<alpha-
numeric display> のセグメントとして配列してもよ
い。
は、共通の周期Tをそれぞれが持つ周期的時間従属〈pe
riodic time-dependent> 行信号281-28N で駆動され、
共通の周期Tとはフレーム周期である。以下に掲げる数
式では、行信号28i の振幅のことをFi (t) と書く。本
発明のアドレス方法に対しては、行信号281-28N がフレ
ーム周期Tに亙って周期的且つ直交正規であることが十
分条件である。
との組合せである。数学用語としては、正規というのは
行信号281-28N がすべて同じ rms振幅を持つように正規
化されているという意味であり、直交というのは、各行
信号28i が他の行信号、例えば28i+3 と乗算されたとき
に、そのフレーム周期に亙る積分が0になるという意味
である。
information state> は、情報マトリクスIで表され、
マトリクスIのエレメントIijはi番目の電極とj番目
の電極との重なり合いで定義されたピクセルの状態に対
応する。もし所望の情報パターンによればピクセル26ij
が「オン」であるべきであれば、ピクセルの状態は−1
であり且つIij=−1 (論理高〈logic HIGH>)である。
もしピクセル26ijが「オフ」であるべきであれば、ピク
セルの状態は+1 であり且つIij=+1 (論理低〈logi
c LOW>)である。図1では、例えば情報マトリクスのエ
レメントIij-2というのはi番目の行電極と j-2番目の
列電極で定義されるピクセルの状態を指す。このピクセ
ルの状態が−1 に設定されると、ピクセル26は「オン」
となる。また情報ベクトルIj も情報マトリクスIのj
番目の列として定義される。図1に示す部分列〈partia
l column>j-2 に対して、情報ベクトルIj-2 のエレメ
ントIijは −1,+1,−1,+1,+1 (i= N-4ないしN に対して) となっている。
信号、例えば信号30j-2 を持つ。列信号30j-2 の振幅
は、その列の全ピクセルを表している情報ベクトルI
j-2と行信号281-28N とに依存する。同様に、その他の
全列信号301-30M の振幅は対応する情報ベクトルIj と
行信号281-28N とに依存する。以下に掲げる数式では、
時点tにおけるj番目の列に対する列信号30j の振幅
は、Ij をj番目の列の情報ベクトルとするとき、GIj
(t) と書く。
ijを横切る電圧Uijは、行22i に与えられる信号の振幅
Fi (t) と列24j に与えられる信号の振幅GIj(t) との
差である。すなわち
〈root mean square value>(すなわち rms電圧)は
ての行信号281-28N の線形組合せ及び係数+1 又は−1
として生成される。係数は列内のピクセルのピクセル状
態である。従って、Iijをi番目の行におけるj番目の
列内のピクセルの情報状態とし、cを比例配分〈propor
tionality> 定数とすれば、列信号301-30M は各列に対
して次のようなやり方:
れば、すなわち:
あり、従ってピクセルの両端の「オン」 rms電圧は
あり、従ってピクセルの両端の「オフ」 rms電圧は
は、ピクセルの両端に生起することのある「オン」 rms
電圧と「オフ」 rms電圧との比であり、
(9)に代入して、Rを比例配分cに関して最大化すれば
得られ、それは
大化するものではない別の値をcとする方が好都合かも
知れない。
Uoff >=1と設定すれば、換言すれば「オフ」 rms電
圧に関するすべての電圧を正規化すれば
に対する関係式として
波数と振幅の連続的に変化するアナログ信号である場合
には、数式(13)は様々なハードウェアの実施例でたやす
く実現されるであろう。例えば表示システム10は、各列
信号28i の振幅Fi (t) を情報マトリクスIijのこれに
対応するエレメントと乗算する多数のアナログ乗算器を
組み込んでいることがあろう。アナログ合算器〈summer
>が各乗算器の出力を合計して、電圧を対応する列電極24
1-24M に供給する。
べての列信号301-30M に、その外観を変えるために、共
通信号H(t) を重畳〈superimpose> することができ
る、しかしこれは本発明の原理を変更するものではな
い、と認識するであろう。このことは、数式(1) が示す
ように且つ前に論じたように、それが光学的状態を決め
るピクセルの両端の電圧の差だからであって、この差は
すべての行電極221-22N 及びすべての列電極241-24M に
共通の信号を重畳することにより影響を受けないからで
ある。
明 図1に示す一般化されたアナログ行信号281-28N は双レ
ベル〈bilevel> 信号であり得る。双レベル信号は標準
ディジタル技術を用いて特に容易に生成されるという点
で有利である。ウォルシュ関数は、行アドレス付与信号
に使用できる双レベル直交正規関数の一例である。ウォ
ルシュ行信号は、Wijを 2S × 2S ウォルシュ関数マト
リクスのエレメントでその値は+1 か−1 であるとする
とき:
番目の行に対応すると同時にディスプレイのi番目の行
に対応する。ウォルシュ・マトリクスの列は、フレーム
周期Tを 2S 個の等しい時間間隔Δt に分割した時間軸
〈time axis> に対応する。また指数kは、数式(14)中
に出て来るように、k番目の時間間隔Δtk を示す。ウ
ォルシュ・マトリクスのエレメントはその値が+1 か又
は−1 のどちらかであるから、振幅Fi (t) は2つの値
のうちのどちらか1つ、すなわち時間間隔Δtk の各々
に対して
入すれば得られるのであって:
40の一例が図3に示され、このマトリクスの対応する行
から導かれるウォルシュ波の1周期が図4に示される。
各周期の終わりにウォルシュ波は反復する。図3及び図
4の例では、ウォルシュ関数がシーケンシー〈sequency
>の順に並べてあり、各ウォルシュ波のシ-ケンシ-はその1つ前のウォ
ルシュ波のシ-ケンシ-より1だけ大きい。「シ-ケンシ-」というのは、各
ウォルシュ波が1フレ-ム周期の間に電圧セ゛ロの線と交差する(すな
わち転移<transition>が起きる)回数のことであって、図
4では各ウォルシュ波の左端にそのシ-ケンシ-が記入してある。
間間隔を持つ 2S 個の関数の完全なセットとなってく
る。もしディスプレイ12のマトリクス行数Nが2の冪乗
でないならば、行信号281-28N は、もう一つ上の2の冪
乗に対応する次数すなわち2S-1 <N≦ 2S なる次数を
持つウォルシュ関数マトリクスから選定されなければな
らない。ウォルシュ・マトリクスは、直交性の条件によ
り同じ行信号28i が一回より多く使われることを許され
ないから、ディスプレイに等しいかそれより多い行数を
持たなければならない。例えば、N= 480(すなわちデ
ィスプレイ12が281-28480 という 480個の行を持つ)な
らば、 480個の相異なるすなわち固有の〈different or
unique> 行信号が、 512個の時間間隔Δt を持つ 512
個のウォルシュ関数のセットから選択される。この例で
は S=9 である。
可能なスクリーンの一部分に区分けできることは明らか
である。例えば、 480行のディスプレイ12が2つの等し
い部分に分割されたとすると、このディスプレイ12の各
部分はそれぞれ 240行のディスプレイであるかのように
アドレスされるであろう。この例でいえば、N= 240
で、行信号281-28N は 256個の時間間隔Δt を持つ 256
個のウォルシュ関数のセットから選択されるのである。
形が示される。エレメントWu,v (但し、u,v = 0,1,
2, …,2S-1)は、もし各エレメントが数式
つ。但し茲でiは、行の位置を示す十進数uの二進数表
現のi番目の桁又は列の位置を示す十進数vの二進数表
現のi番目の桁とし、すなわち
Wu,v =−1 であり、もし偶数であならばWu,v =+1
である。
42のすべてのエレメントが定められる。例えば、8次の
(すなわち s=3 の)ウォルシュ・マトリクス中の第6
行、第4列の(すなわちW5,3 の)エレメントを決定す
るためには、数式17及び数式18の指示する演算を実行し
なければならない。詳しく云えば
のうちの該当するものと置換するならば、
ば、Σ=2となり、従ってW5,3 = (−1)2 =1とな
る。
て同様の計算を実行することにより決定される。この計
算は各フレーム周期に対してリアルタイムで実行できる
であろうが、これを一回だけ実際に行って、以後の使用
のためにROMに記憶させて置くのが好適であろう。マト
リクス42のウォルシュ関数波形は
る。但し茲で
タ)
r y Sequences> 双レベル直交正規行信号281-28N のもう1つのクラス
が、最大長擬ランダム2進数列〈maximal length Pseud
o Random Binary Sequences(PRBS)> 関数として知られ
ている関数のクラスから得られる。
ジスタ36及びこれに伴う排他的論理和〈exclusive-or>
フィ−ドバック・ゲ−ト37−39を持つ一般的シフトレジ
スタ回路35から生成することができる。かような回路は
実用的には以上のように実現できるし、あるいは ROMに
記憶された結果を持っているコンピュータ上でPRBS関数
を生成するモデルとして用いることもできる。
る初期論理状態にあるということから始めて、クロック
・パルスがレジスタに与えられ、それは前方向には出力
段の方に種々の段階の論理状態を順次シフトし、後方向
には排他的論理和ゲートへの接続により定められたとこ
ろにより入力段に新しい論理状態を順次供給する。ある
数のクロック・パルスが来た後でシフトレジスタは初期
状態に戻り、出力の2進数列は繰り返しを始める。繰り
返しを始める前の出力数列の長さは、フィードバック・
ループに含まれる段階の数と位置とによって定まる。s
段のレジスタに対して、非繰り返し数列の長さLは L
= 2S −1 である。最大長の数列を生成するフィードバ
ック接続を一覧表にすれば、次の表1に掲げる通りであ
る。
理0を +1 に、そして論理1を -1に置き換えると、排
他的論理和演算は普通の乗算に変換される。以下の記述
では表2に示すように、論理状態の定義としてこれを採
用する。
バック接続を持つ3段シフトレジスタの簡単な実例を考
える。3つの段階に対して初期論理状態が -1, +1, +1
であるということから出発し、それに続くシフトレジス
タの状態は、レジスタが最初のクロック・パルスで初期
化されたものとし、n番目のクロック・パルスが与えら
れた後のレジスタのi番目の段階の論理状態をxi (n)
とするとき、次の帰納的関係式〈recursive relations>
それに続くクロック・パルスの後の、シフトレジスタの
状態を一覧表にすれば、次の表3に掲げる通りである。
この場合にあっては、シフトレジスタの状態及び出力2
進数列は、7サイクル後に繰り返される、すなわち xi
(n) = xi (n+7) である。
タに基づき、次の帰納方程式から得られる 255サイクル
最大長PRBS関数を考える。 s=8 に対し表1に掲げるフ
ィードバック接続を作れば、帰納方程式は
定義される:第1行はPRBS関数そのもの、すなわち P1j
= xS (j) であり、それに続くマトリクスの各行はその
1つ前のものから1サイクルの循環シフトで導かれると
するのである。従って第2行は P2j= xS (j+1) であ
り、第i行は Pij= xS (j+i-1) である。最大長PRBS関
数は、シフトされた変形〈version> に殆ど直交してい
る〈nearly orthogonal> という性質、すなわち
係式は、ウォルシュ関数に対する数式15と同様であっ
て、ただウォルシュ・マトリクスのエレメントWikをPR
BSマトリクスのエレメントPikに置き換えたところだけ
が違う。
アナログ回路素子で生成された波形を使って実現でき
る。しかし、もし行信号281-28N がウォルシュ関数又は
PRBS関数のディジタル表現であるならば、本発明のアド
レス方法のハードウェア構築はディジタル論理を使って
可能である。更に、表示システム10の表示機能を向上さ
せるために、スウィフト関数と呼ばれる4番目のクラス
の関数を説明する。スウィフト関数は、例えばウォルシ
ュ関数又はPRBS関数から導くことができる。
数〕スウィフト・マトリクスはウォルシュ・マトリクス
42からN行を選択することにより導かれる。選択される
行は、最高のシーケンシーを持つシーケンシーの順に並
べたウォルシュ波のセットから導かれるのを好適とす
る。
つの利点は、ウォルシュ・マトリクス42の最初の行を用
いるに及ばないことである。最初の行はそれが常に +1
である点が独特であるのに対し、それ以外の行はすべて
同数の正の振幅の時間間隔と負の振幅の時間間隔とを持
っている。最初の行を考慮に入れないことは、ピクセル
電圧がフレーム周期に亙って平均されているときには、
ディスプレイ12のピクセルを横切る正味直流コンポネン
トにより生じる画質劣化を除去する。ピクセルを横切る
平均正味直流コンポネントは、周期の全時間間隔Δt に
亙り平均された列電圧振幅 GI (t) と行電圧振幅 F
i (t) との差から定まる。
味直流コンポネントにより生じる画質劣化がないから、
各フレーム周期後に行信号281-28N 及び列信号301-30M
を反転する必要はない。更に、本発明では表示情報は各
フレーム周期後に変更するのが好適であろう。
の一部分をランダムに反転することにより更に変形する
ことがだきる。反転は選定された行の各エレメントに -
1 を掛けることにより行われる。1つの好適実施例で
は、スウィフト・マトリクス中の約半数の行が反転され
る。こうして任意の時間間隔に対し、約半数の行が
は、異なる行が
は殆ど同じままである。
は直交性にも正規性にも影響しないが、種々の幅の縞や
格子〈stripes or checker-boards> が表示される時に
起きるであろうような、ある種の共通情報パターンの可
能性を除去して、情報ベクトルIj とスウィフト関数ベ
クトルとの間に異常に高いか又は異常に低い整合数を生
成することになり、従ってある時間間隔に対して大きな
GIj電圧を生成することになるであろう。
を入れ替えることにより変形することもできる。これは
直交正規性に影響しないし、ある状況の下では表示スト
リーキング〈streaking> 効果を減少させるのに用いる
ことできる。
大長PRBS関数は、大きいLに対して殆ど直交ではあるけ
れども、本発明のマトリクス・アドレスにこの形で使わ
れると、やはり漏話を誘起するであろう。最大長PRBS関
数から理論的に直交する関数を得るためには、もう1つ
余分の時間間隔をPRBS関数に付け加えて、この時間間隔
中にはスウィフト関数の値を強制的に常に +1 か又は -
1 かのいずれかにさせることにより、新しいスウィフト
関数のセットが創成される。すなわち Pi(L+1)= +1
又は -1 である。その結果、今やパルス列は、所望の直
交正規性
るためには、Pi(L+1)= +1 を選ぶのが好適である、す
なわち
表示は、ウォルシュ関数に基づくスウィフト関数でアド
レスされた表示よりも更に均一な外見を与えるように思
われる。このことはPRBS関数がすべて同一の周波数容量
を持つからであり、従ってディスプレイのRC負荷による
行波形の減衰は総ての行に対してほぼ同一だからであ
る。
の同様のやり方では、現在のスウィフト・マトリクスの
約半数の行が、それに -1 を掛けることにより反転する
のが好適である。
スウィフト関数〕当業者はすぐ認識されるであろうよう
に、スウィフト関数用に使用できた直交正規双レベル関
数の数には実際上限定はない。例えば上述のウォルシュ
関数に基づくスウィフト関数は、スウィフト・マトリク
ス中の任意の数の列を単に入れ替えるだけで、完全に異
なるスウィフト関数のセットに変換できたのであって、
その手順は直交正規性には影響しない。云うまでもなく
同じことは最大長PRBSに基づくスウィフト関数に対して
も成り立つのである。スウィフト関数は任意の数の列を
反転することによっても、換言すればそれらの列に -1
を掛けることによっても、変換できた。しかしそれは望
ましいものではなかった、と云うのは、直交正規性こそ
維持するものの、この変換は一般的にピクセルを横切る
正味直流電圧を誘起し、それを除去するために1フレー
ム周期置きにすべての駆動レベルを反転することが必要
になるからである。
式は、ウォルシュ関数について導かれた数式15と同様で
あるが、ただウォルシュ・マトリクスのエレメントWik
をスウィフト・マトリクスのエレメントSikに置き換え
たところだけが違う。
ついて検討すると、任意の所与の時間間隔Δt k に対し
て、列信号30j の振幅GIj(t) が総和の大きさ〈magnit
ude> に依存するものであることは明らかである。この
総和は、情報ベクトルIj 中のエレメントがスウィフト
列ベクトルSk と整合する回数(すなわち +1 が +1 に
整合する又は -1が -1 に整合する回数)から不整合
(すなわち +1 と -1 又は -1 と +1 )となる回数を引
いたものである。整合と不整合の総数は加え合わせれば
Nとならなければならないから、数式15は
ォルシュ関数かスウィフト関数か又はPRBS関数のマトリ
クスのk番目の列とが整合する回数である。従って列電
圧は、N整合があるか0整合があるかによって、大きけ
れば+(N・F)1/2 に等しいし又は小さければ−(N・F)
1/2 に等しいであろう。しかし、スウィフト・マトリク
ス中でそうなっているように、マトリクスSik中の列エ
レメントの符号がランダムに分布しているものとすれ
ば、情報ベクトルIj のすべてのエレメントが、スウィ
フト・マトリクスの列Sk と一つも違わず整合している
か又は一つも違わず不整合の確率は極めて小さい。殊に
高密度情報量のディスプレイであるディスプレイ12のよ
うに行数Nが大きい場合にはそうである。ある種の情報
パターンのためのある種のウォルシュ・マトリクスの列
の整合確率は際立って高いのであって、これがスウィフ
ト関数マトリクスの使用を好適とする1つの理由であ
る。
せの数を与える二項係数であり、
で近似できる。従って数式34は
で起きることは、式36から明らかであり、これは数式33
によれば、列電圧が0のときである。最も高い確率を与
える値であるN/2 からDが離れれば離れるほど、列電圧
は大きくなるが、一方、この条件は、それにつれて一層
起こり難くなる。完全な1フレーム周期で(すなわち1
≦k≦ 2S である各時間間隔Δt k で考えて)平均的に
生じる最大列電圧は、P(D′)= 2-Sであるような値D′
について方程式36を解いてこれを方程式33に代入するこ
とにより得られる。こうして得られた完全な1フレーム
周期で生じる最も確率の高いピーク列信号電圧の大きさ
Gpeakは
との差である(数式1)から、ピクセルを横切って生じ
る最大電圧の大きさUpeakは
なわち<Uoff >=1 であるから、フレーム周期中に生
じるピーク電圧の大きさと「オフ」rms 電圧との比であ
る。「フレーム応答」の効果を最少にするためには、U
peakを出来るだけ<Uoff >に近づけることが望まし
い。例を挙げれば、ディスプレイが 240の多重化された
〈multiplexed> 行を持ち(N=240)、 s=8 のときに
は、方程式12及び方程式38から、Upeak/<Uoff >=
2.39 となる。多数のフレーム周期Tに亙って、更に高
いピーク電圧が生じている可能性は大きいが、しかしそ
れにも拘らず、Upeak/<Uoff >という比が5:1 を
超えることは極めて稀である。この比は、高密度情報LC
Dに対する在来からのアドレス方法によるときの結果で
ある12.06 という値よりは格段に低い。
7及び図8に示すのは、ピクセルを横切る波形Uij(t),
例えば図1の26ij等であって、これは、ディスプレイ12
を STN表示とするときのスウィフト関数駆動の場合に対
する数個のフレーム周期Tに係わるものである。U
ij(t) は、パルス31及び32のようなかなり低い振幅のパ
ルスを多数含んでおり、それはフレーム周期の全部に亙
って起こっている。全フレーム周期を通して多数の低い
振幅のパルスを持つピクセルを供給することにより、フ
レーム応答はほぼ避けられる。その結果としての明るさ
とコントラスト比の向上は、200ms より小さい時定数を
持つディスプレイ12に対し特に顕著である。
光学的応答を表している。上から書き込んだ指示線33及
び34が示すように、伝送された輝度〈luminance> は、
ピクセル26ijが「オン」状態にあるフレーム周期 FP1及
びFP2の間と、ピクセル26ijが「オフ」状態にあるフレ
ーム周期FP7及びFP8 の間とにおいては、相対的に一定
である。フレーム周期 FP1及びFP2 の間においては、ピ
クセル26ijの伝送された輝度は、相対的に一定の輝度が
減少したフレーム応答の結果であるが故に、観察者に明
るく見える。同様に、フレーム周期 FP7及びFP8 の間に
は、ピクセル26ijは、より大きなフレーム応答を示すピ
クセルより暗く見える。
かるように、各時間間隔に対して、GIj(Δt)は、情
報ベクトルIj とスウィフト関数ベクトルとの対応する
エレメント間の全整合数Dにより定まる離散的〈discre
te>電圧レヘ゛ルであるとする。Dは一般的に0とNの間の任意の
整数値を取ることができるから、最大では N+1 個の電
圧レベルが可能である。しかし、数式34及び数式36に従
えば、すべてのDの値の確率が等しい訳ではなくて、詳
しく云えば、N/2 に近いDの値は、両端の0又はNに近
いDの値よりも遙かに起こり易いのである。従って、本
発明のアドレス方法を実用的に具体化するのに必要な実
際のレベル数は N+1 よりはかなり小さい。必要とされ
る最少のレベル数は、平均的には、フレーム周期中に、
すなわち情報ベクトルIj がフレーム周期の 2S 個のス
ウィフト・ベクトル全部と比較し終わった後に、少なく
とも1回起きているようなレベルである。D整合が1フ
レーム周期中に起きる平均回数 F(D) は、フレーム周期
の 2S 個の時間間隔に数式34又は数式36の確率関数 P
(D) を乗算することにより定められる。従ってフレーム
周期中に少なくとも1回起きるというDの値は次の条件
加算することにより、必要とされる電圧レベルの最少数
が得られる。その結果、数式36を使えば
なレベル数のうちの僅かの部分のみが、本発明のアドレ
ス方式〈addressing scheme> のために実際に必要であ
る、ということが判る。例えば、 N=240, s=8 を数式
40に代入すれば、最少は35レベルという結果になる。こ
れは最大可能なレベル数が 241レベルというのに対して
かなり低い。
Dを横軸にして F(D) がプロットされている。このグラ
フは鐘状の曲線で、各フレーム周期Tに対し 103個の整
合が1回生起することを示している。生起回数は 120整
合のところで13回にまで増加し、再び減少して 137整合
のところでは1回の生起になる。図9によれば、1フレ
ームの間に完全な画像をほぼ表示するには、最少で約35
レベルが必要なのであって、それは一般的に期待される
241レベルではないのである。
とが、Dのこの値は決して生起しないことを意味するも
のではない。それはただ、該Dの値が多分生起するに違
いない以前に、1つより多いフレーム周期が経過してい
ることを意味するものである。例えば、F(D)=0.1 ある
いは F(D)=0.01 というのは、該Dの値が多分生起す
るに違いない以前に、平均して10フレーム周期、あるい
は 100フレーム周期が経過している筈である、という意
味である。この極めて急速に指数的に下がって行く正規
分布曲線は、本発明のアドレス方式を実用的に構築する
のに必要なレベル数が、最少数よりさほど大きくはなら
ないことを保証している。
ベル数の減少〕本発明のいくつかの実施例では、列電極
241-24M に現れる電圧レベルの数を、絶対的な最少にま
で減らすのが有利なこともある。例えばもし列信号301-
30M が、ディジタル入力に基づく複数の固定した電圧レ
ベル間で切り換えられるアナログ・マルチプレクサの出
力により生成されているならば、このことは特に重要で
ある。
ベクトル中の +1 エレメントの全数が常に偶数であるか
又は常に奇数である、という特別の性質を持っている。
例えば、16個の最低シーケンシー波を除去した 256行ウ
ォルシュ・マトリクスに基づく 240行スウィフト・マト
リクスでは、各列が偶数個の +1 エレメントを持ってい
る。このスウィフト・マトリクスが偶数個の行を反転す
ることにより更に変形されたとしても、この結果は保存
される。もし奇数個の行が反転されれば、各列内の +1
エレメントの全数は奇数となろう。
数は、これらの特殊スウィフト・マトリクスを使用し、
情報ベクトルIj中の +1 エレメントの数を常に偶数又
は常に奇数に強制的にしてしまうことにより、通常の数
から半分に削減することができる。これらの条件下で
は、スウィフト列ベクトルSk と情報ベクトルIj との
間の整合の数Dは、両端を含んで0とNとの間にある常
に偶数か又は常に奇数に強制的にさせられてしまうか
ら、レベル数は半分に削減されるのである。列パリティ
〈parity>と情報ハ゜リティと行ハ゜リティとのすべての可能な組合
せ及びその結果である整合ハ゜リティ、並びに減少したレヘ゛ル数を
一覧表にすると、次の表4の通りである。
つ確率と奇数個の +1 を持つ確率とは同じである。それ
故、このレベル縮小方式を使用するためには、誤ったパ
リティを持つ情報ベクトルI1-IM は、正しいパリティ
に変更されなければならない。これを達成する1つのや
り方は、パリティ検定としてマトリクス行を別にもう1
行付け加え、その対応する列情報エレメントを +1 か又
は -1 に設定して正確なパリティが保証されるようにす
る。最後のマトリクス行上に表示される情報パターン
は、必然的に無意味なものであろうが、視聴者を混乱さ
せないように遮蔽する〈masked off>ことができよう。あ
るいはその代わりに、最後のマトリクス行を「架空」<"phantom"
> 又は「虚」〈"virtual"> 行として構築し、これは電
子的には存在するが、実在の表示行電極には接続されて
いないものとすることもできよう。
に、本発明によるこのレベル縮小方式を使用すると、必
要なレベルの最少数は35から約18に減少する。
体化するための1つの実施例のブロック図である。諸実
施例の説明はスウィフト関数〈Swift functions> を用
いて行なうが、他の関数を用いてもよいのは当然であ
る。
2、列信号生成器50、記憶手段〈storagemeans> 52、制
御器〈controller>54、および行信号生成器56を含む。
データ・バス58は、制御器54と記憶手段52とを電気的に
接続する。同様に第2のデータ・バス60は、記憶手段52
を列信号生成器50に接続する。タイミング・制御バス
〈timing and control bus>62は、制御器54を、記憶手
段52、列信号生成器50および行信号生成器56に接続す
る。バス68は、行信号生成器56の行信号情報を列信号生
成器50に供給する。同時にバス68は、行信号生成器56を
表示部12に電気的に接続する。制御器54は、外部バス70
を介して外部情報源(図示せず)からのビデオ信号を受
信する。
ータ、およびタイミング・制御信号の双方を含む。この
タイミング・制御信号には、水平・垂直同期情報〈sync
information>を含むこともある。ヒ゛テ゛オ信号を受けると、制
御器54はその表示データをフォーマット化してこれを記
憶手段52に伝送する。次いでデータは、記憶手段52から
バス60を介して列信号生成器50へ伝送される。
て、制御器54、記憶手段52、行信号生成器56、および列
信号生成器50の間で交換される。
の動作を図10の実施例と関連させて説明する。図11に示
すのは、図10の実施例によって行なわれる動作の順序、
すなわち段階〈step>の要点を説明する流れ図である。
イミング、制御の各情報は、外部ビデオ信号源から制御
器54が受信する。制御器54は、1ブロックのビデオデー
タを集積し、これをフォーマット化した後、その結果を
記憶手段52に伝送する。
制御器54からフォーマット化して送られてきたデータを
集積〈accumulate>し、その第2記憶回路76ではこの表示
データを後の利用に備えて蓄積〈store> する機能があ
る。
て、記憶手段52はフォーマット化された表示データを記
憶回路74に集積する(段階78)。集積段階78は、N行M
列の画素に対応する表示データの集積が終了するまで続
く。
ると、制御器54は制御信号を生成し、これにより表示デ
ータの、記憶回路74から76への転送が開始する(転送段
階80)。
器54は、ほぼ同時並行して行なわれる3種類の動作を起
動〈initiate>する。第1に、制御器54からのの起動によ
り、新たなビデオデータの受入れ(段階72)、および1
個の新たなデータフレームの集積(段階78)が、ともに
記憶回路74において開始する。第2に、制御器54からの
起動により、記憶回路76に蓄積された表示データが、振
幅 GI1(Δtk )−GIM(Δtk ) を有する列信号301 −30M への変換を開始する。すなわ
ち段階82の開始である。第3に、制御器54からの指令に
より、行信号生成器56は、時間間隔Δtk に対応するス
ウィフト・ベクトルS(Δtk )を列信号生成器50およ
び表示部12に供給する。この第3の動作は、スウィフト
関数ベクトル生成段階84に相当し、この段階の中では、
スウィフト関数ベクトルS(Δtk )の生成か、さもな
くば列信号生成器50に対する該ベクトルの選択的な供給
が行なわれる。スウィフト関数ベクトルS(Δtk )
は、同時に表示部12に対して直接供給される。
は、それぞれ行信号生成器56によって各行あたり1個ず
つ供給される。このN個のスウィフト関数Si は時間的
に周期性があり、その周期は少なくとも2S 個の時間間
隔Δtk (k=1〜2S )に分割されている。従って、
全部でN個の互いに異なるスウィフト関数Si が存在
し、それぞれ表示部12の各行22に対応し、それぞれ2S
個の時間間隔Δtk に分割されている。1個のスウィフ
ト関数ベクトルS(Δtk )は、ある特定の時間間隔Δ
tk におけるN個のスウィフト関数Si のすべてにより
構成される。時間間隔Δtk は少なくとも2S 個存在す
るので、スウィフト関数ベクトルS(Δt k )は少なく
とも2S 個存在する。スウィフト関数べクトルS(Δt
k )は行信号生成器56によって表示部12の各行22に加え
られ、従ってΔtk の時間間隔にあっては、スウィフト
関数ベクトルS(Δtk )の各成分Si が、それぞれ対
応する行22i に対しで加えられることになる。スウィフ
ト関数ベクトルS(Δtk )は、列信号生成器50によっ
て、振幅GI1(Δtk )ないしGIM(Δtk )を有する
列信号301 −30M を生成するためにも用いられる。
階82で列信号生成器50に供給される。この場合、データ
は情報ベクトルIj の形で列信号生成器50に供給され、
情報ベクトルIj の各成分Iijがj番目の列の対応する
ピクセルの表示状態を示すこととなる。表示部12のM個
のピクセル列のそれぞれに対して各1個の情報べクトル
Ij が供給される。
トルIj はスウィフト関数ベクトルS(Δtk )と組み
合わされて、k番目の時間間隔に対応する、j番目の列
のための列信号30j を生成する。振幅GIj(Δtk )を
有する列信号301ないし30M が、各時間間隔Δtk に対
応して表示部12のM個の列のそれぞれに対して生成され
る。時間間隔Δtk に対応するすべての列信号301 ない
し30M の振幅GIj(Δtk )の計算が終ると、これらす
べての列信号301 ないし30M が時間間隔Δtkの間にバ
ス69を経由して、一斉に列電極241 ないし24M に出現す
る。同時に、k番目のスウィフト関数ベクトルS(Δt
k )が、バス68を経由して表示部12の行電極221 ないし
22N に加わえられるのは、段階88として示した通りであ
る。
と、k+1番目のスウィフト・ベクトルS(Δtk+1 )
が選択され段階82−88が繰り返されるが、これは判断段
階〈decision step> 89の「no」の枝で示す通りであ
る。2s 個のスウィフト関数ベクトルS(Δtk )のす
べてが情報ベクトルI1 −IM のすべてと結合を終る
と、段階89の判断枝「yes」が制御器に対して、制御
器は段階80に戻って集積済みの情報ベクトルI1 −IM
のフレームを記憶手段76に転送せよ(段階80)、との指
示を与え、こうして全過程が繰り返される。
現〕次に図12を参照すると、表示システム10に関する今
1つの望ましい実施例が示され、ここでは記憶手段52
(図10)が回路90のなかで列信号生成器と合体してい
る。回路90は複数の統合駆動器IC〈integrated drive
r integrated circuits(ICs)>911 −914 を含んでい
る。行信号生成器56には、1個のスウィフト関数生成器
96および複数の行駆動器IC〈row driver ICs>981 −9
83 を含むことが示されている。当業者には自明のよう
に、ICである911 −914 および981 −983 の個数は表
示部12の行と列の数に依存する。
た類いの回路を含ませることにより、各時間間隔Δtk
ごとにスウィフト関数S(Δtk )を生成することもで
きる。しかし、スウィフト関数生成器96は、スウィフト
関数を内蔵したROMを含む形態の方が望ましい。スウ
ィフト関数生成器96の出力バス97は、統合駆動器ICの
911 −914 および行駆動器ICの981 −983 に接続され
る。
メリカ社から入手可能な、部品番号HD66107 の集積回路
に類似したものが望ましい。図12において、行駆動器I
Cの981 −983 は、それぞれ表示部12の 160行を駆動す
る能力がある。N=480 の場合、こうした行駆動器IC
として981 −983 の計3個が必要になる。行駆動器IC
の981 −983 は表示部12の電極221 −22N に対し、 101
1 − 1013 で図示するように周知の方法で電気的接続が
行なわれる。同様に、駆動器ICの911 −914 は列電極
241 −24M に対し、 1041 − 1044 で図示するように周
知の方法で電気的接続が行なわれる。
バス70を経由して外部のビデオ信号源からビデオ・デー
タと制御信号を受け取り、このビデオ・データをフォー
マット化し、タイミング制御信号と制御信号〈timing c
ontrol and control signals>を統合駆動器ICの911 −9
14 、スウィフト関数生成器96、および行駆動器ICの9
81 −983 へ供給する。制御器54は、制御バス62とフォ
ーマット化データ・バス58とにより、統合駆動器ICの
911 −914 に接続される。制御器54はまた、制御バス62
により、行駆動器ICの981 −983 およびスウィフト関
数生成器96に接続される。制御バス62に現れる信号によ
り、スウィフト関数生成器96は、統合駆動器ICの911
−914 および行駆動器ICの981 −983 に対して、その
次の順番にあたるスウィフト関数ベクトルS(Δ
tk+1 )を供給する。
て説明する。ここでは行駆動器981 のみを扱うが、981
−983 が何れも同様な動作をするのは当然である。
〈element> のシフト・レジスター 110がバス 112によ
りn要素のラッチ〈latch> 111に対し電気的に接続さ
れている。ラッチ 111は更にバス 114によりn要素のレ
ベル・シフター〈level shifter> 113に電気的に接続
されている。ここで望ましい構成としては、n要素のレ
ジスター 110、ラッチ 111、レベル・シフター 113が、
1個の行駆動器ICとして表示のN行全部を収容できる
に足る大きさを有すること、すなわちn=Nが成立する
ことである。しかし、複数個の行駆動器ICを用い、行
駆動器ICの個数のn倍が少なくともNになるように構
成してもよい。こうした場合には、チップ・イネーブル
入力〈chip enable input> を制御線 141に供給して、
複数の行駆動器ICが直列になるようにする。
成分は、スウィフト関数生成器96からその出力バス97を
通して、1成分ずつシフト・レジスター 110にシフト・
イン〈shift into>するが、この動作は制御器54からスウ
ィフト関数クロック信号線 143に送られるクロック信号
に応答して行なわれる。1個のスウィフト関数ベクトル
S(Δtk )の全成分がシフト・レジスター 110にシフ
ト・インし終ると、このベクトルはシフト・レジスター
110からラッチ 111に転送されるが、この動作は、制御
器54によりスウィフト関数ラッチ線 145上に供給される
クロックによって起動する。クロック線 143とラッチ線
145とは、制御線 141同様いずれも制御バスの要素であ
る。
は、対応するn要素のレベル・シフター 113の入力に対
して電気的に接続され、このレベル・シフターは出現し
たスウィフト関数ベクトルS(Δtk )の各成分Si
(Δtk )の論理値を、その論理値を応じ第1または第
2の電圧レベルに変換する。そのレベル変換の結果生じ
たスウィフト関数ベクトルは、今や第1または第2の電
圧値を有するわけであるが、このベクトルが直接、電気
接続 1011 を介して時間間隔Δtk の間に、対応する行
電極221 −22n に対して加えられる。
は、統合駆動器ICの911 をより詳細に示した図14を参
照すればもっと容易に理解できる。統合起動器912 −91
4 の動作もこれと同様なのは自明である。
では制御器54からのフォーマット化されたデータを、ま
た制御・クロック信号線 116、 118、 123、 128、 140
および 142の上では制御信号とタイミング信号を、それ
ぞれ受け取る。制御・クロック線 116、 118、 123、 1
28、 140および 142はバス62の要素である。スウィフト
関数ベクトルS(Δtk )は、スウィフト関数生成器96
の出力バス97に出現してこれをIC911 が受け取る。
よりイネーブル状態〈enabled> になるとフォーマット
化したデータの受信が可能になる。このデータは、制御
器54によりクロック線 118に供給されるクロック信号で
決まる速度に従って、レジスター 115内に転送される。
望ましい実施例においては、レジスターの長さをmビッ
トとした場合、統合駆動器IC911 −914 の総数のm倍
が、少なくとも表示部12の列電極241 −24Mの総数Mに
なるようにする。
ター 115が全mビットの蓄積を終ると(m<M)、統合
駆動回路ICの912 では、対応するレジスター 115がフ
ォーマット化データ受信可能状態になることである。同
様に、残りの統合駆動回路ICの913 および914 も順次
受信可能状態となり、フォーマット化したデータは該当
するレジスターに流入する。このようにして、フォーマ
ット化データのMビットから成る1行分のフォーマット
化データが、制御器54から統合駆動器IC911 −914 に
転送される。
要素シフト・レジスター 1191 − 119m に対し、接続線
1251 − 125m を介して転送されるが、この転送動作は
制御器54により制御線 123に出現する書込許可信号〈wr
ite enable signal> で起動される。望ましい実施例に
おいては、統合駆動器ICの911 −914 それぞれにm個
(要素)のシフトレジスターが存在し、統合駆動器IC
911 −914 の数のm倍が表示部12のM列のそれぞれに対
応する1個のシフト・レジスターを与えるようにしてい
る。
った段階で、これら各レジスタにはそれぞれ、j番目の
列のための情報ベクトルIj が収容される。情報ベクト
ルI j の各ビットIijは、j番目の列のi番目のピクセ
ルの表示状態に対応する。情報ベクトルIj は次いで、
バス 1341 − 134m を介して対応するラッチ 1241 −12
4m に転送される。列駆動器 1191 − 119m 計m個のそ
れぞれに対して1個のラッチ 1241 − 124m が用意され
る。制御線 128上のラッチ・イネーブル信号〈latch en
able signal> により、レジスター 1191 − 119mから対
応するラッチ 1241 − 124m への転送が開始する。 124
1 − 124m の各ラッチはN個の入力とN個の出力を有
し、情報ベクトルI1 −Im (すなわち各列jごとに1
列分Nビット)を蓄積するが、このベクトルにより、1
フレーム周期Tに対する表示部12の対応列のピクセル26
の表示状態が表現される。
バス 1351 − 135m により、対応する排他的論理和(X
OR)生成器 1301 − 130m の、第1組のN個の入力に
電気的に接続されている。XOR和生成器 1301 − 130
m には第2組のN個の入力があり、バス 139によりN要
素ラッチ 136の対応する出力に接続している。ラッチ13
6はスウィフト関数ベクトルS(Δtk )を、XOR和
生成器 1301 − 130m のそれぞれに供給し、列信号30を
生成する。
は電気的にバス 137を介してN要素のシフト・レジスタ
ー 138に接続される。出力バス97がスウィフト関数生成
器96(図12)をレジスター 138に接続している。制御器
54により供給されるスウィフト関数クロック 140に応答
して、スウィフト関数ベクトルS(Δtk )は、上述と
同様の方法で順次レジスター 138に対し、出力バス97を
介して同期入力〈clockinto>される。
関数ベクトルS(Δt1 )が、制御線 142上のクロック
信号に応答して、ラッチ 136に転送される。この転送に
続いて、第2のスウィフト関数ベクトルS(Δt2 )が
レジスター 136に同期入力され、その一方で第1のスウ
ィフト関数ベクトルS(Δt1 )は、XOR和生成器に
より情報ベクトルI1 −Im と結合して、ラッチ 1241
− 124m の中に、振幅各GIj(Δt1 )を有する列信号
301 −30M を生成する。列信号301 −30M は時間間隔Δ
t1 における接続線 10411− 1041mの出力である。同じ
Δtk において、スウィフト関数ベクトルS(Δtk )
は電気接続 1011 − 1013上の出力である。
ッチ 136に転送し、次のスウィフト関数ベクトルS(Δ
tk+1 )をレジスター 138に同期入力してスウィフト関
数ベクトルS(Δtk )と情報ベクトルIj を結合し、
結果の列信号301 −30M を列電極241 −24M に出力する
とともに、対応するスウィフト関数ベクトルS(Δ
t k )を行電極221 −22N に出力する、という一連の過
程は、全スウィフト関数ベクトルS(Δtk )がラッチ
1241 − 124m 内に保留された列情報ベクトルとの結合
を終了するまで(すなわちk=2S に到達するまで)継
続する。終了時点で、新フレームの情報ベクトルI1 −
IM が、レジスター 1191 − 119m からラッチ 1241 −
124m に転送され、こうして次のフレーム周期T+1の
ため同様の処理が繰り返される。
和生成器 1301 − 130m により実行するXOR加算〈su
mmation> の具体化には各種の実施例が存在し得る。第
1の実施例を図15に示す。説明の目的から、1個のXO
R和生成器 1301 のみを論じるが、m個のXOR和生成
器 1301 −130m がすべて同様の動作をするのは言うま
でもない。
いては、ラッチ 1241 の各出力が、バス 13511− 1351N
を介して、N個の二入力XOR論理ゲート 1441 − 144
N のうちの対応する1つの入力に対して電気的に接続さ
れる。各XORゲート 1441 − 144N の第2の入力は、
バス 1391 − 139N により、ラッチ 136の対応する1ビ
ットに対して電気的に接続される。
ぞれ対応する電流源 1461 − 146N の入力に接続され
る。電流源 1461 − 146N の出力は並列に共通ノード 1
48に接続される。電流−電圧変換器〈current-to-volta
ge converter> 150の唯一の入力もノード 148に接続さ
れる。
Rゲート 1441 − 144N における入力の組合せに応じ
て、第1か第2の何れかの電流出力レベルを供給するよ
う設計される。対応するXORゲートの出力が論理低
〈logic low> であれば、共通ノード 148には第1電流
出力レベルが供給される。同様に、出力が論理高〈logi
c high>であれば、第2電流出力が供給される。このように
して、ノ−ド 148における電流の大きさは、N個の電流
源 1461 − 146N により生成される電流レベルの和とな
る。前述のように、この電流の大きさは、スウィフト・
ベクトルS(Δtk )と情報ベクトルIj の整合数〈nu
mber of matches> Dに支配されることになる。バス 14
5は各電流源 1461 − 146N に電力を供給する。
ベルをこれに比例する電圧出力に変換する。変換器 150
の電圧出力は、表示部12のj番目の列のための列信号30
j の振幅GIj(Δtk )として出力 157に現れる。
換器 156が、出力 157におけるアナログ電圧を列信号30
j に相当するデジタル値に変換する。A/D変換器 156
の出力は出力 154に供給される。
1 − 130m を具体化するためには各種の実施例が存在す
る。その1例は、図16に示すように、デジタル加算回路
152を用いてN個の電流源 1461 − 146N を削除してい
る。1つの複数ビット〈multi-bit> デジタル語により
XORゲート 1441 − 144N の出力の和を表示し、これ
がバス 154上の出力となる。このデジタル表示を引き続
き処理して列信号30j を生成する。回路 152によるデジ
タル語出力の語幅〈width> は、表示部12の列数、およ
び列信号301 −30M の表示に要する電圧の離散レベル
〈discrete voltage levels> 数により支配される。
に示したデジタル/アナログ変換器(DAC) 155によ
って処理してもよい。DAC 155の出力 157には、バス
154上のデジタル語の値に比例した電圧が生成される。
こうするのに、在来のデジタル/アナログ変換器を用い
ても、アナログ・マルチプレクサーを用いて複数電圧か
ら選択してもよい。
に関する今一つの実施例を示す。この実施例において
は、N個の電流源 1461 − 146N のみならず、レジスタ
ー 138とラッチ 136も削除される。レジスター 115は制
御器54からフォーマット化したデータを受信し、レジス
タ群 1191 − 119m には図14の実施例で述べた方式でデ
ータが蓄積される。しかし、レジスター 1191 − 119m
が蓄積を完了すると、蓄積された内容は、バス 1341 −
134m を経由して第2組のN要素シフト・レジスター 1
581 − 158m に対し、一斉に転送される。この転送を起
動するのは制御器54により制御線 128に供給されるシフ
ト・レジスター・イネーブル信号〈shift register ena
ble signal>である。こうして、レシ゛スタ-群 1191 − 119
m は、再び次のフレームのフォーマット化データを受け
るための更新可能態勢に入る。
Rゲート 1641 − 164m のうち対応する1つの入力に電
気的に接続される。各XORゲート 1641 − 164m の第
2の入力は、スウィフト関数生成器96の出力バスに対し
すべて並列に接続される。
1 − 158m の内容は順次、制御線 163上の一連のクロッ
ク・パルスに応答してシフト・アウト〈shift out>す
る。同時に、スウィフト関数ヘ゛クトルS(Δtk )の成分がXORゲー
ト 1641 − 164 m の第2入力に1成分ずつ出現する。各
情報ベクトルIj とスウィフト関数ベクトルS(Δ
tk )のXOR積〈XOR product> が、こうして順次X
ORゲート 164 1 − 164m により決定される。
ム周期Tの継続時間を通じて保存するため、レジスター
1581 − 158m からシフト・アウトしたビットはバス 1
681 − 168m を介して還流する。各情報ベクトルI
j は、次のフレーム周期T+1の開始時に新フレームの
情報ベクトルI1 −Im がレジスター 1191 − 119m か
ら転送されるまで還流を繰り返す〈recirculate> 。こ
うして、各情報ベクトルIj は各フレーム周期Tの間保
存される。
数の積分器〈integrator> 1701 − 1170 m の対応する
入力に対し電気的に接続される。積分器1701− 170m は
時間間隔Δtk の間XORゲート 1641 − 164m の出力
信号を積分する。XORゲート1641− 164m により生成
される複数パルスを積分することにより、積分器 1701
− 170m の出力はXOR積の和に比例した電圧を示す。
時間間隔Δtk の終わりに、対応する複数個の標本保留
回路〈sample and hold circuits> 1761 − 176m が使
用可能の状態〈enabled> になる。標本保留回路 1761
− 176m が列信号301 −30M の振幅GIj(Δtk )の蓄
積を終了すると、起動線 <initialize line>186 上には
制御器54によって1個のパルスが供給され、このパルス
により、次の時間間隔Δtk+1 の始めには、積分器 170
1 − 170m が復旧して共通の初期条件に戻る。
は、1個の通過トランジスタ〈pass transistor> 180
1 − 180m を含み、このトランジスタは、制御器54が制
御線 185上に供給する信号によって制御される。トラン
ジスタ 1801 − 180m の働きで、積分器 1701 − 170m
の電圧出力は、キャパシタ 1871 − 187m により選択的
に蓄積される。
1921 − 192m が接続され、そのそれぞれが、表示部12
の列電極241 −24m (図1)のうち対応する1つに対し
て、電圧信号を印加する。バッファ 1921 − 192m によ
り供給される電圧はXOR積の和に比例する。この電圧
は列信号30j の振幅GIj(Δtk )に対応する。標本保
留回路 1761 − 176m はXORの和を、次の時間間隔Δ
tk+1 の全継続時間中保持し、従ってそれと同じ時間中
は、バッファ 1921 − 192m もそれぞれの信号を加え続
ける。行電極221 −22N に対しては、同じ時間間隔Δt
k+1 の間、行駆動器981 −983 により、スウィフト関数
ベクトルS(Δtk )が加えられる。
生成された後、この過程は次の時間間隔Δtk+1 のため
に反復されるが、前と異なるのは、XOR和のために新
たなスウィフト関数ベクトルS(Δtk+1)が使われる
ことである。この過程は、1つのフレーム周期Tにおい
て全部のスウィフト関数ベクトルが使用を完了するまで
反復する。これが終った時点で、新フレーム周期が開始
し、新フレームの表示情報によって上記全過程が反復す
る。
記実施例においては、生成される列信号301 −30M の振
幅GIj(Δtk )を制限するか、それとも列信号301 −
30M に与えられるべき離散レベルの総数を制限するか、
またはその双方を行なうことができれば有利な筈であ
る。こうした制限は、それにより表示画像が相当劣化す
ることのない限り、表示システム10の総合コスト低減を
可能にする。
130m の実施例はここに紹介したものに限らず、当業者
ならこうしたXOR和生成機能を実現する多くの実施例
を想像することが可能である。
>の実施例〕本アト゛レス型表示システム<addressing display
system> 10の第2実施例を図18に示す。この実施例
は、表示部12、制御器54、行信号生成器56、および列信
号生成器90を含む。
96と複数の行駆動器IC群981 −98 3 を含む。行信号生
成器56は図12との関連で既述したが、その動作を図18に
おける表示システム10との関連で再度説明する。
よび複数の列駆動IC群 2021 − 2024 を含む。列信号
計算器 200は、データ・バス58によって制御器54と、ま
た出力バス 208によってIC群 2021 −2024 と、それ
ぞれ電気的に接続される。当業者には自明のように、I
C群 2021 − 2024 および981 −983 の実際の数は、表
示部12の行・列の数に支配される。
200および駆動器 2021 − 2024 と電気的に接続する。
出力バス97は、スウィフト関数生成器96と列信号計算器
200とを接続する。出力バス97は、同時にスウィフト関
数生成器と行駆動器981 −98 3 をも接続する。
層詳細に示されている。図12および図14に示した統合駆
動器実施例90におけるように、列信号計算器 200はm要
素のシフト・レジスター 115を含み、これが制御器54か
らバス58を経由して到来するフォーマット化されたデー
タを受信する。この場合、レジスター 115は一連のMビ
ット全部を受信できる(すなわち、表示部12の列電極24
1 −24M の数がMであるときm=M)という形態が望ま
しい。データの転送速度は、クロック線 118上の信号に
よって決定される。チップ・イネーブル制御線〈chip e
nable controlline> 116を設ければ、複数個の列信号計
算器 200と、制御器54および表示部12とを対応させる
〈interface>ことができる。
ベクトル・レジスター 138をも有し、これがバス 137を
介してラッチ 136と結合している。スウィフト関数ベク
トルS(Δtk )は、出力バス97経由で、レジスター 1
38にシフト・インし、そのシフト・イン速度は線 140に
現れるスウィフト関数クロックにより定まる。前記のよ
うに、1個のスウィフト関数ベクトルS(Δtk )がレ
ジスター 138へのシフト・インを完了すると、その内容
は、制御線 142上のラッチ・クロック信号に応答して一
斉にラッチ 136へ移動する。ラッチ 136の出力は、バス
139を経由してXOR和生成器 130の第1組の入力に接
続される。
・レジスター1191 − 119m を含み、これらは接続線 12
51 − 125m を経由してシフト・レジスター 115と電気
的に接続されている。シフト・レジスター 115の内容
は、制御器54が制御線 123に送出する書込許可信号〈wr
ite enable signal> に応答して、一斉にシフト・レジ
スター 1191 − 119m へ転送される。シフト・レジスタ
ー 1191 − 119m は、図12及び図14で示した実施例関連
で既述したのと同様の動作で、シフト・レジスター115
からのデータで満たされる。
は、バス 1341 − 134m を介して、複数のラッチ 1241
− 124m に電気的に接続されている。シフト・レジスタ
ー 1191 − 119m の内容は、制御器54が制御線 128に送
り出すラッチ・イネーブル信号〈latch enable signal>
に応答して、ラッチ 1241 − 124m に転送される。図1
2及び図14の実施例で述べたように、この転送は、シフ
ト・レジスター 1191 −119m が1フレーム分(または
m<Mなら1フレームの一部分)の情報ベクトルI1 −
Im で満たされ終った時、制御器54によって実行され
る。
本の線から成るバス 135に電気的に接続され、更にこれ
らの線は、ラッチ 1241 − 124m のN個の出力を、排他
的論理和(XOR)生成器 130のN個の入力のうち対応
するものに接続する。このXOR和生成器 130には第2
組のN個の入力があって、これらはラッチ 136の対応出
力に接続している。前記諸実施例におけるように、ラッ
チ 136はスウィフト関数ベクトルS(Δtk )をXOR
和生成器に供給し、各振幅GIj(Δtk )ないしG
Ij(Δtk )を有する列信号301−30m の生成を可能に
する。
スター〈columnenable shift register> 218が、接続線
1271 − 127m を経由してラッチ 1241 − 124m に接続
されており、このレジスターはラッチ 1241 − 124m の
N個の出力を順次取り出す〈enable>のに用いられる。列
イネ-フ゛ル入力<column enable in>線 224には1個のパルス
が、また列イネーブル・クロック〈column enable cloc
k> 線 226にはクロック・パルスが、何れも制御器54に
よって供給され、これらのパルスの共同動作により、1
個のイネーブル・パルス〈enable pulse>がシフト・レ
ジスタ− 218の第1要素内にシフト・インする。このイ
ネーブル・パルスにより、第1ラッチ 1241 の内容はバ
ス 135に放出され、こうしてXOR和生成器 130に対し
て、イネーブル状態の〈enabled> ラッチ 1241 の情報
ベクトルI1 が供給される。シフト・レジスター 218の
残りの要素内にはイネーブル・パルスが存在しないこと
によって、ラッチ 1242 − 124m の出力は強制的に高イ
ンピーダンス状態になっている。制御器54から列イネー
ブル・クロック線 226に対し次々に与えられるクロック
・パルスによって、シフト・レジスター 218の中ではイ
ネーブル・パルスが順次移動してラッチ 1242 − 124m
をイネーブル状態にし、順次すべての列情報ベクトルI
1 −Im をXOR和生成器 130に供給する。
されると、XOR和生成器 130は、この情報ベクトル
と、ラッチ 136からこの時点で供給されるスウィフト関
数ベクトルS(Δtk )とを組合せ使用して、振幅GIj
(Δtk )を有する列信号30j を生成する。列信号30j
は出力バス 208上の出力である。列信号30j は列駆動器
2021 − 2024 に放出され、これら駆動器は、制御器54
により生成される制御信号に応答して、列駆動器 2021
−2024 の内蔵するシフト・レジスター(図示せず)
に、制御信号30j の振幅GIj(Δtk )を蓄積する。
器 130に供給されると、新たな列信号302 −30m が生成
され、列駆動器 2021 − 2024 に放出され、これら各列
信号302 −30m は列駆動器 2021 − 2024 の内部シフト
・レジスター(図示せず)に蓄積される。m個のラッチ
1241 − 124m すべてがシフト・レジスター 218によっ
てイネーブル状態になり終わり、従ってラッチ 1241 −
124m に記憶されたm個の情報ベクトルI1 −Im のす
べてがXOR和生成器 130に供給され終った時には、振
幅として各GI1(Δtk )−GIm(Δtk )を有するm
個の列信号301 −30m の生成と列駆動器 2021 − 2024
への放出が終っている。この時点で、列駆動器 2021 −
2024 は、制御器54からの制御信号に応答して、m個の
列信号30 1 −30m を、表示部12の列電極241 −24m に対
し時間間隔Δtk+1 の間一斉に印加する。列信号301 −
30m が列電極241 −24m に加わるのとほぼ同時に、スウ
ィフト関数ベクトルS(Δtk )が、行駆動器981 −98
3 により行電極221 −22N に加えられる。
る列信号301 −30m が生成されている間に、新たなスウ
ィフト関数ベクトルS(Δtk+1 )がラッチ 138にシフ
ト・インするが、この動作は、スウィフト関数生成器96
からスウィフト関数出力バス97に供給される入力信号、
およびスウィフト関数クロック線140上のクロック・パ
ルスに応答して行なわれる。列信号301 −30m の生成と
列電極241 −24m への印加が終ると、スウィフト関数ラ
ッチ線 142上のパルスに応答して、新たなスウィフト関
数ベクトルS(Δtk+1 )がレジスター 138からラッチ
136へ転送され、時間間隔Δtk+1 に対応して、振幅G
I1(Δtk+1 )ないしGIm(Δtk+1 )を有する列信号
301 −30m の生成と印加の過程が上記と同様に繰り返さ
れる。
全数2S 回繰り返され、その後新フレームの情報ベクト
ルI1 −Im がシフト・レジスター 1191 − 119m から
ラッチ 1241 − 124m に転送され、こうして全過程が反
復する。
明のその他の実施例によれば、個々のピクセルの状態が
「オン」と「オフ」の中間の光学状態〈optical states
>を含むよう指示を与える<address> ことができる。こ
うして、各種の灰色陰影〈gray shade>または色相<hues
>の表示が可能になる。
は、フレーム変調〈frame modulation>と呼ばれる技術
であり、表示情報のフレ-ム周期Tを数個用いて、ヒ゜クセルの「オン」
状態と「オフ」状態の時間の比率を制御する方法である。こ
うすれば、1個のヒ゜クセルに中間の光学状態を指示することが
できる。例えば、フレ-ム周期4個のうち2個は「オン」他の2個は
「オフ」にする方法である。ハ゜ネルの時定数が数個のフレ-ム周期よ
り長いとすれば、ヒ゜クセルの取る光学的状態は、全部「オン」と全
部「オフ」の平均の状態となる。このフレ-ム変調方法なら、本発
明の各種実施例には変更を要しない。その代わりに、外部
のヒ゛テ゛オ信号源から各ヒ゜クセルに対し、数フレ-ム周期の範囲内ごと
に適当なオン・オフ列の信号を供給し、このことによりヒ゜クセルが
望ましい光学状態を実現できるようにする必要がある。
の数個分よりも短い場合、このフレーム変調方法を改善
するには、フレーム周期Tの長さを短縮しフレーム周波
数を上げればよい。
実施例が示され、ここではパルス幅変調〈pulse width
modulation>と呼ばれる技術を用いている。これまで述べ
てきた実施例では、ヒ゜クセルの情報状態は「オン」か「オフ」の何れ
かであり、ヒ゜クセルの情報状態は情報ベクトルI1 −Im の
成分として単一ビット語で表現された。これに対し、こ
の灰色段階実施例においては、1個のピクセルの情報状
態は、単なる「オン」「オフ」ではなく、その中間の多
数のレベルまたは濃淡〈shades>となる。従って、本実施
例におけるヒ゜クセルの情報状態は、複数ヒ゛ット語<multi-bit wor
ds> による情報ベクトルI1 −Im の成分として示され
る。本実施例を具体化するためには、記憶手段52(図1
0)の各記憶素子を単一ビット語から深さ〈depth> Gの
複数ビット語に拡張する必要がある。標準的な応用にお
いては、Gは2と8の間であり、表示されるレベルの数
は「オン」「オフ」を含んで2G 個となる。ここで、記
号Ij は、灰色段階の実施例を説明する場合には、複数
ビット語のGビット全部を含むものと理解されたい。更
に、記号Ijgは情報ベクトルIj のg番目のビット平面
を指すものとする。
G個の小時間間隔Δtkg(継続時間は一定とは限らな
い)に細分される。ここでサブ間隔〈subinterval> Δ
tk1ないしΔtkGの和は時間間隔ΔtK の継続時間に等
しい。列信号301g−30mgは各時間サブ間隔Δtkg(ここ
でg=1〜G)に対して生成される。望ましい実施例に
おいては、継続時間ΔtkgはΔtkg+1の約半分である。
て、時間サブ間隔Δtk1の間の列信号3071は、情報ベク
トルI7 の複数ビット語における最小の有効ビット〈le
ast significant bits>、のみを考慮して得られる情報ベ
クトルI71を用いて生成される。その次の列信号30
72は、時間サブ間隔Δtk2の間の情報ベクトルI7 の複
数ビット語における最小の次の有効ビットのみを考慮し
て得られる情報ベクトルI72を用いて生成される。これ
に続く列信号307g−307Gも同様にして生成され、結局G
個の列信号3071−307Gすべてがこうして生成を終る。
る。両者の相違点は、シフト・レジスター 227、 2281
− 228m 、およびラッチ 2291 − 229mにおいて、単一
ビット記憶要素が深さGの複数ビット記憶要素に拡張さ
れていること、および複数のN要素1対G(1-of-G) マ
ルチプレクサー 2331 − 233m が追加されていることで
ある。
対応するが、異なる点として、表示データは複数ビット
語としてN×m×G情報マトリクスIに記憶されてい
る。シフト・レジスター 2281 − 228m は前記と同様な
方法で満たされ、その内容はラッチ 2291 − 229m へ転
送される。同様にスウィフト関数ベクトルS(Δtk )
は、レジスター 138にシフト・インした後ラッチ 136へ
転送される。
がラッチ 2291 − 229m に転送されると、マルチプレク
サー 2331 − 233m は、制御器54から灰色陰影選択線
〈grayshade select line> 298に供給される制御信号に
応答して、列情報ベクトルI1 −Im のG個のビットを
順次XOR和生成器 1301 − 130m へ送出し、この動作
は時間サブ間隔Δtk1における最小有効ビットから出発
し、時間サブ間隔ΔtkGにおける最大有効ビットGで終
る。こうして振幅 GIj1 (Δtk1)−GIjG (ΔtKG) を有するG個の列信号30j1−30jGが、列電極24j (j=
1ないしm)のそれぞれに対して生成される。
も、同様の拡張によりパルス幅変調による中間または灰
色段階の陰影形成が実現できる。図21は、パルス幅変調
により中間陰影を供給するための図17の実施例の拡張を
示す。 1191 − 119m および 2581 − 258m は、単一ビ
ットからG桁〈order> に拡張されており、また列情報
ベクトルI1 −Im の適切な有効ビットを選ぶため、N
要素の1対Gマルチプレクサー 2351 − 235m が追加さ
れている。
表示ができるようにした、図19の実施例に類似する実施
例の1つである。この実施例においては、m×G要素の
シフト・レジスター 227がバス58からフォーマット化さ
れたデータを受信する。上述のように、このレジスター
227の要素は、バス 2301 − 230m を介して、複数のN
×Gシフト・レジスター 2281 − 228m に転送される。
バス 2301 − 230mは、それぞれ幅1ビット、深さGビ
ットであり、レジスター 227の内容が並列に転送でき
る。シフト・レジスター 2281 − 228m の出力は、バス
2311 − 231m を介して、複数のラッチ 2291 − 229m
に電気的に接続される。
れも幅N深さGを有するバス 242に電気的に接続され、
これを介してN要素の1対Gマルチプレクサー 233に接
続される。マルチプレクサー 233は、列情報ベクトルI
1 −Im から適切な有効ビット(すなわち平面)を選択
する。残りの動作は図19で説明したと同様である。
方法を有利に組み合わせて、もっと多数の際立った中間
光学状態を、表示システム10のピクセル26に与えること
も可能である。
図25を参照しながら、図12および図18ではブラック・ボ
ックスとして扱ったスウィフト関数ベクトル生成器96の
各種の実施例について示唆する。
の基本実施例の1つであって、1個のアドレス計数器
〈address counter> 302と1個のスウィフト関数生成
器ROM304とが制御・アドレス用バス 306で結ばれて
いる。既に論じたように、制御バス62は制御器54とスウ
ィフト関数生成器96とを接続し、一方出力バス97は出力
であるスウィフト関数ベクトルS(Δtk )を適当な回
路に送り込む経路となる。
Si のマトリクスはROM 304に記憶される。制御器54
から制御信号がバス62に供給されると、スウィフト関数
ベクトルS(Δtk )は、バス 306上のアドレス信号に
よって選択される。こうして選択されたスウィフト関数
ベクトルS(Δtk )はROM 304から出力バス97に読
み出される。
数マトリクスSの幾つかの行をランダムに符号反転〈in
vert>することにより、規則的な配列を含む表示テ゛-タに起
因して列信号301 −30M に異常な高振幅(GIj(Δ
tk ))が出現するのを防ぐことが望ましい。また別の
方法として、スウィフト関数Si の順序をランダムに変
更〈reorder> して、表示画像のストリーキング〈strea
king〉 を防止することも望ましかろう。最良の画質を
得るため最終的には、スウィフト関数Si をランダムに
符号反転すると同時にランダムに順序変更選択するのが
望ましいこととなろう。
1つの望ましい実施例として、スウィフト関数Sをラン
ダムに符号反転する生成器を示した。制御器54は、各種
制御信号を制御バス62に、もっと特定すれば制御線 307
およびクロック線 308上に送出し、これらの信号はマル
チプレクサー 310、ランダム(または擬ランダム)生成
器 312およびN要素シフト・レジスター 314に対して供
給される。ランダム生成器 312は、論理1と論理0から
成るランダムなNビットの列を生成し、これらがマルチ
プレクサー 310の第1入力として送り込まれる。マルチ
プレクサー 310は、制御線 307上の制御信号に応答し
て、生成器 312につながる入力を選択し、選択されたビ
ットのランダム列は、クロック線 308上のクロック信号
に応答してレジスター 314にシフト・インする。レジス
ター 314が満たされると、マルチプレクサー 310は、バ
ス 316によりレジスター 314の出力に接続された入力を
選択する。各フレーム周期Tごとに、新たなビット配列
を生成器 312から供給するのが望ましい。
じて〈clocked out> 、二入力XORゲート 318の第1
入力に供給される。レジスター 314からの出力は、マル
チプレクサー 310を通過して再びレジスター314に還
流するので、そのランダム・ビット配列はフレームの1
周期にわたって保持される。
ウィフト関数ベクトルS(Δtk )の1個の成分に対応
し、この成分は1要素ずつXORゲート 318の第2入力
に対して同期入力される〈clocked> 。レジスター 312
の要素とこれに対応するスウィフト関数ベクトルの成分
とが、XORゲート 318により論理的に組み合わされ、
その結果、スウィフト関数Sは符号反転を受けるか、反
転無しで通過するかの何れかとなる。
されるスウィフト関数ベクトルS(Δt)にランダムな
符号反転を行なうために説明してきた。しかし、当業者
なら、要素 310、 312、 314、および318を各複数設け
る〈duplicate> ことにより回路の面を追加して、この
実施例を拡張し得る筈である。こうすることで、スウィ
フト関数ベクトルS(Δt)の複数ビットを符号反転し
並列に伝送することが可能になる。
96に関する別の実施例として、ここでは、マトリクス40
のスウィフト関数Si の順序(order)をランダム(また
は擬ランダム)に変更する実施例が示される。使用する
スウィフト関数の型によっては、その順序を数フレーム
周期ごとにランダム化した方がよい場合がある。出来れ
ば各フレーム周期Tごとにランダム化するのが望まれ
る。
から供給されるアドレスを各フレーム周期Tごとに再配
置する〈remap> ことにより行なう。こうすることで、
スウィフト関数Si の選択される順序〈order> をラン
ダムに変更することが可能になる。アドレス・ランダマ
イザー 320は、バス 322によりアドレス・カウンター
へ、またバス 324によりROM 304に接続される。
び図25の実施例を組み合わせて単一の回路を構成する
ものがある。
ったまま、別の諸形態をとっても具体化できることは自
明である。液晶表示は、例えば液晶電気・光学デバイス
という広い範疇のごく一部を形成するに過ぎず、その範
疇に入る他の応用として、ハード・コピー装置用印字ヘ
ッド、光学計算用空間フィルターなどにも本発明が適用
できよう。ここで述べてきた諸実施例は、どこまでも説
明手段であって拘束の意味はなく、従って本発明の範囲
は別記の請求項によって示されるものである。
D(液晶表示)マトリクスに適用される、行および列ア
ドレス信号〈addressing signals>を図示する。
に沿った断面図の一部分である。
×32要素のウォルシュ関数マトリクスの例である。
応するウォルシュ関数波形を示す。
般形である。
eudo-random binary sequence>を生成するのに用いる回
路の1実施例を、一般化した形で示す。
セルに加わる電圧波形を、数フレーム周期にわたり示
す。
光学応答を示す。
リクスについて、1フレーム周期に対応した、情報ベク
トルとスウィフト・マトリクス・ベクトルとの間のD整
合〈 D matches>の生起数の分布を示す。
ある。
する基本動作の流れ図である。
テムにアドレスするための1実施例のブロック図であ
る。
>ICのフ゛ロック図である。
ated column driver>ICの、より詳細を描いたフ゛ロック図であ
る。
generator> の1実施例のブロック図である。
ロック図である。
用した、図14の統合駆動器のブロック図である。
テムにアドレスするための、第2実施例のブロック図で
ある。
l computer>を示すフ゛ロック図である。
>を組み合わせた場合の、本発明の1実施例を示すフ゛ロック図
である。
場合の、本発明の1実施例を示すブロック図である。
場合の、本発明の1実施例を示すブロック図である。
の1実施例のブロック図である。
例のブロック図であって、スウィフト関数についてラン
ダムな符号反転〈random inversion>を行なう。
例のブロック図であって、スウィフト関数についてラン
ダムな順序の変更〈reordering>を行なう。
Claims (10)
- 【請求項1】 任意の情報パターンを表示するタイプ
の、rms-応答液晶ディスプレイにアドレスする装置であ
って、 該ディスプレイは、1番目の電極パターンに配列された
複数の第1電極と、2番目の電極パターンに配列された
複数の第2電極とを含み、 該2番目の電極パターンは1番目の電極パターンとオー
バーラップして、多数の重複領域が設けられ、 第1電極と第2電極とは、液晶素材の互いに反対側にあ
る1番目及び2番目の側にそれぞれ位置して、それによ
り上記多数の重複領域が、画素入力データに対応して任
意の情報パターンを表示する画素のアレイを規定するア
ドレス装置において、 フレーム周期の期間中に、周期的な第1信号をそれに対
応する第1電極に与える手段を有して成り、該第1信号
は画素入力データとは無関係であり、多数の第1信号が
対応する第1電極の多数の選択を生じさせ、その多数の
選択はフレーム周期の全体に亙って分布しており、ま
た、 第2信号を第2電極に与える手段を有して成り、該第2
信号はフレーム周期中の或る特定の時点に、その特定の
時点における第1信号の振幅と、それに対応する第1電
極により規定される画素の画素入力データとによって定
まる振幅を持ち、且つその特定の時点における第2信号
の各々の振幅は、第1信号と、対応する第1電極により
規定される画素の画素入力データとの積の総和に正比例
していることを特徴とするディスプレイにアドレスする
装置。 - 【請求項2】 請求項1に記載の装置において、 画素入力データはその各々が、対応する第1及び第2の
光学的送出状態を表すところの第1及び第2の論理レベ
ルを、該画素入力データが対応している画素に対して持
ち、また、 第2信号を第2電極に与える手段は更に、第1の光学的
送出状態と第2の光学的送出状態との間の中間的な光学
的送出状態を画素に表示させる手段を含み、それは、複
数の連続したフレーム周期の全期間に亙って、画素の画
素入力データが第1の論理レベルに在る時間の長さを、
画素の画素入力データが第2の論理レベルに在る時間の
長さに比較して制御することにより為されるものである ことを特徴とするディスプレイにアドレスする装置。 - 【請求項3】 請求項1に記載の装置において、 画素入力データはその各々が、対応する第1及び第2の
光学的送出状態を表す所の第1及び第2の論理レベル
を、該画素入力データの対応している画素に対して持
ち、 フレーム周期は複数の時間帯に分割され、且つ、 第2信号を第2電極に与える手段は更に、第1の光学的
送出状態と第2の光学的送出状態との間の中間的な光学
的送出状態を画素に表示させる手段を含み、それは、複
数の連続したフレーム周期の全期間に亙って各時間帯ご
とに、画素の画素入力データが第1の論理レベルに在る
時間の長さを、画素の画素入力データが第2の論理レベ
ルに在る時間の長さに比較して制御することにより為さ
れるものである ことを特徴とするディスプレイにアドレスする装置。 - 【請求項4】 任意の情報パターンを表示するタイプ
の、rms-応答液晶ディスプレイにアドレスする方法であ
って、 該ディスプレイには、互いに反対側にある液晶素材の1
番目及び2番目の側にそれぞれ位置するところのオーバ
ーラップしている行電極及び列電極があって、それによ
り画素入力データに対応して任意の情報パターンを表示
する複数の画素によるマトリクスの設けられたディスプ
レイにアドレスする方法において、 複数の時間帯に分割されているフレーム周期の期間中
に、行信号をそれに対応する行電極に与え、多数の行信
号が対応する行電極の多数の選択を生じさせ、その多数
の選択はフレーム周期の全体に亙って分布しているこ
と、及び 列信号を生成してそれらを列電極に与え、該列信号はフ
レーム周期中の或る特定の時点に、その特定の時点にお
ける行信号の振幅と、対応する行電極により規定される
画素の画素入力データとによって定まる振幅を持ち、且
つその特定の時点における列信号の各々の振幅は、行信
号と、対応する行電極により規定される画素の画素入力
データとの積の総和に正比例していること を含むことを特徴とするディスプレイにアドレスする方
法。 - 【請求項5】 請求項4に記載の方法において、 画素入力データはその各々が、対応する第1及び第2の
光学的送出状態を表す第1及び第2の論理レベルを、該
画素入力データの対応している画素に対して持ち、ま
た、 列信号は第1の光学的送出状態と第2の光学的送出状態
との間の中間的な光学的送出状態を画素に表示させ、そ
れは、複数の連続したフレーム周期の全期間に亙って、
画素の画素入力データが第2の論理レベルに在る時間の
長さに比較して画素の画素入力データが第1の論理レベ
ルに在る時間の長さを制御することにより為されるもの
である ことを特徴とするディスプレイにアドレスする方法。 - 【請求項6】 請求項4に記載の方法において、フレー
ム周期は長さの等しい複数の時間帯に分割され、また、
行信号の各々は2つの非ゼロのレベルを持ち且つ上記時
間帯中はほぼ一定の振幅を持つことを特徴とするディス
プレイにアドレスする方法。 - 【請求項7】 請求項6に記載の方法において、行信号
の各々は 2S の次数を持つ直交正規関数マトリクスから
導かれ、そのときに行電極の数は 2S-1 より大きく且つ
2S より小さいか又は 2S に等しいことを特徴とするデ
ィスプレイにアドレスする方法。 - 【請求項8】 請求項7に記載の方法において、行信号
は一組のスウィフト関数から導かれ、そのときに該スウ
ィフト関数の各々は少なくとも1のシーケンスを持つこ
とを特徴とするディスプレイにアドレスする方法。 - 【請求項9】 データを表示するrms-応答液晶ディスプ
レイにアドレスする装置であって、 該ディスプレイ内に、互いに反対側にある液晶素材の1
番目及び2番目の側にそれぞれ位置するところのオーバ
ーラップしている行電極及び列電極によって、その各々
が画素情報状態を持つ複数の画素のマトリクスが設けら
れ、該ディスプレイは制御コンポネントとデータ情報コ
ンポネントとを持つビデオ信号を受信し、該データ情報
コンポネントは画素により表示されるべきデータを表し
ている装置において、 行信号生成器を有して成り、この行信号生成器は、複数
の時間帯に分割されているフレーム周期中に、行信号を
生成してそれを行電極の各々に与えるものであり、行信
号は振幅を持ち、且つ行信号の各1個が当該行信号の対
応する行電極の多数の選択を生じさせ、該多数の選択は
フレーム周期の全体に亙って分布しており、 列信号を生成してそれを列電極の各々に与えるための列
信号生成器を有して成り、 データ情報コンポネントを受信して記憶するための記憶
手段を有して成り、 上記行信号生成器と列信号生成器と記憶手段とに接続し
ている制御器を有して成り、この制御器はビデオ信号を
受信して、そのうちのデータ情報コンポネントを記憶手
段に供給し、制御コンポネントを行信号生成器と列信号
生成器と記憶手段とに供給するものであり、更に、 列信号生成器は、制御コンポネントの指示に従って記憶
手段に接続されてデータ情報コンポネントを受信し、ま
た制御コンポネントの指示に従って行信号生成器に接続
されて行信号を受信し、及びフレーム周期中に各列に対
して列信号を生成し、該列信号は、選択を生じさせる行
信号及び対応する画素の画素情報状態の双方から求めら
れる振幅を持つものである ことを特徴とするディスプレイにアドレスする装置。 - 【請求項10】 請求項9に記載の装置において、各列
信号の振幅は、選択を生じさせる各行信号の振幅を、対
応する画素の画素情報状態を表すマトリクスに乗じた積
の総和に正比例していることを特徴とするディスプレイ
にアドレスする装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/678736 | 1991-04-01 | ||
US07/678,736 US5485173A (en) | 1991-04-01 | 1991-04-01 | LCD addressing system and method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000241126A Division JP2001092428A (ja) | 1991-04-01 | 2000-08-09 | 液晶表示にアドレスする装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05100642A JPH05100642A (ja) | 1993-04-23 |
JPH07120147B2 true JPH07120147B2 (ja) | 1995-12-20 |
Family
ID=24724051
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4079847A Expired - Fee Related JPH07120147B2 (ja) | 1991-04-01 | 1992-04-01 | 液晶ディスプレイにアドレスする装置及び方法 |
JP2000241126A Pending JP2001092428A (ja) | 1991-04-01 | 2000-08-09 | 液晶表示にアドレスする装置及び方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000241126A Pending JP2001092428A (ja) | 1991-04-01 | 2000-08-09 | 液晶表示にアドレスする装置及び方法 |
Country Status (9)
Country | Link |
---|---|
US (5) | US5485173A (ja) |
EP (1) | EP0507061B1 (ja) |
JP (2) | JPH07120147B2 (ja) |
KR (1) | KR960003440B1 (ja) |
AT (1) | ATE157475T1 (ja) |
AU (1) | AU646140B2 (ja) |
CA (1) | CA2060735C (ja) |
DE (1) | DE69221759T2 (ja) |
TW (1) | TW209914B (ja) |
Families Citing this family (145)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6104369A (en) * | 1990-08-10 | 2000-08-15 | Sharp Kabushiki Kaisha | Display control circuit including hardware elements for preventing undesired display within the display space of the display unit |
US5459495A (en) * | 1992-05-14 | 1995-10-17 | In Focus Systems, Inc. | Gray level addressing for LCDs |
US5485173A (en) * | 1991-04-01 | 1996-01-16 | In Focus Systems, Inc. | LCD addressing system and method |
US5280280A (en) * | 1991-05-24 | 1994-01-18 | Robert Hotto | DC integrating display driver employing pixel status memories |
EP0522510B1 (en) * | 1991-07-08 | 1996-10-02 | Asahi Glass Company Ltd. | Driving method of driving a liquid crystal display element |
US5959603A (en) * | 1992-05-08 | 1999-09-28 | Seiko Epson Corporation | Liquid crystal element drive method, drive circuit, and display apparatus |
US5877738A (en) * | 1992-03-05 | 1999-03-02 | Seiko Epson Corporation | Liquid crystal element drive method, drive circuit, and display apparatus |
WO1993018501A1 (en) | 1992-03-05 | 1993-09-16 | Seiko Epson Corporation | Method and circuit for driving liquid crystal elements, and display apparatus |
US5900856A (en) * | 1992-03-05 | 1999-05-04 | Seiko Epson Corporation | Matrix display apparatus, matrix display control apparatus, and matrix display drive apparatus |
JP3582082B2 (ja) * | 1992-07-07 | 2004-10-27 | セイコーエプソン株式会社 | マトリクス型表示装置,マトリクス型表示制御装置及びマトリクス型表示駆動装置 |
US5959602A (en) * | 1992-04-01 | 1999-09-28 | Citizen Watch Co., Ltd. | Liquid-crystal display with addressing scheme to achieve high contrast and high brightness values while maintaining fast switching |
EP0836173B1 (en) * | 1992-05-08 | 2002-04-10 | Seiko Epson Corporation | Multiplex driving method of a matrix type liquid crystal electro-optical device |
US5861869A (en) * | 1992-05-14 | 1999-01-19 | In Focus Systems, Inc. | Gray level addressing for LCDs |
KR960014494B1 (ko) * | 1992-06-18 | 1996-10-16 | 가부시기가이샤 히다찌세이사구쇼 | 에스.티.엔(stn) 액정패널의 구동방법 및 그 표시장치 |
EP0581255B1 (en) * | 1992-07-29 | 1999-04-07 | Asahi Glass Company Ltd. | A method of driving display element and its driving device |
US5594466A (en) | 1992-10-07 | 1997-01-14 | Sharp Kabushiki Kaisha | Driving device for a display panel and a driving method of the same |
US5781164A (en) * | 1992-11-04 | 1998-07-14 | Kopin Corporation | Matrix display systems |
US5621425A (en) * | 1992-12-24 | 1997-04-15 | Seiko Instruments Inc. | Liquid crystal display device |
EP0617397A1 (en) * | 1993-03-23 | 1994-09-28 | Sanyo Electric Co., Ltd. | Liquid crystal display apparatus |
KR940022149A (ko) * | 1993-03-24 | 1994-10-20 | 세야 히로미찌 | 액정 디스플레이 장치 |
EP0618562B1 (en) * | 1993-03-30 | 1998-06-03 | Asahi Glass Company Ltd. | A display apparatus and a driving method for a display apparatus |
AU6392394A (en) * | 1993-03-31 | 1994-10-24 | Motorola, Inc. | System for driving an electronic display |
US5754157A (en) * | 1993-04-14 | 1998-05-19 | Asahi Glass Company Ltd. | Method for forming column signals for a liquid crystal display apparatus |
DE69416441T2 (de) * | 1993-04-22 | 1999-10-07 | Matsushita Electric Ind Co Ltd | Ansteuervorrichtung für Flüssigkristall-Anzeige |
US5481651A (en) * | 1993-04-26 | 1996-01-02 | Motorola, Inc. | Method and apparatus for minimizing mean calculation rate for an active addressed display |
US5459482A (en) * | 1993-06-24 | 1995-10-17 | Motorola, Inc. | Facsimile communication with an active addressing display device |
WO1995001628A1 (en) * | 1993-06-30 | 1995-01-12 | Motorola, Inc. | Real time active addressing display device and method utilizing fast walsh transform circuit |
JPH0728430A (ja) * | 1993-07-12 | 1995-01-31 | Hitachi Ltd | マトリックス型表示装置の駆動方法、駆動回路及びマトリックス型表示装置 |
US5475397A (en) * | 1993-07-12 | 1995-12-12 | Motorola, Inc. | Method and apparatus for reducing discontinuities in an active addressing display system |
DE4428157B4 (de) * | 1993-08-09 | 2007-06-28 | Motorola, Inc., Schaumburg | Datenempfänger und Verfahren für seinen Betrieb |
US5457551A (en) * | 1993-10-08 | 1995-10-10 | Planar Systems, Inc. | Frame response compensated, video rate addressable liquid crystal passive matrix display system |
JPH07152017A (ja) * | 1993-11-30 | 1995-06-16 | Sony Corp | 液晶素子の駆動方法及びその液晶素子 |
US5434588A (en) * | 1993-12-21 | 1995-07-18 | Motorola, Inc. | Device for minimizing crosstalk in multiplexed addressing signals for an RMS-responding device |
JP3145552B2 (ja) * | 1993-12-28 | 2001-03-12 | セイコーインスツルメンツ株式会社 | 液晶表示パネルの駆動装置 |
US5739803A (en) * | 1994-01-24 | 1998-04-14 | Arithmos, Inc. | Electronic system for driving liquid crystal displays |
TW270993B (en) * | 1994-02-21 | 1996-02-21 | Hitachi Seisakusyo Kk | Matrix liquid crystal display and driving circuit therefor |
JP3096836B2 (ja) * | 1994-03-03 | 2000-10-10 | セイコーインスツルメンツ株式会社 | 表示装置 |
JPH07281636A (ja) * | 1994-04-07 | 1995-10-27 | Asahi Glass Co Ltd | 液晶表示装置に用いられる駆動装置ならびに列電極駆動用半導体集積回路および行電極駆動用半導体集積回路 |
TW288137B (ja) * | 1994-04-08 | 1996-10-11 | Asahi Glass Co Ltd | |
JPH07287552A (ja) * | 1994-04-18 | 1995-10-31 | Matsushita Electric Ind Co Ltd | 液晶パネルの駆動装置 |
US5805130A (en) * | 1994-04-27 | 1998-09-08 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for driving the same |
JP3169763B2 (ja) * | 1994-05-18 | 2001-05-28 | セイコーインスツルメンツ株式会社 | 液晶表示パネルの階調駆動装置 |
US5508716A (en) * | 1994-06-10 | 1996-04-16 | In Focus Systems, Inc. | Plural line liquid crystal addressing method and apparatus |
TW283230B (ja) * | 1994-08-16 | 1996-08-11 | Handotai Energy Kenkyusho Kk | |
KR100380700B1 (ko) * | 1994-08-23 | 2003-07-22 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 디스플레이디바이스 |
US5874933A (en) * | 1994-08-25 | 1999-02-23 | Kabushiki Kaisha Toshiba | Multi-gradation liquid crystal display apparatus with dual display definition modes |
US5617113A (en) * | 1994-09-29 | 1997-04-01 | In Focus Systems, Inc. | Memory configuration for display information |
JP3538841B2 (ja) * | 1994-11-17 | 2004-06-14 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
US5563623A (en) * | 1994-11-23 | 1996-10-08 | Motorola, Inc. | Method and apparatus for driving an active addressed display |
KR0145653B1 (ko) * | 1994-12-01 | 1998-09-15 | 김광호 | 절전기능을 구비한 액정표시장치 구동회로 |
US5774101A (en) * | 1994-12-16 | 1998-06-30 | Asahi Glass Company Ltd. | Multiple line simultaneous selection method for a simple matrix LCD which uses temporal and spatial modulation to produce gray scale with reduced crosstalk and flicker |
US5748164A (en) | 1994-12-22 | 1998-05-05 | Displaytech, Inc. | Active matrix liquid crystal image generator |
JP2796619B2 (ja) * | 1994-12-27 | 1998-09-10 | セイコーインスツルメンツ株式会社 | 液晶表示パネルの階調駆動装置 |
JPH08263016A (ja) | 1995-03-17 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型液晶表示装置 |
US5640173A (en) * | 1995-03-21 | 1997-06-17 | In Focus Systems, Inc. | Methods and systems for detecting and correcting dynamic crosstalk effects appearing in moving display patterns |
JP3253481B2 (ja) * | 1995-03-28 | 2002-02-04 | シャープ株式会社 | メモリインターフェイス回路 |
TW320716B (ja) * | 1995-04-27 | 1997-11-21 | Hitachi Ltd | |
US6118424A (en) * | 1995-06-05 | 2000-09-12 | Citizen Watch Co., Ltd. | Method of driving antiferroelectric liquid crystal display |
US5777590A (en) * | 1995-08-25 | 1998-07-07 | S3, Incorporated | Grayscale shading for liquid crystal display panels |
US6377230B1 (en) | 1995-10-05 | 2002-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Three dimensional display unit and display method |
JP3428786B2 (ja) * | 1995-10-05 | 2003-07-22 | シャープ株式会社 | 表示装置の駆動方法および液晶表示装置 |
JP3526992B2 (ja) * | 1995-11-06 | 2004-05-17 | 株式会社半導体エネルギー研究所 | マトリクス型表示装置 |
US5818405A (en) * | 1995-11-15 | 1998-10-06 | Cirrus Logic, Inc. | Method and apparatus for reducing flicker in shaded displays |
JPH09329806A (ja) * | 1996-06-11 | 1997-12-22 | Toshiba Corp | 液晶表示装置 |
KR100499431B1 (ko) | 1996-08-19 | 2005-11-04 | 세이코 엡슨 가부시키가이샤 | 액정 장치의 구동방법 |
US6057809A (en) * | 1996-08-21 | 2000-05-02 | Neomagic Corp. | Modulation of line-select times of individual rows of a flat-panel display for gray-scaling |
US6100879A (en) * | 1996-08-27 | 2000-08-08 | Silicon Image, Inc. | System and method for controlling an active matrix display |
JP3294114B2 (ja) * | 1996-08-29 | 2002-06-24 | シャープ株式会社 | データ信号出力回路および画像表示装置 |
TW575196U (en) * | 1996-09-24 | 2004-02-01 | Toshiba Electronic Eng | Liquid crystal display device |
JPH10111670A (ja) * | 1996-10-04 | 1998-04-28 | Sharp Corp | 液晶表示装置及び液晶表示装置の駆動方法 |
JPH10177370A (ja) * | 1996-10-16 | 1998-06-30 | Oki Lsi Technol Kansai:Kk | 多階調出力回路及び液晶表示装置 |
JPH10133172A (ja) * | 1996-10-30 | 1998-05-22 | Sharp Corp | 単純マトリクス型表示装置の駆動回路 |
US6046716A (en) | 1996-12-19 | 2000-04-04 | Colorado Microdisplay, Inc. | Display system having electrode modulation to alter a state of an electro-optic layer |
US5920298A (en) | 1996-12-19 | 1999-07-06 | Colorado Microdisplay, Inc. | Display system having common electrode modulation |
US6078303A (en) | 1996-12-19 | 2000-06-20 | Colorado Microdisplay, Inc. | Display system having electrode modulation to alter a state of an electro-optic layer |
JP3503463B2 (ja) * | 1997-02-27 | 2004-03-08 | セイコーエプソン株式会社 | セグメントドライバ |
US6157360A (en) * | 1997-03-11 | 2000-12-05 | Silicon Image, Inc. | System and method for driving columns of an active matrix display |
US6118425A (en) * | 1997-03-19 | 2000-09-12 | Hitachi, Ltd. | Liquid crystal display and driving method therefor |
KR100242110B1 (ko) * | 1997-04-30 | 2000-02-01 | 구본준 | 도트인버전 구동방식의 액정표시장치와 그 구동회로 |
US6118490A (en) * | 1997-05-01 | 2000-09-12 | Interactive Learning Group, Inc. | Display based optical communication system |
JPH1124030A (ja) * | 1997-06-30 | 1999-01-29 | Sony Corp | 液晶駆動装置 |
US6222517B1 (en) | 1997-07-23 | 2001-04-24 | Canon Kabushiki Kaisha | Liquid crystal apparatus |
JPH1145076A (ja) * | 1997-07-24 | 1999-02-16 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置 |
WO1999010869A2 (en) * | 1997-08-26 | 1999-03-04 | Koninklijke Philips Electronics N.V. | Display device |
US6100868A (en) * | 1997-09-15 | 2000-08-08 | Silicon Image, Inc. | High density column drivers for an active matrix display |
GB2330678A (en) * | 1997-10-16 | 1999-04-28 | Sharp Kk | Addressing a ferroelectric liquid crystal display |
US6137466A (en) * | 1997-11-03 | 2000-10-24 | Motorola, Inc. | LCD driver module and method thereof |
US6111555A (en) * | 1998-02-12 | 2000-08-29 | Photonics Systems, Inc. | System and method for driving a flat panel display and associated driver circuit |
JP3420054B2 (ja) * | 1998-04-17 | 2003-06-23 | 株式会社東芝 | 液晶表示装置 |
JP3914639B2 (ja) * | 1998-07-13 | 2007-05-16 | 株式会社アドバンスト・ディスプレイ | 液晶表示装置 |
EP0989537B1 (en) | 1998-09-22 | 2007-06-27 | Matsushita Electric Industrial Co., Ltd. | Improved multilevel image display method |
US6340964B1 (en) * | 1998-09-30 | 2002-01-22 | Optrex Corporation | Driving device and liquid crystal display device |
JP4138102B2 (ja) * | 1998-10-13 | 2008-08-20 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
US6919876B1 (en) * | 1999-02-26 | 2005-07-19 | Optrex Corporation | Driving method and driving device for a display device |
KR20000074515A (ko) * | 1999-05-21 | 2000-12-15 | 윤종용 | 액정표시장치 및 그의 화상 신호 전송 배선 형성 방법 |
TW523727B (en) * | 1999-05-27 | 2003-03-11 | Koninkl Philips Electronics Nv | Display device |
CN1156728C (zh) * | 1999-09-27 | 2004-07-07 | 精工爱普生株式会社 | 电光装置的驱动方法、驱动电路和电光装置以及电子装置 |
JP3993725B2 (ja) * | 1999-12-16 | 2007-10-17 | 松下電器産業株式会社 | 液晶駆動回路,半導体集積回路及び液晶パネル |
US6750835B2 (en) * | 1999-12-27 | 2004-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driving method thereof |
US7301520B2 (en) * | 2000-02-22 | 2007-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Image display device and driver circuit therefor |
US7088322B2 (en) * | 2000-05-12 | 2006-08-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US6927753B2 (en) * | 2000-11-07 | 2005-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
KR20020069247A (ko) * | 2000-11-14 | 2002-08-29 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 디스플레이 디바이스 |
US6919872B2 (en) * | 2001-02-27 | 2005-07-19 | Leadis Technology, Inc. | Method and apparatus for driving STN LCD |
US6574118B1 (en) * | 2001-05-04 | 2003-06-03 | Maxtor Corporation | Method and apparatus for interconnecting a printed circuit board assembly and a base plate of a disk drive |
US7194760B2 (en) * | 2001-05-21 | 2007-03-20 | Nokia Corporation | Method for protecting privacy when using a Bluetooth device |
EP1396838A4 (en) * | 2001-06-13 | 2008-04-30 | Kawasaki Microelectronics Inc | EASY DRIVE PROCESS AND EASY CONTROL DEVICE FOR MATRIX LIQUID CRYSTALS |
KR100806901B1 (ko) * | 2001-09-03 | 2008-02-22 | 삼성전자주식회사 | 광시야각 모드용 액정 표시 장치와 이의 구동 방법 |
US7015889B2 (en) * | 2001-09-26 | 2006-03-21 | Leadis Technology, Inc. | Method and apparatus for reducing output variation by sharing analog circuit characteristics |
US7068248B2 (en) * | 2001-09-26 | 2006-06-27 | Leadis Technology, Inc. | Column driver for OLED display |
SG155038A1 (en) * | 2001-09-28 | 2009-09-30 | Consentry Networks Inc | A multi-threaded packet processing engine for stateful packet processing |
JP2005513538A (ja) * | 2001-12-14 | 2005-05-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 液晶表示ドライバのプログラマブル行選択 |
US7046222B2 (en) * | 2001-12-18 | 2006-05-16 | Leadis Technology, Inc. | Single-scan driver for OLED display |
GB0206093D0 (en) * | 2002-03-15 | 2002-04-24 | Koninkl Philips Electronics Nv | Display driver and driving method |
US20030193491A1 (en) * | 2002-04-15 | 2003-10-16 | Cambridge University Technical Services Limited | Method of and apparatus for driving a display device |
FR2838858B1 (fr) * | 2002-04-19 | 2004-08-27 | Nemoptic | Dispositif d'affichage bistable a cristaux liquides comprenant des moyens d'adressage perfectionnes |
KR100895303B1 (ko) * | 2002-07-05 | 2009-05-07 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
US7570245B2 (en) * | 2002-09-06 | 2009-08-04 | Nxp B.V. | Control unit and method for reducing interference patterns in the display of an image on a screen |
KR20050107517A (ko) | 2003-03-12 | 2005-11-11 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 노화를 없애기 위해 타이밍에 효과적인 광학 피드백을 갖는광 방출 능동 매트릭스 디스플레이 |
US7116306B2 (en) * | 2003-05-16 | 2006-10-03 | Winbond Electronics Corp. | Liquid crystal display and method for operating the same |
CA2526467C (en) * | 2003-05-20 | 2015-03-03 | Kagutech Ltd. | Digital backplane recursive feedback control |
JP2006527407A (ja) * | 2003-06-12 | 2006-11-30 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 省エネルギー・パッシブ・マトリクス・ディスプレイ装置および駆動方法 |
US7116374B2 (en) * | 2003-08-26 | 2006-10-03 | Koplar Interactive Systems International, L.L.C. | Method and system for enhanced modulation of video signals |
US7432991B1 (en) * | 2003-10-01 | 2008-10-07 | Darwin Chang | Random access display monitor |
US20050140634A1 (en) * | 2003-12-26 | 2005-06-30 | Nec Corporation | Liquid crystal display device, and method and circuit for driving liquid crystal display device |
US7664175B1 (en) | 2004-06-16 | 2010-02-16 | Koplar Interactive Systems International, L.L.C. | Mark-based content modulation and detection |
US7298351B2 (en) * | 2004-07-01 | 2007-11-20 | Leadia Technology, Inc. | Removing crosstalk in an organic light-emitting diode display |
US7358939B2 (en) * | 2004-07-28 | 2008-04-15 | Leadis Technology, Inc. | Removing crosstalk in an organic light-emitting diode display by adjusting display scan periods |
KR100764736B1 (ko) * | 2004-12-09 | 2007-10-08 | 삼성전자주식회사 | 크기가 감소된 데이터 드라이브 집적 회로 및 그것을구비한 디스플레이 장치 |
US8836621B2 (en) | 2004-12-15 | 2014-09-16 | Nlt Technologies, Ltd. | Liquid crystal display apparatus, driving method for same, and driving circuit for same |
US8035665B2 (en) * | 2005-02-25 | 2011-10-11 | Hewlett-Packard Development Company, L.P. | Methods and systems for using control data to control a display of an image by a display device |
US7557789B2 (en) * | 2005-05-09 | 2009-07-07 | Texas Instruments Incorporated | Data-dependent, logic-level drive scheme for driving LCD panels |
US20060284663A1 (en) * | 2005-06-15 | 2006-12-21 | Chien-Hung Lu | Timing control circuit and method |
US7884839B2 (en) * | 2005-12-05 | 2011-02-08 | Miradia Inc. | Method and system for image processing for spatial light modulators |
KR101337459B1 (ko) * | 2006-02-03 | 2013-12-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 표시장치를 구비한 전자기기 |
CN101067630B (zh) * | 2007-05-17 | 2010-06-09 | 王悦 | 一种波形刷新率更高的示波器 |
US8798133B2 (en) * | 2007-11-29 | 2014-08-05 | Koplar Interactive Systems International L.L.C. | Dual channel encoding and detection |
EP2104094A1 (fr) * | 2008-03-17 | 2009-09-23 | The Swatch Group Research and Development Ltd. | Dispositif d'affichage pouvant fonctionner en mode partiel d'affichage basse consommation |
CN101546528B (zh) * | 2008-03-28 | 2011-05-18 | 群康科技(深圳)有限公司 | 液晶显示装置及其驱动方法 |
TW201021000A (en) * | 2008-11-26 | 2010-06-01 | Ind Tech Res Inst | Driving method and display utilizing the same |
JP5796944B2 (ja) * | 2010-10-04 | 2015-10-21 | ラピスセミコンダクタ株式会社 | 表示パネル駆動装置 |
US9465670B2 (en) | 2011-12-16 | 2016-10-11 | Intel Corporation | Generational thread scheduler using reservations for fair scheduling |
US9551900B2 (en) | 2013-07-02 | 2017-01-24 | Lumentum Operations Llc | Method and controller for operating a variable optical retarder and an array |
WO2015073838A1 (en) | 2013-11-15 | 2015-05-21 | Reald Inc. | High dynamic range, high contrast projection systems |
KR20210056544A (ko) | 2019-11-11 | 2021-05-20 | 삼성전자주식회사 | 디지털-아날로그 컨버터 및 이를 포함하는 전자 시스템 |
Family Cites Families (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3668639A (en) * | 1971-05-07 | 1972-06-06 | Itt | Sequency filters based on walsh functions for signals with three space variables |
US3955187A (en) * | 1974-04-01 | 1976-05-04 | General Electric Company | Proportioning the address and data signals in a r.m.s. responsive display device matrix to obtain zero cross-talk and maximum contrast |
US3997719A (en) * | 1975-03-19 | 1976-12-14 | Bell Telephone Laboratories, Incorporated | Bi-level display systems |
US4043640A (en) * | 1975-09-26 | 1977-08-23 | Bell Telephone Laboratories, Incorporated | Liquid crystal twist cell with grey scale capabilities |
GB1559074A (en) * | 1975-11-05 | 1980-01-16 | Nat Res Dev | Electonic analogues waveform displays |
US4060801A (en) * | 1976-08-13 | 1977-11-29 | General Electric Company | Method and apparatus for non-scan matrix addressing of bar displays |
CH618535A5 (ja) * | 1977-07-01 | 1980-07-31 | Bbc Brown Boveri & Cie | |
JPS5422856A (en) * | 1977-07-22 | 1979-02-21 | Kokusai Electric Co Ltd | Method of detecting position of moving body |
US4227193A (en) * | 1977-07-26 | 1980-10-07 | National Research Development Corporation | Method and apparatus for matrix addressing opto-electric displays |
US4250503A (en) * | 1977-07-26 | 1981-02-10 | National Research Development Corporation | Apparatus for displaying waveforms on a matrix display |
GB2002562B (en) * | 1977-07-26 | 1982-01-27 | Secr Defence | Method and apparatus for matrix addressing opto-electric displays |
CH616231A5 (ja) * | 1977-07-29 | 1980-03-14 | Bbc Brown Boveri & Cie | |
CH620036A5 (en) * | 1978-01-26 | 1980-10-31 | Bbc Brown Boveri & Cie | Liquid-crystal display device and use of the device as an oscillograph |
US4380008A (en) * | 1978-09-29 | 1983-04-12 | Hitachi, Ltd. | Method of driving a matrix type phase transition liquid crystal display device to obtain a holding effect and improved response time for the erasing operation |
JPS5576393A (en) * | 1978-12-04 | 1980-06-09 | Hitachi Ltd | Matrix drive method for guestthostttype phase transfer liquid crystal |
US4346378A (en) * | 1979-05-03 | 1982-08-24 | National Research Development Corporation | Double trace electro optic display |
CH645473A5 (en) * | 1980-08-05 | 1984-09-28 | Videlec Ag | Method for activating a liquid crystal display |
DE3122558A1 (de) * | 1981-06-06 | 1983-02-10 | Metrawatt GmbH, 8500 Nürnberg | Digitales messgeraet mit fluessigkristall-bildschirm |
JPS5821793A (ja) * | 1981-07-31 | 1983-02-08 | セイコーエプソン株式会社 | 液晶表示装置 |
US4427978A (en) * | 1981-08-31 | 1984-01-24 | Marshall Williams | Multiplexed liquid crystal display having a gray scale image |
US4496219A (en) * | 1982-10-04 | 1985-01-29 | Rca Corporation | Binary drive circuitry for matrix-addressed liquid crystal display |
GB2129954B (en) * | 1982-10-22 | 1986-03-05 | Stc Plc | Liquid crystal display device |
JPS59176985A (ja) * | 1983-03-26 | 1984-10-06 | Citizen Watch Co Ltd | 液晶テレビ受信装置 |
US4506955A (en) * | 1983-05-06 | 1985-03-26 | At&T Bell Laboratories | Interconnection and addressing scheme for LCDs |
EP0127701A1 (en) * | 1983-06-07 | 1984-12-12 | Datelcare B.V. | Apparatus for projecting a light image |
JPS6142690A (ja) * | 1984-08-03 | 1986-03-01 | シャープ株式会社 | 液晶表示素子の駆動方法 |
US4709995A (en) * | 1984-08-18 | 1987-12-01 | Canon Kabushiki Kaisha | Ferroelectric display panel and driving method therefor to achieve gray scale |
JPS61156229A (ja) * | 1984-12-28 | 1986-07-15 | Canon Inc | 液晶装置 |
FR2580110B1 (ja) * | 1985-04-04 | 1987-05-29 | Commissariat Energie Atomique | |
EP0214856B1 (en) * | 1985-09-06 | 1992-07-29 | Matsushita Electric Industrial Co., Ltd. | Method of driving liquid crystal matrix panel |
EP0224243B1 (en) * | 1985-11-26 | 1992-06-10 | Canon Kabushiki Kaisha | Optical modulation device and driving method therefor |
JPH0827601B2 (ja) * | 1986-01-13 | 1996-03-21 | 株式会社日立製作所 | 液晶表示装置、及びその駆動方法 |
KR910001848B1 (ko) * | 1986-02-06 | 1991-03-28 | 세이꼬 엡슨 가부시끼가이샤 | 화상 표시 장치 |
JPS6334593A (ja) * | 1986-07-30 | 1988-02-15 | ホシデン株式会社 | 多階調表示方法 |
US5189406A (en) * | 1986-09-20 | 1993-02-23 | Thorn Emi Plc | Display device |
FR2605444A1 (fr) * | 1986-10-17 | 1988-04-22 | Thomson Csf | Procede de commande d'un ecran matriciel electrooptique et circuit de commande mettant en oeuvre ce procede |
US4766430A (en) * | 1986-12-19 | 1988-08-23 | General Electric Company | Display device drive circuit |
NL8700627A (nl) * | 1987-03-17 | 1988-10-17 | Philips Nv | Werkwijze voor het besturen van een vloeibaar kristalweergeefinrichting en bijbehorende weergeefinrichting. |
GB2204174B (en) * | 1987-04-23 | 1991-03-13 | Seiko Instr Inc | Electro-optical modulator |
US4857906A (en) * | 1987-10-08 | 1989-08-15 | Tektronix, Inc. | Complex waveform multiplexer for liquid crystal displays |
US4840460A (en) * | 1987-11-13 | 1989-06-20 | Honeywell Inc. | Apparatus and method for providing a gray scale capability in a liquid crystal display unit |
US5062001A (en) * | 1988-07-21 | 1991-10-29 | Proxima Corporation | Gray scale system for visual displays |
US4991022A (en) * | 1989-04-20 | 1991-02-05 | Rca Licensing Corporation | Apparatus and a method for automatically centering a video zoom and pan display |
US5134495A (en) * | 1990-11-07 | 1992-07-28 | Dp-Tek, Inc. | Resolution transforming raster-based imaging system |
US5155447A (en) * | 1991-02-11 | 1992-10-13 | Signetics Company | Multi-stage amplifier with capacitive nesting and multi-path forward feeding for frequency compensation |
US5485173A (en) * | 1991-04-01 | 1996-01-16 | In Focus Systems, Inc. | LCD addressing system and method |
-
1991
- 1991-04-01 US US07/678,736 patent/US5485173A/en not_active Expired - Lifetime
-
1992
- 1992-02-05 AU AU10758/92A patent/AU646140B2/en not_active Ceased
- 1992-02-06 CA CA002060735A patent/CA2060735C/en not_active Expired - Lifetime
- 1992-02-12 AT AT92102353T patent/ATE157475T1/de not_active IP Right Cessation
- 1992-02-12 DE DE69221759T patent/DE69221759T2/de not_active Expired - Lifetime
- 1992-02-12 EP EP92102353A patent/EP0507061B1/en not_active Expired - Lifetime
- 1992-03-14 TW TW081101944A patent/TW209914B/zh not_active IP Right Cessation
- 1992-04-01 JP JP4079847A patent/JPH07120147B2/ja not_active Expired - Fee Related
- 1992-04-01 KR KR1019920005477A patent/KR960003440B1/ko not_active IP Right Cessation
-
1993
- 1993-05-03 US US08/058,316 patent/US5420604A/en not_active Expired - Lifetime
-
1995
- 1995-06-06 US US08/468,549 patent/US5585816A/en not_active Expired - Lifetime
- 1995-06-07 US US08/484,433 patent/US5546102A/en not_active Expired - Lifetime
-
1996
- 1996-07-19 US US08/684,433 patent/US5852429A/en not_active Expired - Lifetime
-
2000
- 2000-08-09 JP JP2000241126A patent/JP2001092428A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CA2060735C (en) | 1999-04-13 |
JP2001092428A (ja) | 2001-04-06 |
EP0507061B1 (en) | 1997-08-27 |
KR920020386A (ko) | 1992-11-21 |
CA2060735A1 (en) | 1992-10-02 |
US5546102A (en) | 1996-08-13 |
US5585816A (en) | 1996-12-17 |
KR960003440B1 (ko) | 1996-03-13 |
JPH05100642A (ja) | 1993-04-23 |
US5852429A (en) | 1998-12-22 |
DE69221759T2 (de) | 1998-01-02 |
AU646140B2 (en) | 1994-02-10 |
TW209914B (ja) | 1993-07-21 |
EP0507061A3 (en) | 1993-06-02 |
AU1075892A (en) | 1992-10-08 |
EP0507061A2 (en) | 1992-10-07 |
US5485173A (en) | 1996-01-16 |
US5420604A (en) | 1995-05-30 |
DE69221759D1 (de) | 1997-10-02 |
ATE157475T1 (de) | 1997-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH07120147B2 (ja) | 液晶ディスプレイにアドレスする装置及び方法 | |
US5642133A (en) | Split interval gray level addressing for LCDs | |
US5963189A (en) | Drive method, a drive circuit and a display device for liquid crystal cells | |
US5856816A (en) | Data driver for liquid crystal display | |
US5861869A (en) | Gray level addressing for LCDs | |
US5644329A (en) | Display apparatus and a data signal forming method for the display apparatus | |
US5548302A (en) | Method of driving display element and its driving device | |
WO1999044188A1 (en) | System and method for using compound data words to reduce the data phase difference between adjacent pixel electrodes | |
SE518124C2 (sv) | Förfarande och anordning för reduktion av diskontinuiteter i ett presentationssystem med aktiv adressering | |
EP0661683A1 (en) | Liquid crystal display panel driving device | |
US5638091A (en) | Process for the display of different grey levels and system for performing this process | |
JPH0695625A (ja) | 強誘電性液晶表示素子の駆動方法およびこのためのバイアス電圧回路 | |
KR100337419B1 (ko) | 화상디스플레이장치의구동방법 | |
US5786799A (en) | Driving method for a liquid crystal display | |
US5200741A (en) | Liquid-crystal display apparatus | |
US7880704B2 (en) | Energy saving passive matrix display device and method for driving the column voltage having reduced transitions | |
JP3576231B2 (ja) | 画像表示装置の駆動方法 | |
JPH06332409A (ja) | 液晶表示装置 | |
JPH04100089A (ja) | アクティブマトリクス液晶ディスプレイの階調表示駆動回路 | |
EP1565904A2 (en) | Display device | |
JPS60140297A (ja) | ドツトマトリクス液晶表示装置駆動回路 | |
KR100271477B1 (ko) | 액정표시장치 및 그 구동방법 | |
JP3618141B2 (ja) | 画像表示装置の駆動法 | |
Vijaya et al. | A simple controller for displaying restricted patterns in RMS responding LCDs | |
JPH08160390A (ja) | 画像表示装置を駆動する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 16 |
|
LAPS | Cancellation because of no payment of annual fees |