JPH05100642A - 液晶表示にアドレスする装置及び方法 - Google Patents

Abstract

(57)【要約】 【目的】 輝度、コントラスト比及び整列の安定性を向
上させた液晶表示パネル(LCD) のアドレス方法及び装置
を提供する。 【構成】 １番目のパターンで配列する第１電極（行電
極）と、一部が重なり会う２番目のパターンで配列する
第２電極（列電極）とが、ディスプレイ上にマトリクス
状に配列する複数の画素を供給する。画素により表示さ
るべき情報と関係のない周期的な第１信号で連続的に第
１電極を駆動し、表示さるべきデータを指示する第２信
号で第２電極を駆動する。どの時点ででも、第２信号
は、第１信号の振幅に、表示さるべき情報により定まる
第１電極での対応の画素の状態を掛けた積の総和に、比
例する。マトリクスは直交正規形であるを好適とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶デバイス<liquid cr
ystaldevices>にアドレスする<addressing>ための方法
及び装置に関する。更に特定して云うならば本発明は、
高密度情報量<high information content>・直接多重化
<direct multiplexed>・実効応答<rmsresponding>液晶
表示<liquid crystal displays> にアドレスする方法及
び装置に関する。

【０００２】

【従来の技術】高密度情報量・直接多重化・実効応答液
晶表示の実例は、捩じれネマティック<twisted nematic
>(TN) 、超捩じれネマティック<supertwisted nematic>
(STN)又は超垂直配向<superhomeotropic>(SH)液晶表示
(LCD) パネルを合体させた<incorporate> システムであ
る。かようなパネルでは、ネマティック液晶素材は、平
行な間隙を持ち対向するガラス板<glass plates>又は基
板<substrates>の間に配置される。ある普通の実施例で
は、透明電極のマトリクス<matrix>が各プレート<plate
> の内側の面に与えられて、普通には一方のプレート上
には水平の行<horizontal rows> が、またもう一方のプ
レート上には垂直の列<vertical columns>が配列され、
行電極が列電極と重なり合う場所ごとに画素<picture e
lement> すなわち「ピクセル」<"pixel"> が設けられ
る。

【０００３】コンピュータ・モニターに使用されるよう
な高情報内容液晶表示は、記述又はグラフ像<text or g
raphic images>の形をとる任意の情報パターン<informa
tionpatterns>を描き出すために、多数のピクセルを必
要とする。 480行と 640列とを持ち 307,200ピクセルを
形成するマトリクスLCDは既に陳腐化しているが、マト
リクスLCD は近い将来には数百万ピクセルを持つに至る
であろうと予想される。

【０００４】ピクセルの光学的状態、例えば暗い<dark>
とか明るい<bright>とか又はその中間の陰り<intermedi
ate shade>とかは、該ピクセル内部の液晶配向ベクトル
<liquid crystal director> の方向<orientation> によ
って決定される。いわゆる実効応答表示<rms respondin
g displays> では、配向の向き<direction of orientat
ion>を変えることは、ピクセルを横切って電界<electri
c field>を与え、その与えられた電界の平方<square>に
比例する配向ベクトル上の誘電トルク<dielectric torq
ue> をその電界が誘起することにより可能である。所与
の電界は直流電界であっても交流電界であってもよく、
また平方に依存するが故に、トルクの符号は電界が符号
を変えても変わらない。典型的にはマトリクスLCD と共
に用いられる直接多重化アドレス付与技術<direct mult
iplexed addressing techniques>では、ピクセルは、そ
のピクセルの対向する電極間の電圧の差に比例する交流
電界を認識する。表示されるべき情報によって決まる適
切な周波数、位相及び振幅の信号が電極の行と列とに与
えられて、各ピクセルを横切る交流電界を造り出し、そ
れによって該ピクセルは表示すべき情報を表す光学的状
態に置かれる。

【０００５】液晶パネルは固有の時定数τを持ち、その
特性は液晶配向ベクトルにとって、外部のトルクにより
平衡状態<equilibrium state> から変位した後に再び平
衡状態に戻るのに要する時間を示すものである。この時
定数τは、ηを液晶の平均粘性<viscosity> とし、また
ｄをセル空隙間隔<cell gap spacing>すなわちピッチ長
<pitch length>とし、Ｋを液晶の平均弾性定数<elastic
constant>とするときに τ＝ηｄ²/Ｋ で定義される。表示用として典型的な、セル空隙が 7−
10μm の普通の液晶素材の時定数τは 200−400ms 程度
である。

【０００６】もし時定数τが、ピクセルを横切って与え
られる交流電圧の最長期間に較べて長いならば、液晶配
向ベクトルはそれに加えられる瞬間的な<instantaneous
> 誘電トルクに応答することができず、時間平均<time-
averaged> トルクに応答することができるのみである。
瞬間的なトルクは電界の平方に比例するのだから、時間
平均トルクは電界の平方の時間平均値に比例する。これ
らの条件の下でピクセルの光学的状態<optical state>
は加えられた電圧の実効値<root-mean-squareor rms va
lue> によって決まる。これが、液晶パネルの時定数τ
は 200−400msであり、情報は1/60秒すなわち 16.7ms
のフレーム周期に対応する 60Hzの速度<rate>で更新<re
fresh> されるときの、典型的な多重化表示における場
合である。

【０００７】

【発明が解決しようとする課題】高密度情報量LCD に対
する在来からの直接多重アドレス付与方式<addressings
chemes>の主要な不都合の１つは、フレーム周期に近づ
くような時定数を液晶パネルが持つときに生じる。（フ
レーム周期は約16.7msである。）最近の技術的進歩は、
基板間の空隙（ｄ）をより狭くし、より低い粘性（η）
とより高い弾性定数（Ｋ）とを持つ液晶素材を合成する
ことにより、液晶パネルの時定数（τ）を約 200−400m
s から 50ms を下回るほどに減少させた。もし、これら
更に高速応答の液晶パネルを用いる高密度情報量表示に
対して、在来からのアドレス方法を適用しようと企てる
ならば、表示輝度<display brightness>及びコントラス
ト比<contrast ratio>が劣下し、SH表示の場合には整列
<alignment> もまた不安定になる。

【０００８】これらの高速パネルでは、高密度情報量LC
D に対して在来形の多重化方式を用いれば、各ピクセル
はフレーム周期毎に１度ずつ継続時間の短い「選択」パ
ルス<short duration "selection" pulse>に支配され、
該パルスの振幅のピークはフレーム周期に亙って平均し
た rms電圧よりも典型的には7-13倍高いから、表示輝度
とコントラスト比の減少が生じる。そして時定数τが短
いのだから液晶配向ベクトルはこの高振幅の選択パルス
に瞬間的に応答して、フレーム周期の残りの部分に亙っ
ての遙かに低い rms電圧に対応する不動の<quiescent>
状態に戻る前に、ピクセルの輝度に一時的な<transient
> 変化をもたらす。人間の眼は輝度の過渡現象を知覚レ
ベルに平均化する傾向があるから、明るい状態は暗く感
じるし暗い状態は明るく感じる。この劣化現象を「フレ
ーム応答」<"frame response">と呼ぶ。明るい状態と暗
い状態との差が小さくなると、コントラスト比すなわち
明るい状態の送信ルミナンス<transmitted luminance>
と暗い状態の送信ルミナンスとの比も同様に小さくな
る。

【０００９】フレーム応答を減少させる幾通りかの試み
が既になされている。フレーム周期を短くするのもその
１つであるが、これは、駆動回路<driver circuitry>の
周波数の上限と、電極のシート抵抗<sheet resistance>
及び液晶のキャパシタンスに起因する駆動波形<drive w
aveforms> での瀘波効果<filteringeffects> とによっ
て制約される。もう１つの試みは選択パルスの相対振幅
を小さくする、すなわちバイアス比を小さくすることで
あるが、これは最終的にコントラスト比を減少させる。

【００１０】高振幅行選択パルス<high-amplitude row
selection pulses> を用いないその他のマトリクス・ア
ドレス付与技術は既知であり、それ故に高速応答パネル
にフレーム応答を誘発するとは予期されないであろう。
しかしこれらの技術は、僅か数行のマトリクス行しかな
いとか、又は実現できる情報パターンに例えば１列当た
り唯一つの「オフ」<"off"> ピクセルしか許さないとい
った或る程度の限定が課されるというような、低度情報
内容LCD に対してのみ適用可能である。

【００１１】高速応答液晶パネルの利点の１つは、ビデ
オ速度<video rate>の高密度情報量LCD を、薄型の「壁
掛け形」<"hang on the wall">テレビ・スクリーンに適
合できるようにすることである。しかしこの利点は在来
形の直接多重化アドレス付与方式では完全に活用するこ
とができない、その理由は輝度とコントラスト比の劣下
及びフレーム応答に起因して整列の不安定さがもたらさ
れることによる。

【００１２】

【課題を解決するための手段】本発明によれば、新しい
アドレス方法、及びいくつかのより高速応答の高密度情
報量LCD パネルの好適実施例が提供される。このアドレ
ス方法及び好適実施例は、明るい、高コントラストの、
高密度情報量のビデオ速度の表示であって、整列不安定
の恐れの無いものを提供する。

【００１３】本発明の方法では、マトリクスの行電極
は、その各々が一連のパルスを含む行信号によって連続
的に駆動される。行信号は時間的に周期性があり、フレ
ーム周期に対応する共通の周期Ｔを持つ。行信号は表示
されるべき情報又はデータとは無関係であり、直交<ort
hogonal>であり且つ正規化<normalized>されているこ
と、すなわち直交正規<orthonormal> であることを好適
とする。茲で正規化という用語はすべての行信号がフレ
ーム周期上で積分された同一の rms振幅を持つという意
味であり、また直交という用語は、もしある行電極に与
えられた信号の振幅が他の行電極に与えられた信号の振
幅と乗算されるならば、この積のフレーム周期上での積
分は０になるという意味である。

【００１４】各フレーム周期Ｔの間に、多数の列信号が
列内のピクセルの総体的な情報の状態<collective info
rmation state>から生成される。フレーム周期Ｔ内の任
意の時点ｔにおける列電圧は、列内の各ピクセルを対象
として、ピクセルが「オフ」<"off"> になろうとしてい
るならば時点ｔにおける該ピクセルの行の電圧を加算
し、ピクセルが「オン」<"on">になろうとしているなら
ば時点ｔにおける該ピクセルの行の電圧を減算すること
により得られた総和に比例する。もし直交正規行関数<o
rthonormal row functions> が２つの電圧レベル間を切
り換えるのみであるならば、上記の総和は、時点ｔにお
ける各行信号の論理レベルにその行に対応するピクセル
の情報の状態の論理レベルを掛けた排他的論理和(XOR)
積の総和として表すことができる。

【００１５】本発明の方法によって LCDがアドレスされ
る時には、各ピクセルにより認識されるピーク振幅と r
ms振幅との比は 2-5の範囲内にあり、これは高密度情報
量のLCD に対する在来型の多重化アドレス付与方式<con
ventional multiplexing addressing schemes>の場合よ
りも遙かに低いから、フレーム応答は思い切って低減さ
れる。50ms程度の時定数を持つ LCDパネルに対しては、
ピクセルはより明るい明るさの状態とより暗い暗さの状
態を持ち、従ってより高いコントラスト比を持つものと
理解される。高いピーク振幅信号によりもたらされる整
列の不安定さも同様に消滅する。

【００１６】本発明のアドレス方法のハードウェアの構
築<hardwareimplementation> には、外部のビデオ信号
源<external video source> 、ビデオデータ及び計時用
情報<timing information>を受取ってフォーマット化す
る制御器、表示データを記憶する記憶手段、行信号生成
器、列信号生成器、並びに少なくとも１つの LCDパネル
が含まれる。

【００１７】本発明のアドレス方法は、灰色段階の陰影
形成<gray scale shading>もなされるように拡張するこ
とができ、その場合には各ピクセルの情報の状態はもは
や単に「オン」と「オフ」とだけではなく、ピクセルの
陰影に対応する複数ビットの表現になる。この方法で
は、各ビットは別個の列信号を生成するのに用いられ
て、ピクセルの最終的な光学的状態は、ピクセルの情報
の状態の各ビットの効果の加重平均から定められる。

【００１８】

【実施例】本発明の原理に従って、高密度情報量・実効
<rms> 応答表示システムに対する新しいアドレス方法が
提供される。本発明のアドレス方法では、フレーム周期
中の個々のピクセルを横切るピーク電圧の大きさと１フ
レーム周期に亙って平均した rms電圧との比が、高密度
情報量表示のための在来型のアドレス方法に較べてかな
り十分に低い。このやり方で本アドレス方法は、表示の
明るさとコントラスト比とを、特に時定数（τ）が 200
msより小さい液晶パネルに対して改善した。更にこのア
ドレス方法は、完全な１フレーム周期に亙って平均した
ときの液晶を横切る正味直流コンポネント<netdc compo
nent>により生ずる（画質）劣化を除去し、それ故に表
示された画像はフレーム周期ごとに好都合に変化するこ
とができよう。更にまた、本発明は整列不安定が生起し
ないようにする。

【００１９】以下、図面により説明するが、類似の部品
にはすべて同様の引用番号や記号を付してある。

【００２０】本アドレス方法は、図１及び図２に掲げる
rms応答液晶表示(LCD) に関連して最適に記述される。
表示システム10は LCDディスプレイ12を持ち、それは図
２に極めてはっきり示されているように、間隔の近接し
た平行ガラス板14及び16を有することを好適とする。シ
ール18がプレート14及び16の周りに施されて、空隙20を
持つ密封セル<enclosed cell> が作り出され、空隙20の
寸法（ｄ）は４μm と20μm との間にあるが、更に薄い
セル空隙及び更に厚いセル空隙も知られている。ネマテ
ィック液晶素材21はセル空隙内に配置される。

【００２１】透明導電ライン<transparent conductive
lines>すなわち電極のＮ×Ｍマトリクスがプレート14及
び16の内側の面に載せられている。説明のために一般的
に、水平電極は行電極22₁-22_N と書き、垂直電極は列電
極24₁-24_M と書く。場合によっては１つ又は２つの特定
の電極を引用することが必要になろう。それらの場合に
は、ある１つの電極は、Ｎ×Ｍマトリクス中のＮ個の行
電極のｉ番目の電極、例えば22_i 但し i＝ 1ないしN 、
ということにする。同様に特定の列電極をｊ番目の電
極、例えば24_j 但し j＝ 1ないしM 、ということにす
る。以下に論ずる他のマトリクスについても同じ名付け
方を用いる。

【００２２】図１に示す電極のパターンは何百もの行と
列とを有し、行電極22₁-22_N と列電極24₁-24_M とが重な
り合うごとに、例えば行電極22_i が列電極24_jと重なり
合うところにピクセル26_ijが形成される。以下に説明す
るアドレス方法の特徴を利用するのに好都合な他の電極
パターンも可能なことは明らかであろう。例を挙げれ
ば、電極を一方のプレート上では渦巻き状<spiral patt
ern>に、もう一方のプレート上では放射状<radial patt
ern>に配列してもよいし、あるいはまた文字数字表示<a
lpha-numeric display> のセグメントとして配列しても
よい。

【００２３】ディスプレイ12の行電極22₁-22_N の各々
は、共通の周期Ｔをそれぞれが持つ周期的時間従属<per
iodic time-dependent> 行信号28₁-28_N で駆動され、共
通の周期Ｔとはフレーム周期である。以下に掲げる数式
では、行信号28_i の振幅のことをＦ_i (t) と書く。本発
明のアドレス方法に対しては、行信号28₁-28_N がフレー
ム周期Ｔに亙って周期的且つ直交正規であることが十分
条件である。

【００２４】用語「直交正規」とは「直交」と「正規」
との組合せである。数学用語としては、正規というのは
行信号28₁-28_N がすべて同じ rms振幅を持つように正規
化されているという意味であり、直交というのは、各行
信号28_i が他の行信号、例えば28_i+3 と乗算されたとき
に、そのフレーム周期に亙る積分が０になるという意味
である。

【００２５】ピクセル26の所望の情報の状態<desired i
nformation state> は、情報マトリクスＩで表され、マ
トリクスＩのエレメントＩ_ijはｉ番目の電極とｊ番目の
電極との重なり合いで定義されたピクセルの状態に対応
する。もし所望の情報パターンによればピクセル26_ijが
「オン」であるべきであれば、ピクセルの状態は−1で
あり且つＩ_ij＝−1 （論理高<logic HIGH>）である。も
しピクセル26_ijが「オフ」であるべきであれば、ピクセ
ルの状態は＋1 であり且つＩ_ij＝＋1 （論理低<logic L
OW>)である。図１では、例えば情報マトリクスのエレメ
ントＩ_ij-2というのはｉ番目の行電極と j-2番目の列電
極で定義されるピクセルの状態を指す。このピクセルの
状態が−1 に設定されると、ピクセル26は「オン」とな
る。また情報ベクトルＩ_j も情報マトリクスＩのｊ番目
の列として定義される。図１に示す部分列<partial col
umn>j-2 に対して、情報ベクトルＩ_j-2 のエレメントＩ
_ijは −1,＋1,−1,＋1,＋1 (i＝ N-4ないしN に対して） となっている。

【００２６】各列電極24₁-24_M は、それに与えられる列
信号、例えば信号30_j-2 を持つ。列信号30_j-2 の振幅
は、その列の全ピクセルを表している情報ベクトルＩ
_j-2と行信号28₁-28_N とに依存する。同様に、その他の
全列信号30₁-30_M の振幅は対応する情報ベクトルＩ_j と
行信号28₁-28_N とに依存する。以下に掲げる数式では、
時点ｔにおけるｊ番目の列に対する列信号30_j の振幅
は、Ｉ_j をｊ番目の列の情報ベクトルとするとき、Ｇ_Ij
(t) と書く。

【００２７】ｉ番目の行とｊ番目の列にあるピクセル26
_ijを横切る電圧Ｕ_ijは、行22_i に与えられる信号の振幅
Ｆ_i (t) と列24_j に与えられる信号の振幅Ｇ_Ij(t) との
差である。すなわち

【数１】 である。

【００２８】ピクセル26_ijの両端に現れる電圧の実効値
<root mean square value>（すなわち rms電圧）は

【数２】 であるから、数式(1) を数式(2) に代入すると

【数３】 となる。

【００２９】本発明の方法では、列信号30₁-30_M はすべ
ての行信号28₁-28_N の線形組合せ及び係数＋1 又は−1
として生成される。係数は列内のピクセルのピクセル状
態である。従って、Ｉ_ijをｉ番目の行におけるｊ番目の
列内のピクセルの情報状態とし、ｃを比例配分<proport
ionality> 定数とすれば、列信号30₁-30_M は各列に対し
て次のようなやり方：

【数４】 で計算される。

【００３０】行信号28₁-28_N は直交正規であると仮定す
れば、すなわち：

【数５】 と仮定すれば、数式(4) を数式(3) に代入して

【数６】 が得られる。

【００３１】「オン」ピクセルに対してはＩ_ij＝−1 で
あり、従ってピクセルの両端の「オン」 rms電圧は

【数７】 である。

【００３２】「オフ」ピクセルに対してはＩ_ij＝＋1 で
あり、従ってピクセルの両端の「オフ」 rms電圧は

【数８】 である。

【００３３】選択比<selection ratio> Ｒというのは、
ピクセルの両端に生起することのある「オン」 rms電圧
と「オフ」 rms電圧との比であり、

【数９】 と表される。

【００３４】最大選択比は、数式(7) 及び(8) を数式
(9)に代入して、Ｒを比例配分ｃに関して最大化すれば
得られ、それは

【数１０】 となる。但しｃが

【数１１】 の場合である。ある状況の下では、理論的な選択比を最
大化するものではない別の値をｃとする方が好都合かも
知れない。

【００３５】ｃを数式(11)から数式(8) に置き換えて＜
Ｕ_off ＞＝１と設定すれば、換言すれば「オフ」 rms電
圧に関するすべての電圧を正規化すれば

【数１２】 となる。

【００３６】数式(11)を数式(4) に代入すれば、列電圧
に対する関係式として

【数１３】 が得られる。

【００３７】再び図１を引用して、行信号28₁-28_N が周
波数と振幅の連続的に変化するアナログ信号である場合
には、数式(13)は様々なハードウェアの実施例でたやす
く実現されるであろう。例えば表示システム10は、各列
信号28_i の振幅Ｆ_i (t) を情報マトリクスＩ_ijのこれに
対応するエレメントと乗算する多数のアナログ乗算器を
組み込んでいることがあろう。アナログ合算器<summer>
が各乗算器の出力を合計して、電圧を対応する列電極24
₁-24_M に供給する。

【００３８】当業者は、すべての行信号28₁-28_N 及びす
べての列信号30₁-30_M に、その外観を変えるために、共
通信号Ｈ(t) を重畳<superimpose> することができる、
しかしこれは本発明の原理を変更するものではない、と
認識するであろう。このことは、数式(1) が示すように
且つ前に論じたように、それが光学的状態を決めるピク
セルの両端の電圧の差だからであって、この差はすべて
の行電極22₁-22_N 及びすべての列電極24₁-24_M に共通の
信号を重畳することにより影響を受けないからである。

【００３９】ウォルシュ<Walsh> 関数マトリクスの説明 図１に示す一般化されたアナログ行信号28₁-28_N は双レ
ベル<bilevel> 信号であり得る。双レベル信号は標準デ
ィジタル技術を用いて特に容易に生成されるという点で
有利である。ウォルシュ関数は、行アドレス付与信号に
使用できる双レベル直交正規関数の一例である。ウォル
シュ行信号は、Ｗ_ijを 2^S × 2^S ウォルシュ関数マトリ
クスのエレメントでその値は＋1 か−1 であるとすると
き:

【数１４】 という形をとる。指数ｉはウォルシュ・マトリクスのｉ
番目の行に対応すると同時にディスプレイのｉ番目の行
に対応する。ウォルシュ・マトリクスの列は、フレーム
周期Ｔを 2^S 個の等しい時間間隔Δt に分割した時間軸
<time axis> に対応する。また指数ｋは、数式(14)中に
出て来るように、ｋ番目の時間間隔Δｔ_k を示す。ウォ
ルシュ・マトリクスのエレメントはその値が＋1 か又は
−1 のどちらかであるから、振幅Ｆ_i (t) は２つの値の
うちのどちらか１つ、すなわち時間間隔Δｔ_k の各々に
対して

【外１】 のうちのどちらかであると仮定する。

【００４０】列信号30₁-30_M は数式(14)を数式(13)に代
入すれば得られるのであって：

【数１５】 となる。

【００４１】32×32(s＝5)のウォルシュ関数マトリクス
40の一例が図３に示され、このマトリクスの対応する行
から導かれるウォルシュ波の１周期が図４に示される。
各周期の終わりにウォルシュ波は反復する。図３及び図
４の例では、ウォルシュ関数がシーケンシー<sequency>
の順に並べてあり、各ウォルシュ波のシーケンシーはそ
の１つ前のウォルシュ波のシーケンシーより１だけ大き
い。「シーケンシー」というのは、各ウォルシュ波が１
フレーム周期の間に電圧ゼロの線と交差する（すなわち
転移<transition>が起きる）回数のことであって、図４
では各ウォルシュ波の左端にそのシーケンシーが記入し
てある。

【００４２】ウォルシュ関数は、その各々が 2^S 個の時
間間隔を持つ 2^S 個の関数の完全なセットとなってく
る。もしディスプレイ12のマトリクス行数Ｎが２の冪乗
でないならば、行信号28₁-28_N は、もう一つ上の２の冪
乗に対応する次数すなわち2^S-1 ＜Ｎ≦ 2^S なる次数を
持つウォルシュ関数マトリクスから選定されなければな
らない。ウォルシュ・マトリクスは、直交性の条件によ
り同じ行信号28_i が一回より多く使われることを許され
ないから、ディスプレイに等しいかそれより多い行数を
持たなければならない。例えば、Ｎ＝ 480（すなわちデ
ィスプレイ12が28₁-28₄₈₀ という 480個の行を持つ）な
らば、 480個の相異なるすなわち固有の<different or
unique> 行信号が、 512個の時間間隔Δt を持つ 512個
のウォルシュ関数のセットから選択される。この例では
S＝9 である。

【００４３】ディスプレイ12が、数個の別々にアドレス
可能なスクリーンの一部分に区分けできることは明らか
である。例えば、 480行のディスプレイ12が２つの等し
い部分に分割されたとすると、このディスプレイ12の各
部分はそれぞれ 240行のディスプレイであるかのように
アドレスされるであろう。この例でいえば、Ｎ＝ 240
で、行信号28₁-28_N は 256個の時間間隔Δt を持つ 256
個のウォルシュ関数のセットから選択されるのである。

【００４４】図５にウォルシュ関数マトリクス42の一般
形が示される。エレメントＷ_u,v （但し、u,v ＝ 0,1,
2, …,2^S-1)は、もし各エレメントが数式

【数１６】 で定義されているならば、上述のシーケンシー序列を持
つ。但し茲でｉは、行の位置を示す十進数ｕの二進数表
現のｉ番目の桁又は列の位置を示す十進数ｖの二進数表
現のｉ番目の桁とし、すなわち

【数１７】 及び

【数１８】 とし、また、 u_i 及び v_i は０か又は１であり、且つ

【数１９】 とする。

【００４５】数式16中の総和が、もし奇数であるならば
Ｗ_u,v ＝−1 であり、もし偶数であならばＷ_u,v ＝＋1
である。

【００４６】数式16ないし数式19を用いて、マトリクス
42のすべてのエレメントが定められる。例えば、８次の
（すなわち s＝3 の）ウォルシュ・マトリクス中の第６
行、第４列の（すなわちＷ_5,3 の）エレメントを決定す
るためには、数式17及び数式18の指示する演算を実行し
なければならない。詳しく云えば

【数２０】 だから

【数２１】 となる。また同様に

【数２２】 だから

【数２３】 となる。

【００４７】上記の数式21で得られたｕの値を、数式19
のうちの該当するものと置換するならば、

【数２４】 が得られ、数式23と数式24とを組合せれば、

【数２５】 が得られる。この結果の総和を求める（数式16）なら
ば、Σ＝２となり、従ってＷ_5,3 ＝ (−1)² ＝１とな
る。

【００４８】マトリクス42のその他のエレメントもすべ
て同様の計算を実行することにより決定される。この計
算は各フレーム周期に対してリアルタイムで実行できる
であろうが、これを一回だけ実際に行って、以後の使用
のためにROMに記憶させて置くのが好適であろう。マト
リクス42のウォルシュ関数波形は

【数２６】 という特性を持つ直交正規関数の完全なセットを形成す
る。但し茲で

【数２７】 とする。（いわゆるクロネッカー<Kronecker> のデル
タ）

【００４９】擬ランダム２進数列<Pseudo Random Binar
y Sequences> 双レベル直交正規行信号28₁-28_N のもう１つのクラス
が、最大長擬ランダム２進数列<maximal length Pseudo
Random Binary Sequences(PRBS)> 関数として知られて
いる関数のクラスから得られる。

【００５０】PRBS関数は、図６に示すような、シフトレ
ジスタ36及びこれに伴う排他的論理和<exclusive-or>フ
ィードバック・ゲート37−39を持つ一般的シフトレジス
タ回路35から生成することができる。かような回路は実
用的には以上のように実現できるし、あるいは ROMに記
憶された結果を持っているコンピュータ上でPRBS関数を
生成するモデルとして用いることもできる。

【００５１】シフトレジスタが x₁ − x_S で表されるあ
る初期論理状態にあるということから始めて、クロック
・パルスがレジスタに与えられ、それは前方向には出力
段の方に種々の段階の論理状態を順次シフトし、後方向
には排他的論理和ゲートへの接続により定められたとこ
ろにより入力段に新しい論理状態を順次供給する。ある
数のクロック・パルスが来た後でシフトレジスタは初期
状態に戻り、出力の２進数列は繰り返しを始める。繰り
返しを始める前の出力数列の長さは、フィードバック・
ループに含まれる段階の数と位置とによって定まる。ｓ
段のレジスタに対して、非繰り返し数列の長さＬは Ｌ
＝ 2^S −1 である。最大長の数列を生成するフィードバ
ック接続を一覧表にすれば、次の表１に掲げる通りであ
る。

【表１】

【００５２】論理状態を電圧レベルとして考え、また論
理０を +1 に、そして論理１を -1に置き換えると、排
他的論理和演算は普通の乗算に変換される。以下の記述
では表２に示すように、論理状態の定義としてこれを採
用する。

【表２】

【００５３】表１に示すような、段階３と１でフィード
バック接続を持つ３段シフトレジスタの簡単な実例を考
える。３つの段階に対して初期論理状態が -1, +1, +1
であるということから出発し、それに続くシフトレジス
タの状態は、レジスタが最初のクロック・パルスで初期
化されたものとし、ｎ番目のクロック・パルスが与えら
れた後のレジスタのｉ番目の段階の論理状態をx_i (n)
とするとき、次の帰納的関係式<recursive relations>

【数２８】 によって順次定められる。最初のクロック・パルス及び
それに続くクロック・パルスの後の、シフトレジスタの
状態を一覧表にすれば、次の表３に掲げる通りである。
この場合にあっては、シフトレジスタの状態及び出力２
進数列は、７サイクル後に繰り返される、すなわち x_i
(n) ＝ x_i (n+7) である。

【表３】

【００５４】もう１つの実例として、８段シフトレジス
タに基づき、次の帰納方程式から得られる 255サイクル
最大長PRBS関数を考える。 s＝8 に対し表１に掲げるフ
ィードバック接続を作れば、帰納方程式は

【数２９】 となる。

【００５５】PRBS関数のＬ×Ｌマトリクスが次のように
定義される：第１行はPRBS関数そのもの、すなわち P_1j
＝ x_S (j) であり、それに続くマトリクスの各行はその
１つ前のものから１サイクルの循環シフトで導かれると
するのである。従って第２行は P_2j＝ x_S (j+1) であ
り、第ｉ行は P_ij＝ x_S (j+i-1) である。最大長PRBS関
数は、シフトされた変形<version> に殆ど直交している
<nearly orthogonal> という性質、すなわち

【数３０】 の故に興味がある。PRBS関数を用いる列電圧に対する関
係式は、ウォルシュ関数に対する数式15と同様であっ
て、ただウォルシュ・マトリクスのエレメントＷ_ikをPR
BSマトリクスのエレメントＰ_ikに置き換えたところだけ
が違う。

【００５６】スウィフト関数<Swift Functions> 既に論じたように、図１のアナログ行信号28₁-28_N は、
アナログ回路素子で生成された波形を使って実現でき
る。しかし、もし行信号28₁-28_N がウォルシュ関数又は
PRBS関数のディジタル表現であるならば、本発明のアド
レス方法のハードウェア構築はディジタル論理を使って
可能である。更に、表示システム10の表示機能を向上さ
せるために、スウィフト関数と呼ばれる４番目のクラス
の関数を説明する。スウィフト関数は、例えばウォルシ
ュ関数又はPRBS関数から導くことができる。

【００５７】〔ウォルシュ関数に基づくスウィフト関
数〕スウィフト・マトリクスはウォルシュ・マトリクス
42からＮ行を選択することにより導かれる。選択される
行は、最高のシーケンシーを持つシーケンシーの順に並
べたウォルシュ波のセットから導かれるのを好適とす
る。

【００５８】シーケンシーが高い方の行を用いる事の１
つの利点は、ウォルシュ・マトリクス42の最初の行を用
いるに及ばないことである。最初の行はそれが常に +1
である点が独特であるのに対し、それ以外の行はすべて
同数の正の振幅の時間間隔と負の振幅の時間間隔とを持
っている。最初の行を考慮に入れないことは、ピクセル
電圧がフレーム周期に亙って平均されているときには、
ディスプレイ12のピクセルを横切る正味直流コンポネン
トにより生じる画質劣化を除去する。ピクセルを横切る
平均正味直流コンポネントは、周期の全時間間隔Δt に
亙り平均された列電圧振幅 G_I (t) と行電圧振幅 F
_i (t) との差から定まる。

【００５９】スウィフト波形 S_i が用いられる時には正
味直流コンポネントにより生じる画質劣化がないから、
各フレーム周期後に行信号28₁-28_N 及び列信号30₁-30_M
を反転する必要はない。更に、本発明では表示情報は各
フレーム周期後に変更するのが好適であろう。

【００６０】スウィフト・マトリクスはそのＮ行のうち
の一部分をランダムに反転することにより更に変形する
ことがだきる。反転は選定された行の各エレメントに -
1 を掛けることにより行われる。１つの好適実施例で
は、スウィフト・マトリクス中の約半数の行が反転され
る。こうして任意の時間間隔に対し、約半数の行が

【外２】 という電圧を受け取り、残りの行が

【外３】 という電圧を受け取る。それ以外の時間間隔に対して
は、異なる行が

【外４】 という電圧に対して選択されるという以外は、この割合
は殆ど同じままである。

【００６１】このやり方でスウィフト波を反転すること
は直交性にも正規性にも影響しないが、種々の幅の縞や
格子<stripes or checker-boards> が表示される時に起
きるであろうような、ある種の共通情報パターンの可能
性を除去して、情報ベクトルＩ_j とスウィフト関数ベク
トルとの間に異常に高いか又は異常に低い整合数を生成
することになり、従ってある時間間隔に対して大きなＧ
_Ij電圧を生成することになるであろう。

【００６２】スウィフト・マトリクスはまた、行の順序
を入れ替えることにより変形することもできる。これは
直交正規性に影響しないし、ある状況の下では表示スト
リーキング<streaking> 効果を減少させるのに用いるこ
とできる。

【００６３】〔最大長PRBSに基づくスウィフト関数〕最
大長PRBS関数は、大きいＬに対して殆ど直交ではあるけ
れども、本発明のマトリクス・アドレスにこの形で使わ
れると、やはり漏話を誘起するであろう。最大長PRBS関
数から理論的に直交する関数を得るためには、もう１つ
余分の時間間隔をPRBS関数に付け加えて、この時間間隔
中にはスウィフト関数の値を強制的に常に +1 か又は -
1 かのいずれかにさせることにより、新しいスウィフト
関数のセットが創成される。すなわち Ｐ_i(L+1)＝ +1
又は -1 である。その結果、今やパルス列は、所望の直
交正規性

【数３１】 を具える正確に 2^S 個の時間間隔を持つ。

【００６４】関数が正味直流値を持たないことを保証す
るためには、Ｐ_i(L+1)＝ +1 を選ぶのが好適である、す
なわち

【数３２】 である。

【００６５】これらのスウィフト関数でアドレスされた
表示は、ウォルシュ関数に基づくスウィフト関数でアド
レスされた表示よりも更に均一な外見を与えるように思
われる。このことはPRBS関数がすべて同一の周波数容量
を持つからであり、従ってディスプレイのRC負荷による
行波形の減衰は総ての行に対してほぼ同一だからであ
る。

【００６６】ウォルシュ関数に基づくスウィフト関数へ
の同様のやり方では、現在のスウィフト・マトリクスの
約半数の行が、それに -1 を掛けることにより反転する
のが好適である。

【００６７】〔その他の直交正規双レベル関数に基づく
スウィフト関数〕当業者はすぐ認識されるであろうよう
に、スウィフト関数用に使用できた直交正規双レベル関
数の数には実際上限定はない。例えば上述のウォルシュ
関数に基づくスウィフト関数は、スウィフト・マトリク
ス中の任意の数の列を単に入れ替えるだけで、完全に異
なるスウィフト関数のセットに変換できたのであって、
その手順は直交正規性には影響しない。云うまでもなく
同じことは最大長PRBSに基づくスウィフト関数に対して
も成り立つのである。スウィフト関数は任意の数の列を
反転することによっても、換言すればそれらの列に -1
を掛けることによっても、変換できた。しかしそれは望
ましいものではなかった、と云うのは、直交正規性こそ
維持するものの、この変換は一般的にピクセルを横切る
正味直流電圧を誘起し、それを除去するために１フレー
ム周期置きにすべての駆動レベルを反転することが必要
になるからである。

【００６８】スウィフト関数を用いる列電圧を表す関係
式は、ウォルシュ関数について導かれた数式15と同様で
あるが、ただウォルシュ・マトリクスのエレメントＷ_ik
をスウィフト・マトリクスのエレメントＳ_ikに置き換え
たところだけが違う。

【００６９】〔列信号の振幅〕数式15中の総和（Σ）に
ついて検討すると、任意の所与の時間間隔Δt _k に対し
て、列信号30_j の振幅Ｇ_Ij(t) が総和の大きさ<magnitu
de> に依存するものであることは明らかである。この総
和は、情報ベクトルＩ_j 中のエレメントがスウィフト列
ベクトルＳ_k と整合する回数（すなわち +1 が +1 に整
合する又は -1が -1 に整合する回数）から不整合（す
なわち +1 と -1 又は -1 と +1 ）となる回数を引いた
ものである。整合と不整合の総数は加え合わせればＮと
ならなければならないから、数式15は

【数３３】 となり、茲でＤ_k というのは、情報ベクトルＩ_j と、ウ
ォルシュ関数かスウィフト関数か又はPRBS関数のマトリ
クスのｋ番目の列とが整合する回数である。従って列電
圧は、Ｎ整合があるか０整合があるかによって、大きけ
れば＋(N・F)^1/2 に等しいし又は小さければ−(N・F)
^1/2 に等しいであろう。しかし、スウィフト・マトリク
ス中でそうなっているように、マトリクスＳ_ik中の列エ
レメントの符号がランダムに分布しているものとすれ
ば、情報ベクトルＩ_j のすべてのエレメントが、スウィ
フト・マトリクスの列Ｓ_k と一つも違わず整合している
か又は一つも違わず不整合の確率は極めて小さい。殊に
高密度情報量のディスプレイであるディスプレイ12のよ
うに行数Ｎが大きい場合にはそうである。ある種の情報
パターンのためのある種のウォルシュ・マトリクスの列
の整合確率は際立って高いのであって、これがスウィフ
ト関数マトリクスの使用を好適とする１つの理由であ
る。

【００７０】Ｄ整合の生起する確率 P(D) は

【数３４】 で表すことができる、但し茲で

【外５】 は、Ｎ個の相異なるものから同時にＤ個を取り出す組合
せの数を与える二項係数であり、

【数３５】 で定義されている。

【００７１】ＮとＤが大きい場合、二項分布は正規分布
で近似できる。従って数式34は

【数３６】 となる。

【００７２】整合数は、 D＝N/2 のときに最も高い確率
で起きることは、式36から明らかであり、これは数式33
によれば、列電圧が０のときである。最も高い確率を与
える値であるN/2 からＤが離れれば離れるほど、列電圧
は大きくなるが、一方、この条件は、それにつれて一層
起こり難くなる。完全な１フレーム周期で（すなわち1
≦ｋ≦ 2^S である各時間間隔Δt _k で考えて）平均的に
生じる最大列電圧は、P(Ｄ′)= 2^-Sであるような値Ｄ′
について方程式36を解いてこれを方程式33に代入するこ
とにより得られる。こうして得られた完全な１フレーム
周期で生じる最も確率の高いピーク列信号電圧の大きさ
Ｇ_peakは

【数３７】 で与えられる。

【００７３】ピクセルを横切る電圧は、行電圧と列電圧
との差である（数式１）から、ピクセルを横切って生じ
る最大電圧の大きさＵ_peakは

【数３８】 であり、これはまた、＜Ｕ_off ＞が正規されている、す
なわち＜Ｕ_off ＞＝1 であるから、フレーム周期中に生
じるピーク電圧の大きさと「オフ」rms 電圧との比であ
る。「フレーム応答」の効果を最少にするためには、Ｕ
_peakを出来るだけ＜Ｕ_off ＞に近づけることが望まし
い。例を挙げれば、ディスプレイが 240の多重化された
<multiplexed> 行を持ち(N＝240)、 s＝8 のときには、
方程式12及び方程式38から、Ｕ_peak／＜Ｕ_off ＞＝2.39
となる。多数のフレーム周期Ｔに亙って、更に高いピ
ーク電圧が生じている可能性は大きいが、しかしそれに
も拘らず、Ｕ_peak／＜Ｕ_off ＞という比が5：1 を超え
ることは極めて稀である。この比は、高密度情報LCDに
対する在来からのアドレス方法によるときの結果である
12.06 という値よりは格段に低い。

【００７４】〔スウィフト関数駆動への光学的応答〕図
７及び図８に示すのは、ピクセルを横切る波形Ｕ_ij(t),
例えば図１の26_ij等であって、これは、ディスプレイ12
を STN表示とするときのスウィフト関数駆動の場合に対
する数個のフレーム周期Ｔに係わるものである。Ｕ
_ij(t) は、パルス31及び32のようなかなり低い振幅のパ
ルスを多数含んでおり、それはフレーム周期の全部に亙
って起こっている。全フレーム周期を通して多数の低い
振幅のパルスを持つピクセルを供給することにより、フ
レーム応答はほぼ避けられる。その結果としての明るさ
とコントラスト比の向上は、200ms より小さい時定数を
持つディスプレイ12に対し特に顕著である。

【００７５】図８は、ピクセル26_ijの波形Ｕ_ij(t)への
光学的応答を表している。上から書き込んだ指示線33及
び34が示すように、伝送された輝度<luminance> は、ピ
クセル26_ijが「オン」状態にあるフレーム周期 FP1及び
FP2の間と、ピクセル26_ijが「オフ」状態にあるフレー
ム周期FP7及びFP8 の間とにおいては、相対的に一定で
ある。フレーム周期 FP1及びFP2 の間においては、ピク
セル26_ijの伝送された輝度は、相対的に一定の輝度が減
少したフレーム応答の結果であるが故に、観察者に明る
く見える。同様に、フレーム周期 FP7及びFP8 の間に
は、ピクセル26_ijは、より大きなフレーム応答を示すピ
クセルより暗く見える。

【００７６】〔列信号に必須のレベル数〕数式33から分
かるように、各時間間隔に対して、Ｇ_Ij（Δｔ）は、情
報ベクトルＩ_j とスウィフト関数ベクトルとの対応する
エレメント間の全整合数Ｄにより定まる離散的<discret
e>電圧レベルであるとする。Ｄは一般的に０とＮの間の
任意の整数値を取ることができるから、最大では N＋1
個の電圧レベルが可能である。しかし、数式34及び数式
36に従えば、すべてのＤの値の確率が等しい訳ではなく
て、詳しく云えば、N/2 に近いＤの値は、両端の０又は
Ｎに近いＤの値よりも遙かに起こり易いのである。従っ
て、本発明のアドレス方法を実用的に具体化するのに必
要な実際のレベル数は N＋1 よりはかなり小さい。必要
とされる最少のレベル数は、平均的には、フレーム周期
中に、すなわち情報ベクトルＩ_j がフレーム周期の 2^S
個のスウィフト・ベクトル全部と比較し終わった後に、
少なくとも１回起きているようなレベルである。Ｄ整合
が１フレーム周期中に起きる平均回数 F(D) は、フレー
ム周期の 2^S 個の時間間隔に数式34又は数式36の確率関
数 P(D) を乗算することにより定められる。従ってフレ
ーム周期中に少なくとも１回起きるというＤの値は次の
条件

【数３９】 を満足させるＤの値である。

【００７７】この条件を満足させるＤの異なる値の数を
加算することにより、必要とされる電圧レベルの最少数
が得られる。その結果、数式36を使えば

【数４０】 となる。

【００７８】数式40に既知の値を代入すれば、最大可能
なレベル数のうちの僅かの部分のみが、本発明のアドレ
ス方式<addressing scheme> のために実際に必要であ
る、ということが判る。例えば、 N＝240, s＝8 を数式
40に代入すれば、最少は35レベルという結果になる。こ
れは最大可能なレベル数が 241レベルというのに対して
かなり低い。

【００７９】図９には 240行のマトリクス中での整合数
Ｄを横軸にして F(D) がプロットされている。このグラ
フは鐘状の曲線で、各フレーム周期Ｔに対し 103個の整
合が１回生起することを示している。生起回数は 120整
合のところで13回にまで増加し、再び減少して 137整合
のところでは１回の生起になる。図９によれば、１フレ
ームの間に完全な画像をほぼ表示するには、最少で約35
レベルが必要なのであって、それは一般的に期待される
241レベルではないのである。

【００８０】云うまでもなく、F(D)＜1 であるというこ
とが、Ｄのこの値は決して生起しないことを意味するも
のではない。それはただ、該Ｄの値が多分生起するに違
いない以前に、１つより多いフレーム周期が経過してい
ることを意味するものである。例えば、F(D)＝0.1 ある
いは F(D)＝0.01 というのは、該Ｄの値が多分生起す
るに違いない以前に、平均して10フレーム周期、あるい
は 100フレーム周期が経過している筈である、という意
味である。この極めて急速に指数的に下がって行く正規
分布曲線は、本発明のアドレス方式を実用的に構築する
のに必要なレベル数が、最少数よりさほど大きくはなら
ないことを保証している。

【００８１】〔特殊スウィフト・マトリクスに対するレ
ベル数の減少〕本発明のいくつかの実施例では、列電極
24₁-24_M に現れる電圧レベルの数を、絶対的な最少にま
で減らすのが有利なこともある。例えばもし列信号30₁-
30_M が、ディジタル入力に基づく複数の固定した電圧レ
ベル間で切り換えられるアナログ・マルチプレクサの出
力により生成されているならば、このことは特に重要で
ある。

【００８２】あるスウィフト・マトリクスは、任意の列
ベクトル中の +1 エレメントの全数が常に偶数であるか
又は常に奇数である、という特別の性質を持っている。
例えば、16個の最低シーケンシー波を除去した 256行ウ
ォルシュ・マトリクスに基づく 240行スウィフト・マト
リクスでは、各列が偶数個の +1 エレメントを持ってい
る。このスウィフト・マトリクスが偶数個の行を反転す
ることにより更に変形されたとしても、この結果は保存
される。もし奇数個の行が反転されれば、各列内の +1
エレメントの全数は奇数となろう。

【００８３】列信号30₁-30_M が必要とする電圧レベルの
数は、これらの特殊スウィフト・マトリクスを使用し、
情報ベクトルＩ_j中の +1 エレメントの数を常に偶数又
は常に奇数に強制的にしてしまうことにより、通常の数
から半分に削減することができる。これらの条件下で
は、スウィフト列ベクトルＳ_k と情報ベクトルＩ_j との
間の整合の数Ｄは、両端を含んで０とＮとの間にある常
に偶数か又は常に奇数に強制的にさせられてしまうか
ら、レベル数は半分に削減されるのである。列パリティ
<parity>と情報パリティと行パリティとのすべての可能
な組合せ及びその結果である整合パリティ、並びに減少
したレベル数を一覧表にすると、次の表４の通りであ
る。

【表４】

【００８４】一般情報ベクトルＩ_j が偶数個の +1 を持
つ確率と奇数個の +1 を持つ確率とは同じである。それ
故、このレベル縮小方式を使用するためには、誤ったパ
リティを持つ情報ベクトルＩ₁-Ｉ_M は、正しいパリティ
に変更されなければならない。これを達成する１つのや
り方は、パリティ検定としてマトリクス行を別にもう１
行付け加え、その対応する列情報エレメントを +1 か又
は -1 に設定して正確なパリティが保証されるようにす
る。最後のマトリクス行上に表示される情報パターン
は、必然的に無意味なものであろうが、視聴者を混乱さ
せないように遮蔽する<masked off>ことができよう。あ
るいはその代わりに、最後のマトリクス行を「架空」<
"phantom"> 又は「虚」<"virtual"> 行として構築し、
これは電子的には存在するが、実在の表示行電極には接
続されていないものとすることもできよう。

【００８５】例えば 240行ディスプレイ(N＝240, s＝8)
に、本発明によるこのレベル縮小方式を使用すると、必
要なレベルの最少数は35から約18に減少する。

【００８６】本発明のハードウェア構成と動作説明 〔望ましい一般的実施例〕図10に示すのは、本発明を具
体化するための１つの実施例のブロック図である。諸実
施例の説明はスウィフト関数<Swift functions> を用い
て行なうが、他の関数を用いてもよいのは当然である。

【００８７】表示システム10は、表示部<display> 12、
列信号生成器50、記憶手段<storagemeans> 52、制御器<
controller>54、および行信号生成器56を含む。データ
・バス58は、制御器54と記憶手段52とを電気的に接続す
る。同様に第２のデータ・バス60は、記憶手段52を列信
号生成器50に接続する。タイミング・制御バス<timing
and control bus>62は、制御器54を、記憶手段52、列信
号生成器50および行信号生成器56に接続する。バス68
は、行信号生成器56の行信号情報を列信号生成器50に供
給する。同時にバス68は、行信号生成器56を表示部12に
電気的に接続する。制御器54は、外部バス70を介して外
部情報源（図示せず）からのビデオ信号を受信する。

【００８８】バス70上のビデオ信号には、ビデオ表示デ
ータ、およびタイミング・制御信号の双方を含む。この
タイミング・制御信号には、水平・垂直同期情報<sync
information>を含むこともある。ビデオ信号を受ける
と、制御器54はその表示データをフォーマット化してこ
れを記憶手段52に伝送する。次いでデータは、記憶手段
52からバス60を介して列信号生成器50へ伝送される。

【００８９】タイミング・制御信号は、バス62に沿っ
て、制御器54、記憶手段52、行信号生成器56、および列
信号生成器50の間で交換される。

【００９０】次に図11を参照しながら、表示システム10
の動作を図10の実施例と関連させて説明する。図11に示
すのは、図10の実施例によって行なわれる動作の順序、
すなわち段階<step>の要点を説明する流れ図である。

【００９１】段階72として示すように、映像データ、タ
イミング、制御の各情報は、外部ビデオ信号源から制御
器54が受信する。制御器54は、１ブロックのビデオデー
タを集積し、これをフォーマット化した後、その結果を
記憶手段52に伝送する。

【００９２】記憶手段52には、その第１記憶回路74では
制御器54からフォーマット化して送られてきたデータを
集積<accumulate>し、その第２記憶回路76ではこの表示
データを後の利用に備えて蓄積<store> する機能があ
る。

【００９３】制御器54に供給される制御信号に応答し
て、記憶手段52はフォーマット化された表示データを記
憶回路74に集積する（段階78）。集積段階78は、Ｎ行Ｍ
列の画素に対応する表示データの集積が終了するまで続
く。

【００９４】１フレーム分全体の表示データの集積が終
ると、制御器54は制御信号を生成し、これにより表示デ
ータの、記憶回路74から76への転送が開始する（転送段
階80）。

【００９５】表示システム10の動作のこの時点で、制御
器54は、ほぼ同時並行して行なわれる３種類の動作を起
動<initiate>する。第１に、制御器54からのの起動によ
り、新たなビデオデータの受入れ（段階72）、および１
個の新たなデータフレームの集積（段階78）が、ともに
記憶回路74において開始する。第２に、制御器54からの
起動により、記憶回路76に蓄積された表示データが、振
幅 Ｇ_I1（Δｔ_k ）−Ｇ_IM（Δｔ_k ） を有する列信号30₁ −30_M への変換を開始する。すなわ
ち段階82の開始である。第３に、制御器54からの指令に
より、行信号生成器56は、時間間隔Δｔ_k に対応するス
ウィフト・ベクトルＳ（Δｔ_k ）を列信号生成器50およ
び表示部12に供給する。この第３の動作は、スウィフト
関数ベクトル生成段階84に相当し、この段階の中では、
スウィフト関数ベクトルＳ（Δｔ_k ）の生成か、さもな
くば列信号生成器50に対する該ベクトルの選択的な供給
が行なわれる。スウィフト関数ベクトルＳ（Δｔ_k ）
は、同時に表示部12に対して直接供給される。

【００９６】上述のように、Ｎ個のスウィフト関数Ｓ_i
は、それぞれ行信号生成器56によって各行あたり１個ず
つ供給される。このＮ個のスウィフト関数Ｓ_i は時間的
に周期性があり、その周期は少なくとも２^S 個の時間間
隔Δｔ_k （ｋ＝１〜２^S ）に分割されている。従って、
全部でＮ個の互いに異なるスウィフト関数Ｓ_i が存在
し、それぞれ表示部12の各行22に対応し、それぞれ２^S
個の時間間隔Δｔ_k に分割されている。１個のスウィフ
ト関数ベクトルＳ（Δｔ_k ）は、ある特定の時間間隔Δ
ｔ_k におけるＮ個のスウィフト関数Ｓ_i のすべてにより
構成される。時間間隔Δｔ_k は少なくとも２^S 個存在す
るので、スウィフト関数ベクトルＳ（Δｔ _k ）は少なく
とも２^S 個存在する。スウィフト関数べクトルＳ（Δｔ
_k ）は行信号生成器56によって表示部12の各行22に加え
られ、従ってΔｔ_k の時間間隔にあっては、スウィフト
関数ベクトルＳ（Δｔ_k ）の各成分Ｓ_i が、それぞれ対
応する行22_i に対しで加えられることになる。スウィフ
ト関数ベクトルＳ（Δｔ_k ）は、列信号生成器50によっ
て、振幅Ｇ_I1（Δｔ_k ）ないしＧ_IM（Δｔ_k ）を有する
列信号30₁ −30_M を生成するためにも用いられる。

【００９７】記憶回路76に蓄積された表示データは、段
階82で列信号生成器50に供給される。この場合、データ
は情報ベクトルＩ_j の形で列信号生成器50に供給され、
情報ベクトルＩ_j の各成分Ｉ_ijがｊ番目の列の対応する
ピクセルの表示状態を示すこととなる。表示部12のＭ個
のピクセル列のそれぞれに対して各１個の情報べクトル
Ｉ_j が供給される。

【００９８】列信号発生段階86においては、各情報ベク
トルＩ_j はスウィフト関数ベクトルＳ（Δｔ_k ）と組み
合わされて、ｋ番目の時間間隔に対応する、ｊ番目の列
のための列信号30_j を生成する。振幅Ｇ_Ij（Δｔ_k ）を
有する列信号30₁ないし30_M が、各時間間隔Δｔ_k に対
応して表示部12のＭ個の列のそれぞれに対して生成され
る。時間間隔Δｔ_k に対応するすべての列信号30₁ ない
し30_M の振幅Ｇ_Ij（Δｔ_k ）の計算が終ると、これらす
べての列信号30₁ ないし30_M が時間間隔Δｔ_kの間にバ
ス69を経由して、一斉に列電極24₁ ないし24_M に出現す
る。同時に、ｋ番目のスウィフト関数ベクトルＳ（Δｔ
_k ）が、バス68を経由して表示部12の行電極22₁ ないし
22_N に加わえられるのは、段階88として示した通りであ
る。

【００９９】列信号30₁ ないし30_M が出現してしまう
と、ｋ＋１番目のスウィフト・ベクトルＳ（Δｔ_k+1 ）
が選択され段階82−88が繰り返されるが、これは判断段
階<decision step> 89の「ｎｏ」の枝で示す通りであ
る。２^s 個のスウィフト関数ベクトルＳ（Δｔ_k ）のす
べてが情報ベクトルＩ₁ −Ｉ_M のすべてと結合を終る
と、段階89の判断枝「ｙｅｓ」が制御器に対して、制御
器は段階80に戻って集積済みの情報ベクトルＩ₁ −Ｉ_M
のフレームを記憶手段76に転送せよ（段階80）、との指
示を与え、こうして全過程が繰り返される。

【０１００】〔統合駆動器<Integrated Driver> の実
現〕次に図12を参照すると、表示システム10に関する今
１つの望ましい実施例が示され、ここでは記憶手段52
（図10）が回路90のなかで列信号生成器と合体してい
る。回路90は複数の統合駆動器ＩＣ<integrated driver
integrated circuits(ICs)>91₁ −91₄ を含んでいる。
行信号生成器56には、１個のスウィフト関数生成器96お
よび複数の行駆動器ＩＣ<row driver ICs>98₁ −98₃ を
含むことが示されている。当業者には自明のように、Ｉ
Ｃである91₁ −91₄ および98₁ −98₃ の個数は表示部12
の行と列の数に依存する。

【０１０１】スウィフト関数生成器96には、図６に示し
た類いの回路を含ませることにより、各時間間隔Δｔ_k
ごとにスウィフト関数Ｓ（Δｔ_k ）を生成することもで
きる。しかし、スウィフト関数生成器96は、スウィフト
関数を内蔵したＲＯＭを含む形態の方が望ましい。スウ
ィフト関数生成器96の出力バス97は、統合駆動器ＩＣの
91₁ −91₄ および行駆動器ＩＣの98₁ −98₃ に接続され
る。

【０１０２】行駆動器ＩＣ98₁ −98₃ としては、日立ア
メリカ社から入手可能な、部品番号HD66107 の集積回路
に類似したものが望ましい。図12において、行駆動器Ｉ
Ｃの98₁ −98₃ は、それぞれ表示部12の 160行を駆動す
る能力がある。Ｎ＝480 の場合、こうした行駆動器ＩＣ
として98₁ −98₃ の計３個が必要になる。行駆動器ＩＣ
の98₁ −98₃ は表示部12の電極22₁ −22_N に対し、 101
₁ − 101₃ で図示するように周知の方法で電気的接続が
行なわれる。同様に、駆動器ＩＣの91₁ −91₄ は列電極
24₁ −24_M に対し、 104₁ − 104₄ で図示するように周
知の方法で電気的接続が行なわれる。

【０１０３】図10に前掲した実施例と同様、制御器54は
バス70を経由して外部のビデオ信号源からビデオ・デー
タと制御信号を受け取り、このビデオ・データをフォー
マット化し、タイミング制御信号と制御信号<timing co
ntrol and control signals>を統合駆動器ＩＣの91₁ −
91₄ 、スウィフト関数生成器96、および行駆動器ＩＣの
98₁ −98₃ へ供給する。制御器54は、制御バス62とフォ
ーマット化データ・バス58とにより、統合駆動器ＩＣの
91₁ −91₄ に接続される。制御器54はまた、制御バス62
により、行駆動器ＩＣの98₁ −98₃ およびスウィフト関
数生成器96に接続される。制御バス62に現れる信号によ
り、スウィフト関数生成器96は、統合駆動器ＩＣの91₁
−91₄ および行駆動器ＩＣの98₁ −98₃ に対して、その
次の順番にあたるスウィフト関数ベクトルＳ（Δ
ｔ_k+1 ）を供給する。

【０１０４】次に行駆動器ＩＣ98₁ の動作を図13を用い
て説明する。ここでは行駆動器98₁ のみを扱うが、98₁
−98₃ が何れも同様な動作をするのは当然である。

【０１０５】行駆動器ＩＣの98₁ の内部では、ｎ要素<e
lement> のシフト・レジスター 110がバス 112によりｎ
要素のラッチ<latch> 111に対し電気的に接続されてい
る。ラッチ 111は更にバス 114によりｎ要素のレベル・
シフター<level shifter> 113に電気的に接続されてい
る。ここで望ましい構成としては、ｎ要素のレジスター
110、ラッチ 111、レベル・シフター 113が、１個の行
駆動器ＩＣとして表示のＮ行全部を収容できるに足る大
きさを有すること、すなわちｎ＝Ｎが成立することであ
る。しかし、複数個の行駆動器ＩＣを用い、行駆動器Ｉ
Ｃの個数のｎ倍が少なくともＮになるように構成しても
よい。こうした場合には、チップ・イネーブル入力<chi
p enable input> を制御線 141に供給して、複数の行駆
動器ＩＣが直列になるようにする。

【０１０６】スウィフト関数ベクトルＳ（Δｔ_k ）の各
成分は、スウィフト関数生成器96からその出力バス97を
通して、１成分ずつシフト・レジスター 110にシフト・
イン<shift into>するが、この動作は制御器54からスウ
ィフト関数クロック信号線 143に送られるクロック信号
に応答して行なわれる。１個のスウィフト関数ベクトル
Ｓ（Δｔ_k ）の全成分がシフト・レジスター 110にシフ
ト・インし終ると、このベクトルはシフト・レジスター
110からラッチ 111に転送されるが、この動作は、制御
器54によりスウィフト関数ラッチ線 145上に供給される
クロックによって起動する。クロック線 143とラッチ線
145とは、制御線 141同様いずれも制御バスの要素であ
る。

【０１０７】ｎ要素スウィフト関数ラッチ 111の出力
は、対応するｎ要素のレベル・シフター 113の入力に対
して電気的に接続され、このレベル・シフターは出現し
たスウィフト関数ベクトルＳ（Δｔ_k ）の各成分Ｓi
（Δｔ_k ）の論理値を、その論理値を応じ第１または第
２の電圧レベルに変換する。そのレベル変換の結果生じ
たスウィフト関数ベクトルは、今や第１または第２の電
圧値を有するわけであるが、このベクトルが直接、電気
接続 101₁ を介して時間間隔Δｔ_k の間に、対応する行
電極22₁ −22_n に対して加えられる。

【０１０８】統合駆動器ＩＣの91₁ −94₄ の設計と動作
は、統合駆動器ＩＣの91₁ をより詳細に示した図14を参
照すればもっと容易に理解できる。統合起動器91₂ −91
₄ の動作もこれと同様なのは自明である。

【０１０９】統合駆動器ＩＣ91₁ は、データ・バス58上
では制御器54からのフォーマット化されたデータを、ま
た制御・クロック信号線 116、 118、 123、 128、 140
および 142の上では制御信号とタイミング信号を、それ
ぞれ受け取る。制御・クロック線 116、 118、 123、 1
28、 140および 142はバス62の要素である。スウィフト
関数ベクトルＳ（Δｔ_k ）は、スウィフト関数生成器96
の出力バス97に出現してこれをＩＣ91₁ が受け取る。

【０１１０】シフト・レジスター 115は、制御線 116に
よりイネーブル状態<enabled> になるとフォーマット化
したデータの受信が可能になる。このデータは、制御器
54によりクロック線 118に供給されるクロック信号で決
まる速度に従って、レジスター 115内に転送される。望
ましい実施例においては、レジスターの長さをｍビット
とした場合、統合駆動器ＩＣ91₁ −91₄ の総数のｍ倍
が、少なくとも表示部12の列電極24₁ −24_Mの総数Ｍに
なるようにする。

【０１１１】ここで是非理解しておきたいのは、レジス
ター 115が全ｍビットの蓄積を終ると（ｍ＜Ｍ）、統合
駆動回路ＩＣの91₂ では、対応するレジスター 115がフ
ォーマット化データ受信可能状態になることである。同
様に、残りの統合駆動回路ＩＣの91₃ および91₄ も順次
受信可能状態となり、フォーマット化したデータは該当
するレジスターに流入する。このようにして、フォーマ
ット化データのＭビットから成る１行分のフォーマット
化データが、制御器54から統合駆動器ＩＣ91₁ −91₄ に
転送される。

【０１１２】レジスター 115の内容は、次いで複数のＮ
要素シフト・レジスター 119₁ − 119_m に対し、接続線
125₁ − 125_m を介して転送されるが、この転送動作は
制御器54により制御線 123に出現する書込許可信号<wri
te enable signal> で起動される。望ましい実施例にお
いては、統合駆動器ＩＣの91₁ −91₄ それぞれにｍ個
（要素）のシフトレジスターが存在し、統合駆動器ＩＣ
91₁ −91₄ の数のｍ倍が表示部12のＭ列のそれぞれに対
応する１個のシフト・レジスターを与えるようにしてい
る。

【０１１３】レジスター 119₁ − 119_m への全蓄積が終
った段階で、これら各レジスタにはそれぞれ、ｊ番目の
列のための情報ベクトルＩ_j が収容される。情報ベクト
ルＩ _j の各ビットＩ_ijは、ｊ番目の列のｉ番目のピクセ
ルの表示状態に対応する。情報ベクトルＩ_j は次いで、
バス 134₁ − 134_m を介して対応するラッチ 124₁ −12
4_m に転送される。列駆動器 119₁ − 119_m 計ｍ個のそ
れぞれに対して１個のラッチ 124₁ − 124_m が用意され
る。制御線 128上のラッチ・イネーブル信号<latch ena
ble signal> により、レジスター 119₁ − 119_mから対
応するラッチ 124₁ − 124_m への転送が開始する。 124
₁ − 124_m の各ラッチはＮ個の入力とＮ個の出力を有
し、情報ベクトルＩ₁ −Ｉ_m （すなわち各列ｊごとに１
列分Ｎビット）を蓄積するが、このベクトルにより、１
フレーム周期Ｔに対する表示部12の対応列のピクセル26
の表示状態が表現される。

【０１１４】各ラッチ 124₁ − 124_m のＮ個の出力は、
バス 135₁ − 135_m により、対応する排他的論理和（Ｘ
ＯＲ）生成器 130₁ − 130_m の、第１組のＮ個の入力に
電気的に接続されている。ＸＯＲ和生成器 130₁ − 130
_m には第２組のＮ個の入力があり、バス 139によりＮ要
素ラッチ 136の対応する出力に接続している。ラッチ13
6はスウィフト関数ベクトルＳ（Δｔ_k ）を、ＸＯＲ和
生成器 130₁ − 130_m のそれぞれに供給し、列信号30を
生成する。

【０１１５】ラッチ 136にはＮ個の入力があり、これら
は電気的にバス 137を介してＮ要素のシフト・レジスタ
ー 138に接続される。出力バス97がスウィフト関数生成
器96（図12）をレジスター 138に接続している。制御器
54により供給されるスウィフト関数クロック 140に応答
して、スウィフト関数ベクトルＳ（Δｔ_k ）は、上述と
同様の方法で順次レジスター 138に対し、出力バス97を
介して同期入力<clockinto>される。

【０１１６】各フレーム周期ごとに、第１のスウィフト
関数ベクトルＳ（Δｔ₁ ）が、制御線 142上のクロック
信号に応答して、ラッチ 136に転送される。この転送に
続いて、第２のスウィフト関数ベクトルＳ（Δｔ₂ ）が
レジスター 136に同期入力され、その一方で第１のスウ
ィフト関数ベクトルＳ（Δｔ₁ ）は、ＸＯＲ和生成器に
より情報ベクトルＩ₁ −Ｉ_m と結合して、ラッチ 124₁
− 124_m の中に、振幅各Ｇ_Ij（Δｔ₁ ）を有する列信号
30₁ −30_M を生成する。列信号30₁ −30_M は時間間隔Δ
ｔ₁ における接続線 104₁₁− 104_1mの出力である。同じ
Δｔ_k において、スウィフト関数ベクトルＳ（Δｔ_k ）
は電気接続 101₁ − 101₃上の出力である。

【０１１７】スウィフト関数ベクトルＳ（Δｔ_k ）をラ
ッチ 136に転送し、次のスウィフト関数ベクトルＳ（Δ
ｔ_k+1 ）をレジスター 138に同期入力してスウィフト関
数ベクトルＳ（Δｔ_k ）と情報ベクトルＩ_j を結合し、
結果の列信号30₁ −30_M を列電極24₁ −24_M に出力する
とともに、対応するスウィフト関数ベクトルＳ（Δ
ｔ _k ）を行電極22₁ −22_N に出力する、という一連の過
程は、全スウィフト関数ベクトルＳ（Δｔ_k ）がラッチ
124₁ − 124_m 内に保留された列情報ベクトルとの結合
を終了するまで（すなわちｋ＝２^S に到達するまで）継
続する。終了時点で、新フレームの情報ベクトルＩ₁ −
Ｉ_M が、レジスター 119₁ − 119_m からラッチ 124₁ −
124_m に転送され、こうして次のフレーム周期Ｔ＋１の
ため同様の処理が繰り返される。

【０１１８】〔排他的論理（ＸＯＲ）和生成器〕ＸＯＲ
和生成器 130₁ − 130_m により実行するＸＯＲ加算<sum
mation> の具体化には各種の実施例が存在し得る。第１
の実施例を図15に示す。説明の目的から、１個のＸＯＲ
和生成器 130₁ のみを論じるが、ｍ個のＸＯＲ和生成器
130₁ −130_m がすべて同様の動作をするのは言うまで
もない。

【０１１９】ＸＯＲ和生成器 130₁ の第１組の入力にお
いては、ラッチ 124₁ の各出力が、バス 135₁₁− 135_1N
を介して、Ｎ個の二入力ＸＯＲ論理ゲート 144₁ − 144
_N のうちの対応する１つの入力に対して電気的に接続さ
れる。各ＸＯＲゲート 144₁ − 144_N の第２の入力は、
バス 139₁ − 139_N により、ラッチ 136の対応する１ビ
ットに対して電気的に接続される。

【０１２０】ＸＯＲゲート 144₁ − 144_N の出力はそれ
ぞれ対応する電流源 146₁ − 146_N の入力に接続され
る。電流源 146₁ − 146_N の出力は並列に共通ノード 1
48に接続される。電流−電圧変換器<current-to-voltag
e converter> 150の唯一の入力もノード 148に接続され
る。

【０１２１】電流源 146₁ − 146_N は、各対応するＸＯ
Ｒゲート 144₁ − 144_N における入力の組合せに応じ
て、第１か第２の何れかの電流出力レベルを供給するよ
う設計される。対応するＸＯＲゲートの出力が論理低<l
ogic low> であれば、共通ノード 148には第１電流出力
レベルが供給される。同様に、出力が論理高<logic hig
h>であれば、第２電流出力が供給される。このようにし
て、ノード 148における電流の大きさは、Ｎ個の電流源
146₁ − 146_N により生成される電流レベルの和とな
る。前述のように、この電流の大きさは、スウィフト・
ベクトルＳ（Δｔ_k ）と情報ベクトルＩ_j の整合数<num
ber of matches> Ｄに支配されることになる。バス 145
は各電流源 146₁ − 146_N に電力を供給する。

【０１２２】変換器 150はノード 148における総電流レ
ベルをこれに比例する電圧出力に変換する。変換器 150
の電圧出力は、表示部12のｊ番目の列のための列信号30
_j の振幅Ｇ_Ij（Δｔ_k ）として出力 157に現れる。

【０１２３】僅かに異なる実施例においては、Ａ／Ｄ変
換器 156が、出力 157におけるアナログ電圧を列信号30
_j に相当するデジタル値に変換する。Ａ／Ｄ変換器 156
の出力は出力 154に供給される。

【０１２４】前記のように、図14のＸＯＲ和生成器 130
₁ − 130_m を具体化するためには各種の実施例が存在す
る。その１例は、図16に示すように、デジタル加算回路
152を用いてＮ個の電流源 146₁ − 146_N を削除してい
る。１つの複数ビット<multi-bit> デジタル語によりＸ
ＯＲゲート 144₁ − 144_N の出力の和を表示し、これが
バス 154上の出力となる。このデジタル表示を引き続き
処理して列信号30_j を生成する。回路 152によるデジタ
ル語出力の語幅<width> は、表示部12の列数、および列
信号30₁ −30_M の表示に要する電圧の離散レベル<discr
ete voltage levels> 数により支配される。

【０１２５】バス 154上に出現するデジタル語は、図16
に示したデジタル／アナログ変換器（ＤＡＣ） 155によ
って処理してもよい。ＤＡＣ 155の出力 157には、バス
154上のデジタル語の値に比例した電圧が生成される。
こうするのに、在来のデジタル／アナログ変換器を用い
ても、アナログ・マルチプレクサーを用いて複数電圧か
ら選択してもよい。

【０１２６】図17には、ＸＯＲ和生成器 130₁ − 130_N
に関する今一つの実施例を示す。この実施例において
は、Ｎ個の電流源 146₁ − 146_N のみならず、レジスタ
ー 138とラッチ 136も削除される。レジスター 115は制
御器54からフォーマット化したデータを受信し、レジス
タ群 119₁ − 119_m には図14の実施例で述べた方式でデ
ータが蓄積される。しかし、レジスター 119₁ − 119_m
が蓄積を完了すると、蓄積された内容は、バス 134₁ −
134_m を経由して第２組のＮ要素シフト・レジスター 1
58₁ − 158_m に対し、一斉に転送される。この転送を起
動するのは制御器54により制御線 128に供給されるシフ
ト・レジスター・イネーブル信号<shift register enab
le signal>である。こうして、レジスター群 119₁ − 1
19_m は、再び次のフレームのフォーマット化データを受
けるための更新可能態勢に入る。

【０１２７】各レジスタ 158₁ − 158_m は、二入力ＸＯ
Ｒゲート 164₁ − 164_m のうち対応する１つの入力に電
気的に接続される。各ＸＯＲゲート 164₁ − 164_m の第
２の入力は、スウィフト関数生成器96の出力バスに対し
すべて並列に接続される。

【０１２８】各時間間隔Δｔ_k ごとに、レジスター 158
₁ − 158_m の内容は順次、制御線 163上の一連のクロッ
ク・パルスに応答してシフト・アウト<shift out>す
る。同時に、スウィフト関数ベクトルＳ（Δｔ_k ）の成
分がＸＯＲゲート 164₁ − 164 _m の第２入力に１成分ず
つ出現する。各情報ベクトルＩ_j とスウィフト関数ベク
トルＳ（Δｔ_k ）のＸＯＲ積<XOR product> が、こうし
て順次ＸＯＲゲート 164 ₁ − 164_m により決定される。

【０１２９】レジスター 158₁ − 158_m の内容をフレー
ム周期Ｔの継続時間を通じて保存するため、レジスター
158₁ − 158_m からシフト・アウトしたビットはバス 1
68₁ − 168_m を介して還流する。各情報ベクトルＩ
_j は、次のフレーム周期Ｔ＋１の開始時に新フレームの
情報ベクトルＩ₁ −Ｉ_m がレジスター 119₁ − 119_m か
ら転送されるまで還流を繰り返す<recirculate> 。こう
して、各情報ベクトルＩ_j は各フレーム周期Ｔの間保存
される。

【０１３０】ＸＯＲゲート 164₁ − 164_m の出力は、複
数の積分器<integrator> 170₁ − 1170 _m の対応する入
力に対し電気的に接続される。積分器170₁− 170_m は時
間間隔Δｔ_k の間ＸＯＲゲート 164₁ − 164_m の出力信
号を積分する。ＸＯＲゲート164₁− 164_m により生成さ
れる複数パルスを積分することにより、積分器 170₁ −
170_m の出力はＸＯＲ積の和に比例した電圧を示す。時
間間隔Δｔ_k の終わりに、対応する複数個の標本保留回
路<sample and hold circuits> 176₁ − 176_m が使用可
能の状態<enabled> になる。標本保留回路 176₁ − 176
_m が列信号30₁ −30_M の振幅Ｇ_Ij（Δｔ_k ）の蓄積を終
了すると、起動線 <initialize line>186 上には制御器
54によって１個のパルスが供給され、このパルスによ
り、次の時間間隔Δｔ_k+1 の始めには、積分器 170₁ −
170_m が復旧して共通の初期条件に戻る。

【０１３１】標本保留回路 176₁ − 176_m のそれぞれ
は、１個の通過トランジスタ<pass transistor> 180₁
− 180_m を含み、このトランジスタは、制御器54が制御
線 185上に供給する信号によって制御される。トランジ
スタ 180₁ − 180_m の働きで、積分器 170₁ − 170_m の
電圧出力は、キャパシタ 187₁ − 187_m により選択的に
蓄積される。

【０１３２】標本保留回路 176₁ − 176_m にはバッファ
192₁ − 192_m が接続され、そのそれぞれが、表示部12
の列電極24₁ −24_m （図１）のうち対応する１つに対し
て、電圧信号を印加する。バッファ 192₁ − 192_m によ
り供給される電圧はＸＯＲ積の和に比例する。この電圧
は列信号30_j の振幅Ｇ_Ij（Δｔ_k ）に対応する。標本保
留回路 176₁ − 176_m はＸＯＲの和を、次の時間間隔Δ
ｔ_k+1 の全継続時間中保持し、従ってそれと同じ時間中
は、バッファ 192₁ − 192_m もそれぞれの信号を加え続
ける。行電極22₁ −22_N に対しては、同じ時間間隔Δｔ
_k+1 の間、行駆動器98₁ −98₃ により、スウィフト関数
ベクトルＳ（Δｔ_k ）が加えられる。

【０１３３】第１の時間間隔Δｔ_k に対するＸＯＲ和が
生成された後、この過程は次の時間間隔Δｔ_k+1 のため
に反復されるが、前と異なるのは、ＸＯＲ和のために新
たなスウィフト関数ベクトルＳ（Δｔ_k+1）が使われる
ことである。この過程は、１つのフレーム周期Ｔにおい
て全部のスウィフト関数ベクトルが使用を完了するまで
反復する。これが終った時点で、新フレーム周期が開始
し、新フレームの表示情報によって上記全過程が反復す
る。

【０１３４】ＸＯＲ和生成器 130₁ − 130_m に関する上
記実施例においては、生成される列信号30₁ −30_M の振
幅Ｇ_Ij（Δｔ_k ）を制限するか、それとも列信号30₁ −
30_M に与えられるべき離散レベルの総数を制限するか、
またはその双方を行なうことができれば有利な筈であ
る。こうした制限は、それにより表示画像が相当劣化す
ることのない限り、表示システム10の総合コスト低減を
可能にする。

【０１３５】言うまでもなく、ＸＯＲ和生成器 130₁ −
130_m の実施例はここに紹介したものに限らず、当業者
ならこうしたＸＯＲ和生成機能を実現する多くの実施例
を想像することが可能である。

【０１３６】〔列信号計算器<Column Signal Computer>
の実施例〕本アドレス型表示システム<addressing disp
lay system> 10の第２実施例を図18に示す。この実施例
は、表示部12、制御器54、行信号生成器56、および列信
号生成器90を含む。

【０１３７】行信号生成器56は、スウィフト関数生成器
96と複数の行駆動器ＩＣ群98₁ −98 ₃ を含む。行信号生
成器56は図12との関連で既述したが、その動作を図18に
おける表示システム10との関連で再度説明する。

【０１３８】列信号生成器90は、列信号計算器 200、お
よび複数の列駆動ＩＣ群 202₁ − 202₄ を含む。列信号
計算器 200は、データ・バス58によって制御器54と、ま
た出力バス 208によってＩＣ群 202₁ −202₄ と、それ
ぞれ電気的に接続される。当業者には自明のように、Ｉ
Ｃ群 202₁ − 202₄ および98₁ −98₃ の実際の数は、表
示部12の行・列の数に支配される。

【０１３９】制御バス62は、制御器54を、列信号計算器
200および駆動器 202₁ − 202₄ と電気的に接続する。
出力バス97は、スウィフト関数生成器96と列信号計算器
200とを接続する。出力バス97は、同時にスウィフト関
数生成器と行駆動器98₁ −98 ₃ をも接続する。

【０１４０】図19を参照すると、列信号計算器 200が一
層詳細に示されている。図12および図14に示した統合駆
動器実施例90におけるように、列信号計算器 200はｍ要
素のシフト・レジスター 115を含み、これが制御器54か
らバス58を経由して到来するフォーマット化されたデー
タを受信する。この場合、レジスター 115は一連のＭビ
ット全部を受信できる（すなわち、表示部12の列電極24
₁ −24_M の数がＭであるときｍ＝Ｍ）という形態が望ま
しい。データの転送速度は、クロック線 118上の信号に
よって決定される。チップ・イネーブル制御線<chip en
able controlline> 116を設ければ、複数個の列信号計
算器 200と、制御器54および表示部12とを対応させる<i
nterface>ことができる。

【０１４１】列信号計算器 200はまた、スウィフト関数
ベクトル・レジスター 138をも有し、これがバス 137を
介してラッチ 136と結合している。スウィフト関数ベク
トルＳ（Δｔ_k ）は、出力バス97経由で、レジスター 1
38にシフト・インし、そのシフト・イン速度は線 140に
現れるスウィフト関数クロックにより定まる。前記のよ
うに、１個のスウィフト関数ベクトルＳ（Δｔ_k ）がレ
ジスター 138へのシフト・インを完了すると、その内容
は、制御線 142上のラッチ・クロック信号に応答して一
斉にラッチ 136へ移動する。ラッチ 136の出力は、バス
139を経由してＸＯＲ和生成器 130の第１組の入力に接
続される。

【０１４２】列信号計算器 200は、更に複数個のシフト
・レジスター119₁ − 119_m を含み、これらは接続線 12
5₁ − 125_m を経由してシフト・レジスター 115と電気
的に接続されている。シフト・レジスター 115の内容
は、制御器54が制御線 123に送出する書込許可信号<wri
te enable signal> に応答して、一斉にシフト・レジス
ター 119₁ − 119_m へ転送される。シフト・レジスター
119₁ − 119_m は、図12及び図14で示した実施例関連で
既述したのと同様の動作で、シフト・レジスター115か
らのデータで満たされる。

【０１４３】シフト・レジスター 119₁ − 119_m の出力
は、バス 134₁ − 134_m を介して、複数のラッチ 124₁
− 124_m に電気的に接続されている。シフト・レジスタ
ー 119₁ − 119_m の内容は、制御器54が制御線 128に送
り出すラッチ・イネーブル信号<latch enable signal>
に応答して、ラッチ 124₁ − 124_m に転送される。図12
及び図14の実施例で述べたように、この転送は、シフト
・レジスター 119₁ −119_m が１フレーム分（またはｍ
＜Ｍなら１フレームの一部分）の情報ベクトルＩ₁ −Ｉ
_m で満たされ終った時、制御器54によって実行される。

【０１４４】ラッチ 124₁ − 124_m のＮ個の出力は、Ｎ
本の線から成るバス 135に電気的に接続され、更にこれ
らの線は、ラッチ 124₁ − 124_m のＮ個の出力を、排他
的論理和（ＸＯＲ）生成器 130のＮ個の入力のうち対応
するものに接続する。このＸＯＲ和生成器 130には第２
組のＮ個の入力があって、これらはラッチ 136の対応出
力に接続している。前記諸実施例におけるように、ラッ
チ 136はスウィフト関数ベクトルＳ（Δｔ_k ）をＸＯＲ
和生成器に供給し、各振幅Ｇ_Ij（Δｔ_k ）ないしＧ
_Ij（Δｔ_k ）を有する列信号30₁−30_m の生成を可能に
する。

【０１４５】１個のｍ要素の列イネーブルシフト・レジ
スター<columnenable shift register> 218が、接続線
127₁ − 127_m を経由してラッチ 124₁ − 124_m に接続
されており、このレジスターはラッチ 124₁ − 124_m の
Ｎ個の出力を順次取り出す<enable>のに用いられる。列
イネーブル入力<column enable in>線 224には１個のパ
ルスが、また列イネーブル・クロック<column enable c
lock> 線 226にはクロック・パルスが、何れも制御器54
によって供給され、これらのパルスの共同動作により、
１個のイネーブル・パルス<enable pulse>がシフト・レ
ジスター 218の第１要素内にシフト・インする。このイ
ネーブル・パルスにより、第１ラッチ 124₁ の内容はバ
ス 135に放出され、こうしてＸＯＲ和生成器 130に対し
て、イネーブル状態の<enabled> ラッチ 124₁ の情報ベ
クトルＩ₁ が供給される。シフト・レジスター 218の残
りの要素内にはイネーブル・パルスが存在しないことに
よって、ラッチ 124₂ − 124_m の出力は強制的に高イン
ピーダンス状態になっている。制御器54から列イネーブ
ル・クロック線 226に対し次々に与えられるクロック・
パルスによって、シフト・レジスター 218の中ではイネ
ーブル・パルスが順次移動してラッチ 124₂ − 124_m を
イネーブル状態にし、順次すべての列情報ベクトルＩ₁
−Ｉ_m をＸＯＲ和生成器 130に供給する。

【０１４６】情報ベクトルＩ_j （例えばｊ＝１）が供給
されると、ＸＯＲ和生成器 130は、この情報ベクトル
と、ラッチ 136からこの時点で供給されるスウィフト関
数ベクトルＳ（Δｔ_k ）とを組合せ使用して、振幅Ｇ_Ij
（Δｔ_k ）を有する列信号30_j を生成する。列信号30_j
は出力バス 208上の出力である。列信号30_j は列駆動器
202₁ − 202₄ に放出され、これら駆動器は、制御器54
により生成される制御信号に応答して、列駆動器 202₁
−202₄ の内蔵するシフト・レジスター（図示せず）
に、制御信号30_j の振幅Ｇ_Ij（Δｔ_k ）を蓄積する。

【０１４７】列情報ベクトルＩ₂ −Ｉ_m がＸＯＲ和生成
器 130に供給されると、新たな列信号30₂ −30_m が生成
され、列駆動器 202₁ − 202₄ に放出され、これら各列
信号30₂ −30_m は列駆動器 202₁ − 202₄ の内部シフト
・レジスター（図示せず）に蓄積される。ｍ個のラッチ
124₁ − 124_m すべてがシフト・レジスター 218によっ
てイネーブル状態になり終わり、従ってラッチ 124₁ −
124_m に記憶されたｍ個の情報ベクトルＩ₁ −Ｉ_m のす
べてがＸＯＲ和生成器 130に供給され終った時には、振
幅として各Ｇ_I1（Δｔ_k ）−Ｇ_Im（Δｔ_k ）を有するｍ
個の列信号30₁ −30_m の生成と列駆動器 202₁ − 202₄
への放出が終っている。この時点で、列駆動器 202₁ −
202₄ は、制御器54からの制御信号に応答して、ｍ個の
列信号30 ₁ −30_m を、表示部12の列電極24₁ −24_m に対
し時間間隔Δｔ_k+1 の間一斉に印加する。列信号30₁ −
30_m が列電極24₁ −24_m に加わるのとほぼ同時に、スウ
ィフト関数ベクトルＳ（Δｔ_k ）が、行駆動器98₁ −98
₃ により行電極22₁ −22_N に加えられる。

【０１４８】上述のようにして時間間隔Δｔ_k に対応す
る列信号30₁ −30_m が生成されている間に、新たなスウ
ィフト関数ベクトルＳ（Δｔ_k+1 ）がラッチ 138にシフ
ト・インするが、この動作は、スウィフト関数生成器96
からスウィフト関数出力バス97に供給される入力信号、
およびスウィフト関数クロック線140上のクロック・パ
ルスに応答して行なわれる。列信号30₁ −30_m の生成と
列電極24₁ −24_m への印加が終ると、スウィフト関数ラ
ッチ線 142上のパルスに応答して、新たなスウィフト関
数ベクトルＳ（Δｔ_k+1 ）がレジスター 138からラッチ
136へ転送され、時間間隔Δｔ_k+1 に対応して、振幅Ｇ
_I1（Δｔ_k+1 ）ないしＧ_Im（Δｔ_k+1 ）を有する列信号
30₁ −30_m の生成と印加の過程が上記と同様に繰り返さ
れる。

【０１４９】上記過程は、１フレームの含む時間間隔の
全数２^S 回繰り返され、その後新フレームの情報ベクト
ルＩ₁ −Ｉ_m がシフト・レジスター 119₁ − 119_m から
ラッチ 124₁ − 124_m に転送され、こうして全過程が反
復する。

【０１５０】本発明の各種実施例に関する追加拡張 〔灰色段階の陰影形成<gray scale shadeing> 〕本発明
のその他の実施例によれば、個々のピクセルの状態が
「オン」と「オフ」の中間の光学状態<optical states>
を含むよう指示を与える<address> ことができる。こう
して、各種の灰色陰影<gray shade>または色相<hues>の
表示が可能になる。

【０１５１】表示部12に灰色段階を指示する第１の方法
は、フレーム変調<frame modulation>と呼ばれる技術で
あり、表示情報のフレーム周期Ｔを数個用いて、ピクセ
ルの「オン」状態と「オフ」状態の時間の比率を制御す
る方法である。こうすれば、１個のピクセルに中間の光
学状態を指示することができる。例えば、フレーム周期
４個のうち２個は「オン」他の２個は「オフ」にする方
法である。パネルの時定数が数個のフレーム周期より長
いとすれば、ピクセルの取る光学的状態は、全部「オ
ン」と全部「オフ」の平均の状態となる。このフレーム
変調方法なら、本発明の各種実施例には変更を要しな
い。その代わりに、外部のビデオ信号源から各ピクセル
に対し、数フレーム周期の範囲内ごとに適当なオン・オ
フ列の信号を供給し、このことによりピクセルが望まし
い光学状態を実現できるようにする必要がある。

【０１５２】表示部12の時定数（τ）がフレーム周期Ｔ
の数個分よりも短い場合、このフレーム変調方法を改善
するには、フレーム周期Ｔの長さを短縮しフレーム周波
数を上げればよい。

【０１５３】図20を参照すると、灰色段階に関する別の
実施例が示され、ここではパルス幅変調<pulse width m
odulation>と呼ばれる技術を用いている。これまで述べ
てきた実施例では、ピクセルの情報状態は「オン」か
「オフ」の何れかであり、ピクセルの情報状態は情報ベ
クトルＩ₁ −Ｉ_m の成分として単一ビット語で表現され
た。これに対し、この灰色段階実施例においては、１個
のピクセルの情報状態は、単なる「オン」「オフ」では
なく、その中間の多数のレベルまたは濃淡<shades>とな
る。従って、本実施例におけるピクセルの情報状態は、
複数ビット語<multi-bit words> による情報ベクトルＩ
₁ −Ｉ_m の成分として示される。本実施例を具体化する
ためには、記憶手段52（図10）の各記憶素子を単一ビッ
ト語から深さ<depth> Ｇの複数ビット語に拡張する必要
がある。標準的な応用においては、Ｇは２と８の間であ
り、表示されるレベルの数は「オン」「オフ」を含んで
２^G 個となる。ここで、記号Ｉ_j は、灰色段階の実施例
を説明する場合には、複数ビット語のＧビット全部を含
むものと理解されたい。更に、記号Ｉ_jgは情報ベクトル
Ｉ_j のｇ番目のビット平面を指すものとする。

【０１５４】本実施例においては、各時間間隔Δｔ_k は
Ｇ個の小時間間隔Δｔ_kg（継続時間は一定とは限らな
い）に細分される。ここでサブ間隔<subinterval> Δｔ
_k1ないしΔｔ_kGの和は時間間隔Δｔ_K の継続時間に等し
い。列信号30_1g−30_mgは各時間サブ間隔Δｔ_kg（ここで
ｇ＝１〜Ｇ）に対して生成される。望ましい実施例にお
いては、継続時間Δｔ_kgはΔｔ_kg+1の約半分である。

【０１５５】任意の特定の列（例えばｊ＝７）に対し
て、時間サブ間隔Δｔ_k1の間の列信号30₇₁は、情報ベク
トルＩ₇ の複数ビット語における最小の有効ビット<lea
st significant bits>、のみを考慮して得られる情報ベ
クトルＩ₇₁を用いて生成される。その次の列信号30
₇₂は、時間サブ間隔Δｔ_k2の間の情報ベクトルＩ₇ の複
数ビット語における最小の次の有効ビットのみを考慮し
て得られる情報ベクトルＩ₇₂を用いて生成される。これ
に続く列信号30_7g−30_7Gも同様にして生成され、結局Ｇ
個の列信号30₇₁−30_7Gすべてがこうして生成を終る。

【０１５６】本実施例は図14に示した実施例に類似であ
る。両者の相違点は、シフト・レジスター 227、 228₁
− 228_m 、およびラッチ 229₁ − 229_mにおいて、単一
ビット記憶要素が深さＧの複数ビット記憶要素に拡張さ
れていること、および複数のＮ要素１対Ｇ（1-of-G) マ
ルチプレクサー 233₁ − 233_m が追加されていることで
ある。

【０１５７】本実施例の動作は、図14の実施例の動作に
対応するが、異なる点として、表示データは複数ビット
語としてＮ×ｍ×Ｇ情報マトリクスＩに記憶されてい
る。シフト・レジスター 228₁ − 228_m は前記と同様な
方法で満たされ、その内容はラッチ 229₁ − 229_m へ転
送される。同様にスウィフト関数ベクトルＳ（Δｔ_k ）
は、レジスター 138にシフト・インした後ラッチ 136へ
転送される。

【０１５８】各Ｇ平面内毎に、情報ベクトルＩ₁ −Ｉ_m
がラッチ 229₁ − 229_m に転送されると、マルチプレク
サー 233₁ − 233_m は、制御器54から灰色陰影選択線<g
rayshade select line> 298に供給される制御信号に応
答して、列情報ベクトルＩ₁ −Ｉ_m のＧ個のビットを順
次ＸＯＲ和生成器 130₁ − 130_m へ送出し、この動作は
時間サブ間隔Δｔ_k1における最小有効ビットから出発
し、時間サブ間隔Δｔ_kGにおける最大有効ビットＧで終
る。こうして振幅 Ｇ_Ij1 （Δｔ_k1）−Ｇ_IjG （Δｔ_KG） を有するＧ個の列信号30_j1−30_jGが、列電極24_j （ｊ＝
１ないしｍ）のそれぞれに対して生成される。

【０１５９】図17および図19に示した実施例について
も、同様の拡張によりパルス幅変調による中間または灰
色段階の陰影形成が実現できる。図21は、パルス幅変調
により中間陰影を供給するための図17の実施例の拡張を
示す。 119₁ − 119_m および 258₁ − 258_m は、単一ビ
ットからＧ桁<order> に拡張されており、また列情報ベ
クトルＩ₁ −Ｉ_m の適切な有効ビットを選ぶため、Ｎ要
素の１対Ｇマルチプレクサー 235₁ − 235_m が追加され
ている。

【０１６０】図22には、パルス幅変調により中間陰影の
表示ができるようにした、図19の実施例に類似する実施
例の１つである。この実施例においては、ｍ×Ｇ要素の
シフト・レジスター 227がバス58からフォーマット化さ
れたデータを受信する。上述のように、このレジスター
227の要素は、バス 230₁ − 230_m を介して、複数のＮ
×Ｇシフト・レジスター 228₁ − 228_m に転送される。
バス 230₁ − 230_mは、それぞれ幅１ビット、深さＧビ
ットであり、レジスター 227の内容が並列に転送でき
る。シフト・レジスター 228₁ − 228_m の出力は、バス
231₁ − 231_m を介して、複数のラッチ 229₁ − 229_m
に電気的に接続される。

【０１６１】ラッチ 229₁ − 229_m のＮ個の出力は、何
れも幅Ｎ深さＧを有するバス 242に電気的に接続され、
これを介してＮ要素の１対Ｇマルチプレクサー 233に接
続される。マルチプレクサー 233は、列情報ベクトルＩ
₁ −Ｉ_m から適切な有効ビット（すなわち平面）を選択
する。残りの動作は図19で説明したと同様である。

【０１６２】フレーム変調とパルス幅変調は、これらの
方法を有利に組み合わせて、もっと多数の際立った中間
光学状態を、表示システム10のピクセル26に与えること
も可能である。

【０１６３】〔スウィフト関数生成器の実施例〕図23−
図25を参照しながら、図12および図18ではブラック・ボ
ックスとして扱ったスウィフト関数ベクトル生成器96の
各種の実施例について示唆する。

【０１６４】図23に示すのは、スウィフト関数生成器96
の基本実施例の１つであって、１個のアドレス計数器<a
ddress counter> 302と１個のスウィフト関数生成器Ｒ
ＯＭ304とが制御・アドレス用バス 306で結ばれてい
る。既に論じたように、制御バス62は制御器54とスウィ
フト関数生成器96とを接続し、一方出力バス97は出力で
あるスウィフト関数ベクトルＳ（Δｔ_k ）を適当な回路
に送り込む経路となる。

【０１６５】図23の実施例においては、スウィフト関数
Ｓ_i のマトリクスはＲＯＭ 304に記憶される。制御器54
から制御信号がバス62に供給されると、スウィフト関数
ベクトルＳ（Δｔ_k ）は、バス 306上のアドレス信号に
よって選択される。こうして選択されたスウィフト関数
ベクトルＳ（Δｔ_k ）はＲＯＭ 304から出力バス97に読
み出される。

【０１６６】前記のように、多くの場合、スウィフト関
数マトリクスＳの幾つかの行をランダムに符号反転<inv
ert>することにより、規則的な配列を含む表示データに
起因して列信号30₁ −30_M に異常な高振幅（Ｇ_Ij（Δｔ
_k ））が出現するのを防ぐことが望ましい。また別の方
法として、スウィフト関数Ｓ_i の順序をランダムに変更
<reorder> して、表示画像のストリーキング<streaking
> を防止することも望ましかろう。最良の画質を得るた
め最終的には、スウィフト関数Ｓ_i をランダムに符号反
転すると同時にランダムに順序変更選択するのが望まし
いこととなろう。

【０１６７】図24には、スウィフト関数生成器96のもう
１つの望ましい実施例として、スウィフト関数Ｓをラン
ダムに符号反転する生成器を示した。制御器54は、各種
制御信号を制御バス62に、もっと特定すれば制御線 307
およびクロック線 308上に送出し、これらの信号はマル
チプレクサー 310、ランダム（または擬ランダム）生成
器 312およびＮ要素シフト・レジスター 314に対して供
給される。ランダム生成器 312は、論理１と論理０から
成るランダムなＮビットの列を生成し、これらがマルチ
プレクサー 310の第１入力として送り込まれる。マルチ
プレクサー 310は、制御線 307上の制御信号に応答し
て、生成器 312につながる入力を選択し、選択されたビ
ットのランダム列は、クロック線 308上のクロック信号
に応答してレジスター 314にシフト・インする。レジス
ター 314が満たされると、マルチプレクサー 310は、バ
ス 316によりレジスター 314の出力に接続された入力を
選択する。各フレーム周期Ｔごとに、新たなビット配列
を生成器 312から供給するのが望ましい。

【０１６８】レジスター 314の第１要素はクロックに応
じて<clocked out> 、二入力ＸＯＲゲート 318の第１入
力に供給される。レジスター 314からの出力は、マルチ
プレクサー 310を通過して再びレジスター３１４に還流
するので、そのランダム・ビット配列はフレームの１周
期にわたって保持される。

【０１６９】レジスター 314に記憶される各要素は、ス
ウィフト関数ベクトルＳ（Δｔ_k ）の１個の成分に対応
し、この成分は１要素ずつＸＯＲゲート 318の第２入力
に対して同期入力される<clocked> 。レジスター 312の
要素とこれに対応するスウィフト関数ベクトルの成分と
が、ＸＯＲゲート 318により論理的に組み合わされ、そ
の結果、スウィフト関数Ｓは符号反転を受けるか、反転
無しで通過するかの何れかとなる。

【０１７０】図24の実施例は、出力バス上に直列に伝送
されるスウィフト関数ベクトルＳ（Δｔ）にランダムな
符号反転を行なうために説明してきた。しかし、当業者
なら、要素 310、 312、 314、および318を各複数設け
る<duplicate> ことにより回路の面を追加して、この実
施例を拡張し得る筈である。こうすることで、スウィフ
ト関数ベクトルＳ（Δｔ）の複数ビットを符号反転し並
列に伝送することが可能になる。

【０１７１】図25を参照すると、スウィフト関数生成器
96に関する別の実施例として、ここでは、マトリクス40
のスウィフト関数Ｓ_i の順序（order)をランダム（また
は擬ランダム）に変更する実施例が示される。使用する
スウィフト関数の型によっては、その順序を数フレーム
周期ごとにランダム化した方がよい場合がある。出来れ
ば各フレーム周期Ｔごとにランダム化するのが望まれ
る。

【０１７２】順序の変更は、アドレス・カウンター 302
から供給されるアドレスを各フレーム周期Ｔごとに再配
置する<remap> ことにより行なう。こうすることで、ス
ウィフト関数Ｓ_i の選択される順序<order> をランダム
に変更することが可能になる。アドレス・ランダマイザ
ー 320は、バス 322によりアドレス・カウンターへ、ま
たバス 324によりＲＯＭ 304に接続される。

【０１７３】別の実施例（図示せず）としては、図24及
び図２５の実施例を組み合わせて単一の回路を構成する
ものがある。

【０１７４】本発明は、その本質または必須の特性を保
ったまま、別の諸形態をとっても具体化できることは自
明である。液晶表示は、例えば液晶電気・光学デバイス
という広い範疇のごく一部を形成するに過ぎず、その範
疇に入る他の応用として、ハード・コピー装置用印字ヘ
ッド、光学計算用空間フィルターなどにも本発明が適用
できよう。ここで述べてきた諸実施例は、どこまでも説
明手段であって拘束の意味はなく、従って本発明の範囲
は別記の請求項によって示されるものである。

【図面の簡単な説明】

【図１】図１は、本発明に基づく、表示システムのＬＣ
Ｄ（液晶表示）マトリクスに適用される、行および列ア
ドレス信号<addressing signals>を図示する。

【図２】図２は、図１のＬＣＤマトリクスの、線 2−2
に沿った断面図の一部分である。

【図３】図３は、図１の発明に関連して用いられる、32
×32要素のウォルシュ関数マトリクスの例である。

【図４】図４は、図３のウォルシュ関数マトリクスに対
応するウォルシュ関数波形を示す。

【図５】図５は、図３のウォルシュ関数マトリクスの一
般形である。

【図６】図６は、本発明に基く擬ランダム２進数列<pse
udo-random binary sequence>を生成するのに用いる回
路の１実施例を、一般化した形で示す。

【図７】図７は、本発明のアドレス方法に基づいてピク
セルに加わる電圧波形を、数フレーム周期にわたり示
す。

【図８】図８は、図７の電圧波形に対する、ピクセルの
光学応答を示す。

【図９】図９は、本発明によるところの 240行表示マト
リクスについて、１フレーム周期に対応した、情報ベク
トルとスウィフト・マトリクス・ベクトルとの間のＤ整
合< D matches>の生起数の分布を示す。

【図１０】図10は、本発明にかかる装置のブロック図で
ある。

【図１１】図11は、本発明にかかる装置の１実施例に関
する基本動作の流れ図である。

【図１２】図12は、本発明により１個のＬＣＤ表示シス
テムにアドレスするための１実施例のブロック図であ
る。

【図１３】図13は、図12に示した行駆動器<row driver>
ＩＣのブロック図である。

【図１４】図14は、図12に示した統合列駆動器<integra
ted column driver>ＩＣの、より詳細を描いたブロック
図である。

【図１５】図15は、図14に示したＸＯＲ和生成器<sum g
enerator> の１実施例のブロック図である。

【図１６】図16は、同ＸＯＲ和生成器の第２実施例のブ
ロック図である。

【図１７】図17は、同ＸＯＲ和生成器の第３実施例を適
用した、図14の統合駆動器のブロック図である。

【図１８】図18は、本発明により１個のＬＣＤ表示シス
テムにアドレスするための、第２実施例のブロック図で
ある。

【図１９】図19は、図18の列信号計算器<column signal
computer>を示すブロック図である。

【図２０】図20は、図14に灰色陰影形成<gray shading>
を組み合わせた場合の、本発明の１実施例を示すブロッ
ク図である。

【図２１】図21は、図17に灰色陰影形成を組み合わせた
場合の、本発明の１実施例を示すブロック図である。

【図２２】図22は、図19に灰色陰影形成を組み合わせた
場合の、本発明の１実施例を示すブロック図である。

【図２３】図23は、図18に示したスウィフト関数生成器
の１実施例のブロック図である。

【図２４】図24は、同スウィフト関数生成器の第２実施
例のブロック図であって、スウィフト関数についてラン
ダムな符号反転<random inversion>を行なう。

【図２５】図25は、同スウィフト関数生成器の第３実施
例のブロック図であって、スウィフト関数についてラン
ダムな順序の変更<reordering>を行なう。

【符号の説明】

10 表示システム 12 LCDディスプレイ（表示部） 14, 16 間隔の近接した平行ガラス板 18 シール 20 空隙 21 ネマティック液晶素材 22_i (i＝1,…,N) 行電極 24_j (j＝1,…,M) 列電極 26_ij(i＝1,…,N;j＝1,…,M) ピクセル（画素） 28_i (i＝1,…,N) 行信号 30_j (j＝1,…,M) 列信号 50 列信号生成器 52 記憶手段 54 制御器 56 行信号生成器 58, 60 データ・バス 62 タイミング制御バス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ベンジヤミン ロバート クリフトン アメリカ合衆国 オレゴン州 97005 ビ ーバートン エスダブリユー シツクスス ストリート 12775

Claims (11)

【特許請求の範囲】
1. 【請求項１】 １番目の電極パターンに配列された複数
   の第１電極と、一部分が重なり合う２番目の電極パター
   ンに配列された複数の第２電極とが、複数の画素を表示
   の中に供給して成る実効応答・高密度情報量・液晶表示
   にアドレスする装置において、 該装置は、上記画素によって上記液晶表示上に表示され
   るべき情報とは関係のない周期的な第１信号で上記第１
   電極を駆動する手段と、表示されるべきデータを指示す
   る第２信号で上記第２電極の各々を駆動する手段とを有
   し、 該第２信号はどの時点にあっても、その時点での第１信
   号の各々の振幅に、その第１電極における対応の画素の
   状態を乗算した積の総和に比例し、 該状態は、上記画素により表示されるべき情報によって
   定められることを特徴とする液晶表示にアドレスする装
   置。
2. 【請求項２】 上記第２電極を駆動するための上記手段
   は更に、複数の継起的なフレーム周期の経過時間に亙っ
   て画素が「オフ」である時間と比較して、画素が「オ
   ン」である経過時間を選択的に制御することにより、
   「オン」状態と「オフ」状態との間にある中間的光学状
   態を上記画素に表示させるための手段を有することを特
   徴とする請求項１に記載の液晶表示にアドレスする装
   置。
3. 【請求項３】 上記第２電極を駆動するための上記手段
   は更に、複数の部分時間間隔の経過時間に亙って画素が
   「オフ」である時間と比較して、画素が「オン」である
   経過時間を選択的に制御することにより、「オン」状態
   と「オフ」状態との間にある中間的光学状態を上記画素
   に表示させるための手段を有することを特徴とする請求
   項１に記載の液晶表示にアドレスする装置。
4. 【請求項４】 液晶素材とは反対側に所在する一部分が
   重なり合っている行電極と列電極とが、複数の画素を表
   示の中に供給して成る実効応答・高密度情報量・液晶表
   示にアドレスする方法において、 該方法は、各行信号が共通のフレーム周期を持つ行信号
   を１つずつ各行電極に与えることを含み、また、列信号
   を１つずつ各列電極に与えることを含み、 該列信号の各々の振幅はどの時点にあっても、その時点
   での各行信号の振幅に、その行電極における対応の画素
   の状態を乗算した積の総和に比例し、 該状態は、上記画素により表示されるべき情報によって
   定められることを特徴とする液晶表示にアドレスする方
   法。
5. 【請求項５】 上記列信号は、複数のそれに引き続くフ
   レーム周期の経過時間に亙って画素が「オフ」である時
   間と比較して、画素が「オン」である経過時間を選択的
   に制御することにより、「オン」状態と「オフ」状態と
   の間にある中間的光学状態を上記画素に表示させること
   を特徴とする請求項４に記載の液晶表示にアドレスする
   方法。
6. 【請求項６】 上記周期は複数の等しい時間間隔に分割
   され、また、上記行信号は双レベルであり且つ上記時間
   間隔の経過中はほぼ一定の振幅を持つことを特徴とする
   請求項４に記載の液晶表示にアドレスする方法。
7. 【請求項７】 上記行信号の各々は、多重化された行電
   極の数が 2^S-1 より大きく 2^S より小さいか又はそれに
   等しいときに、 2^S の次数を持つ直交正規関数マトリク
   スから導かれたものであることを特徴とする請求項６に
   記載の液晶表示にアドレスする方法。
8. 【請求項８】 上記行信号は、一組のスウィフト関数か
   ら導かれ、該スウィフト関数の各々は少なくとも１のシ
   ーケンスを持つことを特徴とする請求項７に記載の液晶
   表示にアドレスする方法。
9. 【請求項９】 液晶素材とは反対側に所在する一部分が
   重なり合っている行電極と列電極とが、複数の画素を表
   示の中に供給して成る実効応答・高密度情報量・液晶表
   示の上にデータを表示するためのシステム中で、それぞ
   れの画素によって表示されるべきデータを表すデータ情
   報コンポネントと制御コンポネントとを持つビデオ信号
   を使って、上記液晶表示にアドレスする装置において、 該装置は、行信号を生成し、それを上記行電極の各々に
   与えるための行信号生成器と、列信号を生成し、それを
   上記列電極の各々に与えるための列信号生成器と、上記
   データ情報コンポネントを受信し、それを記憶するため
   の記憶手段と、上記行信号生成器と上記列信号生成器と
   上記記憶手段とに結合して、上記ビデオ信号を受信し、
   そのデータ情報コンポネントを上記記憶手段に供給し、
   またその制御コンポネントを上記行信号生成器と上記列
   信号生成器と上記記憶手段とに供給するための制御器と
   を有して成り、 上記記憶手段は、各フレーム周期の間に上記制御コンポ
   ネントに従って上記データ情報コンポネントを上記列信
   号生成器に放出するために、上記列信号生成器に接続さ
   れており、 上記行信号生成器は、上記制御コンポネントに従って上
   記行信号を上記列信号生成器に供給するために、上記列
   信号生成器に接続されており、 各列信号の振幅は、その列及び行信号中の全画素の総体
   的な情報状態から導かれるものであることを特徴とする
   液晶表示にアドレスする装置。
10. 【請求項１０】 各列信号の振幅は、各行信号の振幅に
    対応する画素の状態を掛けた積の総和に比例することを
    特徴とする請求項９に記載のシステム。
11. 【請求項１１】 全体として複数の画素を供給するとこ
    ろの、１番目の電極パターンに配列された複数の第１電
    極と一部分が重なり合う２番目の電極パターンに配列さ
    れた複数の第２電極とを有し、 上記画素によって液晶表示上に表示されるべき情報とは
    関係のない周期的な第１信号で上記第１電極を駆動する
    手段を有し、また表示されるべきデータを指示し、且つ
    どの時点にあってもその時点での第１信号の各々の振幅
    にその第１電極における対応の画素の状態を乗算した積
    の総和に比例する第２信号により、上記第２電極の各々
    を駆動する手段を有し、上記状態は上記画素により表示
    されるべき情報によって定められることを特徴とする液
    晶表示。