JP2006527407A - 省エネルギー・パッシブ・マトリクス・ディスプレイ装置および駆動方法 - Google Patents

Abstract

本発明は、一般にパッシブ・マトリクス・ディスプレイに関し、特にディスプレイ装置およびディスプレイ装置を駆動する方法に関する。電力消費を低減するために、行電極（７）を備えた第１の基板と列電極（６）を備えた第２の基板との間の液晶材料と、表示する画像に応じて列電極（６）を駆動する駆動手段（５）と、行電極（７）を駆動する駆動手段（４）とを含み、行電極と列電極の重なり合う部分がピクセル（８）を画定するディスプレイ装置であって、列電圧Ｇ_ｊ（ｔ）を列電極（６）に供給することができ、供給される列電圧Ｇ_ｊ（ｔ）が所定数の列電圧レベルから選択可能であり、行電極（７）が、ピクセル（８）を駆動するための互いに直交した選択信号（Ｆ_ｉ）を、それぞれｐ本（ｐ≧１）の行からなる複数の行の群に供給し、これらｐ本の行からなる複数の行の群が、複数のグレイ・スケールを生成するために、ｎ_ｆｒｃ個のフレームを含むスーパーフレームの間に行選択時間にわたってｐ×ｎ_ｆｒｃ回駆動され、行選択時間がｎ_ｐｗｍ個のサブ選択時間スロットに細分され、前記複数のグレイ・スケールが、ｎ_ｐｗｍ個のサブ選択時間スロットとともにｎ_ｆｒｃ個の位相を有するグレイ・スケール表にコード化され、１つのスーパーフレームのｎ_ｆｒｃ個のフレームについて、位相混合を用いて特定のフレームにグレイ・スケールのコード化のどの位相が使用されるかを規定することによってグレイ・スケールが生成され、列電圧（Ｇ_ｊ（ｔ））が、列内の同時に駆動されるｐ個のピクセルによって表示されるグレイ・スケールに応じて、また対応する行の群で使用される相互に直交した選択信号（Ｆ_ｉ）に応じて計算され、列電圧レベルの変化が遷移を規定し、列電極（６）に供給される列電圧（Ｇ_ｊ（ｔ））の行選択時間あたりの遷移の回数が、常に行選択時間のサブ選択時間スロットの数ｎ_ｐｗｍより少ない、ディスプレイ装置が提供される。

Description

本発明は、一般にパッシブ・マトリクス・ディスプレイに関し、特に、行電極を備えた第１の基板と列電極を備えた第２の基板との間の液晶材料と、表示される画像に基づいて列電極を駆動する駆動手段と、行電極を駆動する駆動手段とを含み、行電極と列電極の重なり合う部分がピクセルを画定するディスプレイ装置であって、行電極が、ピクセル駆動用の互いに直交した選択信号（Ｆｉ）を、それぞれｐ本（ｐ≧１）の行からなる複数のグループに供給し、画像情報が、列電極に供給される列電圧としてコード化される、ディスプレイ装置、ならびにディスプレイ装置を駆動する方法に関する。

今後、情報および通信の技術において、ディスプレイ技術はますます重要な役割を果たしていくことになるであろう。ディスプレイ装置は、人間とデジタル世界との間のインタフェースであるとするならば、最新の情報システムを受け入れるために極めて重要である。特に、例えばノート型ＰＣや電話、デジタル・カメラ、携帯情報端末などの携帯型装置は、ディスプレイを利用しなければ実現することができない。パッシブ・マトリクスＬＣＤ技術は、極めて一般的に使用されるディスプレイ技術であり、例えば、ＰＤＡや携帯電話で使用されている。パッシブ・マトリクス・ディスプレイは、通常は、（Ｓ）ＴＮ（超ねじれネマティック）効果に基づいている。パッシブ・マトリクスＬＣＤは、いくつかの基板からなる。このディスプレイは、複数の行および列からなるマトリクスの形態に細分化されている。行電極および列電極は、それぞれ別の基板上に配列され、グリッドを構成する。これらの基板の間に、液晶を備えた層が設けられる。これらの電極の交差点が、ピクセルを形成する。駆動されたピクセルの液晶分子を適切な方向に向けて、その駆動されるピクセルが異なる輝度で見えるように、電圧がこれらの電極に供給される。

ディスプレイは大型化しているので、モバイル用のパッシブ・マトリクスＬＣＤの電力消費の重要性は高まる一方である。このようなパッシブ・マトリクス・ディスプレイはしばしば携帯型装置で使用されるので、低い電力消費を実現することが特に重要である。

しかしながら、電力消費に加えて、このようなディスプレイの光学性能も、この種のディスプレイ装置を選択する上で決め手となる基準である。ＬＣＤでは、一群（ｐ本）の行を同時に駆動し、符号化された画像情報を列に印加するアドレッシング技術を使用することは既知である。このＭＲＡ（マルチ・ロー・アドレッシング（ｍｕｌｔｉｐｌｅ ｒｏｗ ａｄｄｒｅｓｓｉｎｇ））技術により、極めて良好な光学性能を低電力消費とともに達成することが可能となる。このＭＲＡ技術によれば、いくつか（ｐ本）の行が同時に駆動される。次いで、これらｐ本の同時に駆動された行に、一組の直交関数が適用される。対応する列を駆動するための列電圧の関数は、この１組の直交関数から、計算規則を用いて計算される。列を駆動するためにこの計算規則を使用することにより、電圧が複数の部分列電圧レベル値から選択され、この選択された電圧レベルが対応する列に印加され、それにより、対応するピクセルが上記の直交関数とメモリから供給される画像データとに依存する状態に切り替わる。

ディスプレイ全体を駆動するためには、上記の計算規則を複数回計算しなければならない。これは、集中的なデータ処理を必要とし、表示する画像によっては、列電圧信号を極めて頻繁に変化させる場合がある。その結果、これは、列駆動信号の遷移回数も多くなることを意味する。列駆動信号の遷移回数が多くなる可能性があること、および集中的なデータ処理が必要となることは、駆動装置全体の電力消費に悪影響を及ぼす。

したがって、本発明の目的は、ディスプレイ装置、並びに、魅力的な光学性能を備えた電力消費の低いパッシブ・マトリクスＬＣＤを駆動する方法を提供することである。

この目的は、独立請求項の主題によって達成される。

この目的を達成するために、本発明によるディスプレイ装置は、
行電極を備えた第１の基板と列電極を備えた第２の基板との間の液晶材料であって、行電極と列電極の重なり合う部分がピクセルを画定する液晶材料と、
表示する画像に基づいて列電極を駆動する駆動手段であって、列電圧Ｇ_ｊ（ｔ）を列電極に供給することができ、供給される列電圧Ｇ_ｊ（ｔ）が所定数の列電圧レベルから選択可能である駆動手段と、
行電極を駆動する駆動手段とを備え、
行電極は、ピクセル駆動用の互いに直交した選択信号（Ｆ_ｉ）を、それぞれｐ本（ｐ≧１）の行からなる複数のグループに供給し、これらｐ本の行からなる複数のグループは、複数のグレイ・スケールを生成するために、ｎ_ｆｒｃ個のフレームを含むスーパーフレームの間に行選択時間にわたってｐ×ｎ_ｆｒｃ回駆動され、行選択時間はｎ_ｐｗｍ個のサブ選択時間スロットに細分され、前記複数のグレイ・スケールは、ｎ_ｐｗｍ個のサブ選択時間スロットとともにｎ_ｆｒｃ個の位相を有するグレイ・スケール表にコード化され、１つのスーパーフレームのｎ_ｆｒｃ個のフレームについて、位相混合を用いて特定のフレームにグレイ・スケールのコード化のどの位相が使用されるかを規定することによってグレイ・スケールが生成され、列電圧（Ｇ_ｊ（ｔ））は、列内の同時に駆動されるｐ個のピクセルによって表示されるグレイ・スケールに依存して、並びに、対応する行のグループで使用される相互に直交した選択信号（Ｆ_ｉ）に依存して計算され、列電圧レベルの変化は遷移を規定し、列電極（６）に供給される列電圧（Ｇ_ｊ（ｔ））は、行選択時間あたりの遷移が常に行選択時間のサブ選択時間スロットの数ｎ_ｐｗｍより少ない。

以下、本発明によるディスプレイ装置を駆動するために使用される個々の方法について説明する。

ＳＴＮ（超ねじれネマティック）効果に基づくディスプレイ・セルは、一般に、非常に急峻な伝送電圧特性を有し、これによりグレイ・スケールを実現することが困難になっている。グレイ・スケールを生成する１つの方法は、いくつかの連続したフレーム内でピクセルの状態をオンとオフの間で変化させることによって、異なるグレイ・スケールを生成する技術である、「フレーム・レート制御（ＦＲＣ）」と呼ばれる方法である。いくつか（ｎ_ｆｒｃ個）の連続したフレームが、スーパーフレームを規定する。この点で、１つのフレーム期間は、全ての行が個々に（Ａｌｔ＆Ｐｌｅｓｈｋｏ）または群単位で（ＭＲＡ）、それぞれｐ回選択される期間である。人間の視覚システムの持続および液晶の性質により、様々な状態は平均化されて、１つのグレイ・スケールとして知覚される。欠点は、隣接するピクセルのグレイ・スケールが同じシーケンスにおいて低すぎるフレーム周波数で生成されるときに発生するフリッカの問題である。

グレイ・スケールを表示する別の技術は、パルス幅変調（ＰＷＭ）と呼ばれる。ＰＷＭの場合、行選択時間が、ｎ_ｐｗｍ個のサブ選択時間スロットに細分される。これにより、並びに、これらの異なる各サブ選択時間スロット間に列信号を個別のレベルに駆動することにより、最大でｎ_ｐｗｍ＋１個の異なるグレイ・スケールを生成することができる。

例えばフレーム数ｎ_ｆｒｃ＝４のフレーム・レート制御（ＦＲＣ）と、例えばサブ選択時間スロット数ｎ_ｐｗｍ＝４のＰＷＭとを組み合わせることにより、１７のグレイ・スケールを生成することができる。しかし、これを行うことにより、この例では、列電圧Ｇ_ｊ（ｔ）を行選択時間ごとに１列につき、４回計算しなければならない。グレイ・スケールは、列駆動手段に記憶されるグレイ・スケール表にコード化される。

以下では、グレイ・スケール表の構造について説明する。グレイ・スケール表は、サブ選択時間スロット、フレーム／位相およびグレイ・スケールの全ての組合せについて、特定のサブ選択時間スロットのピクセル状態ａ_ｉｊを規定するものである。すなわち、表１では、グレイ・スケールＧＳ５のピクセル状態ａ_ｉｊは以下のように規定される。第１のフレーム／位相では、ピクセル状態は常に１であり、第２のフレーム／位相では、ピクセル状態は第１のサブ選択時間スロットにおいてのみ１であり、第２のフレーム／位相に続く３つのサブ選択時間スロット、および、それに続くフレーム／位相では、ピクセル状態は常に０である。これは、あるピクセルのグレイ・スケールは、その個数のフレーム／位相およびサブ選択時間スロットにわたって異なるピクセル状態を与えることによって得られ、これにより、或るスーパーフレームおよび同一のスーパーフレームに属するフレームにわたるピクセル状態の順序の変化は、当該ピクセルに表示される結果としてのグレイ・スケールに影響を及ぼさないことを意味する。

表１は、４つのフレーム／位相を備えた例に用いられるクレイ・スケール表の実施形態であり、それにより行選択時間は４個のサブ選択時間スロットに再細分される。

フリッカおよび高フレーム周波数の問題を解決するために、位相混合と呼ばれる技術を使用する。特に低フレーム周波数におけるフリッカなどの可視アーチファクトを防止するためには、隣接するピクセルのグレイ・スケールを、異なるパターンまたはシーケンスのピクセル状態で生成することが必要である。隣接するピクセルに対して異なるパターンを生じさせるために、この位相混合方法を適用する。位相混合では、位相混合表と呼ばれる１組の表を使用する。この表は、特定のピクセルの位相が同じ値を２度とることなくフレームごとに変化するように、各ピクセルおよびフレームに対して、特定の位相を割り当てる。次いで、各位相およびグレイ・スケールごとに、グレイ・スケール表は、使用されるサブ選択時間スロットの割当てに対して、ピクセル状態を規定する。同一フレーム内の隣接するピクセルを異なる位相に割り当てることにより、グレイ・スケールを生成するパターンを変更することができる。したがって、位相混合を使用することにより、一連のフレームにわたって隣接するピクセルのグレイ・スケールは、異なるパターンで生成される。特定のピクセルで用いられる位相は、それに続くフレームでは１だけ増加する。また、任意のピクセルについて、各位相が１つのスーパーフレーム内で１回しか使用されない場合には、フレーム間で位相を変化させるためにその他の規則を使用してもよい。また、位相混合は、ＦＲＣのみについて、したがってＰＷＭと組み合わせることなく使用してもよい。

表２は、１組の可能な位相混合表を示す。この例では、表２において、いわゆる４×４混合を使用する。これは、４×４個のピクセルで構成される正方形内で位相混合が行われることを意味する。さらに、表２に示す位相混合表は、フレームからフレームに進むにつれて位相が１ずつ増分するという規則に従う。

表２に示す位相混合表は、例えばフレーム０の間には、ピクセルｐ_０、１（行指標０、列指標１）が位相２に従って生成されると規定している。表１に戻ると、これは、ピクセルｐ_０、１が、表１のフレーム／位相２に設定されるとおりのピクセル状態に基づいて駆動されることを意味する。このことの厳密な意味について、例を挙げてより詳細に説明する。ピクセルｐ_０、１がグレイ・スケール５で表示され、グレイ・スケール表１および位相混合表２を使用するものとすると、ピクセルｐ_０、１はフレーム０において位相２に従って駆動されることになる。これは、ピクセルｐ_０、１が、フレーム０において、ピクセル状態０で４回駆動されることを意味する。次のフレーム、すなわちフレーム１では、ピクセルｐ_０、１は、位相３に従って駆動されるので、ピクセル状態０で４回駆動される。フレーム２では、ピクセルｐ_０、１は、位相０に従って駆動されるので、ピクセル状態１で４回駆動される。最後に、最後のフレーム、すなわちフレーム３では、ピクセルｐ_０、１は、位相１に従って駆動されるので、ピクセル状態０で１回駆動され、その後ピクセル状態１で３回駆動される。ピクセルｐ_０、１の隣の列であるピクセルｐ_０、２とこれとを比較すると、表２から、このピクセルが全てのフレームにおいて、ピクセルｐ_０、１とは異なる位相で駆動されることが分かる。これにより、またピクセルｐ_０、２もグレイ・スケール５に駆動されるものとすると、グレイ・スケールが生成されるパターンが異なることになる。その結果として第１に、低フレーム周波数におけるフリッカをかなり低減することができる。

或るｐ本の行のグループが選択される時間（行選択時間）の間の列電圧Ｇ_ｊ（ｔ）は、以下の方程式または計算規則を使用して計算される。この式では、列電圧Ｇ_ｊ（ｔ）は、選択された行のグループの各列に表示されるピクセル状態ａ_ｉ、ｊ、およびこのグループのｐ本の行に供給される１組の直交選択信号に依存する。

ここで、数式（１）は、行指標ｉが４を法とした行番号として与えられるという仮定のもと、或るｐ本の行のグループが選択される期間において指標ｊを有する列に関し、ｐ＝４であるＭＲＡの列駆動電圧（Ｇ_ｊ（ｔ）関数）を表す。注：ａ_ｉｊ：行ｉ列ｊによって与えられるピクセルのピクセル状態（それがオン状態にあるピクセル：ａ_ｉｊ＝−１ｄｅｃ（デジタル表現は０とする）、それがオフ状態にあるピクセル：ａ_ｉｊ＝＋１ｄｅｃ（デジタル表現は１とする））。
Ｆｉ（ｔ）：行ｉに適用される直交関数（ウォーキング−１セット（ｗａｌｋｉｎｇ−１ ｓｅｔ）における直交関数の可能な正規化値は、−１ｄｅｃ（デジタル表現は０とする）、＋１ｄｅｃ（デジタル表現は１とする）である）。
Ｇ_ｊ（ｔ）：ｐ本の行のグループの各々が選択される期間に列ｊに適用される列関数。
Ｎ：ディスプレイの行数。

表１では、０から３までの全てのフレーム／位相において、各位相の全サブ選択時間スロットが等しく駆動されないようなグレイ・スケールが存在するので、列駆動電圧Ｇ_ｊ（ｔ）、したがって数式（１）は、行選択時間あたり最大で４回計算する必要がある。

ここで、この計算について例を挙げて示す。

ピクセルｐ_０、０がグレイ・スケール１で表示され、ピクセルｐ_１、０がグレイ・スケール６で表示され、ピクセルｐ_２、０がグレイ・スケール１１で表示され、並びに、ピクセルｐ_３、０がグレイ・スケール１６で表示されるものと仮定し、グレイ・スケール表１および位相混合表２を使用するものとする。

表２から、フレーム０では、ピクセルｐ_０、０は位相０に従って駆動されなければならず、ピクセルｐ_１、０は位相１に従って駆動されなければならず、ピクセルｐ_２、０は位相２に従って駆動されなければならず、並びに、ピクセルｐ_３、０は位相３に従って駆動されなければならないことが導き出され得る。

表１から、位相０かつグレイ・スケール１のピクセルｐ_０、０は、４つのサブ行選択時間スロットにわたってピクセル状態シーケンスａ_０、０＝｛１、０、０、０｝で駆動されなければならないことが導き出される。位相１かつグレイ・スケール６のピクセルｐ_１、０は、ピクセル状態シーケンスａ_１、０＝｛１、１、０、０｝で駆動されなければならない。位相２かつグレイ・スケール１１のピクセルｐ_２、０は、ピクセル状態シーケンスａ_２、０＝｛１、１、１、０｝で駆動されなければならない。並びに、位相３かつグレイ・スケール１６のピクセルｐ_３、０は、ピクセル状態シーケンスａ_３、０＝｛１、１、１、１｝で駆動されなければならない。

第１のステップで数式（１）のａ_０、０、ａ_１、０、ａ_２、０およびａ_３、０にそれぞれのピクセル状態シーケンスの第１の要素を代入し、第２のステップでそれぞれのシーケンスの第２の要素を代入し、同様の代入を続けて行うと、その結果得られる数式がいずれも同じではないことが分かる。その結果、数式（１）、したがってＧ_ｊ（ｔ）は、この例では４回計算する必要がある。

数式（１）を行選択時間あたり最大で４回計算する必要があるということは、４つのピクセル全てのピクセル・データをＲＡＭから４回読み取ること、または、最初に読み出した後でラッチすることのいずれかが必要であるということを意味する。これは、ピクセル・データが処理される前にオンチップＲＡＭにバッファされることを前提とする。最初の解決策では電力消費が増加し、後者の解決策ではデータをラッチするために追加のチップ領域が必要となる。

しかし、数式（１）を行選択時間あたり最大で４回計算する必要があるということは、列駆動電圧が、或る同一の行選択時間内に４種類もの異なる列電圧レベルをとることができることをも意味する。実際には、行選択時間あたり最大で４回の遷移が生じ得る。残念ながら、行選択時間あたりの遷移数は、電力消費に直接的な影響を及ぼす。

本発明における発明の構成および方法は、以下で述べるようなグレイ・スケール表および位相混合表を特徴とする。

全てのグレイ・スケールについてフレーム／位相内での変化を伴うコード部分が１つの位相、いわゆるＰＷＭ位相に集中しているグレイ・スケール表を使用し、かつ特別な位相混合表を使用することにより、行選択時間あたりの列電圧の遷移数、したがって行選択時間あたり必要な列電圧の計算回数を最小限に抑えることができる。

表３は、サブ選択時間スロットを配列し直した本発明によるグレイ・スケール表を示す。表３では、全てのサブ選択時間スロットが等しく駆動されるわけではない任意のグレイ・スケールの全てのグレイ・スケール・コード部分が、１つのフレーム／位相（位相３）に集中している。この位相は、ＰＷＭ位相と呼ばれる。残りの位相、すなわち位相０、１および２では、４つ全てのサブ選択時間スロットが等しく駆動される。本発明のグレイ・スケール表３からの利益を十分に享受するためには、数式（１）において４つの積のうち１つだけがＰＷＭ位相（表３では位相３）に依存するように表２の位相混合方式を適合させなければならない。これは、位相混合表内の列が複数のＰＷＭ位相（位相３）を有し得ないという要件に相当する。残りの位相０、１および２は全て、フレーム／位相内でグレイ・スケール・コードの変化がないことを特徴とするＦＲＣ位相のみに依存する。したがって、ＦＲＣ位相は、列駆動信号の遷移を強制的に引き起こすことはない。グレイ・スケール０、４、８、１２および１６には、フレーム／位相内での変化を伴うコード部分がないので、これらのグレイ・スケールについてはＰＷＭ処理は必要ない。

表４に、任意のフレームにおいて列あたりＰＷＭ位相（位相３）を１つだけ有するという要件を満たす位相混合表の例を示す。

表４は適切な位相混合方式の一例に過ぎないので、表５に、本発明による、ＰＷＭ位相（位相３）の配列の仕方のその他の可能性を示す。

図５に示す位相混合方式は、グレイ・スケール表３の条件の下で、本発明の位相混合方式に適した例であり、全てのグレイ・スケールについて、フレーム／位相内での変化を伴うコード部分がＰＷＭ位相３に集中している。この位相混合方式におけるｘは、使用される位相が、ＰＷＭ位相３を除きかつ好ましくは同じ列内で既に使用されている位相を除いた任意の位相にすることができることを意味する。

表５に示すように位相混合を実行するときには、パルス幅変調が必要となる位相（位相３）は、各列あたり１回だけ現れる。ｐ＝４のＭＲＡについての列電圧関数Ｇ_ｊ（ｔ）を生成するための方程式（１）に関しては、１つの行選択時間の間に１つの積、すなわちそのピクセル状態がパルス幅変調に依存した積を、１回だけ再計算すればよいと結論付けられる。純粋なフレーム・レート制御に関しては、その他全ての積は、行選択時間全体にわたって同じままである。これは、これらの積については、ピクセル状態または直交関数のいずれも当該特定の行選択時間の間に変化しないからである。

１つの行選択時間内に１回だけ再計算する必要のある積の場合も、行直交関数Ｆ_ｉ（ｔ）は、４つ全てのサブ行選択時間スロットについて同じである。その結果として、この積はピクセル状態のみに依存し、これは１または０である（デジタル）。したがって、この積の結果は、正確に１ｄｅｃだけ異なる２つの値しかとり得ない。その結果として、列電圧Ｇ_ｊ（ｔ）の結果も、行選択時間あたり、やはり１ｄｅｃだけ異なる２つの異なる値しかとらない。実際には、列電圧Ｇ_ｊ（ｔ）は、或る同一の行選択時間の間に最大で２つの異なるレベルをとる。さらに、再度表３を参照すると、１つのフレーム／位相内のサブ行選択時間スロットであって、そのピクセル状態が１であるサブ行選択時間スロット、および、ピクセル状態がゼロであるサブ行選択時間スロットは、常にグループ化されていることが容易に分かる。その結果として、列電圧Ｇ_ｊ（ｔ）は、１つの行選択時間の間に、異なる列電圧レベルを２つ以下しかとらないだけでなく、遷移も１回以下となる。

例えば、ｐ＝４かつｎ_ｆｒｃ＝４である場合には、１つの行選択時間の間の列電圧の遷移回数は、最大で１まで減少させることができる。さらに、１つの行選択時間の間に遷移が起きるときにはいつでも、この遷移は、すぐ隣の列電圧レベルへの遷移のみである。

第２の例として、ｐ＝８かつｎ_ｆｒｃ＝４である場合には、１つの行選択時間の間の列電圧の遷移回数は、最大で２まで減少させることができる。さらに、１つの行選択時間内に最大数２回の遷移が起きる場合には、両方の遷移はすぐ次の列電圧レベルへの遷移であり、１つの行選択時間内に１回しか遷移が起きない場合には、この遷移は常に次の次の（ｏｖｅｒ−ｎｅｘｔ）列電圧レベルへの遷移である。

さらに、本発明が行選択時間あたりの遷移回数を最小限に抑えるということは、行選択時間当たりに必要な数式（１）の計算回数も最小限に抑えられるということを意味する。

例えば、ｐ＝４かつｎ_ｆｒｃ＝４である場合に、１つの行選択時間の間の最大遷移回数を１とすると、行選択時間あたりの可能な列電圧レベルの数は最大で２となる。これにより、行選択時間当たりに必要な数式（１）の計算回数も、最大で２となる。しかし、これら２つの列電圧レベルが最大で１レベルだけ異なることを考慮すると、数式（１）を１回だけ計算し、その後、適切な時点で列レベルを１レベルだけ増分または減分すれば足りる。

第２の例として、ｐ＝８かつｎ_ｆｒｃ＝４である場合に、１つの行選択時間の間の最大遷移回数を２とすると、行選択時間当たりの可能な列電圧レベル数は最大で３となる。これにより、行選択時間当たりに必要な数式（１）の計算回数も、最大で３となる。しかし、これら３つの列電圧レベルは常にそれより前のレベルと最大で１レベル違うことを考慮すると、数式（１）を１回だけ計算し、その後、適切な時点で列レベルを常に１レベルだけ増分または減分すれば足りる。しかし、両方の遷移が同じ時点で起こるように意図されている場合には、このとき２レベル分の遷移が１回だけ起こる結果になる。したがって、列電圧レベルは１ではなく２だけ増分または減分しなければならない。

最後に、本発明の構成および方法を使用する場合に、グレイ・スケール表中のグレイ・スケールの数が増加しても、遷移の回数が一定のままであることが、本発明の特徴である。

ｐ＝４かつｎ_ｆｒｃ＝４である上記の例では、０または１のいずれのＰＷＭピクセル状態に基づいたとしても、Ｇ_ｊ（ｔ）を正確に１回だけ計算し、その後、適切な時点でその結果をそれぞれ１だけ増分または減分すれば足りることが分かった。その直接の結果として、これは、或るピクセルのピクセル・データをＲＡＭから１回読み出すだけでよいことを意味する。ｐ＝４である場合には、４つ全てのピクセルのピクセル・データが並列に読み出され（４つの積を並列計算することを意味する）、あるいは、４つのピクセルそれぞれのピクセル・データが連続的に読み出される（４つの積を直列計算することを意味する）。後者の解決策には、ＲＡＭから列ブロックまでのデータ・バスのバス幅が最終的に並列読出しの場合の４分の１になるので、必要な面積が小さくなるという利点がある。

フレーム・レート制御とパルス幅変調とを組み合わせたこの新しいグレイ・スケール生成技術は、低いフレーム周波数で良好な光学性能が得られるという利点があるので、ドライバ全体の電力消費にも好ましい影響がある。また、従来技術とは異なり、適度なデータ処理しか必要としないことが、電力消費面で好ましい影響を与えている。さらに、ＲＡＭの読出し回数が少なく、付加的なラッチを行う必要がないこと、および、行選択時間あたりの列駆動信号の遷移回数が少ないことは、電力消費を低く抑えるのに役立つ。

本発明は、行選択時間あたりの列駆動信号の遷移回数とともにデータ処理を低減することを可能とする。さらに、この行選択時間内の遷移は、すぐ次のレベルへの遷移である。その結果として、電力消費、および実施態様によっては、必要なチップ面積も大幅に減少させることができる。

このディスプレイ構成および方法は、グレイ・スケールを生成するために使用されるフレーム数ｎ_ｆｒｃがＭＲＡ駆動方式の同時選択される行数ｐ以上である限り、ＭＲＡとフレーム・レート制御（ＦＲＣ）およびパルス幅変調（ＰＷＭ）との組み合わせる任意の駆動方式に適用可能である。したがって、この方法は、ＡＰ（Ａｌｔ−Ｐｌｅｓｈｋｏ）駆動方式にも使用することができる。さらに、この方法は、４ｋ色生成および６４ｋ色生成ならびにその他の色生成にも使用することができる。

様々なグレイ・スケールが生成されるグレイ・スケール表中のパターンを慎重に最適化することにより、必要となるデータ処理を軽減させ、行選択時間当たりの列駆動信号の遷移回数を減少させることができる。その結果として、ドライバの電力消費も大幅に低減することができる。

本発明のさらに別の実施形態では、現在の行選択時間の間に次の行選択時間の列電圧を計算することによって列電圧波形のミラーリングを実行し、列電圧波形が行選択時間の中間点でミラー軸に関してミラーリングされる、ディスプレイ装置が提供される。このミラーリングは、現在の行選択時間の終了時の列電圧が次の行選択時間の終了時の列電圧と同じであるときにのみ、順応的に実行される。これにより、遷移をさらに減少させることができ、その結果として電力消費もさらに低下する。

本発明の上記およびその他の態様は、以下に記載される実施形態を参照して説明され、それにより明らかになるであろう。

本発明のさらに完全な説明、ならびに本発明のさらに他の目的および利点については、以下の説明を添付の図面と併せて参照されたい。

図１は、本発明を適用することができるディスプレイ装置１の一部分の電気回路図である。ディスプレイ装置１は、行電極すなわち選択電極７と列電極すなわちデータ電極６とが交差する領域によって規定されるマトリクス状のピクセル８を含む。１つの駆動モードでは、行電極７は、行ドライバ４によって連続的に選択され、列電極６には、データ・レジスタ５を介してデータが供給される。これを行うために、入来データ２は、必要に応じて最初にプロセッサ３で処理される。行ドライバ４とデータ・レジスタ５との間の相互同期は、駆動線９を介して行われる。

図２は、１つの行についての一連の行選択パルスを、２つの後続のフレーム３および０に分けて示す図である。図２に示す例は、同時に駆動される行数ｐ＝４としたＭＲＡ、フレーム数ｎ_ｆｒｃ＝４としたフレーム・レート制御（ＦＲＣ）、およびサブ選択時間スロット数ｎ_ｐｗｍ＝４としたＰＷＭに基づく。第１の行選択時間の間に例えば行０（行電極７の第１の行電極）に供給されるパルス２１は、この例ではシーケンス｛−１、１、１、１｝で規定される行選択関数Ｆ_０（ｔ）の一部である。同時に、ｐ−１個の隣接する行（この場合は行（１から３））は、行０のパルスと同様のパルスによって選択される。隣接する行のパルスは、Ｆ_０（ｔ）と直交する行選択関数Ｆ_ｊ（ｔ）で規定される。その後、次の行選択時間の間に、次のｐ本の行のグループ（この場合は行（４から７））が同様に選択される。ディスプレイの全ての行が１回選択された後で、今度は第１の行の行選択パルスとしてフレーム３のパルス２２を用い、隣接するｐ−１個の行ではそれぞれの行選択関数に従って選択パルスを用いて、選択プロセスを最初から再開する。

図３は、例示的な場合としてｐ＝４のＭＲＡおよびｎ_ｐｗｍ＝４のＰＷＭのときに、従来技術に従い列電極６に供給することができる列電圧レベルを示す図である。行選択時間の間に、使用される直交関数Ｆ_ｊ（ｔ）に依存して、行選択電圧Ｖ_ｘまたはＶ_ｙが行電極７に供給される。さらに、全ての位相において、全てのサブ選択時間スロットが等しく駆動されるわけではないグレイ・スケールが存在するので、最大で５種類の異なる列電圧レベル（Ｖ_ａ、Ｖ_ｂ、Ｖ_ｃ、Ｖ_ｄ、Ｖ_ｅ）が現れる可能性があり、したがって、列電圧Ｇ_ｊ（ｔ）と数式（１）とを、行選択時間あたり４回計算しなければならない。

従来技術による列電圧レベルを示す図３とは対照的に、図４は、本発明による、ｐ＝４、ｎ_ｆｒｃ＝４およびｎ_ｐｗｍ＝４の場合の可能な列電圧波形を示す。図４では、電圧レベルＶ_ｎおよびＶ_ｎ＋１は、図３の５つの可能な電圧レベルＶ_ａ、Ｖ_ｂ、Ｖ_ｃ、Ｖ_ｄ、Ｖ_ｅのうち任意の２つの後続の電圧レベルを表す。表３または図５のグレイ・スケール表を使用し、さらに表４の位相混合方式または表５から得られる位相混合方式を使用することにより、１つの行選択時間の間に正確に１回、列を駆動するためには、Ｇ_ｊ（ｔ）関数を計算すれば足りる。位相内での変化を伴う全てのグレイ・スケール・コード部分がＰＷＭ位相（位相３）に集中することを特徴とするグレイ・スケール表内での論理コードの本発明による配列、および位相混合表内の任意の列にＰＷＭ位相（位相３）が１つだけ現れることを特徴とする位相混合表の本発明による構成により、１つの行選択時間の間に、列駆動電圧の遷移は最大で１回起こる。さらに、遷移が起こった場合には、その次に低い列電圧レベルまたはその次に高い列電圧レベルへの遷移に過ぎない。したがって、その次に低いレベルは、最初の列電圧レベルを１レベル分だけ減分することによって生成することができ、一方、その次に高いレベルは、最初の列電圧レベルを１レベル分だけ増分することによって生成することができる。これを、Ｖ_ｎ＋１からＶ_ｎへの遷移を有する波形によってその次に低い列電圧レベルへ遷移する場合、およびＶ_ｎからＶ_ｎ＋１への遷移を有する波形によってその次に高い列電圧レベルへ遷移する場合について、図４に示す。この発明の方法の結果として、行選択時間あたりの処理労力および遷移回数は最小限に抑えられる。

図５は、本発明による代替のグレイ・スケール表を示す図である。位相／フレーム内での変化を伴うグレイ・スケール・コード部分は、ＰＷＭ位相（位相３）に集中している。残りの位相０、１および２は、全てのサブ行選択時間スロットが等しく駆動されるグレイ・スケール・コード部分のみを含む。表３に関して、図５のグレイ・スケール表の方が良好な光学性能を提供し、フレーム周波数を低くすることを可能とする。

図６ａおよび６ｂは、遷移回数をさらに低減することによって電力を節約するさらなる可能性を示す図である。このようなさらなる遷移回数の低減は、列電圧波形をミラー軸に関してミラーリングすることによって達成される。図６ａに、本発明に従って提供された、ただしミラーリングは行っていない列電圧波形を示す。この列電圧信号のシーケンスは、全体で５回の遷移を含む。図６ｂに、ミラー軸に関してミラーリングを行い、その結果行選択時間ｎと行選択時間ｎ＋１との間の遷移が省略された列電圧波形を示す。結果的に、或る列に供給される列電圧全体に沿ってこのミラーリングを行うことにより、多数の遷移を省略することができる。これにより、電力消費はさらに低減される。

図７は、列電極に供給される列電圧を生成するブロック図である。ブロック７１は、メモリＲＡＭの一部を示す。このＲＡＭスライス７１は、ディスプレイの１つの列に関するピクセル・データを記憶する。この列に関するピクセル・データは、グレイ・スケール制御ブロック７２に供給される。グレイ・スケール制御ブロック７２は、例えば表３および図５に示すようなグレイ・スケール表および位相混合表を記憶する。これらの表およびＲＡＭスライス７１からのピクセル・データに基づいて、或るサブ行選択時間スロットの間の或るピクセルのピクセル状態ａ_ｉ、ｊ（オンまたはオフ）が導き出される。さらに、このブロック７２は、以下で述べるアップ／ミラー制御（Ｕｐ／Ｍｉｒｒｏｒ Ｃｏｎｔｒｏｌ）ブロック７７のために必要な制御信号を生成する。次のブロック７３は、数式（１）で与えられる列電圧のＧ_ｊ（ｔ）関数の計算を担うＧ_ｊ（ｔ）関数計算機である。このＧ_ｊ（ｔ）関数計算機には、ＧＳ制御ブロック７２からのピクセル状態ａ_ｉ、ｊ、および図示しない外部ソースから提供される直交関数Ｆ_ｉが入力される。このＧ_ｊ（ｔ）関数は、アップ／ミラー制御７７、および次の行選択時間の開始とともにＧ_ｊ（ｔ）関数を登録する次のブロック７４に提供される。ブロック７５では、３つの信号によって表されるＧ_ｊ（ｔ）関数が１だけ増分または減分される。増分／減分ブロック７５の出力は、デコーダ７６に供給される。デコーダ７６は、コード化された列電圧レベルを復号し、それぞれの列を駆動する列電圧レベルに対応するイネーブル信号を活動化する。アップ／ミラー制御ブロック７７は、Ｇ_ｊ（ｔ）関数計算機７３の出力およびＧＳ制御ブロック７２からの制御信号ならびに現在の列レベルに基づいて、その後の行選択時間における波形をミラーリングする必要があるかどうかを導き出す。この情報およびＧＳ制御ブロック７２から得られる追加情報に基づいて、アップ／ミラー制御ブロック７７は、必要なときはいつでも、および、必要である限り、列電圧を１レベル分だけ増加または減少させる＋１／−１ブロック７５を制御する。

以下に、行選択時間の間に最大で１回の遷移を伴う列波形を得るために、満たされなければならない規則を与え、したがってこの遷移は単にその次に低い、またはその次に高い列レベルへの遷移となる。

全ての０および１をそれぞれのコードにグループ化した後に、フレーム／位相内でのコードの変化を有する、様々なグレイ・スケール・コードの全てのコード部分は、或る個数の位相、いわゆるＰＷＭ位相に集中させる必要がある。

グレイ・スケール表内のＰＷＭ位相の数は、ＦＲＣに使用されるフレーム数をＭＲＡ方式の同時に選択される行数で割った整数値以下でなければならない。

任意のフレームにおける位相混合表内の列あたりのＰＷＭ位相の数は、１以下でなければならない。位相混合表がｐ本を超える行を有する場合には、常にｐ本の連続した行（上から数えてｐ本）が、１以下のＰＷＭ位相を有していなければならない。

フレーム・レート制御に使用されるフレーム数は、ＭＲＡ方式の同時に選択される行数以下でなければならない。

位相混合表内の行の数は、ＭＲＡ方式の同時に選択される行数以上でなければならない。

上記要件を満たすさらに別の例では、同時に駆動または選択される行数ｐ＝４とし、フレーム数ｎ_ｆｒｃ＝８とする。この場合には、位相内での変更を有するグレイ・スケール表内のコード部分は、２つのＰＷＭ位相で構成することができる。しかし、この場合も、列電圧信号の遷移の回数は、最大で１回を超えない。さらに、列電圧信号は、１レベル分ずつ増加または減少するだけである。

これらの規則のうち１つまたは複数が満たされない場合には、行選択時間内の遷移の回数が増加する場合がある。さらに、これらの遷移のステップサイズも、１より大きくなる場合がある。しかし、行選択時間あたりの遷移の最大回数は、従来技術の場合よりは依然としてかなり少なくすることができる。

したがって、同時に駆動される行数をｐ＝８とし、フレーム・レート制御に使用されるフレーム数をｎ_ｆｒｃ＝４とした場合には、行選択時間の間に最大で２回の遷移が起こる。これでも、従来技術よりは改善されている。したがって、遷移が２回の場合には、これらの遷移は、列電圧レベルをその次に高い、またはその次に低い列電圧レベルまで増加または減少させるが、遷移が１回の場合には、この遷移は、列電圧レベルをその次の次に高い、またはその次の次に低いレベルまで増加または減少させる。

以下に、行選択時間あたり１回だけ数式（１）を計算すれば足りることを示す例を与える。

ピクセルｐ_０、０がグレイ・スケール１で表示され、ピクセルｐ_１、０がグレイ・スケール６で表示され、ピクセルｐ_２、０がグレイ・スケール１１で表示され、並びに、ピクセルｐ_３、０がグレイ・スケール１５で表示されるものと仮定し、表３のグレイ・スケール表および表４の位相混合表を使用するものと仮定する。

表４から、フレーム０では、ピクセルｐ_０、０は位相０に従って駆動されなければならず、ピクセルｐ_１、０は位相２に従って駆動されなければならず、ピクセルｐ_２、０は位相１に従って駆動されなければならず、並びに、ピクセルｐ_３、０は位相３に従って駆動されなければならないことが分かる。

表３から、位相０かつグレイ・スケール１のピクセルｐ_０、０は、４つのサブ行選択時間スロットにわたってピクセル状態シーケンスａ_０、０＝｛０、０、０、０｝で駆動されなければならないことが分かる。位相２かつグレイ・スケール６のピクセルｐ_１、０は、ピクセル状態シーケンスａ_１、０＝｛０、０、０、０｝で駆動されなければならない。位相１かつグレイ・スケール１１のピクセルｐ_２、０は、ピクセル状態シーケンスａ_２、０＝｛１、１、１、１｝で駆動されなければならず、並びに、位相３かつグレイ・スケール１５のピクセルｐ_３、０は、ピクセル状態シーケンスａ_３、０＝｛１、１、１、０｝で駆動されなければならない。

第１のステップでは数式（１）のａ_０、０、ａ_１、０、ａ_２、０およびａ_３、０にそれぞれのピクセル状態シーケンスの第１の要素を代入し、第２のステップではそれぞれのシーケンスの第２の要素を代入し、同様の代入を続けて行うと、その結果得られる数式のうち最初の３つが同様となることが分かる。最後の数式だけが、それ以前の数式と異なる。最後の数式とそれ以前の数式との間の差は１つの積のみに関係するので、数式（１）、したがってＧ_ｊ（ｔ）を１回だけ計算すれば十分である。次いで、この計算された数式の結果を単純に１だけ増分または減分すれば、その他の数式の結果を導き出すことができる。

本発明によるディスプレイ装置の一部を示す電気的等価回路図である。 ｐ＝４とするＭＲＡの行選択パルス、および１つの行選択パルスを４つのサブ選択時間スロットへ分割することを示す図である。 従来技術による、ｐ＝４かつｎ_ｐｗｍ＝４の場合の１つの行選択時間の間にとり得る列電圧レベルを示す図である。 本発明による、ｐ＝４、ｎ_ｆｒｃ＝４かつｎ_ｐｗｍ＝４の場合の１つの行選択時間の間の可能な列波形を示す図である。 本発明による、別の可能なグレイ・スケール表を示す図である。 列電圧波形のミラーリングを示す図である。 列電圧波形のミラーリングを示す図である。 列電圧レベルの生成を示すブロック図である。

Claims (13)

1. 行電極を備えた第１の基板と列電極を備えた第２の基板との間にある液晶材料であって、該行電極と該列電極の重なり合う部分がピクセルを規定する液晶材料と、
   表示する画像に基づいて列電極を駆動する駆動手段であって、列電圧が列電極に供給可能であり、供給される該列電圧が所定数の列電圧レベルから選択可能である駆動手段と、
   前記行電極を駆動する駆動手段とを備え、
   前記行電極は、ピクセル駆動用の互いに直交した選択信号を、ｐ本（ｐ≧１）の行からなる複数のグループに供給し、これらｐ本の行からなる複数のグループは、複数のグレイ・スケールを生成するために、ｎ_ｆｒｃ個のフレームを含むスーパーフレームの間にｐ×ｎ_ｆｒｃ回、行選択時間の期間に駆動され、
   前記行選択時間は、ｎ_ｐｗｍ個のサブ選択時間スロットに細分され、前記複数のグレイ・スケールは、ｎ_ｐｗｍ個のサブ選択時間スロットで、ｎ_ｆｒｃ個の位相を有するグレイ・スケール表にコード化され、
   １つのスーパーフレームの前記ｎ_ｆｒｃ個のフレームについて、グレイ・スケールは、位相混合を用いて或るフレームにグレイ・スケールのコード化のどの位相が使用されるかを規定することによって生成され、
   前記列電圧は、列内の同時に駆動されるｐ個のピクセルによって表示されるグレイ・スケールに依存して、並びに、前記対応する行のグループで使用される前記相互に直交した選択信号に依存して計算され、
   前記列電圧レベルの変化が遷移を規定し、
   列電極に供給される前記列電圧の前記行選択時間当たりの遷移回数は、前記行選択時間の前記サブ選択時間スロットの数ｎ_ｐｗｍより常に少ない、ディスプレイ装置。
2. 行選択時間の間に列電極に供給される前記列電圧は、行選択時間内に、最高で２回、最大で列電圧レベル１つ分だけ変化する、または、最高で１回、最大で列電圧レベル２つ分だけ変化する、請求項１に記載のディスプレイ装置。
3. 行選択時間の間に列電極に供給される前記列電圧は、行選択時間あたり１回計算され、
   前記行選択時間の間の前記列電圧の遷移は、それぞれの前記列電圧レベルの数だけ前記列電圧レベルを増加または低減させることによってもたらされる、請求項１または請求項２に記載のディスプレイ装置。
4. 前記グレイ・スケール表は、ｘ個のグレイ・スケールのそれぞれに対する２値コードを含み、各グレイ・スケール・コードが１回だけ現れ、
   前記ｘ個のグレイ・スケール・コードは、ｎ_ｆｒｃ個の位相で配列され、各位相は、ｎ_ｐｗｍ個のサブ選択時間スロットを有し、
   これらのグレイ・スケール・コードの各々内の全ての論理１および論理０は、全てのグレイ・スケール・コードにおける論理１または論理０のグループが左揃えまたは右揃えになるようにグループ化され、
   １つの位相内に論理１から論理０への変化またはその逆の変化を伴う前記グレイ・スケール・コードは、この位相内での変化を伴う前記グレイ・スケール・コードの当該部分がＰＷＭ位相と呼ばれる前記グレイ・スケール表の特定の位相に割り当てられるように配列される、請求項１に記載のディスプレイ装置。
5. 前記ＰＷＭ位相以外の位相の前記グレイ・スケール・コードは、それぞれの前記位相の間のコードの変化を伴わず、したがってそれら自体では前記列電圧の遷移を引き起こさない、請求項４に記載のディスプレイ装置。
6. 前記位相混合は、記憶された位相混合表に基づくものであり、それにより前記位相混合表は、或るピクセルおよび或るフレームについての前記グレイ・スケール表における位相を規定する、請求項１に記載のディスプレイ装置。
7. 前記位相混合表における前記ＰＷＭ位相は、フレームあたりｐ本の行のグループについての位相混合表において、列あたり１回しか現れない、請求項４に記載のディスプレイ装置。
8. 前記対応するｐ本の行が選択される前記行選択時間の一部である各サブ選択時間スロットに対する前記列電圧（Ｇ_ｊ（ｔ））は、数式
   

   

   を用いて計算され、
   ここでＮは当該ディスプレイの行数、Ｆ_ｉ（ｔ）は前記行選択時間の間に前記行電極に提供される前記直交関数であり、ｉが４を法とした行番号として与えられる行の指標、ｊが列の指標であるものとしてａ_ｉｊがピクセル状態であり、
   前記グレイ・スケール表中のコード化されたグレイ・スケールおよび使用される位相混合表は、前記列電圧の計算を行選択時間あたり１回だけ実行すればよいように構成されており、
   或るピクセルの前記グレイ・スケール・コードの変化は、前記列電圧レベルを１だけ上昇または低下させることによって達成される、請求項１に記載のディスプレイ装置。
9. 行選択時間の間に前記列電極に供給される前記列電圧は、行選択時間あたり１回計算され、行選択時間内の前記列電圧の遷移は、前記計算された列電圧レベルを１レベル分だけ上昇または低下させることによって達成される、請求項１から請求項８のいずれか一項に記載のディスプレイ装置。
10. 前記列電圧波形のミラーリングが、現在の行選択時間の間に、後続の行選択時間における前記列電圧を計算することによって行われる、請求項１から請求項９のいずれか一項に記載のディスプレイ装置。
11. 前記列電圧波形は、行選択時間の中間点でミラー軸に関してミラーリングされる、請求項１０に記載のディスプレイ装置。
12. 前記ミラーリングは、前記現在の行選択時間の終了時における前記列電圧と前記後続の行選択時間の終了時における前記列電圧とが同じであるときにのみ順応的に行われる、請求項１０または請求項１１に記載のディスプレイ装置。
13. 請求項１から請求項１２のいずれか一項に記載のディスプレイ装置を駆動する方法。

Images