KR20060012284A - 수동-매트릭스 디스플레이 장치와 이를 포함하는디스플레이 장치 및 다행 어드레싱 방법 - Google Patents

수동-매트릭스 디스플레이 장치와 이를 포함하는디스플레이 장치 및 다행 어드레싱 방법 Download PDF

Info

Publication number
KR20060012284A
KR20060012284A KR1020057021405A KR20057021405A KR20060012284A KR 20060012284 A KR20060012284 A KR 20060012284A KR 1020057021405 A KR1020057021405 A KR 1020057021405A KR 20057021405 A KR20057021405 A KR 20057021405A KR 20060012284 A KR20060012284 A KR 20060012284A
Authority
KR
South Korea
Prior art keywords
matrix
row
function
display device
passive
Prior art date
Application number
KR1020057021405A
Other languages
English (en)
Inventor
롭 앤 베우케르
페트루스 마리아 그리프
루도비쿠스 마리누스 제라두스 마리아 톨후이젠
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060012284A publication Critical patent/KR20060012284A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3622—Control of matrices with row and column drivers using a passive matrix
    • G09G3/3625—Control of matrices with row and column drivers using a passive matrix using active addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 픽셀(Pij)들의 행(2)을 갖는 수동-매트릭스 디스플레이 장치에 관한 것이다. 행 구동기(8)는 행(2)의 서브-그룹을 선택하여 다행 어드레싱을 수행한다. 각 서브-그룹은 특정 수(p)의 행(2)을 갖는다. 각 프레임 주기(Tf)에서 서브-그룹은 각 상이한 선택 순간(ti)에 특정 수(p)와 동일한 횟수로 선택된다. 다행 어드레싱은 직교 함수(Fi(t))를 포함하는 함수 매트릭스(FM)에 의해 정의되는 방안에 기초한다. 함수 매트릭스(FM)의 열(columns)은 선택 순간(ti)의 직교 함수(Fi(t))를 나타낸다. 열의 각각의 한 열에는 적어도 2개의 0이 아닌 구성요소(-1,1)와 적어도 하나의 0인 구성요소(0)가 존재한다.

Description

수동-매트릭스 디스플레이 장치와 이를 포함하는 디스플레이 장치 및 다행 어드레싱 방법{DISPLAY DEVICE WITH MULTIPLE ROW ADDRESSING}
본 발명은 다행 어드레싱(multiple row addressing)을 이용하는 수동-매트릭스 디스플레이 소자와, 수동-매트릭스 디스플레이 소자를 포함하는 디스플레이 장치와, 수동-매트릭스 디스플레이 소자에서의 다행 어드레싱 방법에 관한 것이다.
일반적으로 수동-매트릭스 디스플레이는 잘 알려져 있다. 다수의 디스플레이 라인(행이라고도 함)을 실현하기 위해, 이들 디스플레이는 STN(Super-Twisted Nematic) 효과에 기반하는 경우가 많아지고 있다. WO-A-01/61678은 다행 어드레싱(MRA라고도 함)을 이용하는 매트릭스 디스플레이 장치를 개시하고 있다. MRA에서, p개의 행의 (서브) 그룹은 상호 직교 신호로 구동된다. 왈쉬(Walsh) 함수와 같은 직교 신호 세트는, 2의 배수 즉, 2s 인 복수의 함수로 구성되고, p는 바람직하게는 가능한 최대로 그에 동일하게, 즉, 일반적으로 p=2s (또는 p=2s-1)로 선택된다. 바람직하게는, 직교 행 신호는 구형파 형태이며 픽셀 행이 선택되거나 어드레싱되는 동안의 선택 주기 동안에 전압(+F 및 -F)으로 구성되며, 이 행 전압은 선택 주기 외부에서 0과 동일하다. 직교 신호가 구성되는 전압 펄스는 바람직하게는 프레임 주기 동안 정기적으로 분배된다. 이 방식에서, 픽셀은 프레임 주기당 한번 대신에 정기적으로 중지되며 프레임 주기당 p번 소등된다(exited). p = 3,4,7 또는 8과 같은 낮은 값에 대해서도, 프레임 응답은 모든 행을 동시에 구동할 때와 똑같이 충분히 억제될 것이다.
선택된 행 그룹에 공급되는 열(column) 또는 데이터 신호는
Figure 112005064744903-PCT00001
로 정의되는데, t는 시간, i,j,k는 지수, c는 상수이고, Fi(dtk)는 직교 행 신호인데 행 신호라고도 하며, dtk는 프레임 주기의 서브-주기 동안 고정 값을 가져서 모든 그룹이 행 신호의 p개 조합과 동일하게 p번 선택되고, Iij(t)는 그룹의 동시에 선택된 행을 정의하는 정보이다. 온(백색)과 오프(흑색)만이 코딩되어야 하므로 픽셀 정보(Iij(t))는 값(+1 또는 -1)에 의해 정의된다.
예를 들어, 4개의 행(i1 내지 i4)이 동시에 선택되면, 이들 행이 선택되는 첫 번째에는 열(j)에 대한 열 신호는 다음과 같다.
Figure 112005064744903-PCT00002
4개의 행이 동시에 선택되므로, 4개의 행의 그룹은 프레임 주기에서 4번 선택될 것이다.
행이 선택되는 두 번째에는 열 신호는 다음과 같다.
Figure 112005064744903-PCT00003
따라서, 열이 dt1에서 dt4 범위의 dtk를 갖는 행 신호(Fi(dtk))인 함수 매트릭스(M)(따라서, 4개의 동시에 선택되는 행에서는 F1(dtk), F2(dtk), F3(dtk), F4(dtk))에 의해 MRA를 정의할 수 있다.
따라서, t1는 특정 상수이고, 4개 행의 그룹은 프레임 동안의 4개의 어드레싱 상수 시퀀스에서 어드레싱되며, dtk는 프레임 주기의 4개의 어드레싱 주기 중 하나를 표시한다(역시 도 2 참조).
마무리하기 위해, 4개의 동시에 선택되는 행의 예에서, 함수 매트릭스는 특정 그룹의 어드레싱의 4개의 상수를 나타내는 4개의 열과, 직교 함수(Fi(dk))를 나타내는 4개의 행을 가질 것이다.
Figure 112005064744903-PCT00004
직교 행 신호(Fi(dkt))는 3개의 값만을 갖는데, 행이 선택되지 않으면 0이고, 행이 선택되면 양의 전압(+F) 또는 음의 전압(-F)이다. 통상적으로, 양의 값은 +1에 의해 표시되고, 음의 값은 -1에의해 표시되며, 0은 0으로 표시된다.
MRA 방안을 정의하는 잘 알려진 함수 매트릭스는 N=4 하다마드(Hadamad) 매트릭스이다.
Figure 112005064744903-PCT00005
열 신호(Gj)가 공급할 수 있어야하는 열 전압의 수는 열의 엔트리의 수보다 하나가 많으므로, 한 그룹의 행의 수에 하나를 더한 것이다. H4 매트릭스의 예에서, 열 구동기는 5개의 레벨, -4F, -2F, 0, 2F 및 4F을 발생시킬 수 있어야 한다.
이러한 비교적 많은 수의 요구되는 상이한 열 또는 데이터 전압은 MRA 방안을 수행하는 (집적) 회로의 전력 효율을 제한한다.
본 발명의 목적은 어드레싱 사이클의 수를 증가시키기 않고 요구되는 상이한 데이터 전압의 수를 감소시키는 것이다.
본 발명의 제 1 양태는 수동-매트릭스 디스플레이 장치를 제공하는데, 이 장치는 픽셀들의 행과, 행의 서브-그룹을 선택하여 다행 어드레싱을 수행하는 행 구동기를 포함하는데, 서브-그룹은 특정 수의 행을 포함하고, 각 프레임 주기에서 서브-그룹은 각 상이한 선택 순간에 특정 수와 동일한 횟수로 선택되며, 다행 어드레싱은 직교 함수를 포함하는 함수 매트릭스에 의해 정의되는 방안에 기초하고, 함수 매트릭스의 열은 선택 순간의 직교 함수를 나타내며, 열의 각각의 한 열에는 적어도 2개의 0이 아닌 구성요소와 적어도 하나의 0인 구성요소가 존재한다.
본 발명의 제 2 양태는 수동-매트릭스 디스플레이 장치를 포함하는 디스플레이 장치를 제공한다.
본 발명의 제 3 양태는 픽셀들의 행을 갖는 수동-매트릭스 디스플레이 장치에서의 다행 어드레싱 방법을 제공하는데, 이 방법은 행의 서브-그룹을 선택하여 다행 어드레싱을 수행하는 단계를 포함하는데, 서브-그룹은 특정 수의 행을 포함하고, 각 프레임 주기에서 서브-그룹은 각 상이한 선택 순간에 특정 수와 동일한 횟수로 선택되며, 다행 어드레싱은 직교 함수를 포함하는 함수 매트릭스에 의해 정의되는 방안에 기초하고, 함수 매트릭스의 열은 선택 순간의 직교 함수를 나타내며, 열의 각각의 한 열에는 적어도 2개의 0이 아닌 구성요소(-1,1)와 적어도 하나의 0인 구성요소(0)가 존재한다.
유리한 실시예가 종속항에서 정의된다.
본 발명의 제 1 양태에 따르면, +1과 -1 구성요소만을 포함하는 주지의 함수 매트릭스 대신, 새로움 함수 매트릭스가 이용되는데, 이는 직교하며 각 열에서 적어도 2개의 영이 아닌 구성요소와 적어도하나의 0인 구성요소가 존재한다.
각 열이 하나의 0인 구성요소를 포함하는 경우, 데이터 신호는 하나 작은 레벨을 요구할 것이다. 예를 들어, 각 열에 하나의 0을 갖는 4 x 4 매트릭스에서, 데이터 신호는 3개의 +F 또는 -F 값의 합을 가지므로 4 x 4 매트릭스가 사용되는 경우에 통상적으로 요구되는 5개의 레벨 대신에 단지 4개의 전압 레벨, -3F, -F, F, 3F만이 요구된다. 열마다 0이 더 많으면 레벨을 더 낮출 수 있다.
일실시예에서, 함수 매트릭스는 구성요소{-1,0,1}만을 포함하는 컨퍼런스 매트릭스이며, 이는 대각선 상의 구성요소는 0이고 대각선 바깥의 구성요소는 0이 아니라는 특징을 지닌다. 이 기술 분야에 잘 알려져 있는 컨퍼런스 매트릭스는 열 구동기가 하나의 전압 레벨을 적게 발생시키며 동일한 수의 총 스캔으로 매트릭스 디스플레이를 어드레싱할 수 있게 한다. 스캔의 총 수는 서브-그룹의 수에 의해 곱해지는 한 프레임 주기에서 각 서브-그룹이 어드레싱되는 횟수를 표시하는 수(p)인데, 이는 행의 각 서브-그룹의 행의 수도 표시하는 수(p)에 의해 나누어지는 행의 총 수이다.
바람직한 실시예는 컨퍼런스 매트릭(metrices)으로 정의된다.
다른 실시예에서, 함수 매트릭스는 더 작은 직교 매트릭의 조합이다.
본 발명의 이들 및 다른 양태는 후술할 실시예를 참조하여 설명할 것이다.
도 1은 다행 어드레싱 모드에서 구동되는 수동 매트릭스 디스플레이를 포함하는 주지의 디스플레이 장치를 도시하고 있다.
도 2는 주지의 행 선택 펄스와 다행 어드레싱 모드를 결정하는 대응하는 함수 매트릭스를 도시하고 있다.
도 3은 본 발명의 바람직한 실시예에 따른 함수 매트릭스 및 행 펄스를 도시하고 있다.
도 1은 다행 어드레싱 모드에서 구동되는 수동 매트릭스 디스플레이를 포함하는 주지의 디스플레이 장치를 도시하고 있다. 이 디스플레이 장치는 행 전극(2)과 열 전극(3)을 지나는 교차점과 관련되는 픽셀(Pij)의 매트릭스(1)를 포함한다. 이 디스플레이는 행과 열을 서로 바꿀 수도 있다. 그러므로, 행 전극(2)과 열 전극(3)은 더 일반적으로는 선택 전극(2)과 데이터 전극(3)으로 불린다. 행 전극(2) 과 열 전극(3)은 액정 물질(도시 생략)을 사이에 두는 기판(도시 생략)의 대향면 상에 제공된다. 배향층, 편광자(polarizer) 등과 같은 기타의 구성요소가 존재할 수 있다.
이 디스플레이 장치는, 행 전극에 공급될 직교 함수(Fi(dtk))를 발생시키며 함수 발생기(7)로도 불리며 행 함수 발생기를 더 포함한다. 함수 발생기(7)는 검색을 위해 직교 함수(Fi(dtk))가 저장되는 ROM일 수 있다. WO-A-01/61678에 개시된 바와 같이, 각 기본 시간 간격 동안 정의되는 행 벡터는 행 구동기(8)를 통해 p개의 행 그룹을 구동한다. 이 행 벡터는 행 함수 레지스터(9)로 저장된다. 행 벡터는 행 그룹의 프레임 동안 p개의 어드레싱 상수 중 하나에 대한 직교 함수(Fi(dtk))를 포함한다. 따라서, 직교 함수(Fi(dtk))의 p개의 세트(벡터)가 정의되고, 한 프레임 동안 p개의 어드레싱 주기에 관련되는 기본 시간 간격 중 하나에 대해 각 하나가 대응한다. 분배된 MRA에서, 동일한 벡터가 모든 행이 선택될 때까지 연속해서 선택되는 행의 서브-그룹에 적용된다. 이는 p번 반복되어 모든 서브-그룹은 p번 어드레싱된다. 모든 행이 단번에 선택되게 모든 서브-그룹을 선택하는 데 요구되는 시간 주기는 기본 시간 간격이라 불린다. p개의 어드레싱 주기는 기본 시간 간격에 의해 구분되는 시가늬 주기를 가리키는데, 이 동안 동일한 서브-그룹이 선택된다. 동일한 벡터는 기본 시간 간격 중 특정한 하나 동안에 이용되며, 상이한 벡터는 어드레싱 주기 동안 한 번에 하나씩 이용된다.
디스플레이될 정보(10)는 p x M 버퍼 메모리(11)에 저장되며 기본 시간 단위당 정보 벡터로서 판독된다. 정보 벡터는 픽셀 정보(Iij)를 포함한다. 이 기본 시간 단위는 시간의 주기이고 행의 서브-그룹이 어드레싱된다. 열 전극(3)에 대한 신호(Gj(t))는 각 기본 시간 단위 동안에 행 벡터의 유효 값과 정보 벡터를 곱하고, 연속해서 얻어진 곱을 더함으로써 얻어진다. 기본 시간 단위 동안 유효한 행 벡터와 정보 벡터의 값의 곱은 M개의 배타적 OR 어레이(12)에서 이들을 비교함으로써 실현된다. 이 곱의 덧셈은 배타적 OR 어레이의 출력을 합 논리(13)에 적용함으로써 수행된다. 합 논리(13)로부터의 신호(16)는 열 전극(3)에 p+1 가능한 전압 레벨을 갖는 전압(Gj(t))을 공급하는 열 구동 회로(14)를 구동한다. 매번, p개의 행은 동시에 구동되며, 여기서 p<N인데, N은 행의 총 수이다. 그러므로, 행 벡터는 정보 벡터외에 p개의 구성요소만을 가진다.
도 2는 주지의 행 선택 펄스와 다행 어드레싱 모드를 결정하는 대응 함수 매트릭스의 일실시예를 도시하고 있다. 도 2a는 p=4인 다행 어드레싱을 위한 도 2b에 도시된 직교 함수 매트릭스로부터 유도되는 펄스 패턴의 일례를 도시하고 있다.
도 2a에서, 4개의 펄스 트레인(P1 내지 P2)이 도시되어 있는데, 펄스 트레인(P1)은 4개 행 중 특정 서브-그룹의 제 1 행에 공급되고, 펄스 트레인(P2)은 4개의 행 중 특정 서브-그룹의 제 2 행에 공급되며, 펄스 트레인(P3)은 4개의 행의 특정 서브-그룹의 제 3 행에 공급되고, 펄스 트레인(P4)은 4개의 행의 특정 서브-그룹의 제 4 행에 공급된다. 행의 특정 서브-그룹이 선택되는 시간 주기인 기본 시간 간위는 dt1 내지 dt4으로 표시된다. 4개의 함수(Fi(dtk))의 동일한 직교 세트를 이용하여 모든 행이 단번에 어드레싱되는 시간 주기인 기본 시간 간격은 T1 내지 T4로 표시된다. Tf는 프레임 주기를 표시한다.
기본 시간 단위(dtl1 내지 dtl4) 동안 발생하는 펄스의 극성은 도 2B에 도시된 함수 매트릭스에 의해 결정된다. 함수 매트릭스의 하나의 1은 하나의 음의 진행 펄스이고, 함수 매트릭스의 하나의 -1은 하나의 양의 진행 펄스이다.
직교 함수(Fi(dtk))는 함수 매트릭스에 의해 결정되는데, 이 매트릭스에서 함수 매트릭스의 제 1 행은 F1(dt1) 내지 F1(dt4)를 제공하고, 제 2 행은 F2(dt1) 내지 F2(dt4)를 제공하며, 제 3 행은 F3(dt1) 내지 F3(dt4)를 제공하고, 마지막 행은 F4(dt1) 내지 F4(dt4)를 제공한다.
4개의 행의 다음 그룹은 기본 시간 단위(td1 내지 td4)에 각각 이어지는 기본 시간 단위(tdl' 내지 td4') 동안 동일한 방식으로 어드레싱된다.
단지 예시의 목적으로, 한 프레임 주기(Tf) 내에서 요구되는 총 스캔 수를 설명하기 위해, 132개의 행을 갖는 디스플레이를 고려한다. 4 X 4 매트릭스가 사용되는 경우, 따라서 p=4인 경우, 4개의 행이 동시에 선택된다. 프레임 주기(Tf) 동안, 모든 행은 4번 선택되므로, MRA 스캔의 수는 4이다. 모든 행을 단번에 스캔하기 위해 요구되는 스캔의 수는 132/4이므로, 어드레스 스캔의 수는 33이다. 스캔의 총 수는 MRA 스캔의 수로 곱해지는 어드레스 스캔의 수이므로, 스캔의 총 수는 4 x 33 = 132이다.
함수 매트릭스의 하나의 행이 생략되면, 스캔의 총 수는 증가된다는 것을 유의하자. 예를 들어, 위의 예에서, 3 x 4 매트릭스가 사용되면, 4개의 기본 시간 단위 동안 열 전압은 4번 결정되기 때문에 MRA 스캔의 수는 4에 머문다. 그러나, 어드레스 스캔의 수는 4개가 아닌 3개의 행만이 동시에 선택되므로 4/3 비율로 증 가되어야 한다. 결국, 스캔의 총 수는 176=4x44가 될 것이다.
도 3은 본 발명의 바람직한 실시예에 따른 함수 매트릭스를 도시하고 있다. 데이터 구동기(14)에 의해 발생될 전압 레벨의 수는 함수 매트릭스의 열 각각에 0 구성요소를 도입함으로써 감소된다. 결과 매트릭스는 직교로 남을 것이다.
본 발명에 따른 바람직한 실시예에서, 함수 매트릭스는 -1, 0, 1만을 갖는 소위 컨퍼런스 매트릭스(conference matrix)인데, 0 구성요소가 매트릭스의 대각선 에 위치되고, 대각선 바깥의 구성요소는 -1 또는 1이다.
도 3a는 4x4 컨퍼런스 매트릭스의 일례를 도시하고 있으며, 도 3b는 결과 행 펄스(P1' 내지 P4')를 도시하고 있다. 여기서, 양의 진행 펄스는 함수 매트릭스의 1에 연관되고, 음의 진행 펄스는 함수 매트릭스의 -1에 연관되며, 매트릭스의 0에 대응하는 펄스는 없다. 도 3의 참조기호는 도 3의 것과 동일한 의미를 갖는다.
컨퍼런스 매트릭스의 다른 예는 다음과 같다.
Figure 112005064744903-PCT00006
이와 달리, 직교 매트릭(matrices)의 조합인 함수 매트릭스를 사용할 수 있 는데, 직교 매트릭의 구성요소는 중복되지 않으며 직교 매트릭에 의해 덮이지 않는 구성요소는 0이다. 이러한 조합 함수 매트릭스의 예는 다음과 같다.
Figure 112005064744903-PCT00007
각 열에 적어도 하나의 0을 갖는 더 많은 직교 매트릭이 가능하다는 것은 명백하다. 그 행 펄스는 도 2 및 도 3에 도시된 바와 같이 매트릭스의 구성요소로부터 쉽게 유도될 수 있다. 열 신호는 다음 식으로 계산될 수 있다.
Figure 112005064744903-PCT00008
함수 매트릭스에 0의 도입은 증가된 스캔 총 수를 늘리지 않는다. 132개의 행을 갖는 디스플레이의 예에 관하여 전술한 바와 같이, 0을 포함하지 않는 4 x 4 종래 함수 매트릭스에 대한 스캔 총 수는 132이다. 각 열에 하나의 0이 존재하는 본 발명의 일실시예에 따른 4 x 4 함수 매트릭스에서, MRA 스캔의 수는 4에 머무르고(함수 매트릭스는 여전히 4개의 열을 가짐) 어드레스 스캔의 수는 33에 머무르므로(함수 매트릭스는 여전히 4개의 행을 가짐) 스캔의 총 수는 132에 머무른다.
이론상으로는, 행 전압의 수는 함수 매트릭스에 도입되는 0으로 인해 하나씩 증가되어야 한다. 실제로는, 0전압이 미지 어드레싱되지 않은 행에 대해 사용되므로 0 전압을 행에 공급하기 위해 추가적 효과는 요구되지 않는다. 그러나, 열 전압의 수의 감소는 이것이 열마다 더 적은 스위치를 요구하기 때문에 적절하다. 또한, 열 구동기(14)에 의해 요구되는 최대 전압 레벨이 낮아진다. 예를 들어, 종래 의 4 x 4 함수 매트릭스가 열마다 하나의 0을 포함하는 경우, 요구되는 최대 열 전압은 4F가 아닌 3F이다.
전술한 실시예는 예시적인 것이지 본 발명을 제한하는 것이 아니라는 것을 이해해야 하며, 당업자는 첨부된 청구 범위를 벗어나지 않고 많은 다른 실시예를 설계할 수 있다. 예를 들어, 매트릭에서 행 및/또는 열을 바꿀 수 있다.
청구 범위에서, 괄호 안의 참조 기호는 청구 범위를 제한하는 것으로 고려되어서는 안 된다. "포함한다"라는 단어가 청구 범위에 기재된 것 이외의 구성요소 또는 단계의 존재를 배제하는 것은 아니다. 본 발명은 여러 별도의 구성 요소를 포함하는 하드웨어 및 적합하게 프로그래밍된 컴퓨터에 의해 구현될 수 있다. 여러 수단을 나열하는 장치 청구항에서, 이들 여러 수단은 하나로 구현될 수 있으며 동일한 하드웨어 아이템일 수 있다.

Claims (9)

  1. 수동-매트릭스 디스플레이 장치로서,
    픽셀(Pij)들의 행(2)과,
    상기 행(2)의 서브-그룹을 선택하여 다행 어드레싱(multiple row addressing)을 수행하는 행 구동기(8)를 포함하되,
    상기 서브-그룹은 특정 수(p)의 상기 행(2)을 포함하고, 각 프레임 주기(Tf)에서 상기 서브-그룹은 각 상이한 선택 순간(ti)에 상기 특정 수(p)와 동일한 횟수로 선택되며, 상기 다행 어드레싱은 직교 함수(Fi(t))를 포함하는 함수 매트릭스(FM)에 의해 정의되는 방안에 기초하고, 상기 함수 매트릭스(FM)의 열(columns)은 상기 선택 순간(ti)의 상기 직교 함수(Fi(t))를 나타내며,
    상기 열의 각각의 한 열에는 적어도 2개의 0이 아닌 구성요소(-1,1)와 적어도 하나의 0인 구성요소(0)가 존재하는
    수동-매트릭스 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 함수 매트릭스(FM)는 컨퍼런스 매트릭스(conference matrix, CM)인
    수동-매트릭스 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 컨퍼런스 매트릭스(CM)는
    Figure 112005064744903-PCT00009
    로 정의되는
    수동-매트릭스 디스플레이 장치.
  4. 제 2 항에 있어서,
    상기 컨퍼런스 매트릭스는
    Figure 112005064744903-PCT00010
    로 정의되는
    수동-매트릭스 디스플레이 장치.
  5. 제 2 항에 있어서,
    상기 함수 매트릭스(CM)는
    Figure 112005064744903-PCT00011
    로 정의되는
    수동-매트릭스 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 함수 매트릭스(FM)는 중복되지 않는 더 작은 매트릭스들의 조합이며, 상기 직교 매트릭스의 구성요소에 의해 정의되지 않는 상기 매트릭스의 구성요소는 0인
    수동-매트릭스 디스플레이 장치.
  7. 제 6 항에 있어서,
    상기 함수 매트릭스(FM)는
    Figure 112005064744903-PCT00012
    로 정의되는
    수동-매트릭스 디스플레이 장치.
  8. 제 1 항에 기재된 상기 수동 매트릭스 디스플레이 장치를 포함하는
    디스플레이 장치.
  9. 픽셀(Pij)들의 행(2)을 갖는 수동-매트릭스 디스플레이 장치에서의 다행 어드레싱 방법으로서,
    상기 행(2)의 서브-그룹을 선택하여 다행 어드레싱을 수행하는 단계를 포함하되,
    상기 서브-그룹은 특정 수(p)의 상기 행(2)을 포함하고, 각 프레임 주기(Tf)에서 상기 서브-그룹은 각 상이한 선택 순간(ti)에 상기 특정 수(p)와 동일한 횟수로 선택되며, 상기 다행 어드레싱은 직교 함수(Fi(t))를 포함하는 함수 매트릭스(FM)에 의해 정의되는 방안에 기초하고, 상기 함수 매트릭스(FM)의 열은 상기 선택 순간(ti)의 상기 직교 함수(Fi(t))를 나타내며,
    상기 열의 각각의 한 열에는 적어도 2개의 0이 아닌 구성요소(-1,1)와 적어도 하나의 0인 구성요소(0)가 존재하는
    다행 어드레싱 방법.
KR1020057021405A 2003-05-12 2004-05-10 수동-매트릭스 디스플레이 장치와 이를 포함하는디스플레이 장치 및 다행 어드레싱 방법 KR20060012284A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03101312.1 2003-05-12
EP03101312 2003-05-12

Publications (1)

Publication Number Publication Date
KR20060012284A true KR20060012284A (ko) 2006-02-07

Family

ID=33427215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057021405A KR20060012284A (ko) 2003-05-12 2004-05-10 수동-매트릭스 디스플레이 장치와 이를 포함하는디스플레이 장치 및 다행 어드레싱 방법

Country Status (7)

Country Link
US (1) US20070075923A1 (ko)
EP (1) EP1629456A1 (ko)
JP (1) JP2006526169A (ko)
KR (1) KR20060012284A (ko)
CN (1) CN1788303A (ko)
TW (1) TW200527340A (ko)
WO (1) WO2004100122A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8970646B2 (en) * 2008-07-09 2015-03-03 Ostendo Technologies, Inc. Image construction based video display system
US8681185B2 (en) * 2009-03-05 2014-03-25 Ostendo Technologies, Inc. Multi-pixel addressing method for video display drivers
US8866500B2 (en) 2009-03-26 2014-10-21 Cypress Semiconductor Corporation Multi-functional capacitance sensing circuit with a current conveyor
EP2609494A4 (en) 2010-08-23 2016-04-27 Parade Technologies Ltd CIRCUITS, METHODS AND SYSTEMS FOR DETECTING MUTUAL CAPACITY
US9013441B2 (en) 2010-08-24 2015-04-21 Cypress Semiconductor Corporation Smart scanning for a capacitive sensing array
US9285902B1 (en) * 2010-08-25 2016-03-15 Parade Technologies, Ltd. Multi-phase scanning
US8729911B2 (en) * 2011-04-19 2014-05-20 Cypress Semiconductor Corporation Usage of weighting matrices in multi-phase scanning modes
US11320946B2 (en) 2011-04-19 2022-05-03 Cypress Semiconductor Corporation Capacitive panel scanning with reduced number of sensing circuits
WO2014021918A1 (en) * 2012-07-31 2014-02-06 Cypress Semiconductor Corporation Usage of weighting matrices in multi-phase scanning modes
US8860682B1 (en) 2013-04-22 2014-10-14 Cypress Semiconductor Corporation Hardware de-convolution block for multi-phase scanning

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598728A (en) * 1995-03-03 1997-02-04 Autronic Plastics, Inc. Security case
JP3253481B2 (ja) * 1995-03-28 2002-02-04 シャープ株式会社 メモリインターフェイス回路
US6422387B1 (en) * 1999-08-27 2002-07-23 Alpha Security Products, Inc. Security container having combination mechanical and magnetic locking mechanism
GB9923292D0 (en) * 1999-10-01 1999-12-08 Varintelligent Bvi Ltd An efficient liquid crystal display driving scheme using orthogonal block-circulant matrix

Also Published As

Publication number Publication date
CN1788303A (zh) 2006-06-14
TW200527340A (en) 2005-08-16
US20070075923A1 (en) 2007-04-05
JP2006526169A (ja) 2006-11-16
WO2004100122A1 (en) 2004-11-18
EP1629456A1 (en) 2006-03-01

Similar Documents

Publication Publication Date Title
US4926168A (en) Liquid crystal display device having a randomly determined polarity reversal frequency
JP2003523534A (ja) 複数行アドレス指定を行う表示装置
EP0772067B1 (en) Liquid crystal display and its driving method and circuit
JPH032722A (ja) 表示装置の駆動方法
KR20060012284A (ko) 수동-매트릭스 디스플레이 장치와 이를 포함하는디스플레이 장치 및 다행 어드레싱 방법
EP0704087B1 (en) A method of driving a picture display device
EP0836173A2 (en) Multiplex driving method of a matrix type liquid crystal electro-optical device
KR19990083594A (ko) 광변조장치
KR940006071A (ko) 에스.티.엔(stn)액정패널의 구동방법 및 그 표시장치
US6597335B2 (en) Liquid crystal display device and method for driving the same
JP2002311921A (ja) 表示装置およびその駆動方法
JPH0546127A (ja) 液晶表示素子の駆動法
JP4564747B2 (ja) パルス幅変調駆動方式を利用した多階調の画像表示装置
JPH08241060A (ja) 液晶表示装置及びその駆動方法
US6850251B1 (en) Control circuit and control method for display device
JP3482646B2 (ja) 液晶素子の駆動方法、液晶素子の駆動回路及び表示装置
JP3372306B2 (ja) マトリックス型液晶表示装置
US8022914B2 (en) Display device and method for driving a display device with reduced power consumption
JP3415965B2 (ja) 画像表示装置の駆動方法
KR19990011349A (ko) 박막 트랜지스터 액정 표시 장치의 구동 장치
JP4694684B2 (ja) 液晶表示パネルの駆動方法
JP3719973B2 (ja) 単純マトリクス液晶のマルチラインアドレッシング駆動方法及び装置
JP3513016B2 (ja) 液晶表示装置の駆動方法及び駆動回路
JPH1039839A (ja) 液晶表示装置の駆動方法
EP1471496A1 (en) Driving method for a liquid crystal display

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid