JPH0670119A - ファクシミリ装置 - Google Patents

ファクシミリ装置

Info

Publication number
JPH0670119A
JPH0670119A JP6604993A JP6604993A JPH0670119A JP H0670119 A JPH0670119 A JP H0670119A JP 6604993 A JP6604993 A JP 6604993A JP 6604993 A JP6604993 A JP 6604993A JP H0670119 A JPH0670119 A JP H0670119A
Authority
JP
Japan
Prior art keywords
image information
flash memory
memory
block
facsimile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6604993A
Other languages
English (en)
Other versions
JP3390482B2 (ja
Inventor
Eiji Kamijo
英二 上條
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP06604993A priority Critical patent/JP3390482B2/ja
Priority to US08/074,536 priority patent/US5500742A/en
Publication of JPH0670119A publication Critical patent/JPH0670119A/ja
Application granted granted Critical
Publication of JP3390482B2 publication Critical patent/JP3390482B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32358—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter
    • H04N1/32363—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using picture signal storage, e.g. at transmitter at the transmitter or at the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Read Only Memory (AREA)
  • Storing Facsimile Image Data (AREA)

Abstract

(57)【要約】 【目的】 フラッシュメモリのブロック単位の消去回数
を管理し、メモリ全領域を均一的に利用可能する。 【構成】 ＮＣＵ１は、ファクシミリからの発呼／呼出
音検知／回線電源検知／回線ファクシミリとの直流ルー
プ形成を行う。ＭＯＤＥＭ２は、回線への送信データあ
るいは回線からの受信データの変復調を行なう。スキャ
ナ７は送信原稿を読み取り、プロッタ８は受信画情報を
プロットアウトする。フラッシュメモリ９には送信画情
報２は受信情報がＭＨ方式又はＭＲ方式でデータ圧縮さ
れた形で記憶される。ＳＲＡＭ５はフラッシュメモリ９
の管理情報の記憶とＣＰＵ３のワーキングエリアとして
使用される。

Description

【発明の詳細な説明】
【０００１】
【技術分野】本発明は、ファクシミリ装置に関し、より
詳細には、画情報メモリ制御を行うファクシミリ装置に
関する。
【０００２】
【従来技術】本発明に係る従来技術を記載した公知文献
としては以下のものがある。例えば、特開平３−１７９
９７２号公報に提案されている「画像処理装置」は、画
像データを収録する空きエリアがないときは収録を中断
し、プロテクトが解除されるのを待って自動的に画像デ
ータの収録を再開することで、画像データの収録の連続
性を保つようにするために、メモリの空きエリアに画デ
ータを記憶するものである。また、特開平３−１７７１
５８号公報に提案されている「ファクシミリ装置」は、
ファクシミリに画データを記憶する記憶回路を付加した
ものである。
【０００３】フラッシュメモリは、その書換可能回数が
１万回〜１０万回と言われており、書換回数に限界を有
している。したがって、ファクシミリの画情報メモリと
して、フラッシュメモリを用いる場合には、書換回数の
制約を受けることになる。フラッシュメモリを利用する
際の注意点は、メモリ中の特定の消去ブロックに書換回
数が集中するのを防ぐことである。つまり、メモリ全体
の各々の消去ブロックの書換回数を均一にすることによ
って、特定ブロックの短期書換不能状態への移行を防ぎ
最大メモリサイズの維持を図ることである（書換不能ブ
ロックが増えるとファクシミリの画情報が多い場合にメ
モリオーバーフローになりやすくなる）。したがって、
従来の様にメモリ空きエリアに画情報を単に記憶するだ
けでは最大メモリサイズの維持が出来ないとした問題点
がある。
【０００４】
【目的】本発明は、上述のごとき実情に鑑みてなされた
もので、フラッシュメモリのブロック単位の消去回数を
管理し、メモリ全領域を均一的に利用可能とするファク
シミり装置を提供することを目的としてなされたもので
ある。
【０００５】
【構成】本発明は、上記目的を達成するために、（１）
画情報を記憶するフラッシュメモリと、該フラッシュメ
モリに記憶された画情報を一通信単位で管理するための
管理情報と消去ブロック単位の消去回数とを記憶するバ
ッテリバックアップされたＳＲＡＭとから成ること、更
には、（２）前記フラッシュメモリの消去ブロック単位
の消去回数の少ないブロック順に次回の画情報の書き込
みを実施すること、或いは、（３）画情報を記憶するフ
ラッシュメモリと、該フラッシュメモリに記憶された画
情報を一通信単位で管理するための管理情報を記憶する
ＳＲＡＭとから成るファクシミリの画情報記憶装置にお
いて、前記フラッシュメモリの消去ブロック単位への画
情報の書き込み順をランダムに設定された消去ブロック
順序にて実施することを特徴としたものである。以下、
発明の実施例に基ついて説明する。
【０００６】図１は、本発明によるファクシミリ装置の
一実施例を説明するための構成図で図中、１はＮＣＵ
（網制御装置）、２はＭＯＤＥＭ（変復調器）、３はＣ
ＰＵ（中央処理装置）、４はＲＯＭ（Read Only Memor
y）、５はＳＲＡＭ（Static Random Accese Memory）、
６はバックアップ電源、７はスキャナ、８はプロッタ、
９はフラッシュメモリである。
【０００７】一般的なファクシミリにフラッシュメモリ
を登載した場合の利用形態が示されている。ここではＮ
ＣＵ１は網制御装置と呼ばれファクシミリからの発呼／
呼出音検知／回線電流検知／回線とファクシミリとの直
流ループ形成などをおこなう。ＭＯＤＥＭ２は回線への
送信データ（ＴＸＤ）あるいは回線からの受信データ
（ＲＸＤ）の変復調を行なう。スキャナ７は送信原稿を
読みとる。プロッタ８は受信画情報をプロットアウトす
る。ＣＰＵ（μＣＰＵ）３はＲＯＭ４内に記憶されてい
るファクシミリ機能を実行するプログラムに従って、Ｎ
ＣＵ１、ＭＯＤＥＭ２、スキャナ７、プロッタ８、フラ
ッシュメモリ９を制御する。フラッシュメモリ９には送
信画情報または受信画情報がＭＨ方式またはＭＲ方式で
データ圧縮された形で記憶される。ＳＲＡＭ５はフラッ
シュメモリ９の管理情報の記憶とＣＰＵ３のワーキング
エリアとして使用される。
【０００８】図２は、本発明によるファクシミリ装置の
他の実施例を示す図で、図１のＲＯＭに内蔵していたフ
ァクシミリ実行プログラムをフラッシュメモリに内蔵し
た例を示してある。図中の参照番号は図１と同様であ
る。プログラム領域と画情報記憶領域をフラッシュメモ
リ９内で分けて利用することになる。前記ＳＲＡＭ５は
主電源ＯＦＦ時でも記憶内容が保持できるようにするた
めに、リチュウム電池等でバッテリバックアップされて
いる。
【０００９】次にフラッシュメモリの消去回数の管理方
法について説明する。一般にフラッシュメモリ９の消去
ブロックサイズは４Ｋバイト〜３２Ｋバイト位であるの
で１６Ｋバイトの消去ブロックサイズを有する５１２バ
イトのフラッシュメモリを想定すると全領域は３２ブロ
ックに分かれる、この場合、３２ブロックの各ブロック
毎の消去回数と一通信毎の管理情報、例えば送信宛先／
送信先電話番号／総ページ数／日付／画情報の記憶され
ているメモリの先頭アドレスと後端アドレス／１通信毎
のファイルナンバ／エラー情報／交信相手先情報／送信
画情報か受信画情報かの属性情報／線密度やデータ圧縮
方式等の属性情報などをがＳＲＡＭ５で管理されること
になる。
【００１０】図３は、フラッシュメモリの管理システム
を示す図である。メモリ消去回数をＳＲＡＭで管理し、
消去数の少ない消去ブロック順に番号付けを行い次回の
メモリ利用順序を、その番号順とする。ファクシミリは
先方が通話中でビジーであると、先行してフラッシュメ
モリに記憶された送信画情報がリダイヤル待機となり、
後から記憶された送信画情報が先に送信されてしまうこ
とがある。この様になると、フラッシュルメモリに記憶
されている送信画情報の順序性がくずれるため、メモリ
消去回数をＳＲＡＭで管理する必要がある。
【００１１】図中の（１）はメモリの全アドレスの消去
回数が零である。図中の（２）は消去ブロックナンバ１
と２に画情報画が記憶されている。図中の（３）は消去
ブロックナンバ３に画情報が追加記憶されている。図中
の（４）は消去ブロックナンバ３の画情報が先に送信さ
れた状態を示す。次回メモリ順序は消去回数の少ない順
に設定されるため、図中の（４）の消去ブロックナンバ
４が次回メモリ順序１番、消去ブロックナンバ５が次回
メモリ順序２番、消去ブロックナンバ６が次回メモリ順
序３番………消去ブロックナンバ３２が次回メモリ順序
２９番、消去ブロックナンバ３が次回メモリ順序３０番
が各設定される。但し次回メモリ順序は使用状態にある
消去ブロックを除いた末使用状態の消去ブロックについ
てのみについて実施される。この様にしてフラッシュメ
モリの消去回数が管理される。
【００１２】図４は、フラッシュメモリの管理システム
の他の例を示す図で、メモリの消去ブロック別の使用順
序をランダムとした場合について、そのメモリ利用状況
を示した図である。メモリの利用状況をＳＲＡＭで管理
する。図中の（１）はメモリの全アドレスの消去回数が
零がである。図中の（２）は消去ブロックナンバ１と４
に画情報画が記憶されている。図中の（３）は消去ブロ
ックナンバ３２に画情報が追加記憶されている。図中の
（４）は消去ブロックナンバ３２の画情報が先に送信さ
れた状態を示す。次回メモリ順序は、使用状態にある消
去ブロックを除いた未使用状態の消去ブロックを除いた
未使用状態の消去ブロックについてランダムに番号が付
けられる。例えば、図中の（ｎ）の様になる。
【００１３】図５及び図６は、フラッシュメモリに画情
報を記録する手順を示すフローチャートで、図５は、フ
ラッシュメモリの消去回数の少ないブロックから順に画
情報を記録していく手順であり、図６は、全く無作為
（ランダム）にブロックを選択して画情報を記録してい
く手順を各々示している。図５において、画情報の記録
が開始されると、まず、メモリ処理テーブルにより最少
消去回数のブロックナンバを選択する（Step１）。次
に、フラッシュメモリに画情報を書き込み（Step２）、
１ブロック全てに書き込んだかどうかを判断する（Step
３）。書き込んでいなければ、次に、画情報記録が終了
したかどうかを判断する（Step４）。終了していなけれ
ば、前記Step２に戻り、終了していれば、後述するStep
６へ行く。前記Step３において、１ブロック全てに書き
込んであれば、次に、画情報の記録が終了したかどうか
を判断する（Step５）。終了していなければ、前記Step
１へ戻り、終了していればメモリ管理テーブルを書き換
えて（Step６）、画情報の記録を終了する。
【００１４】すなわち、画情報のフラッシュメモリへの
記録はＳＲＡＭ内のフラッシュメモリ管理テーブルから
フラッシュメモリの記憶内容が空であり、かつ最少消去
回数のブロックナンバを検索することから開始される。
目的とするブロックナンバが検索できれば、そのブロッ
クに画情報を書き込む、画情報が１ブロック内におさま
らない場合に再度フラッシュメモリ管理テーブルから新
しいブロックを選択する。画情報を全て記録すると、フ
ラッシュメモリ管理テーブルを更新して画情報を終了す
る。
【００１５】図６において、画情報の記録が開始される
と、まず、メモリ管理テーブルよりランダムにブロック
ナンバを選択する（Step１）。次に、フラッシュメモリ
に画情報を書き込み（Step２）、１ブロック全てに書き
込んだかどうかを判断する（Step３）。書き込んでいな
ければ、次に、画情報の記録が終了したかどうかを判断
する（Step４）。終了していなければ、前記Step２へ戻
り、終了していれば後述するStep６へ行く。前記Step３
において、１ブロック全てに書き込んであれば、次に、
画情報の記録が終了したかどうかを判断する（Step
５）。終了していなければ、前記Step１へに戻り、終了
していれば、メモリ管理テーブルを書き換えて（Step
６）、画情報の記録を終了する。
【００１６】すなわち、フラッシュメモリ管理テーブル
から記憶内容が空のブロックナンバを検索する。空のブ
ロックナンバのうちで画情報を書き込むブロックをラン
ダムに選択する。選択されたブロックナンバに画情報の
書き込みが終了するとメモリ管理テーブルを更新し、画
情報のフラッシュメモリへの書き込みは完了する。図５
及び図６ともに前回の画情報記録の際にブロック途中ま
で画情報で埋められただけで一部空の領域が存在するブ
ロックは当然最初に選択され、メモリの空きを無くすよ
うに画情報で埋められる。
【００１７】図７は、フラッシュメモリから画情報を読
み出す手順を示すフローチャートである。図７におい
て、画情報の読み出しを開始すると、まず、メモリ管理
テーブルより所定のファイルのアドレスを特定する（St
ep１）、次に、フラッシュメモリから画情報を読み出し
（Step２）、所定のブロック全てを読み出したかどうか
を判断する（Step３）。読み出していなければ、次に、
画情報の読み出しが終了したかどうかを判断し（Step
４）、終了していなければ前記Step２に戻り、終了して
いれば、後述するStep６へ行く。前記Step３において、
所定のブロック全てを読み出していれば、次に画情報の
読み出しが終了したかどうかを判断する（Step５）。終
了していなければ、前記Step１に戻り、終了していれ
ば、フラッシュメモリの空のブロックを消去し（Step
６）、消去結果をメモリ管理テーブルに書き込んで（St
ep７）、画情報の読み出しを終了する。
【００１８】すなわち、画情報の読み出しが必要になる
と、フラッシュメモリ管理テーブルから必要とされるフ
ァイルの記録されたメモリのアドレスを検索する。この
メモリアドレスは１つのファイル内で断続するアドレス
列となるため、この断続したアドレス列をつなぎ合わせ
るためのアドレス管理情報がこのフラッシュメモリ管理
テーブルに記憶されている。メモリ管理テーブルに従っ
て１つのファイルをフラッシュメモリから読み出す。フ
ァイルの読み出しが終了すると、読み出して不要になっ
たデータを消去ブロック単位で消去する。そして、消去
結果をメモリ管理テーブルに書き込む。
【００１９】
【効果】以上の説明から明らかなように、本発明による
と、以下のような効果がある。 （１）請求項１に対応する効果；消去ブロックの消去回
数を記憶するＳＲＡＭを有することで、フラッシュメモ
リのブロック単位の消去回数が管理でき、メモリ全領域
を均一的に利用するのに役立つ。 （２）請求項２に対応する効果；消去回数の少ないブロ
ック順に、次回の画情報の書き込みを行なうことによっ
て、メモリ全領域を均一的に利用出来る。 （３）請求項３に対応する効果；消去ブロック単位への
書き込み順序を、ランダムに設定されたブロックの順序
にて実施することで、メモリ全領域を均一的に利用がき
る。また、メモリカードの様に取り替え可能なメモリー
においては請求項２の方式であるとシステム本体側のＳ
ＲＡＭのメモリ管理情報とメモリブロック単位の消去回
数の関係を維持出来ないので、この様な使い方をする場
合には有用である。
【図面の簡単な説明】
【図１】 本発明によるファクシミリ装置の一実施例を
説明するための構成図である。
【図２】 本発明によるファクシミリ装置の他の実施例
を示す図である。
【図３】 本発明によるフラッシュメモリの管理システ
ムを示す図である。
【図４】 本発明によるフラッシュメモリの管理システ
ムの他の例を示す図である。
【図５】 本発明によるフラッシュメモリに画情報を記
録する手順を示すフローチャートである。
【図６】 本発明によるフラッシュメモリに画情報を記
録する他の手順を示すフローチャートである。
【図７】 本発明によるフラッシュメモリから画情報を
読み出す手順を示すフローチャートである。
【符号の説明】
１…ＮＣＵ（網制御装置）、２…ＭＯＤＥＭ（変復調
器）、３…ＣＰＵ（中央処理装置）、４…ＲＯＭ（Read
Only Memory）、５…ＳＲＡＭ（Static Random Accese
Memory）、６…バックアップ電源、７…スキャナ、８
…プロッタ、９…フラッシュメモリ。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 画情報を記憶するフラッシュメモリと、
    該フラッシュメモリに記憶された画情報を一通信単位で
    管理するための管理情報と消去ブロック単位の消去回数
    とを記憶するバッテリバックアップされたＳＲＡＭとか
    ら成ることを特徴とするファクシミリ装置。
  2. 【請求項２】 前記フラッシュメモリの消去ブロック単
    位の消去回数の少ないブロック順に次回の画情報の書き
    込みを実施することを特徴とする請求項１記載のファク
    シミリ装置。
  3. 【請求項３】 画情報を記憶するフラッシュメモリと、
    該フラッシュメモリに記憶された画情報を一通信単位で
    管理するための管理情報を記憶するＳＲＡＭとから成る
    ファクシミリの画情報記憶装置において、前記フラッシ
    ュメモリの消去ブロック単位への画情報の書き込み順を
    ランダムに設定された消去ブロック順序にて実施するこ
    とを特徴とするファクシミリ装置。
JP06604993A 1992-06-12 1993-03-02 ファクシミリ装置 Expired - Fee Related JP3390482B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06604993A JP3390482B2 (ja) 1992-06-12 1993-03-02 ファクシミリ装置
US08/074,536 US5500742A (en) 1992-06-12 1993-06-11 Control unit of flash memory and facsimile machine using such control unit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17919692 1992-06-12
JP4-179196 1992-06-12
JP06604993A JP3390482B2 (ja) 1992-06-12 1993-03-02 ファクシミリ装置

Publications (2)

Publication Number Publication Date
JPH0670119A true JPH0670119A (ja) 1994-03-11
JP3390482B2 JP3390482B2 (ja) 2003-03-24

Family

ID=26407224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06604993A Expired - Fee Related JP3390482B2 (ja) 1992-06-12 1993-03-02 ファクシミリ装置

Country Status (2)

Country Link
US (1) US5500742A (ja)
JP (1) JP3390482B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050747A (ja) * 2001-08-03 2003-02-21 Sony Corp 不揮発性メモリのデータ書き換え方法
US8015347B2 (en) 2007-12-28 2011-09-06 Kabushiki Kaisha Toshiba Memory system and control method thereof
JP2013012801A (ja) * 2011-06-28 2013-01-17 Konica Minolta Business Technologies Inc データ記憶制御装置、データ記憶制御方法およびプログラム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2938732B2 (ja) 1993-11-10 1999-08-25 松下電送システム株式会社 メモリ管理装置とこれを用いたファクシミリ装置
JPH0823424A (ja) * 1994-07-11 1996-01-23 Canon Inc ファクシミリ装置
JP3580929B2 (ja) 1996-01-16 2004-10-27 パナソニック コミュニケーションズ株式会社 記憶装置
JPH09214708A (ja) * 1996-02-05 1997-08-15 Ricoh Co Ltd ファクシミリ装置
JP3812115B2 (ja) * 1998-01-19 2006-08-23 ブラザー工業株式会社 通信システム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215794A (ja) * 1982-06-08 1983-12-15 Toshiba Corp 不揮発性メモリ装置
JPS60212900A (ja) * 1984-04-09 1985-10-25 Nec Corp 半導体固定記憶装置
JPS61158090A (ja) * 1984-12-28 1986-07-17 Yamatake Honeywell Co Ltd メモリの内容格納方法
JPS62283496A (ja) * 1986-05-31 1987-12-09 Canon Inc プログラマブルリ−ドオンリメモリの書き込み回数管理方式
JPH01277397A (ja) * 1988-04-28 1989-11-07 Sony Corp 情報記憶読出方法とその装置
JPH0527924A (ja) * 1991-07-12 1993-02-05 Internatl Business Mach Corp <Ibm> 半導体メモリを用いた外部記憶システム及びその制御方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3938097A (en) * 1974-04-01 1976-02-10 Xerox Corporation Memory and buffer arrangement for digital computers
US4533995A (en) * 1981-08-03 1985-08-06 International Business Machines Corporation Method and system for handling sequential data in a hierarchical store
JPS5836964A (ja) * 1981-08-26 1983-03-04 北陸窯業株式会社 断熱材の製造法
US4757468A (en) * 1982-09-22 1988-07-12 Intel Corporation Authenticated read-only memory
JPS60177498A (ja) * 1984-02-23 1985-09-11 Fujitsu Ltd 半導体記憶装置
JPH07109717B2 (ja) * 1986-05-31 1995-11-22 キヤノン株式会社 メモリ書き込み制御方法
JPS63183700A (ja) * 1987-01-26 1988-07-29 Mitsubishi Electric Corp Ｅｅｐｒｏｍアクセス方法
ES2051780T3 (es) * 1987-03-04 1994-07-01 Siemens Nixdorf Inf Syst Disposicion de circuito para asegurar el acceso a un sistema de proceso de datos con la ayuda de una tarjeta de chips.
US4873671A (en) * 1988-01-28 1989-10-10 National Semiconductor Corporation Sequential read access of serial memories with a user defined starting address
US5195130A (en) * 1988-05-05 1993-03-16 Transaction Technology, Inc. Computer and telephone apparatus with user friendly computer interface and enhanced integrity features
FR2638869B1 (fr) * 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
JPH0748320B2 (ja) * 1989-07-24 1995-05-24 セイコー電子工業株式会社 半導体不揮発性メモリ
JPH03177158A (ja) * 1989-12-06 1991-08-01 Ricoh Co Ltd ファクシミリ装置
JP2918941B2 (ja) * 1989-12-08 1999-07-12 株式会社東芝 画像処理装置
US5245570A (en) * 1990-12-21 1993-09-14 Intel Corporation Floating gate non-volatile memory blocks and select transistors
US5245572A (en) * 1991-07-30 1993-09-14 Intel Corporation Floating gate nonvolatile memory with reading while writing capability
JP3251968B2 (ja) * 1992-01-20 2002-01-28 富士通株式会社 半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215794A (ja) * 1982-06-08 1983-12-15 Toshiba Corp 不揮発性メモリ装置
JPS60212900A (ja) * 1984-04-09 1985-10-25 Nec Corp 半導体固定記憶装置
JPS61158090A (ja) * 1984-12-28 1986-07-17 Yamatake Honeywell Co Ltd メモリの内容格納方法
JPS62283496A (ja) * 1986-05-31 1987-12-09 Canon Inc プログラマブルリ−ドオンリメモリの書き込み回数管理方式
JPH01277397A (ja) * 1988-04-28 1989-11-07 Sony Corp 情報記憶読出方法とその装置
JPH0527924A (ja) * 1991-07-12 1993-02-05 Internatl Business Mach Corp <Ibm> 半導体メモリを用いた外部記憶システム及びその制御方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050747A (ja) * 2001-08-03 2003-02-21 Sony Corp 不揮発性メモリのデータ書き換え方法
US8015347B2 (en) 2007-12-28 2011-09-06 Kabushiki Kaisha Toshiba Memory system and control method thereof
US8886868B2 (en) 2007-12-28 2014-11-11 Kabushiki Kaisha Toshiba Memory system and control method thereof
US9026724B2 (en) 2007-12-28 2015-05-05 Kabushiki Kaisha Toshiba Memory system and control method thereof
US9280292B2 (en) 2007-12-28 2016-03-08 Kabushiki Kaisha Toshiba Memory system and control method thereof
US9483192B2 (en) 2007-12-28 2016-11-01 Kabushiki Kaisha Toshiba Memory system and control method thereof
US9933941B2 (en) 2007-12-28 2018-04-03 Toshiba Memory Corporation Memory system and control method thereof
US10558360B2 (en) 2007-12-28 2020-02-11 Toshiba Memory Corporation Memory system and control method thereof
US11287975B2 (en) 2007-12-28 2022-03-29 Kioxia Corporation Memory system and control method thereof
US11893237B2 (en) 2007-12-28 2024-02-06 Kioxia Corporation Memory system and control method thereof
JP2013012801A (ja) * 2011-06-28 2013-01-17 Konica Minolta Business Technologies Inc データ記憶制御装置、データ記憶制御方法およびプログラム

Also Published As

Publication number Publication date
US5500742A (en) 1996-03-19
JP3390482B2 (ja) 2003-03-24

Similar Documents

Publication Publication Date Title
US7075675B2 (en) Memory management apparatus and communication apparatus
JP3580929B2 (ja) 記憶装置
CN100412818C (zh) 信息处理设备、存储设备和存储控制设备
JP2003532222A (ja) 記憶媒体上のデータ管理のための方法、システム、及びコンピュータプログラム
JP3390482B2 (ja) ファクシミリ装置
EP0453246A2 (en) A communication apparatus capable of connecting memory card
JPH08335951A (ja) メールボックス装置
JP2006352738A (ja) 画像形成装置
CN114420183A (zh) 数据存储控制方法、电子设备及存储介质
KR100594687B1 (ko) 휴대용단말기에서 대량의 데이타 저장 방법
JPH0922458A (ja) ファクシミリ装置
JP2749309B2 (ja) データ通信装置
JP2004296014A (ja) 不揮発性メモリの消去回数平準化方法
JP3858309B2 (ja) 情報処理装置
JP5895378B2 (ja) データ記憶制御装置、データ記憶制御方法およびプログラム
JP4337540B2 (ja) 画像処理装置
JP2005204269A (ja) 画像処理装置及び画像処理方法
JPH07110038B2 (ja) メモリのストア内容の伝送装置
JP2007074196A (ja) 通信端末装置
JP2006011508A (ja) 画像処理装置
JPH0828798B2 (ja) 画像処理装置の制御方式
JPH07251534A (ja) 画像形成装置
JPH0686031A (ja) 画像通信装置
JPH06326843A (ja) メモリ通信機能を備えたファクシミリ装置
JP2003200619A (ja) 画像形成装置、および画像形成装置で稼働するプログラム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080117

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090117

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100117

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees