JPS61158090A - メモリの内容格納方法 - Google Patents
メモリの内容格納方法Info
- Publication number
- JPS61158090A JPS61158090A JP59276794A JP27679484A JPS61158090A JP S61158090 A JPS61158090 A JP S61158090A JP 59276794 A JP59276794 A JP 59276794A JP 27679484 A JP27679484 A JP 27679484A JP S61158090 A JPS61158090 A JP S61158090A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- stored
- contents
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＢＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ
Ｅｒａｓａ−ｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌ
ｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ）等の、内容
更新が可能であり、かつ、電源が切断されても内容を保
持すると共に、内容更新の回数が制限されているメモリ
に対し、内容の格納を行なう方法に関するものである。
Ｅｒａｓａ−ｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌ
ｅ Ｒｅａｄ ０ｎｌｙ Ｍｅｍｏｒｙ ）等の、内容
更新が可能であり、かつ、電源が切断されても内容を保
持すると共に、内容更新の回数が制限されているメモリ
に対し、内容の格納を行なう方法に関するものである。
、〔従来の技術〕
一般に、制御装置、データ処理装置においては、半固定
的なデータ、または、動作上逐次発生する可変データ中
抜に参照するものはＲＡ Ｍ （ＲａｎｄｏｍＡｃｃｅ
ｓｓ Ｍｅｍｏｒｙ、 ）へ格納のうえ、電源の切断に
よっても内容が消滅しないものとする目的上、ＲＡＭを
電池等のバックアップ電源により動作状態を維持するも
のとしているが、電池の交換またはバックアップ電源へ
の切替回路等を要するため、近来は、ＥＥＰＲＯＭを用
いるものとなっている。
的なデータ、または、動作上逐次発生する可変データ中
抜に参照するものはＲＡ Ｍ （ＲａｎｄｏｍＡｃｃｅ
ｓｓ Ｍｅｍｏｒｙ、 ）へ格納のうえ、電源の切断に
よっても内容が消滅しないものとする目的上、ＲＡＭを
電池等のバックアップ電源により動作状態を維持するも
のとしているが、電池の交換またはバックアップ電源へ
の切替回路等を要するため、近来は、ＥＥＰＲＯＭを用
いるものとなっている。
しかし、現在のＥＥＦＲＯＭは、内容更新の回数に制限
があり、一般のＲＡＭと同じくランダムに任意な番地へ
データを格納し、かつ、これと同一番地の内容を更新し
つつデータを格納すると、短期間に内容の更新が不可能
となる問題を生ずる。
があり、一般のＲＡＭと同じくランダムに任意な番地へ
データを格納し、かつ、これと同一番地の内容を更新し
つつデータを格納すると、短期間に内容の更新が不可能
となる問題を生ずる。
前述の問題を解決するため、本発明はつぎの手段により
構成するものとなっている。
構成するものとなっている。
すなわち、ＥＥＰＲＯＭ等のメモリに対し内容の格納を
行なう方法において、最初のデータ格納に際し、メモリ
の登録エリア中先頭番地へデータを格納すると共に、次
位の番地へエンドマークを格納し、かつ、登録エリア以
外の番地へデータが有効であることを示す有効マークを
格納し、つきのデータ格納時には、エンドマークの格納
された番地へデータを格納すると共に、これの次位の番
地へエンドマーフケ格納し、以降同様の格納操作を登録
エリアの最終番地まで必要に応じて反復するものとｌ−
ている。
行なう方法において、最初のデータ格納に際し、メモリ
の登録エリア中先頭番地へデータを格納すると共に、次
位の番地へエンドマークを格納し、かつ、登録エリア以
外の番地へデータが有効であることを示す有効マークを
格納し、つきのデータ格納時には、エンドマークの格納
された番地へデータを格納すると共に、これの次位の番
地へエンドマーフケ格納し、以降同様の格納操作を登録
エリアの最終番地まで必要に応じて反復するものとｌ−
ている。
したがって、まず、登録エリアの先頭番地へデータが格
納され、ついで、エンドマークの格納された次位の番地
へ内容を更新のうえ、つぎのデータが格納され、以降順
次に、登録エリアの最終番地まで、必要に応じてデータ
が格納されるため、各番地の内容更新回数が均等となる
。
納され、ついで、エンドマークの格納された次位の番地
へ内容を更新のうえ、つぎのデータが格納され、以降順
次に、登録エリアの最終番地まで、必要に応じてデータ
が格納されるため、各番地の内容更新回数が均等となる
。
以下、実施例を示す図によって本発明の詳細な説明する
。
。
第２図は、ＦＥＰＲＯＭを用いる装置のブロック図であ
り、マイクロプロセッサ等のプロセッサ（以下、ＣＰＵ
）１を中心とし、固定メモリ（以下、ＲＯＭ）２、可変
メモリ（以下、ＲＡＭ）３、Ｅ Ｅ Ｐ ＲＯＭ ４〜
６、および、インターフェイス（以下、１ 、／ Ｆ
） Ｔ 、８を周辺に配し、これらを母線によ多接続し
ており、Ｉ／Ｆ −７を介しては図上省略した上位の主
電算機またはキーボード、ブラウン管表示装置等からな
る端末機器が接続され、Ｉ／Ｆ・８を介してはプリンタ
（以下、Ｐ ＲＴ’ ）９が接続されている。
り、マイクロプロセッサ等のプロセッサ（以下、ＣＰＵ
）１を中心とし、固定メモリ（以下、ＲＯＭ）２、可変
メモリ（以下、ＲＡＭ）３、Ｅ Ｅ Ｐ ＲＯＭ ４〜
６、および、インターフェイス（以下、１ 、／ Ｆ
） Ｔ 、８を周辺に配し、これらを母線によ多接続し
ており、Ｉ／Ｆ −７を介しては図上省略した上位の主
電算機またはキーボード、ブラウン管表示装置等からな
る端末機器が接続され、Ｉ／Ｆ・８を介してはプリンタ
（以下、Ｐ ＲＴ’ ）９が接続されている。
こへにおいて、ＣＰＵ１はＲＯＭ２中の命令ヲ実行し、
Ｉ／Ｆ・７を介する入力データに応じて制御動作を行な
い、必要とするデータをＲＡＭ ３に対してアクセスす
ると共に、ＥＥＰＲＯＭ４〜６にもアクセスし、ＥＥＰ
ＲＯＭ４〜６中へ格納されている文字、記号等のパター
ンを用いてプリントアウトのデータを編集のうえ、Ｉ
／ Ｆ・８を介してＰＲＴ９へ送出し、これによって所
定のデータを印字させるものとなっている。
Ｉ／Ｆ・７を介する入力データに応じて制御動作を行な
い、必要とするデータをＲＡＭ ３に対してアクセスす
ると共に、ＥＥＰＲＯＭ４〜６にもアクセスし、ＥＥＰ
ＲＯＭ４〜６中へ格納されている文字、記号等のパター
ンを用いてプリントアウトのデータを編集のうえ、Ｉ
／ Ｆ・８を介してＰＲＴ９へ送出し、これによって所
定のデータを印字させるものとなっている。
ナオ、文字、記号等のパターンは、Ｉ／Ｆ・７を介して
必要とするものが与えられ、これをＥＥＰＲＯＭ４〜６
へ格納のうえ使用される。
必要とするものが与えられ、これをＥＥＰＲＯＭ４〜６
へ格納のうえ使用される。
第１図は、ＥＥＰＲＯＭ４〜６に対するデータの格納状
況を示す図であり、この例ではこれらがコードエリアＣ
ＥとデータエリアＤＥとに分割されデータエリアＤＥＫ
は文字、記号等のパターンを示すデータＤＴ、−ＤＴｎ
が順次に格納され、コードエリアＣＥにおける登録エリ
アＲＥの先頭番地ゝＯ乃至最終番地へ＋１にわたっては
、データＤ Ｔｏ ＝ Ｄ Ｔ４に対応するデータコー
ドＤＣｏ−ＤＣｎ。
況を示す図であり、この例ではこれらがコードエリアＣ
ＥとデータエリアＤＥとに分割されデータエリアＤＥＫ
は文字、記号等のパターンを示すデータＤＴ、−ＤＴｎ
が順次に格納され、コードエリアＣＥにおける登録エリ
アＲＥの先頭番地ゝＯ乃至最終番地へ＋１にわたっては
、データＤ Ｔｏ ＝ Ｄ Ｔ４に対応するデータコー
ドＤＣｏ−ＤＣｎ。
および、エンドマークＥＭが格納されると共に、コード
エリアＣＥ中の登録エリアＲＥ以外の番地＋ｒには、デ
ータコート’ＣＤ、−ＣＤｎが有効であることを示す有
効マークＡＭが格納されるものとなっている。
エリアＣＥ中の登録エリアＲＥ以外の番地＋ｒには、デ
ータコート’ＣＤ、−ＣＤｎが有効であることを示す有
効マークＡＭが格納されるものとなっている。
すなわち、最初のデータ格納に際しては、（４）のとお
り、先頭番地ｔヘデータコードＤＣｏを格納すると共に
、次位の番地ヘヘエンドマークＥＭを格納し、かつ、番
地へへ有効マークＡＭを格納する一方、データコードＤ
Ｃ，と対応するデータＤＴ。
り、先頭番地ｔヘデータコードＤＣｏを格納すると共に
、次位の番地ヘヘエンドマークＥＭを格納し、かつ、番
地へへ有効マークＡＭを格納する一方、データコードＤ
Ｃ，と対応するデータＤＴ。
をデータエリアＤＥの先頭番地を基準として複数番地に
わたり連続して格納する。
わたり連続して格納する。
なお、本部が新らたに格納されたことを示している。
ついで（Ｂ）のとおり、つぎのデータを格納するときは
、登録エリアＲＥのエンドマークＥＭが格納されている
番地へへ内容を更新のうえデータコ−）” Ｄ Ｃ、を
格納すると共和、これの次位の番地３２ヘエンドマーク
ＥＸを格納し、データエリアＤＥにはｆ−Ｊ’ＤＴｏに
つぐ各番地へデータＤＴＩを格納し、以降、必要忙応じ
て同様の格納操作を反復する。
、登録エリアＲＥのエンドマークＥＭが格納されている
番地へへ内容を更新のうえデータコ−）” Ｄ Ｃ、を
格納すると共和、これの次位の番地３２ヘエンドマーク
ＥＸを格納し、データエリアＤＥにはｆ−Ｊ’ＤＴｏに
つぐ各番地へデータＤＴＩを格納し、以降、必要忙応じ
て同様の格納操作を反復する。
すると、最後には（Ｃ）のとおシ、最終番地ｎ＋１の直
前の番地 ｎヘア−タコードＤＣｎが格納されると共に
、最終番地”ｎ＋１にはエンドマークＥＭが格納され、
データエリアＤＥにおいては最終番地側へデータＤＴｎ
が格納される。
前の番地 ｎヘア−タコードＤＣｎが格納されると共に
、最終番地”ｎ＋１にはエンドマークＥＭが格納され、
データエリアＤＥにおいては最終番地側へデータＤＴｎ
が格納される。
なお、データコードＤＣ，−ＤＣｎとしては２バイトが
用いられ、エンドマークＥＭおよび有効マークＡＭとし
ては、データコードＤ ＣＯ”−Ｄ Ｃ’ｒｙ！：は別
個のコードを用いるものとなっておシ、データＤＴ。
用いられ、エンドマークＥＭおよび有効マークＡＭとし
ては、データコードＤ ＣＯ”−Ｄ Ｃ’ｒｙ！：は別
個のコードを用いるものとなっておシ、データＤＴ。
〜ＤＴｎは各々が７２バイトによシ構成されるものとな
っているため、これらのバイト数に応じて各 、エリア
ＣＩ、ＤＩおよびスペースの番地数および格納容量が定
められる。
っているため、これらのバイト数に応じて各 、エリア
ＣＩ、ＤＩおよびスペースの番地数および格納容量が定
められる。
したがって、コードエリアＣＥにおいては、番地１０お
よび ｎ＋１が各１回、番地 １〜ｎでは各２回の格納
がなされると共に、データエリアＤＥにおいては各番地
に対し各々１回の格納が行なわれるものとなり、格納回
数の平均化が実現する。
よび ｎ＋１が各１回、番地 １〜ｎでは各２回の格納
がなされると共に、データエリアＤＥにおいては各番地
に対し各々１回の格納が行なわれるものとなり、格納回
数の平均化が実現する。
また、内容の読み出しに際しては、まずコードエリアＣ
Ｅの有効マークＡＭをチェックし、これが正常であれば
、番地 ０乃至エンドマークＥＭが正常に−に格納され
ている番地の直前の番地までのデータコードが有効であ
シ、データコードに応じてデータエリアＤＥのデータを
読み出して用いるものとすればよい。
Ｅの有効マークＡＭをチェックし、これが正常であれば
、番地 ０乃至エンドマークＥＭが正常に−に格納され
ている番地の直前の番地までのデータコードが有効であ
シ、データコードに応じてデータエリアＤＥのデータを
読み出して用いるものとすればよい。
このため、同様の手屓によシ、電源切断後の再投入時に
内容のチェックを行ない、内容が有効か否かを判断する
ことができる。
内容のチェックを行ない、内容が有効か否かを判断する
ことができる。
以上忙対し、内容をクリアして再度格納を行なう際は、
クリアと共に有効コードＡＭの各ピットを反転してＡＭ
とするか、各ビットのクリアを行なうことにより、内容
がすべてクリアされていることを表示できる。
クリアと共に有効コードＡＭの各ピットを反転してＡＭ
とするか、各ビットのクリアを行なうことにより、内容
がすべてクリアされていることを表示できる。
第３図は、ＣＰＵＩによる格納操作のフローチャートで
あシ、コードエリア（ｌの番地箋“ｒｌｃＡＭあｌ’１
０１をチェックし、これがＮｏであればゝＤＣＯ→”Ｏ
’１１１によシ番地“０ヘデータコードＤＣｏを格納し
、 ’ ＤＴｏ−＋ＤＥ ’ １１２＆Ｃ！ＤデータＤ
ＴＯをデータエリアＤＨへ格納のうえ、’ ＢＭ→”１
’１１３によってエンドマークＫＭを番地 １へ格納
し、かつ、有効１−り’ ＡＭ−＋”ｒ ’ １１４に
よシ番地ｒへ格納する。
あシ、コードエリア（ｌの番地箋“ｒｌｃＡＭあｌ’１
０１をチェックし、これがＮｏであればゝＤＣＯ→”Ｏ
’１１１によシ番地“０ヘデータコードＤＣｏを格納し
、 ’ ＤＴｏ−＋ＤＥ ’ １１２＆Ｃ！ＤデータＤ
ＴＯをデータエリアＤＨへ格納のうえ、’ ＢＭ→”１
’１１３によってエンドマークＫＭを番地 １へ格納
し、かつ、有効１−り’ ＡＭ−＋”ｒ ’ １１４に
よシ番地ｒへ格納する。
また、ステップ１０１がＮＯのときは、％ＤＣｉ→ＥＭ
の格納済番地Ｉ′１２１１１？：より１番目のデータコ
ードＤＣｉをエンドマークＥＭの格納されている番地へ
格納し、ｉ番目のデータＤＴｉを’ ＤＴ ｉ−＋ＤＥ
’１２２によシ格納してから、エンドマーク’ＥＭ→
ＥＭの格納済番地＋１’１２３によりステップ１２１の
次位の番地へ壬ンドマークＫＭを格納する。
の格納済番地Ｉ′１２１１１？：より１番目のデータコ
ードＤＣｉをエンドマークＥＭの格納されている番地へ
格納し、ｉ番目のデータＤＴｉを’ ＤＴ ｉ−＋ＤＥ
’１２２によシ格納してから、エンドマーク’ＥＭ→
ＥＭの格納済番地＋１’１２３によりステップ１２１の
次位の番地へ壬ンドマークＫＭを格納する。
第４図は、同様の読み出し操作を示すフローチャー；で
あり、番地”ｒ［ＡＭあり？’２０１がＹＥＳであれば
、番地″０からＦＭの直前の番地までの内容有効Ｉ２１
１と決定し、データエリア’ＤＥの対応するデータ読み
出し１２１２を行なう。
あり、番地”ｒ［ＡＭあり？’２０１がＹＥＳであれば
、番地″０からＦＭの直前の番地までの内容有効Ｉ２１
１と決定し、データエリア’ＤＥの対応するデータ読み
出し１２１２を行なう。
これに対し、ステップ２０１がＮｏのときは、１内容無
効１２２１と決定する。
効１２２１と決定する。
たｇし、第１図においては、データＤＴ、 −ＤＴｎの
バイト数が多いため、コードエリアＣＥと別途にデータ
エリアＤＥを設けたが、データＤＴ、−ＤＴｎのバイト
数が少なければ、コードエリアＣＥのみとし、データコ
ードＤＣＱ−ＤＣｎとしてデータＤＴ、〜ＤＴｎを格納
してもよく、第１図の構成とする場合は、データコード
ＤＣｏ−ＤＣｎへデータＤＴ、−ＤＴｎの格納番地コー
ドを付加し、あるいは、ＣＰＵ１がデータコードＤＣ，
−ＤＣｎに応じてデータｎ’ｒ、−Ｄ’ｒｎの格納番地
を判断し、コードエリアＤＥにおいて格納番地を顆次に
定めるものとしてもよく、第２図の構成も条件に応じた
選定が任意である等、種々の変形が自在である。
バイト数が多いため、コードエリアＣＥと別途にデータ
エリアＤＥを設けたが、データＤＴ、−ＤＴｎのバイト
数が少なければ、コードエリアＣＥのみとし、データコ
ードＤＣＱ−ＤＣｎとしてデータＤＴ、〜ＤＴｎを格納
してもよく、第１図の構成とする場合は、データコード
ＤＣｏ−ＤＣｎへデータＤＴ、−ＤＴｎの格納番地コー
ドを付加し、あるいは、ＣＰＵ１がデータコードＤＣ，
−ＤＣｎに応じてデータｎ’ｒ、−Ｄ’ｒｎの格納番地
を判断し、コードエリアＤＥにおいて格納番地を顆次に
定めるものとしてもよく、第２図の構成も条件に応じた
選定が任意である等、種々の変形が自在である。
以上の説明により明らかなとおシ本発明によれば、ＥＥ
ＰＲＯＭ等の内容更新回数が制限されたメモリにおいて
、各番地毎に均等な回数により内容更新が行なわれ、特
定番地へ内容更新の回数が集中せず、メそりの全般的な
寿命が延長されるものとなり、か〜るメモリの内容格納
方法として顕著な効果が得られる０
ＰＲＯＭ等の内容更新回数が制限されたメモリにおいて
、各番地毎に均等な回数により内容更新が行なわれ、特
定番地へ内容更新の回数が集中せず、メそりの全般的な
寿命が延長されるものとなり、か〜るメモリの内容格納
方法として顕著な効果が得られる０
図は本発明の実施例を示し、第１図はＥ Ｅ Ｐ ＲＯ
Ｍに対するデータの格納状況を示す図、第２図はＥＥＰ
ＲＯＭを用いる装置のブロック図、第３図はＣＰＵによ
る格納状況のフローチャート、第４図は同様の読み出し
状況を示すフローチャートである。 １・・・・ＣＰＵ（プロセッサ）、４〜６・・・ ・Ｅ
ＥＰＲＯＭ（メモリ）、ＣＥ・ ・ ・ ・コードエリ
ア、ＤＥ・・・・データエリア、ＲＥ・・・・登鎌エリ
ア、ＤＣ，−ＤＣ，・・・・データコード、ＥＭ・・・
・エンドマーク、ＡＭ・・・・有効マーク、ＤＴＯ−Ｄ
Ｔｒｌ・ ・・・データ。
Ｍに対するデータの格納状況を示す図、第２図はＥＥＰ
ＲＯＭを用いる装置のブロック図、第３図はＣＰＵによ
る格納状況のフローチャート、第４図は同様の読み出し
状況を示すフローチャートである。 １・・・・ＣＰＵ（プロセッサ）、４〜６・・・ ・Ｅ
ＥＰＲＯＭ（メモリ）、ＣＥ・ ・ ・ ・コードエリ
ア、ＤＥ・・・・データエリア、ＲＥ・・・・登鎌エリ
ア、ＤＣ，−ＤＣ，・・・・データコード、ＥＭ・・・
・エンドマーク、ＡＭ・・・・有効マーク、ＤＴＯ−Ｄ
Ｔｒｌ・ ・・・データ。
Claims (1)
- 内容の更新が可能であり、かつ、電源が切断されても
内容を保持すると共に、内容更新の回数が制御されてい
るメモリに対し、内容の格納を行なう方法において、最
初のデータ格納に際し前記メモリの登録エリア中先頭番
地へデータを格納すると共に次位の番地へエンドマーク
を格納しかつ前記登録エリア以外の番地へ前記データが
有効であることを示す有効マークを格納し、つぎのデー
タ格納時には前記エンドマークの格納された番地へデー
タを格納すると共にこれの次位の番地へ前記エンドマー
クを格納し、以降同様の格納操作を前記登録エリアの最
終番地まで必要に応じて反復することを特徴としたメモ
リの内容格納方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276794A JPS61158090A (ja) | 1984-12-28 | 1984-12-28 | メモリの内容格納方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59276794A JPS61158090A (ja) | 1984-12-28 | 1984-12-28 | メモリの内容格納方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61158090A true JPS61158090A (ja) | 1986-07-17 |
| JPH0375959B2 JPH0375959B2 (ja) | 1991-12-03 |
Family
ID=17574465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59276794A Granted JPS61158090A (ja) | 1984-12-28 | 1984-12-28 | メモリの内容格納方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61158090A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01277397A (ja) * | 1988-04-28 | 1989-11-07 | Sony Corp | 情報記憶読出方法とその装置 |
| JPH0670119A (ja) * | 1992-06-12 | 1994-03-11 | Ricoh Co Ltd | ファクシミリ装置 |
-
1984
- 1984-12-28 JP JP59276794A patent/JPS61158090A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01277397A (ja) * | 1988-04-28 | 1989-11-07 | Sony Corp | 情報記憶読出方法とその装置 |
| JPH0670119A (ja) * | 1992-06-12 | 1994-03-11 | Ricoh Co Ltd | ファクシミリ装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0375959B2 (ja) | 1991-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JPS61158090A (ja) | メモリの内容格納方法 | |
| JPH05265517A (ja) | オペレータ・メッセージ伝達機能を有するプログラマブル制御装置 | |
| JPS63172665A (ja) | プリンタ制御装置 | |
| US8065496B2 (en) | Method for updating information used for selecting candidate in LRU control | |
| US4792918A (en) | Programmable controller monitoring system for simultaneous multiple line display of original and updated data program execution | |
| JPS59123040A (ja) | ダウンロ−デイング制御方式 | |
| JPS6234260A (ja) | 不揮発性メモリアクセス方式 | |
| JPS62111776A (ja) | プリンタの制御方法 | |
| JPH0311040B2 (ja) | ||
| JPS55162130A (en) | Program control system of terminal equipment | |
| JPS61150195A (ja) | メモリの内容格納方法 | |
| JPS6394716A (ja) | 不揮発性メモリの書き込み方式 | |
| US4941109A (en) | Method of effectively performing a feed operation and printing apparatus for realizing the method | |
| JPH0640296B2 (ja) | 文字処理装置 | |
| JPH07234707A (ja) | プログラマブルコントローラのアドレス管理方法 | |
| JPS61105935A (ja) | 信号制御盤制御方式 | |
| JP2001060167A (ja) | フラッシュメモリを用いた記憶媒体アクセス制御装置 | |
| US20030182523A1 (en) | Cache memory control device and cache memory system | |
| JPS61187048A (ja) | アラ−ム処理方式 | |
| JPS63116207A (ja) | プログラマブル・コントロ−ラ | |
| JPH08212144A (ja) | メモリ制御方法、分散計算機のメモリ制御装置および分散制御監視システム | |
| JPH1055272A (ja) | 半導体装置 | |
| KR20000066435A (ko) | 이동통신 교환기내에서 운용 프로그램을 신호장치에 로딩시키는장치 및 방법 | |
| JPS6330678B2 (ja) |