JPH07234707A - プログラマブルコントローラのアドレス管理方法 - Google Patents

Abstract

(57)【要約】 【目的】 入出力信号の配線ミスの被害を最小限に抑え
る。 【構成】 入出力ユニット１Ｂ，２，３の入出力信号を
ＣＰＵモジュール１Ａ内のデータメモリ４０に対してＣ
ＰＵ１０が読み書きする際に、入出力ユニット毎に先頭
アドレスを定める。この先頭アドレスから実使用の信号
点数分だけ連続的にデータメモリ４０に対してＣＰＵ１
０が読み書きする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子機器を自動制御す
るプログラマブルコントローラのアドレス管理方法に関
する。

【０００２】

【従来の技術】従来、プログラマブルコントローラは予
め用意されたシーケンスプログラムを一定周期で実行す
ることにより電子機器を自動制御することが知られてい
る。このようなプログラマブルコントローラでは電子機
器から遠距離通信用の信号レベルで転送される情報信号
を入出力ユニットに入力する。入出力ユニットでは入力
した情報信号をプログラマブルコントローラ側で処理可
能な信号レベルに変換する。このような入出力ユニット
は複数台がプログラマブルコントローラに接続される。
後から増設目的で接続可能な入出力ユニットは増設ユニ
ットと呼ばれる。

【０００３】プログラマブルコントローラは情報信号の
入出力を一括して行うために、従来は、未使用の信号を
含めて入出力ユニットが取り扱い可能な信号の個数分だ
けプログラマブルコントローラ内のメモリの記憶領域を
確保していた。

【０００４】このような信号記憶方法は、上記メモリの
中に未使用の領域が大幅に生じ経済的でないことから使
用する信号のみ記憶領域を確保する方法が新たに提案さ
れている。この方法では信号入出力ユニットが取り扱い
可能な信号の中で制御対象の電子機器と信号線が接続さ
れている信号の個数がシステム運転に先立ってプログラ
マブルコントローラで計数される。この計数結果が示す
個数分の信号を記憶するための記憶領域がプログラマブ
ルコントローラ内部のメモリに確保される。このような
処理を行うことにより未使用の信号（信号線が接続され
ていないが入出力ユニット側では取り扱い可能な信号）
を内部メモリから排除し、メモリを有効利用することが
可能になってきた。

【０００５】

【発明が解決しようとする課題】情報信号群の中に新た
な情報信号を増設することや、逆に情報信号群の中の特
定信号を削除することは増設ユニットでは頻繁に行われ
る。しかしながら、このような信号の新設や削除に伴う
内部処理アドレスの変更や特に接点番号の変更はユーザ
にとっては煩雑なものとなる。具体的な一例をあげる。
シーケンスプログラム上で識別番号Ｂ１００〜Ｂ１７９
の接点が内部アドレス１０００〜１０７９に対応づけら
れ、転送用アドレス２０００〜２０７９に対応づけられ
ているものとする。

【０００６】ここで、接点信号を増設する必要が生じ、
種々の事情からその新設の信号の識別名をＢ１５０とつ
けたい場合、ユーザはシーケンスプログラム上の現在の
Ｂ１５０以降の接点番号を１だけづらした番号につけか
えなければならない。さらに、増設ユニットの信号の接
続も上述の接点番号に対応させて変更しなければならな
い。

【０００７】しかるに、シーケンスプログラム上では接
点信号の新設をしておいて増設ユニットの信号接続を１
つ間違えると間違えた信号以降の信号全てについてシー
ケンスプログラムの識別番号との対応関係が崩れてしま
う。増設ユニットの接続が正常でもシーケンスプログラ
ム上での識別番号の付け間違いが起きた場合にも同様の
ことが言える。このような事態が生じると制御対象の機
器は誤動作してしまう。

【０００８】特に、最近のプログラマブルコントローラ
では入出力ユニットで実際に使用されている信号のみを
前詰めでプログラマブルコントローラ内に保存記憶する
のでなおさら対応付けのミスを阻止しにくい。

【０００９】上述の点に鑑みて、本発明の目的は、入出
力信号の接続ミスやシーケンスプログラム上の信号識別
番号の記載ミスが発生しても制御対象の電子機器に与え
る被害を最小限に留めることが可能なプログラマブルコ
ントローラのアドレス管理方法を提供することにある。

【００１０】

【課題を解決するための手段】このような目的を達成す
るために、請求項１に記載の発明は、制御対象機器とプ
ログラマブルコントローラ本体との間で複数の入出力ユ
ニットを介して授受する実使用の信号をプログラマブル
コントローラ本体内部のデータメモリにＣＰＵの連続的
なアドレス指定により記憶しておくプログラマブルコン
トローラのアドレス管理方法において、前記データメモ
リの前記複数の入出力ユニットの各々に対応する先頭ア
ドレスを予め定め、当該定められた先頭アドレスを示す
アドレス情報をメモリに予め記憶しておき、前記ＣＰＵ
は入出力ユニットに対して前記情報信号を送信／受信す
るに際し、前記メモリに格納されたアドレス情報の示す
先頭アドレスから前記データメモリに対して読み／書き
することを特徴とする。

【００１１】請求項２の発明は、請求項１の発明に加え
て前記アドレス情報をプログラミング装置から前記プロ
グラマブルコントローラに対して入力し、前記メモリ上
のアドレス情報を可変設定可能としたことを特徴とす
る。

【００１２】請求項３の発明は、請求項２の発明に加え
て前記入出力ユニットは増設可能な増設ユニットである
ことを特徴とする。

【００１３】請求項４の発明は、制御対象機器とプログ
ラマブルコントローラ本体との間で複数の入出力ユニッ
トを介して授受する実使用の信号をプログラマブルコン
トローラ本体内部のデータメモリにＣＰＵの連続的なア
ドレス指定により記憶しておき、前記入出力ユニットは
前記信号を授受するための複数のスロットを有するプロ
グラマブルコントローラのアドレス管理方法において、
前記データメモリの前記複数のスロットの各々に対応す
る先頭アドレスを予め定め、当該定められた先頭アドレ
スを示すアドレス情報をメモリに予め記憶しておき、前
記ＣＰＵは入出力ユニットに対して前記情報信号を送信
／受信するに際し、前記メモリに格納されたアドレス情
報の示す先頭アドレスから前記データメモリに対して連
続的に読み／書きすることを特徴とする。

【００１４】請求項５の発明は、請求項４の発明に加え
て前記アドレス情報をプログラミング装置から前記プロ
グラマブルコントローラに対して入力し、前記メモリ上
のアドレス情報を可変設定可能としたことを特徴とす
る。

【００１５】

【作用】請求項１および請求項４の発明は部品交換の単
位となる入出力ユニットやスロットごとにデータメモリ
上の先頭アドレスを設定し、ＣＰＵはこの先頭アドレス
を示すアドレス情報を用いて実使用の信号のデータメモ
リに対する読み／書きを行う。

【００１６】請求項２および請求項５の発明は先頭アド
レスを変更することにより入出力ユニットやスロットの
取り扱う信号点数の変更に対処する。

【００１７】請求項３の発明は信号の変更が多い増設ユ
ニットに対して請求項２の発明を適用することによりユ
ーザのプログラミング装置の操作を簡素化する。

【００１８】

【実施例】以下、図面を使用して、本発明の実施例を詳
細に説明する。

【００１９】図１は本発明を適用したプログラマブルコ
ントローラシステムのシステム構成を示す。図１におい
て、プログラマブルコントローラ（以下、基本ユニット
と称する）１、増設ユニット２〜４が増設バスケーブル
５に接続されている。基本ユニット１はＣＰＵモジュー
ル（プログラマブルコントローラ本体）１Ａおよび入出
力ユニット１Ｂから構成される。ＣＰＵモジュール１Ａ
および入出力ユニット１Ｂの間は固定接続である。

【００２０】ＣＰＵモジュール１Ａは制御対象の電子機
器の制御内容をシーケンスプログラムにより決定する。
入出力ユニット１Ｂは、交換可能な複数のスロットから
構成され、各スロットに搭載された信号変換回路により
制御対象の電子機器との間で授受する信号のレベル変換
が行われる。以後、電子器との間で授受する信号を入出
力信号と総称することにする。

【００２１】増設ユニット２，３，４は上記複数のスロ
ットを有し、入出力信号を増設するとき増設ケーブル５
に接続する。基本ユニットや増設ユニットに用いる入出
力ユニットは従来からよく知られているものを使用でき
るので詳細な説明を省略する。

【００２２】このようなシステム構成において転送デー
タの記憶にに用いられるアドレスの管理方法を図２、図
３を用いて説明する。

【００２３】各増設ユニットはたとえば、１スロットあ
たり１０点、８スロット分の計８０点の信号を取り扱い
可能であり、転送アドレスは例えばアドレス１０００を
先頭として与えているものとする。従って、第１番目の
増設ユニット２のアドレス空間は１０００〜１０７９の
範囲となる。第２番目の増設ユニット３は１０８０〜１
１５９のアドレス空間となる。各入出力ユニット５０点
の信号を実際に使用（実使用）するもとする。

【００２４】この場合、従来ではプログラマブルコント
ローラ内部に確保するメモリ領域は１入出力ユニットあ
たり５０点であるが、本実施例では５０＋１０点分であ
る。ここで、１０点は今後の信号の追加を見越した予備
の点数である。このために、プログラマブルコントロー
ラ内部のメモリアドレスは増設ユニットに対して先頭ア
ドレスとして５００を与えると、アドレス空間は５００
〜５５９となる。

【００２５】第２の増設ユニット３に対応するメモリア
ドレスのアドレス空間は５６０〜６１９となる。このよ
うにして定めた各増設ユニットのアドレス空間を先頭ア
ドレスの形態で図２に示すようにプログラマブルコント
ローラに予め登録しておく。この先頭アドレス値はユー
ザの指示で可変設定可能である。本実施例では、このよ
うに設定されたアドレス空間を使用するモードと、従来
のように未使用の信号を省いた前詰めのアドレス空間を
使用するモードを切り換えることができる。

【００２６】このために、上述の先頭アドレス情報の最
前部に上記モードを切り替えを示す設定情報を格納する
（図２参照）。

【００２７】本実施例ではプログラマブルコントローラ
内のメモリのアドレス範囲に予備の分を持たせる対象を
増設ユニットだけに限定することなく、基本ユニットを
含めたスロット単位とすることができる。このための従
来モードとの切り替えの有無を示す設定情報と、各スロ
ットに対応の、プログラマブルコントローラのメモリ先
頭アドレスを図３に示すようにプログラマブルコントロ
ーラ内に登録しておく。本実施例では、増設ユニット単
位でのアドレス管理（図２）モードおよびスロット単位
でのアドレス管理（図３）の一方を使用するときは他方
を使用しないように設定する。両方のモードを使用しな
いときは従来の前詰めにアドレスを割り当てるモードが
設定される。

【００２８】次にこのようなアドレス管理モードで情報
信号のメモリアクセスを行うＣＰＵモジュール１Ａにつ
いて説明する。ＣＰＵモジュール１Ａのシステム構成を
図４に示す。図４において、ＣＰＵ１０、ＲＯＭ２０、
ＲＡＭ３０、データメモリ４０、インターフェース５０
がバス６０に接続されている。バス６０はバススイッチ
７０を介して外部バス８０と接続される。外部バス８０
に対して図１の基本ユニット１や増設ユニット２、、お
よび入出力ユニット１Ｂが接続される。

【００２９】ＣＰＵ１０はＲＯＭ２０に格納されたシス
テムプログラムに基づき、装置全体のシステム制御を司
るほか、ＲＡＭ３０内のユーザプログラム領域に格納さ
れたシーケンスプログラムを実行して出力信号の内容を
決定する。このシーケンス演算の際にデータメモリ４０
に格納された入力信号が読み出される。また内容が決定
された出力信号はデータメモリ４０に記憶される。この
後、出力信号は一括してＣＰＵ１０により読み出され、
バススイッチ７０を介して対応の入出力ユニットまたは
増設ユニットに送られる。

【００３０】また入出力ユニットまたは増設ユニットに
おいて入力された入力信号は一括してＣＰＵ１０により
読み出され、データメモリ４０に書き込まれる。このと
きのデータメモリ４０に対する読み書きの際に上述の先
頭アドレス情報が使用される。この動作については後で
詳述する。

【００３１】ＲＡＭ３０には上述のシーケンスプログラ
ムの他に図２および図３に示す先頭アドレス情報および
設定情報を登録する。この登録情報を電源断の後も残し
ておきたい場合にはＲＡＭ３０に電池のバックアップを
施したり、ＲＡＭに代わり、ＥＥＰＲＯＭのような書き
換え可能な不揮発性メモリを使用するとよい。

【００３２】インターフェース５０はローダと呼ばれる
プログラミング装置と接続し、上記登録情報、ＣＰＵ１
０に対する動作指示、シーケンスプログラム等の情報を
ＣＰＵ１０に引き渡す（入力する）。バススイッチ７０
は入出力信号の転送時、バス６０と外部バス８０を接続
する。

【００３３】このようなシステム構成でＣＰＵモジュー
ル１Ａが実行する入出力信号の転送処理を図５を主に参
考にして説明する。図５はＣＰＵ１０が実行する制御手
順を示し、プログラム言語の形態でＲＯＭ２０に予め格
納されている。また、増設ユニット毎のアドレス管理モ
ードおよびそのモードでの増設ユニットに対応のデータ
メモリ４０上の割り当てアドレス（図２参照）がＲＡＭ
３０上に予め設定されているものとする。またシステム
運転に先立って、従来と同様、入出力ユニットで実使用
されている入出力ユニットごとの信号点数がＣＰＵ１０
により計数され、ＲＡＭ３０に格納されている。

【００３４】システム運転が開始され、入出力信号の転
送タイミングになると、アドレス管理モードの識別のた
めにＣＰＵ１０は、ＲＡＭ３０上の増設ユニット毎のア
ドレス設定情報を読み出し、その情報内容を判別する
（図６のＳ２０→Ｓ３０）。この例では肯定判定が得ら
れる。ＣＰＵ１０は基本ユニット１の入出力ユニット１
Ｂの先頭アドレス（現モードで固定）を設定する。

【００３５】入出力ユニット１Ｂから先頭アドレスの信
号（通常、データバスのビット数と同じ個数）が読み出
されると、ＣＰＵ１０は、現在、入出力ユニット１Ｂの
読み出しに用いているアドレスに一定数を加えてデータ
メモリ４０用の書き込みアドレスを設定し、入出力ユニ
ット１Ｂから読み出した信号をデータメモリ４０に対し
て書き込む（図５のＳ４０→Ｓ５０）。以下、ＣＰＵ１
０は以下、アドレスを１づつ更新しながら入出力ユニッ
ト１Ｂで実使用されている信号点数だけ信号を読み出
し、データメモリ４０に書き込んで行く（Ｓ６０→Ｓ５
０のループ処理）。

【００３６】ＣＰＵ１０は、以下、実使用点数分の入力
信号の転送を行う。出力信号の場合はデータメモリ４０
から読み出した信号を入出力ユニット１Ｂに送信する。
入出力ユニット１Ｂの入出力信号の転送を終了すると、
ここで、ＣＰＵ１０は図２の第１増設ユニット２の先頭
アドレス（データメモリ４０上の先頭アドレスを示すア
ドレス情報）を読み出す（Ｓ６０→Ｓ７０）。ＣＰＵ１
０は予め固定化されている第１増設ユニット２の転送用
先頭アドレスを設定し、たとえば入力信号を読み出す
と、この読み出しの信号を上述の先頭アドレスを用いて
データメモリ４０に書き込む（Ｓ７０→Ｓ８０）。

【００３７】以下、ＣＰＵ１０は増設ユニット用先頭ア
ドレス、データメモリ用先頭アドレスからアドレスを１
ずつ更新しながらそのユニットで実使用分の入出力信号
の転送を行う。

【００３８】以下、各増設ユニット毎に図２の先頭アド
レスに基づきデータメモリ４０への連続アクセスがなさ
れる（Ｓ８０〜Ｓ７０のループ処理）。このようにして
全ての増設ユニットの入出力信号の転送を終了すると、
ＣＰＵ１０は図５の制御手順を終了し、シーケンス演算
を開始する。このシーケンス演算においてデータメモリ
にアクセスするためのアドレスはシーケンスプログラム
の中に含まれている信号識別番号を用いて四則演算式に
よりＣＰＵ１０が算出することになる。

【００３９】従来では、入出力ユニット１Ｂの実使用の
入出力信号の最終アドレス（データメモリ４０上のアド
レス）に１を加えた値すなわち、前詰めに定めた値がデ
ータメモリに対する増設ユニット２の入出力信号の先頭
読み書きアドレスとなる。これに対して本実施例では、
ＲＡＭ３０上に登録された図２の先頭ドレス情報が示す
値が先頭の読み書きアドレスとなることが従来との相違
点である。ユーザは２つの入出力ユニットの間に数点分
の予備（空隙）を設けるようにデータメモリ４０上の各
入出力ユニットの先頭アドレスを登録することは既に述
べた。このことにより前のユニットの信号アドレスの順
番に狂いが生じてもその狂いは前の入出力ユニット１台
のみとなり、後の入出力ユニットは正しいアドレスでデ
ータメモリ４０への読み書きがなされる。

【００４０】以上の例ではデータメモリ４０上の増設ユ
ニットの入出力信号を記憶する領域の間に空隙を設ける
例を示したが、空隙を設ける単位をスロット単位とした
場合は図５の判定処理で増設ニット毎のアドレス設定情
報がなしを示すので、ＣＰＵ１０の実行手順が図６のＳ
１００→Ｓ１１０へと移行し、ここでスロット毎のアド
レス設定情報が確認される。このため、基本ユニット１
の入出力ユニット１Ｂおよび増設ユニット２、３、、、
の入出力信号はスロット単位で前詰めでデータメモリ４
０に連続的にアクセスされる。なお、各スロット間にア
ドレスの空隙が設けられることは言うまでもない。

【００４１】図２および図３の設定情報を共になしとす
ると図６のＳ１１０でこの旨が識別され、従来通り、全
ての入出力信号が前詰めでデータメモリ４０に対して読
み書きされる（Ｓ１４０〜Ｓ１５０のループ処理）。

【００４２】本実施例の他に次の例を実施できる。

【００４３】１）本実施例では増設ユニット毎にデータ
メモリ４０の先頭アドレスを設定するモードと全ユニッ
トに対してスロット毎に先頭アドレスを設定するモード
を設けている。しかしながら増設ユニットのみをスロッ
ト単位で先頭アドレスを設定してもよく、ユーザの所望
の形態にするとよい。

【００４４】２）本実施例ではデータメモリ４０の記憶
領域間に空隙を設けているが、メモリの節約を図りたい
ときは空隙を設けず、各増設ユニットあるいはスロット
に割り当てた先頭アドレス情報を用いて入出力信号の転
送を行うとよい。

【００４５】３）本実施例では先頭アドレス情報をユー
ザがプログラミング装置を用いて指示するようにしてい
るが、たとえば各入出力ユニットの実使用点数は従来手
法により自動計数できるので、ユーザは共通の空隙の大
きさを指示すると、簡単な算術演算で各入出力ユニット
に対応のデータメモリ上の先頭アドレスが求まる。そこ
でこの算術演算をＣＰＵ１０に実行させ、演算の結果、
求まる先頭ドレスをＣＰＵ１０によりＲＡＭ３０に登録
することができる。

【００４６】

【発明の効果】以上説明したように、請求項１および請
求項４の発明によればデータメモリ内を入出力ユニット
またはスロット単位で区切って使用することになる。各
区切られたメモリ領域のいずれかのメモリ領域の信号格
納順序がずれたとしても他のメモリ領域は正しい順序で
信号が格納される。

【００４７】請求項２、５の発明では、先頭アドレスを
可変設定できるので、取り扱い点数の異なる入出力ユニ
ットやスロットを組み合わせて使用できる。

【００４８】請求項３の発明では、固定接続で配線ミス
のない基本ユニットの入出力ユニットを除き、先頭アド
レスの設定を行うユニットを増設ユニットに限定するこ
とによりユーザのプログラミング装置の操作労力労力を
軽減する。

【図面の簡単な説明】

【図１】本発明実施例のシステム構成を示すブロック図
である。

【図２】本発明実施例のデータメモリのアドレス構成を
示す説明図である。

【図３】本発明実施例のデータメモリのアドレス構成を
示す説明図である。

【図４】図１のＣＰＵモジュール１Ａのシステム構成を
示すブロック図である。

【図５】図４のＣＰＵ１０が実行する処理手順を示すフ
ローチャートである。

【図６】図４のＣＰＵ１０が実行する処理手順を示すフ
ローチャートである。

【符号の説明】

１ 基本ユニット ２、３、４ 増設ユニット １０ ＣＰＵ ２０ ＲＯＭ ３０ ＲＡＭ ４０ データメモリ ５０ インターフェース ６０ バス ７０ バススイッチ ８０ 外部バス

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｆ 13/14 7230−5Ｂ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 制御対象機器とプログラマブルコントロ
   ーラ本体との間で複数の入出力ユニットを介して授受す
   る実使用の信号をプログラマブルコントローラ本体内部
   のデータメモリにＣＰＵの連続的なアドレス指定により
   記憶しておくプログラマブルコントローラのアドレス管
   理方法において、 前記データメモリの前記複数の入出力ユニットの各々に
   対応する先頭アドレスを予め定め、当該定められた先頭
   アドレスを示すアドレス情報をメモリに予め記憶してお
   き、 前記ＣＰＵは入出力ユニットに対して前記情報信号を送
   信／受信するに際し、前記メモリに格納されたアドレス
   情報の示す先頭アドレスから前記データメモリに対して
   読み／書きすることを特徴とするプログラマブルコント
   ローラのアドレス管理方法。
2. 【請求項２】 前記アドレス情報をプログラミング装置
   から前記プログラマブルコントローラに対して入力し、
   前記メモリ上のアドレス情報を可変設定可能としたこと
   を特徴とする請求項１に記載のプログラマブルコントロ
   ーラのアドレス管理方法。
3. 【請求項３】 前記入出力ユニットは増設可能な増設ユ
   ニットであることを特徴とする請求項２に記載のプログ
   ラマブルコントローラのアドレス管理方法。
4. 【請求項４】 制御対象機器とプログラマブルコントロ
   ーラ本体との間で複数の入出力ユニットを介して授受す
   る実使用の信号をプログラマブルコントローラ本体内部
   のデータメモリにＣＰＵの連続的なアドレス指定により
   記憶しておき、前記入出力ユニットは前記信号を授受す
   るための複数のスロットを有するプログラマブルコント
   ローラのアドレス管理方法において、 前記データメモリの前記複数のスロットの各々に対応す
   る先頭アドレスを予め定め、当該定められた先頭アドレ
   スを示すアドレス情報をメモリに予め記憶しておき、 前記ＣＰＵは入出力ユニットに対して前記情報信号を送
   信／受信するに際し、前記メモリに格納されたアドレス
   情報の示す先頭アドレスから前記データメモリに対して
   連続的に読み／書きすることを特徴とするプログラマブ
   ルコントローラのアドレス管理方法。
5. 【請求項５】 前記アドレス情報をプログラミング装置
   から前記プログラマブルコントローラに対して入力し、
   前記メモリ上のアドレス情報を可変設定可能としたこと
   を特徴とする請求項４に記載のプログラマブルコントロ
   ーラのアドレス管理方法。