JPH05274859A - 記憶装置及びこれにアクセスする方法 - Google Patents
記憶装置及びこれにアクセスする方法Info
- Publication number
- JPH05274859A JPH05274859A JP850093A JP850093A JPH05274859A JP H05274859 A JPH05274859 A JP H05274859A JP 850093 A JP850093 A JP 850093A JP 850093 A JP850093 A JP 850093A JP H05274859 A JPH05274859 A JP H05274859A
- Authority
- JP
- Japan
- Prior art keywords
- array
- memory
- row
- cache
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Databases & Information Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 記憶装置のデータへのアクセスの高速化を図
ること。 【構成】 エンハンスメント型ダイナミックＲＡＭは、
スタティックＲＡＭセルより成る埋込み型行レジスタを
含む。各行レジスタはダイナミックＲＡＭアレイに隣接
し、ダイナミックＲＡＭが一群のサブアレイより成ると
き、行レジスタはダイナミックＲＡＭサブアレイの間に
位置する。オン−チップダイナミックＲＡＭキャッシュ
を使用する場合、これらのレジスタは頻繁にアクセスさ
れるデータを保持する。このデータは、特定のアドレス
でダイナミックＲＡＭ内に格納されたデータに対応す
る。
ること。 【構成】 エンハンスメント型ダイナミックＲＡＭは、
スタティックＲＡＭセルより成る埋込み型行レジスタを
含む。各行レジスタはダイナミックＲＡＭアレイに隣接
し、ダイナミックＲＡＭが一群のサブアレイより成ると
き、行レジスタはダイナミックＲＡＭサブアレイの間に
位置する。オン−チップダイナミックＲＡＭキャッシュ
を使用する場合、これらのレジスタは頻繁にアクセスさ
れるデータを保持する。このデータは、特定のアドレス
でダイナミックＲＡＭ内に格納されたデータに対応す
る。
Description
【０００１】
【産業上の利用分野】本発明は、記憶装置及びデータが
記憶された記憶装置をアクセスする方法に関する。この
記憶装置としてダイナミックランダムアクセスメモリ
（ＤＲＡＭ）があり、特に、本発明は、ＤＲＡＭをデー
タ処理動作から切り離しつつ（デカップリング：ｄｅｃ
ｏｕｐｌｉｎｇ）ＤＲＡＭへの高速ランダムアクセスを
可能とした埋込み型レジスタ付きエンハンスメント型
（エンハンスト：Ｅｎｈａｎｃｅｄ）ＤＲＡＭ（ＥＤＲ
ＡＭ）に関する。
記憶された記憶装置をアクセスする方法に関する。この
記憶装置としてダイナミックランダムアクセスメモリ
（ＤＲＡＭ）があり、特に、本発明は、ＤＲＡＭをデー
タ処理動作から切り離しつつ（デカップリング：ｄｅｃ
ｏｕｐｌｉｎｇ）ＤＲＡＭへの高速ランダムアクセスを
可能とした埋込み型レジスタ付きエンハンスメント型
（エンハンスト：Ｅｎｈａｎｃｅｄ）ＤＲＡＭ（ＥＤＲ
ＡＭ）に関する。
【０００２】
【従来技術及び発明が解決しようとする課題】パーソナ
ルコンピュータ（ＰＣ）が発展するにつれ、処理装置メ
モリ（プロセッサメモリ：ｐｒｏｃｅｓｓｏｒ ｍｅｍ
ｏｒｙ）に対する諸要求は、入手可能な記憶装置（メモ
リデバイス：ｍｅｍｏｒｙ ｄｅｖｉｃｅｓ）の技術を
上回ってきた。これらの要求の一つが、高速メモリの互
換性である。その結果、メモリのサブシステムは、ＰＣ
システム全体の性能に大きな影響を及ぼす要素となっ
た。現在では、記憶装置を改善して待ち状態がゼロの記
憶装置を実現することに重点が置かれている。
ルコンピュータ（ＰＣ）が発展するにつれ、処理装置メ
モリ（プロセッサメモリ：ｐｒｏｃｅｓｓｏｒ ｍｅｍ
ｏｒｙ）に対する諸要求は、入手可能な記憶装置（メモ
リデバイス：ｍｅｍｏｒｙ ｄｅｖｉｃｅｓ）の技術を
上回ってきた。これらの要求の一つが、高速メモリの互
換性である。その結果、メモリのサブシステムは、ＰＣ
システム全体の性能に大きな影響を及ぼす要素となっ
た。現在では、記憶装置を改善して待ち状態がゼロの記
憶装置を実現することに重点が置かれている。
【０００３】メモリ速度に関しては、ダイナミックＲＡ
Ｍがセルの差動性を有するので、スタティックＲＡＭは
ダイナミックＲＡＭより速い。スタティックＲＡＭにお
いては、差動回路（ディファレンシャルサーキット：ｄ
ｉｆｆｅｒｅｎｔｉａｌ ｃｉｒｃｕｉｔ）が直接採用
されており、差動センシング（ｄｉｆｆｅｒｅｎｔｉａ
ｌ ｓｅｎｓｉｎｇ）が使用されている。ダイナミック
ＲＡＭにおいては、差動技術は使用されているが、ダミ
ーセル又は基準信号が使用されている。通常、相補的な
データは存しない。ダイナミックＲＡＭはそのメモリセ
ルをリフレッシュ及びプレチャージする必要があるが、
スタティックＲＡＭはその必要がないということが一因
である。ダイナミックＲＡＭのリフレッシュ及びプレチ
ャージの間、メモリセルへのアクセスは禁止される。こ
の結果、アクセス時間が増大するが、この欠点をスタテ
ィックＲＡＭは免れている。一方、少なくとも部分的に
はダイナミックＲＡＭのメモリセルが小型で単純なた
め、ダイナミックＲＡＭはスタティックＲＡＭより安価
であり且つ高密度を実現できる。例えば、従来、スタテ
ィックＲＡＭのセル数は、同じ技術を使用したダイナミ
ックＲＡＭのセル数の最大１／４である。
Ｍがセルの差動性を有するので、スタティックＲＡＭは
ダイナミックＲＡＭより速い。スタティックＲＡＭにお
いては、差動回路（ディファレンシャルサーキット：ｄ
ｉｆｆｅｒｅｎｔｉａｌ ｃｉｒｃｕｉｔ）が直接採用
されており、差動センシング（ｄｉｆｆｅｒｅｎｔｉａ
ｌ ｓｅｎｓｉｎｇ）が使用されている。ダイナミック
ＲＡＭにおいては、差動技術は使用されているが、ダミ
ーセル又は基準信号が使用されている。通常、相補的な
データは存しない。ダイナミックＲＡＭはそのメモリセ
ルをリフレッシュ及びプレチャージする必要があるが、
スタティックＲＡＭはその必要がないということが一因
である。ダイナミックＲＡＭのリフレッシュ及びプレチ
ャージの間、メモリセルへのアクセスは禁止される。こ
の結果、アクセス時間が増大するが、この欠点をスタテ
ィックＲＡＭは免れている。一方、少なくとも部分的に
はダイナミックＲＡＭのメモリセルが小型で単純なた
め、ダイナミックＲＡＭはスタティックＲＡＭより安価
であり且つ高密度を実現できる。例えば、従来、スタテ
ィックＲＡＭのセル数は、同じ技術を使用したダイナミ
ックＲＡＭのセル数の最大１／４である。
【０００４】しかしながら、現在のダイナミックＲＡＭ
の速度と機能性は、メモリサイズ（ｍｅｍｏｒｙ ｓｉ
ｚｅ）（記憶容量）とコストと比較して強調されること
が少ない。これは、ダイナミックＲＡＭの記憶容量密度
（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｙ ｄｅｕｓｉｔ
ｙ）がその速度以上に大きさを増大させたという事実か
ら明らかである。アクセス時間に多少の改善は見られた
ものの、ダイナミックＲＡＭを使用したシステムは、一
般に、他のところでその速度を速める必要があった。
の速度と機能性は、メモリサイズ（ｍｅｍｏｒｙ ｓｉ
ｚｅ）（記憶容量）とコストと比較して強調されること
が少ない。これは、ダイナミックＲＡＭの記憶容量密度
（ｓｔｏｒａｇｅ ｃａｐａｃｉｔｙ ｄｅｕｓｉｔ
ｙ）がその速度以上に大きさを増大させたという事実か
ら明らかである。アクセス時間に多少の改善は見られた
ものの、ダイナミックＲＡＭを使用したシステムは、一
般に、他のところでその速度を速める必要があった。
【０００５】システム処理速度を速めるため、近年、キ
ャッシュメモリ技術がＤＲＡＭメインメモリに適用され
てきた。キャッシュメモリは、処理装置（プロセッサ：
ｐｒｏｃｅｓｓｏｒ）とメインメモリとの間の配設され
た高速バッファである。
ャッシュメモリ技術がＤＲＡＭメインメモリに適用され
てきた。キャッシュメモリは、処理装置（プロセッサ：
ｐｒｏｃｅｓｓｏｒ）とメインメモリとの間の配設され
た高速バッファである。
【０００６】図１は、処理装置１０がキャッシュ制御装
置１２とキャッシュメモリ１４とを備えた従来技術の構
成を示す。キャッシュメモリの主目的は、頻繁にアクセ
スされるデータを維持してシステムの高速アクセスを実
現することにある。キャッシュメモリ１４（「二次キャ
ッシュスタティックＲＡＭ」と呼ばれることもある）
は、マルチプレクサ１６を介して、ＤＲＡＭ２０、２
２、２４、２６からロードされる。その後、データは、
キャッシュメモリ１４内に格納（ストアード：ｓｔｏｒ
ｅｄ）されているならば、高速でアクセスされる。デー
タがキャッシュメモリ内に格納されていない場合は、Ｄ
ＲＡＭ２０、２２、２４及び／又は２６が、探している
データ（ｓｏｕｇｈｔ ｄａｔａ）をキャッシュメモリ
１４内にロードする。図１から分かるように、キャッシ
ュメモリ１４は、一般にダイナミックＲＡＭ２０乃至２
６より高速のスタティックＲＡＭを具えていても良い。
置１２とキャッシュメモリ１４とを備えた従来技術の構
成を示す。キャッシュメモリの主目的は、頻繁にアクセ
スされるデータを維持してシステムの高速アクセスを実
現することにある。キャッシュメモリ１４（「二次キャ
ッシュスタティックＲＡＭ」と呼ばれることもある）
は、マルチプレクサ１６を介して、ＤＲＡＭ２０、２
２、２４、２６からロードされる。その後、データは、
キャッシュメモリ１４内に格納（ストアード：ｓｔｏｒ
ｅｄ）されているならば、高速でアクセスされる。デー
タがキャッシュメモリ内に格納されていない場合は、Ｄ
ＲＡＭ２０、２２、２４及び／又は２６が、探している
データ（ｓｏｕｇｈｔ ｄａｔａ）をキャッシュメモリ
１４内にロードする。図１から分かるように、キャッシ
ュメモリ１４は、一般にダイナミックＲＡＭ２０乃至２
６より高速のスタティックＲＡＭを具えていても良い。
【０００７】キャッシュメモリの実施のために、種々の
アプローチが提案されている。これらのアプローチに
は、図１のキャッシュメモリ１４とキャッシュ制御装置
１２のように制御装置により、或いは別個の論理回路に
より、外部キャッシュメモリを制御する方法が含まれ
る。
アプローチが提案されている。これらのアプローチに
は、図１のキャッシュメモリ１４とキャッシュ制御装置
１２のように制御装置により、或いは別個の論理回路に
より、外部キャッシュメモリを制御する方法が含まれ
る。
【０００８】その利点にも拘わらず、キャッシュメモリ
技術は、システム設計に係る別の主要な問題を提起す
る。メモリの構成成分及びマイクロプロセッサは、一般
には、異なる会社で製造される。この結果、システムの
設計者は、図１のキャッシュ制御装置１２やマルチプレ
クサ１６等の装置を使用して、これらの素子を効果的に
橋絡（ブリッジ：ｂｒｉｄｇｅ）する必要がある。これ
らのブリッジ構成成分は、通常、別の会社により製造さ
れる。これらの構成成分のピン形態及びタイミング要求
はそれぞれ異なるので、それらを別の装置でインタフェ
ースすることは困難である。さらに別の会社で製造され
たキャッシュメモリを付加することは、特にキャッシュ
実施の基準が存在しない故、新たな設計上の問題を生じ
る。
技術は、システム設計に係る別の主要な問題を提起す
る。メモリの構成成分及びマイクロプロセッサは、一般
には、異なる会社で製造される。この結果、システムの
設計者は、図１のキャッシュ制御装置１２やマルチプレ
クサ１６等の装置を使用して、これらの素子を効果的に
橋絡（ブリッジ：ｂｒｉｄｇｅ）する必要がある。これ
らのブリッジ構成成分は、通常、別の会社により製造さ
れる。これらの構成成分のピン形態及びタイミング要求
はそれぞれ異なるので、それらを別の装置でインタフェ
ースすることは困難である。さらに別の会社で製造され
たキャッシュメモリを付加することは、特にキャッシュ
実施の基準が存在しない故、新たな設計上の問題を生じ
る。
【０００９】システム設計上の問題を悪化させること
は、（キャッシュメモリ１４等の）外部キャッシュメモ
リの使用がメインメモリのアクセス速度の低下につなが
るという意味で不都合である。このアクセス速度の低下
には主として２つの理由がある。第一に、最も重要なこ
とは、メインメモリのアクセスが、「キャッシュミス
（ｃａｃｈｅ ｍｉｓｓ）」が実現されるまで保留され
ることである。このミスに係るペナルティとして、５０
Ｍｈｚシステムに対して２クロックサイクル（トゥー
ウエイト ステイト：ｔｗｏ ｗａｉｔ ｓｔａｔｅ
ｓ）までの待ち状態が必要となる。これが、メインメモ
リのアクセスに必要な時間に加わる。第二に、外部キャ
ッシュに付与された物理的なルーティング（ｒｏｕｔｉ
ｎｇ）とバッファの優先処理は、通常、メインメモリデ
ータとアドレスアクセス経路を介して行われる。図１に
示したように、ダイナミックＲＡＭ２０、２２、２４、
２６からのデータは、キャッシュメモリ１４のみを介し
てアクセスされる。従って、実際の遅延は小さいもの
の、確実にアクセス時間を増加させる。
は、（キャッシュメモリ１４等の）外部キャッシュメモ
リの使用がメインメモリのアクセス速度の低下につなが
るという意味で不都合である。このアクセス速度の低下
には主として２つの理由がある。第一に、最も重要なこ
とは、メインメモリのアクセスが、「キャッシュミス
（ｃａｃｈｅ ｍｉｓｓ）」が実現されるまで保留され
ることである。このミスに係るペナルティとして、５０
Ｍｈｚシステムに対して２クロックサイクル（トゥー
ウエイト ステイト：ｔｗｏ ｗａｉｔ ｓｔａｔｅ
ｓ）までの待ち状態が必要となる。これが、メインメモ
リのアクセスに必要な時間に加わる。第二に、外部キャ
ッシュに付与された物理的なルーティング（ｒｏｕｔｉ
ｎｇ）とバッファの優先処理は、通常、メインメモリデ
ータとアドレスアクセス経路を介して行われる。図１に
示したように、ダイナミックＲＡＭ２０、２２、２４、
２６からのデータは、キャッシュメモリ１４のみを介し
てアクセスされる。従って、実際の遅延は小さいもの
の、確実にアクセス時間を増加させる。
【００１０】別個に設けたキャッシュ及びメインメモリ
に係る第三の問題は、メインメモリからキャッシュメモ
リをロードする（「キャッシュ充填（ｃａｃｈｅ ｆｉ
ｌｌ）」）時間が、メインメモリからキャッシュメモリ
への入力の数によって決まるということである。メイン
メモリからキャッシュメモリへの入力の数は、キャッシ
ュメモリに含まれるビット数より通常実質的に少ないの
で、キャッシュの充填には、多くのクロックサイクルを
要する。この結果、システムのアクセス速度は低下す
る。
に係る第三の問題は、メインメモリからキャッシュメモ
リをロードする（「キャッシュ充填（ｃａｃｈｅ ｆｉ
ｌｌ）」）時間が、メインメモリからキャッシュメモリ
への入力の数によって決まるということである。メイン
メモリからキャッシュメモリへの入力の数は、キャッシ
ュメモリに含まれるビット数より通常実質的に少ないの
で、キャッシュの充填には、多くのクロックサイクルを
要する。この結果、システムのアクセス速度は低下す
る。
【００１１】ビデオＲＡＭ（ＶＲＡＭ）のために使用さ
れ且つ提示されてきたメモリアーキテクチャは、直列レ
ジスタをメインメモリと一体化している。ビデオＲＡＭ
は、特にビデオグラフィック分野で使用される。ビデオ
ＲＡＭは、直列式の高速レジスタを備えたダイナミック
ＲＡＭを具えていて、ディジタルビデオデータ線に対し
て別のアクセスポートを提供している。ここで使用され
る別のメモリは、ＳＡＭ（逐次アドレスメモリ：ｓｅｒ
ｉａｌｌｙ ａｄｄｒｅｓｓｅｄ ｍｅｍｏｒｙ）とし
て知られており、トランスファサイクルを用いてロード
される。ＳＡＭのデータは、直列クロックを用いて出力
される。従って、レジスタへのアクセスは、シリアルで
ありランダムではない。また、他のダイナミックＲＡＭ
に適用する場合のようにリフレッシュが問題とならない
ように、ダイナミックＲＡＭへの連続アクセスを行って
いる。
れ且つ提示されてきたメモリアーキテクチャは、直列レ
ジスタをメインメモリと一体化している。ビデオＲＡＭ
は、特にビデオグラフィック分野で使用される。ビデオ
ＲＡＭは、直列式の高速レジスタを備えたダイナミック
ＲＡＭを具えていて、ディジタルビデオデータ線に対し
て別のアクセスポートを提供している。ここで使用され
る別のメモリは、ＳＡＭ（逐次アドレスメモリ：ｓｅｒ
ｉａｌｌｙ ａｄｄｒｅｓｓｅｄ ｍｅｍｏｒｙ）とし
て知られており、トランスファサイクルを用いてロード
される。ＳＡＭのデータは、直列クロックを用いて出力
される。従って、レジスタへのアクセスは、シリアルで
ありランダムではない。また、他のダイナミックＲＡＭ
に適用する場合のようにリフレッシュが問題とならない
ように、ダイナミックＲＡＭへの連続アクセスを行って
いる。
【００１２】１９９２年に市販されると思われる別のオ
ン−チップキャッシュメモリは、チップ上に別個に設け
られたキャッシュとキャッシュ制御装置のサブシステム
を用いて構成されている。これは、外部的にチップ即ち
システムへのアプローチが行われる場合に実施されるよ
うなフルキャッシュ制御装置とキャッシュメモリを備え
ている。このアプローチはかなり複雑であり、チップ寸
法を相当大きくする必要がある。更に、メインメモリか
らキャッシュメモリへのロード時間は、キャッシュメモ
リセルの数よりかなり少ない入力／出力キャッシュアク
セスポートの使用により、制約される。そのようなキャ
ッシュの充填は多くのクロックサイクルを要するので、
システムのアクセス速度は影響を受ける。上記アプロー
チは、本発明者の見解では、本発明よりやや煩雑で効率
が悪い。その一例が、米国特許第４，８９４，７７０号
に開示されており、その例ではデータ列を受け取りおよ
びストアするために複数のデータバッファを用いてい
る。
ン−チップキャッシュメモリは、チップ上に別個に設け
られたキャッシュとキャッシュ制御装置のサブシステム
を用いて構成されている。これは、外部的にチップ即ち
システムへのアプローチが行われる場合に実施されるよ
うなフルキャッシュ制御装置とキャッシュメモリを備え
ている。このアプローチはかなり複雑であり、チップ寸
法を相当大きくする必要がある。更に、メインメモリか
らキャッシュメモリへのロード時間は、キャッシュメモ
リセルの数よりかなり少ない入力／出力キャッシュアク
セスポートの使用により、制約される。そのようなキャ
ッシュの充填は多くのクロックサイクルを要するので、
システムのアクセス速度は影響を受ける。上記アプロー
チは、本発明者の見解では、本発明よりやや煩雑で効率
が悪い。その一例が、米国特許第４，８９４，７７０号
に開示されており、その例ではデータ列を受け取りおよ
びストアするために複数のデータバッファを用いてい
る。
【００１３】システム設計における更に別の問題は、外
部キャッシュメモリと併用する際に記憶装置をインター
リーブすることである。インターリーブにより、物理的
に異なる記憶装置に連続的なメモリ位置を割り当て、デ
ータ処理速度を増加させる。そうしたインターリーブ
は、バーストモード等の高速システムアクセスの場合に
行われる。外部キャッシュメモリにより通常必要とされ
るキャッシュ制御用の付加回路とメインメモリマルチプ
レクサを設けたため、効果的にインターリーブされた記
憶装置も設計上の問題を包含することになる。
部キャッシュメモリと併用する際に記憶装置をインター
リーブすることである。インターリーブにより、物理的
に異なる記憶装置に連続的なメモリ位置を割り当て、デ
ータ処理速度を増加させる。そうしたインターリーブ
は、バーストモード等の高速システムアクセスの場合に
行われる。外部キャッシュメモリにより通常必要とされ
るキャッシュ制御用の付加回路とメインメモリマルチプ
レクサを設けたため、効果的にインターリーブされた記
憶装置も設計上の問題を包含することになる。
【００１４】従来技術に係る別の問題は、メモリシステ
ムの市場性の欠如にある。メモリを更に追加すること
は、更に別の外部スタティックＲＡＭキャッシュメモリ
とキャッシュ制御論理回路とを要することになる。例え
ば、図１のメモリサイズを倍にするためには、ダイナミ
ックＲＡＭ装置の数を増やすのみならず、別のマルチプ
レクサと場合によっては別のキャッシュ制御装置を要す
る。この結果、システムの電力消費が増大し、システム
信頼性を損ない、システム密度を低減させ、製造コスト
を増加し、システム設計を複雑にすることは明らかであ
る。
ムの市場性の欠如にある。メモリを更に追加すること
は、更に別の外部スタティックＲＡＭキャッシュメモリ
とキャッシュ制御論理回路とを要することになる。例え
ば、図１のメモリサイズを倍にするためには、ダイナミ
ックＲＡＭ装置の数を増やすのみならず、別のマルチプ
レクサと場合によっては別のキャッシュ制御装置を要す
る。この結果、システムの電力消費が増大し、システム
信頼性を損ない、システム密度を低減させ、製造コスト
を増加し、システム設計を複雑にすることは明らかであ
る。
【００１５】システムの商品性に係る別の問題は、シス
テムの製造面からも生じる。外部キャッシュメモリを使
用する場合、製造業者は一定量の基板面積（ボードエリ
ア：ｂｏａｒｄ ａｒｅａ）をメインメモリに割り当て
る。更に、外部キャッシュに対しては、より小さい面積
が割当てられる。許容キャッシュヒット確率を維持しつ
つ、メインメモリと外部キャッシュメモリを増加させる
ことには限界がある。この限界は、外部キャッシュより
メインメモリに要する基板面積に起因する。従って、商
品性は、許容キャッシュメモリヒット確率を考慮する
と、限定されたものになる。
テムの製造面からも生じる。外部キャッシュメモリを使
用する場合、製造業者は一定量の基板面積（ボードエリ
ア：ｂｏａｒｄ ａｒｅａ）をメインメモリに割り当て
る。更に、外部キャッシュに対しては、より小さい面積
が割当てられる。許容キャッシュヒット確率を維持しつ
つ、メインメモリと外部キャッシュメモリを増加させる
ことには限界がある。この限界は、外部キャッシュより
メインメモリに要する基板面積に起因する。従って、商
品性は、許容キャッシュメモリヒット確率を考慮する
と、限定されたものになる。
【００１６】システムのアクセス速度に係る更に別の問
題は、「ポスト」データを書込むためにメインメモリの
外部に回路を接続しなければならないことである。ポス
トされたデータ（ｐｏｓｔ ｄａｔａ）は、必要とされ
るまで装置にラッチされたデータと参照される。これ
は、データを要する素子のタイミング要求が、データを
ラッチする構成成分又はシステムと同期していないため
に、行われる。この回路は、通常、データをラッチする
構成成分又はシステムに対して時間遅延を引き起こす。
題は、「ポスト」データを書込むためにメインメモリの
外部に回路を接続しなければならないことである。ポス
トされたデータ（ｐｏｓｔ ｄａｔａ）は、必要とされ
るまで装置にラッチされたデータと参照される。これ
は、データを要する素子のタイミング要求が、データを
ラッチする構成成分又はシステムと同期していないため
に、行われる。この回路は、通常、データをラッチする
構成成分又はシステムに対して時間遅延を引き起こす。
【００１７】前述したように、プレチャージ及びリフレ
ッシュサイクル中のダイナミックＲＡＭへのアクセス
は、従来技術では禁止されていた。ある従来技術では、
ダイナミックＲＡＭデータへのアクセスを可能とするた
めに、リフレッシュを隠す（ハイド：ｈｉｄｅ）ことを
試みている。また、あるダイナミックＲＡＭ装置では、
リフレッシュサイクル中もデータ出力を維持していた。
この装置の欠点は、リフレッシュの間のみ最近読み出さ
れたデータが利用可能であるということである。新たな
データ読出しサイクルは、リフレッシュサイクル中には
実行することができない。
ッシュサイクル中のダイナミックＲＡＭへのアクセス
は、従来技術では禁止されていた。ある従来技術では、
ダイナミックＲＡＭデータへのアクセスを可能とするた
めに、リフレッシュを隠す（ハイド：ｈｉｄｅ）ことを
試みている。また、あるダイナミックＲＡＭ装置では、
リフレッシュサイクル中もデータ出力を維持していた。
この装置の欠点は、リフレッシュの間のみ最近読み出さ
れたデータが利用可能であるということである。新たな
データ読出しサイクルは、リフレッシュサイクル中には
実行することができない。
【００１８】疑似スタティックＲＡＭは、リフレッシュ
サイクルを隠す（ｈｉｄｅ）ようにした別の装置であ
る。この装置は、内部リフレッシュサイクルを実行する
ことができた。しかしながら、リフレッシュサイクル中
に行われたデータアクセスでは、最悪の場合には、デー
タアクセス時間が１リフレッシュサイクル時間分も延長
された（即ち、リフレッシュサイクル時間＋読出しアク
セス時間）。この装置は、真の同時アクセス及びリフレ
ッシュを可能とせず、また、リフレッシュサイクルを隠
す（ｈｉｄｅ）ために時分割多重化構成を使用してい
た。
サイクルを隠す（ｈｉｄｅ）ようにした別の装置であ
る。この装置は、内部リフレッシュサイクルを実行する
ことができた。しかしながら、リフレッシュサイクル中
に行われたデータアクセスでは、最悪の場合には、デー
タアクセス時間が１リフレッシュサイクル時間分も延長
された（即ち、リフレッシュサイクル時間＋読出しアク
セス時間）。この装置は、真の同時アクセス及びリフレ
ッシュを可能とせず、また、リフレッシュサイクルを隠
す（ｈｉｄｅ）ために時分割多重化構成を使用してい
た。
【００１９】リフレッシュサイクルを隠す（ｈｉｄｅ）
ための別の方法は、チップ上にＲＡＭメモリをインタリ
ーブすることである。偶数アドレスのＲＡＭメモリブロ
ックがアクセスされると、奇数アドレスのメモリブロッ
クがリフレッシュされ、この逆もまた行われる。このタ
イプの装置は、タイミング制御に多くの制約を要し、こ
れがアクセス時間における損失となる。
ための別の方法は、チップ上にＲＡＭメモリをインタリ
ーブすることである。偶数アドレスのＲＡＭメモリブロ
ックがアクセスされると、奇数アドレスのメモリブロッ
クがリフレッシュされ、この逆もまた行われる。このタ
イプの装置は、タイミング制御に多くの制約を要し、こ
れがアクセス時間における損失となる。
【００２０】別の種類の問題は、メインメモリへのアク
セスモードの型（タイプ：ｔｙｐｅ）を考慮するときに
生じる。アクセスの１つの型は、ページモードであり、
各アドレスは行アドレスが入力された後、同期してメモ
リアレイに入力される。この場合、出力データのアクセ
ス時間は、（列アドレスが有効な）タイミングクロック
縁部から出力部におけるデータの出現までに要する時間
である。別の型は、列アドレスが非同期的に入力される
スタティックカラムモード（ｓｔａｔｉｃ ｃｏｌｕｍ
ｎ ｍｏｄｅ）である。これらのモードにおいては、ア
クセスは、ＲＡＳ（行アドレスストローブ：Ｒｏｗ Ａ
ｄｄｒｅｓｓ Ｓｔｒｏｂｅ（ＤＲＡＭメモリデバイス
に用いる共通信号））が活動的（低レベル）である場合
にのみ行われ、従来技術においては、時間の延長が必要
とされていた。
セスモードの型（タイプ：ｔｙｐｅ）を考慮するときに
生じる。アクセスの１つの型は、ページモードであり、
各アドレスは行アドレスが入力された後、同期してメモ
リアレイに入力される。この場合、出力データのアクセ
ス時間は、（列アドレスが有効な）タイミングクロック
縁部から出力部におけるデータの出現までに要する時間
である。別の型は、列アドレスが非同期的に入力される
スタティックカラムモード（ｓｔａｔｉｃ ｃｏｌｕｍ
ｎ ｍｏｄｅ）である。これらのモードにおいては、ア
クセスは、ＲＡＳ（行アドレスストローブ：Ｒｏｗ Ａ
ｄｄｒｅｓｓ Ｓｔｒｏｂｅ（ＤＲＡＭメモリデバイス
に用いる共通信号））が活動的（低レベル）である場合
にのみ行われ、従来技術においては、時間の延長が必要
とされていた。
【００２１】これらのアクセス型を有するチップを製造
する場合、これらのアクセスタイプの一方のみが装置に
実現される。通常、メモリチップを製造する最終工程の
一つで、いずれのアクセス型を支持するかを決定する。
従って、このように形成されたメモリチップは、両方の
アクセスモードを提供することはない。この結果、製造
業者が二つの型のチップを製造する場合、二つの異なる
工程を要するのでコストが増加する。
する場合、これらのアクセスタイプの一方のみが装置に
実現される。通常、メモリチップを製造する最終工程の
一つで、いずれのアクセス型を支持するかを決定する。
従って、このように形成されたメモリチップは、両方の
アクセスモードを提供することはない。この結果、製造
業者が二つの型のチップを製造する場合、二つの異なる
工程を要するのでコストが増加する。
【００２２】これらの問題を解決するために、ダイナミ
ックＲＡＭ等の構成成分に小さな変更を加えることによ
り、システム性能の向上が図れ及び橋渡しするための構
成成分（ｂｒｉｄｇｉｎｇ ｃｏｎｐｏｎｅｎｔｓ）の
必要性の除去を実現し得よう。しかしながら、この変更
を構成成分にうまく一体化するためには、その利点が比
較的大きく、しかも必要なチップスペースが小さいもの
でなくてはならない。例えば、ダイナミックＲＡＭの歩
留りは、５０％以上と見込まれなければならない。歩留
りはチップ寸法と密接に関連しているので、ダイナミッ
クＲＡＭの変更に際しては、チップ寸法の変更を考慮す
る必要がある。
ックＲＡＭ等の構成成分に小さな変更を加えることによ
り、システム性能の向上が図れ及び橋渡しするための構
成成分（ｂｒｉｄｇｉｎｇ ｃｏｎｐｏｎｅｎｔｓ）の
必要性の除去を実現し得よう。しかしながら、この変更
を構成成分にうまく一体化するためには、その利点が比
較的大きく、しかも必要なチップスペースが小さいもの
でなくてはならない。例えば、ダイナミックＲＡＭの歩
留りは、５０％以上と見込まれなければならない。歩留
りはチップ寸法と密接に関連しているので、ダイナミッ
クＲＡＭの変更に際しては、チップ寸法の変更を考慮す
る必要がある。
【００２３】これらの問題を解決するために、新たなダ
イナミックＲＡＭの設計が重要となった。ダイナミック
ＲＡＭ内のキャッシュの最大の欠点は、ダイナミックＲ
ＡＭのアクセス速度が余りに遅いということであった。
本発明は、現在入手可能な高速キャッシュの長所を十分
に生かしてダイナミックＲＡＭの構造を変更することを
試みている。
イナミックＲＡＭの設計が重要となった。ダイナミック
ＲＡＭ内のキャッシュの最大の欠点は、ダイナミックＲ
ＡＭのアクセス速度が余りに遅いということであった。
本発明は、現在入手可能な高速キャッシュの長所を十分
に生かしてダイナミックＲＡＭの構造を変更することを
試みている。
【００２４】この試みに適合する１つの方法は、メイン
メモリとキャッシュの機能を一体化することである。局
部的に配設したダイナミックＲＡＭセル群内にキャッシ
ュメモリを埋設することにより、チップ構造（チップレ
イアウト：ｃｈｉｐ’ｓ ｌａｙｏｕｔ）の改善を図っ
ている。この構造により、チップ内で使用されるリード
線（導線）の量を減らし、更にはデータアクセス時間並
びにチップ寸法を低減している。
メモリとキャッシュの機能を一体化することである。局
部的に配設したダイナミックＲＡＭセル群内にキャッシ
ュメモリを埋設することにより、チップ構造（チップレ
イアウト：ｃｈｉｐ’ｓ ｌａｙｏｕｔ）の改善を図っ
ている。この構造により、チップ内で使用されるリード
線（導線）の量を減らし、更にはデータアクセス時間並
びにチップ寸法を低減している。
【００２５】従って、上述した問題を解決することが本
発明の一般的な目的である。
発明の一般的な目的である。
【００２６】この発明の目的は、従来の記憶装置及びア
クセス方法よりもアクセス時間を短くした記憶装置及び
その記憶装置のアクセス方法を提供することにある。
クセス方法よりもアクセス時間を短くした記憶装置及び
その記憶装置のアクセス方法を提供することにある。
【００２７】本発明の別の目的は、キャッシュメモリの
データアクセス動作を、リフレッシュ及びプレチャージ
等の好ましくないダイナミックＲＡＭタイミングのオー
バヘッド動作から分離（アイソレート：ｉｓｏｌａｔ
ｅ）することである。
データアクセス動作を、リフレッシュ及びプレチャージ
等の好ましくないダイナミックＲＡＭタイミングのオー
バヘッド動作から分離（アイソレート：ｉｓｏｌａｔ
ｅ）することである。
【００２８】本発明の更なる目的は、高速アクセスシス
テムにおいて、外部のスタティックＲＡＭキャッシュメ
モリを設ける必要性を除去することである。
テムにおいて、外部のスタティックＲＡＭキャッシュメ
モリを設ける必要性を除去することである。
【００２９】本発明の更に別の目的は、キャッシュとメ
インメモリ間におけるデータの一貫性（コヒーレンシ
ー：ｃｏｈｅｒｅｎｃｙ）を保証することである。
インメモリ間におけるデータの一貫性（コヒーレンシ
ー：ｃｏｈｅｒｅｎｃｙ）を保証することである。
【課題を解決するための手段及び作用】本発明は、高速
プロセッサベースシステムでの使用に適したハイブリッ
ド構造の高速記憶装置を提供する。本発明の好ましい実
施例は、スタティックＲＡＭを密結合行レジスタとして
高密度ダイナミックＲＡＭ内に埋設しており、好ましく
は、同一のチップ上にダイナミックＲＡＭアレイを配設
している。好ましくは、行レジスタをダイナミックＲＡ
Ｍ内に位置させ、もしダイナミックＲＡＭをサブアレイ
で形成する場合は、多数のスタティックＲＡＭ行レジス
タは多数のサブアレイを備えている。好ましくは、行レ
ジスタは、ダイナミックＲＡＭの行（語線）に平行に且
つダイナミックＲＡＭの列（ビット線）に垂直に位置す
る。スタティックＲＡＭセルは、ダイナミックＲＡＭに
比して高速で動作する。
プロセッサベースシステムでの使用に適したハイブリッ
ド構造の高速記憶装置を提供する。本発明の好ましい実
施例は、スタティックＲＡＭを密結合行レジスタとして
高密度ダイナミックＲＡＭ内に埋設しており、好ましく
は、同一のチップ上にダイナミックＲＡＭアレイを配設
している。好ましくは、行レジスタをダイナミックＲＡ
Ｍ内に位置させ、もしダイナミックＲＡＭをサブアレイ
で形成する場合は、多数のスタティックＲＡＭ行レジス
タは多数のサブアレイを備えている。好ましくは、行レ
ジスタは、ダイナミックＲＡＭの行（語線）に平行に且
つダイナミックＲＡＭの列（ビット線）に垂直に位置す
る。スタティックＲＡＭセルは、ダイナミックＲＡＭに
比して高速で動作する。
【００３０】この集積記憶装置は、好ましくは、最近読
み出された行アドレスのラッチ回路とアドレス比較器と
を有するオン−チップアドレス比較回路を備えている。
チップ上には、複数のアドレス及びデータラッチ回路、
リフレッシュカウンタ、及び集積記憶装置を制御するた
めの種々の論理回路も含むことが望ましい。
み出された行アドレスのラッチ回路とアドレス比較器と
を有するオン−チップアドレス比較回路を備えている。
チップ上には、複数のアドレス及びデータラッチ回路、
リフレッシュカウンタ、及び集積記憶装置を制御するた
めの種々の論理回路も含むことが望ましい。
【００３１】メモリの読出しは、行レジスタから行われ
ることが望ましい。記憶装置がアドレスを受容すると、
アドレス比較器は、当該アドレスが最近読み出された行
のアドレスに対応するかどうかを決定する。アドレス比
較器が「対応する（ヒット：ｈｉｔ）」と判断すると、
行レジスタのみがアクセスされ、データは列アドレスに
続いてスタティックＲＡＭの速度で利用可能となる。行
内でのその後の読出し（バースト読出し、ローカル命令
又はデータ）は、同じ高速で続行される。読出しが「ミ
ス（ｍｉｓｓ）」であると検出されると、ダイナミック
ＲＡＭのメインメモリがアドレスされ、アドレスされた
データは行レジスタに書込まれる。「ミス」の場合に
は、ヒットの場合より僅かに遅い速度で出力部で利用可
能である。行レジスタからのその後の読出しは、ヒット
の場合と同一の極めて高速のアクセスで行われる。
ることが望ましい。記憶装置がアドレスを受容すると、
アドレス比較器は、当該アドレスが最近読み出された行
のアドレスに対応するかどうかを決定する。アドレス比
較器が「対応する（ヒット：ｈｉｔ）」と判断すると、
行レジスタのみがアクセスされ、データは列アドレスに
続いてスタティックＲＡＭの速度で利用可能となる。行
内でのその後の読出し（バースト読出し、ローカル命令
又はデータ）は、同じ高速で続行される。読出しが「ミ
ス（ｍｉｓｓ）」であると検出されると、ダイナミック
ＲＡＭのメインメモリがアドレスされ、アドレスされた
データは行レジスタに書込まれる。「ミス」の場合に
は、ヒットの場合より僅かに遅い速度で出力部で利用可
能である。行レジスタからのその後の読出しは、ヒット
の場合と同一の極めて高速のアクセスで行われる。
【００３２】いずれの場合でも行レジスタから読出しが
行われると共に行レジスタはダイナミックＲＡＭから分
離（デカップル：ｄｅｃｏｕｐｌｅ）されているので、
ダイナミックＲＡＭのプレチャージは、性能を損なうこ
となく、同時に且つ非同期的に行われる。リフレッシュ
カウンタ及び独立したリフレッシュバスは、行レジスタ
の読出し中にメインメモリがリフレッシュされ得るよう
に配設されている。
行われると共に行レジスタはダイナミックＲＡＭから分
離（デカップル：ｄｅｃｏｕｐｌｅ）されているので、
ダイナミックＲＡＭのプレチャージは、性能を損なうこ
となく、同時に且つ非同期的に行われる。リフレッシュ
カウンタ及び独立したリフレッシュバスは、行レジスタ
の読出し中にメインメモリがリフレッシュされ得るよう
に配設されている。
【００３３】メモリの書込みは、好ましくは、メインメ
モリに対して行われる。書き込みが適当な場合、オン−
チップアドレス比較器も、行レジスタへの同時書込みを
励起する。行レジスタ内のデータ及びメインメモリ内の
データは、同一のアドレスに対して可干渉性を有する。
メモリ書込み中の行の変更は、書込みが「ヒット」であ
る場合、行アドレスが行レジスタのアドレスと同一にな
らない限り、行レジスタの内容に影響することはない。
これにより、システムは直ちに、書込み動作の直前にア
クセスされた行レジスタに復帰することができる。書込
み入力（ライトポスティング：ｗｒｉｔｅ ｐｏｓｔｉ
ｎｇ）は、外部のデータラッチを要することなく実施さ
れる。ぺージモードメモリの書込みは、単一の列アドレ
スサイクル時間内に行われる。
モリに対して行われる。書き込みが適当な場合、オン−
チップアドレス比較器も、行レジスタへの同時書込みを
励起する。行レジスタ内のデータ及びメインメモリ内の
データは、同一のアドレスに対して可干渉性を有する。
メモリ書込み中の行の変更は、書込みが「ヒット」であ
る場合、行アドレスが行レジスタのアドレスと同一にな
らない限り、行レジスタの内容に影響することはない。
これにより、システムは直ちに、書込み動作の直前にア
クセスされた行レジスタに復帰することができる。書込
み入力（ライトポスティング：ｗｒｉｔｅ ｐｏｓｔｉ
ｎｇ）は、外部のデータラッチを要することなく実施さ
れる。ぺージモードメモリの書込みは、単一の列アドレ
スサイクル時間内に行われる。
【００３４】主読出し又は書込みサイクルを開始するこ
となく、行レジスタは、列アドレス制御装置の下で読出
されることが可能である。チップが励起されると共に、
出力はイネーブルされることが望ましい。
となく、行レジスタは、列アドレス制御装置の下で読出
されることが可能である。チップが励起されると共に、
出力はイネーブルされることが望ましい。
【００３５】ユーザによるオン−チップラッチ回路の切
り換えにより、本発明の好ましい実施例をぺージカラム
モードかスタティックカラムモードのいずれかで動作さ
せることができる。更に、ゼロナノ秒のホールド時間に
より、行イネーブル信号／ＲＥを、行及び列アドレスを
多重化するために使用することができる。
り換えにより、本発明の好ましい実施例をぺージカラム
モードかスタティックカラムモードのいずれかで動作さ
せることができる。更に、ゼロナノ秒のホールド時間に
より、行イネーブル信号／ＲＥを、行及び列アドレスを
多重化するために使用することができる。
【００３６】行イネーブル信号／ＲＥで開始されたサイ
クルにおいて読出しヒットが生じると、内部行イネーブ
ル信号はイネーブルされず、ダイナミックＲＡＭのアク
セスは生じないので、必要なサイクル時間及びプレチャ
ージを短縮することができる。
クルにおいて読出しヒットが生じると、内部行イネーブ
ル信号はイネーブルされず、ダイナミックＲＡＭのアク
セスは生じないので、必要なサイクル時間及びプレチャ
ージを短縮することができる。
【００３７】埋込み型キャッシュメモリを備えた上記ダ
イナミックＲＡＭの動作の新規且つ重要な観点は、ダイ
ナミックＲＡＭがリフレッシュ又はプレチャージされつ
つ或いは非同期的に作動しつつ、キャッシュメモリから
の待ち状態がゼロのデータランダムアクセスを提供した
ことにあることを理解されたい。
イナミックＲＡＭの動作の新規且つ重要な観点は、ダイ
ナミックＲＡＭがリフレッシュ又はプレチャージされつ
つ或いは非同期的に作動しつつ、キャッシュメモリから
の待ち状態がゼロのデータランダムアクセスを提供した
ことにあることを理解されたい。
【００３８】本発明の別の有益な観点は、アレイ構造内
にキャッシュメモリを埋設し、それによりキャッシュメ
モリの迅速な充填及びチップ密度の最適化を実現したこ
とにある。
にキャッシュメモリを埋設し、それによりキャッシュメ
モリの迅速な充填及びチップ密度の最適化を実現したこ
とにある。
【００３９】本発明は又、埋込み型キャッシュメモリを
備えたダイナミックＲＡＭを動作させる方法を含む。記
憶装置を動作させる第一の方法は、（１）主読出し又は
書込みサイクルを開始し、（２）行アドレスを直前の行
アドレスと比較することにより、探しているデータがキ
ャッシュメモリ内にあるかどうかを決定し、（３）読出
しサイクルの場合、データがキャッシュメモリに格納さ
れているときはキャッシュメモリからデータを読出し、
或いはデータがキャッシュメモリに格納されてないとき
はメインメモリからキャッシュメモリ内にデータをロー
ドした後データをキャッシュメモリから読出し、（４）
書込みサイクルの場合、データがキャッシュメモリにな
いときメインメモリにのみ書込み、或いはデータがキャ
ッシュメモリ内にあるときはメインメモリ及びキャッシ
ュメモリの両方に書込む、諸工程より成る。
備えたダイナミックＲＡＭを動作させる方法を含む。記
憶装置を動作させる第一の方法は、（１）主読出し又は
書込みサイクルを開始し、（２）行アドレスを直前の行
アドレスと比較することにより、探しているデータがキ
ャッシュメモリ内にあるかどうかを決定し、（３）読出
しサイクルの場合、データがキャッシュメモリに格納さ
れているときはキャッシュメモリからデータを読出し、
或いはデータがキャッシュメモリに格納されてないとき
はメインメモリからキャッシュメモリ内にデータをロー
ドした後データをキャッシュメモリから読出し、（４）
書込みサイクルの場合、データがキャッシュメモリにな
いときメインメモリにのみ書込み、或いはデータがキャ
ッシュメモリ内にあるときはメインメモリ及びキャッシ
ュメモリの両方に書込む、諸工程より成る。
【００４０】記憶装置を動作させる第二の方法は、
（１）メインメモリの行をリフレッシュし、（２）キャ
ッシュメモリを同時に且つ非同期的に読出す、各工程よ
り成る。
（１）メインメモリの行をリフレッシュし、（２）キャ
ッシュメモリを同時に且つ非同期的に読出す、各工程よ
り成る。
【００４１】
【実施例】以下、図面を参照して、本発明の実施例につ
き説明するが、この実施例の説明に先立ち、本発明の構
成上の特徴を図面に照らして説明する。
き説明するが、この実施例の説明に先立ち、本発明の構
成上の特徴を図面に照らして説明する。
【００４２】この発明の記憶装置の一例によれば、集積
回路上に形成されたダイナミックＲＡＭメモリセルのア
レイ４０と、この集積回路上に形成されてこのアレイ４
０と結合されたランダムアクセスキャッシュメモリ４８
とを備えている。
回路上に形成されたダイナミックＲＡＭメモリセルのア
レイ４０と、この集積回路上に形成されてこのアレイ４
０と結合されたランダムアクセスキャッシュメモリ４８
とを備えている。
【００４３】この場合、好ましくは、このキャッシュメ
モリ４８が、アレイ４０内に埋設され或いはこのアレイ
４０と共に埋設された複数のスタティックＲＡＭセル
（１４２，１４４）を含み、このスタティックＲＡＭセ
ル（１４２，１４４）がアレイ４０に選択的に結合され
ている構成とするのが良い。
モリ４８が、アレイ４０内に埋設され或いはこのアレイ
４０と共に埋設された複数のスタティックＲＡＭセル
（１４２，１４４）を含み、このスタティックＲＡＭセ
ル（１４２，１４４）がアレイ４０に選択的に結合され
ている構成とするのが良い。
【００４４】さらに、好ましくは、スタティックＲＡＭ
セル（１４２，１４４）とダイナミックＲＡＭアレイ４
０との間に結合されたデカップリング（ｄｅｃｏｕｐｌ
ｉｎｇ）回路（ＴIN1 ，ＴIN2 ，ＴIN3 ，ＴIN4 ）を有
し、それによりスタティックＲＡＭセル（１４２，１４
４）を、ダイナミックＲＡＭアレイ４０内の動作とは実
質的に独立に、アクセス可能であるように構成するのが
良い。
セル（１４２，１４４）とダイナミックＲＡＭアレイ４
０との間に結合されたデカップリング（ｄｅｃｏｕｐｌ
ｉｎｇ）回路（ＴIN1 ，ＴIN2 ，ＴIN3 ，ＴIN4 ）を有
し、それによりスタティックＲＡＭセル（１４２，１４
４）を、ダイナミックＲＡＭアレイ４０内の動作とは実
質的に独立に、アクセス可能であるように構成するのが
良い。
【００４５】また、好ましくは、このデカップリング回
路が、複数のトランジスタ（ＴIN1，ＴIN2 ，ＴIN3 ，
ＴIN4 ）を含み、各トランジスタが、スタティックＲＡ
Ｍセル（１４２，１４４）のそれぞれとアレイ４０から
の対応するビット線（ＢＩＴ０，／ＢＩＴ０，ＢＩＴ
１，／ＢＩＴ１）との間に形成されて導電率が制御可能
な経路を有し、さらに、対応する制御信号ＹＷを受信す
るために、各トランジスタ（ＴIN1 ，ＴIN2 ，ＴIN3 ，
ＴIN4 ）にそれぞれ制御電極を結合する構成とするのが
良い。
路が、複数のトランジスタ（ＴIN1，ＴIN2 ，ＴIN3 ，
ＴIN4 ）を含み、各トランジスタが、スタティックＲＡ
Ｍセル（１４２，１４４）のそれぞれとアレイ４０から
の対応するビット線（ＢＩＴ０，／ＢＩＴ０，ＢＩＴ
１，／ＢＩＴ１）との間に形成されて導電率が制御可能
な経路を有し、さらに、対応する制御信号ＹＷを受信す
るために、各トランジスタ（ＴIN1 ，ＴIN2 ，ＴIN3 ，
ＴIN4 ）にそれぞれ制御電極を結合する構成とするのが
良い。
【００４６】さらに、好ましくは、複数のトランジスタ
（ＴIN1 ，ＴIN2 ，ＴIN3 ，ＴIN4）に制御信号ＹＷを
付与するための、これらトランジスタに結合したロード
制御回路６０を備える構成とするのが良い。
（ＴIN1 ，ＴIN2 ，ＴIN3 ，ＴIN4）に制御信号ＹＷを
付与するための、これらトランジスタに結合したロード
制御回路６０を備える構成とするのが良い。
【００４７】また、好ましくは、スタティックＲＡＭセ
ル（１４２，１４４）が、ダイナミックＲＡＭアレイ４
０のビット線（ＢＩＴ０，／ＢＩＴ０，ＢＩＴ１，／Ｂ
ＩＴ１）の少なくとも幾つかに対応する少なくとも１つ
の行レジスタ（１４２，１４４）を含む構成とすること
もできる。
ル（１４２，１４４）が、ダイナミックＲＡＭアレイ４
０のビット線（ＢＩＴ０，／ＢＩＴ０，ＢＩＴ１，／Ｂ
ＩＴ１）の少なくとも幾つかに対応する少なくとも１つ
の行レジスタ（１４２，１４４）を含む構成とすること
もできる。
【００４８】また、好ましくは、ダイナミックＲＡＭセ
ルのアレイ４０が、複数のダイナミックＲＡＭサブアレ
イとして配設され、スタティックＲＡＭセル（１４２，
１４４）が複数の行レジスタ４８として配設され、行レ
ジスタ４８の少なくとも幾つかが、隣接したダイナミッ
クＲＡＭサブアレイ４０の間に配設されている構成とす
ることもできる。
ルのアレイ４０が、複数のダイナミックＲＡＭサブアレ
イとして配設され、スタティックＲＡＭセル（１４２，
１４４）が複数の行レジスタ４８として配設され、行レ
ジスタ４８の少なくとも幾つかが、隣接したダイナミッ
クＲＡＭサブアレイ４０の間に配設されている構成とす
ることもできる。
【００４９】また、好ましくは、行レジスタ（１４２，
１４４）が、その対応するダイナミックＲＡＭアレイ４
０に隣接して位置決めされている構成とすることもでき
る。
１４４）が、その対応するダイナミックＲＡＭアレイ４
０に隣接して位置決めされている構成とすることもでき
る。
【００５０】また、好ましくは、アレイ４０をアクセス
することなくランダムアクセスキャッシュメモリ４８を
アクセスするために、キャッシュアクセス回路
（ＴIN1 ，ＴIN2 ，ＴIN3 ，ＴIN4 ）を備えた構成とす
ることもできる。
することなくランダムアクセスキャッシュメモリ４８を
アクセスするために、キャッシュアクセス回路
（ＴIN1 ，ＴIN2 ，ＴIN3 ，ＴIN4 ）を備えた構成とす
ることもできる。
【００５１】また、好ましくは、最近読み出された行ア
ドレスラッチ回路１０４を備えた構成とすることもでき
る。
ドレスラッチ回路１０４を備えた構成とすることもでき
る。
【００５２】また、好ましくは、アレイ４０がアクセス
されている間、ランダムアクセスキャッシュメモリ４８
をアクセス可能である構成とするのが良い。
されている間、ランダムアクセスキャッシュメモリ４８
をアクセス可能である構成とするのが良い。
【００５３】この発明の記憶装置の他の例では、メモリ
アレイ４０と、メモリアレイ内に集積され且つメモリア
レイに結合されたキャッシュ４８と、メモリアレイ４０
に結合された列アドレスラッチ回路６０と、列アドレス
ラッチ回路６０に結合されたアドレス入力部と、キャッ
シュ４８及びアドレス入力部とに結合された最近読み出
された行アドレスラッチ回路１０４と、最近読み出され
た行アドレスラッチ回路６０とアドレス入力部とに結合
された比較器１０８と、メモリアレイ４０とアドレス入
力部とに結合された行アドレスラッチ回路５２と、メモ
リアレイ４０に結合されたリフレッシュカウンタ６８
と、メモリアレイ４０とキャッシュ４８とに接続された
入出力制御回路（ＴOUT1，ＴOUT2，ＴOUT3，ＴOUT4）
と、入出力回路に結合された出力部とを備えた構成とす
る。
アレイ４０と、メモリアレイ内に集積され且つメモリア
レイに結合されたキャッシュ４８と、メモリアレイ４０
に結合された列アドレスラッチ回路６０と、列アドレス
ラッチ回路６０に結合されたアドレス入力部と、キャッ
シュ４８及びアドレス入力部とに結合された最近読み出
された行アドレスラッチ回路１０４と、最近読み出され
た行アドレスラッチ回路６０とアドレス入力部とに結合
された比較器１０８と、メモリアレイ４０とアドレス入
力部とに結合された行アドレスラッチ回路５２と、メモ
リアレイ４０に結合されたリフレッシュカウンタ６８
と、メモリアレイ４０とキャッシュ４８とに接続された
入出力制御回路（ＴOUT1，ＴOUT2，ＴOUT3，ＴOUT4）
と、入出力回路に結合された出力部とを備えた構成とす
る。
【００５４】この場合さらに、好ましくは、マスク可能
な複数の入出力データライン（Ｑ（ＯＵＴ），Ｄ（Ｉ
Ｎ））を備えた構成とすることもできる。
な複数の入出力データライン（Ｑ（ＯＵＴ），Ｄ（Ｉ
Ｎ））を備えた構成とすることもできる。
【００５５】この発明のデータ記憶装置へのアクセス方
法の一例によれば、ランダムアクセス形式で集積回路の
キャッシュメモリ４８から読出す工程と、読出し工程と
同時に、前記キャッシュメモリ４８から集積回路のメモ
リアレイ４０をデカップリングする工程と、読出し工程
と同時的に且つ非同期的に前記メモリアレイ４０を動作
させる工程とを備えている。
法の一例によれば、ランダムアクセス形式で集積回路の
キャッシュメモリ４８から読出す工程と、読出し工程と
同時に、前記キャッシュメモリ４８から集積回路のメモ
リアレイ４０をデカップリングする工程と、読出し工程
と同時的に且つ非同期的に前記メモリアレイ４０を動作
させる工程とを備えている。
【００５６】この場合、好ましくは、非同期的にメモリ
アレイ４０を動作させる工程が、キャッシュメモリ４８
から読出しを行う間に、メモリアレイ４０をプレチャー
ジする工程を含むように構成しても良い。
アレイ４０を動作させる工程が、キャッシュメモリ４８
から読出しを行う間に、メモリアレイ４０をプレチャー
ジする工程を含むように構成しても良い。
【００５７】さらに、好ましくは、非同期的にメモリア
レイを動作させる工程が、キャッシュメモリ４８から読
出しを行う間に、メモリアレイ４０をリフレッシュする
工程を含む構成としても良い。
レイを動作させる工程が、キャッシュメモリ４８から読
出しを行う間に、メモリアレイ４０をリフレッシュする
工程を含む構成としても良い。
【００５８】また、この発明のデータ記憶装置へのアク
セス方法の他の例では、行アドレスを入力する工程と、
行アドレスを最近読出された行アドレスと比較する工程
と、行アドレスと最近読み出された行アドレスが等しい
場合に、主選定入力信号（／ＲＥ）を内部的に終端さ
せ、キャッシュ４８から読出し、更に、キャッシュ４８
から出力する工程とを備える構成とする。
セス方法の他の例では、行アドレスを入力する工程と、
行アドレスを最近読出された行アドレスと比較する工程
と、行アドレスと最近読み出された行アドレスが等しい
場合に、主選定入力信号（／ＲＥ）を内部的に終端さ
せ、キャッシュ４８から読出し、更に、キャッシュ４８
から出力する工程とを備える構成とする。
【００５９】その場合さらに、好ましくは、行アドレス
と最近読み出された行アドレスとが等しくない場合に、
メインメモリ４０からキャッシュ４８にデータを伝送す
る工程と、最近読み出された行アドレスの記憶位置１０
４に行アドレスを格納する工程と、キャッシュ４８を読
出す工程と、キャッシュ４８からデータを出力する工程
とを備えた構成とすることもできる。
と最近読み出された行アドレスとが等しくない場合に、
メインメモリ４０からキャッシュ４８にデータを伝送す
る工程と、最近読み出された行アドレスの記憶位置１０
４に行アドレスを格納する工程と、キャッシュ４８を読
出す工程と、キャッシュ４８からデータを出力する工程
とを備えた構成とすることもできる。
【００６０】さらに、好ましくは、行アドレスが前記最
近読み出された行アドレスに等しくない場合に、デ−タ
をメインメモリ４０に書き込む工程を備えた構成として
も良い。
近読み出された行アドレスに等しくない場合に、デ−タ
をメインメモリ４０に書き込む工程を備えた構成として
も良い。
【００６１】さらに、好ましくは、行アドレスが最近読
み出された行アドレスに等しい場合に、データをあるメ
インメモリ４０とあるキャッシュ４８とに書込む工程を
備える構成としても良い以下、各図を参照して実施例を
詳述する。尚、図３〜図６において、信号を表わす記号
のうち、本文中で記号の前にスラッシュ「／」を付した
記号は、図中では記号の上側にバー「−」を付して示し
てある。
み出された行アドレスに等しい場合に、データをあるメ
インメモリ４０とあるキャッシュ４８とに書込む工程を
備える構成としても良い以下、各図を参照して実施例を
詳述する。尚、図３〜図６において、信号を表わす記号
のうち、本文中で記号の前にスラッシュ「／」を付した
記号は、図中では記号の上側にバー「−」を付して示し
てある。
【００６２】図２は、本発明に係る好ましい実施例のブ
ロック図である。ＣＰＵ（中央処理装置）３０は、制御
論理回路３２とＥＤＲＡＭ（エンハンスメント型ダイナ
ミックＲＡＭ）３４とに接続されていることが望まし
い。図１と比較して明らかなように、図２の好ましい実
施例は、図１の８個のチップに対して３個のチップのみ
使用している。この図２の配列により、システム性能を
向上させる一方でシステムコストとシステム電力要求を
低減させ、更には、システム信頼性とシステム密度の向
上、システム設計の単純化及びメモリシステムの容易な
商品化を実現している。
ロック図である。ＣＰＵ（中央処理装置）３０は、制御
論理回路３２とＥＤＲＡＭ（エンハンスメント型ダイナ
ミックＲＡＭ）３４とに接続されていることが望まし
い。図１と比較して明らかなように、図２の好ましい実
施例は、図１の８個のチップに対して３個のチップのみ
使用している。この図２の配列により、システム性能を
向上させる一方でシステムコストとシステム電力要求を
低減させ、更には、システム信頼性とシステム密度の向
上、システム設計の単純化及びメモリシステムの容易な
商品化を実現している。
【００６３】図１の二次キャッシュＳＲＡＭ（スタティ
ックＲＡＭ）１４、キャッシュ制御装置１２、マルチプ
レクサ１６、低速ＤＲＡＭ２０、２２、２４、２６の代
わりに、図２では、制御論理回路３２に含まれる外部制
御論理回路と共に、ＥＤＲＡＭ３４を設けている。この
場合、４個の低速ＤＲＡＭチップ２０、２２、２４、２
６の記憶容量全体がインタリーブを要することなく１個
のチップ上に集約されているので、マルチプレクサ１６
を設ける必要が無くなる。更に、ＥＤＲＡＭ３４は内部
キャッシュとキャッシュ制御論理回路とを含むことが望
ましく、これにより二次キャッシュＳＲＡＭ１４とキャ
ッシュ制御装置１２を設ける必要性がなくなる。
ックＲＡＭ）１４、キャッシュ制御装置１２、マルチプ
レクサ１６、低速ＤＲＡＭ２０、２２、２４、２６の代
わりに、図２では、制御論理回路３２に含まれる外部制
御論理回路と共に、ＥＤＲＡＭ３４を設けている。この
場合、４個の低速ＤＲＡＭチップ２０、２２、２４、２
６の記憶容量全体がインタリーブを要することなく１個
のチップ上に集約されているので、マルチプレクサ１６
を設ける必要が無くなる。更に、ＥＤＲＡＭ３４は内部
キャッシュとキャッシュ制御論理回路とを含むことが望
ましく、これにより二次キャッシュＳＲＡＭ１４とキャ
ッシュ制御装置１２を設ける必要性がなくなる。
【００６４】そうした従来技術の各種チップ機能の一体
化により、キャッシュメモリ内のデータへのアクセス
は、待ち時間が実質的にゼロとなる。この短いアクセス
時間により、インタリーブ或いは高価な外部キャッシュ
メモリを要することなく（バーストモードにおけるよう
に）データ搬送を高速で行うことができる。加えて、Ｅ
ＤＲＡＭへのアクセスは、アドレスシーケンスに対して
独立であることが望ましい。これにより、アドレスシー
ケンス従属モードで使用した場合、インータリーブが容
易となる。
化により、キャッシュメモリ内のデータへのアクセス
は、待ち時間が実質的にゼロとなる。この短いアクセス
時間により、インタリーブ或いは高価な外部キャッシュ
メモリを要することなく（バーストモードにおけるよう
に）データ搬送を高速で行うことができる。加えて、Ｅ
ＤＲＡＭへのアクセスは、アドレスシーケンスに対して
独立であることが望ましい。これにより、アドレスシー
ケンス従属モードで使用した場合、インータリーブが容
易となる。
【００６５】図３を参照して、ＥＤＲＡＭ３４をより詳
細に説明する。ＥＤＲＡＭ３４は、好ましくは以下の信
号を入力する。
細に説明する。ＥＤＲＡＭ３４は、好ましくは以下の信
号を入力する。
【００６６】チップ選定信号 ／Ｓ リフレッシュ信号 ／Ｆ 書込み／読出し信号 Ｗ／Ｒ 行イネーブル信号 ／ＲＥ 出力信号 ／Ｇ データ信号 Ｄ 書込みイネーブル信号 ／ＷＥ アドレスデータ Ａ0 −Ａ10 列アドレスラッチ信号 ／ＣＡＬ ここでは、例えば、幅４ビットの出力Ｑが生じる。
【００６７】主要構成成分を介して、図３の回路は、Ｄ
ＲＡＭサブアレイ（メモリアレイ）４０を有する。サブ
アレイ４０には、リード線（ライン：ｌｉｎｅ）４５を
介してセンス増幅器４４が結合されている。複数のリー
ド線（ライン）（ビット線）４１を介して、サブアレイ
４０から書込み及びロードマルチプレクサ４８にデータ
ビットを結合している。マルチプレクサ４８は、出力リ
ード線４９を有する。
ＲＡＭサブアレイ（メモリアレイ）４０を有する。サブ
アレイ４０には、リード線（ライン：ｌｉｎｅ）４５を
介してセンス増幅器４４が結合されている。複数のリー
ド線（ライン）（ビット線）４１を介して、サブアレイ
４０から書込み及びロードマルチプレクサ４８にデータ
ビットを結合している。マルチプレクサ４８は、出力リ
ード線４９を有する。
【００６８】図３は又、複数のリード線５３を介してＤ
ＲＡＭサブアレイ４０に結合された行デコーダ及びアド
レスラッチ回路５２を示している。
ＲＡＭサブアレイ４０に結合された行デコーダ及びアド
レスラッチ回路５２を示している。
【００６９】行レジスタ５６も図３の回路の一部を構成
し、この行レジスタ５６にリード線４９を介して書込み
及びロードマルチプレクサ４８から信号を入力する。行
レジスタ５６は、複数のリード線６１を介して列デコー
ダ６０に結合されていて、これより信号が入力される。
行レジスタ５６は、リード線５７を介して出力データバ
ッファ６４に信号を出力し、バッファ６４は回路の出力
バス６５を有する。
し、この行レジスタ５６にリード線４９を介して書込み
及びロードマルチプレクサ４８から信号を入力する。行
レジスタ５６は、複数のリード線６１を介して列デコー
ダ６０に結合されていて、これより信号が入力される。
行レジスタ５６は、リード線５７を介して出力データバ
ッファ６４に信号を出力し、バッファ６４は回路の出力
バス６５を有する。
【００７０】リフレッシュアドレスカウンタ６８は、バ
ス６９を介して複数の信号を行デコーダ及びアドレスラ
ッチ回路５２に入力する。カウンタ６８には、行アドレ
ス制御論理回路７２からリード線７０を介してリフレッ
シュ制御信号を入力する。
ス６９を介して複数の信号を行デコーダ及びアドレスラ
ッチ回路５２に入力する。カウンタ６８には、行アドレ
ス制御論理回路７２からリード線７０を介してリフレッ
シュ制御信号を入力する。
【００７１】アドレスバス７１は、行デコーダ５２、行
アドレス制御論理回路７２、列デコーダ６０、及び下記
に説明する他の回路を含む図３に示した幾つかのブロッ
クに結合されている。アドレスバス７１は、例えば１１
ビットのアドレスデータＡ0−Ａ10を入力する。このア
ドレスデータは、１１ビットの行データ及びそれに続く
１１ビットの列データ、或いはその逆から成ることが好
ましい。また、好適とはいえないが、バスはより低ビッ
トの行及び列アドレスデータを同時に伝送するようにし
てもよい。さらに、好適とはいえないが、行アドレス専
用と列アドレス専用の２つのアドレスバスを別個に設け
てもよい。
アドレス制御論理回路７２、列デコーダ６０、及び下記
に説明する他の回路を含む図３に示した幾つかのブロッ
クに結合されている。アドレスバス７１は、例えば１１
ビットのアドレスデータＡ0−Ａ10を入力する。このア
ドレスデータは、１１ビットの行データ及びそれに続く
１１ビットの列データ、或いはその逆から成ることが好
ましい。また、好適とはいえないが、バスはより低ビッ
トの行及び列アドレスデータを同時に伝送するようにし
てもよい。さらに、好適とはいえないが、行アドレス専
用と列アドレス専用の２つのアドレスバスを別個に設け
てもよい。
【００７２】バス７１上のアドレスデータは、列アドレ
ス制御論理回路７６にも与えられる。「４から１（ワン
−オブ−フォー：ｏｎｅ−ｏｆ−ｆｏｕｒ）」デコーダ
８２には、バス７１からアドレスデータビットＡ9 及び
Ａ10を、更には列アドレスラッチ信号／ＣＡＬを入力す
ることが好ましい。バス７１は、時分割多重化により、
行アドレスと列アドレスとをそれぞれの時間に伝送する
ことが望ましい。列アドレスラッチ信号／ＣＡＬ、チッ
プ選定信号／Ｓ、リフレッシュ信号／Ｆ、行イネーブル
信号／ＲＥ、書込み／読出し信号Ｗ／Ｒ、及び書込みイ
ネーブル信号／ＷＥは、列アドレス制御論理回路７２に
入力される。
ス制御論理回路７６にも与えられる。「４から１（ワン
−オブ−フォー：ｏｎｅ−ｏｆ−ｆｏｕｒ）」デコーダ
８２には、バス７１からアドレスデータビットＡ9 及び
Ａ10を、更には列アドレスラッチ信号／ＣＡＬを入力す
ることが好ましい。バス７１は、時分割多重化により、
行アドレスと列アドレスとをそれぞれの時間に伝送する
ことが望ましい。列アドレスラッチ信号／ＣＡＬ、チッ
プ選定信号／Ｓ、リフレッシュ信号／Ｆ、行イネーブル
信号／ＲＥ、書込み／読出し信号Ｗ／Ｒ、及び書込みイ
ネーブル信号／ＷＥは、列アドレス制御論理回路７２に
入力される。
【００７３】行デコーダ５２は、他の入力として、行ア
ドレス制御論理回路７２から出力された行アドレスイネ
ーブル信号及びリフレッシュアドレスイネーブル信号を
受信することが望ましい。行アドレスイネーブル信号及
びリフレッシュアドレスイネーブル信号は、それぞれリ
ード線７３及び７４を介して伝送される。行デコーダ５
２は、周知のようにその語線（ワードライン：ｗｏｒｄ
ｌｉｎｅｓ）等を介してＤＲＡＭサブアレイ４０に結
合されている。語線（図示せず）は、サブアレイを任意
に含むＤＲＡＭサブアレイ４０内の列（ビット線）に対
して直交していることが望ましい。
ドレス制御論理回路７２から出力された行アドレスイネ
ーブル信号及びリフレッシュアドレスイネーブル信号を
受信することが望ましい。行アドレスイネーブル信号及
びリフレッシュアドレスイネーブル信号は、それぞれリ
ード線７３及び７４を介して伝送される。行デコーダ５
２は、周知のようにその語線（ワードライン：ｗｏｒｄ
ｌｉｎｅｓ）等を介してＤＲＡＭサブアレイ４０に結
合されている。語線（図示せず）は、サブアレイを任意
に含むＤＲＡＭサブアレイ４０内の列（ビット線）に対
して直交していることが望ましい。
【００７４】さらに、図３から分かるように、ＤＲＡＭ
サブアレイ４０は、従来技術で周知のようにリード線４
５を介してセンス増幅器４４に、さらにはリード線４１
を介して書込み／ロードマルチプレクサ４８に結合され
ていることが望ましい。マルチプレクサ４８は好ましく
は行レジスタ５６に結合され、行レジスタ５６はセンス
増幅器４４に対しビット線４１の反対の端部側に位置す
ることが好ましい。
サブアレイ４０は、従来技術で周知のようにリード線４
５を介してセンス増幅器４４に、さらにはリード線４１
を介して書込み／ロードマルチプレクサ４８に結合され
ていることが望ましい。マルチプレクサ４８は好ましく
は行レジスタ５６に結合され、行レジスタ５６はセンス
増幅器４４に対しビット線４１の反対の端部側に位置す
ることが好ましい。
【００７５】好ましくは、行レジスタ５６をサブアレイ
４０のビット線対（図示せず）の端部に埋設することに
より、好ましい実施例のダイ寸法の増加を最小限に留め
ている。さらに、図６に示したように、２組のビット線
対ＢＩＴ０と／ＢＩＴ０、及びＢＩＴ１と／ＢＩＴ１
は、行レジスタ５６のクロス結合された（ｃｒｏｓｓ−
ｃｏｕｐｌｅｄ）インバータ１４２及び１４４に結合さ
れている。上記クロス結合されたインバータがスタティ
ックＲＡＭフリップフロップセルより成ることは理解さ
れよう。インバータ対例えばインバータ１４２及び１４
４がそれぞれ好ましくは２組のビット線対に選択的に接
続されているので、行レジスタ５６はこの回路により極
めて迅速に充填される。
４０のビット線対（図示せず）の端部に埋設することに
より、好ましい実施例のダイ寸法の増加を最小限に留め
ている。さらに、図６に示したように、２組のビット線
対ＢＩＴ０と／ＢＩＴ０、及びＢＩＴ１と／ＢＩＴ１
は、行レジスタ５６のクロス結合された（ｃｒｏｓｓ−
ｃｏｕｐｌｅｄ）インバータ１４２及び１４４に結合さ
れている。上記クロス結合されたインバータがスタティ
ックＲＡＭフリップフロップセルより成ることは理解さ
れよう。インバータ対例えばインバータ１４２及び１４
４がそれぞれ好ましくは２組のビット線対に選択的に接
続されているので、行レジスタ５６はこの回路により極
めて迅速に充填される。
【００７６】ＤＲＡＭアレイ（即ちサブアレイ）のそれ
ぞれの対向端に行レジスタ５６とセンス増幅器４４を埋
設する際には、ビット線対の特性インピーダンスを考慮
して行うことが望ましい。不変書込み操作を行う場合、
このインピーダンスに基づいてセンス増幅器４４の状態
の維持を容易にしている。不変書込み操作は、メモリビ
ットが高水準同相（ｃｏｍｍｏｎ ｍｏｄｅ）電圧で書
き込まれる場合に行われる。ビット線上のこの電圧によ
りセンス増幅器４４がトグルすることはないので、高水
準同相電圧が当該不変ビット線から除去されると、セン
ス増幅器はビット線を元の状態に回復させる。
ぞれの対向端に行レジスタ５６とセンス増幅器４４を埋
設する際には、ビット線対の特性インピーダンスを考慮
して行うことが望ましい。不変書込み操作を行う場合、
このインピーダンスに基づいてセンス増幅器４４の状態
の維持を容易にしている。不変書込み操作は、メモリビ
ットが高水準同相（ｃｏｍｍｏｎ ｍｏｄｅ）電圧で書
き込まれる場合に行われる。ビット線上のこの電圧によ
りセンス増幅器４４がトグルすることはないので、高水
準同相電圧が当該不変ビット線から除去されると、セン
ス増幅器はビット線を元の状態に回復させる。
【００７７】記号Ｙが列又は数種類の列信号（書込み、
書込みイネーブル、読出し、読出しイネーブル）を表す
ことは理解されよう。マルチプレクサ４８は、列デコー
ダ６０に結合されていて、このマルチプレクサには書込
みイネーブル信号ＹＷを入力することが好ましい。行レ
ジスタ５６は、列デコーダ６０からリード線６１を介し
て伝送される列読出し信号Ｙｒを入力として有すること
が好ましい。行レジスタ５６はバス５７を介して出力デ
ータバッファ６４にｄOUT を出力する。バッファ６４は
また、好ましくは入力として、出力イネーブル信号／Ｇ
及び選定バス８１を受容する。バッファ６４は、好まし
くは４ビット幅のバス６５を介して、出力データＱを出
力することが望ましい。
書込みイネーブル、読出し、読出しイネーブル）を表す
ことは理解されよう。マルチプレクサ４８は、列デコー
ダ６０に結合されていて、このマルチプレクサには書込
みイネーブル信号ＹＷを入力することが好ましい。行レ
ジスタ５６は、列デコーダ６０からリード線６１を介し
て伝送される列読出し信号Ｙｒを入力として有すること
が好ましい。行レジスタ５６はバス５７を介して出力デ
ータバッファ６４にｄOUT を出力する。バッファ６４は
また、好ましくは入力として、出力イネーブル信号／Ｇ
及び選定バス８１を受容する。バッファ６４は、好まし
くは４ビット幅のバス６５を介して、出力データＱを出
力することが望ましい。
【００７８】列アドレス制御論理回路７６はさらに、好
ましくは入力として行アドレス制御論理回路７２からリ
ード線７５を介して伝送されるヒット／ミス信号を受信
する。図示したように、列アドレス制御論理回路７６
は、バス８０を介してマルチプレクサ４８にＬＯＡＤ１
／ＬＯＡＤ２信号を出力する。列アドレス制御論理回路
７６は又、それぞれリード線７９、７７、７８を介して
列読出しイネーブル信号Ｙre、列書込みイネーブル信号
Ｙwe、及び列アドレスデコードイネーブル信号をデコー
ダ６０に出力することが望ましい。列アドレス制御論理
回路７６への入力はさらに、書込みイネーブル信号／Ｗ
Ｅ，列アドレスラッチ信号／ＣＡＬ、行イネーブル信号
／ＲＥ、書込み／読出し信号Ｗ／Ｅ及び好ましくは列ア
ドレスデータのアドレスビットＡ10を含むことが望まし
い。
ましくは入力として行アドレス制御論理回路７２からリ
ード線７５を介して伝送されるヒット／ミス信号を受信
する。図示したように、列アドレス制御論理回路７６
は、バス８０を介してマルチプレクサ４８にＬＯＡＤ１
／ＬＯＡＤ２信号を出力する。列アドレス制御論理回路
７６は又、それぞれリード線７９、７７、７８を介して
列読出しイネーブル信号Ｙre、列書込みイネーブル信号
Ｙwe、及び列アドレスデコードイネーブル信号をデコー
ダ６０に出力することが望ましい。列アドレス制御論理
回路７６への入力はさらに、書込みイネーブル信号／Ｗ
Ｅ，列アドレスラッチ信号／ＣＡＬ、行イネーブル信号
／ＲＥ、書込み／読出し信号Ｗ／Ｅ及び好ましくは列ア
ドレスデータのアドレスビットＡ10を含むことが望まし
い。
【００７９】バス８３を介して伝送される入力データＤ
は、図示したように、マスクラッチ回路８４及びデータ
ラッチ回路８８へ出力される。バス８３は、４ビット幅
であることが好ましいが、限定されるものではない。好
ましくは、マスクラッチ回路８４は入力ラッチイネーブ
ル信号として行イネーブル信号／ＲＥを受信し、データ
ラッチ回路８８は入力ラッチイネーブル信号として書込
みイネーブル信号／ＷＥを受信する。ラッチ回路８４及
び８８の出力は、書込みイネーブル信号／ＷＥ及び列ア
ドレスラッチ信号／ＣＡＬと共に、データマスク回路９
２に入力されることが望ましい。図３に示したように、
データマスク回路９２は又、バス８１を介してデコーダ
８２に結合されてその出力を入力する。バス８１は好ま
しくは４ビット幅である。データマスク回路９２の出力
は、バス９４を介してデータ選定回路９６に入力され
る。バス９４も又、４ビット幅であることが好ましい。
データ選定回路９６は、好ましくは４ビット幅のバス９
７を介して、マルチプレクサ４８に結合されている。
は、図示したように、マスクラッチ回路８４及びデータ
ラッチ回路８８へ出力される。バス８３は、４ビット幅
であることが好ましいが、限定されるものではない。好
ましくは、マスクラッチ回路８４は入力ラッチイネーブ
ル信号として行イネーブル信号／ＲＥを受信し、データ
ラッチ回路８８は入力ラッチイネーブル信号として書込
みイネーブル信号／ＷＥを受信する。ラッチ回路８４及
び８８の出力は、書込みイネーブル信号／ＷＥ及び列ア
ドレスラッチ信号／ＣＡＬと共に、データマスク回路９
２に入力されることが望ましい。図３に示したように、
データマスク回路９２は又、バス８１を介してデコーダ
８２に結合されてその出力を入力する。バス８１は好ま
しくは４ビット幅である。データマスク回路９２の出力
は、バス９４を介してデータ選定回路９６に入力され
る。バス９４も又、４ビット幅であることが好ましい。
データ選定回路９６は、好ましくは４ビット幅のバス９
７を介して、マルチプレクサ４８に結合されている。
【００８０】図４を参照すると、最近（最後に）読出さ
れた行アドレスラッチ制御回路１００は、入力として好
ましくは、リフレッシュ信号／Ｆ、列アドレスラッチ信
号／ＣＡＬ、チップ選定信号／Ｓ、書込み／読出し信号
Ｗ／Ｒ、及び行イネーブル信号／ＲＥを受信するように
結合されている。行アドレスラッチ制御回路１００の出
力は、例示したように、最近読出された行アドレスラッ
チ回路１０４に接続されている。このラッチ回路１０４
の出力は、バス１０６を介して、比較器１０８に入力さ
れることが望ましい。比較器１０８は、好ましくは、一
方がラッチ回路により付与される２つの１１ビットアド
レス入力を比較する。他方の１１ビットアドレス入力
は、バス１０９を介して入力されることが好ましい。比
較器１０８のヒット／ミス信号出力は、リード線７５を
介して、行キル回路１１２及び列アドレス制御論理回路
７６に伝送される。
れた行アドレスラッチ制御回路１００は、入力として好
ましくは、リフレッシュ信号／Ｆ、列アドレスラッチ信
号／ＣＡＬ、チップ選定信号／Ｓ、書込み／読出し信号
Ｗ／Ｒ、及び行イネーブル信号／ＲＥを受信するように
結合されている。行アドレスラッチ制御回路１００の出
力は、例示したように、最近読出された行アドレスラッ
チ回路１０４に接続されている。このラッチ回路１０４
の出力は、バス１０６を介して、比較器１０８に入力さ
れることが望ましい。比較器１０８は、好ましくは、一
方がラッチ回路により付与される２つの１１ビットアド
レス入力を比較する。他方の１１ビットアドレス入力
は、バス１０９を介して入力されることが好ましい。比
較器１０８のヒット／ミス信号出力は、リード線７５を
介して、行キル回路１１２及び列アドレス制御論理回路
７６に伝送される。
【００８１】行キル回路１１２は、入力として好ましく
は、書込みイネーブル信号Ｗ／Ｅ、チップ選定信号／
Ｓ、書込み／読出し信号Ｗ／Ｒ、及び列アドレスラッチ
信号／ＣＡＬを受信する。行キル回路１１２は、各入力
をチェックして、有効読出し又は書込みサイクルが開始
されたかどうかを決定する。そうした有効サイクルが開
始されていなければ、行キル回路１１２は中断し、リー
ド線１１３を介して行キル出力信号を行キル制御論理回
路１１６に出力する。
は、書込みイネーブル信号Ｗ／Ｅ、チップ選定信号／
Ｓ、書込み／読出し信号Ｗ／Ｒ、及び列アドレスラッチ
信号／ＣＡＬを受信する。行キル回路１１２は、各入力
をチェックして、有効読出し又は書込みサイクルが開始
されたかどうかを決定する。そうした有効サイクルが開
始されていなければ、行キル回路１１２は中断し、リー
ド線１１３を介して行キル出力信号を行キル制御論理回
路１１６に出力する。
【００８２】制御論理回路１１６は、行キル信号に加え
て、行イネーブル信号／ＲＥとリフレッシュ信号／Ｆを
受信すべく結合されている。これらの入力に基づいて、
制御論理回路１１６は、アドレスバス７１からの行アド
レスか或いはリフレッシュアドレスカウンタ６８からの
リフレッシュアドレスかのいずれを行デコーダ５２（図
３）にラッチさせるべきかを決定する。一般に、行イネ
ーブル信号／ＲＥは、アクティブ状態で、ＤＲＡＭアレ
イ４０に対して読出し又は書込みアクセスがあるという
ことを意味する。リフレッシュ信号／Ｆは、アクティブ
状態で、アレイ４０をリフレッシュすべきであり従って
行デコーダ５２が行リフレッシュアドレスデータをラッ
チしなければならないということを意味する。しかしな
がら、行キル信号がアクティブであるならば、制御論理
回路１１６からの上記２つの出力は非アクティブ状態に
あり、行デコーダ５２がいずれのアドレスをもラッチし
ないようにしている。行がラッチ又はデコードされない
ので、ＤＲＡＭサブアレイ４０はアクセスされず、破壊
読出しもなく、プレチャージ又はリフレッシュを開始す
る必要はない。制御論理回路１１６の「行アドレスイネ
ーブル」及び「リフレッシュアドレスイネーブル」の各
出力は、それぞれリード線７３及び７４を介して、行デ
コーダ５２に結合されている。
て、行イネーブル信号／ＲＥとリフレッシュ信号／Ｆを
受信すべく結合されている。これらの入力に基づいて、
制御論理回路１１６は、アドレスバス７１からの行アド
レスか或いはリフレッシュアドレスカウンタ６８からの
リフレッシュアドレスかのいずれを行デコーダ５２（図
３）にラッチさせるべきかを決定する。一般に、行イネ
ーブル信号／ＲＥは、アクティブ状態で、ＤＲＡＭアレ
イ４０に対して読出し又は書込みアクセスがあるという
ことを意味する。リフレッシュ信号／Ｆは、アクティブ
状態で、アレイ４０をリフレッシュすべきであり従って
行デコーダ５２が行リフレッシュアドレスデータをラッ
チしなければならないということを意味する。しかしな
がら、行キル信号がアクティブであるならば、制御論理
回路１１６からの上記２つの出力は非アクティブ状態に
あり、行デコーダ５２がいずれのアドレスをもラッチし
ないようにしている。行がラッチ又はデコードされない
ので、ＤＲＡＭサブアレイ４０はアクセスされず、破壊
読出しもなく、プレチャージ又はリフレッシュを開始す
る必要はない。制御論理回路１１６の「行アドレスイネ
ーブル」及び「リフレッシュアドレスイネーブル」の各
出力は、それぞれリード線７３及び７４を介して、行デ
コーダ５２に結合されている。
【００８３】図５は、好ましくは、列キル検出回路１２
０を含み、好ましくは以下の入力信号、即ち、行イネー
ブル信号／ＲＥ、書込み／読出し信号Ｗ／Ｒ、列アドレ
スラッチ信号／ＣＡＬ、及び書込みイネーブル信号／Ｗ
Ｅを受信する。検出回路１２０は、好ましくは、列アド
レス制御回路１２４に結合されて、これにその出力を付
与し、行キル回路１１２と同様に作動する。検出回路１
２０は、有効列アドレスが受信されたかどうかを検出す
る。
０を含み、好ましくは以下の入力信号、即ち、行イネー
ブル信号／ＲＥ、書込み／読出し信号Ｗ／Ｒ、列アドレ
スラッチ信号／ＣＡＬ、及び書込みイネーブル信号／Ｗ
Ｅを受信する。検出回路１２０は、好ましくは、列アド
レス制御回路１２４に結合されて、これにその出力を付
与し、行キル回路１１２と同様に作動する。検出回路１
２０は、有効列アドレスが受信されたかどうかを検出す
る。
【００８４】列アドレス制御回路１２４は又、好ましく
は以下の入力信号、即ち、「ヒット／ミス」信号、書込
み／読出し信号Ｗ／Ｒ、行イネーブル信号／ＲＥ、及び
列キル信号を入力する。これらの入力に基づいて、制御
回路１２４は列読出し又は列書込みのいずれを行うべき
かを決定する。制御回路１２４は、４つの出力を生成す
るが、そのうちＲＯＫ（「読出しＯＫ」）信号、ロード
イネーブル信号、及びＷＯＫ（「書込みＯＫ」）信号
は、図５に示したように、それぞれリード線１２６、１
２７、１２８を介して、列読出し／書込み制御装置１３
０に出力される。さらに、リード線１２７は、ロードマ
ルチプレクサ制御装置１３４にも結合されていることが
望ましい。制御装置１２４の第四の出力（列アドレスイ
ネーブル信号）は、リード線７８を介して、列デコーダ
６０に入力される。
は以下の入力信号、即ち、「ヒット／ミス」信号、書込
み／読出し信号Ｗ／Ｒ、行イネーブル信号／ＲＥ、及び
列キル信号を入力する。これらの入力に基づいて、制御
回路１２４は列読出し又は列書込みのいずれを行うべき
かを決定する。制御回路１２４は、４つの出力を生成す
るが、そのうちＲＯＫ（「読出しＯＫ」）信号、ロード
イネーブル信号、及びＷＯＫ（「書込みＯＫ」）信号
は、図５に示したように、それぞれリード線１２６、１
２７、１２８を介して、列読出し／書込み制御装置１３
０に出力される。さらに、リード線１２７は、ロードマ
ルチプレクサ制御装置１３４にも結合されていることが
望ましい。制御装置１２４の第四の出力（列アドレスイ
ネーブル信号）は、リード線７８を介して、列デコーダ
６０に入力される。
【００８５】列読出し／書込み制御装置１３０は又、別
の入力として書込みイネーブル信号／ＷＥ及び列アドレ
スラッチ信号／ＣＡＬを受信する。制御装置１３０は、
それぞれリード線７９及び７７を介して、出力Ｙre及び
Ｙweを列デコーダ６０に出力することが望ましい。
の入力として書込みイネーブル信号／ＷＥ及び列アドレ
スラッチ信号／ＣＡＬを受信する。制御装置１３０は、
それぞれリード線７９及び７７を介して、出力Ｙre及び
Ｙweを列デコーダ６０に出力することが望ましい。
【００８６】ロードマルチプレクサ制御装置１３４は、
入力として好ましくは、アドレスビットＡ10及びＲＥ／
を受信する。制御装置１３４の出力、即ちＬＯＡＤ１及
びＬＯＡＤ２は、例示したようにそれぞれリード線８０
を介して、マルチプレクサ４８に結合されている。
入力として好ましくは、アドレスビットＡ10及びＲＥ／
を受信する。制御装置１３４の出力、即ちＬＯＡＤ１及
びＬＯＡＤ２は、例示したようにそれぞれリード線８０
を介して、マルチプレクサ４８に結合されている。
【００８７】図６を参照すると、電界効果トランジスタ
が例示されているが、他の型のトランジスタ又はスイッ
チ素子を使用してもよい。図６において、第一の相補的
なビット線対ＢＩＴ０と／ＢＩＴ０及び第二の相補的な
ビット線対ＢＩＴ１と／ＢＩＴ１は、図３のＤＲＡＭサ
ブアレイ４０（ここでは図示せず）に結合されると共
に、それぞれ書込み（入力）トランジスタＴIN2 、Ｔ
IN1 、ＴIN3 、ＴIN4 のソース−ドレン間通路の一方の
側に結合されている。トランジスタＴIN1 、ＴIN2、Ｔ
IN3 、ＴIN4 のソース−ドレン間通路の他方の側は、選
定回路出力バス９７に結合されている。バス９７は、例
示的にＤIN0 、／ＤIN0 ，ＤIN1 、／ＤIN1より成る。
トランジスタＴIN1 、ＴIN2 、ＴIN3 、ＴIN4 のゲート
電極は、ＹＷバス６２に結合されている。
が例示されているが、他の型のトランジスタ又はスイッ
チ素子を使用してもよい。図６において、第一の相補的
なビット線対ＢＩＴ０と／ＢＩＴ０及び第二の相補的な
ビット線対ＢＩＴ１と／ＢＩＴ１は、図３のＤＲＡＭサ
ブアレイ４０（ここでは図示せず）に結合されると共
に、それぞれ書込み（入力）トランジスタＴIN2 、Ｔ
IN1 、ＴIN3 、ＴIN4 のソース−ドレン間通路の一方の
側に結合されている。トランジスタＴIN1 、ＴIN2、Ｔ
IN3 、ＴIN4 のソース−ドレン間通路の他方の側は、選
定回路出力バス９７に結合されている。バス９７は、例
示的にＤIN0 、／ＤIN0 ，ＤIN1 、／ＤIN1より成る。
トランジスタＴIN1 、ＴIN2 、ＴIN3 、ＴIN4 のゲート
電極は、ＹＷバス６２に結合されている。
【００８８】各ビット線は、電界効果トランジスタ或い
は他のスイッチ素子により、行レジスタのスタティック
ＲＡＭセルに選択的に結合されているので、選択的にデ
カップル（ｄｅｃｏｕｐｌｅ）することができる。かく
して、ビット線対ＢＩＴ０と／ＢＩＴ０及びＢＩＴ１と
／ＢＩＴ１、及びＤＲＡＭアレイの列を表すビット線
も、ロードトランジスタＴLOAD1 、ＴLOAD2 、
ＴLOAD3 、ＴLOAD4 のソース−ドレン間通路のより近い
側に結合されることが望ましい。ＴLOAD2 とＴLOAD1 の
ゲート電極は、ＴLOAD3 とＴLOAD4 のゲート電極のよう
に結合されることが好ましい。図６のＤＲＡＭアレイか
らより離隔したＴLOAD1 及びＴLOAD4 の側部に位置する
ソース−ドレン通路は、インバータ１４２の入力部に結
合されると共に互いに結合され、更には出力トランジス
タＴOUT2のゲート電極にも結合されている。同様に位置
するトランジスタＴLOAD2 及びＴLOAD3 の電極は、イン
バータ１４２の出力部及びインバータ１４４の入力部に
結合されると共に互いに結合され、更には出力トランジ
スタのゲート電極にも結合されている。出力トランジス
タＴOUT2及びＴOUT4の各ソース−ドレン間通路は、接地
電位に結合されている。ＴOUT2及びＴOUT4の他方の各電
極は、ＴOUT1及びＴOUT3の各電極にそれぞれ結合されて
いる。出力トランジスタＴOUT1及びＴOUT3の一方の各電
極は、互いに結合されると共に、好ましくはＹｒを伝導
するリード線６１に結合されている。ＴOUT1及びＴOUT3
の他方の各電極は、バス５７にそれぞれ結合されてい
る。
は他のスイッチ素子により、行レジスタのスタティック
ＲＡＭセルに選択的に結合されているので、選択的にデ
カップル（ｄｅｃｏｕｐｌｅ）することができる。かく
して、ビット線対ＢＩＴ０と／ＢＩＴ０及びＢＩＴ１と
／ＢＩＴ１、及びＤＲＡＭアレイの列を表すビット線
も、ロードトランジスタＴLOAD1 、ＴLOAD2 、
ＴLOAD3 、ＴLOAD4 のソース−ドレン間通路のより近い
側に結合されることが望ましい。ＴLOAD2 とＴLOAD1 の
ゲート電極は、ＴLOAD3 とＴLOAD4 のゲート電極のよう
に結合されることが好ましい。図６のＤＲＡＭアレイか
らより離隔したＴLOAD1 及びＴLOAD4 の側部に位置する
ソース−ドレン通路は、インバータ１４２の入力部に結
合されると共に互いに結合され、更には出力トランジス
タＴOUT2のゲート電極にも結合されている。同様に位置
するトランジスタＴLOAD2 及びＴLOAD3 の電極は、イン
バータ１４２の出力部及びインバータ１４４の入力部に
結合されると共に互いに結合され、更には出力トランジ
スタのゲート電極にも結合されている。出力トランジス
タＴOUT2及びＴOUT4の各ソース−ドレン間通路は、接地
電位に結合されている。ＴOUT2及びＴOUT4の他方の各電
極は、ＴOUT1及びＴOUT3の各電極にそれぞれ結合されて
いる。出力トランジスタＴOUT1及びＴOUT3の一方の各電
極は、互いに結合されると共に、好ましくはＹｒを伝導
するリード線６１に結合されている。ＴOUT1及びＴOUT3
の他方の各電極は、バス５７にそれぞれ結合されてい
る。
【００８９】回路の動作 以下、好ましい実施例の動作をより詳細に説明する。行
イネーブル信号／ＲＥが主選定入力信号であることが望
ましい。チップ選定信号／Ｓが低レベルにある間に行イ
ネーブル信号ＲＥが送出されると、好ましくは、チップ
上の全ての回路（ａｌｌ ｏｎ−ｃｈｉｐ ｃｉｒｃｕ
ｉｔｒｙ）が起動される。チップ選定信号／Ｓが高レベ
ルにあるとき、ＥＤＲＡＭ３４は好適なスタンドバイモ
ードにある。しかしながら、チップがスタンドバイモー
ドにある間に、リフレッシュ信号／Ｆを送出してもよ
い。
イネーブル信号／ＲＥが主選定入力信号であることが望
ましい。チップ選定信号／Ｓが低レベルにある間に行イ
ネーブル信号ＲＥが送出されると、好ましくは、チップ
上の全ての回路（ａｌｌ ｏｎ−ｃｈｉｐ ｃｉｒｃｕ
ｉｔｒｙ）が起動される。チップ選定信号／Ｓが高レベ
ルにあるとき、ＥＤＲＡＭ３４は好適なスタンドバイモ
ードにある。しかしながら、チップがスタンドバイモー
ドにある間に、リフレッシュ信号／Ｆを送出してもよ
い。
【００９０】本発明の速度の高速化（ｓｐｅｅｄ ｇａ
ｉｎ ）を実現するために、行アドレス比較段階にルッ
クアヘッド手法を適用することが望ましい。これは、比
較前に開始されるアクセスサイクルにより生じる時間遅
延を除去するために行われる。ルックアヘッド手法に
は、正の行アドレスセットアップ時間が必要となる。直
前の行アドレスと現在の行アドレスとの間の実際の比較
は、短いセットアップ時間の間に行われる。これによ
り、比較器１０８は、アドレスのヒット（一致）が生じ
たかどうかを、行イネーブル信号／ＲＥの立ち下がり点
の近くで判定することができる。各アドレスがＥＤＲＡ
Ｍ３４に入力される前に緩衝（ｂｕｆｆｅｒ）される場
合には、最近読出された行アドレスと比較される現在の
行アドレスは緩衝されないことが望ましい。各アドレス
がチップ上に存在する場合、従来の緩衝法が使用され
る。しかしながら、好ましい実施例の比較器経路は、緩
衝することなくアドレスピンから直接にその信号を取り
出す。このアプローチにより、行イネーブル／ＲＥ信号
の高レベルから低レベルへの遷移前に、高速アドレス比
較が可能となる。
ｉｎ ）を実現するために、行アドレス比較段階にルッ
クアヘッド手法を適用することが望ましい。これは、比
較前に開始されるアクセスサイクルにより生じる時間遅
延を除去するために行われる。ルックアヘッド手法に
は、正の行アドレスセットアップ時間が必要となる。直
前の行アドレスと現在の行アドレスとの間の実際の比較
は、短いセットアップ時間の間に行われる。これによ
り、比較器１０８は、アドレスのヒット（一致）が生じ
たかどうかを、行イネーブル信号／ＲＥの立ち下がり点
の近くで判定することができる。各アドレスがＥＤＲＡ
Ｍ３４に入力される前に緩衝（ｂｕｆｆｅｒ）される場
合には、最近読出された行アドレスと比較される現在の
行アドレスは緩衝されないことが望ましい。各アドレス
がチップ上に存在する場合、従来の緩衝法が使用され
る。しかしながら、好ましい実施例の比較器経路は、緩
衝することなくアドレスピンから直接にその信号を取り
出す。このアプローチにより、行イネーブル／ＲＥ信号
の高レベルから低レベルへの遷移前に、高速アドレス比
較が可能となる。
【００９１】アドレス多重化ＤＲＡＭは、通常、ゼロナ
ノ秒のセットアップ時間とゼロでないホールド時間を有
する。ここに説明する好ましい実施例は、好ましくはゼ
ロナノ秒のホールド時間を有する。行イネーブル信号／
ＲＥをゼロナノ秒のホールド時間で実行することによ
り、好ましくは当該信号をアドレス多重化信号として用
いることができる。ユーザ又はシステムは、当該データ
がＥＤＲＡＭから読出された正確な時間を知るために、
各アドレスを比較することが望ましい。
ノ秒のセットアップ時間とゼロでないホールド時間を有
する。ここに説明する好ましい実施例は、好ましくはゼ
ロナノ秒のホールド時間を有する。行イネーブル信号／
ＲＥをゼロナノ秒のホールド時間で実行することによ
り、好ましくは当該信号をアドレス多重化信号として用
いることができる。ユーザ又はシステムは、当該データ
がＥＤＲＡＭから読出された正確な時間を知るために、
各アドレスを比較することが望ましい。
【００９２】図３を参照すると、行アドレス制御論理回
路７２は、バス７１と結合されると共に、書込みイネー
ブル信号／ＷＥ、書込み／読出し信号Ｗ／Ｒ、行イネー
ブル信号／ＲＥ、リフレッシュ信号／Ｆ、チップ選定信
号／Ｓ、及び列アドレスラッチ信号／ＣＡＬを受信す
る。これらの入力は、図４に示すように、行アドレス制
御論理回路７２の内部で処理（カップル：ｃｏｕｐｌ
ｅ）される。行アドレスラッチ制御回路１００は、有効
読出しサイクルが開始された場合にのみ、行アドレスラ
ッチ回路１０４にイネーブル信号を送出する。行アドレ
スラッチ制御回路１００は、行イネーブル信号／ＲＥが
高レベルから低レベルへ移行するとき、リフレッシュ信
号／Ｆ及び列アドレスラッチ信号／ＣＡＬが高レベルに
あり且つチップ選定信号及び書込み／読出し信号Ｗ／Ｒ
が低レベルにある場合に、このイネーブル信号を送出す
ることが好ましい。リード線１０１を介して伝送される
このイネーブル信号により、行アドレスラッチ回路１０
４は、好ましくはバス７１を介して入力され、最近（最
後に）読出された行アドレスをラッチすることができ
る。最近読出された行アドレスのラッチは、有効読出し
サイクル中に行われることが望ましい。
路７２は、バス７１と結合されると共に、書込みイネー
ブル信号／ＷＥ、書込み／読出し信号Ｗ／Ｒ、行イネー
ブル信号／ＲＥ、リフレッシュ信号／Ｆ、チップ選定信
号／Ｓ、及び列アドレスラッチ信号／ＣＡＬを受信す
る。これらの入力は、図４に示すように、行アドレス制
御論理回路７２の内部で処理（カップル：ｃｏｕｐｌ
ｅ）される。行アドレスラッチ制御回路１００は、有効
読出しサイクルが開始された場合にのみ、行アドレスラ
ッチ回路１０４にイネーブル信号を送出する。行アドレ
スラッチ制御回路１００は、行イネーブル信号／ＲＥが
高レベルから低レベルへ移行するとき、リフレッシュ信
号／Ｆ及び列アドレスラッチ信号／ＣＡＬが高レベルに
あり且つチップ選定信号及び書込み／読出し信号Ｗ／Ｒ
が低レベルにある場合に、このイネーブル信号を送出す
ることが好ましい。リード線１０１を介して伝送される
このイネーブル信号により、行アドレスラッチ回路１０
４は、好ましくはバス７１を介して入力され、最近（最
後に）読出された行アドレスをラッチすることができ
る。最近読出された行アドレスのラッチは、有効読出し
サイクル中に行われることが望ましい。
【００９３】行アドレスラッチ回路１０４は、好ましく
は、ラッチされたアドレスを比較器１０８に出力する。
比較器１０８は、行アドレスラッチ回路１０４から付与
される最近読出された行アドレスを、バス１０９を介し
て入力される現在の緩衝されていない（ｕｎｂｕｆｆｅ
ｒｅｄ）アドレスと比較することが好ましい。比較器１
０８から出力されるヒット／ミス信号の状態は、好まし
くは、比較されるアドレスの同等性によって決定され
る。
は、ラッチされたアドレスを比較器１０８に出力する。
比較器１０８は、行アドレスラッチ回路１０４から付与
される最近読出された行アドレスを、バス１０９を介し
て入力される現在の緩衝されていない（ｕｎｂｕｆｆｅ
ｒｅｄ）アドレスと比較することが好ましい。比較器１
０８から出力されるヒット／ミス信号の状態は、好まし
くは、比較されるアドレスの同等性によって決定され
る。
【００９４】ヒット／ミス信号は、リード線７５を介し
て行キル回路１１２に供給される。書込みイネーブル信
号／ＷＥ、チップ選定信号／Ｓ、書込み／読出し信号Ｗ
／Ｒ及び列アドレスラッチ信号／ＣＡＬが有効な入力組
み合わせ状態にない場合、或いはヒット／ミス信号が活
動状態にある場合、行キル制御論理回路１１６は、他の
入力の状態に係わりなく、リード線１１３を介して非活
動状態となる。しかしながら、リード線７３又は７４
は、行イネーブル信号／ＲＥ及びリフレッシュ信号／Ｆ
の状態に応じて、更にはリード線１１３が非活動状態に
ある場合に、活動状態となる。リード線７３及び７４は
図３の行デコーダ５２に結合され、好ましくは行デコー
ダ内へのアドレスのラッチを制御する。
て行キル回路１１２に供給される。書込みイネーブル信
号／ＷＥ、チップ選定信号／Ｓ、書込み／読出し信号Ｗ
／Ｒ及び列アドレスラッチ信号／ＣＡＬが有効な入力組
み合わせ状態にない場合、或いはヒット／ミス信号が活
動状態にある場合、行キル制御論理回路１１６は、他の
入力の状態に係わりなく、リード線１１３を介して非活
動状態となる。しかしながら、リード線７３又は７４
は、行イネーブル信号／ＲＥ及びリフレッシュ信号／Ｆ
の状態に応じて、更にはリード線１１３が非活動状態に
ある場合に、活動状態となる。リード線７３及び７４は
図３の行デコーダ５２に結合され、好ましくは行デコー
ダ内へのアドレスのラッチを制御する。
【００９５】メモリアレイ４０をリフレッシュするため
に、リフレッシュ信号／Ｆは行イネーブル信号／ＲＥに
応じてポーリングされることが好ましい。リフレッシュ
信号／Ｆが行イネーブル信号／ＲＥの立ち下がり縁部に
より低レベルとして検出されると、好ましくは、内部リ
フレッシュサイクルが実行される。リフレッシュアドレ
スカウンタ６８は、デコーダ５２に行アドレスフィール
ドを供給する。リフレッシュアドレスカウンタ６８は、
次のリフレッシュ信号／Ｆ型のリフレッシュサイクルに
備えて、行イネーブル信号／ＲＥサイクルの終わりに増
分されることが望ましい。アドレスＡ0 −Ａ10の全ての
二値組み合わせは、１６ミリ秒毎にリフレッシュされる
ことが望ましい。また、アドレスビットＡ10は、好まし
くは循環する必要はないが、行アドレスのセットアップ
時間及びホールド時間を通じて有効でなくてはならな
い。
に、リフレッシュ信号／Ｆは行イネーブル信号／ＲＥに
応じてポーリングされることが好ましい。リフレッシュ
信号／Ｆが行イネーブル信号／ＲＥの立ち下がり縁部に
より低レベルとして検出されると、好ましくは、内部リ
フレッシュサイクルが実行される。リフレッシュアドレ
スカウンタ６８は、デコーダ５２に行アドレスフィール
ドを供給する。リフレッシュアドレスカウンタ６８は、
次のリフレッシュ信号／Ｆ型のリフレッシュサイクルに
備えて、行イネーブル信号／ＲＥサイクルの終わりに増
分されることが望ましい。アドレスＡ0 −Ａ10の全ての
二値組み合わせは、１６ミリ秒毎にリフレッシュされる
ことが望ましい。また、アドレスビットＡ10は、好まし
くは循環する必要はないが、行アドレスのセットアップ
時間及びホールド時間を通じて有効でなくてはならな
い。
【００９６】図４に示したように、リフレッシュ信号発
生器１５０には、好ましくは、リフレッシュ信号／Ｆ及
び行イネーブル信号ＲＥを入力する。行イネーブル信号
／ＲＥが高レベルから低レベルへと移行する時、リフレ
ッシュ信号／Ｆは活動状態にあることが望ましい。活動
状態にある場合のリフレッシュ信号発生器１５０の出力
は、装置が行リフレッシュを行っているとき、図３のリ
フレッシュアドレスカウンタ６８に与えられて、これを
インクリメントする。カウンタ６８の値は、好ましく
は、デコーダ５２に連続的に供給される。
生器１５０には、好ましくは、リフレッシュ信号／Ｆ及
び行イネーブル信号ＲＥを入力する。行イネーブル信号
／ＲＥが高レベルから低レベルへと移行する時、リフレ
ッシュ信号／Ｆは活動状態にあることが望ましい。活動
状態にある場合のリフレッシュ信号発生器１５０の出力
は、装置が行リフレッシュを行っているとき、図３のリ
フレッシュアドレスカウンタ６８に与えられて、これを
インクリメントする。カウンタ６８の値は、好ましく
は、デコーダ５２に連続的に供給される。
【００９７】デコーダ５２は、リード線７３及び７４の
状態に応じて、リード線６９により供給されるリフレッ
シュアドレスか、バス７１により供給される現在の行ア
ドレスのいずれかを、ラッチ及びデコードする。デコー
ダ５２及びセンス増幅器４４は、従来技術で公知のよう
にＤＲＡＭサブアレイ４０と連通し、複数のリード線４
１を介してビット値を入出力する。
状態に応じて、リード線６９により供給されるリフレッ
シュアドレスか、バス７１により供給される現在の行ア
ドレスのいずれかを、ラッチ及びデコードする。デコー
ダ５２及びセンス増幅器４４は、従来技術で公知のよう
にＤＲＡＭサブアレイ４０と連通し、複数のリード線４
１を介してビット値を入出力する。
【００９８】図６に示したように、別のアクセスサイク
ルを以下説明する。読出しサイクル中にヒットが存在す
る場合、ロード信号ＬＯＡＤ１及びＬＯＡＤ２は活動状
態にないことが望ましい。これにより、ロードトランジ
スタＴLOAD1 、ＴLOAD2 、ＴLOAD3 、ＴLOAD4 をオフに
することができるので、ビット線対ＢＩＴ０と／ＢＩＴ
０及びＢＩＴ１ ／ＢＩＴ１からインバータ１４２及び
１４４をデカップリング（ｄｅｃｏｕｐｌｉｎｇ）する
ことができる。図６には、リード線４１から構成されて
インバータ１４２及び１４４に結合された２組のビット
線対が示されている。本発明の範囲は、２組のビット線
対に対する一対のインバータという構成比に限定される
ものではない。
ルを以下説明する。読出しサイクル中にヒットが存在す
る場合、ロード信号ＬＯＡＤ１及びＬＯＡＤ２は活動状
態にないことが望ましい。これにより、ロードトランジ
スタＴLOAD1 、ＴLOAD2 、ＴLOAD3 、ＴLOAD4 をオフに
することができるので、ビット線対ＢＩＴ０と／ＢＩＴ
０及びＢＩＴ１ ／ＢＩＴ１からインバータ１４２及び
１４４をデカップリング（ｄｅｃｏｕｐｌｉｎｇ）する
ことができる。図６には、リード線４１から構成されて
インバータ１４２及び１４４に結合された２組のビット
線対が示されている。本発明の範囲は、２組のビット線
対に対する一対のインバータという構成比に限定される
ものではない。
【００９９】列書込みアドレス信号ＹＷは、非活動状態
のままであり、入力トランジスタＴIN1 、ＴIN2 、Ｔ
IN3 、ＴIN4 をオフに維持している。かくして、ＤＲＡ
Ｍサブアレイ４０（図６には図示せず）は、読出しから
分離される。この分離によりサブアレイ４０は破壊的に
放電し、サブアレイ４０への別のアクセスが通常の場合
より迅速に生じる。列読出しアドレス信号ＹＲは活動状
態にあり、好ましくは出力トランジスタＴOUT1及びＴ
OUT3を励起して、ゲート（ベース）におけるデータをリ
ード線ｄOUT 及び／ｄOUT 上で転置させる。サブアレイ
４０への書込みは、インバータ１４２及び１４４がデカ
ップリングされ且つ読出されている時に行われる。
のままであり、入力トランジスタＴIN1 、ＴIN2 、Ｔ
IN3 、ＴIN4 をオフに維持している。かくして、ＤＲＡ
Ｍサブアレイ４０（図６には図示せず）は、読出しから
分離される。この分離によりサブアレイ４０は破壊的に
放電し、サブアレイ４０への別のアクセスが通常の場合
より迅速に生じる。列読出しアドレス信号ＹＲは活動状
態にあり、好ましくは出力トランジスタＴOUT1及びＴ
OUT3を励起して、ゲート（ベース）におけるデータをリ
ード線ｄOUT 及び／ｄOUT 上で転置させる。サブアレイ
４０への書込みは、インバータ１４２及び１４４がデカ
ップリングされ且つ読出されている時に行われる。
【０１００】読み出しがミスヒットの場合には、ロード
トランジスタＴLOAD1 、ＴLOAD2 、ＴLOAD3 、ＴLOAD4
は、活動状態にあるロード信号ＬＯＡＤ１及びＬＯＡＤ
２によりオンとなる。これにより、リード線４１のいず
れかのビット線対を介して伝送されたデータを、インバ
ータ対１４２及び１４４に書き込む。この場合、読出し
サイクルは上述したように進行する。
トランジスタＴLOAD1 、ＴLOAD2 、ＴLOAD3 、ＴLOAD4
は、活動状態にあるロード信号ＬＯＡＤ１及びＬＯＡＤ
２によりオンとなる。これにより、リード線４１のいず
れかのビット線対を介して伝送されたデータを、インバ
ータ対１４２及び１４４に書き込む。この場合、読出し
サイクルは上述したように進行する。
【０１０１】書込みサイクルにミスヒットがある場合に
は、ロード信号ＬＯＡＤ１及びＬＯＡＤ２はロードトラ
ンジスタＴLOAD1 、ＴLOAD2 、ＴLOAD3 、ＴLOAD4 を励
起しないことが望ましい。代わりに、列書込みイネーブ
ル信号ＹＷが、入力トランジスタＴIN1 、ＴIN2 、Ｔ
IN3 、ＴIN4 を励起する。これにより、バス９７を介し
て供給されたデータをＤＲＡＭサブアレイ４０に入力す
ることができる。この書込みが生じると、デカップリン
グされたインバータ１４２及び１４４の読出しが行われ
る。
は、ロード信号ＬＯＡＤ１及びＬＯＡＤ２はロードトラ
ンジスタＴLOAD1 、ＴLOAD2 、ＴLOAD3 、ＴLOAD4 を励
起しないことが望ましい。代わりに、列書込みイネーブ
ル信号ＹＷが、入力トランジスタＴIN1 、ＴIN2 、Ｔ
IN3 、ＴIN4 を励起する。これにより、バス９７を介し
て供給されたデータをＤＲＡＭサブアレイ４０に入力す
ることができる。この書込みが生じると、デカップリン
グされたインバータ１４２及び１４４の読出しが行われ
る。
【０１０２】書込みサイクルにヒット信号がある場合に
は、ロード信号ＬＯＡＤ１及びＬＯＡＤ２がロードトラ
ンジスタＴLOAD1 、ＴLOAD2 、ＴLOAD3 、ＴLOAD4 を励
起する点を除いて、上述した書込みミスヒット信号の工
程と同様である。バス９７を介して供給されたデータ
は、次に、サブアレイ４０とインバータ１４２及び１４
４の両方に書き込まれる。インバータ１４２及び１４４
の読み取りは、このサイクルの間に行われる。
は、ロード信号ＬＯＡＤ１及びＬＯＡＤ２がロードトラ
ンジスタＴLOAD1 、ＴLOAD2 、ＴLOAD3 、ＴLOAD4 を励
起する点を除いて、上述した書込みミスヒット信号の工
程と同様である。バス９７を介して供給されたデータ
は、次に、サブアレイ４０とインバータ１４２及び１４
４の両方に書き込まれる。インバータ１４２及び１４４
の読み取りは、このサイクルの間に行われる。
【０１０３】ユーザが、読み取るべきデータをインバー
タ１４２及び１４４により維持することを決定すると、
これらのインバータの読み取りは、行イネーブル／ＲＥ
型のサイクルを開始することなく達成することができ
る。後述するように、ユーザはチップ選定信号／Ｓと出
力イネーブル信号／Ｇを励起すると共に、有効列アドレ
スを提供する必要がある。このように、インバータ１４
２及び１４４上に維持されたデータは、単に列読出しア
ドレス信号ＹＲで出力トランジスタＴOUT1及びＴOUT3を
励起するだけで、読出すことができる。
タ１４２及び１４４により維持することを決定すると、
これらのインバータの読み取りは、行イネーブル／ＲＥ
型のサイクルを開始することなく達成することができ
る。後述するように、ユーザはチップ選定信号／Ｓと出
力イネーブル信号／Ｇを励起すると共に、有効列アドレ
スを提供する必要がある。このように、インバータ１４
２及び１４４上に維持されたデータは、単に列読出しア
ドレス信号ＹＲで出力トランジスタＴOUT1及びＴOUT3を
励起するだけで、読出すことができる。
【０１０４】更に、この非／ＲＥ型のサイクルが進行す
る場合、ＤＲＡＭが／Ｆ型リフレッシュを行っている
間、或いはＤＲＡＭが読出し／書込みサイクルに続いて
プレチャージ段階にある間に、ＤＲＡＭサブアレイ４０
は同時に且つ非同期的にアクセスされることが望まし
い。これは、ロードトランジスタＴLOAD1 、ＴLOAD2 、
ＴLOAD3 、ＴLOAD4 が非活動状態にあり、インバータ１
４２及び１４４をリード線４１のビット線対からデカッ
プリングしている故に、可能である。
る場合、ＤＲＡＭが／Ｆ型リフレッシュを行っている
間、或いはＤＲＡＭが読出し／書込みサイクルに続いて
プレチャージ段階にある間に、ＤＲＡＭサブアレイ４０
は同時に且つ非同期的にアクセスされることが望まし
い。これは、ロードトランジスタＴLOAD1 、ＴLOAD2 、
ＴLOAD3 、ＴLOAD4 が非活動状態にあり、インバータ１
４２及び１４４をリード線４１のビット線対からデカッ
プリングしている故に、可能である。
【０１０５】ここで図３を参照すると、データがリード
線５７（図示例では４ビット線対の幅を有する）を介し
て供給されると、出力データバッファ６４はバス８１及
び出力イネーブル信号／Ｇによりイネーブルされること
ができる。データは更に、バス６５（図示例では４ビッ
ト幅）に送出される。バッファ６４は又、出力データを
送出することが好ましい。
線５７（図示例では４ビット線対の幅を有する）を介し
て供給されると、出力データバッファ６４はバス８１及
び出力イネーブル信号／Ｇによりイネーブルされること
ができる。データは更に、バス６５（図示例では４ビッ
ト幅）に送出される。バッファ６４は又、出力データを
送出することが好ましい。
【０１０６】ここで、図３の列アドレス制御論理回路７
６と図５を参照して、列アドレス制御論理回路７６の好
ましい動作をより詳細に説明する。列キル検出器１２０
は、行イネーブル信号／ＲＥ、書込み／読出し信号Ｗ／
Ｒ、列アドレスラッチ信号／ＣＡＬ、書込みイネーブル
信号／ＷＥの各入力の状態が無効書込みサイクルにある
とき、活動状態になる。列キル検出器１２０により生成
された信号は、最終的に、図３の列検出器６０における
列アドレスのラッチを不能にする。
６と図５を参照して、列アドレス制御論理回路７６の好
ましい動作をより詳細に説明する。列キル検出器１２０
は、行イネーブル信号／ＲＥ、書込み／読出し信号Ｗ／
Ｒ、列アドレスラッチ信号／ＣＡＬ、書込みイネーブル
信号／ＷＥの各入力の状態が無効書込みサイクルにある
とき、活動状態になる。列キル検出器１２０により生成
された信号は、最終的に、図３の列検出器６０における
列アドレスのラッチを不能にする。
【０１０７】列アドレス制御回路１２４は、リード線１
２６上に読出しイネーブル信号を、リード線７８上に列
アドレスイネーブル信号を、リード線１２７上にロード
イネーブル信号を、リード線１２８上に書込みイネーブ
ル信号を生成する。これらの信号の生成は、行イネーブ
ル信号／ＲＥが移行するとき、ヒット／ミス信号、読出
し／書込みＷ／Ｒ信号の状態、及び検出器１２０の出力
に応答することが望ましい。列キル検出器１２０へのト
グル入力即ち列アドレスラッチ信号／ＣＡＬがリード線
７８上の列アドレスイネーブル信号をトグルさせること
に留意されたい。トグルリード線７８を介して、図３の
列検出器６０内のラッチ回路（図示せず）をイネーブル
する。このラッチ回路をイネーブルすることにより、図
３の行レジスタ５６への高速ページモード或いはスタテ
ィックカラムモードのアクセスが可能となる。スタティ
ックカラムモードにおける動作では、行アドレスが前の
サイクルと同じままであっても、アクセス時間のペナル
ティなしに、次の行イネーブル信号／ＲＥサイクルに移
行できる。
２６上に読出しイネーブル信号を、リード線７８上に列
アドレスイネーブル信号を、リード線１２７上にロード
イネーブル信号を、リード線１２８上に書込みイネーブ
ル信号を生成する。これらの信号の生成は、行イネーブ
ル信号／ＲＥが移行するとき、ヒット／ミス信号、読出
し／書込みＷ／Ｒ信号の状態、及び検出器１２０の出力
に応答することが望ましい。列キル検出器１２０へのト
グル入力即ち列アドレスラッチ信号／ＣＡＬがリード線
７８上の列アドレスイネーブル信号をトグルさせること
に留意されたい。トグルリード線７８を介して、図３の
列検出器６０内のラッチ回路（図示せず）をイネーブル
する。このラッチ回路をイネーブルすることにより、図
３の行レジスタ５６への高速ページモード或いはスタテ
ィックカラムモードのアクセスが可能となる。スタティ
ックカラムモードにおける動作では、行アドレスが前の
サイクルと同じままであっても、アクセス時間のペナル
ティなしに、次の行イネーブル信号／ＲＥサイクルに移
行できる。
【０１０８】データラッチにより、システムがデータを
保持し続ける必要がなくなるので、外部に書込みデータ
ポストラッチ回路を設ける必要もなくなる。更に、デー
タラッチをキャッシュメモリのデカップリングと並行し
て行うことにより、多くの書込み／読出し状況におい
て、例えば奇偶語インターリーブ構成に対して連続的で
且つ待ち状態のない動作を達成できる。データラッチ回
路８８で入力データがラッチされると、装置はデータ入
力ピンＤの論理状態を無視することができる。これによ
り、内部物理書込みと並行してキャッシュ内容へのその
後のアクセスが可能となる。
保持し続ける必要がなくなるので、外部に書込みデータ
ポストラッチ回路を設ける必要もなくなる。更に、デー
タラッチをキャッシュメモリのデカップリングと並行し
て行うことにより、多くの書込み／読出し状況におい
て、例えば奇偶語インターリーブ構成に対して連続的で
且つ待ち状態のない動作を達成できる。データラッチ回
路８８で入力データがラッチされると、装置はデータ入
力ピンＤの論理状態を無視することができる。これによ
り、内部物理書込みと並行してキャッシュ内容へのその
後のアクセスが可能となる。
【０１０９】書込みサイクル中に列アドレスラッチ信号
／ＣＡＬを使用することにより、有効列アドレスが存在
する前に、書込みイネーブル信号／ＷＥによりラッチさ
れた入力データを早期に入力することができる。この結
果、システムが外部書込み入力を行う必要がなくなる。
その後の書込みは、別の列アドレス入力で行う必要があ
る。列読出し／書込み制御装置１３０は、リード線７７
及び７９を介して、図３の列デコーダ６０が読出し或い
は書込みのいずれかの列アドレスを図６の回路に付与す
ることを許可する出力を生成する。リード線７７及び７
９は、書込み／読出し信号Ｗ／Ｒにより制御される入力
リード線１２６及び１２８が活動状態にあり、且つ入力
／ＣＡＬ及び／ＷＥが活動状態にある場合、活動状態と
なる。
／ＣＡＬを使用することにより、有効列アドレスが存在
する前に、書込みイネーブル信号／ＷＥによりラッチさ
れた入力データを早期に入力することができる。この結
果、システムが外部書込み入力を行う必要がなくなる。
その後の書込みは、別の列アドレス入力で行う必要があ
る。列読出し／書込み制御装置１３０は、リード線７７
及び７９を介して、図３の列デコーダ６０が読出し或い
は書込みのいずれかの列アドレスを図６の回路に付与す
ることを許可する出力を生成する。リード線７７及び７
９は、書込み／読出し信号Ｗ／Ｒにより制御される入力
リード線１２６及び１２８が活動状態にあり、且つ入力
／ＣＡＬ及び／ＷＥが活動状態にある場合、活動状態と
なる。
【０１１０】列アドレス制御装置１２４からのリード線
１２７上の出力即ちロードイネーブル信号により、列読
出し／書込み制御装置１３４は、図３のマルチプレクサ
４８へ付与されるＬＯＡＤ１又はＬＯＡＤ２信号を生成
することを許可される。ＬＯＡＤ１又はＬＯＡＤ２信号
は、行イネーブル信号／ＲＥが移行するとき、入力Ａ10
の状態により決定される。
１２７上の出力即ちロードイネーブル信号により、列読
出し／書込み制御装置１３４は、図３のマルチプレクサ
４８へ付与されるＬＯＡＤ１又はＬＯＡＤ２信号を生成
することを許可される。ＬＯＡＤ１又はＬＯＡＤ２信号
は、行イネーブル信号／ＲＥが移行するとき、入力Ａ10
の状態により決定される。
【０１１１】ここで図３を参照すると、列デコーダ６０
は、リード線７８が活動状態にあるとき、バス７１によ
り付与されるアドレスをラッチするが、このアドレスは
その後デコードされる。列デコーダ６０は、メモリ読出
しを反映して、リード線７９が活動状態にあるとき、複
数のリード線６１を介して活動信号を行レジスタ５６に
伝送する。好ましくは、行デコーダ６０は、メモリ書込
みを反映して、リード線７７が活動状態にあるとき、リ
ード線６２を介して活動信号をマルチプレクサ４８に送
出する。
は、リード線７８が活動状態にあるとき、バス７１によ
り付与されるアドレスをラッチするが、このアドレスは
その後デコードされる。列デコーダ６０は、メモリ読出
しを反映して、リード線７９が活動状態にあるとき、複
数のリード線６１を介して活動信号を行レジスタ５６に
伝送する。好ましくは、行デコーダ６０は、メモリ書込
みを反映して、リード線７７が活動状態にあるとき、リ
ード線６２を介して活動信号をマルチプレクサ４８に送
出する。
【０１１２】ここでデータ入力経路について説明する
と、バス８３上の入力データは、マスクラッチ回路８４
とデータラッチ回路８８に供給される。バス８３の幅
は、好ましくは４ビットである。マスクラッチ回路８４
は、行イネーブル信号／ＲＥが移行するとき、マスク入
力データを捕捉する。マスク入力データは、アドレスさ
れた４メモリビット以下でユーザが書き込む必要がある
ときに使用される。ラッチデータ回路８８は、書込みイ
ネーブル信号／ＷＥが活動状態になると、入力データを
捕捉する。ラッチ回路８４及び８８の出力は、列アドレ
スラッチ信号／ＣＡＬ及び書込みイネーブル信号／ＷＥ
と共に、データマスク回路９２に入力される。データマ
スク回路９２は又、好ましくは幅４ビットのバス８１と
結合されている。データマスク回路９２は、マスクラッ
チ回路８４によりマスクされていないデータラッチ回路
８８からのデータを出力する。マスクされたビットは、
所定の状態でデータ選定回路９６に出力される。
と、バス８３上の入力データは、マスクラッチ回路８４
とデータラッチ回路８８に供給される。バス８３の幅
は、好ましくは４ビットである。マスクラッチ回路８４
は、行イネーブル信号／ＲＥが移行するとき、マスク入
力データを捕捉する。マスク入力データは、アドレスさ
れた４メモリビット以下でユーザが書き込む必要がある
ときに使用される。ラッチデータ回路８８は、書込みイ
ネーブル信号／ＷＥが活動状態になると、入力データを
捕捉する。ラッチ回路８４及び８８の出力は、列アドレ
スラッチ信号／ＣＡＬ及び書込みイネーブル信号／ＷＥ
と共に、データマスク回路９２に入力される。データマ
スク回路９２は又、好ましくは幅４ビットのバス８１と
結合されている。データマスク回路９２は、マスクラッ
チ回路８４によりマスクされていないデータラッチ回路
８８からのデータを出力する。マスクされたビットは、
所定の状態でデータ選定回路９６に出力される。
【０１１３】装置が１ビット幅のメモリとして使用され
る場合には、「４から１」デコーダ８２は、好ましくは
行アドレスビットＡ9 及びＡ10により決定される選定信
号をバス８１を介して出力する。この時、データマスク
回路９２は、バス８１の状態により決定される選定ビッ
トを出力する。バス９４を介して伝送された４つの入力
ビットのうち、２つが好ましくは行アドレスビットＡ10
の状態に基づいて選定される。これらの選定されたビッ
ト及び選定されないビットは、書込み及びロードマルチ
プレクサ４８に出力されることが望ましい。
る場合には、「４から１」デコーダ８２は、好ましくは
行アドレスビットＡ9 及びＡ10により決定される選定信
号をバス８１を介して出力する。この時、データマスク
回路９２は、バス８１の状態により決定される選定ビッ
トを出力する。バス９４を介して伝送された４つの入力
ビットのうち、２つが好ましくは行アドレスビットＡ10
の状態に基づいて選定される。これらの選定されたビッ
ト及び選定されないビットは、書込み及びロードマルチ
プレクサ４８に出力されることが望ましい。
【０１１４】行及び列アドレスが多重化されていない場
合には、アドレスされた行及び列は同時に提示されても
よい。ヒットが生じる行イネーブル信号／ＲＥの読出し
アクセスにかかるアクセス時間は、行イネーブル信号／
ＲＥが表明されない行レジスタアクセスの場合と同じで
ある。行イネーブル信号／ＲＥが内部的に終端でヒット
する場合は、行レジスタ５６はＤＲＡＭアレイ４０に連
結されず、列アドレスが利用可能となると直ちにアクセ
スされ得る。
合には、アドレスされた行及び列は同時に提示されても
よい。ヒットが生じる行イネーブル信号／ＲＥの読出し
アクセスにかかるアクセス時間は、行イネーブル信号／
ＲＥが表明されない行レジスタアクセスの場合と同じで
ある。行イネーブル信号／ＲＥが内部的に終端でヒット
する場合は、行レジスタ５６はＤＲＡＭアレイ４０に連
結されず、列アドレスが利用可能となると直ちにアクセ
スされ得る。
【０１１５】前述の説明が本発明の好ましい実施例に関
するものであり、本発明の精神及び範囲を逸脱すること
なく種々の変形或いは変更が可能であることは理解され
よう。
するものであり、本発明の精神及び範囲を逸脱すること
なく種々の変形或いは変更が可能であることは理解され
よう。
【図１】従来技術に係るキャッシュ回路のブロック図で
ある。
ある。
【図２】本発明に係る回路の実施例を示すブロック図で
ある。
ある。
【図３】図２の実施例の詳細図である。
【図４】好ましくは図３に含まれる行アドレス制御論理
回路の詳細図である。
回路の詳細図である。
【図５】図３に含まれる列アドレス制御論理回路の詳細
図である。
図である。
【図６】図２の実施例のメモリアレイと行レジスタのイ
ンタフェースの詳細図である。
ンタフェースの詳細図である。
１２：キャッシュ制御装置 １４：キャッシュメモ
リ １６：マルチプレクサ ２０，２２，２４，２
６：ＤＲＡＭ ３０：ＣＰＵ ３２：制御論理回路 ３４：ＥＤＲＡＭ ４０：センス増幅器 ４１，４５，５３，５７，６１，６９，７０，７３，７
４，７５，７７，７８，７９，１０１，１１３，１２
６，１２７，１２８：リード線 ４８：書込み／ロードマルチプレクサ ４９：出力リード線 ５２：行デコーダ／ア
ドレスラッチ回路 ５６：行レジスタ ６０：列レコーダ ６４：出力データバッファ ６５：出力バス ６８：リフレッシュアドレスカウンタ ６９，８０，８３，９４，９７，１０９：バス ７１：アドレスバス ７２：行アドレス制御
論理回路 ７６：列アドレス制御論理回路 ８１：選定バス ８２：ワン−オブ−フォーデコーダ １４０，１４２：インバータ ８４：マスクラッチ回
路 ８８：データラッチ回路 ９２：データマスク回
路 ９６：データ選定回路 １００：行アドレスラ
ッチ制御回路 １０４：行アドレスラッチ回路 １０８：比較器 １１２：行キル回路 １１６：行キル制御論
理回路 １２０：検出回路 １２４：列アドレス制
御回路 １３０：列読出し／書込み制御装置 １３４：ロードマルチプレクサ制御装置 １５０：リフレッシュ信号発生器
リ １６：マルチプレクサ ２０，２２，２４，２
６：ＤＲＡＭ ３０：ＣＰＵ ３２：制御論理回路 ３４：ＥＤＲＡＭ ４０：センス増幅器 ４１，４５，５３，５７，６１，６９，７０，７３，７
４，７５，７７，７８，７９，１０１，１１３，１２
６，１２７，１２８：リード線 ４８：書込み／ロードマルチプレクサ ４９：出力リード線 ５２：行デコーダ／ア
ドレスラッチ回路 ５６：行レジスタ ６０：列レコーダ ６４：出力データバッファ ６５：出力バス ６８：リフレッシュアドレスカウンタ ６９，８０，８３，９４，９７，１０９：バス ７１：アドレスバス ７２：行アドレス制御
論理回路 ７６：列アドレス制御論理回路 ８１：選定バス ８２：ワン−オブ−フォーデコーダ １４０，１４２：インバータ ８４：マスクラッチ回
路 ８８：データラッチ回路 ９２：データマスク回
路 ９６：データ選定回路 １００：行アドレスラ
ッチ制御回路 １０４：行アドレスラッチ回路 １０８：比較器 １１２：行キル回路 １１６：行キル制御論
理回路 １２０：検出回路 １２４：列アドレス制
御回路 １３０：列読出し／書込み制御装置 １３４：ロードマルチプレクサ制御装置 １５０：リフレッシュ信号発生器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロナルド・エイチ・サルトーレ アメリカ合衆国，コロラド州 80132，コ ロラド・スプリングス，ワー・イーグル・ ドライブ 1165 (72)発明者 ドナルド・ジー・キャリガン アメリカ合衆国，コロラド州 80132，モ ニュメント，スクラブ・オーク・サークル 425 (72)発明者 オスカー・フレデリック・ジョーンズ・ジ ュニア アメリカ合衆国，コロラド州 80919，コ ロラド・スプリングス，サンタイド・プレ イス 7235 (72)発明者 ケネス・ジェイ・モブレイ アメリカ合衆国，コロラド州 80908，コ ロラド・スプリングス，レミントン・ロー ド 17070
Claims (20)
- 【請求項１】 集積回路上に形成されたダイナミックＲ
ＡＭメモリセルのアレイと、 前記集積回路上に形成されて前記アレイと結合されたラ
ンダムアクセスキャッシュメモリとを備えたことを特徴
とする記憶装置。 - 【請求項２】 前記キャッシュメモリが、前記アレイ内
に埋設され或いは前記アレイと共に埋設された複数のス
タティックＲＡＭセルを含み、前記スタティックＲＡＭ
セルが前記アレイに選択的に結合されていることを特徴
とする請求項１記載の記憶装置。 - 【請求項３】 さらに、前記スタティックＲＡＭセルと
前記ダイナミックＲＡＭアレイとの間に結合されたデカ
ップリング（ｄｅｃｏｕｐｌｉｎｇ）回路を有し、それ
により前記スタティックＲＡＭセルを、前記ダイナミッ
クＲＡＭアレイ内の動作とは実質的に独立に、アクセス
可能であることを特徴とする請求項２記載の記憶装置。 - 【請求項４】 前記デカップリング回路が、複数のトラ
ンジスタを含み、 各トランジスタが、前記スタティックＲＡＭセルのそれ
ぞれと前記アレイからの対応するビット線との間に形成
されて導電率が制御可能な経路を有し、 さらに、対応する制御信号を受信するために、前記各ト
ランジスタにそれぞれ制御電極を結合したことを特徴と
する請求項３記載の記憶装置。 - 【請求項５】 さらに、前記複数のトランジスタに前記
制御信号を付与するための、これらトランジスタに結合
したロード制御回路を備えたことを特徴とする請求項４
記載の記憶装置。 - 【請求項６】 前記スタティックＲＡＭセルが、前記ダ
イナミックＲＡＭアレイのビット線の少なくとも幾つか
に対応する少なくとも１つの行レジスタを含むことを特
徴とする請求項３記載の記憶装置。 - 【請求項７】 前記ダイナミックＲＡＭセルのアレイ
が、複数のダイナミックＲＡＭサブアレイとして配設さ
れ、 前記スタティックＲＡＭセルが複数の行レジスタとして
配設され、 前記行レジスタの少なくとも幾つかが、隣接したダイナ
ミックＲＡＭサブアレイの間に配設されていることを特
徴とする請求項６記載の記憶装置。 - 【請求項８】 前記行レジスタが、その対応するダイナ
ミックＲＡＭアレイに隣接して位置決めされていること
を特徴とする請求項６記載の記憶装置。 - 【請求項９】 前記アレイをアクセスすることなく前記
キャッシュをアクセスするために、キャッシュアクセス
回路を備えたことを特徴とする請求項１記載の記憶装
置。 - 【請求項１０】 最近読み出された行アドレスラッチ回
路を備えたことを特徴とする請求項１記載の記憶装置。 - 【請求項１１】 前記アレイがアクセスされている間、
前記ランダムアクセスキャッシュメモリをアクセス可能
であることを特徴とする請求項１記載の記憶装置。 - 【請求項１２】 メモリアレイと、 前記メモリアレイ内に集積され且つ前記メモリアレイに
結合されたキャッシュと、 前記メモリアレイに結合された列アドレスラッチ回路
と、 前記列アドレスラッチ回路に結合されたアドレス入力部
と、 前記キャッシュ及び前記アドレス入力部とに結合された
最近読み出された行アドレスラッチ回路と、 前記最近読み出された行アドレスラッチ回路と前記アド
レス入力部とに結合された比較器と、 前記メモリアレイと前記アドレス入力部とに結合された
行アドレスラッチ回路と、 前記メモリアレイに結合されたリフレッシュカウンタ
と、 前記メモリアレイと前記キャッシュとに接続された入出
力制御回路と、 前記入出力回路に結合された出力部とを備えたことを特
徴とする記憶装置。 - 【請求項１３】 さらに、マスク可能な複数の入出力デ
ータラインを備えたことを特徴とする請求項１２記載の
記憶装置。 - 【請求項１４】 ランダムアクセス形式で集積回路のキ
ャッシュメモリから読出す工程と、 前記読出し工程と同時に、前記キャッシュメモリから集
積回路メモリアレイをデカップリングする工程と、 前記読出し工程と同時的に且つ非同期的に前記メモリア
レイを動作させる工程とを備えたことを特徴とする記憶
装置にアクセスする方法。 - 【請求項１５】 前記非同期的にメモリアレイを動作さ
せる工程が、前記キャッシュメモリから前記読出しを行
う間に、前記メモリアレイをプレチャージする工程を含
むことを特徴とする請求項１４記載の方法。 - 【請求項１６】 前記非同期的にメモリアレイを動作さ
せる工程が、前記キャッシュメモリから前記読出しを行
う間に、前記メモリアレイをリフレッシュする工程を含
むことを特徴とする請求項１４記載の方法。 - 【請求項１７】 行アドレスを入力する工程と、 前記行アドレスを最近読出された行アドレスと比較する
工程と、 前記行アドレスと前記最近読み出された行アドレスが等
しい場合に、主選定入力信号を内部的に終端させ、キャ
ッシュから読出し、更に、前記キャッシュから出力する
工程とを備えたことを特徴とする記憶装置にアクセスす
る方法。 - 【請求項１８】 さらに、前記行アドレスと前記最近読
み出された行アドレスとが等しくない場合に、メインメ
モリから前記キャッシュにデータを伝送する工程と、 最近読み出された行アドレスの記憶位置に前記行アドレ
スを格納する工程と、 前記キャッシュを読出す工程と、 前記キャッシュからデータを出力する工程と、を備えた
ことを特徴とする請求項１５記載の方法。 - 【請求項１９】 さらに、前記行アドレスが前記最近読
み出された行アドレスに等しくない場合に、デ−タをメ
インメモリに書き込む工程を備えたことを特徴とする請
求項１５記載の方法。 - 【請求項２０】 さらに、前記行アドレスが前記最近読
み出された行アドレスに等しい場合に、データをあるメ
インメモリとあるキャッシュとに書込む工程を備えたこ
とを特徴とする請求項１５記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US82421192A | 1992-01-22 | 1992-01-22 | |
| US07/824211 | 1992-01-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05274859A true JPH05274859A (ja) | 1993-10-22 |
| JP2851503B2 JP2851503B2 (ja) | 1999-01-27 |
Family
ID=25240869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP850093A Expired - Fee Related JP2851503B2 (ja) | 1992-01-22 | 1993-01-21 | 集積回路記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (6) | US5699317A (ja) |
| EP (2) | EP0895162A3 (ja) |
| JP (1) | JP2851503B2 (ja) |
| DE (1) | DE69324508T2 (ja) |
Families Citing this family (192)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0895162A3 (en) * | 1992-01-22 | 1999-11-10 | Enhanced Memory Systems, Inc. | Enhanced dram with embedded registers |
| JP3614428B2 (ja) * | 1992-02-28 | 2005-01-26 | 沖電気工業株式会社 | キャッシュメモリ装置 |
| EP0654168B1 (en) | 1992-08-10 | 2001-10-31 | Monolithic System Technology, Inc. | Fault-tolerant hierarchical bus system |
| AU7049694A (en) * | 1993-06-14 | 1995-01-03 | Rambus Inc. | Method and apparatus for writing to memory components |
| JP3305056B2 (ja) * | 1993-08-31 | 2002-07-22 | 沖電気工業株式会社 | ダイナミックｒａｍ |
| US6320778B1 (en) | 1994-01-06 | 2001-11-20 | Oki Electric Industry Co., Ltd. | Semiconductor memory with built-in cache |
| US5596521A (en) | 1994-01-06 | 1997-01-21 | Oki Electric Industry Co., Ltd. | Semiconductor memory with built-in cache |
| US5544101A (en) * | 1994-03-28 | 1996-08-06 | Texas Instruments Inc. | Memory device having a latching multiplexer and a multiplexer block therefor |
| EP0681279B1 (en) * | 1994-05-03 | 2001-07-18 | Sun Microsystems, Inc. | Frame buffer random access memory and system |
| GB9424100D0 (en) * | 1994-11-29 | 1995-01-18 | Accelerix Ltd | Improved memory devices |
| JPH10143428A (ja) * | 1996-11-07 | 1998-05-29 | Nec Niigata Ltd | 省電力用のメモリ制御システムおよびメモリ制御回路 |
| JP3352577B2 (ja) * | 1995-12-21 | 2002-12-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記憶装置 |
| US5875451A (en) * | 1996-03-14 | 1999-02-23 | Enhanced Memory Systems, Inc. | Computer hybrid memory including DRAM and EDRAM memory components, with secondary cache in EDRAM for DRAM |
| US5835442A (en) * | 1996-03-22 | 1998-11-10 | Enhanced Memory Systems, Inc. | EDRAM with integrated generation and control of write enable and column latch signals and method for making same |
| US5838631A (en) | 1996-04-19 | 1998-11-17 | Integrated Device Technology, Inc. | Fully synchronous pipelined ram |
| US5748547A (en) * | 1996-05-24 | 1998-05-05 | Shau; Jeng-Jye | High performance semiconductor memory devices having multiple dimension bit lines |
| US20050036363A1 (en) * | 1996-05-24 | 2005-02-17 | Jeng-Jye Shau | High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines |
| US6023745A (en) * | 1996-08-08 | 2000-02-08 | Neomagic Corporation | Scoreboarding for DRAM access within a multi-array DRAM device using simultaneous activate and read/write accesses |
| US6230235B1 (en) * | 1996-08-08 | 2001-05-08 | Apache Systems, Inc. | Address lookup DRAM aging |
| US6104658A (en) * | 1996-08-08 | 2000-08-15 | Neomagic Corporation | Distributed DRAM refreshing |
| US6044433A (en) * | 1996-08-09 | 2000-03-28 | Micron Technology, Inc. | DRAM cache |
| JP3547570B2 (ja) * | 1996-08-20 | 2004-07-28 | 沖電気工業株式会社 | アドレスデコード回路 |
| US6167486A (en) | 1996-11-18 | 2000-12-26 | Nec Electronics, Inc. | Parallel access virtual channel memory system with cacheable channels |
| US6101579A (en) * | 1997-03-07 | 2000-08-08 | Mitsubishi Semiconductor America, Inc. | Multi-port memory device having masking registers |
| US5946262A (en) * | 1997-03-07 | 1999-08-31 | Mitsubishi Semiconductor America, Inc. | RAM having multiple ports sharing common memory locations |
| US5835932A (en) * | 1997-03-13 | 1998-11-10 | Silicon Aquarius, Inc. | Methods and systems for maintaining data locality in a multiple memory bank system having DRAM with integral SRAM |
| US5978282A (en) * | 1997-04-03 | 1999-11-02 | Texas Instruments Incorporated | Low power line system and method |
| US5991851A (en) * | 1997-05-02 | 1999-11-23 | Enhanced Memory Systems, Inc. | Enhanced signal processing random access memory device utilizing a DRAM memory array integrated with an associated SRAM cache and internal refresh control |
| US6678790B1 (en) * | 1997-06-09 | 2004-01-13 | Hewlett-Packard Development Company, L.P. | Microprocessor chip having a memory that is reconfigurable to function as on-chip main memory or an on-chip cache |
| US6286062B1 (en) * | 1997-07-01 | 2001-09-04 | Micron Technology, Inc. | Pipelined packet-oriented memory system having a unidirectional command and address bus and a bidirectional data bus |
| JP3092558B2 (ja) * | 1997-09-16 | 2000-09-25 | 日本電気株式会社 | 半導体集積回路装置 |
| US6008821A (en) * | 1997-10-10 | 1999-12-28 | International Business Machines Corporation | Embedded frame buffer system and synchronization method |
| US7237036B2 (en) | 1997-10-14 | 2007-06-26 | Alacritech, Inc. | Fast-path apparatus for receiving data corresponding a TCP connection |
| US6687758B2 (en) | 2001-03-07 | 2004-02-03 | Alacritech, Inc. | Port aggregation for network connections that are offloaded to network interface devices |
| US6658480B2 (en) | 1997-10-14 | 2003-12-02 | Alacritech, Inc. | Intelligent network interface system and method for accelerated protocol processing |
| US7284070B2 (en) * | 1997-10-14 | 2007-10-16 | Alacritech, Inc. | TCP offload network interface device |
| US7174393B2 (en) | 2000-12-26 | 2007-02-06 | Alacritech, Inc. | TCP/IP offload network interface device |
| US7185266B2 (en) | 2003-02-12 | 2007-02-27 | Alacritech, Inc. | Network interface device for error detection using partial CRCS of variable length message portions |
| US7167927B2 (en) | 1997-10-14 | 2007-01-23 | Alacritech, Inc. | TCP/IP offload device with fast-path TCP ACK generating and transmitting mechanism |
| US8621101B1 (en) | 2000-09-29 | 2013-12-31 | Alacritech, Inc. | Intelligent network storage interface device |
| US6697868B2 (en) | 2000-02-28 | 2004-02-24 | Alacritech, Inc. | Protocol processing stack for use with intelligent network interface device |
| US7089326B2 (en) | 1997-10-14 | 2006-08-08 | Alacritech, Inc. | Fast-path processing for receiving data on TCP connection offload devices |
| US7076568B2 (en) | 1997-10-14 | 2006-07-11 | Alacritech, Inc. | Data communication apparatus for computer intelligent network interface card which transfers data between a network and a storage device according designated uniform datagram protocol socket |
| US7133940B2 (en) | 1997-10-14 | 2006-11-07 | Alacritech, Inc. | Network interface device employing a DMA command queue |
| US6434620B1 (en) | 1998-08-27 | 2002-08-13 | Alacritech, Inc. | TCP/IP offload network interface device |
| US8539112B2 (en) | 1997-10-14 | 2013-09-17 | Alacritech, Inc. | TCP/IP offload device |
| US6427171B1 (en) | 1997-10-14 | 2002-07-30 | Alacritech, Inc. | Protocol processing stack for use with intelligent network interface device |
| US6807581B1 (en) | 2000-09-29 | 2004-10-19 | Alacritech, Inc. | Intelligent network storage interface system |
| US6470415B1 (en) | 1999-10-13 | 2002-10-22 | Alacritech, Inc. | Queue system involving SRAM head, SRAM tail and DRAM body |
| US8782199B2 (en) | 1997-10-14 | 2014-07-15 | A-Tech Llc | Parsing a packet header |
| US6389479B1 (en) | 1997-10-14 | 2002-05-14 | Alacritech, Inc. | Intelligent network interface device and system for accelerated communication |
| US6427173B1 (en) | 1997-10-14 | 2002-07-30 | Alacritech, Inc. | Intelligent network interfaced device and system for accelerated communication |
| US6591302B2 (en) | 1997-10-14 | 2003-07-08 | Alacritech, Inc. | Fast-path apparatus for receiving data corresponding to a TCP connection |
| US6226680B1 (en) | 1997-10-14 | 2001-05-01 | Alacritech, Inc. | Intelligent network interface system method for protocol processing |
| US6757746B2 (en) | 1997-10-14 | 2004-06-29 | Alacritech, Inc. | Obtaining a destination address so that a network interface device can write network data without headers directly into host memory |
| US7042898B2 (en) | 1997-10-14 | 2006-05-09 | Alacritech, Inc. | Reducing delays associated with inserting a checksum into a network message |
| US6226709B1 (en) * | 1997-10-24 | 2001-05-01 | Compaq Computer Corporation | Memory refresh control system |
| US6321318B1 (en) * | 1997-12-31 | 2001-11-20 | Texas Instruments Incorporated | User-configurable on-chip program memory system |
| EP0933781A3 (en) * | 1998-02-02 | 1999-08-11 | International Business Machines Corporation | Integrated circuit |
| US6246630B1 (en) | 1998-02-02 | 2001-06-12 | International Business Machines Corporation | Intra-unit column address increment system for memory |
| US6263398B1 (en) * | 1998-02-10 | 2001-07-17 | Ramtron International Corporation | Integrated circuit memory device incorporating a non-volatile memory array and a relatively faster access time memory cache |
| US6038177A (en) * | 1998-02-23 | 2000-03-14 | Texas Instruments Incorporated | Data pipeline interrupt scheme for preventing data disturbances |
| US6115320A (en) * | 1998-02-23 | 2000-09-05 | Integrated Device Technology, Inc. | Separate byte control on fully synchronous pipelined SRAM |
| JP2000011640A (ja) * | 1998-06-23 | 2000-01-14 | Nec Corp | 半導体記憶装置 |
| US6349376B1 (en) * | 1998-07-07 | 2002-02-19 | Micron Technology, Inc. | Method for decoding addresses using comparison with range previously decoded |
| US7664883B2 (en) | 1998-08-28 | 2010-02-16 | Alacritech, Inc. | Network interface device that fast-path processes solicited session layer read commands |
| US6526471B1 (en) * | 1998-09-18 | 2003-02-25 | Digeo, Inc. | Method and apparatus for a high-speed memory subsystem |
| US6504780B2 (en) * | 1998-10-01 | 2003-01-07 | Monolithic System Technology, Inc. | Method and apparatus for completely hiding refresh operations in a dram device using clock division |
| US6415353B1 (en) | 1998-10-01 | 2002-07-02 | Monolithic System Technology, Inc. | Read/write buffers for complete hiding of the refresh of a semiconductor memory and method of operating same |
| US6707743B2 (en) | 1998-10-01 | 2004-03-16 | Monolithic System Technology, Inc. | Method and apparatus for completely hiding refresh operations in a DRAM device using multiple clock division |
| US5999474A (en) | 1998-10-01 | 1999-12-07 | Monolithic System Tech Inc | Method and apparatus for complete hiding of the refresh of a semiconductor memory |
| US6898140B2 (en) | 1998-10-01 | 2005-05-24 | Monolithic System Technology, Inc. | Method and apparatus for temperature adaptive refresh in 1T-SRAM compatible memory using the subthreshold characteristics of MOSFET transistors |
| US6075740A (en) * | 1998-10-27 | 2000-06-13 | Monolithic System Technology, Inc. | Method and apparatus for increasing the time available for refresh for 1-t SRAM compatible devices |
| DE19951677B4 (de) * | 1998-10-30 | 2006-04-13 | Fujitsu Ltd., Kawasaki | Halbleiterspeichervorrichtung |
| US6453398B1 (en) * | 1999-04-07 | 2002-09-17 | Mitsubishi Electric Research Laboratories, Inc. | Multiple access self-testing memory |
| US6381684B1 (en) | 1999-04-26 | 2002-04-30 | Integrated Device Technology, Inc. | Quad data rate RAM |
| KR100384056B1 (ko) * | 1999-06-03 | 2003-05-14 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 장치의 데이터 출력버퍼 |
| JP4106811B2 (ja) * | 1999-06-10 | 2008-06-25 | 富士通株式会社 | 半導体記憶装置及び電子装置 |
| US6449690B1 (en) * | 1999-06-25 | 2002-09-10 | Hewlett-Packard Company | Caching method using cache data stored in dynamic RAM embedded in logic chip and cache tag stored in static RAM external to logic chip |
| TW434538B (en) * | 1999-07-28 | 2001-05-16 | Sunplus Technology Co Ltd | Cache data access memory structure |
| US6388939B1 (en) * | 1999-09-30 | 2002-05-14 | Cypress Semiconductor Corp. | Dual port sram |
| US6538928B1 (en) | 1999-10-12 | 2003-03-25 | Enhanced Memory Systems Inc. | Method for reducing the width of a global data bus in a memory architecture |
| US6708254B2 (en) | 1999-11-10 | 2004-03-16 | Nec Electronics America, Inc. | Parallel access virtual channel memory system |
| FR2801388B1 (fr) * | 1999-11-19 | 2003-12-12 | St Microelectronics Sa | Procede de commande de memoire dram rapide et controleur adapte |
| FR2802012B1 (fr) * | 1999-12-07 | 2002-02-15 | St Microelectronics Sa | Memoire dram rapide |
| US6151236A (en) * | 2000-02-29 | 2000-11-21 | Enhanced Memory Systems, Inc. | Enhanced bus turnaround integrated circuit dynamic random access memory device |
| US6366502B1 (en) * | 2000-06-05 | 2002-04-02 | Stmicroelectronics Limited | Circuitry for reading from and writing to memory cells |
| US6711043B2 (en) | 2000-08-14 | 2004-03-23 | Matrix Semiconductor, Inc. | Three-dimensional memory cache system |
| US6545891B1 (en) * | 2000-08-14 | 2003-04-08 | Matrix Semiconductor, Inc. | Modular memory device |
| US6765813B2 (en) * | 2000-08-14 | 2004-07-20 | Matrix Semiconductor, Inc. | Integrated systems using vertically-stacked three-dimensional memory cells |
| US6862654B1 (en) * | 2000-08-17 | 2005-03-01 | Micron Technology, Inc. | Method and system for using dynamic random access memory as cache memory |
| US8019901B2 (en) | 2000-09-29 | 2011-09-13 | Alacritech, Inc. | Intelligent network storage interface system |
| US6779076B1 (en) | 2000-10-05 | 2004-08-17 | Micron Technology, Inc. | Method and system for using dynamic random access memory as cache memory |
| US6501698B1 (en) | 2000-11-01 | 2002-12-31 | Enhanced Memory Systems, Inc. | Structure and method for hiding DRAM cycle time behind a burst access |
| US6587920B2 (en) | 2000-11-30 | 2003-07-01 | Mosaid Technologies Incorporated | Method and apparatus for reducing latency in a memory system |
| US6892279B2 (en) * | 2000-11-30 | 2005-05-10 | Mosaid Technologies Incorporated | Method and apparatus for accelerating retrieval of data from a memory system with cache by reducing latency |
| KR100381615B1 (ko) * | 2001-01-04 | 2003-04-26 | (주)실리콘세븐 | 디램 캐쉬 메모리를 이용하여 리프레쉬 동작을 숨기는에스램 호환 메모리 |
| US7085186B2 (en) * | 2001-04-05 | 2006-08-01 | Purple Mountain Server Llc | Method for hiding a refresh in a pseudo-static memory |
| US20020147884A1 (en) * | 2001-04-05 | 2002-10-10 | Michael Peters | Method and circuit for increasing the memory access speed of an enhanced synchronous SDRAM |
| JP2002314166A (ja) * | 2001-04-16 | 2002-10-25 | Nec Corp | 磁気抵抗効果素子及びその製造方法 |
| US6924538B2 (en) | 2001-07-25 | 2005-08-02 | Nantero, Inc. | Devices having vertically-disposed nanofabric articles and methods of making the same |
| US6574130B2 (en) | 2001-07-25 | 2003-06-03 | Nantero, Inc. | Hybrid circuit having nanotube electromechanical memory |
| US6911682B2 (en) | 2001-12-28 | 2005-06-28 | Nantero, Inc. | Electromechanical three-trace junction devices |
| US6835591B2 (en) | 2001-07-25 | 2004-12-28 | Nantero, Inc. | Methods of nanotube films and articles |
| US7259410B2 (en) | 2001-07-25 | 2007-08-21 | Nantero, Inc. | Devices having horizontally-disposed nanofabric articles and methods of making the same |
| US6706402B2 (en) | 2001-07-25 | 2004-03-16 | Nantero, Inc. | Nanotube films and articles |
| US6643165B2 (en) | 2001-07-25 | 2003-11-04 | Nantero, Inc. | Electromechanical memory having cell selection circuitry constructed with nanotube technology |
| US6919592B2 (en) | 2001-07-25 | 2005-07-19 | Nantero, Inc. | Electromechanical memory array using nanotube ribbons and method for making same |
| US7566478B2 (en) | 2001-07-25 | 2009-07-28 | Nantero, Inc. | Methods of making carbon nanotube films, layers, fabrics, ribbons, elements and articles |
| US6757784B2 (en) * | 2001-09-28 | 2004-06-29 | Intel Corporation | Hiding refresh of memory and refresh-hidden memory |
| US7333388B2 (en) * | 2001-10-03 | 2008-02-19 | Infineon Technologies Aktiengesellschaft | Multi-port memory cells |
| US6789169B2 (en) * | 2001-10-04 | 2004-09-07 | Micron Technology, Inc. | Embedded DRAM cache memory and method having reduced latency |
| US6760881B2 (en) | 2001-10-16 | 2004-07-06 | International Business Machines Corporation | Method for combining refresh operation with parity validation in a DRAM-based content addressable memory (CAM) |
| US7176505B2 (en) | 2001-12-28 | 2007-02-13 | Nantero, Inc. | Electromechanical three-trace junction devices |
| US6784028B2 (en) | 2001-12-28 | 2004-08-31 | Nantero, Inc. | Methods of making electromechanical three-trace junction devices |
| US20030121835A1 (en) * | 2001-12-31 | 2003-07-03 | Peter Quartararo | Apparatus for and method of sieving biocompatible adsorbent beaded polymers |
| US6778466B2 (en) | 2002-04-11 | 2004-08-17 | Fujitsu Limited | Multi-port memory cell |
| US7496689B2 (en) | 2002-04-22 | 2009-02-24 | Alacritech, Inc. | TCP/IP offload device |
| US7543087B2 (en) | 2002-04-22 | 2009-06-02 | Alacritech, Inc. | Freeing transmit memory on a network interface device prior to receiving an acknowledgement that transmit data has been received by a remote device |
| US7335395B2 (en) | 2002-04-23 | 2008-02-26 | Nantero, Inc. | Methods of using pre-formed nanotubes to make carbon nanotube films, layers, fabrics, ribbons, elements and articles |
| US6813679B2 (en) | 2002-06-20 | 2004-11-02 | Purple Mountain Server Llc | Method and circuit for increasing the memory access speed of an enhanced synchronous SDRAM |
| US6768661B2 (en) * | 2002-06-27 | 2004-07-27 | Matrix Semiconductor, Inc. | Multiple-mode memory and method for forming same |
| US7028136B1 (en) * | 2002-08-10 | 2006-04-11 | Cisco Technology, Inc. | Managing idle time and performing lookup operations to adapt to refresh requirements or operational rates of the particular associative memory or other devices used to implement the system |
| US6674673B1 (en) | 2002-08-26 | 2004-01-06 | International Business Machines Corporation | Column redundancy system and method for a micro-cell embedded DRAM (e-DRAM) architecture |
| US7191241B2 (en) | 2002-09-27 | 2007-03-13 | Alacritech, Inc. | Fast-path apparatus for receiving data corresponding to a TCP connection |
| US7337241B2 (en) | 2002-09-27 | 2008-02-26 | Alacritech, Inc. | Fast-path apparatus for receiving data corresponding to a TCP connection |
| JP2004139657A (ja) * | 2002-10-17 | 2004-05-13 | Toshiba Corp | 半導体集積回路装置 |
| US7560136B2 (en) | 2003-01-13 | 2009-07-14 | Nantero, Inc. | Methods of using thin metal layers to make carbon nanotube films, layers, fabrics, ribbons, elements and articles |
| US6897572B2 (en) * | 2003-02-21 | 2005-05-24 | Spreadtrum Communications Corporation | Power ring architecture for embedded low drop off voltage regulators |
| US6795364B1 (en) * | 2003-02-28 | 2004-09-21 | Monolithic System Technology, Inc. | Method and apparatus for lengthening the data-retention time of a DRAM device in standby mode |
| JP4439838B2 (ja) * | 2003-05-26 | 2010-03-24 | Ｎｅｃエレクトロニクス株式会社 | 半導体記憶装置及びその制御方法 |
| US7215595B2 (en) * | 2003-11-26 | 2007-05-08 | Infineon Technologies Ag | Memory device and method using a sense amplifier as a cache |
| US6996070B2 (en) | 2003-12-05 | 2006-02-07 | Alacritech, Inc. | TCP/IP offload device with reduced sequential processing |
| US7341765B2 (en) * | 2004-01-27 | 2008-03-11 | Battelle Energy Alliance, Llc | Metallic coatings on silicon substrates, and methods of forming metallic coatings on silicon substrates |
| US7134057B1 (en) | 2004-02-13 | 2006-11-07 | Sun Microsystems, Inc. | Off-pitch column redundancy using dynamic shifters |
| US7054184B2 (en) * | 2004-05-12 | 2006-05-30 | International Business Machines Corporation | Cache late select circuit |
| US7479289B2 (en) * | 2004-07-02 | 2009-01-20 | Medicis Pharmaceutical Corporation | Stable cleanser compositions containing sulfur |
| US7154795B2 (en) * | 2004-07-30 | 2006-12-26 | United Memories, Inc. | Clock signal initiated precharge technique for active memory subarrays in dynamic random access memory (DRAM) devices and other integrated circuit devices incorporating embedded DRAM |
| US8248939B1 (en) | 2004-10-08 | 2012-08-21 | Alacritech, Inc. | Transferring control of TCP connections between hierarchy of processing mechanisms |
| US20060190678A1 (en) * | 2005-02-22 | 2006-08-24 | Butler Douglas B | Static random access memory (SRAM) compatible, high availability memory array and method employing synchronous dynamic random access memory (DRAM) in conjunction with a single DRAM cache and tag |
| US7506100B2 (en) * | 2005-02-23 | 2009-03-17 | United Memories, Inc. | Static random access memory (SRAM) compatible, high availability memory array and method employing synchronous dynamic random access memory (DRAM) in conjunction with a data cache and separate read and write registers and tag blocks |
| US7274618B2 (en) * | 2005-06-24 | 2007-09-25 | Monolithic System Technology, Inc. | Word line driver for DRAM embedded in a logic process |
| US7640398B2 (en) * | 2005-07-11 | 2009-12-29 | Atmel Corporation | High-speed interface for high-density flash with two levels of pipelined cache |
| US7738500B1 (en) | 2005-12-14 | 2010-06-15 | Alacritech, Inc. | TCP timestamp synchronization for network connections that are offloaded to network interface devices |
| DE102006026970B4 (de) * | 2006-06-09 | 2013-01-31 | Qimonda Ag | Integrierter Halbleiterspeicher mit taktgesteuertem Speicherzugriff und Verfahren zum Betreiben eines integrierten Halbleiterspeichers |
| US8135933B2 (en) | 2007-01-10 | 2012-03-13 | Mobile Semiconductor Corporation | Adaptive memory system for enhancing the performance of an external computing device |
| US8086936B2 (en) * | 2007-08-31 | 2011-12-27 | International Business Machines Corporation | Performing error correction at a memory device level that is transparent to a memory channel |
| US7818497B2 (en) * | 2007-08-31 | 2010-10-19 | International Business Machines Corporation | Buffered memory module supporting two independent memory channels |
| US7840748B2 (en) * | 2007-08-31 | 2010-11-23 | International Business Machines Corporation | Buffered memory module with multiple memory device data interface ports supporting double the memory capacity |
| US7584308B2 (en) * | 2007-08-31 | 2009-09-01 | International Business Machines Corporation | System for supporting partial cache line write operations to a memory module to reduce write data traffic on a memory channel |
| US7899983B2 (en) | 2007-08-31 | 2011-03-01 | International Business Machines Corporation | Buffered memory module supporting double the memory device data width in the same physical space as a conventional memory module |
| US7861014B2 (en) * | 2007-08-31 | 2010-12-28 | International Business Machines Corporation | System for supporting partial cache line read operations to a memory module to reduce read data traffic on a memory channel |
| US7865674B2 (en) * | 2007-08-31 | 2011-01-04 | International Business Machines Corporation | System for enhancing the memory bandwidth available through a memory module |
| US8082482B2 (en) * | 2007-08-31 | 2011-12-20 | International Business Machines Corporation | System for performing error correction operations in a memory hub device of a memory module |
| US7996620B2 (en) * | 2007-09-05 | 2011-08-09 | International Business Machines Corporation | High performance pseudo dynamic 36 bit compare |
| US7558887B2 (en) * | 2007-09-05 | 2009-07-07 | International Business Machines Corporation | Method for supporting partial cache line read and write operations to a memory module to reduce read and write data traffic on a memory channel |
| US8019919B2 (en) * | 2007-09-05 | 2011-09-13 | International Business Machines Corporation | Method for enhancing the memory bandwidth available through a memory module |
| US20090144507A1 (en) * | 2007-12-04 | 2009-06-04 | International Business Machines Corporation | APPARATUS AND METHOD FOR IMPLEMENTING REFRESHLESS SINGLE TRANSISTOR CELL eDRAM FOR HIGH PERFORMANCE MEMORY APPLICATIONS |
| US20090144504A1 (en) * | 2007-12-04 | 2009-06-04 | International Business Machines Corporation | STRUCTURE FOR IMPLEMENTING REFRESHLESS SINGLE TRANSISTOR CELL eDRAM FOR HIGH PERFORMANCE MEMORY APPLICATIONS |
| US8024513B2 (en) * | 2007-12-04 | 2011-09-20 | International Business Machines Corporation | Method and system for implementing dynamic refresh protocols for DRAM based cache |
| US8108609B2 (en) * | 2007-12-04 | 2012-01-31 | International Business Machines Corporation | Structure for implementing dynamic refresh protocols for DRAM based cache |
| US7882302B2 (en) * | 2007-12-04 | 2011-02-01 | International Business Machines Corporation | Method and system for implementing prioritized refresh of DRAM based cache |
| US7962695B2 (en) * | 2007-12-04 | 2011-06-14 | International Business Machines Corporation | Method and system for integrating SRAM and DRAM architecture in set associative cache |
| JP5157424B2 (ja) * | 2007-12-26 | 2013-03-06 | 富士通セミコンダクター株式会社 | キャッシュメモリシステム及びキャッシュメモリの制御方法 |
| US7930469B2 (en) | 2008-01-24 | 2011-04-19 | International Business Machines Corporation | System to provide memory system power reduction without reducing overall memory system performance |
| US7925825B2 (en) * | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | System to support a full asynchronous interface within a memory hub device |
| US7925824B2 (en) * | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | System to reduce latency by running a memory channel frequency fully asynchronous from a memory device frequency |
| US8140936B2 (en) * | 2008-01-24 | 2012-03-20 | International Business Machines Corporation | System for a combined error correction code and cyclic redundancy check code for a memory channel |
| US7770077B2 (en) * | 2008-01-24 | 2010-08-03 | International Business Machines Corporation | Using cache that is embedded in a memory hub to replace failed memory cells in a memory subsystem |
| US7925826B2 (en) * | 2008-01-24 | 2011-04-12 | International Business Machines Corporation | System to increase the overall bandwidth of a memory channel by allowing the memory channel to operate at a frequency independent from a memory device frequency |
| US7930470B2 (en) * | 2008-01-24 | 2011-04-19 | International Business Machines Corporation | System to enable a memory hub device to manage thermal conditions at a memory device level transparent to a memory controller |
| US8539513B1 (en) | 2008-04-01 | 2013-09-17 | Alacritech, Inc. | Accelerating data transfer in a virtual computer system with tightly coupled TCP connections |
| US8341286B1 (en) | 2008-07-31 | 2012-12-25 | Alacritech, Inc. | TCP offload send optimization |
| US7894283B2 (en) * | 2008-08-08 | 2011-02-22 | Qimonda Ag | Integrated circuit including selectable address and data multiplexing mode |
| US9306793B1 (en) | 2008-10-22 | 2016-04-05 | Alacritech, Inc. | TCP offload device that batches session layer headers to reduce interrupts as well as CPU copies |
| DE102009006134B4 (de) * | 2009-01-26 | 2017-12-07 | Lear Corp. | Sicherungskasten und Sammelschiene für einen Sicherungskasten |
| US8621413B1 (en) * | 2010-03-12 | 2013-12-31 | Calypto Design Systems, Inc. | System, method, and computer program product for reducing a deactivation function utilizing an optimal reduction |
| KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
| JP5827145B2 (ja) * | 2011-03-08 | 2015-12-02 | 株式会社半導体エネルギー研究所 | 信号処理回路 |
| US9116781B2 (en) * | 2011-10-17 | 2015-08-25 | Rambus Inc. | Memory controller and memory device command protocol |
| US9431064B2 (en) | 2012-11-02 | 2016-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit and cache circuit configuration |
| WO2014158154A1 (en) | 2013-03-28 | 2014-10-02 | Hewlett-Packard Development Company, L.P. | Regulating memory activation rates |
| WO2014178839A1 (en) | 2013-04-30 | 2014-11-06 | Hewlett-Packard Development Company, L.P. | Memory access rate |
| US9721633B2 (en) * | 2013-08-30 | 2017-08-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device with address latch circuit |
| WO2015065426A1 (en) | 2013-10-31 | 2015-05-07 | Hewlett-Packard Development Company, L.P. | Memory access for busy memory |
| US9658277B2 (en) * | 2014-08-20 | 2017-05-23 | Darryl G. Walker | Testing and setting performance parameters in a semiconductor device and method therefor |
| US9281045B1 (en) | 2014-12-16 | 2016-03-08 | Globalfoundries Inc. | Refresh hidden eDRAM memory |
| US9361972B1 (en) * | 2015-03-20 | 2016-06-07 | Intel Corporation | Charge level maintenance in a memory |
| KR102373544B1 (ko) | 2015-11-06 | 2022-03-11 | 삼성전자주식회사 | 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법 |
| US10607692B2 (en) * | 2017-06-29 | 2020-03-31 | SK Hynix Inc. | Serializer and memory device including the same |
| CN111341361A (zh) * | 2020-02-20 | 2020-06-26 | 佛山科学技术学院 | 一种快速响应的中控屏显示方法及装置 |
| US11907402B1 (en) | 2021-04-28 | 2024-02-20 | Wells Fargo Bank, N.A. | Computer-implemented methods, apparatuses, and computer program products for frequency based operations |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607690A (ja) * | 1983-06-24 | 1985-01-16 | Toshiba Corp | 半導体メモリ |
| JPS60258792A (ja) * | 1984-06-04 | 1985-12-20 | Toshiba Corp | ダイナミツクｒａｍ |
| JPS6381692A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 半導体記憶装置 |
| JPH01159891A (ja) * | 1987-12-17 | 1989-06-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH03286495A (ja) * | 1990-03-30 | 1991-12-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
Family Cites Families (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4477739A (en) * | 1975-12-29 | 1984-10-16 | Mostek Corporation | MOSFET Random access memory chip |
| US4241425A (en) * | 1979-02-09 | 1980-12-23 | Bell Telephone Laboratories, Incorporated | Organization for dynamic random access memory |
| JPS6012718B2 (ja) * | 1980-03-28 | 1985-04-03 | 富士通株式会社 | 半導体ダイナミックメモリ |
| US4608668A (en) * | 1981-09-03 | 1986-08-26 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device |
| US4541075A (en) * | 1982-06-30 | 1985-09-10 | International Business Machines Corporation | Random access memory having a second input/output port |
| JPS60115094A (ja) * | 1983-11-16 | 1985-06-21 | Fujitsu Ltd | ダイナミツクランダムアクセスメモリ装置 |
| US4577293A (en) * | 1984-06-01 | 1986-03-18 | International Business Machines Corporation | Distributed, on-chip cache |
| JPH0770222B2 (ja) * | 1984-06-04 | 1995-07-31 | 株式会社日立製作所 | Ｍｏｓスタテイツク型ｒａｍ |
| US4794559A (en) * | 1984-07-05 | 1988-12-27 | American Telephone And Telegraph Company, At&T Bell Laboratories | Content addressable semiconductor memory arrays |
| US4725945A (en) * | 1984-09-18 | 1988-02-16 | International Business Machines Corp. | Distributed cache in dynamic rams |
| US4700330A (en) * | 1985-10-30 | 1987-10-13 | Digital Equipment Corporation | Memory for a digital data processing system including circuit for controlling refresh operations during power-up and power-down conditions |
| JPH0817028B2 (ja) * | 1985-12-06 | 1996-02-21 | 日本電気株式会社 | リフレッシュ信号入力回路 |
| US4894770A (en) * | 1987-06-01 | 1990-01-16 | Massachusetts Institute Of Technology | Set associative memory |
| JP2714944B2 (ja) * | 1987-08-05 | 1998-02-16 | 三菱電機株式会社 | 半導体記憶装置 |
| US5179687A (en) * | 1987-09-26 | 1993-01-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device containing a cache and an operation method thereof |
| US5226147A (en) * | 1987-11-06 | 1993-07-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device for simple cache system |
| US4943944A (en) * | 1987-11-25 | 1990-07-24 | Kabushiki Kaisha Toshiba | Semiconductor memory using dynamic ram cells |
| JPH01146187A (ja) * | 1987-12-02 | 1989-06-08 | Mitsubishi Electric Corp | キヤッシュメモリ内蔵半導体記憶装置 |
| JPH0760595B2 (ja) * | 1988-01-12 | 1995-06-28 | 日本電気株式会社 | 半導体メモリ |
| US5184320A (en) * | 1988-02-12 | 1993-02-02 | Texas Instruments Incorporated | Cached random access memory device and system |
| US5329489A (en) * | 1988-03-31 | 1994-07-12 | Texas Instruments Incorporated | DRAM having exclusively enabled column buffer blocks |
| US4870622A (en) * | 1988-06-24 | 1989-09-26 | Advanced Micro Devices, Inc. | DRAM controller cache |
| US4860325A (en) * | 1988-06-24 | 1989-08-22 | Advanced Micro Devices, Inc. | Counter tester |
| US4995001A (en) * | 1988-10-31 | 1991-02-19 | International Business Machines Corporation | Memory cell and read circuit |
| KR910009555B1 (ko) * | 1989-01-09 | 1991-11-21 | 조경연 | 싱글 포트 듀얼 ram(spdram) |
| EP0385389B1 (en) * | 1989-02-27 | 1995-06-28 | Nec Corporation | Semiconductor integrated circuit memory enabling memory write masking |
| US4989180A (en) * | 1989-03-10 | 1991-01-29 | Board Of Regents, The University Of Texas System | Dynamic memory with logic-in-refresh |
| CA2011518C (en) * | 1989-04-25 | 1993-04-20 | Ronald N. Fortino | Distributed cache dram chip and control method |
| JPH03113794A (ja) * | 1989-09-22 | 1991-05-15 | Toshiba Corp | 半導体記憶装置 |
| US5214610A (en) * | 1989-09-22 | 1993-05-25 | Texas Instruments Incorporated | Memory with selective address transition detection for cache operation |
| JP2777247B2 (ja) * | 1990-01-16 | 1998-07-16 | 三菱電機株式会社 | 半導体記憶装置およびキャッシュシステム |
| US5134616A (en) | 1990-02-13 | 1992-07-28 | International Business Machines Corporation | Dynamic ram with on-chip ecc and optimized bit and word redundancy |
| DE4118804C2 (de) * | 1990-06-08 | 1996-01-04 | Toshiba Kawasaki Kk | Serienzugriff-Speicheranordnung |
| US5359722A (en) | 1990-07-23 | 1994-10-25 | International Business Machines Corporation | Method for shortening memory fetch time relative to memory store time and controlling recovery in a DRAM |
| US5077693A (en) * | 1990-08-06 | 1991-12-31 | Motorola, Inc. | Dynamic random access memory |
| US5249282A (en) * | 1990-11-21 | 1993-09-28 | Benchmarq Microelectronics, Inc. | Integrated cache memory system with primary and secondary cache memories |
| JPH04216392A (ja) * | 1990-12-18 | 1992-08-06 | Mitsubishi Electric Corp | ブロックライト機能を備える半導体記憶装置 |
| EP1050820A3 (en) * | 1990-12-25 | 2001-06-06 | Mitsubishi Denki Kabushiki Kaisha | A semiconductor memory device with a large storage capacity memory and a fast speed memory |
| JPH04307495A (ja) * | 1991-04-04 | 1992-10-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5652723A (en) * | 1991-04-18 | 1997-07-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
| US5148346A (en) * | 1991-09-20 | 1992-09-15 | Conax Florida Corporation | EMI protected water-activated pressurized gas release apparatus |
| EP0895162A3 (en) * | 1992-01-22 | 1999-11-10 | Enhanced Memory Systems, Inc. | Enhanced dram with embedded registers |
| JP2830594B2 (ja) * | 1992-03-26 | 1998-12-02 | 日本電気株式会社 | 半導体メモリ装置 |
| US5390308A (en) * | 1992-04-15 | 1995-02-14 | Rambus, Inc. | Method and apparatus for address mapping of dynamic random access memory |
| US5471601A (en) * | 1992-06-17 | 1995-11-28 | Intel Corporation | Memory device and method for avoiding live lock of a DRAM with cache |
| JP3476231B2 (ja) | 1993-01-29 | 2003-12-10 | 三菱電機エンジニアリング株式会社 | 同期型半導体記憶装置および半導体記憶装置 |
| JP2894170B2 (ja) * | 1993-08-18 | 1999-05-24 | 日本電気株式会社 | メモリ装置 |
| US5381370A (en) * | 1993-08-24 | 1995-01-10 | Cypress Semiconductor Corporation | Memory with minimized redundancy access delay |
| US5539696A (en) | 1994-01-31 | 1996-07-23 | Patel; Vipul C. | Method and apparatus for writing data in a synchronous memory having column independent sections and a method and apparatus for performing write mask operations |
| US5636173A (en) | 1995-06-07 | 1997-06-03 | Micron Technology, Inc. | Auto-precharge during bank selection |
| US5600605A (en) | 1995-06-07 | 1997-02-04 | Micron Technology, Inc. | Auto-activate on synchronous dynamic random access memory |
| US5655105A (en) | 1995-06-30 | 1997-08-05 | Micron Technology, Inc. | Method and apparatus for multiple latency synchronous pipelined dynamic random access memory |
| US5666321A (en) | 1995-09-01 | 1997-09-09 | Micron Technology, Inc. | Synchronous DRAM memory with asynchronous column decode |
| US5587961A (en) | 1996-02-16 | 1996-12-24 | Micron Technology, Inc. | Synchronous memory allowing early read command in write to read transitions |
| US5627791A (en) | 1996-02-16 | 1997-05-06 | Micron Technology, Inc. | Multiple bank memory with auto refresh to specified bank |
-
1993
- 1993-01-14 EP EP98120219A patent/EP0895162A3/en not_active Withdrawn
- 1993-01-14 DE DE69324508T patent/DE69324508T2/de not_active Expired - Fee Related
- 1993-01-14 EP EP93100465A patent/EP0552667B1/en not_active Expired - Lifetime
- 1993-01-21 JP JP850093A patent/JP2851503B2/ja not_active Expired - Fee Related
-
1994
- 1994-10-06 US US08/319,289 patent/US5699317A/en not_active Expired - Lifetime
-
1995
- 1995-06-02 US US08/460,665 patent/US5721862A/en not_active Expired - Lifetime
-
1997
- 1997-07-03 US US08/888,371 patent/US5887272A/en not_active Expired - Lifetime
-
1998
- 1998-10-30 US US09/182,994 patent/US6347357B1/en not_active Expired - Fee Related
-
2001
- 2001-09-24 US US09/962,287 patent/US7370140B2/en not_active Expired - Fee Related
-
2008
- 2008-05-06 US US12/116,097 patent/US20090122619A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607690A (ja) * | 1983-06-24 | 1985-01-16 | Toshiba Corp | 半導体メモリ |
| JPS60258792A (ja) * | 1984-06-04 | 1985-12-20 | Toshiba Corp | ダイナミツクｒａｍ |
| JPS6381692A (ja) * | 1986-09-26 | 1988-04-12 | Hitachi Ltd | 半導体記憶装置 |
| JPH01159891A (ja) * | 1987-12-17 | 1989-06-22 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH03286495A (ja) * | 1990-03-30 | 1991-12-17 | Mitsubishi Electric Corp | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5887272A (en) | 1999-03-23 |
| JP2851503B2 (ja) | 1999-01-27 |
| US5721862A (en) | 1998-02-24 |
| DE69324508T2 (de) | 1999-12-23 |
| DE69324508D1 (de) | 1999-05-27 |
| EP0552667B1 (en) | 1999-04-21 |
| EP0895162A2 (en) | 1999-02-03 |
| US6347357B1 (en) | 2002-02-12 |
| US20090122619A1 (en) | 2009-05-14 |
| EP0552667A1 (en) | 1993-07-28 |
| US20020056020A1 (en) | 2002-05-09 |
| EP0895162A3 (en) | 1999-11-10 |
| US5699317A (en) | 1997-12-16 |
| US7370140B2 (en) | 2008-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2851503B2 (ja) | 集積回路記憶装置 | |
| US6442098B1 (en) | High performance multi-bank compact synchronous DRAM architecture | |
| US6381190B1 (en) | Semiconductor memory device in which use of cache can be selected | |
| US5829026A (en) | Method and structure for implementing a cache memory using a DRAM array | |
| JP3304413B2 (ja) | 半導体記憶装置 | |
| US6434661B1 (en) | Synchronous semiconductor memory including register for storing data input and output mode information | |
| US5636174A (en) | Fast cycle time-low latency dynamic random access memories and systems and methods using the same | |
| US8369168B2 (en) | Devices and system providing reduced quantity of interconnections | |
| KR100246868B1 (ko) | 디램 시스템, 디램 시스템의 동작 방법 | |
| US20020001234A1 (en) | Distributed write data drivers for burst access memories | |
| JPH0140435B2 (ja) | ||
| JP5599969B2 (ja) | マルチポートメモリ、および該マルチポートメモリを備えるコンピュータシステム | |
| US5185719A (en) | High speed dynamic, random access memory with extended reset/precharge time | |
| US6459647B1 (en) | Split-bank architecture for high performance SDRAMs | |
| JP3268785B2 (ja) | 半導体記憶装置 | |
| USRE38955E1 (en) | Memory device having a relatively wide data bus | |
| US6023428A (en) | Integrated circuit device having a memory array with segmented bit lines and method of operation | |
| US6201740B1 (en) | Cache memories using DRAM cells with high-speed data path | |
| US6785190B1 (en) | Method for opening pages of memory with a single command | |
| KR100341343B1 (ko) | 고속 액세스가 가능한 다이렉트형 감지 증폭기를 구비한 반도체 메모리 | |
| JPH06282983A (ja) | メモリ内のデータをアクセスするための方法、メモリシステムおよびメモリ制御システム | |
| JP3863280B2 (ja) | メモリ装置、ｓｒａｍセル、およびデータ転送方法 | |
| EP0468135B1 (en) | A high speed dynamic, random access memory with extended reset/precharge time | |
| KR100773063B1 (ko) | 듀얼 포트 메모리 장치, 메모리 장치 및 듀얼 포트 메모리장치 동작 방법 | |
| JP2001028186A (ja) | 半導体記憶装置、それのアクセス方法、及び、データプロセッシングシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981027 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |