JPH0369160A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0369160A JPH0369160A JP1203771A JP20377189A JPH0369160A JP H0369160 A JPH0369160 A JP H0369160A JP 1203771 A JP1203771 A JP 1203771A JP 20377189 A JP20377189 A JP 20377189A JP H0369160 A JPH0369160 A JP H0369160A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- semiconductor device
- type
- concentration
- type diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 230000002093 peripheral effect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- -1 Boron ions Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は半導体装置及びその製造方法に関するものであ
る。
る。
（従来の技術）
以下第９図及び第１０図を参照して、従来技術による半
導体装置について説明する。第９図は、従来技術による
半導体装置を示した断面図である。
導体装置について説明する。第９図は、従来技術による
半導体装置を示した断面図である。
従来技術による半導体装置は、Ｎ型半導体基板（３０）
と、このＮ型半導体基板（３０）表面に形成されたＰ型
拡散領域（３１〉とを備えている。
と、このＮ型半導体基板（３０）表面に形成されたＰ型
拡散領域（３１〉とを備えている。
このＰ型拡散領域（３１）は、Ｎ型半導体基板（３０〉
にＰ型の不純物をイオン注入し、その後熱拡散を行なう
ことにより形成される。しかし、Ｐ型拡散領域〈３１〉
は第９図に示した様に、イオン注入による不純物ドープ
境界す点から０点まで拡がっている。この為、Ｐ型拡散
領域（３１）とＮ型半導体基板（３０〉との境界部では
、不純物の拡散により表面における不純物濃度（以下“
表面濃度“と称す）の低下が生じてしまう。
にＰ型の不純物をイオン注入し、その後熱拡散を行なう
ことにより形成される。しかし、Ｐ型拡散領域〈３１〉
は第９図に示した様に、イオン注入による不純物ドープ
境界す点から０点まで拡がっている。この為、Ｐ型拡散
領域（３１）とＮ型半導体基板（３０〉との境界部では
、不純物の拡散により表面における不純物濃度（以下“
表面濃度“と称す）の低下が生じてしまう。
第１０図に、従来技術による半導体装置の表面方向の濃
度プロファイルを示す。第１０図に示した様に、表面濃
度はＰ型拡散領域内ａ点の領域までは均一であるが、ａ
点より外側では低下してしまう。
度プロファイルを示す。第１０図に示した様に、表面濃
度はＰ型拡散領域内ａ点の領域までは均一であるが、ａ
点より外側では低下してしまう。
この為、表面濃度が低下しているａ点から０点の領域に
トランジスタを形成すると、しきい値電圧が低下すると
いう問題点が生じる。この為、表面濃度が低下している
ａ点から０点の領域へのトランジスタの形成を避け、ａ
点よりＰ型拡散領域（３１〉内側にトランジスタを形成
することにより、しきい値電圧の低下を防いでいた。
トランジスタを形成すると、しきい値電圧が低下すると
いう問題点が生じる。この為、表面濃度が低下している
ａ点から０点の領域へのトランジスタの形成を避け、ａ
点よりＰ型拡散領域（３１〉内側にトランジスタを形成
することにより、しきい値電圧の低下を防いでいた。
（発明が解決しようとする課題）
上記の様な半導体装置では、Ｐ型拡散領域内の表面濃度
の低下している領域へのトランジスタの形成を避け、表
面濃度の一定な領域にトランジスタを形成することによ
り、しきい値電圧の低下を防いでいた。
の低下している領域へのトランジスタの形成を避け、表
面濃度の一定な領域にトランジスタを形成することによ
り、しきい値電圧の低下を防いでいた。
しかし、Ｐ型拡散領域の不純物濃度が高くなり、又は熱
拡散によりＰ型拡散領域の深さを深くしようとした場合
、表面濃度の低下しているａ点から０点の領域間の距離
は長くなってしまう。つまり、トランジスタを形成でき
ない領域が大きくなってしまう。このことは、高集積化
を必要とする半導体装置にとっては大きな問題点となる
。
拡散によりＰ型拡散領域の深さを深くしようとした場合
、表面濃度の低下しているａ点から０点の領域間の距離
は長くなってしまう。つまり、トランジスタを形成でき
ない領域が大きくなってしまう。このことは、高集積化
を必要とする半導体装置にとっては大きな問題点となる
。
本発明は、上記の様な問題点を緩和し、拡散領域の表面
濃度の一定な半導体装置、及びその製造方法を提供する
ことを目的とする。
濃度の一定な半導体装置、及びその製造方法を提供する
ことを目的とする。
〔発明の構成］
（課題を解決するための手段）
上記目的を達成するために本発明においては、第１導電
型の半導体基板と、この半導体基板表面に形成された第
２導電型の第１の拡散領域と、この第１の拡散領域の中
心部の表面における不純物濃度より低い表面における不
純物濃度を有する周辺部に形成された第２導電型の第２
の拡散領域とを備えた半導体装置、及び第１導電型の半
導体基板表面に第２導電型の不純物を拡散し、第１の拡
散領域を形成する工程と、第１の拡散領域の中心部の表
面における不純物濃度より低い表面における不純物濃度
を有する周辺部に、第２導電型の不純物を拡散する工程
とを備えた半導体装置の製造方法を提供する。
型の半導体基板と、この半導体基板表面に形成された第
２導電型の第１の拡散領域と、この第１の拡散領域の中
心部の表面における不純物濃度より低い表面における不
純物濃度を有する周辺部に形成された第２導電型の第２
の拡散領域とを備えた半導体装置、及び第１導電型の半
導体基板表面に第２導電型の不純物を拡散し、第１の拡
散領域を形成する工程と、第１の拡散領域の中心部の表
面における不純物濃度より低い表面における不純物濃度
を有する周辺部に、第２導電型の不純物を拡散する工程
とを備えた半導体装置の製造方法を提供する。
（作用）
本発明によれば、拡散領域の表面濃度低下領域内に、こ
の拡散領域と同導電型の不純物を拡散する。このことに
より、拡散領域内の表面濃度低下を補正することができ
る。
の拡散領域と同導電型の不純物を拡散する。このことに
より、拡散領域内の表面濃度低下を補正することができ
る。
（実施例）
以下第１図乃至第８図を参照して、本発明の実施例に係
る半導体装置及びその製造方法を説明する。
る半導体装置及びその製造方法を説明する。
第１図は、本発明の第１の実施例に係る半導体装置を示
した断面図である。
した断面図である。
本発明による半導体装置は、Ｎ型半導体基板（１）表面
にＰ型拡散領域（２）が形成されている。
にＰ型拡散領域（２）が形成されている。
更に、このＰ型拡散領域（２）の中心部の表面濃度より
低い表面濃度を有する周辺部である、Ｎ型半導体基板（
１）との隣接部には補正用のＰ型拡散領域（３）が形成
されている。
低い表面濃度を有する周辺部である、Ｎ型半導体基板（
１）との隣接部には補正用のＰ型拡散領域（３）が形成
されている。
この様な半導体装置によれば、Ｐ型拡散領域（２）のＮ
型半導体基板（１）との隣接部、つまり表面濃度の低下
している領域である表面方向ａ−ｃ間に補正用のＰ型拡
散領域（３）を形成している。
型半導体基板（１）との隣接部、つまり表面濃度の低下
している領域である表面方向ａ−ｃ間に補正用のＰ型拡
散領域（３）を形成している。
この為、このａ−ｃ間の表面濃度は、Ｐ型拡散領域（２
）と補正用のＰ型拡散領域（３）の表面濃度の和となる
。この時、補正用のＰ型拡散領域（３）の深さ、濃度、
領域の幅等の条件は、Ｐ型拡散領域（２）の表面濃度の
低下分を補正するように設定する。このことにより、Ｐ
型拡散領域（２）の表面濃度の低下している領域を補正
し、表面濃度が均一な領域を拡げることができる。この
為、しきい値電圧の低下を防いだトランジスタを形成す
ることができる領域が拡がり、高集積化を計ることがで
きる。
）と補正用のＰ型拡散領域（３）の表面濃度の和となる
。この時、補正用のＰ型拡散領域（３）の深さ、濃度、
領域の幅等の条件は、Ｐ型拡散領域（２）の表面濃度の
低下分を補正するように設定する。このことにより、Ｐ
型拡散領域（２）の表面濃度の低下している領域を補正
し、表面濃度が均一な領域を拡げることができる。この
為、しきい値電圧の低下を防いだトランジスタを形成す
ることができる領域が拡がり、高集積化を計ることがで
きる。
第２図に、第１図に示した半導体装置の表面方向の濃度
プロファイルを示す。
プロファイルを示す。
この図からも、Ｐ型拡散領域（２）の表面濃度は均一に
なる様に補正され、点線で示した補正前のＰ型拡散領域
よりも実線で示した補正後のＰ型拡散領域の方が、表面
濃度の均一な領域が拡がっていることがわかる。
なる様に補正され、点線で示した補正前のＰ型拡散領域
よりも実線で示した補正後のＰ型拡散領域の方が、表面
濃度の均一な領域が拡がっていることがわかる。
第３図（ａ）乃至（ｅ）は、本発明の第２の実施例に係
る半導体装置の製造方法を工程順に示した断面図である
。
る半導体装置の製造方法を工程順に示した断面図である
。
まず、ＰＥＰ工程（Ｐｈｏｔｏ Ｅｎｇｒａｖｉｎｇ
Ｐｒｏｃｅｓｓ）により、Ｎ型半導体基板（４）上に、
選択的にパタニングされたレジストパターン（５）を形
成する。
Ｐｒｏｃｅｓｓ）により、Ｎ型半導体基板（４）上に、
選択的にパタニングされたレジストパターン（５）を形
成する。
（第３図（ａ））
このレジストパターン（５）をマスクとして、ボロンを
加速度１５０ ＫｅＶ 、 ドーズ量２．５ Ｘ Ｌ
Ｏ”／ｃｄの条件でイオン注入する。（第３図（ｂ））
続いてレジストパターン（５）を除去し、選択的にバタ
ーニングされたレジストパターン（６）を形成する。（
第３図（Ｃ）） このレジストパターン（６）をマスクとして、ボロンを
加速度１５０ ＫｅＶ、ドーズｉｎ ７．５ Ｘ １０
１３／ ｃｄの条件でイオン注入する。（第３図（ｄ）
）その後、レジストパターン（６）を除去し、イオン注
入されたボロンを温度１１９０℃１時間２８０分の条件
で熱処理し、Ｐ型拡散領域（７）を形成する。（第３図
（ｅ）） この様な半導体装置の製造方法を使用すれば、Ｐ型拡散
領域（７）内のＮ型半導体基板（４）との隣接部には、
ボロンを２回イオン注入している。この為、イオン注入
のドーズ量、加速度の条件により、この隣接部の表面濃
度は低くならず、中心部と実質上同一にすることができ
る。これらのことにより、第１の実施例と同様な効果を
得ることのできる半導体装置を提供できる。
加速度１５０ ＫｅＶ 、 ドーズ量２．５ Ｘ Ｌ
Ｏ”／ｃｄの条件でイオン注入する。（第３図（ｂ））
続いてレジストパターン（５）を除去し、選択的にバタ
ーニングされたレジストパターン（６）を形成する。（
第３図（Ｃ）） このレジストパターン（６）をマスクとして、ボロンを
加速度１５０ ＫｅＶ、ドーズｉｎ ７．５ Ｘ １０
１３／ ｃｄの条件でイオン注入する。（第３図（ｄ）
）その後、レジストパターン（６）を除去し、イオン注
入されたボロンを温度１１９０℃１時間２８０分の条件
で熱処理し、Ｐ型拡散領域（７）を形成する。（第３図
（ｅ）） この様な半導体装置の製造方法を使用すれば、Ｐ型拡散
領域（７）内のＮ型半導体基板（４）との隣接部には、
ボロンを２回イオン注入している。この為、イオン注入
のドーズ量、加速度の条件により、この隣接部の表面濃
度は低くならず、中心部と実質上同一にすることができ
る。これらのことにより、第１の実施例と同様な効果を
得ることのできる半導体装置を提供できる。
第４図は、本発明の第３の実施例に係る半導体装置を示
した断面図である。
した断面図である。
本発明による半導体装置は、Ｎ型半導体基板（１０）表
面にＰ型拡散領域（１１）及びＮ型拡散領域（１２）が
形成されている。更に、このＰ型拡散領域（１１）の中
心部の表面濃度より低い表面濃度を有する周辺部である
、Ｎ型拡散領域（１２）との隣接部には、補正用のＰ型
拡散領域（１３）が形成されている。
面にＰ型拡散領域（１１）及びＮ型拡散領域（１２）が
形成されている。更に、このＰ型拡散領域（１１）の中
心部の表面濃度より低い表面濃度を有する周辺部である
、Ｎ型拡散領域（１２）との隣接部には、補正用のＰ型
拡散領域（１３）が形成されている。
この様な半導体装置によれば、補正用のＰ型拡散領域（
１３）を形成した領域において、第１の実施例と同様な
効果を得ることができる。
１３）を形成した領域において、第１の実施例と同様な
効果を得ることができる。
更に、本実施例においてはＮ型拡散領域（１２）の不純
物が、第１の実施例でのＮ型半導体基板（１）よりも高
濃度でＰ型拡散領域（１１）と接する。この為に、不純
物拡散の時間、拡散時の基板表面の処理方法等の条件に
よって、Ｎ型拡散領域（ｔ２）とＰ型拡散領域（１（）
の隣接部での表面濃度分布が大きな影響を受ける。この
様な場合に、補正用のＰ型拡散領域（１３）を形成する
ことにより、より著しい効果を得ることができる。
物が、第１の実施例でのＮ型半導体基板（１）よりも高
濃度でＰ型拡散領域（１１）と接する。この為に、不純
物拡散の時間、拡散時の基板表面の処理方法等の条件に
よって、Ｎ型拡散領域（ｔ２）とＰ型拡散領域（１（）
の隣接部での表面濃度分布が大きな影響を受ける。この
様な場合に、補正用のＰ型拡散領域（１３）を形成する
ことにより、より著しい効果を得ることができる。
第５図に、第４図に示した半導体装置の表面方向の濃度
プロファイルを示す。この図からも第１の実施例と同様
な効果が得られていることがわかる。
プロファイルを示す。この図からも第１の実施例と同様
な効果が得られていることがわかる。
第６図は、本発明の第４の実施例に係る半導体装置を示
した断面図である。
した断面図である。
本発明による半導体装置は、Ｎ型半導体基板（ｔ４）表
面に、Ｐ型拡散領域（ｉ５）とＮ型拡散領域（Ｉ６〉が
隣接して形成されている。更に、Ｎ型拡散領域（１６）
の周囲部には、Ｎ型半導体基板（１４）とＮ型拡散領域
（１６）の電位を別々にする為の分離用Ｐ型拡散領域（
１７）が形成されている。
面に、Ｐ型拡散領域（ｉ５）とＮ型拡散領域（Ｉ６〉が
隣接して形成されている。更に、Ｎ型拡散領域（１６）
の周囲部には、Ｎ型半導体基板（１４）とＮ型拡散領域
（１６）の電位を別々にする為の分離用Ｐ型拡散領域（
１７）が形成されている。
この様な半導体装置によれば、分離用Ｐ型拡散領域（１
７）は、Ｐ型拡散領域（１５）の中心部の表面濃度より
低い表面濃度を有する周辺部である、Ｎ型拡散領域（１
６）との隣接部にも形成されている。この為、第３の実
施例と同様な効果を得ることができる。
７）は、Ｐ型拡散領域（１５）の中心部の表面濃度より
低い表面濃度を有する周辺部である、Ｎ型拡散領域（１
６）との隣接部にも形成されている。この為、第３の実
施例と同様な効果を得ることができる。
第７図に、第６図に示した半導体装置の表面方向の濃度
プロファイルを示す。この図から点線で示した従来技術
よりも、実線で示した本発明の方が、表面濃度の均一な
領域が約２，６［λＩｌ］ も拡がっていることがわか
る。
プロファイルを示す。この図から点線で示した従来技術
よりも、実線で示した本発明の方が、表面濃度の均一な
領域が約２，６［λＩｌ］ も拡がっていることがわか
る。
第８図（ａ）乃至（ｇ）は、本発明の第５の実施例に係
る半導体装置の製造方法を工程順に示した断面図である
。
る半導体装置の製造方法を工程順に示した断面図である
。
まず、ＰＥＰ工程（Ｐｈｏｔｏ Ｅｎｇｒａｖｉｎｇ
Ｐｒｏｃｅｓｓ）により、Ｎ型半導体基板（２０）上に
、選択的にパタニングされたレジストパターン（２１）
を形成する。
Ｐｒｏｃｅｓｓ）により、Ｎ型半導体基板（２０）上に
、選択的にパタニングされたレジストパターン（２１）
を形成する。
（第８図（ａ））
このレジストパターン（２１）をマスクとして、ボロン
を加速度１５０ ＫｅＶ 、 ドーズ量２．５ Ｘｌ
０１３／ｃｄの条件でイオン注入する。（第８図（ｂ）
）続いてレジストパターン（２１〉を除去し、選択的に
バターニングされたレジストパターン（２２）を形成す
る。（第８図（Ｃ）） このレジストパターン（２２）をマスクとして、ボロン
を加速度１５０ ＫｅＶ 、 ドーズ量７．５ ＸＩ
Ｏ”’／ｃｄの条件でイオン注入する。（第８図（ｄ）
）その後、レジストパターン （２２〉を除去し、イオ
ン注入されたボロンを温度１１９０℃１時間２８０分の
条件で熱処理し、Ｐ型拡散領域（２３）及び分離用Ｐ型
拡散領域（２４）を形成する。（第８図（ｅ）） 次にＮ型半導体基板（２０）上に、選択的にバターニン
グされたレジストパターン（２５）を形成する。
を加速度１５０ ＫｅＶ 、 ドーズ量２．５ Ｘｌ
０１３／ｃｄの条件でイオン注入する。（第８図（ｂ）
）続いてレジストパターン（２１〉を除去し、選択的に
バターニングされたレジストパターン（２２）を形成す
る。（第８図（Ｃ）） このレジストパターン（２２）をマスクとして、ボロン
を加速度１５０ ＫｅＶ 、 ドーズ量７．５ ＸＩ
Ｏ”’／ｃｄの条件でイオン注入する。（第８図（ｄ）
）その後、レジストパターン （２２〉を除去し、イオ
ン注入されたボロンを温度１１９０℃１時間２８０分の
条件で熱処理し、Ｐ型拡散領域（２３）及び分離用Ｐ型
拡散領域（２４）を形成する。（第８図（ｅ）） 次にＮ型半導体基板（２０）上に、選択的にバターニン
グされたレジストパターン（２５）を形成する。
このレジストパターン（２５）をマスクとして、リンを
加速度１５０ ＫｅＶ 、 ドーズ量３．２ Ｘ １
０工３／ ｃｄの条件でイオン注入する。（第８図（ｆ
））その後、レジストパターン（２５）を除去し、イオ
ン注入されたリンを温度１１９０’Ｃ，時間１５０分の
条件で熱処理し、Ｎ型拡散領域（２６）を形成する。（
第３図（ｇ）） この様な半導体装置の製造方法を使用すれば、分離用Ｐ
型拡散領域（２４）をＰ型拡散領域（２３〉内の周辺部
にも同時に形成することにより、従来技術の工程数を増
やすことなく第２の実施例と同様な効果を得ることがで
きる。
加速度１５０ ＫｅＶ 、 ドーズ量３．２ Ｘ １
０工３／ ｃｄの条件でイオン注入する。（第８図（ｆ
））その後、レジストパターン（２５）を除去し、イオ
ン注入されたリンを温度１１９０’Ｃ，時間１５０分の
条件で熱処理し、Ｎ型拡散領域（２６）を形成する。（
第３図（ｇ）） この様な半導体装置の製造方法を使用すれば、分離用Ｐ
型拡散領域（２４）をＰ型拡散領域（２３〉内の周辺部
にも同時に形成することにより、従来技術の工程数を増
やすことなく第２の実施例と同様な効果を得ることがで
きる。
［発明の効果］
以上詳述した様に本発明によれば、拡散領域内の表面濃
度の均一な領域が拡がる。この為、トランジスタを形成
することのできる領域が拡がり、高集積化を計ることの
できる半導体装置、更にその製造方法を提供することが
できる。
度の均一な領域が拡がる。この為、トランジスタを形成
することのできる領域が拡がり、高集積化を計ることの
できる半導体装置、更にその製造方法を提供することが
できる。
第１図は本発明の第１の実施例に係る半導体装置を示し
た断面図、第２図は本発明の第１の実施例に係る半導体
装置の表面方向の濃度プロファイルを示したグラフ、第
３図は本発明の第２の実施例に係る半導体装置の製造方
法を工程順に示した断面図、第４図は本発明の第３の実
施例に係る半導体装置を示した断面図、第５図は本発明
の第３の実施例に係る半導体装置の表面方向の濃度プロ
ファイルを示したグラフ、第６図は本発明の第４の実施
例に係る半導体装置を示した断面図、第７図は本発明の
第４の実施例に係る半導体装置の表面方向の濃度プロフ
ァイルを示したグラフ、第８図は本発明の第５の実施例
に係る半導体装置の製造方法を工程順に示した断面図、
第９図は従来技術による半導体装置を示した断面図、第
１０図は従来技術による半導体装置の表面方向の濃度プ
ロファイルを示したグラフである。 １．４，１０，１４．２０・・・半導体基板、２．７，
１１．１２，１５，１６，１７，２３゜２４．２６・・
・拡散領域、 ３．１３・・・補正用拡散領域。
た断面図、第２図は本発明の第１の実施例に係る半導体
装置の表面方向の濃度プロファイルを示したグラフ、第
３図は本発明の第２の実施例に係る半導体装置の製造方
法を工程順に示した断面図、第４図は本発明の第３の実
施例に係る半導体装置を示した断面図、第５図は本発明
の第３の実施例に係る半導体装置の表面方向の濃度プロ
ファイルを示したグラフ、第６図は本発明の第４の実施
例に係る半導体装置を示した断面図、第７図は本発明の
第４の実施例に係る半導体装置の表面方向の濃度プロフ
ァイルを示したグラフ、第８図は本発明の第５の実施例
に係る半導体装置の製造方法を工程順に示した断面図、
第９図は従来技術による半導体装置を示した断面図、第
１０図は従来技術による半導体装置の表面方向の濃度プ
ロファイルを示したグラフである。 １．４，１０，１４．２０・・・半導体基板、２．７，
１１．１２，１５，１６，１７，２３゜２４．２６・・
・拡散領域、 ３．１３・・・補正用拡散領域。
Claims (4)
- （１）第１導電型の半導体基板と、 この半導体基板表面に形成された第２導電型の第１の拡
散領域と、 この第１の拡散領域の中心部の表面における不純物濃度
より低い表面における不純物濃度を有する周辺部に形成
された第２導電型の第２の拡散領域と、 を備えたことを特徴とする半導体装置。 - （２）前記第１の拡散領域の中心部の表面における不純
物濃度は、前記第１の拡散領域の周辺部の表面における
不純物濃度と、前記第２の拡散領域の表面における不純
物濃度との和に実質上同一であることを特徴とする請求
項１記載の半導体装置。 - （３）第１導電型の半導体基板表面に、第２導電型の不
純物を拡散し、第１の拡散領域を形成する工程と、 前記第１の拡散領域の中心部の表面における不純物濃度
より低い表面における不純物濃度を有する周辺部に、第
２導電型の不純物を拡散する工程と、 を備えたことを特徴とする半導体装置の製造方法。 - （４）前記第１の拡散領域の表面における不純物濃度は
、中心部と周辺部で実質上同一となることを特徴とする
請求項３記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203771A JP2504573B2 (ja) | 1989-08-08 | 1989-08-08 | 半導体装置及びその製造方法 |
| US07/561,608 US5110750A (en) | 1989-08-08 | 1990-08-02 | Semiconductor device and method of making the same |
| EP90115161A EP0414040B1 (en) | 1989-08-08 | 1990-08-07 | A semiconductor device with a uniform surface doping well region and method of making the same |
| DE69014018T DE69014018T2 (de) | 1989-08-08 | 1990-08-07 | Halbleiteranordnung-Wannenoberfläche mit einer gleichmässigen Dotierung und Verfahren zur Herstellung. |
| KR1019900012146A KR930011173B1 (ko) | 1989-08-08 | 1990-08-08 | 반도체장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203771A JP2504573B2 (ja) | 1989-08-08 | 1989-08-08 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0369160A true JPH0369160A (ja) | 1991-03-25 |
| JP2504573B2 JP2504573B2 (ja) | 1996-06-05 |
Family
ID=16479537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1203771A Expired - Fee Related JP2504573B2 (ja) | 1989-08-08 | 1989-08-08 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5110750A (ja) |
| EP (1) | EP0414040B1 (ja) |
| JP (1) | JP2504573B2 (ja) |
| KR (1) | KR930011173B1 (ja) |
| DE (1) | DE69014018T2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512495A (en) * | 1994-04-08 | 1996-04-30 | Texas Instruments Incorporated | Method of manufacturing extended drain resurf lateral DMOS devices |
| KR100260559B1 (ko) * | 1997-12-29 | 2000-07-01 | 윤종용 | 비휘발성 메모리 장치의 웰 구조 및 그 제조 방법 |
| US6051458A (en) * | 1998-05-04 | 2000-04-18 | Taiwan Semiconductor Manufacturing Company | Drain and source engineering for ESD-protection transistors |
| US6995426B2 (en) * | 2001-12-27 | 2006-02-07 | Kabushiki Kaisha Toshiba | Semiconductor device having vertical metal insulator semiconductor transistors having plural spatially overlapping regions of different conductivity type |
| JP2003258120A (ja) * | 2002-03-07 | 2003-09-12 | Seiko Epson Corp | 半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55125660A (en) * | 1979-03-22 | 1980-09-27 | Toshiba Corp | Production of semiconductor device |
| JPS6467955A (en) * | 1987-08-18 | 1989-03-14 | Itt Ind Gmbh Deutsche | Manufacture of implanted well and island of cmos integrated circuit |
| JPH02105453A (ja) * | 1988-10-13 | 1990-04-18 | Nec Corp | 半導体集積回路の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3719535A (en) * | 1970-12-21 | 1973-03-06 | Motorola Inc | Hyperfine geometry devices and method for their fabrication |
| JPS5817655A (ja) * | 1981-07-24 | 1983-02-01 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS60123055A (ja) * | 1983-12-07 | 1985-07-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPS6184016A (ja) * | 1984-10-02 | 1986-04-28 | Nec Corp | 半導体装置の製造方法 |
| JPS61171165A (ja) * | 1985-01-25 | 1986-08-01 | Nissan Motor Co Ltd | Ｍｏｓトランジスタ |
| US4728619A (en) * | 1987-06-19 | 1988-03-01 | Motorola, Inc. | Field implant process for CMOS using germanium |
| JPH02237159A (ja) * | 1989-03-10 | 1990-09-19 | Toshiba Corp | 半導体装置 |
-
1989
- 1989-08-08 JP JP1203771A patent/JP2504573B2/ja not_active Expired - Fee Related
-
1990
- 1990-08-02 US US07/561,608 patent/US5110750A/en not_active Expired - Lifetime
- 1990-08-07 EP EP90115161A patent/EP0414040B1/en not_active Expired - Lifetime
- 1990-08-07 DE DE69014018T patent/DE69014018T2/de not_active Expired - Fee Related
- 1990-08-08 KR KR1019900012146A patent/KR930011173B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55125660A (en) * | 1979-03-22 | 1980-09-27 | Toshiba Corp | Production of semiconductor device |
| JPS6467955A (en) * | 1987-08-18 | 1989-03-14 | Itt Ind Gmbh Deutsche | Manufacture of implanted well and island of cmos integrated circuit |
| JPH02105453A (ja) * | 1988-10-13 | 1990-04-18 | Nec Corp | 半導体集積回路の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0414040B1 (en) | 1994-11-09 |
| JP2504573B2 (ja) | 1996-06-05 |
| EP0414040A1 (en) | 1991-02-27 |
| KR930011173B1 (ko) | 1993-11-24 |
| KR910005391A (ko) | 1991-03-30 |
| DE69014018D1 (de) | 1994-12-15 |
| US5110750A (en) | 1992-05-05 |
| DE69014018T2 (de) | 1995-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6037775A (ja) | 集積回路構成体の製造方法 | |
| JP3189872B2 (ja) | 半導体デバイスの三重ウェル形成方法 | |
| JPH09102550A (ja) | Ｌｄｄ ｃｍｏｓ形成方法 | |
| JPH0369160A (ja) | 半導体装置及びその製造方法 | |
| JPS61141151A (ja) | Ｃｍｏｓ回路の能動領域間を分離する絶縁層の形成方法と製造方法 | |
| JPS60117765A (ja) | 半導体装置の製造方法 | |
| JPH02292833A (ja) | Ｌｄｄトランジスタ | |
| JP2860483B2 (ja) | 半導体装置の製造方法 | |
| JP2000188262A (ja) | 半導体装置のウェル形成方法 | |
| JPH02280322A (ja) | 半導体装置の製法 | |
| JPS63144573A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| KR100379534B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3109001B2 (ja) | 半導体装置の製造方法 | |
| JPH01179357A (ja) | 半導体装置の製造方法 | |
| JPS6167266A (ja) | 半導体装置の製造方法 | |
| JPH0319212A (ja) | 半導体装置の製造方法 | |
| JPS6149469A (ja) | 半導体装置の製造方法 | |
| JPH03196641A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPH07112004B2 (ja) | 半導体装置の製造方法 | |
| JPH0319239A (ja) | 半導体装置の製造方法 | |
| JPH0479216A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH02197136A (ja) | 半導体装置の製造方法 | |
| JPH0244731A (ja) | バイポーラ型トランジスタの製造方法 | |
| JPS594171A (ja) | 半導体装置の製造方法 | |
| JPH01220469A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |