JPS6184016A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6184016A JPS6184016A JP20654584A JP20654584A JPS6184016A JP S6184016 A JPS6184016 A JP S6184016A JP 20654584 A JP20654584 A JP 20654584A JP 20654584 A JP20654584 A JP 20654584A JP S6184016 A JPS6184016 A JP S6184016A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- type
- substrate
- impurity
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000001133 acceleration Effects 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 238000010276 construction Methods 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
一般に半導体装置の製造は、写、Ｊ１ｃ＃刻工程と不純
物の熱拡散おるいはイオン注入法による不純物の導入の
くり返しと電極工程とにより行なわれる。
物の熱拡散おるいはイオン注入法による不純物の導入の
くり返しと電極工程とにより行なわれる。
第３図（ａ）〜（ｆ）は従来の半導体装置の製造方法の
一例を示す工程順のｆｒ面図である。
一例を示す工程順のｆｒ面図である。
同図（ａ）に示すように、Ｎ型半導体基１に例えば基板
１を熱酸化して得られた酸化膜等の絶縁膜２を形成する
。次に同図（ｂ）に示すように、写真食刻法により選択
的に絶縁膜２？エツチングし開口部５ｔ−形成する。次
に同図（Ｃ）に示すように、開口部５から熱拡散又はイ
オン注入法によりＰ型不純物＝ｉＮ型半導体基板１に導
入してＰ型拡散頃域３’ｔ−形成する。次に同図（ｄ）
に示すように、Ｎ型半導体基板１を酸化して再度熱酸化
膜等の絶縁膜２′を形成する。次に同図（ｅ）に示すよ
うに、写真食刻法により選択的にＰ型拡散領域３より内
側の絶縁膜２′ヲエツチングし開口部５′を形成する。
１を熱酸化して得られた酸化膜等の絶縁膜２を形成する
。次に同図（ｂ）に示すように、写真食刻法により選択
的に絶縁膜２？エツチングし開口部５ｔ−形成する。次
に同図（Ｃ）に示すように、開口部５から熱拡散又はイ
オン注入法によりＰ型不純物＝ｉＮ型半導体基板１に導
入してＰ型拡散頃域３’ｔ−形成する。次に同図（ｄ）
に示すように、Ｎ型半導体基板１を酸化して再度熱酸化
膜等の絶縁膜２′を形成する。次に同図（ｅ）に示すよ
うに、写真食刻法により選択的にＰ型拡散領域３より内
側の絶縁膜２′ヲエツチングし開口部５′を形成する。
次に同図（ｆ）に示すように、開口部５′より熱拡散又
はイオン注入法によりＮ型不純物を高濃度に導入しＮ＋
型拡散領域４を形成する。かくして半導体装置として、
ＮＰＮトランジスタの基本的構成が出来上がる。
はイオン注入法によりＮ型不純物を高濃度に導入しＮ＋
型拡散領域４を形成する。かくして半導体装置として、
ＮＰＮトランジスタの基本的構成が出来上がる。
以上説明したとおり、従来の半導体装置の製造方法によ
ると、半導体基板に第１専電型の第１の不純物を熱拡散
あるいはイオン注入法により導入して第１の拡散領域を
形成し、さらに第１の拡散領域の内部に第２導電型の第
２の拡散領域を形成する場合には七れぞれ独立に与真麦
刻工８を行なう必要がめった。
ると、半導体基板に第１専電型の第１の不純物を熱拡散
あるいはイオン注入法により導入して第１の拡散領域を
形成し、さらに第１の拡散領域の内部に第２導電型の第
２の拡散領域を形成する場合には七れぞれ独立に与真麦
刻工８を行なう必要がめった。
すなわち、写真食刻工程を２回行なうことによる工程の
繁雑さ、２回の写真食刻工程間の目ずれによる精度の悪
化等の問題か６９、半導体装置のコストダウン、微細化
、特性向上等の障害となっていた。
繁雑さ、２回の写真食刻工程間の目ずれによる精度の悪
化等の問題か６９、半導体装置のコストダウン、微細化
、特性向上等の障害となっていた。
従って１本発明の目的は、これら従来の技術の問題点を
解消することにより、コストダウン、微細化、７１＃性
向上等の図れる半導体装置の製造方法全提供することＫ
ろる。
解消することにより、コストダウン、微細化、７１＃性
向上等の図れる半導体装置の製造方法全提供することＫ
ろる。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、第ｌ導電型半導体基
板上に絶縁膜を形成する工程と、該絶縁膜を選択的にエ
ツチングすることによりテーパーの付いた開口部？形成
する工程と、該開口部からイオン注入法により第２４電
型の不純物を注入して第１の拡散領域を形成する工程と
、前記開口部からイオン注入法により前記′ＷＩ２導電
型の不純物をイオン注入したときより低い加速エネルギ
ーで第１４型の不純′＋Ａ？、イオン注入し第２の拡散
領域を形成する工程とを有している。
板上に絶縁膜を形成する工程と、該絶縁膜を選択的にエ
ツチングすることによりテーパーの付いた開口部？形成
する工程と、該開口部からイオン注入法により第２４電
型の不純物を注入して第１の拡散領域を形成する工程と
、前記開口部からイオン注入法により前記′ＷＩ２導電
型の不純物をイオン注入したときより低い加速エネルギ
ーで第１４型の不純′＋Ａ？、イオン注入し第２の拡散
領域を形成する工程とを有している。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（ｄ） は本発明の第１（Ｄ英施夕１
１を示す工程順の断面図である。
１を示す工程順の断面図である。
同図（ａ）に示すように、Ｎ型子導体基板ｌｌ上に酸化
膜等の絶縁膜１２を形成する。次に同図（ｂ）に示すよ
うに、写真食刻法により選択的に絶縁膜１２をエツチン
グし角度の浅いテーパーの付いた開口部１５を形成する
。なお、このテーパーを付ける方法には、エツチング前
にリン等をイオン注入法により酸化膜全面に導入する方
法、あるいはニッチフグ液の濃度を下げかつ温度を上げ
る方法等が既に実用化されている。次に同図（りに示す
ように、イオン注入法により高い加速電圧でＰ型不純物
を開口部１５により半導体基板１１中に尋人して第１の
拡散領域としてのＰ型拡散頭域１３を形成する。この際
高い加速電圧でＰ型不純物を打ち込むため、絶縁膜１２
のデーバ一部のかなり厚さの厚い部分をもＰ型不純物が
透過して半導体基板１１に達することになる。次に同ら
池の工程を経ることなしに、同図（ｄ）に示すように、
Ｎ型不純物を低い加速電圧で前記Ｐ型不純物を導入した
のと同一の開口部１５からイオン注入法により半導体基
板１１に高濃度に導入して第２の拡散領域としてのＮ＋
拡散領域１４を形成する。この場合イオン注入の加速電
圧を前のＰ型不純物専大の場合よりも低くしであるので
、開口部１５の絶縁膜の厚さの厚いテーパ一部分からの
導入は行われないで、Ｐ型拡散領域１３上の中央部分に
深さの浅いＮ＋拡散領域１４が形成される。
膜等の絶縁膜１２を形成する。次に同図（ｂ）に示すよ
うに、写真食刻法により選択的に絶縁膜１２をエツチン
グし角度の浅いテーパーの付いた開口部１５を形成する
。なお、このテーパーを付ける方法には、エツチング前
にリン等をイオン注入法により酸化膜全面に導入する方
法、あるいはニッチフグ液の濃度を下げかつ温度を上げ
る方法等が既に実用化されている。次に同図（りに示す
ように、イオン注入法により高い加速電圧でＰ型不純物
を開口部１５により半導体基板１１中に尋人して第１の
拡散領域としてのＰ型拡散頭域１３を形成する。この際
高い加速電圧でＰ型不純物を打ち込むため、絶縁膜１２
のデーバ一部のかなり厚さの厚い部分をもＰ型不純物が
透過して半導体基板１１に達することになる。次に同ら
池の工程を経ることなしに、同図（ｄ）に示すように、
Ｎ型不純物を低い加速電圧で前記Ｐ型不純物を導入した
のと同一の開口部１５からイオン注入法により半導体基
板１１に高濃度に導入して第２の拡散領域としてのＮ＋
拡散領域１４を形成する。この場合イオン注入の加速電
圧を前のＰ型不純物専大の場合よりも低くしであるので
、開口部１５の絶縁膜の厚さの厚いテーパ一部分からの
導入は行われないで、Ｐ型拡散領域１３上の中央部分に
深さの浅いＮ＋拡散領域１４が形成される。
すなわち１本実施例によると、写真食刻工程は１回で済
み、しかも同一開口部を用いて第１と第２の拡散領域を
形成することが出来る。
み、しかも同一開口部を用いて第１と第２の拡散領域を
形成することが出来る。
第２図（ａ）−（ｅ） 図は、本発明の第２の実施例
を示す工程ｊｌｌの断面図である。本実施例においては
、同図（りに示すように、第１図に示す弔１の実施例の
工程中でＰ型不純物を打ち込む前に、酸化膜等の絶縁膜
１６を付ける工程を有するものである。
を示す工程ｊｌｌの断面図である。本実施例においては
、同図（りに示すように、第１図に示す弔１の実施例の
工程中でＰ型不純物を打ち込む前に、酸化膜等の絶縁膜
１６を付ける工程を有するものである。
すなわち、本実施例はイオン注入工程前に絶縁膜１２に
対して第２の絶縁膜１６を形成したもので、これはイオ
ン注入による半導体基板１１表面の保護用とか、あるい
は配線のためのＩｉＬ間絶間膜縁膜て形成されるもので
るる。なお、この絶縁膜１６の形成工程は、Ｐ型不純物
又はＮ型不純物のイオン注入工程の前後の任意の工程で
行うことができる。
対して第２の絶縁膜１６を形成したもので、これはイオ
ン注入による半導体基板１１表面の保護用とか、あるい
は配線のためのＩｉＬ間絶間膜縁膜て形成されるもので
るる。なお、この絶縁膜１６の形成工程は、Ｐ型不純物
又はＮ型不純物のイオン注入工程の前後の任意の工程で
行うことができる。
本発明は、テーパーの付いた開口部を形成し、この同一
開口部を用いて、イオン注入法によりその注入における
加速電圧に差を設けて二つの異なる拡散領域を形成する
こと？特徴として分り、本実施１例のように夷２の絶縁
膜を形成する工８を含んでも本発明の適用範囲に包含さ
れることは言うまでもない。
開口部を用いて、イオン注入法によりその注入における
加速電圧に差を設けて二つの異なる拡散領域を形成する
こと？特徴として分り、本実施１例のように夷２の絶縁
膜を形成する工８を含んでも本発明の適用範囲に包含さ
れることは言うまでもない。
なお、以上の説明に２いて導電型Ｅ互に入れ換えても本
発明が適用でさることは言うまでもない。
発明が適用でさることは言うまでもない。
〔発明の効果」
以上、詳細説明したとおり、本発明の半導体装置の製造
方法は、−導電型の半導体基板上に形成した絶縁膜に選
択的にエツチングすることてより、テーパーの付いた開
口部を形成し、この同一開口部を用いて、イオン注入法
によりその注入に２ける加速電圧に差を設けて導電型の
異なる第１．第２の二つの拡散領域を形成するので、写
真食刻工程は一回で済み、かつ同一開口部を用いて第１
゜第２の拡散領域を形成するので、工程が非常に簡単と
なり、製品のコストダウンを図ることができる。更に、
従来のように写真食刻工程間の目ずれによる寸法誤差を
生じないところの両拡散領域の自己整合が実現でき、半
導体装置の微細化１％性向上を図ることができる。
方法は、−導電型の半導体基板上に形成した絶縁膜に選
択的にエツチングすることてより、テーパーの付いた開
口部を形成し、この同一開口部を用いて、イオン注入法
によりその注入に２ける加速電圧に差を設けて導電型の
異なる第１．第２の二つの拡散領域を形成するので、写
真食刻工程は一回で済み、かつ同一開口部を用いて第１
゜第２の拡散領域を形成するので、工程が非常に簡単と
なり、製品のコストダウンを図ることができる。更に、
従来のように写真食刻工程間の目ずれによる寸法誤差を
生じないところの両拡散領域の自己整合が実現でき、半
導体装置の微細化１％性向上を図ることができる。
第１図（ａ）〜（ｄ） 及び第２図（ａ）〜（ｅ）はそ
れぞれ本発明の第ｌ及び第２の天施例を示す工程順の断
面図、第３図Ｃａ）〜（ｆ） ｒ！、従来の半導体装
置の製造方法の一例を示す工程）１旧の断面図である。 １１・・・・・・Ｎ型半導不基板、１２・・・・・・絶
脈膜、１３・・・・・・Ｐ型拡欣領域、１４・・・・・
・Ｎ＋型拡散頑域、１５・・・・・・開口部、１６・・
・・・・絶縁膜。 ／り 茅１侶 浄２記
れぞれ本発明の第ｌ及び第２の天施例を示す工程順の断
面図、第３図Ｃａ）〜（ｆ） ｒ！、従来の半導体装
置の製造方法の一例を示す工程）１旧の断面図である。 １１・・・・・・Ｎ型半導不基板、１２・・・・・・絶
脈膜、１３・・・・・・Ｐ型拡欣領域、１４・・・・・
・Ｎ＋型拡散頑域、１５・・・・・・開口部、１６・・
・・・・絶縁膜。 ／り 茅１侶 浄２記
Claims (1)
- 第１導電型半導体基板上に絶縁膜を形成する工程と、該
絶縁膜を選択的にエッチングすることによりテーパーの
付いた開口部を形成する工程と、該開口部からイオン注
入法により第２導電型の不純物を注入して第１の拡散領
域を形成する工程と、前記開口部からイオン注入法によ
り前記第２導電型の不純物をイオン注入したときより低
い加速エネルギーで第１導型の不純内をイオン注入し第
２の拡散領域を形成する工程とを含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20654584A JPS6184016A (ja) | 1984-10-02 | 1984-10-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20654584A JPS6184016A (ja) | 1984-10-02 | 1984-10-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6184016A true JPS6184016A (ja) | 1986-04-28 |
Family
ID=16525152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20654584A Pending JPS6184016A (ja) | 1984-10-02 | 1984-10-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184016A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5110750A (en) * | 1989-08-08 | 1992-05-05 | Kabushiki Kaisha Toshiba | Semiconductor device and method of making the same |
| US5292671A (en) * | 1987-10-08 | 1994-03-08 | Matsushita Electric Industrial, Co., Ltd. | Method of manufacture for semiconductor device by forming deep and shallow regions |
| US5576230A (en) * | 1994-09-02 | 1996-11-19 | Texas Instruments Incorporated | Method of fabrication of a semiconductor device having a tapered implanted region |
-
1984
- 1984-10-02 JP JP20654584A patent/JPS6184016A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5292671A (en) * | 1987-10-08 | 1994-03-08 | Matsushita Electric Industrial, Co., Ltd. | Method of manufacture for semiconductor device by forming deep and shallow regions |
| US5110750A (en) * | 1989-08-08 | 1992-05-05 | Kabushiki Kaisha Toshiba | Semiconductor device and method of making the same |
| US5576230A (en) * | 1994-09-02 | 1996-11-19 | Texas Instruments Incorporated | Method of fabrication of a semiconductor device having a tapered implanted region |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0812865B2 (ja) | バイポーラトランジスタとその製造方法 | |
| US4244001A (en) | Fabrication of an integrated injection logic device with narrow basewidth | |
| JPS6184016A (ja) | 半導体装置の製造方法 | |
| JP2775765B2 (ja) | 半導体装置の製造法 | |
| US4200878A (en) | Method of fabricating a narrow base-width bipolar device and the product thereof | |
| KR0172509B1 (ko) | 수평 구조의 바이폴라 트랜지스터 제조 방법 | |
| EP0453070B1 (en) | Method of manufacturing an intelligent power semiconductor device | |
| EP0435353B1 (en) | Semiconductor device and a method of fabricating the same | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JP2976513B2 (ja) | 半導体装置 | |
| JPS6384161A (ja) | 半導体装置の製造方法 | |
| JPS6039868A (ja) | 半導体装置の製造方法 | |
| JPS6151871A (ja) | 半導体装置 | |
| JPS63273317A (ja) | 半導体装置の製造方法 | |
| JPS60254724A (ja) | 半導体装置の製造方法 | |
| JPS63164458A (ja) | Ｂｉ−ＣＭＯＳ素子の製造方法 | |
| JPS62185369A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS63308385A (ja) | 埋込みゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6134965A (ja) | 半導体装置の製造方法 | |
| JPS6358963A (ja) | シヨツトキバリヤダイオ−ドの製造方法 | |
| JPS62299074A (ja) | トランジスタ集積回路の製造方法 | |
| JPH01123416A (ja) | 半導体装置の製造方法 | |
| JPS61166072A (ja) | 半導体装置の製造方法 | |
| JPH0210737A (ja) | トランジスタの製造方法 |