JPH0210737A - トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はトランジスタ、特にプレーナ型半導体集積回路
の製造方法に関する。

［発明の概要］ 多結晶シリコン上の酸化膜厚を利用して、グラフトベー
スと活性ベースが同時に形成できる。グラフトベースと
エミッタ領域間（第１図の　Ｂ）を多結晶シリコン上の
　ＳｉＯ２厚と、最初のマスク寸法と、各領域の横方行
拡散で制御できる。グラフトベース、活性ベースおよび
エミッタコンタクトが自己整合で形成できる。

［従来の技術］ ＩＣの高密度化および高速化に伴って、構成素子である
トランジスタの微細化、エミッターベース接合の微細化
が必要になってきているが、位置合せが微細化の障害に
なっている。この問題を解決する方法の一つとして、高
精度の位置合せを必要としない自己整合（セルファライ
ン）技術が種々提案されている。

位置の自己整合についても、分離領域とベース領域、あ
るいはベース領域とエミッタ領域、さらにはコンタクト
（電極取出し領域）や電極位置等、それぞれの位置関係
を自己整合させるための手法も数多く出されているが、
整合させる領域が多くなればなるほどプロセスが複雑と
なり、制御性に問題が生じてくる。

ベース領域、エミッタ領域およびコンタクトを自己整合
する方法もいくつか提案されているが、いずれも　５ｉ
０２　、多結晶シリコン、Ｓｉ３Ｎ４、感光性樹脂１等
の層状構造の組合わせによるマスク効果を利用したもの
とか、リフトオフや膜厚差、形状（オーバーハング）等
で巧妙に行なっている。

上記領域の他に、さらに電極位置も自己整合した技術の
代表的な例としては、日本電気株式会社から発表された
Ｐ　Ｓ　Ａ　（Ｐｏ１ｙ−３ｉｌｉｃｏｎ、　Ｓｅｌｆ
−Ａｌｉｇｎｅｄ　Ｐｒｏｃｅｓ＋ｓ　）や電気通信研
究所の　５ＳＴ（５ｕｐｅｒ　Ｓｅｌｆ−Ａｌｉｇｎｅ
ｄ　Ｐｒｏｓｅｓｓ　Ｔｅｃｈｎｏｌｏｇｙ　）等があ
る。

第７図および第８図にＰＳＡの例を示す。図中、１　は
ｐ型半導体基板、２はｐ中型アイソレーション領域、３
　はｎ＋型埋込み層、４は　ｎ−型エピタキシャル成長
層、５　は　ｐ　型ベース領域、６　はＳｊ○２膜を表
わす。

従来プロセスにより、ベース領域５　まで形成した後、
多結晶シリコン　７　と　Ｓｉ３Ｎ４８　　を堆積し、
エミッタおよびベースの多結晶シリコン電極を形成する
ため、Ｓｉ３Ｎ４をマスク　とした選択酸化を行ない、
酸化物層　９　を形成する（第７図）。

その後、ベース電極部　１０　に硼素、エミッタ電極部
１１　およびコレクタ電極部１２　に燐を拡散し、トラ
ンジスタが完成する（第８図）。

Ｂ、Ｅ　およびＣはそれぞれベース電極、エミッタ電極
およびコレクタ電極を表わす。

［発明が解決しようとする課題］ 以上のような技法で自己整合を行なっているが、Ｓｉ３
Ｎ４の形成や多結晶シリコンの選択酸化などの制御やベ
ース部の硼素やエミッタ部の燐イオン注入において、感
光性樹脂マスクを使用するなど。

その技法は巧妙ではあるが複雑である。さらに、このＰ
ＳＡ　の改良版や、その他別手法が提案されているが、
同様に複雑と同時に通常の精密でないプロセスには適さ
ないものが多い。

［発明の目的］ 本発明の目的は、このような煩雑なプロセスを用いずと
も、容易にベース、エミッタ、コンタクトおよび引出し
電極などを自己整合で形成することができるトランジス
タの製造方法を提供することである。

［課題を解決するための手段］ 上記目的を達成するために、本発明によるトランジスタ
の製造方法は、半導体基板上にグラフトベース部と活性
ベース部をパターニングする工程と、多結晶半導体をそ
れらの上面に堆積する工程と、上記堆積された多結晶半
導体を酸化し、酸化膜を形成した後、プラントベース部
上の酸化膜を除去する工程と、上面から第１導電型不純
物を注入する工程と、上記注入後拡散し、グラフトベー
ス領域と活性ベス領域を同時に形成する工程とを含むこ
とを要旨とする。

［作用］ トランジスタの低雑音化、高周波化を図るためにベース
抵抗を下げることが提唱されている。この実現方法の一
つとして活性ベース領域と電極取出し部の抵抗を下げる
ことを狙ったグラフ１〜ベース構造（外部ベース層）を
形成する方法がとられている。本発明におけるトランジ
スタ構造もこの構造のものであるが、この場合グラフ１
−ベースとエミッタ間の距離を１枚のマスクで決める。

Ｓ　ｉ　Ｏ２と多結晶シリコンのみの構造により。

活性ベース領域とベースコンタクト領域を一回の拡散に
より形成し、かつエミッタと外部ベース領域の距離を一
定に制御できると同時に、各コンタク１〜と引出し多結
晶シリコン電極の目合せも必要としないため、安定した
トランジスタ特性を得ることができる。

［実施例］ 以下に、図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。

アイソレーションおよびコレクタウオールまでは通常の
プロセスで形成したのち、グラフトベースと活性ベース
領域をパターニングする。第２図はこの状態を表わし、
図中、　２０　はシリコン基板、２１　はＳｉ○２絶縁
膜、２２はグラフトベース領域、２３　は活性ベース領
域を表わす。

第２図乃至第６図では、ベース、エミッタ領域のみ示さ
れており、アイソレーション、コレクタ領域は省略され
ている。　５ｉ０２絶縁膜２１　の厚さは硼素イオン注
入時に阻止できる厚さ、８００ｎｍ　　とし、またグラ
フトベース領域２２　と活性ベース領域２３間の　Ｓｉ
○２絶縁膜２１　の幅Ａは面領域の横方向拡散で拡散層
が接するように設定する。本実施例では　２　μｍ　と
した。

つぎに、第３図に示すように、多結晶シリコン２４　を
全面堆積した後、それぞれの引出し電極をドライエツチ
ングでパターニングする。多結晶シリコン　２４の厚さ
は５００　　ｎｍ　である。

第４図に示すように、多結晶シリコン　２４を酸化性雰
囲気中で全面に酸化した後、活性ベース領域２３上の多
結晶シリコン酸化膜２５　のみ残し、グラフトベース領
域２２上の酸化膜を除去する。酸化膜厚は　２５０　　
ｎｍ　である。

第５図に示すように、硼素をイオン注入する。

この時活性ベース領域２３　上の多結晶シリコンには酸
化膜２５　が在るため、イオンの投影飛程Ｒｐが、グラ
フトベース側に較べ短くでき、これによってシリコン基
板２０　内の濃度プロファイルを制御することができる
。例えば、ドーズ量Ｉ　Ｘ１０１５／ｃｍ２、加速電圧
５０ｋｅＶ　とする。

イオン注入後、熱処理により所定の深さまで拡散するこ
とでグラフトベース２６　と活性ベース２７　を同時に
形成できる。熱処理時間は１０５０℃で、酸化性雰囲気
および不活性雰囲気中で　１２０分であり、グラフトベ
ース　２６の表面濃度は約　１×１０１９／Ｃｍ３、深
さは１．１　μｍ、活性ベース　２７　の表面濃度は約
Ｉ　　Ｘ　　１０１８／ｃｍ３、深さはＱ、８　　μｍ
　である。

このとき、グラフトベース領域２２　の表面にもシリコ
ン酸化膜２８　が形成される。

第６図に示すように、エミッタ領域　１１　を形成する
ため、多結晶シリコン　２４　上のシリコン酸化膜２５
　をパターニングで除去した後、感光性樹脂を残したま
＼燐をイオン注入する。その後。

感光性樹脂を除去し、熱処理を施してエミッタ領域　１
１　を形成する。ドーズ量は　５　　Ｘ　　１０１５／
　ｃ　ｍ　２、加速電圧　１００ｋｅＶ　である。

最後に、第１図に示すように、アルミニウム配線　２９
　用電極のコンタクトと配線をパターニングする。以下
、パッシベーションのためのＰＳＧ　膜３０等を通常の
方法で形成し、トランジスタが完成する。

［発明の効果］ 以上説明した通り、本発明によれば、グラフトベースと
エミッタ間の距離を一定に制御できるので、ベース抵抗
を安定にでき、かつトランジスタの特性のばらつきを抑
えることができる。またベース抵抗を小さくできるため
、高周波特性を向上でき、雑音特性も小さくできる。さ
らに５ｉ０２と多結晶シリコンのみの自己整合であり、
プロセスが容易であり、かつ平坦性が良いなどの利点が
得られる。

【図面の簡単な説明】

第１図は本発明による方法で形成された１−ランジスタ
の断面図、第２図から第６図までは第１図に示すトラン
ジスタの製造工程を示す断面図、第７図および第８図は
従来のトランジスタの製造工程を示す断面図である。 １１・・・・・・・・エミッタ領域、２０・・・・・・
・・・シリコン基板、２１・・・・・・・・・　５ｉ０
２絶縁膜、２２・・・・・・・・・グラフトベース領域
、２３・・・・・・・・・活性ベース領域。 ２４・・・・・・・・・多結晶シリコン、２５・・・・
・・・・・活性ベース領域上の二酸化シリコン層、２６
・・・・・・・・・グラフトベース、２７・・・・・・
・・・活性ベース、２８・・・・・・・・・グラフトベ
ース領域上の二酸化シリコン層、２９・・・・・・・・
・アルミニウム配線、３０・・・・・・・・・　ＰＳＧ
　膜。 特許出願人　グラリオン株式会社

Claims (1)

1. 【特許請求の範囲】 （ａ）半導体基板上にグラフトベース部と活性ベース部
   をパターニングする工程。 （ｂ）多結晶半導体をそれらの上面に堆積する工程、 （ｃ）上記堆積された多結晶半導体を酸化し、酸化膜を
   形成した後、グラフトベース部上の酸化膜を除去する工
   程、 （ｄ）上面から第１導電型不純物を注入する工程、およ
   び （ｅ）上記注入後拡散し、グラフトベース領域と活性ベ
   ス領域を同時に形成する工程 を含むことを特徴とするトランジスタの製造方法。