JPH0244731A - バイポーラ型トランジスタの製造方法 - Google Patents
バイポーラ型トランジスタの製造方法Info
- Publication number
- JPH0244731A JPH0244731A JP19585988A JP19585988A JPH0244731A JP H0244731 A JPH0244731 A JP H0244731A JP 19585988 A JP19585988 A JP 19585988A JP 19585988 A JP19585988 A JP 19585988A JP H0244731 A JPH0244731 A JP H0244731A
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxide film
- silicon oxide
- base region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 238000002955 isolation Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 15
- 238000005468 ion implantation Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- -1 Boron ions Chemical class 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明はエミッタ側壁にシリコン酸化膜が接触した構造
(以下、つオールドエミッタという)のバイポーラ型ト
ランジスタの製造方法に関する。
(以下、つオールドエミッタという)のバイポーラ型ト
ランジスタの製造方法に関する。
[従来の技術]
ウォールドエミッタ型バイポーラ素子は、素子の微細化
及び動作の高速化のために好適の構造を有する。従来、
このウォールドエミッタ型バイポーラ素子は、以下のよ
うな方法で製造されている。
及び動作の高速化のために好適の構造を有する。従来、
このウォールドエミッタ型バイポーラ素子は、以下のよ
うな方法で製造されている。
即ち、第6図に示すようにシリコン基板1の表面に、コ
レクタ2及び素子分離用シリコン酸化膜3を形成した後
、p型ベース領域5を形成する。そして、このベース領
域5上のシリコン酸化膜3をベース領域5よりも広い領
域に亘って除去し、自己整合的にエミッタ形成領域を露
出させる。次いで、このシリコン基板1の全面にポリシ
リコン層7を被着する。その後、このポリシリコン層7
を介してn型不純物をシリコン基板1の表面に導入し、
エミッタ領域8を形成する。このようにして、npnウ
ォールドエミッタ型バイポーラ素子がシリコン基板上に
形成される。
レクタ2及び素子分離用シリコン酸化膜3を形成した後
、p型ベース領域5を形成する。そして、このベース領
域5上のシリコン酸化膜3をベース領域5よりも広い領
域に亘って除去し、自己整合的にエミッタ形成領域を露
出させる。次いで、このシリコン基板1の全面にポリシ
リコン層7を被着する。その後、このポリシリコン層7
を介してn型不純物をシリコン基板1の表面に導入し、
エミッタ領域8を形成する。このようにして、npnウ
ォールドエミッタ型バイポーラ素子がシリコン基板上に
形成される。
[発明が解決しようとする課題]
しかしながら、上述した従来の製造方法においては、シ
リコン酸化膜におけるベース領域5上の部分のみがエツ
チング除去されれば問題となることはないが、実際上エ
ツチング装置の種々の条件の僅かな変動又は各シリコン
基板1上の酸化膜3の厚さのバラツキ等のために、シリ
コン基板上に薄い酸化膜が残留したり、又は過剰にエツ
チングされてしまうことがある。
リコン酸化膜におけるベース領域5上の部分のみがエツ
チング除去されれば問題となることはないが、実際上エ
ツチング装置の種々の条件の僅かな変動又は各シリコン
基板1上の酸化膜3の厚さのバラツキ等のために、シリ
コン基板上に薄い酸化膜が残留したり、又は過剰にエツ
チングされてしまうことがある。
薄い酸化膜がシリコン基板上に残留した場合は、絶縁膜
が単結晶領域のエミッタ部とポリシリコン領域のエミッ
タ部との間に介在することになる。
が単結晶領域のエミッタ部とポリシリコン領域のエミッ
タ部との間に介在することになる。
このため、トランジスタの見かけの電流増幅率が極端に
大きくなったり、又は耐圧が低下する等、トランジスタ
の特性としては極めて致命的な不都合か生じる。
大きくなったり、又は耐圧が低下する等、トランジスタ
の特性としては極めて致命的な不都合か生じる。
一方、過剰にエツチングされた場合は、第6図に示すよ
うに、ベース領域5の側方にて酸化膜3か後退し、n型
不純物が導入されていない領域5aが露出する。この状
態のままポリシリコン層7を被着し、n型不純物を導入
してエミッタ領域8を形成すると、第7図に示すように
、ベース領域5の側壁部から洩れ電流が生じてコレクタ
・エミッタ間にリークが発生する。そうすると、トラン
ジスタとしては動作しなくなってしまう。このように従
来の製造方法においては、ベース領域5上のシリコン酸
化膜3のエツチングは過不足がないように高精度で行う
必要があり、このような適正なエツチング状態を常に得
ることは極めて困難であるために、上述した種々の不都
合が生じやすいという難点がある。
うに、ベース領域5の側方にて酸化膜3か後退し、n型
不純物が導入されていない領域5aが露出する。この状
態のままポリシリコン層7を被着し、n型不純物を導入
してエミッタ領域8を形成すると、第7図に示すように
、ベース領域5の側壁部から洩れ電流が生じてコレクタ
・エミッタ間にリークが発生する。そうすると、トラン
ジスタとしては動作しなくなってしまう。このように従
来の製造方法においては、ベース領域5上のシリコン酸
化膜3のエツチングは過不足がないように高精度で行う
必要があり、このような適正なエツチング状態を常に得
ることは極めて困難であるために、上述した種々の不都
合が生じやすいという難点がある。
本発明はかかる問題点に鑑みてなされたものであって、
ベース領域上の酸化膜のエツチングバラツキに対して余
裕度が高く、高品質のバイポーラ型トランジスタを安定
して高歩留で製造することができるバイポーラ型トラン
ジスタの製造方法を提供することを目的とする。
ベース領域上の酸化膜のエツチングバラツキに対して余
裕度が高く、高品質のバイポーラ型トランジスタを安定
して高歩留で製造することができるバイポーラ型トラン
ジスタの製造方法を提供することを目的とする。
[課題を解決するための手段コ
本発明に係るバイポーラ型トランジスタの製造方法は、
シリコン基板上のシリコン酸化膜を介して第1導電型不
純物を基板表面に導入することによりベース領域を形成
する工程とこのベース領域上のシリコン酸化膜をエツチ
ングにより除去する工程と、シリコン酸化膜が除去され
た部分のシリコン基板表面に第1導電型不純物を導入し
て前記ベース領域の側方に第1導電型領域を形成する工
程と、全面にポリシリコン層を被着する工程と、二のポ
リシリコン層を介して第2導電型不純物をシリコン基板
に導入し前記シリコン酸化膜の残存部分に接触するエミ
ッタ領域を形成する工程とを有することを特徴とする。
シリコン基板上のシリコン酸化膜を介して第1導電型不
純物を基板表面に導入することによりベース領域を形成
する工程とこのベース領域上のシリコン酸化膜をエツチ
ングにより除去する工程と、シリコン酸化膜が除去され
た部分のシリコン基板表面に第1導電型不純物を導入し
て前記ベース領域の側方に第1導電型領域を形成する工
程と、全面にポリシリコン層を被着する工程と、二のポ
リシリコン層を介して第2導電型不純物をシリコン基板
に導入し前記シリコン酸化膜の残存部分に接触するエミ
ッタ領域を形成する工程とを有することを特徴とする。
なお、前記第1導電型領域を形成するための工程におい
ては、前記ベース領域の第1導電型不純物濃度より低い
濃度の第1導電型不純物を導入することが好ましい。
ては、前記ベース領域の第1導電型不純物濃度より低い
濃度の第1導電型不純物を導入することが好ましい。
[作用]
本発明においては、前記ベース領域上のシリコン酸化膜
を除去した後、シリコン基板の表面に第1導電型不純物
を導入してベース領域の側方に第1導電型領域を形成す
るから、シリコン酸化膜の除去工程においては、シリコ
ン酸化膜を完全に除去すべく多少過剰のエツチングを施
して、シリコン基板表面を露出させるようにしても、前
記第1導電型領域の存在によりコレクタ・エミッタ間の
リークを防止することができる。また、シリコン酸化膜
を完全に除去するから、シリコン酸化膜の残留により生
じる不都合を回避することができる。
を除去した後、シリコン基板の表面に第1導電型不純物
を導入してベース領域の側方に第1導電型領域を形成す
るから、シリコン酸化膜の除去工程においては、シリコ
ン酸化膜を完全に除去すべく多少過剰のエツチングを施
して、シリコン基板表面を露出させるようにしても、前
記第1導電型領域の存在によりコレクタ・エミッタ間の
リークを防止することができる。また、シリコン酸化膜
を完全に除去するから、シリコン酸化膜の残留により生
じる不都合を回避することができる。
これにより、エミッタ領域を形成するために行うシリコ
ン酸化膜のエツチング条件の余裕度が大きくなり、高品
質の半導体装置を高歩留で製造することができる。
ン酸化膜のエツチング条件の余裕度が大きくなり、高品
質の半導体装置を高歩留で製造することができる。
なお、再導入する第1導電型不純物の濃度をベース領域
の濃度より低くすることにより、再導入に起因するベー
ス領域の深さ及び幅の増加を抑制することができ、トラ
ンジスタの高周波特性の劣化を実用上防止することかき
る。
の濃度より低くすることにより、再導入に起因するベー
ス領域の深さ及び幅の増加を抑制することができ、トラ
ンジスタの高周波特性の劣化を実用上防止することかき
る。
[実施例]
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第1図は本発明の実施例方法により製造したバイポーラ
型トランジスタを示す断面図、第2図乃至第5図は本発
明の実施例方法を工程順に示す断面図である。この第2
図は、p型シリコン基板1上に通常の方法で形成された
n型コレクタ領域2と、選択酸化法を使用して約1μm
の厚さに形成された素子分離用シリコン酸化膜3と、通
常の熱酸化膜により約0.2μmの厚さに形成されたシ
リコン酸化膜4が示されている。
型トランジスタを示す断面図、第2図乃至第5図は本発
明の実施例方法を工程順に示す断面図である。この第2
図は、p型シリコン基板1上に通常の方法で形成された
n型コレクタ領域2と、選択酸化法を使用して約1μm
の厚さに形成された素子分離用シリコン酸化膜3と、通
常の熱酸化膜により約0.2μmの厚さに形成されたシ
リコン酸化膜4が示されている。
このように各層が形成された基板1に対し、第3図に示
すように、酸化膜4を介して、例えば、エネルギが10
0KeV、ドーズ量がlXl0”原子/ cn(の条件
でボロンをイオン注入することにより、シリコン基板表
面にボロンを導入する。その後、基板を1000°Cに
約30分間加熱して熱処理することにより、ベース領域
5を形成する。次いで、ベース領域5の上方の領域を除
いてシリコン酸化膜3上にフォトレジスト6を選択的に
形成する。
すように、酸化膜4を介して、例えば、エネルギが10
0KeV、ドーズ量がlXl0”原子/ cn(の条件
でボロンをイオン注入することにより、シリコン基板表
面にボロンを導入する。その後、基板を1000°Cに
約30分間加熱して熱処理することにより、ベース領域
5を形成する。次いで、ベース領域5の上方の領域を除
いてシリコン酸化膜3上にフォトレジスト6を選択的に
形成する。
その後、第4図に示すようにフォトレジスト6をマスク
にしてリアクティブイオンエツチングく反応性イオンエ
ツチング)等の方法によって、酸化膜4及びその近傍の
酸化膜3を除去する。このときのエツチング条件は、エ
ツチング装置の変動及び酸化膜4の膜厚のバラツキがあ
っても酸化膜4を確実に除去できるものにする。例えば
、全ての条件が適正であった場合に酸化膜4を過不足な
く丁度除去することができる場合のエツチング深さより
も、約10%過剰にエツチングしておく。
にしてリアクティブイオンエツチングく反応性イオンエ
ツチング)等の方法によって、酸化膜4及びその近傍の
酸化膜3を除去する。このときのエツチング条件は、エ
ツチング装置の変動及び酸化膜4の膜厚のバラツキがあ
っても酸化膜4を確実に除去できるものにする。例えば
、全ての条件が適正であった場合に酸化膜4を過不足な
く丁度除去することができる場合のエツチング深さより
も、約10%過剰にエツチングしておく。
これにより、酸化膜4はシリコン基板上に残留すること
がないと共に、この過剰のエツチングにより、通常、ベ
ース領域5の側方にn型コレクタ領域2が露出した露出
部5aが形成される。
がないと共に、この過剰のエツチングにより、通常、ベ
ース領域5の側方にn型コレクタ領域2が露出した露出
部5aが形成される。
次に、第5図に示すように、例えば、30KeV及び1
×1012原子/ cnfの条件でボロンを再度イオン
注入し、第4図の工程で形成されたコレクタ領域2の露
出部5aにボロンを注入する。これにより、露出部5a
もp型不純物濃度が上昇し、ベース領域5と同様のp型
領域5bとなる。
×1012原子/ cnfの条件でボロンを再度イオン
注入し、第4図の工程で形成されたコレクタ領域2の露
出部5aにボロンを注入する。これにより、露出部5a
もp型不純物濃度が上昇し、ベース領域5と同様のp型
領域5bとなる。
その後、第1図に示すようにフォトレジスト6を除去し
た後、ポリシリコン層7を0.3乃至0゜5μmの厚さ
で被着する。次いで、砒素等のn型不純物を、例えば、
50KeV及び1×1015原子/ Crdの条件でポ
リシリコン層7を介してシリコン基板lに導入した後、
熱処理することにより、エミッタ領域8を形成する。こ
れにより、npnバイポーラ型トランジスタが製造され
る。
た後、ポリシリコン層7を0.3乃至0゜5μmの厚さ
で被着する。次いで、砒素等のn型不純物を、例えば、
50KeV及び1×1015原子/ Crdの条件でポ
リシリコン層7を介してシリコン基板lに導入した後、
熱処理することにより、エミッタ領域8を形成する。こ
れにより、npnバイポーラ型トランジスタが製造され
る。
本実施例おいては、第4図に示すエツチング工程におい
て、シリコン酸化膜4が残留することがない。このため
、見かけの電流増幅率の上昇及び耐圧の低下等、トラン
ジスタ特性の致命的な不都合が生じることはない。また
、ベース領域5の側方にはp型領域5bが存在するから
、コレクタ・エミッタ間のリークの発生が防止され、ト
ランジスタとしての正常動作が阻害されることはない。
て、シリコン酸化膜4が残留することがない。このため
、見かけの電流増幅率の上昇及び耐圧の低下等、トラン
ジスタ特性の致命的な不都合が生じることはない。また
、ベース領域5の側方にはp型領域5bが存在するから
、コレクタ・エミッタ間のリークの発生が防止され、ト
ランジスタとしての正常動作が阻害されることはない。
なお、p型領域5bの不純物濃度が最初に形成するベー
ス領域5よりも低い値になるように、第5図に示すイオ
ン注入工程の注入条件を設定すれば、本来のベース領域
5の深さが深くなることが抑制され、ベース幅の増加に
よる高周波特性の劣化を実用上無視できるものとするこ
とができる。
ス領域5よりも低い値になるように、第5図に示すイオ
ン注入工程の注入条件を設定すれば、本来のベース領域
5の深さが深くなることが抑制され、ベース幅の増加に
よる高周波特性の劣化を実用上無視できるものとするこ
とができる。
このようにして、ベース領域5の側方をp型領域5bに
より補強することによって、エツチング工程における種
々の要因の変動に対し、十分な余裕度を持つことができ
、高品質のバイポーラトランジスタを高歩留で製造する
ことかできる。
より補強することによって、エツチング工程における種
々の要因の変動に対し、十分な余裕度を持つことができ
、高品質のバイポーラトランジスタを高歩留で製造する
ことかできる。
なお、上記実施例においては、第5図の工程において、
イオン注入によりボロンを基板表面に導入した。しかし
ながら、このボロンの導入はイオン注入に限らず、種々
の方法により行うことができる。例えば、ベース領域5
上のシリコン酸化膜4をエツチングにより除去した後、
フ才I・レジストを除去し、次いで、例えば、1000
°CのBCρ3雰囲気中に5分間保持することにより、
ボロンを基板表面に熱拡散させて導入することかできる
。次いで、第1の実施例と同様にポリシリコン層7を被
着した後、砒素を導入してエミッタ領域8を形成する。
イオン注入によりボロンを基板表面に導入した。しかし
ながら、このボロンの導入はイオン注入に限らず、種々
の方法により行うことができる。例えば、ベース領域5
上のシリコン酸化膜4をエツチングにより除去した後、
フ才I・レジストを除去し、次いで、例えば、1000
°CのBCρ3雰囲気中に5分間保持することにより、
ボロンを基板表面に熱拡散させて導入することかできる
。次いで、第1の実施例と同様にポリシリコン層7を被
着した後、砒素を導入してエミッタ領域8を形成する。
この場合には、熱処理のためにベース層5が深くなりや
すいという欠点があるものの、イオン注入することによ
り生じやすい結晶欠陥が発生せず、その結果ジャンクシ
ョンリークを確実に防止できるという利点がある。
すいという欠点があるものの、イオン注入することによ
り生じやすい結晶欠陥が発生せず、その結果ジャンクシ
ョンリークを確実に防止できるという利点がある。
[発明の効果]
以上説明したように本発明によればエミツタ層を形成す
る前にベース領域側方の露出部に第1導電型不純物を導
入し、この部分を第1導電型領域にするから、コレクタ
・エミッタ間のリークが確実に防止されると共に、エミ
ッタ領域を形成するために行うシリコン酸化膜のエツチ
ングに際し、エツチング条件の余裕度を極めて大きくす
ることができる。その結果、高品質の半導体を極めて高
い歩留で製造することができる。
る前にベース領域側方の露出部に第1導電型不純物を導
入し、この部分を第1導電型領域にするから、コレクタ
・エミッタ間のリークが確実に防止されると共に、エミ
ッタ領域を形成するために行うシリコン酸化膜のエツチ
ングに際し、エツチング条件の余裕度を極めて大きくす
ることができる。その結果、高品質の半導体を極めて高
い歩留で製造することができる。
第1図は本発明の実施例方法により製造されたバイポー
ラ型トランジスタを示す断面図、第2図乃至第5図は本
発明の実施例方法を工程順に示す断面図、第6図及び第
7図は従来の製造方法を示す断面図である。 1;p型シリコン基板、2;n型コレクタ領域、3;素
子分離用シリコン酸化膜、4;シリコン酸化膜、5;p
型ベース領域、5a;露出部、5b;p壁領域、6;フ
ォトレジスト、7;ポリシリコン層、8;n型エミッタ
領域
ラ型トランジスタを示す断面図、第2図乃至第5図は本
発明の実施例方法を工程順に示す断面図、第6図及び第
7図は従来の製造方法を示す断面図である。 1;p型シリコン基板、2;n型コレクタ領域、3;素
子分離用シリコン酸化膜、4;シリコン酸化膜、5;p
型ベース領域、5a;露出部、5b;p壁領域、6;フ
ォトレジスト、7;ポリシリコン層、8;n型エミッタ
領域
Claims (1)
- (1)シリコン基板上のシリコン酸化膜を介して第1導
電型不純物を基板表面に導入することによりベース領域
を形成する工程と、このベース領域上のシリコン酸化膜
をエッチングにより除去する工程と、シリコン酸化膜が
除去された部分のシリコン基板表面に第1導電型不純物
を導入して前記ベース領域の側方に第1導電型領域を形
成する工程と、全面にポリシリコン層を被着する工程と
このポリシリコン層を介して第2導電型不純物をシリコ
ン基板に導入し前記シリコン酸化膜の残存部分に接触す
るエミッタ領域を形成する工程とを有することを特徴と
するバイポーラ型トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19585988A JPH07120669B2 (ja) | 1988-08-05 | 1988-08-05 | バイポーラ型トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19585988A JPH07120669B2 (ja) | 1988-08-05 | 1988-08-05 | バイポーラ型トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0244731A true JPH0244731A (ja) | 1990-02-14 |
JPH07120669B2 JPH07120669B2 (ja) | 1995-12-20 |
Family
ID=16348180
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19585988A Expired - Fee Related JPH07120669B2 (ja) | 1988-08-05 | 1988-08-05 | バイポーラ型トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07120669B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5270752A (en) * | 1991-03-15 | 1993-12-14 | Ushio U-Tech Inc. | Method and apparatus for a fog screen and image-forming method using the same |
-
1988
- 1988-08-05 JP JP19585988A patent/JPH07120669B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5270752A (en) * | 1991-03-15 | 1993-12-14 | Ushio U-Tech Inc. | Method and apparatus for a fog screen and image-forming method using the same |
Also Published As
Publication number | Publication date |
---|---|
JPH07120669B2 (ja) | 1995-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4029522A (en) | Method to fabricate ion-implanted layers with abrupt edges to reduce the parasitic resistance of Schottky barrier fets and bipolar transistors | |
JPH06318634A (ja) | 半導体装置の素子分離方法 | |
US4202002A (en) | Ion-implanted layers with abrupt edges | |
JP3049496B2 (ja) | Mosfetの製造方法 | |
JPH07130834A (ja) | 半導体装置およびその製造方法 | |
JPH0244731A (ja) | バイポーラ型トランジスタの製造方法 | |
JPH04103127A (ja) | 半導体装置の素子の分離方法 | |
KR960000228B1 (ko) | 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정 | |
JP3053831B2 (ja) | 半導体装置およびその製造方法 | |
JP3446378B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
KR0156103B1 (ko) | 반도체 소자의 제조방법 | |
KR910005404B1 (ko) | 고성능 바이폴라 트랜지스터의 제조방법 | |
JP2770762B2 (ja) | 半導体装置の製造方法 | |
KR100225383B1 (ko) | 반도체 소자의 제조 방법 | |
KR100337073B1 (ko) | 반도체소자간의격리방법 | |
JPH10135451A (ja) | 漏れ電流減少領域を備える半導体素子の製造方法 | |
JPH0498879A (ja) | 半導体装置およびその製造方法 | |
JPS5966168A (ja) | 半導体装置の製法 | |
JPH113991A (ja) | 半導体装置及びその製造方法 | |
JPH10163490A (ja) | トランジスタの製造方法 | |
JPS61136267A (ja) | バイポ−ラ半導体装置 | |
JPH06101474B2 (ja) | 横型pnpトランジスタ及びその形成方法 | |
JPH06188258A (ja) | 半導体装置の製造方法 | |
JPH02281659A (ja) | Mosトランジスタ | |
JPH04215479A (ja) | Mos半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |