JPH0244731A - バイポーラ型トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明はエミッタ側壁にシリコン酸化膜が接触した構造
（以下、つオールドエミッタという）のバイポーラ型ト
ランジスタの製造方法に関する。

［従来の技術］ ウォールドエミッタ型バイポーラ素子は、素子の微細化
及び動作の高速化のために好適の構造を有する。従来、
このウォールドエミッタ型バイポーラ素子は、以下のよ
うな方法で製造されている。

即ち、第６図に示すようにシリコン基板１の表面に、コ
レクタ２及び素子分離用シリコン酸化膜３を形成した後
、ｐ型ベース領域５を形成する。そして、このベース領
域５上のシリコン酸化膜３をベース領域５よりも広い領
域に亘って除去し、自己整合的にエミッタ形成領域を露
出させる。次いで、このシリコン基板１の全面にポリシ
リコン層７を被着する。その後、このポリシリコン層７
を介してｎ型不純物をシリコン基板１の表面に導入し、
エミッタ領域８を形成する。このようにして、ｎｐｎウ
ォールドエミッタ型バイポーラ素子がシリコン基板上に
形成される。

［発明が解決しようとする課題］ しかしながら、上述した従来の製造方法においては、シ
リコン酸化膜におけるベース領域５上の部分のみがエツ
チング除去されれば問題となることはないが、実際上エ
ツチング装置の種々の条件の僅かな変動又は各シリコン
基板１上の酸化膜３の厚さのバラツキ等のために、シリ
コン基板上に薄い酸化膜が残留したり、又は過剰にエツ
チングされてしまうことがある。

薄い酸化膜がシリコン基板上に残留した場合は、絶縁膜
が単結晶領域のエミッタ部とポリシリコン領域のエミッ
タ部との間に介在することになる。

このため、トランジスタの見かけの電流増幅率が極端に
大きくなったり、又は耐圧が低下する等、トランジスタ
の特性としては極めて致命的な不都合か生じる。

一方、過剰にエツチングされた場合は、第６図に示すよ
うに、ベース領域５の側方にて酸化膜３か後退し、ｎ型
不純物が導入されていない領域５ａが露出する。この状
態のままポリシリコン層７を被着し、ｎ型不純物を導入
してエミッタ領域８を形成すると、第７図に示すように
、ベース領域５の側壁部から洩れ電流が生じてコレクタ
・エミッタ間にリークが発生する。そうすると、トラン
ジスタとしては動作しなくなってしまう。このように従
来の製造方法においては、ベース領域５上のシリコン酸
化膜３のエツチングは過不足がないように高精度で行う
必要があり、このような適正なエツチング状態を常に得
ることは極めて困難であるために、上述した種々の不都
合が生じやすいという難点がある。

本発明はかかる問題点に鑑みてなされたものであって、
ベース領域上の酸化膜のエツチングバラツキに対して余
裕度が高く、高品質のバイポーラ型トランジスタを安定
して高歩留で製造することができるバイポーラ型トラン
ジスタの製造方法を提供することを目的とする。

［課題を解決するための手段コ 本発明に係るバイポーラ型トランジスタの製造方法は、
シリコン基板上のシリコン酸化膜を介して第１導電型不
純物を基板表面に導入することによりベース領域を形成
する工程とこのベース領域上のシリコン酸化膜をエツチ
ングにより除去する工程と、シリコン酸化膜が除去され
た部分のシリコン基板表面に第１導電型不純物を導入し
て前記ベース領域の側方に第１導電型領域を形成する工
程と、全面にポリシリコン層を被着する工程と、二のポ
リシリコン層を介して第２導電型不純物をシリコン基板
に導入し前記シリコン酸化膜の残存部分に接触するエミ
ッタ領域を形成する工程とを有することを特徴とする。

なお、前記第１導電型領域を形成するための工程におい
ては、前記ベース領域の第１導電型不純物濃度より低い
濃度の第１導電型不純物を導入することが好ましい。

［作用］ 本発明においては、前記ベース領域上のシリコン酸化膜
を除去した後、シリコン基板の表面に第１導電型不純物
を導入してベース領域の側方に第１導電型領域を形成す
るから、シリコン酸化膜の除去工程においては、シリコ
ン酸化膜を完全に除去すべく多少過剰のエツチングを施
して、シリコン基板表面を露出させるようにしても、前
記第１導電型領域の存在によりコレクタ・エミッタ間の
リークを防止することができる。また、シリコン酸化膜
を完全に除去するから、シリコン酸化膜の残留により生
じる不都合を回避することができる。

これにより、エミッタ領域を形成するために行うシリコ
ン酸化膜のエツチング条件の余裕度が大きくなり、高品
質の半導体装置を高歩留で製造することができる。

なお、再導入する第１導電型不純物の濃度をベース領域
の濃度より低くすることにより、再導入に起因するベー
ス領域の深さ及び幅の増加を抑制することができ、トラ
ンジスタの高周波特性の劣化を実用上防止することかき
る。

［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図は本発明の実施例方法により製造したバイポーラ
型トランジスタを示す断面図、第２図乃至第５図は本発
明の実施例方法を工程順に示す断面図である。この第２
図は、ｐ型シリコン基板１上に通常の方法で形成された
ｎ型コレクタ領域２と、選択酸化法を使用して約１μｍ
の厚さに形成された素子分離用シリコン酸化膜３と、通
常の熱酸化膜により約０．２μｍの厚さに形成されたシ
リコン酸化膜４が示されている。

このように各層が形成された基板１に対し、第３図に示
すように、酸化膜４を介して、例えば、エネルギが１０
０ＫｅＶ、ドーズ量がｌＸｌ０”原子／　ｃｎ（の条件
でボロンをイオン注入することにより、シリコン基板表
面にボロンを導入する。その後、基板を１０００°Ｃに
約３０分間加熱して熱処理することにより、ベース領域
５を形成する。次いで、ベース領域５の上方の領域を除
いてシリコン酸化膜３上にフォトレジスト６を選択的に
形成する。

その後、第４図に示すようにフォトレジスト６をマスク
にしてリアクティブイオンエツチングく反応性イオンエ
ツチング）等の方法によって、酸化膜４及びその近傍の
酸化膜３を除去する。このときのエツチング条件は、エ
ツチング装置の変動及び酸化膜４の膜厚のバラツキがあ
っても酸化膜４を確実に除去できるものにする。例えば
、全ての条件が適正であった場合に酸化膜４を過不足な
く丁度除去することができる場合のエツチング深さより
も、約１０％過剰にエツチングしておく。

これにより、酸化膜４はシリコン基板上に残留すること
がないと共に、この過剰のエツチングにより、通常、ベ
ース領域５の側方にｎ型コレクタ領域２が露出した露出
部５ａが形成される。

次に、第５図に示すように、例えば、３０ＫｅＶ及び１
×１０１２原子／　ｃｎｆの条件でボロンを再度イオン
注入し、第４図の工程で形成されたコレクタ領域２の露
出部５ａにボロンを注入する。これにより、露出部５ａ
もｐ型不純物濃度が上昇し、ベース領域５と同様のｐ型
領域５ｂとなる。

その後、第１図に示すようにフォトレジスト６を除去し
た後、ポリシリコン層７を０．３乃至０゜５μｍの厚さ
で被着する。次いで、砒素等のｎ型不純物を、例えば、
５０ＫｅＶ及び１×１０１５原子／　Ｃｒｄの条件でポ
リシリコン層７を介してシリコン基板ｌに導入した後、
熱処理することにより、エミッタ領域８を形成する。こ
れにより、ｎｐｎバイポーラ型トランジスタが製造され
る。

本実施例おいては、第４図に示すエツチング工程におい
て、シリコン酸化膜４が残留することがない。このため
、見かけの電流増幅率の上昇及び耐圧の低下等、トラン
ジスタ特性の致命的な不都合が生じることはない。また
、ベース領域５の側方にはｐ型領域５ｂが存在するから
、コレクタ・エミッタ間のリークの発生が防止され、ト
ランジスタとしての正常動作が阻害されることはない。

なお、ｐ型領域５ｂの不純物濃度が最初に形成するベー
ス領域５よりも低い値になるように、第５図に示すイオ
ン注入工程の注入条件を設定すれば、本来のベース領域
５の深さが深くなることが抑制され、ベース幅の増加に
よる高周波特性の劣化を実用上無視できるものとするこ
とができる。

このようにして、ベース領域５の側方をｐ型領域５ｂに
より補強することによって、エツチング工程における種
々の要因の変動に対し、十分な余裕度を持つことができ
、高品質のバイポーラトランジスタを高歩留で製造する
ことかできる。

なお、上記実施例においては、第５図の工程において、
イオン注入によりボロンを基板表面に導入した。しかし
ながら、このボロンの導入はイオン注入に限らず、種々
の方法により行うことができる。例えば、ベース領域５
上のシリコン酸化膜４をエツチングにより除去した後、
フ才Ｉ・レジストを除去し、次いで、例えば、１０００
°ＣのＢＣρ３雰囲気中に５分間保持することにより、
ボロンを基板表面に熱拡散させて導入することかできる
。次いで、第１の実施例と同様にポリシリコン層７を被
着した後、砒素を導入してエミッタ領域８を形成する。

この場合には、熱処理のためにベース層５が深くなりや
すいという欠点があるものの、イオン注入することによ
り生じやすい結晶欠陥が発生せず、その結果ジャンクシ
ョンリークを確実に防止できるという利点がある。

［発明の効果］ 以上説明したように本発明によればエミツタ層を形成す
る前にベース領域側方の露出部に第１導電型不純物を導
入し、この部分を第１導電型領域にするから、コレクタ
・エミッタ間のリークが確実に防止されると共に、エミ
ッタ領域を形成するために行うシリコン酸化膜のエツチ
ングに際し、エツチング条件の余裕度を極めて大きくす
ることができる。その結果、高品質の半導体を極めて高
い歩留で製造することができる。

【図面の簡単な説明】

第１図は本発明の実施例方法により製造されたバイポー
ラ型トランジスタを示す断面図、第２図乃至第５図は本
発明の実施例方法を工程順に示す断面図、第６図及び第
７図は従来の製造方法を示す断面図である。 １；ｐ型シリコン基板、２；ｎ型コレクタ領域、３；素
子分離用シリコン酸化膜、４；シリコン酸化膜、５；ｐ
型ベース領域、５ａ；露出部、５ｂ；ｐ壁領域、６；フ
ォトレジスト、７；ポリシリコン層、８；ｎ型エミッタ
領域

Claims (1)

【特許請求の範囲】
1. （１）シリコン基板上のシリコン酸化膜を介して第１導
   電型不純物を基板表面に導入することによりベース領域
   を形成する工程と、このベース領域上のシリコン酸化膜
   をエッチングにより除去する工程と、シリコン酸化膜が
   除去された部分のシリコン基板表面に第１導電型不純物
   を導入して前記ベース領域の側方に第１導電型領域を形
   成する工程と、全面にポリシリコン層を被着する工程と
   このポリシリコン層を介して第２導電型不純物をシリコ
   ン基板に導入し前記シリコン酸化膜の残存部分に接触す
   るエミッタ領域を形成する工程とを有することを特徴と
   するバイポーラ型トランジスタの製造方法。