JPH07120669B2 - バイポーラ型トランジスタの製造方法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はエミッタ側壁にシリコン酸化膜が接触した構造
（以下、ウォールドエミッタ）のバイポーラ型トランジ
スタの製造方法に関する。

［従来の技術］ ウォールドエミッタ型バイポーラ素子は、素子の微細化
及び動作の高速化のために好適の構造を有する。従来、
このウォールドエミッタ型バイポーラ素子は、以下のよ
うな方法で製造されている。即ち、第６図に示すように
シリコン基板１の表面に、コレクタ２及び素子分離用シ
リコン酸化膜３を形成した後、ｐ型ベース領域５を形成
する。そして、このベース領域５上のシリコン酸化膜３
をベース領域５よりも広い領域に亘って除去し、自己整
合的にエミッタ形成領域を露出させる。次いで、このシ
リコン基板１の全面にポリシリコン層７を被着する。そ
の後、このポリシリコン層７を介してｎ型不純物をシリ
コン基板１の表面に導入し、エミッタ領域８を形成す
る。このようにして、npnウォールドエミッタ型バイポ
ーラ素子がシリコン基板上に形成される。

［発明が解決しようとする課題］ しかしながら、上述した従来の製造方法においては、シ
リコン酸化膜におけるベース領域５上の部分のみがエッ
チング除去されれば問題となることはないが、実際上エ
ッチング装置の種々の条件の僅かな変動又は各シリコン
基板１上の酸化膜３の厚さのバラツキ等のために、シリ
コン基板上に薄い酸化膜が残留したり、又は過剰にエッ
チングされてしまうことがある。

薄い酸化膜がシリコン基板上に残留した場合は、絶縁膜
が単結晶領域のエミッタ部とポリシリコン領域のエミッ
タ部との間に介在することになる。このため、トランジ
スタの見かけの電流増幅率が極端に大きくなったり、又
は耐圧が低下する等、トランジスタの特性としては極め
て致命的な不都合が生じる。

一方、過剰にエッチングされた場合は、第６図に示すよ
うに、ベース領域５の側方にて酸化膜３が後退し、ｐ型
不純物が導入されていない領域5aが露出する。この状態
のままポリシリコン層７を被着し、ｎ型不純物を導入し
てエミッタ領域８を形成すると、第７図に示すように、
ベース領域５の側壁部から洩れ電流が生じてコレクタ・
エミッタ間にリークが発生する。そうすると、トランジ
スタとしては動作しなくなってしまう。このように従来
の製造方法においては、ベース領域５上のシリコン酸化
膜３のエッチングは過不足がないように高精度で行う必
要があり、このような適正なエッチング状態を常に得る
ことは極めて困難であるために、上述した種々の不都合
が生じやすいという難点がある。

本発明はかかる問題点に鑑みてなされたものであって、
ベース領域上の酸化膜のエッチングバラツキに対して余
裕度が高く、高品質のバイポーラ型トランジスタを安定
して高歩留で製造することができるバイポーラ型トラン
ジスタの製造方法を提供することを目的とする。

［課題を解決するための手段］ 本発明に係るバイポーラ型トランジスタの製造方法は、
第１導電型のベース領域を第２導電型のコレクタ領域に
形成し前記第２導電型のエミッタ領域を前記第１導電型
のベース領域に形成するバイポーラ型トランジスタの製
造方法において、シリコン基板の表面に第１シリコン酸
化膜、前記第１シリコン酸化膜周辺の前記シリコン基板
の表面に素子分離用の第２シリコン酸化膜、及び前記第
１シリコン酸化膜及び前記第２シリコン酸化膜に囲まれ
た前記シリコン基板に前記コレクタ領域を夫々位置させ
る工程と、前記コレクタ領域内に前記第１シリコン酸化
膜を介して前記第１導電型不純物を導入することにより
前記ベース領域を形成する工程と、前記ベース領域上の
前記第１シリコン酸化膜及び前記第１シリコン酸化膜の
周辺部分の前記第２シリコン酸化膜をエッチングにより
除去する工程と、前記エッチングにより露出した前記シ
リコン基板の表面に前記第１導電型の不純物を導入して
前記ベース領域の側方に、前記エッチングによって形成
された前記第２シリコン酸化膜の残存部分に整合して第
１導電型領域を形成する工程と、全面にポリシリコン層
を被着する工程と、このポリシリコン層を介して前記第
２導電型の不純物を前記ベース領域に導入し前記第２シ
リコン酸化膜の前記残存部分に接触する前記エミッタ領
域を形成する工程とを有することを特徴とする。

なお、前記第１導電型領域を形成するための工程におい
ては、前記ベース領域の第１導電型不純物濃度より低い
濃度の第１導電型不純物を導入することが好ましい。

［作用］ 本発明においては、前記ベース領域上のシリコン酸化膜
を除去した後、シリコン基板の表面に第１導電型不純物
を導入してベース領域の側方に第１導電型領域を形成す
るから、シリコン酸化膜の除去工程においては、シリコ
ン酸化膜を完全に除去すべく多少過剰のエッチングを施
して、シリコン基板表面を露出させるようにしても、前
記第１導電型領域の存在によりコレクタ・エミッタ間の
リークを防止することができる。また、シリコン酸化膜
を完全に除去するから、シリコン酸化膜の残留により生
じる不都合を回避することができる。これにより、エミ
ッタ領域を形成するために行うシリコン酸化膜のエッチ
ング条件の余裕度が大きくなり、高品質の半導体装置を
高歩留で製造することができる。

なお、再導入する第１導電型不純物の濃度をベース領域
の濃度より低くすることにより、再導入に起因するベー
ス領域の深さ及び幅の増加を抑制することができ、トラ
ンジスタの高周波特性の劣化を実用上防止することがき
る。

［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図は本発明の実施例方法により製造したバイポーラ
型トランジスタを示す断面図、第２図乃至第５図は本発
明の実施例方法を工程順に示す断面図である。この第２
図は、ｐ型シリコン基板１上に通常の方法で形成された
ｎ型コレクタ領域２と、選択酸化法を使用して約１μｍ
の厚さに形成された素子分離用シリコン酸化膜３と、通
常の熱酸化膜により約0.2μｍの厚さに形成されたシリ
コン酸化膜４が示されている。

このように各層が形成された基板１に対し、第３図に示
すように、酸化膜４を介して、例えば、エネルギが100k
eV、ドーズ量が１×10¹⁴原子／cm²の条件でボロンをイ
オン注入することにより、シリコン基板表面にボロンを
導入する。その後、基板を1000℃に約30分間加熱して熱
処理することにより、ベース領域５を形成する。次い
で、ベース領域５の上方の領域を除いてシリコン酸化膜
３上にフォトレジスト６を選択的に形成する。

その後、第４図に示すようにフォトレジスト６をマスク
にしてリアクティブイオンエッチング（反応性イオンエ
ッチング）等の方法によって、酸化膜４及びその近傍の
酸化膜３を除去する。このときのエッチング条件は、エ
ッチング装置の変動及び酸化膜４の膜厚のバラツキがあ
っても酸化膜４を確実に除去できるものにする。例え
ば、全ての条件が適正であった場合に酸化膜４を過不足
なく丁度除去することができる場合のエッチング深さよ
りも、約10％過剰にエッチングしておく。これにより、
酸化膜４はシリコン基板上に残留することがないと共
に、この過剰のエッチングにより、通常、ベース領域５
の側方にｎ型コレクタ領域２が露出した露出部5aが形成
される。

次に、第５図に示すように、例えば、30keV及び１×10
¹²原子／cm²の条件でボロンを再度イオン注入し、第４
図の工程で形成されたコレクタ領域２の露出部5aにボロ
ンを注入する。これにより、露出部5aもｐ型不純物濃度
が上昇し、ベース領域５と同様のｐ型領域5bとなる。

その後、第１図に示すようにフォトレジスト６を除去し
た後、ポリシリコン層７を0.3乃至0.5μｍの厚さで被着
する。次いで、砒素等のｎ型不純物を、例えば、50keV
及び１×10¹⁵原子／cm²の条件でポリシリコン層７を介
してシリコン基板１に導入した後、熱処理することによ
り、エミッタ領域８を形成する。これにより、npnバイ
ポーラ型トランジスタが製造される。

本実施例おいては、第４図に示すエッチング工程におい
て、シリコン酸化膜４が残留することがない。このた
め、見かけの電流増幅率の上昇及び耐圧の低下等、トラ
ンジスタ特性の致命的な不都合が生じることはない。ま
た、ベース領域５の側方にはｐ型領域5bが存在するか
ら、コレクタ・エミッタ間のリークの発生が防止され、
トランジスタとしての正常動作が阻害されることはな
い。

なお、ｐ型領域5bの不純物濃度が最初に形成するベース
領域５よりも低い値になるように、第５図に示すイオン
注入工程の注入条件を設定すれば、本来のベース領域５
の深さが深くなることが抑制され、ベース幅の増加によ
る高周波特性の劣化を実用上無視できるものとすること
ができる。

このようにして、ベース領域５の側方をｐ型領域5bによ
り補強することによって、エッチング工程における種々
の要因の変動に対し、十分な余裕度を持つことができ、
高品質のバイポーラトランジスタを高歩留で製造するこ
とができる。

なお、上記実施例においては、第５図の工程において、
イオン注入によりボロンを基板表面に導入した。しかし
ながら、このボロンの導入はイオン注入に限らず、種々
の方法により行うことができる。例えば、ベース領域５
上のシリコン酸化膜４をエッチングにより除去した後、
フォトレジストを除去し、次いで、例えば、1000℃のBC
l₃雰囲気中に５分間保持することにより、ボロンを基板
表面に熱拡散させて導入することができる。次いで、第
１の実施例と同様にポリシリコン層７を被着した後、砒
素を導入してエミッタ領域８を形成する。

この場合には、熱処理のためにベース層５が深くなりや
すいという欠点があるものの、イオン注入することによ
り生じやすい結晶欠陥が発生せず、その結果ジャンクシ
ョンリークを確実に防止できるという利点がある。

［発明の効果］ 以上説明したように本発明によればエミッタ層を形成す
る前にベース領域側方の露出部に第１導電型不純物を導
入し、この部分を第１導電型領域にするから、コレクタ
・エミッタ間のリークが確実に防止されると共に、エミ
ッタ領域を形成するために行うシリコン酸化膜のエッチ
ングに際し、エッチング条件の余裕度を極めて大きくす
ることができる。その結果、高品質の半導体を極めて高
い歩留で製造することができる。

【図面の簡単な説明】

第１図は本発明の実施例方法により製造されたバイポー
ラ型トランジスタを示す断面図、第２図乃至第５図は本
発明の実施例方法を工程順に示す断面図、第６図及び第
７図は従来の製造方法を示す断面図である。 1;p型シリコン基板、2;n型コレクタ領域、3;素子分離用
シリコン酸化膜、4;シリコン酸化膜、5;p型ベース領
域、5a;露出部、5b;p型領域、6;フォトレジスト、7;ポ
リシリコン層、8;n型エミッタ領域

Claims (1)

【特許請求の範囲】
1. 【請求項１】第１導電型のベース領域を第２導電型のコ
   レクタ領域に形成し前記第２導電型のエミッタ領域を前
   記第１導電型のベース領域に形成するバイポーラ型トラ
   ンジスタの製造方法において、シリコン基板の表面に第
   １シリコン酸化膜、前記第１シリコン酸化膜周辺の前記
   シリコン基板の表面に素子分離用の第２シリコン酸化
   膜、及び前記第１シリコン酸化膜及び前記第２シリコン
   酸化膜に囲まれた前記シリコン基板に前記コレクタ領域
   を夫々位置させる工程と、前記コレクタ領域内に前記第
   １シリコン酸化膜を介して前記第１導電型の不純物を導
   入することにより前記ベース領域を形成する工程と、前
   記ベース領域上の前記第１シリコン酸化膜及び前記第１
   シリコン酸化膜の周辺部分の前記第２シリコン酸化膜を
   エッチングにより除去する工程と、前記エッチングによ
   り露出した前記シリコン基板の表面に前記第１導電型不
   純物を導入して前記ベース領域の側方に、前記エッチン
   グによって形成された前記第２シリコン酸化膜の残存部
   分に整合して第１導電型領域を形成する工程と、全面に
   ポリシリコン層を被着する工程と、このポリシリコン層
   を介して前記第２導電型不純物を前記ベース領域に導入
   し前記第２シリコン酸化膜の前記残存部分に接触する前
   記エミッタ領域を形成する工程とを有することを特徴と
   するバイポーラ型トランジスタの製造方法。