KR930011173B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR930011173B1
KR930011173B1 KR1019900012146A KR900012146A KR930011173B1 KR 930011173 B1 KR930011173 B1 KR 930011173B1 KR 1019900012146 A KR1019900012146 A KR 1019900012146A KR 900012146 A KR900012146 A KR 900012146A KR 930011173 B1 KR930011173 B1 KR 930011173B1
Authority
KR
South Korea
Prior art keywords
diffusion region
semiconductor device
type diffusion
type
surface concentration
Prior art date
Application number
KR1019900012146A
Other languages
English (en)
Other versions
KR910005391A (ko
Inventor
무네히로 요시다
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910005391A publication Critical patent/KR910005391A/ko
Application granted granted Critical
Publication of KR930011173B1 publication Critical patent/KR930011173B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체장치 및 그 제조방법
제1도는 본 발명의 제1실시예에 관한 반도체장치를 도시한 단면도.
제2도는 본 발명의 제1실시예에 관한 반도체장치의 표면방향의 농도프로파일을 도시한 그래프.
제3도는 본 발명의 제2실시예에 관한 반도체장치의 제조방법을 공정순으로 도시한 단면도.
제4도는 본 발명의 제3실시예에 관한 반도체장치를 도시한 단면도.
제5도는 본 발명의 제3실시예에 관한 반도체장치의 표면방향의 농도프로파일을 도시한 그래프.
제6도는 본 발명의 제4실시예에 관한 반도체장치를 도시한 단면도.
제7도는 본 발명의 제4실시예에 관한 반도체장치를 표면방향의 농도프로파일을 도시한 그래프.
제8도는 본 발명의 제5실시예에 관한 반도체장치의 제조방법을 공정순으로 도시한 단면도.
제9도는 종래기술에 의한 반도체장치를 도시한 단면도.
제10도는 종래기술에 의한 반도체장치의 표면방향의 농도프로파일을 도시한 그래프이다.
* 도면의 주요부분에 대한 부호의 설명
1, 4, 10, 14, 20 : 반도체기판
2, 7, 11, 12, 16, 17, 23, 24, 26 : 확산영역
3, 13 : 보정용 확산영역
[산업상의 이용분야]
본 발명은 반도체장치 및 그 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
이하 제9도 및 제10도를 참조해서 종래기술에 따른 반도체장치에 대해서 설명한다. 제9도는 종래기술에 의한 반도체장치를 도시한 단면도이다.
종래기술에 의한 반도체장치는 N형 반도체기판(30)과, 이 N형 반도체기판(30) 표면에 형성된 P형 확산영역(31)을 구비하고 있다.
이 P형 확산영역(31)은 N형 반도체기판(30)에 P형 불순물을 이온주입하고, 그후 열확산을 행함에 따라 형성한다. 그러나, P형 확산영역(31)은 제9도에 도시된 바와 같이, 이온주입에 의한 불순물도핑경계가 b점에서 c점까지 퍼져있다. 이 때문에 P형 확산영역(31)과 N형 반도체기판(30)의 경계부에서는 불순물의 확산에 의해 표면에 있어서의 불순물의 농도(이하 ＂표면농도＂라 칭한다)이 저하가 발생한다.
제10도에 종래기술에 의한 반도체장치의 표면방향의 농도프로파일을 도시한다. 제10도에 도시된 바와 같이, 표면농도는 P형 확산영역내 a점의 영역까지는 균일하지만, a점 보다 외측에서는 저하되고 만다. 이 때문에, 표면농도가 저하되고 있는 a점에서 c점의 영역에 트랜지스터를 형성하면 임계치전압이 저하된다는 문제점이 발생한다. 그러므로, 표면농도가 저하되고 있는 a점에서 c점영역으로의 트랜지스터형성을 피하고, a점보다 P형 확산영역(31)내측에 트랜지스터를 형성함에 따라 임계치전압의 저하를 방지하고 있다.
상기한 바와 같은 반도체장치에서는 P형 확산영역내의 표면농도가 저하되는 영역으로의 트랜지스터형성을 피하고, 표면농도가 일정한 영역에 트랜지스터를 형성함에 따라 임계치전압의 저하를 방지하였지만, P형 확산영역의 불순물농도가 높아지고, 또는 열확산에 의해 P형 확산영역의 깊이를 깊게 한 경우, 표면농도가 저하되고 있는 a점에서 c점의 영역간의 거리는 길어지게 되고 만다. 결국, 트랜지스터를 형성할 수 없는 영역이 크게 되고 만다. 이것은 고집적화를 필요로 하는 반도체장치에 있어서는 큰 문제점으로 된다.
[발명의 목적]
본 발명은 상기한 점을 감안해서 발명된 것으로, 확산영역의 표면농도가 일정한 반도체장치 및 그 제조방법을 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은 제1도전형 반도체기판과 이 반도체기판표면에 형성된 제2도전형 제1확산영역, 이 제1확산영역의 중심부의 표면농도보다 낮은 표면농도를 갖춘 주변부에 형성된 제2도전형 제2확산영역을 구비한 반도체장치, 및 제1도전형 반도체기판표면에 제2도전형 불순물을 확산하고, 제1확산영역을 형성하는 공정과, 제1확산영역의 중심부의 표면농도보다 낮은 표면농도를 갖춘 주변부에 제2도전형 불순물을 확산하는 공정을 구비한 반도체장치의 제조방법을 제공한다.
[작용]
상기와 같이 구성된 본 발명에 의하면, 확산영역의 표면농도저하영역내에 이 확산영역과 같은 도전형의 불순물을 확산한다. 이에따라, 확산영역내의 표면농도저하를 보정할 수 있다.
[실시예]
이하, 제1도 내지 제8도를 참조해서 본 발명의 실시예에 관한 반도체장치 및 그 제조방법을 설명한다.
제1도는 본 발명의 제1실시예에 관한 반도체장치를 도시한 단면도이다.
본 발명에 의한 반도체장치는 N형 반도체기판(1) 표면에 P형 확산영역(2)이 형성되어 있다. 또, 이 P형 확산영역(2)의 중심부의 표면농도보다 낮은 표면농도를 갖춘 주변부인, N형 반도체기판(1)과의 접합부에는 보정용 P형 확산영역(3)이 형성되어있다.
이와 같은 반도체장치에 의하면, P형 확산영역(2)의 N형 반도체기판(1)과의 인접부, 결국 표면농도가 저하되고 있는 영역인 표면방향 a-c간에 보정용 P형 확산영역(3)을 형성하고 있다. 이 때문에 이 a-c간의 표면농도는 P형 확산영역(2)과 보정형 P형 확산영역(3)의 표면농도의 합으로 된다. 이때, 보정용 P형 확산영역(3)의 깊이, 농도, 영역의 폭 등의 조건은 P형 확산영역(2)의 표면농도의 저하분을 보정하도록 설정한다. 이에 따라, P형 확산영역(2)의 표면농도가 저하되고 있는 영역을 보정하고, 표면농도가 균일한 영역을 확장시킬 수 있다. 이 때문에 임계치전압이 저하를 방지해서 트랜지스터를 형성할 수 있는 영역이 넓어지고, 고집적화를 도모할 수 있다.
제2도에, 제1도에 도시된 반도체장치의 표면방향의 농도프로파일을 도시한다.
이 도면에서도 P형 확산영역(2)의 표면농도는 균일하게 되도록 보정되고, 점선으로 도시된 보정전의 P형 확산영역보다도 실선으로 도시된 보정후의 P형 확산영역쪽이, 표면농도가 균일한 영역이 넓은 것으로 판명되었다.
제3a도 내지 3e도는 본 발명의 제2실시예에 따른 반도체장치의 제조방법을 공정순으로 도시한 단면도이다.
우선, PEP공정(Photo Engraving Process)에 의해 N형 반도체기판(4)상에 선택적으로 패터닝된 레지스터패턴(5)을 형성한다[제3a도].
이 레지스트패턴(5)을 마스크로서, 보론(B)을 가속도 150KeV, 도즈량 2.5×1013/㎠의 조건으로 이온주입한다[제3b도].
이어서 레지스트패턴(5)을 제거하고, 선택적으로 패터닝된 레지스트패턴(6)을 형성한다[제3c도].
이 레지스트패턴(6)을 마스크로서, 보론을 가속도 150KeV, 도즈량 7.5×1013/㎠의 조건으로 이온주입한다[제3d도].
그후, 레지스트패턴(6)을 제거하고, 이온주입된 보론을 온도 1190℃, 시간 280분간의 조건으로 열처리하고, P형 확산영역(7)을 형성한다[제3e도].
이와 같은 반도체장치의 제조방법을 사용하면, P형 확산영역(7)내의 N형 반도체기판(4)과의 인접부에는 보론을 2회 이온주입하고 있다. 그러므로 이온주입 도즈량, 가속도의 조건에 의해 이 인접부의 표면농도는 낮아지지 않고, 중심부와 실질적으로 같게 할 수 있다. 이에 따라, 제1실시예와 같은 효과를 얻을 수 있는 반도체장치를 제공할 수 있다.
제4도는 본 발명의 제3실시예에 관한 반도체장치를 도시한 단면도이다.
본 발명에 의한 반도체장치는 N형 반도체기판(10) 표면에 P형 확산영역(11) 및 N형 확산영역(12)이 형성되어있다. 또, 이 P형 확산영역(11)의 중심부의 표면농도보다 낮은 표면농도를 갖춘 주변부인, N형 확산영역(12)과의 인접부에는 보정용 P형 확산영역(13)이 형성되어 있다.
이와 같은 반도체장치에 의하면, 보정용 P형 확산영역(13)을 형성한 영역에 있어서, 제1실시예와 같은 효과를 얻을 수 있다.
또, 본 실시예에 있어서는 N형 확산영역(12)의 불순물이 제1실시예에서의 N형 반도체기판(1)보다도 고농도로 P형 확산영역(11)과 접한다. 이 때문에, 불순물확산시간, 확산시의 기판표면의 처리방법등의 조건에 의해, N형 확산영역(12)과 이 P형 확산영역(11)의 인접부에서의 표면농도분포가 큰 영향을 받는다. 이와 같은 경우에, 보정용 P형 확산영역(13)을 형성함에 따라 보다 현저한 효과를 얻을 수 있다.
제5도는 제4도에 도시한 반도체장치의 표면방향의 농도프로파일을 도시한다. 이 도면에서도 제1실시예와 같은 효과가 얻어지는 것이 판명되었다.
제6도는 본 발명의 제4실시예에 관한 반도체장치를 도시한 단면도이다.
본 발명에 의한 반도체장치는 N형 반도체기판(14) 표면에 P형 확산영역(15)과 N형 확산영역(16)이 인접해서 형성되어 있다. 또, N형 확산영역(16)의 주위부에는 N형 반도체기판(14)과 N형 확산영역(16)의 전위를 각각 다르게 하기 위한 분리용 P형 확산영역(17)이 형성되어있다.
이와 같은 반도체장치에 의하면, 분리용 P형 확산영역(17)은 P형 확산영역(15)의 중심부의 표면농도보다 낮은 표면농도를 갖춘 주변부인, N형 확산영역(16)과의 인접부에도 형성되어있다. 이 때문에, 제3실시예와 같은 효과를 얻을 수 있다.
제7도에는 제6도에 도시된 반도체장치의 표면방향의 농도프로파일을 도시한다. 이 도면에서 점선으로 도시된 종래기술보다도, 실선으로 도시된 본 발명쪽이 표면농도가 균일한 영역이 약 2.6[㎛] 넓은 것이 판명되었다.
제8a도 내지 8g도는 본 발명의 제5실시예에 관한 반도체장치의 제조방법을 공정순으로 도시한 단면도이다.
우선, PEP(Photo Engraving Process)에 의해 N형 반도체기판(20)상에 선택적으로 패터닝된 레지스트패턴(21)을 형성한다[제8a도].
이 레지스트패턴(21)을 마스크로서, 보론을 가속도 150KeV, 도즈량 2.5×1013/㎠의 조건으로 이온주입한다[제8b도].
이어서 레지스트패턴(21)을 제거하고, 선택적으로 패터닝된 레지스트패턴(22)을 형성한다[제8c도].
이 레지스트패턴(22)을 마스크로서 보론을 가속도 150KeV, 도즈량 7.5×1013/㎠의 조건으로 이온주입한다[제8d도].
그후, 레지스트패턴(22)을 제거하고, 이온주입된 보론을 온도 1190℃, 시간 280분의 조건으로 열처리하고, P형 확산영역(23) 및 분리용 P형 확산영역(24)을 형성한다[제8e도].
다음으로 N형 반도체기판(20)상에 선택적으로 패터닝된 레지스트패턴(25)을 형성한다. 이 레지스트패턴(25)을 마스크로서, 인을 가속도 150KeV, 도즈량 3.2×1013/㎠의 조건으로 이온주입한다[제8f도].
그후, 레지스트패턴(25)을 제거하고, 이온주입된 인을 온도 1190℃, 시간 150분의 조건으로 열처리하고, N형 확산영역(26)을 형성한다[제8g도].
이와 같은 반도체장치의 제조방법을 사용하면, 분리용 P형 확산영역(24)을 P형 확산영역(23) 내의 주변부에도 동시에 형성함에 따라, 종래기술의 공정수를 증가시키지 않고 제2실시예와 동일한 효과를 얻을 수 있다.
[발명의 효과]
상기한 바와 같이 본 발명에 의하면, 확산영역내의 표면농도가 균일한 영역이 확장된다. 이 때문에 트랜지스터를 형성할 수 있는 영역이 확장되고, 고집적화를 도모할 수 있는 반도체장치, 또 그 제조방법을 제공할 수 있다.

Claims (4)

  1. 제1도전형 반도체기판(1,10)과, 이 반도체기판(1,10) 표면에 형성된 제2도전형 제1확산영역(2,11), 이 제1확산영역(2,11)의 중심부에 있어서의 표면농도보다도 낮은 표면 농도를 갖춘 주변부에 형성된 제2도전형 제2확산영역(3,13)을 구비한 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 제1확산영역(2,11)의 중심부의 표면농도는 상기 제1확산영역(2,11)의 주변부의 표면농도와 상기 제2확산영역(3,13)의 표면농도의 합으로 실질상 같은 것을 특징으로 하는 반도체장치.
  3. 제1도전형 반도체기판(1,10) 표면에 제2도전형 불순물을 확산하고, 제1확산영역(2,11)을 형성하는 공정과, 상기 제1확산영역(2,11)의 중심부에 있어서의 표면농도보다도 낮은 표면농도를 갖춘 주변부에 제2도전형 불순물을 확산하는 공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제3항에 있어서, 상기 제1확산영역(2,11)의 표면농도는 중심부와 주변부에서 실질상 같게 되는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019900012146A 1989-08-08 1990-08-08 반도체장치 및 그 제조방법 KR930011173B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-203771 1989-08-08
JP01-203771 1989-08-08
JP1203771A JP2504573B2 (ja) 1989-08-08 1989-08-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR910005391A KR910005391A (ko) 1991-03-30
KR930011173B1 true KR930011173B1 (ko) 1993-11-24

Family

ID=16479537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012146A KR930011173B1 (ko) 1989-08-08 1990-08-08 반도체장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US5110750A (ko)
EP (1) EP0414040B1 (ko)
JP (1) JP2504573B2 (ko)
KR (1) KR930011173B1 (ko)
DE (1) DE69014018T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5512495A (en) * 1994-04-08 1996-04-30 Texas Instruments Incorporated Method of manufacturing extended drain resurf lateral DMOS devices
KR100260559B1 (ko) * 1997-12-29 2000-07-01 윤종용 비휘발성 메모리 장치의 웰 구조 및 그 제조 방법
US6051458A (en) * 1998-05-04 2000-04-18 Taiwan Semiconductor Manufacturing Company Drain and source engineering for ESD-protection transistors
US6995426B2 (en) * 2001-12-27 2006-02-07 Kabushiki Kaisha Toshiba Semiconductor device having vertical metal insulator semiconductor transistors having plural spatially overlapping regions of different conductivity type
JP2003258120A (ja) * 2002-03-07 2003-09-12 Seiko Epson Corp 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3719535A (en) * 1970-12-21 1973-03-06 Motorola Inc Hyperfine geometry devices and method for their fabrication
JPS55125660A (en) * 1979-03-22 1980-09-27 Toshiba Corp Production of semiconductor device
JPS5817655A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 半導体装置の製造方法
JPS60123055A (ja) * 1983-12-07 1985-07-01 Fujitsu Ltd 半導体装置及びその製造方法
JPS6184016A (ja) * 1984-10-02 1986-04-28 Nec Corp 半導体装置の製造方法
JPS61171165A (ja) * 1985-01-25 1986-08-01 Nissan Motor Co Ltd Ｍｏｓトランジスタ
US4728619A (en) * 1987-06-19 1988-03-01 Motorola, Inc. Field implant process for CMOS using germanium
EP0304541A1 (de) * 1987-08-18 1989-03-01 Deutsche ITT Industries GmbH Verfahren zum Herstellen implantierter Wannen und Inseln von integrierten CMOS-Schaltungen
JPH02105453A (ja) * 1988-10-13 1990-04-18 Nec Corp 半導体集積回路の製造方法
JPH02237159A (ja) * 1989-03-10 1990-09-19 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
EP0414040B1 (en) 1994-11-09
JP2504573B2 (ja) 1996-06-05
EP0414040A1 (en) 1991-02-27
KR910005391A (ko) 1991-03-30
DE69014018D1 (de) 1994-12-15
JPH0369160A (ja) 1991-03-25
US5110750A (en) 1992-05-05
DE69014018T2 (de) 1995-04-20

Similar Documents

Publication Publication Date Title
US4717683A (en) CMOS process
KR950014112B1 (ko) 고밀도 집적에 적합한 반도체장치의 소자분리구조와 그의 제조방법
US6010926A (en) Method for forming multiple or modulated wells of semiconductor device
CA1086868A (en) Method of manufacturing a semiconductor device utilizing doped oxides and controlled oxidation
US5278441A (en) Method for fabricating a semiconductor transistor and structure thereof
KR19980079368A (ko) 전계 효과 트랜지스터 및 그 제조 방법
KR0157609B1 (ko) Cmos반도체장치의 제조방법
US4373252A (en) Method for manufacturing a semiconductor structure having reduced lateral spacing between buried regions
EP0181345B1 (en) Integrated circuit contact method
KR100189739B1 (ko) 반도체 기판에 삼중웰을 형성하는 방법
KR930011173B1 (ko) 반도체장치 및 그 제조방법
GB2111305A (en) Method of forming ion implanted regions self-aligned with overlying insulating layer portions
KR940008357B1 (ko) 반도체장치의 제조방법
US4535529A (en) Method of making semiconductor devices by forming an impurity adjusted epitaxial layer over out diffused buried layers having different lateral conductivity types
KR940002834B1 (ko) 반도체 집적회로와 그 제조방법
JPH04259258A (ja) Ｍｉｓ電界効果形半導体装置の製造方法
KR940003379B1 (ko) 반도체장치의 제조방법
KR100532367B1 (ko) 보호 다이오드를 내재한 수평형 확산 모스 트랜지스터 및 그 제조방법
KR920001032B1 (ko) 반도체장치의 제조방법
KR100301801B1 (ko) 마스크롬 셀의 제조방법
KR100505622B1 (ko) 바이폴라 트랜지스터의 제조방법
KR940001057B1 (ko) Mos 전계효과 트랜지스터 및 그 제조방법
JPH01179357A (ja) 半導体装置の製造方法
KR100193338B1 (ko) 반도체 소자의 분리 구조 및 이의 제조 방법
KR100240876B1 (ko) 반도체 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051031

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee