KR920001032B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR920001032B1
KR920001032B1 KR1019880003237A KR880003237A KR920001032B1 KR 920001032 B1 KR920001032 B1 KR 920001032B1 KR 1019880003237 A KR1019880003237 A KR 1019880003237A KR 880003237 A KR880003237 A KR 880003237A KR 920001032 B1 KR920001032 B1 KR 920001032B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
contact hole
manufacturing
semiconductor device
Prior art date
Application number
KR1019880003237A
Other languages
English (en)
Other versions
KR880011888A (ko
Inventor
히데키 시바타
타다시 마츠노
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR880011888A publication Critical patent/KR880011888A/ko
Application granted granted Critical
Publication of KR920001032B1 publication Critical patent/KR920001032B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체장치의 제조방법
제1도는 본 발명의 1실시예에 따른 반도체장치의 제조방법을 설명하기 위한 도면.
제2도는 종래의 반도체장치의 제조방법을 설명하기 위한 도면.
제3도는 종래의 반도체장치의 제조방법을 형성한 경우의 접촉특성을 설명하기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명
11, 18 : 반도체기판 12,19 : 소자간분리막
13,20 : 불순물확산층 14,21 : CVD·SiO2막(제1절연막)
15,22 : BPSG막(제2절연막) 16 : 불순물도핑층
17,24 : 접촉구멍 23 : 절연막
25 : 제3절연막
[산업상의 이용분야]
본 발명은 접촉구멍의 형성후의 열처리에 의한 층간절연막(예컨대 BPSG막)으로부터 접촉구멍내로의 불순물의 도핑을 방지하기 위한 반도체장치의 제조방법에 관한 것으로, 특히 자기정합형 접촉(Self-Aligned Contact ; 이하, SAC라 약칭한다)기술에 사용되는 반도체장치의 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
최근, 소자의 미세화와 더불어 접촉구멍의 횡방향으로의 길이의 축소가 진행되고, 아울러 접촉구멍 주위의 정합여유의 크기감소에도 한층 박차가 가해지고 있기 때문에, 각 방면에서 확산층에 대한 SAC기술이 검토되고 있다.
그런데, 확산층상의 층간절연막으로서는 CVD·SiO2막과 함께 그 상층막으로서 종래부터 BPSG막이 널리 이용되고 있지만, 저온리플로우(reflwo)의 요청으로부터 최근에는 특히 BPSG막중의 불순물농도를 증가시키고 있다. 이 때문에, SAC기술의 하나인 접촉구멍의 형성후에 확산층과 동일한 종류의 이온을 주입하는 방법을 취하는 경우에는, 접촉구멍 형성후의 열처리공정이 반드시 필요하게 된다. 이때, 상술한 바와 같이 BPSG막의 불순물농도를 높게 설정하게 되면, 이 고농도 BPSG막으로부터 접촉구멍내의 불순물층으로 불순물이 도핑되어 배선층과 확산층사이의 전류-전압특성(접촉특성)이 변화하게 되는 결점이 있다.
제2도는 종래의 반도체장치에서의 상술한 접촉구멍주변의 구성을 추출해서 나타낸 것으로, 도면에서 참조부호 11은 반도체기판이고, 12는 상기 반도체기판(11)의 주표면에 형성된 소자간분리막이며, 13은 불순물 확산층이고, 14는 CVD·SiO2막이며, 15는 붕소 및 인을 고농도로 함유한 BPSG막(silica-glass)이고, 16은 접촉구멍(17)의 형성후의 열처리시에 상기 BPSG막(15)으로부터의 불순물의 도입에 의해 형성된 불순물 도핑층이다.
제3a,b도는 상기 접촉구멍(17)의 전류-전압특성을 나타낸 것으로, (a)도는 접촉구멍의 형성후에 열처리를 행하지 않은 경우, (b)도는 접촉구멍의 형성후에 열처리를 행한 경우의 특성을 각각 나타내고 있는 바, 알루미늄(Al)배선과 P+형 확산층의 접촉을 취한 경우의 것이다. 도시된 바와 같이 열처리를 행하지 않은 경우에는 선형의 전류-전압특성을 나타내는데 반해, 열처리를 행하면 전압의 상승에 대한 전류의 상승이 적어지게 되는 바, 접촉저항이 상승하게 된다. 이것은 상기 BPSG막(15)중의 불순물, 특히 인이 접촉구멍(17)내의 기판(11)표면에 도입되어, 불순물확산층(13)이 P+형인 경우에는 이 확산층(13)의 불순물농도가 낮아지기 때문이다.
상술한 바와 같이, 종래의 반도체장치의 제조방법에서는 접촉구멍내로의 층간절연막주에 함유되는 불순물의 도입에 의해 접촉특성이 변화하게 되는 결점이 있었다.
[발명의 목적]
본 발명은 상기와 같은 사정을 감안해서 발명된 것으로, 불순물의 도입에 의한 접촉특성의 변동을 방지할 수 있는 반도체장치의 제조방법을 제공하고자 함에 그 목적이 있다.
[발명의 구성]
즉 본 발명에 있어서는, 상기한 목적을 달성하기 인해 반도체기판상에 소자간분리막을 형성하고, 이 소자간분리막에 의해 분리된 소자영역에서의 반도체기판의 표면영역에 확산층을 형성한 후 상기 반도체기판의 전면에 층간절연막으로서 제1절연막 및 불순물을 고농도로 함유하는 제2절연막을 순차퇴적형성한다. 그 다음에 상기 확산층상의 상기 층간절연막에 전극취출용 접촉구멍을 개공한 후, 전면에 제3절연막을 퇴적형성한다. 그리고, 이방성 에칭을 행해 상기 제3절연막을 제거하여 상기 접촉구멍의 측벽부에만 남긴 상태에서 열처리를 행하도록 되어 있다.
[작용]
이와 같은 제조공정에서는, 불순물이 고농도로 함유된 제2절연막을 이 막의 아랫면에 형성된 제1절연막 및 접촉구멍의 측벽부에 남긴 제3절연막으로 피복한 상태에서 열처리를 하기 때문에, 상기 제2절연막중에 함유된 불순물이 접촉구멍내의 확산층으로 도입되지 않게 되어 분순물의 도입에 의한 접촉특성의 변동을 방지할 수 있게 된다.
[실시예 1]
이하, 본 발명의 1실시예를 도면을 참조하여 상세히 설명한다. 제1a∼c도는 본 발명의 1실시예에 따른 반도체장치의 제조공정을 순차적으로 나타낸 것으로, 우선 (a)도에 나타낸 바와 같이 N형 또는 P형(면방위 100) 반도체기판(18)상의 주표면에 예컨대 LOCOS법을 이용해서 소자간분리막(19)을 선택적으로 형성한 후, 이 소자간분리막(19)에 의해 분리된 소자영역의 반도체기판(18)중에 불순물확산층(20)을 선택적으로 형성한다. 이 확산층(20)으로서 N+형을 형성하는 경우에는, 예컨대 비소이온(As+)을 가속전압 40KeV, 도즈량 5×1015cm-2의 조건에서 이온주입한다. 또, P+형을 형성하는 경우에는, 불화붕소이온(BF2 +)을 가속전압 50KeV, 도즈량 5×1015cm-2의 조건에서 이온주입한다. 이어, 층간절연막으로서 전면에 제1절연막인 CVD·SiO2막(21 ; 두께 4000Å정도)과, 붕소(B) 및 인(P)원자를 2∼5×1021cm-3정도 함유하는 제2절연막인 저온리플로우용 BPSG막(22, 두께 6000∼10000Å정도)을 퇴적형성한 후, 열처리(800℃이상에서 POCl3확산)를 행한다. 그후, 전면에 절연막(23)을 퇴적형성한다. 이 절연막(23)으로서는, 예컨대 CVD·SiO2막이면 500∼1500Å정도의 두께, CVD·Si3N4막이면 500∼1000Å정도의 두께로 형성한다.
그 다음에 상기 절연막(23), BPSG막(제2절연막 ; 22) 및 CVD·SiO2막(제1절연막 ; 21)을 이방성 에칭해서 상기 확산층(20)상에 접촉구멍(24)을 개공한다. 이어, 전면에 상기 절연막(23)과 같은 재질, 같은 막두께의 제3절연막(25)을 퇴적형성하고[(b)도에 도시], 이방성 에칭을 행하여 이 제3절연막(25)을 제거하면, 상기 접촉구멍(24)의 측벽부에만 상기 제3절연막(25)이 남게되어 (c)도에 나타낸 바와 같이 되게 된다. 지금까지의 공정에 의해 상기 BPSG막(제2절연막 ; 22)은 아랫면의 CVD·SiO2막(제1절연막 ; 21) 및 측면의 제3절연막(25)에 의해 접촉구멍(24)과 완전히 분리되게 된다.
그후, SAC기술의 일예로서 상기 확산층(20)과 동일한 종류의 이온을 주입, 예컨대 N+형의 확산층을 형성하는 경우에는 인이온(P+)을 가속전압 40KeV, 도즈량 1∼5×1015cm-2의 조건에서 이온주입한다. 또, P+형의 불순물층을 형성하는 경우에는 불화붕소(BF2 +)를 가속전압 40KeV, 도즈량 1∼5×1015cm-2의 조건에서 이온주입한다. 그 다음에 800℃이상의 온도에서 열처리를 행한다. 이때의 열처리공정은 용광로어닐(furnace anneal) 또는 급속열어닐(rapid-thermal anneal)이다. 그후, 배선층을 형성하여 상기 확산층(20)과 이 배선층을 접속시킨다(도시하지 않음).
이와 같은 제조방법에 의하면, 접촉구멍(24)의 형성후에 800℃이상의 높은 온도로 열처리를 행해도 BPSG막(제2절연막, 22)은 CVD·SiO2막(제1절연막 ; 21) 및 제3절연막(25)으로 피복되어 있으므로, 이 BPSG막(제2절연막 ; 22)으로부터 접촉구멍(24)내의 확산층(20)중으로 불순물이 도입되는 것을 방지할 수 있게 된다. 따라서, 접촉구멍(24)내의 확산층(20)에 불순물이 도입되는 것에 따른 접촉저항의 상승을 방지해서 안정한 접촉특성을 얻을 수 있게 된다.
한편, 상기 실시예에서는 불순물을 고농도로 함유하는 제2절연막으로서 BPSG막을 예로 들어 설명했지만, PSG막이어도 상기 실시예와 동일한 효과가 얻어지는 것은 물론이다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 불순물의 도입에 의한 접촉특성의 변동을 방지할 수 있는 반도체장치의 제조방법을 얻을 수 있게 된다.

Claims (5)

  1. 전극취출구에 접촉구멍을 형성한 후 열처리를 행하는 반도체장치의 제조방법에 있어서, 반도체기판(18)의 표면영역에 1도전형의 불순물영역(20)을 형성하는 공정과, 상기 반도체기판(18)상 전면에 제1절연막(21) 및 불순물을 고농도로 함유하는 제2절연막(22)을 순차형성하는 공정, 상기 제1,제2절연막(21,22)을 제거하여 상기 불순물영역(20)상에 접촉구멍(24)을 형성하는 공정, 상기 제2절연막(22) 및 접촉구멍(24)상 전면에 제3절연막(25)을 형성하는 공정, 이방성 에칭을 행해 상기 제3절연막(25)을 제거하여 상기 접촉구멍(24)의 측벽부에만 남기는 공정 및, 열처리공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 제2절연막(22)에 고농도로 함유되는 불순물은 인인 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 상기 제2절연막(22)에 고농도로 함유되는 불순물은 붕소 및 인인 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제1항에 있어서, 상기 제1 및 3절연막(21,25)은 각각 CVD·SiO2막 또는 CVD·Si3N4막인 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제2항 또는 제3항에 있어서, 상기 열처리공정은 상기 제2절연막(22)에 함유되는 인의 농도가 1021cm-3이상인 때에는 800℃상의 온도에서 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019880003237A 1987-03-25 1988-03-25 반도체장치의 제조방법 KR920001032B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-70769 1987-03-25
JP62070769A JPS63236317A (ja) 1987-03-25 1987-03-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR880011888A KR880011888A (ko) 1988-10-31
KR920001032B1 true KR920001032B1 (ko) 1992-02-01

Family

ID=13441057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880003237A KR920001032B1 (ko) 1987-03-25 1988-03-25 반도체장치의 제조방법

Country Status (2)

Country Link
JP (1) JPS63236317A (ko)
KR (1) KR920001032B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63253647A (ja) * 1987-04-10 1988-10-20 Nec Corp 半導体装置
JPH04356944A (ja) * 1991-04-03 1992-12-10 Matsushita Electron Corp 半導体装置およびその製造方法
JP2601112B2 (ja) * 1992-11-30 1997-04-16 日本電気株式会社 半導体装置の製造方法
KR100417645B1 (ko) * 1996-12-28 2004-04-13 주식회사 하이닉스반도체 반도체소자의층간절연막형성방법
JP4539684B2 (ja) * 2007-06-21 2010-09-08 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52104087A (en) * 1976-02-27 1977-09-01 Hitachi Ltd Preparation of inter-layer insulation film utilized in multi-layer wir ing of electronic parts
JPS58166766A (ja) * 1982-03-27 1983-10-01 Fujitsu Ltd 半導体装置の製造方法
JPS59125620A (ja) * 1983-01-05 1984-07-20 Nec Kyushu Ltd 半導体装置の製造方法
JPS60163446A (ja) * 1984-02-02 1985-08-26 Pioneer Electronic Corp スル−ホ−ルの形成方法
JPS6222437A (ja) * 1985-07-22 1987-01-30 Oki Electric Ind Co Ltd コンタクト穴の形成方法
JPS6245069A (ja) * 1985-08-22 1987-02-27 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS63236317A (ja) 1988-10-03
KR880011888A (ko) 1988-10-31

Similar Documents

Publication Publication Date Title
US5006476A (en) Transistor manufacturing process using three-step base doping
EP0139371B1 (en) Process for manufacturing a mos integrated circuit employing a method of forming refractory metal silicide areas
US4512073A (en) Method of forming self-aligned contact openings
US5874346A (en) Subtrench conductor formation with large tilt angle implant
CA1086868A (en) Method of manufacturing a semiconductor device utilizing doped oxides and controlled oxidation
EP0132009B1 (en) Method of manufacturing a semiconductor device and semiconductor device manufactured by means of the method
US4744859A (en) Process for fabricating lightly doped drain MOS devices
US4345366A (en) Self-aligned all-n+ polysilicon CMOS process
US5554554A (en) Process for fabricating two loads having different resistance levels in a common layer of polysilicon
EP0083816A1 (en) Semiconductor device having an interconnection pattern
US4373252A (en) Method for manufacturing a semiconductor structure having reduced lateral spacing between buried regions
US5872047A (en) Method for forming shallow junction of a semiconductor device
US4502894A (en) Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion
KR100227874B1 (ko) 보로실리케이트 유리 스페이서를 갖는 반도체 디바이스 및 그 제조방법
EP0077737A2 (en) Low capacitance field effect transistor
KR920001032B1 (ko) 반도체장치의 제조방법
EP0337823A2 (en) MOS field effect transistor having high breakdown voltage
KR920009372B1 (ko) 반도체장치의 제조방법
KR100750326B1 (ko) 반도체 장치의 제조 방법
KR940003379B1 (ko) 반도체장치의 제조방법
US7042064B2 (en) Integrated circuit with a MOS capacitor
KR100289055B1 (ko) 피-채널 이중확산 전력소자의 제조방법
KR100385655B1 (ko) 바이폴라트랜지스터및그제조방법
US6033975A (en) Implant screen and method
JPH09139382A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030130

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee