JPH03268268A - フロッピーディスク装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、情報処理装置等に利用するフロッピーディス
ク装置に関する。

従来の技術 第５図１ａｌないし第５図ｆｃ）はそれぞれ従来の８イ
ンチ、５．２５インチ、３．５インチフロッピーディス
ク装置（以下、適宜ＦＤＤという）の平面図であり、第
５図１ａｌの８インチＦＤＤＩ、第５図（ｂ）の５゜２
５インチＦＤＤ　１の各媒体（以下、メディアという）
には、回転するＦＤＤＩのスタート点を決めるために、
ＦＤＤＩが１回転するごとにインデックスパルスを１パ
ルス出して、それを検出するためのインデックスホール
１ａを設け、このインデックスホール１ａをジャケット
またはカートリッジにおいている穴を通して光学的に検
出して、それを電気信号に変換することにより、上記イ
ンデックスパルスを出力するようにしている。

一方、第５図１ｃＩに示す３，５インチＦＤＤＩのメデ
ィアには、インデックスでホールが設けられておらず、
この３．５インチＦＤＤ　１のインデックスの検出には
、このＦＤＤをクランプするチャッキング機構のスピン
ドルモータと一体的に形成されたロータの外周面に反射
板を取り付け、ロータの外周面に反射型のフォトインタ
ラプタを対向させてロータが１回転して反射板がフォト
インタラプタと対向したときに、ＦＤＤの１回転毎にイ
ンデックスパルスを出力するようにしている。

このインデックスパルスをメディアのデータの読出し、
書込みの開始の基準位置を示すものとして使用している
。

第６図は、上述のインデックスホールを有しない３．５
インチＦＤＤをクランプするメディアのチャッキング機
構の断面図であり、第６図において、金属製ハブ２とデ
ィスク３はメディアであり、このメディアはチャキング
マグネット４と駆動ピン５からなるスピンドルハブによ
り、ロータ６と駆動コイル７で構成されるスピンドルモ
ータに固定されている。

このようなチャッキング機構によりＦＤＤをチャッキン
グするには第７図（ａｌないし第７図（Ｃ１に示すよう
な手順で行われる。第７図（ａ）はＦＤＤＩをチャッキ
ング機構への装着時の平面図、第７図１ａ１は位置決め
動作スタート時の平面図、第７図（Ｃ１は位置決め完了
時の平面図である。

まず第７図１ａ１に示すように、ＦＤＤの金属製ハブ２
がスピンドルのチャッキングマグネット４に吸着され、
チャッキングホール８にスピンドル軸１０が挿入され、
次に第７図（ｂｌに示すように、駆動ピン５がメディア
の位置決めホール９に入り、第７図（Ｃ）に示すように
、スピンドル軸１ｏと駆動ピン５によりメディアの位置
を正確に固定する。

この駆動ピン５とスピンドルモータの反射板との位置関
係は固定されているので、ＦＤＤのチャッキング機構へ
のクランプ時のメディアの読出し、書込みの開始位置と
反射板の位置は固定される。しかし、スピンドルモータ
の組立て時に反射板の取付は位置が多少ずれる可能性が
ある。

このインデックスパルス発生直後にデータを読み出すこ
とができない時間をもっているフロッピーディスク制御
装置があり、このようなフロラピーディスク制御装置を
使用したときにも、各種ＦＤＤの互換性がとれるように
各種ＦＤＤの合わせ込みをすることが多い。

したがって、上記位置ずれを解消するために、従来は第
８図に示すようなインデックス調整回路が使用されてい
る。第８図においては、１１はインデックスセンサ、１
２は抵抗器や可変抵抗器と、コンデンサ等とから構成さ
れるタイマ回路、１３は制御回路である。

次に、上記従来例の動作について説明する。第８図にお
いて、インデックスセンサ１１からの入力波形はタイマ
回路１２により遅延させ、制御回路１３に入り、読出し
／書込みのタイミングをとる。

このように、従来の回路構成でも、タイマ回路１２の抵
抗とコンデンサの値を変化させることにより、インデッ
クス波形を調整することが出来る。

発明が解決しようとする課題 しかしながら、上記従来のＦＤＤのインデックス調整回
路では、タイマ回路の構成要素となるコンデンサ、抵抗
器、可変抵抗器では、ロボットによる可変抵抗器の調整
が必要であり、また、信頼性及び温度、電圧、衝撃等に
よる変動要素による影響を受ける可能性がある。

本発明は、このような従来の問題を解決するものであり
、温度、電圧、衝撃による影響を受けなくし、ロボット
による可変抵抗器の調整を廃止することができる優れた
フロッピーディスク装置を提供することを目的とするも
のである。

課題を解決するための手段 本発明は、上記目的を達成するために、フロッピーディ
スク装置の媒体の基準位置とインデックスセンサで検出
されたインデックス検出位置との差による補正量の情報
が書き込まれる書込み可能な不揮発性のメモリと、ディ
ジタルディレー回路で構成されインデックスセンサから
出力されるインデックス検出パルスをメモリから与えら
れる補正量に対応するカウント値で遅延させたインデッ
クス信号を出力する調整時間判定回路を設け、インデッ
クス検出パルスをカウント値で遅延させることにより、
インデックスの相対位置の合せ込みを行うようにしたも
のである。

作用 したがって、本発明によれば、メモリに書き込まれた補
正量でインデックス検出パルスの遅延を行うことによっ
て、ディジタルによる時間設定ができることにより、温
度、電圧、衝撃等の環境に対しての変動がなくなり、信
頼性の向上ができ、かつコンデンサ、可変抵抗器が削除
できるとともに、可変抵抗器によるロボットの調整が不
要となる効果を有する。

実施例 第１図は本発明の一実施例の構成を示すものである。第
１図において、２１はインデックスセンサであり、光学
的あるいは磁気センサによりメディアのインデックス位
置を検出する。２２は書込み可能な不揮発性のメモリで
あり、インデックス基準位置とインデックスセンサ２１
により検出されたインデックス検出位置と補正量の情報
が、調整時に書き込まれる。

２３はディジタルディレー回路による調整時間判定回路
であり、メモリ２２より与えられた補正量の情報による
カウント値によりインデックスセンサ２１から出力され
るインデックス検出パルスの前縁をデイレ−させる。

また、２４はＦＤＤ制御回路であり、調整時間判定回路
２３から出力されるインデックス信号により、メディア
のトラックの基準位置を判定し、ＦＤＤの制御を行う。

次に上記実施例の動作について説明する。上記実施例に
おいて、インデックスセンサ２１によりインデックスを
検出して出力されるインデックス検出パルスは、調整時
間判定回路２３に入力される。この調整時間判定回路２
３はインデックス検出パルスが入力されてから、メモリ
２２より入力されるカウント値としての１２８μｓのク
ロックのカウントを開始する。

このカウント値はメモリ２２よりの情報により決定され
、そのカウント値に達成したときに、ＦＤＤのインデッ
クス信号の出力信号としての、調整時間判定回路２３か
らＦＤＤ制御回路２４に出力される。

メモリ２２に書込まれている情報は、初期値には「０」
が書き込まれており、インデックスの基準位置が書き込
まれている基準メディアを読み出すことで、インデック
ス検出パルスとのずれを図示しないＦＤＤテスタにて測
定し、補正値をＦＤＤテスタより、ＦＤＤ内蔵のメモリ
２２に書き込むことで調整が完了する。

第２図は、上記調整時間判定回路２３の具体的実施例を
示す回路図であり、第２図において２５は基準周波数（
７，８ｋＨｚ）信号とフリップ・フロップ２６の端子Ｑ
の出力との論理積を取ってフリップ・フロップ２７の端
子Ｔに出力するアンドゲートであり、上記フリップ・フ
ロップ２７の端子Ｑの出力はフリップ・フロップ２６の
端子Ｔに入力し、フリップ・フロップ２７の端子Ｑの出
力はフリップ・７０ツブ２８の端子Ｔに出力するように
なっている。

１００はフリップ・フロップ２８〜３１と４人力のナン
トゲート３２〜３９で構成されたカウンタ回路であり、
このカウンタ回路１００内のフリップ・フロップ２８〜
３１の端子Ｒおよびフリップ・フロップ２６．２７の端
子Ｒには、オアゲート４０を通してリセット信号入力が
入力されるとともに、インバータ４１およびオアゲート
４０を経由したインデックスセンサ入力が入力されるよ
うになっている。

フリップ・フロップ２８の端子Ｑの出力は、ナントゲー
ト３２．３４．３６．３８の第１入力端に加えられ、フ
リップ・７０ツブ２８の出力端Ｑの出力はナントゲート
３３．３５．３７．３９の第１入力端とフリップ・フロ
ップ２９の端子Ｔに加えられるようになっている フリップΦフロップ２９の端子Ｑの出力はナントゲート
３３．３４．３７．３８の各第２入力端に加えられ、フ
リップ・７０ツブ２９の端子Ｑの出力はナントゲート３
２．３５．３６．３９の第２入力端とフリップ・フロッ
プ３０の端子Ｔに加　０ えるようになっている。

フリップ・フロップ３０の端子Ｑの出力はナントゲート
３２．３３．３４．３８の第３入力端に加えられ、フリ
ップ１７０ツブ３０＃１子Ｑの出力はナントゲート３５
．３６．３７．３８の各第３入力端とフリップ・フロッ
プ３１の端子Ｔに加えるようになっている。

フリップ・フロップ３１の端子Ｑの出力はナントゲート
３５．３６．３７．３８．３９の第４入力端に加えられ
、フリップ昏７０ツブ３１の端子Ｑの出力はナントゲー
ト３２．３３．３４の第４入力端に加えるようになって
いる。

一方、２００は４人力のアンドゲート４２〜４９および
８人力のノアゲート５０からなるセパレータ回路である
。アンドゲート４２〜４９の第１入力端には、ナントゲ
ート３２〜３９の出力が入力され、アンドゲート４２．
４４．４６．４８の第２入力端には、第１図で示したメ
モリ２２からの補正量の第１情報の非反転信号が入力さ
れ、アンドゲート４３．４５．４７．４９の第２入力端
には、この第１情報の反転信号が入力されるようになっ
ている。

アンドゲート４２．４３．４６．４７の第３入力端には
、メモリ２２からの補正量の第２情報の非反転信号が入
力され、その反転信号にはアンドゲート４４．４５．４
８．４９の第３入力端に入力されるようになっている。

上記メモリ２２からの補正量の第３情報の非反転信号は
アンドゲート４２．４３．４４．４５の第４入力端に入
力され、その反転信号はアンドゲート４６〜４９の第４
入力端に入力されるようになっている。

ノアゲート５０の第１〜第８入力端には、アンドゲート
４２〜４９の各出力が入力され、ノアゲート５０の出力
はフリップ−７０ツブ２６の端子Ｔに入力されるように
なっている。

このフリップ・７０ツブ２６の端子Ｑの出力が上記アン
ドゲート２５の第１入力端に加えられるようになってい
る。

５１はその第１入力端に上記フリップ・フロラ１ ２ プ２６の端子Ｑの出力が入力され、第２入力端には、レ
ディ信号が入力され、その両者の論理積をもって出力す
るアンドゲートである。

５２はアンドゲート５１の出力と、ドライブ選択信号が
それぞれ第１、第２の入力端に入力され、その論理和を
とって、インデックス出力を第１図のＦＤＤ１ｉＩＩＩ
ｍ１回路２４に出力するオアゲートである。

次に、第２図の調整時間判定回路の具体的実施例の動作
について第３図、第５図を参照して説明する。第３図は
回路全体のタイミングチャートであり、第４図はインデ
ックス系のタイミングチャートである。

まず、第３図１１１に示すように、時間ｔ１で電源が投
入されることにより、リセット信号がオアゲート４０に
入力されると、フリップ・フロップ２６．２７．２８〜
３１が同時にリセットされ、次いで、第３図（ｂ）に示
すように、ドライブ選択信号がオアゲート５２に入力さ
れ、時間ｔ２でリセット信号が立ち下がると同時に、ス
ピンドルモータが回転を開始する。

次いで、スピンドルモータが１回転するごとに、第１図
で示したインデックスセンサ２１からのインデックス検
出パルスが第３図（ｄ）に示すようにインバータ４１お
よびオアゲート４０を通して、フリップ拳フロップ２６
〜３１の端子Ｒに入力され、フリップ拳フロップ２６〜
３１がリセットされる。

インデックス検出パルスは第４図１ａｌにも示されてお
り、インデックス検出パルスが入力されることにより、
第４図（Ｃ）に示すようにＢ点、すなわちフリップ・７
０ツブ２６の端子Ｑの出力が反転し、アンドゲート２５
の第１入力端子に加えられる。

アンドゲート２５の第２入力端には、第４図（ｂｌに示
すような７．８ｋＨｚの基準周波数のパルスが入力され
ており、その出力端（Ａ点）には、インデックス検出パ
ルスと基準周波数の論理積をとった出力が第４図１ａｌ
示すように出力され、フリップ・フロップ２７の端子Ｔ
に加えられ、このフリップ・３ ４ フロップ２５の端子Ｑの出力はフリップ・フロップ２６
の端子Ｔに加えられ、またフリップ・フロップ２８の端
子Ｑの出力はフリップ・７０ツブ２９の端子Ｔに加えら
れ、以下、順次フリップ−フロップ２９〜３１の端子Ｔ
に端子Ｑの出力が入力される。

これにより、ナントゲート３２〜３９の第１〜第４入力
端に７リツプ・フロップ２８〜３１の端子Ｑの出力と端
子Ｑの出力が入力され、それらのナンドをとって、セパ
レータ回路２００のアンドゲート４２〜４９の第１入力
端に出力する。

アンドゲート４２〜４９の第２〜第４入力端には、メモ
リ２２に書き込まれた所定の遅延量の第１情報、第２情
報・・・が第４図（ｆ）〜第４図（ｉｔに示すように順
次入力され、アンドゲート４２〜４９はこれらの情報と
アンドゲート３２〜３９の出力との論理積をとってオア
ゲート５０に出力され、それによって、フリップ・フロ
ップ２６の端子Ｑの出力は第４図（Ｃ）に示すように立
ち上がる。

この出力はアンドゲート５１の第１入力端に加えられる
。アンドゲート５１の第２入力端には、第３図（Ｃ）に
示すように、インデックス検出パルスが入力されてから
、時間ｔ、になると、デイレ−信号が入力され、その両
者の論理積をとって、オアゲート５２から時間ｔ、で第
４図ｔｅｌに示すようにインデックス出力が時間ｔ、で
出力される。

このインデックス出力が出されることにより、ＦＤＤの
メディア゛の書込み、読出しが可能となる。

発明の効果 本発明は、上記実施例より明らかなように、ディジタル
ディレー回路で構成した調整時間判定回路によりメモリ
からの補正量でインデックス検出パルスの遅延を行うこ
とにより、調整時間を設定するようにしたものであり、
温度、電圧、衝撃等の変動要素を除去できる。

また、可変抵抗器の調整に必要なロボットを不要とし、
電気的にメモリを書き込むテスタにて調整が可能となる
ので、調整の簡素化が実現できるという効果を有する。

　５ ６

【図面の簡単な説明】

第１図は本発明の一実施例におけるフロッピーディスク
装置の概略ブロック図、第２図は同装置の調整時間判定
回路の具体的実施例の回路図、第３図は同装置の全体の
動作を説明するためのタイミングチャート、第４図は第
２図の調整時間判定回路の動作を説明するためのインデ
ックス系のタイミングチャート、第５図１ａｌは８イン
チＦＤＤの平面図、第５図（ｂ）は５，２５インチＦＤ
Ｄの平面図、第５図（Ｃ１は３．５インチＦＤＤの平面
図、第６図は従来のチャッキング機構の断面図、第７図
１ａ）〜第７図ｔｃ＋は第６図のチャッキング機構にＦ
ＤＤをクランプする手順の説明図、第８図は従来のイン
デックス調整回路の概略ブロック図である。 ２１・・・インデックスセンサ、２２・・・メモリ、２
３・・・調整時間判定回路、２４・・・ＦＤＤ制御回路
。

Claims (1)

【特許請求の範囲】
1. フロッピーディスク装置の媒体の位置を検出するインデ
   ックスセンサと、インデックス基準位置と上記インデッ
   クスセンサで検出されたインデックス検出位置との差に
   よる補正量の情報が調整時に書き込まれる書込み可能な
   不揮発性のメモリと、ディジタルディレー回路により構
   成され上記インデックスセンサから出力されるインデッ
   クス検出パルスを上記メモリから与えられた補正量の情
   報によるカウント値で遅延させてインデックス信号を出
   力する調整時間判定回路と、この調整時間判定回路から
   出力される上記インデックス信号により上記媒体のトラ
   ックの基準位置を判定してフロッピーディスク装置の制
   御を行うフロッピーディスク装置制御回路を備えたフロ
   ッピーディスク装置。