JP2799706B2 - 位相比較回路 - Google Patents
位相比較回路Info
- Publication number
- JP2799706B2 JP2799706B2 JP62059746A JP5974687A JP2799706B2 JP 2799706 B2 JP2799706 B2 JP 2799706B2 JP 62059746 A JP62059746 A JP 62059746A JP 5974687 A JP5974687 A JP 5974687A JP 2799706 B2 JP2799706 B2 JP 2799706B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- phase
- pit
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は例えば光ディスク装置等においてクロックを
抽出するPLL回路に用いて好適な位相比較回路に関す
る。 〔従来の技術〕 第５図は光ディスク装置におけるサンプルサーボのサ
ーボバイトパターンを表わしている。光ディスクの各セ
クタは43のサーボブロックからなり、１サーボブロック
は２バイトのサーボバイトとそれに続く16バイトのデー
タバイトにより構成される。サーボバイトは２つのウォ
ブルドピットと１つのクロックピットからなり、ウォブ
ルドピットはトラックセンタの左右に配置されている。
ピックアップ（情報検出用の光スポット）がトラックセ
ンタをトレースすると、左右のウォブルドピットにおけ
る光量の低下量が等しくなり、トレース位置が左右にず
れると、そのずれの方向と量に対応して２つのウォブル
ドピットにおける光量の低下量が変化する。従って２つ
の位置における低下量の差（RF信号のレベル差）からト
ラッキングエラー信号が生成され、このトラッキングエ
ラー信号が続くデータバイトの区間ホールドされる。 また２つのウォブルドピットは16トラック毎により長
い間隔とより短い間隔に変化され、この間隔の変化を検
出することにより、高速サーチ時においてもトラックの
数を正確にカウント（16トラックカウンティング）する
ことができるようになっている。 さらに後に位置するウォブルドピットとクロックピッ
トの距離Ｄは、データバイト中に現われない特殊な長さ
に設定されている。従ってこの距離Ｄを同期信号として
検出することができる。検出した同期信号を元にして各
種のタイミング信号が生成される。クロックはクロック
ピットの検出信号に対応して生成される。尚距離Ｄの鏡
面部はフォーカスエリアとされ、そこにおいてフォーカ
スエラー信号が検出され、続くデータバイトの区間ホー
ルドされる。 〔発明が解決しようとする問題点〕 このようなサーボバイトが記録された例えば５インチ
のDRAWディスクを1800rpmで回転させた場合、クロック
ピットのエッジ情報は41.28KHzの繰り返し周波数で検出
される。しかしながらこの信号のエッジ情報は１つしか
ないため、通常の連続信号又は所定時間連続するバース
ト信号のようにして基準信号との位相比較を行うことは
できない。 そこで本発明は斯かる１つのエッジ情報しか有しない
信号の位相比較を行うようにするものである。 〔問題点を解決するための手段〕 上記課題を解決するため、本発明は、情報が記録され
るデータ領域と当該情報を記録再生する際のサーボ制御
のためのサーボ領域とが一定の間隔で交互に設けられて
いる情報記録媒体であって、前記サーボ領域には位相差
信号を生成するためのクロックピットと前記サーボ制御
のための所定のピットとが形成されており、更に、前記
所定のピットと前記クロックピットとの間隔が前記デー
タ領域におけるいずれの情報ピット相互の間隔とも異な
る所定の間隔となるように設定されている情報記録媒体
から前記クロックピットに対応するクロックピット信号
を検出して前記位相差信号を出力する位相比較回路であ
って、前記所定の間隔を検出することにより得られる同
期信号に基づいて、前記クロックピットの信号のパルス
幅より長いパルス幅を有するタイミング信号を生成する
タイミング信号生成回路と、前記情報記録媒体から再生
されると共に前記クロックピット信号を含む再生信号か
ら前記タイミング信号を用いて前記クロックピット信号
を抽出する信号抽出回路と、前記抽出されたクロックピ
ット信号の位相と予め設定された基準クロック信号の位
相との位相差に相当する前記位相差信号を生成するフリ
ップフロップ等の位相差信号生成回路と、を備える。 〔作用〕 本発明によれば、タイミング信号生成回路は、同期信
号に基づいて、クロックピット信号のパルス幅より長い
パルス幅を有するタイミング信号を生成する。 そして、信号抽出回路は、クロックピット信号を含む
再生信号からタイミング信号を用いてクロックピット信
号を抽出する。 最後に、位相差信号生成回路は、抽出されたクロック
ピット信号の位相と基準クロック信号の位相との位相差
に相当する上記位相差信号を生成する。 よって、同期信号に基づいて生成されると共にクロッ
クピット信号のパルス幅より長いパルス幅を有するタイ
ミング信号を用いて再生信号からクロックピット信号を
抽出し、抽出したクロック信号の位相と基準信号の位相
との位相差に相当する位相差信号を位相差信号生成回路
により生成するので、上記情報記録媒体上にキズ等があ
る場合においても、上記再生信号における当該キズ等に
起因する成分を誤検出することなく容易にクロックピッ
ト信号のみを抽出することができる。 従って、サーボ領域毎にクロックピットが形成されて
いる上記情報記録媒体であっても、クロックピットに対
応するクロックピット信号の位相と基準クロックの位相
との位相比較を正確且つ容易に行うことができる。 〔実施例〕 第１図は本発明の位相比較回路のブロック図である。
スポット光がサーボバイト区間のクロックピットの近傍
をトレースすると、RF信号の波形は第２図（ａ）に示す
ようになる。すなわちクロックピットの部分あるいはキ
ズ、ゴミ等がある部分においてディスクからの反射光が
減少し、その受光量に対応したRF信号のレベルは低下す
る。このRF信号を図示せぬ回路により微分し、そのエッ
ジ情報を検出すると同図（ｂ）に示すエッジデータ信号
（入力信号）が得られる。また上述したようにタイミン
グ信号生成回路（図示せず）は検出した同期信号を基準
にしてエッジデータ信号をゲートするゲート信号（第２
図（ｃ））を生成する。このエッジデータ信号とゲート
信号がアンドゲート１に入力されるので、アンドゲート
１はゴミ、キズ等によるパルスを出力せず、エッジデー
タ信号（41.28KHz）のみを出力する（第２図（ｄ））。 アンドゲート１の出力はＲ−４フリップフロップ２に
入力され、フリップフロップ２はその立ち上がりエッジ
でセットされる（第２図（ｅ））。フリップフロップ２
の出力はラッチ回路としての遅延形フリップフロップ３
のデータ端子に入力される。そのクロック端子には比較
される基準信号としてのクロック（例えば11.1456MHz）
が入力されているので、フリップフロップ３はクロック
の立ち上がりエッジのタイミングでデータ端子のデータ
をラッチする（第２図（ｆ）、（ｉ））。フリップフロ
ップ３の出力端子はフリップフロップ２のリセット端
子に接続され、生成回路が構成されている。従ってフリ
ップフロップ３の出力（第２図（ｆ））の立ち下がり
エッジによりリセットされるので、フリップフロップ２
はエッジデータとクロックの時間差（位相）情報に対応
した幅のパルス（原位相差信号：第２図（ｅ））を出力
する。この原位相差信号は、通常のPLL回路に用いる場
合、クロック信号の1/2周期のパルス幅を有する場合が
位相差零の場合に相当している。 フリップフロップ２より高レベルの信号（イネーブル
信号）が入力されているとき、３ステートのバッファ６
はイネーブル状態となり、低レベルの信号を出力する
（第２図（ｌ））。この信号は抵抗Ｒにより電流に変換
され、一方の極性の電流I1が流れる。この電流I1はクロ
ックを生成するPLL回路の一部を構成する図示せぬロー
パスフィルタに出力される。フリップフロップ２より低
レベルの信号が入力されているときバッファ６はオープ
ン状態になる。 フリップフロップ３の出力Ｑ（第２図（ｉ））はラッ
チ回路としての遅延形フリップフロップ４のデータ端子
に入力されている。そのクロック端子には位相を反転し
たクロック（第２図（ｈ））が入力されているので、フ
リップフロップ４はクロックの他方のエッジのタイミン
グにおいてフリップフロップ３の出力Ｑをラッチする
（第２図（ｊ））。フリップフロップ３の出力Ｑとフリ
ップフロップ４の出力が生成回路としてのアンドゲー
ト５に入力されているので、アンドゲート５はクロック
の一方のエッジと他方のエッジの幅に対応したパルス
（第２図（ｋ））を出力する。 ３ステートのバッファ７は、アンドゲート５より高レ
ベルの信号（イネーブル信号）が入力されているときイ
ネーブル状態となり、バッファ６とは反対極性の信号
（高レベルの信号）を出力する（第２図（ｍ））。この
信号は抵抗Ｒにより電流に変換され、上述した場合とは
逆極性の電流I2が流れる。この電流I2も図示せぬローパ
スフィルタに出力される。 フリップフロップ２の出力はクロックデータのエッジ
とクロックのエッジの時間差に対応しており、アンドゲ
ート５の出力はクロックの1/2の周期（一方のエッジと
他方のエッジの幅）に対応している。フリップフロップ
２の出力である原位相差信号は、クロックデータのパル
ス発生周期が変動しない場合には、そのまま位相比較結
果である位相比較信号として出力することも可能である
が、クロックデータのパルス発生周期が変動する場合に
は、変動による、すなわち、エッジ（クロックデータ）
の繰返し周期に依存する位相オフセット成分を含むこと
となり、正しい位相比較を行ったこととはならない。そ
こで、ローパスフィルタを介してフリップフロップ２の
出力である原位相差信号とアンドゲート５の出力である
クロックの1/2周期のパルス幅を有する信号の差を取
り、位相差オフセット成分をキャンセルすることによ
り、エッジ（クロックデータ）の繰返し周期に依存しな
い位相比較結果とすることができ、正しい位相差信号を
出力することができる。従ってディスクの回転数が変動
したとしても位相比較結果の変動を防止することができ
る。エッジ間隔が変化する信号の位相比較を行うことも
可能である。 また１つのエッジのみを位相比較情報としているた
め、第２図（ｂ）に破線で示すようにパルスの幅が変化
したとしても、これにより比較結果が変動することはな
い。 さらにバッファ６、７はサンプリング期間のみイネー
ブル状態となり、他の期間はオープン状態となるため、
サンプリング（イネーブル）期間において位相比較した
結果を他の（オープン）期間ホールドするという所謂サ
ンプルホールド動作を位相比較回路自体において行うこ
とができる。 第３図は他の実施例のブロック図であり、第４図はそ
のタイミングチャートである（第１図、第２図における
場合と対応する部分には同一の符号を付してある）。こ
の実施例においてフリップフロップ４の出力Ｑ（第４図
（ｏ））によりフリップフロップ２がリセットされ、ま
たフリップフロップ２の出力とフリップフロップ３の出
力が、生成回路としてのアンドゲート11に入力され、
時間差情報信号（第４図（ｎ））が生成、出力されるよ
うになっている。 第１図の実施例の場合、フリップフロップ２が出力す
る信号の最小の時間差は、フリップフロップ２のデータ
セットアップ時間と、フリップフロップ３のクロック入
力から出力が発生されるまでの遅延時間と、フリップ
フロップ２のリセット入力から出力Ｑが反転するまでの
時間を加算した値で規制される。これに対して第３図の
実施例の場合、フリップフロップ２のデータセットアッ
プ時間と、フリップフロップ３のクロック入力から出力
が発せられるまでの遅延時間を加算した値に規制され
る。従って第３図の実施例の方がより高速となる。 尚以上においては出力回路に３ステートのバッファ
６、７を用いたが、電流源をスイッチングし、位相比較
出力を送出する期間のみ電流が出力されるように構成す
ることも可能である。 〔効果〕 以上説明したように、本願発明によれば、同期信号に
基づいて生成されるタイミング信号を用いて再生信号か
らクロックピット信号を抽出し、抽出したクロック信号
の位相と基準信号の位相との位相差に相当する位相差信
号を位相差信号生成回路により生成するので、上記情報
記録媒体上にキズ等がある場合においても、上記再生信
号における当該キズ等に起因する成分を誤検出すること
なく容易にクロックピット信号のみを抽出することがで
きる。 従って、１つのエッジ情報しか得られない、すなわ
ち、サーボ領域毎にクロックピットが形成されている上
記情報記録媒体であっても、クロックピットに対応する
クロックピット信号の位相と基準クロックの位相との位
相比較を正確且つ容易に行うことができ、エッジ情報が
離散的にしか得られない上記情報記録媒体であっても上
記クロックピット信号と基準信号との位相比較を正確且
つ容易に行うことができる。
抽出するPLL回路に用いて好適な位相比較回路に関す
る。 〔従来の技術〕 第５図は光ディスク装置におけるサンプルサーボのサ
ーボバイトパターンを表わしている。光ディスクの各セ
クタは43のサーボブロックからなり、１サーボブロック
は２バイトのサーボバイトとそれに続く16バイトのデー
タバイトにより構成される。サーボバイトは２つのウォ
ブルドピットと１つのクロックピットからなり、ウォブ
ルドピットはトラックセンタの左右に配置されている。
ピックアップ（情報検出用の光スポット）がトラックセ
ンタをトレースすると、左右のウォブルドピットにおけ
る光量の低下量が等しくなり、トレース位置が左右にず
れると、そのずれの方向と量に対応して２つのウォブル
ドピットにおける光量の低下量が変化する。従って２つ
の位置における低下量の差（RF信号のレベル差）からト
ラッキングエラー信号が生成され、このトラッキングエ
ラー信号が続くデータバイトの区間ホールドされる。 また２つのウォブルドピットは16トラック毎により長
い間隔とより短い間隔に変化され、この間隔の変化を検
出することにより、高速サーチ時においてもトラックの
数を正確にカウント（16トラックカウンティング）する
ことができるようになっている。 さらに後に位置するウォブルドピットとクロックピッ
トの距離Ｄは、データバイト中に現われない特殊な長さ
に設定されている。従ってこの距離Ｄを同期信号として
検出することができる。検出した同期信号を元にして各
種のタイミング信号が生成される。クロックはクロック
ピットの検出信号に対応して生成される。尚距離Ｄの鏡
面部はフォーカスエリアとされ、そこにおいてフォーカ
スエラー信号が検出され、続くデータバイトの区間ホー
ルドされる。 〔発明が解決しようとする問題点〕 このようなサーボバイトが記録された例えば５インチ
のDRAWディスクを1800rpmで回転させた場合、クロック
ピットのエッジ情報は41.28KHzの繰り返し周波数で検出
される。しかしながらこの信号のエッジ情報は１つしか
ないため、通常の連続信号又は所定時間連続するバース
ト信号のようにして基準信号との位相比較を行うことは
できない。 そこで本発明は斯かる１つのエッジ情報しか有しない
信号の位相比較を行うようにするものである。 〔問題点を解決するための手段〕 上記課題を解決するため、本発明は、情報が記録され
るデータ領域と当該情報を記録再生する際のサーボ制御
のためのサーボ領域とが一定の間隔で交互に設けられて
いる情報記録媒体であって、前記サーボ領域には位相差
信号を生成するためのクロックピットと前記サーボ制御
のための所定のピットとが形成されており、更に、前記
所定のピットと前記クロックピットとの間隔が前記デー
タ領域におけるいずれの情報ピット相互の間隔とも異な
る所定の間隔となるように設定されている情報記録媒体
から前記クロックピットに対応するクロックピット信号
を検出して前記位相差信号を出力する位相比較回路であ
って、前記所定の間隔を検出することにより得られる同
期信号に基づいて、前記クロックピットの信号のパルス
幅より長いパルス幅を有するタイミング信号を生成する
タイミング信号生成回路と、前記情報記録媒体から再生
されると共に前記クロックピット信号を含む再生信号か
ら前記タイミング信号を用いて前記クロックピット信号
を抽出する信号抽出回路と、前記抽出されたクロックピ
ット信号の位相と予め設定された基準クロック信号の位
相との位相差に相当する前記位相差信号を生成するフリ
ップフロップ等の位相差信号生成回路と、を備える。 〔作用〕 本発明によれば、タイミング信号生成回路は、同期信
号に基づいて、クロックピット信号のパルス幅より長い
パルス幅を有するタイミング信号を生成する。 そして、信号抽出回路は、クロックピット信号を含む
再生信号からタイミング信号を用いてクロックピット信
号を抽出する。 最後に、位相差信号生成回路は、抽出されたクロック
ピット信号の位相と基準クロック信号の位相との位相差
に相当する上記位相差信号を生成する。 よって、同期信号に基づいて生成されると共にクロッ
クピット信号のパルス幅より長いパルス幅を有するタイ
ミング信号を用いて再生信号からクロックピット信号を
抽出し、抽出したクロック信号の位相と基準信号の位相
との位相差に相当する位相差信号を位相差信号生成回路
により生成するので、上記情報記録媒体上にキズ等があ
る場合においても、上記再生信号における当該キズ等に
起因する成分を誤検出することなく容易にクロックピッ
ト信号のみを抽出することができる。 従って、サーボ領域毎にクロックピットが形成されて
いる上記情報記録媒体であっても、クロックピットに対
応するクロックピット信号の位相と基準クロックの位相
との位相比較を正確且つ容易に行うことができる。 〔実施例〕 第１図は本発明の位相比較回路のブロック図である。
スポット光がサーボバイト区間のクロックピットの近傍
をトレースすると、RF信号の波形は第２図（ａ）に示す
ようになる。すなわちクロックピットの部分あるいはキ
ズ、ゴミ等がある部分においてディスクからの反射光が
減少し、その受光量に対応したRF信号のレベルは低下す
る。このRF信号を図示せぬ回路により微分し、そのエッ
ジ情報を検出すると同図（ｂ）に示すエッジデータ信号
（入力信号）が得られる。また上述したようにタイミン
グ信号生成回路（図示せず）は検出した同期信号を基準
にしてエッジデータ信号をゲートするゲート信号（第２
図（ｃ））を生成する。このエッジデータ信号とゲート
信号がアンドゲート１に入力されるので、アンドゲート
１はゴミ、キズ等によるパルスを出力せず、エッジデー
タ信号（41.28KHz）のみを出力する（第２図（ｄ））。 アンドゲート１の出力はＲ−４フリップフロップ２に
入力され、フリップフロップ２はその立ち上がりエッジ
でセットされる（第２図（ｅ））。フリップフロップ２
の出力はラッチ回路としての遅延形フリップフロップ３
のデータ端子に入力される。そのクロック端子には比較
される基準信号としてのクロック（例えば11.1456MHz）
が入力されているので、フリップフロップ３はクロック
の立ち上がりエッジのタイミングでデータ端子のデータ
をラッチする（第２図（ｆ）、（ｉ））。フリップフロ
ップ３の出力端子はフリップフロップ２のリセット端
子に接続され、生成回路が構成されている。従ってフリ
ップフロップ３の出力（第２図（ｆ））の立ち下がり
エッジによりリセットされるので、フリップフロップ２
はエッジデータとクロックの時間差（位相）情報に対応
した幅のパルス（原位相差信号：第２図（ｅ））を出力
する。この原位相差信号は、通常のPLL回路に用いる場
合、クロック信号の1/2周期のパルス幅を有する場合が
位相差零の場合に相当している。 フリップフロップ２より高レベルの信号（イネーブル
信号）が入力されているとき、３ステートのバッファ６
はイネーブル状態となり、低レベルの信号を出力する
（第２図（ｌ））。この信号は抵抗Ｒにより電流に変換
され、一方の極性の電流I1が流れる。この電流I1はクロ
ックを生成するPLL回路の一部を構成する図示せぬロー
パスフィルタに出力される。フリップフロップ２より低
レベルの信号が入力されているときバッファ６はオープ
ン状態になる。 フリップフロップ３の出力Ｑ（第２図（ｉ））はラッ
チ回路としての遅延形フリップフロップ４のデータ端子
に入力されている。そのクロック端子には位相を反転し
たクロック（第２図（ｈ））が入力されているので、フ
リップフロップ４はクロックの他方のエッジのタイミン
グにおいてフリップフロップ３の出力Ｑをラッチする
（第２図（ｊ））。フリップフロップ３の出力Ｑとフリ
ップフロップ４の出力が生成回路としてのアンドゲー
ト５に入力されているので、アンドゲート５はクロック
の一方のエッジと他方のエッジの幅に対応したパルス
（第２図（ｋ））を出力する。 ３ステートのバッファ７は、アンドゲート５より高レ
ベルの信号（イネーブル信号）が入力されているときイ
ネーブル状態となり、バッファ６とは反対極性の信号
（高レベルの信号）を出力する（第２図（ｍ））。この
信号は抵抗Ｒにより電流に変換され、上述した場合とは
逆極性の電流I2が流れる。この電流I2も図示せぬローパ
スフィルタに出力される。 フリップフロップ２の出力はクロックデータのエッジ
とクロックのエッジの時間差に対応しており、アンドゲ
ート５の出力はクロックの1/2の周期（一方のエッジと
他方のエッジの幅）に対応している。フリップフロップ
２の出力である原位相差信号は、クロックデータのパル
ス発生周期が変動しない場合には、そのまま位相比較結
果である位相比較信号として出力することも可能である
が、クロックデータのパルス発生周期が変動する場合に
は、変動による、すなわち、エッジ（クロックデータ）
の繰返し周期に依存する位相オフセット成分を含むこと
となり、正しい位相比較を行ったこととはならない。そ
こで、ローパスフィルタを介してフリップフロップ２の
出力である原位相差信号とアンドゲート５の出力である
クロックの1/2周期のパルス幅を有する信号の差を取
り、位相差オフセット成分をキャンセルすることによ
り、エッジ（クロックデータ）の繰返し周期に依存しな
い位相比較結果とすることができ、正しい位相差信号を
出力することができる。従ってディスクの回転数が変動
したとしても位相比較結果の変動を防止することができ
る。エッジ間隔が変化する信号の位相比較を行うことも
可能である。 また１つのエッジのみを位相比較情報としているた
め、第２図（ｂ）に破線で示すようにパルスの幅が変化
したとしても、これにより比較結果が変動することはな
い。 さらにバッファ６、７はサンプリング期間のみイネー
ブル状態となり、他の期間はオープン状態となるため、
サンプリング（イネーブル）期間において位相比較した
結果を他の（オープン）期間ホールドするという所謂サ
ンプルホールド動作を位相比較回路自体において行うこ
とができる。 第３図は他の実施例のブロック図であり、第４図はそ
のタイミングチャートである（第１図、第２図における
場合と対応する部分には同一の符号を付してある）。こ
の実施例においてフリップフロップ４の出力Ｑ（第４図
（ｏ））によりフリップフロップ２がリセットされ、ま
たフリップフロップ２の出力とフリップフロップ３の出
力が、生成回路としてのアンドゲート11に入力され、
時間差情報信号（第４図（ｎ））が生成、出力されるよ
うになっている。 第１図の実施例の場合、フリップフロップ２が出力す
る信号の最小の時間差は、フリップフロップ２のデータ
セットアップ時間と、フリップフロップ３のクロック入
力から出力が発生されるまでの遅延時間と、フリップ
フロップ２のリセット入力から出力Ｑが反転するまでの
時間を加算した値で規制される。これに対して第３図の
実施例の場合、フリップフロップ２のデータセットアッ
プ時間と、フリップフロップ３のクロック入力から出力
が発せられるまでの遅延時間を加算した値に規制され
る。従って第３図の実施例の方がより高速となる。 尚以上においては出力回路に３ステートのバッファ
６、７を用いたが、電流源をスイッチングし、位相比較
出力を送出する期間のみ電流が出力されるように構成す
ることも可能である。 〔効果〕 以上説明したように、本願発明によれば、同期信号に
基づいて生成されるタイミング信号を用いて再生信号か
らクロックピット信号を抽出し、抽出したクロック信号
の位相と基準信号の位相との位相差に相当する位相差信
号を位相差信号生成回路により生成するので、上記情報
記録媒体上にキズ等がある場合においても、上記再生信
号における当該キズ等に起因する成分を誤検出すること
なく容易にクロックピット信号のみを抽出することがで
きる。 従って、１つのエッジ情報しか得られない、すなわ
ち、サーボ領域毎にクロックピットが形成されている上
記情報記録媒体であっても、クロックピットに対応する
クロックピット信号の位相と基準クロックの位相との位
相比較を正確且つ容易に行うことができ、エッジ情報が
離散的にしか得られない上記情報記録媒体であっても上
記クロックピット信号と基準信号との位相比較を正確且
つ容易に行うことができる。
【図面の簡単な説明】
第１図は本発明の位相比較回路のブロック図、第２図は
そのタイミングチャート、第３図はその他の実施例のブ
ロック図、第４図はそのタイミングチャート、第５図は
そのサーボバイトパターンの説明図である。 １……アンドゲート ２……Ｒ−Ｓフリップフロップ 3,4……遅延形フリップフロップ ５……アンドゲート 6,7……バッファ 11……アンドゲート
そのタイミングチャート、第３図はその他の実施例のブ
ロック図、第４図はそのタイミングチャート、第５図は
そのサーボバイトパターンの説明図である。 １……アンドゲート ２……Ｒ−Ｓフリップフロップ 3,4……遅延形フリップフロップ ５……アンドゲート 6,7……バッファ 11……アンドゲート
Claims (1)
- (57)【特許請求の範囲】 １．情報が記録されるデータ領域と当該情報を記録再生
する際のサーボ制御のためのサーボ領域とが一定の間隔
で交互に設けられている情報記録媒体であって、前記サ
ーボ領域には位相差信号を生成するためのクロックピッ
トと前記サーボ制御のための所定のピットとが形成され
ており、更に、前記所定のピットと前記クロックピット
との間隔が前記データ領域におけるいずれの情報ピット
相互の間隔とも異なる所定の間隔となるように設定され
ている情報記録媒体から前記クロックピットに対応する
クロックピット信号を検出して前記位相差信号を出力す
る位相比較回路であって、 前記所定の間隔を検出することにより得られる同期信号
に基づいて、前記クロックピットの信号のパルス幅より
長いパルス幅を有するタイミング信号を生成するタイミ
ング信号生成回路と、 前記情報記録媒体から再生されると共に前記クロックピ
ット信号を含む再生信号から前記タイミング信号を用い
て前記クロックピット信号を抽出する信号抽出回路と、 前記抽出されたクロックピット信号の位相と予め設定さ
れた基準クロック信号の位相との位相差に相当する前記
位相差信号を生成する位相差信号生成回路と、 を備えたことを特徴とする位相比較回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059746A JP2799706B2 (ja) | 1987-03-13 | 1987-03-13 | 位相比較回路 |
| US07/162,625 US4872155A (en) | 1987-03-13 | 1988-03-01 | Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock |
| US07/367,771 US4982110A (en) | 1987-03-13 | 1989-06-19 | Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059746A JP2799706B2 (ja) | 1987-03-13 | 1987-03-13 | 位相比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63224515A JPS63224515A (ja) | 1988-09-19 |
| JP2799706B2 true JP2799706B2 (ja) | 1998-09-21 |
Family
ID=13122109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62059746A Expired - Fee Related JP2799706B2 (ja) | 1987-03-13 | 1987-03-13 | 位相比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2799706B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59111415A (ja) * | 1982-12-17 | 1984-06-27 | Toshiba Corp | 位相比較器 |
-
1987
- 1987-03-13 JP JP62059746A patent/JP2799706B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63224515A (ja) | 1988-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02183471A (ja) | 情報再生方法および情報再生装置 | |
| JPS63209078A (ja) | ディスク駆動用の両面用ヘッド・サーボ装置 | |
| JP2513747B2 (ja) | デ―タ記録再生方法 | |
| JPH02198036A (ja) | 光情報記録および／または再生装置における光スポットの移動方向検出装置 | |
| JPH0450676B2 (ja) | ||
| GB2086613A (en) | Rotary recording medium reproducing apparatus capable of performing special reproduction | |
| JP2799706B2 (ja) | 位相比較回路 | |
| KR100364193B1 (ko) | 광기록 장치, 광재생 장치 및 광기록 매체 | |
| US5365501A (en) | Information recording and reproducing device | |
| JPH01146139A (ja) | 光ディスク装置におけるトラッキング制御回路 | |
| KR970008647B1 (ko) | 광디스크 장치 및 그 클럭 신호 재생 방법 | |
| JP2851633B2 (ja) | 光学的情報再生装置 | |
| JPH0727695Y2 (ja) | 信号波形のエツジ検出回路 | |
| JP2725510B2 (ja) | 光ディスク装置及びその情報読み出し装置 | |
| JP2979451B2 (ja) | トラッキングサーボ引き込み装置 | |
| JP2798982B2 (ja) | 光ディスク装置 | |
| JP2730653B2 (ja) | シークサーボ用ヘッド位置・速度検出装置 | |
| JPH05225585A (ja) | 光ディスク装置およびその制御方法 | |
| JP3063339B2 (ja) | 移動方向検出装置 | |
| JPS6344327A (ja) | 光学的情報記録再生装置のトラツキング装置 | |
| JP2569590B2 (ja) | 光デイスク装置 | |
| JP2817899B2 (ja) | 情報再生装置 | |
| JPH0215472A (ja) | ディスク記録再生装置におけるピックアップの速度検出回路 | |
| JPH0518318B2 (ja) | ||
| JPH0547103A (ja) | 複合回転数制御基準クロツク生成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |