JPH03150875A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03150875A JPH03150875A JP28953189A JP28953189A JPH03150875A JP H03150875 A JPH03150875 A JP H03150875A JP 28953189 A JP28953189 A JP 28953189A JP 28953189 A JP28953189 A JP 28953189A JP H03150875 A JPH03150875 A JP H03150875A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- contact
- contact holes
- gate
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000000758 substrate Substances 0.000 abstract description 9
- 239000004020 conductor Substances 0.000 abstract description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 abstract 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 2
- 229910052986 germanium hydride Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は半導体装置に関するものである。
半導体装置において、シリコン基板に形成された素子の
拡散領域及びゲート領域と、該素子の拡散領域及びゲー
ト領域を覆う半絶縁体膜上に形成された金属配線の間を
電気的に接続するためにコンタクトホールが開孔形成さ
れており、該コンタクトホール内に導電物質が埋込まれ
る。
拡散領域及びゲート領域と、該素子の拡散領域及びゲー
ト領域を覆う半絶縁体膜上に形成された金属配線の間を
電気的に接続するためにコンタクトホールが開孔形成さ
れており、該コンタクトホール内に導電物質が埋込まれ
る。
デバイスの微細化に伴ってコンタクトホールの断面積が
小さくなり、コンタクトホールのアスペクト比が大きく
なる。金属のスパッタ方式では高アスペクト比のコンタ
クトホール内に金属を埋め込まないため、金属に代えて
、廻り込みがよいｐ。
小さくなり、コンタクトホールのアスペクト比が大きく
なる。金属のスパッタ方式では高アスペクト比のコンタ
クトホール内に金属を埋め込まないため、金属に代えて
、廻り込みがよいｐ。
１ｙ−５ｉをコンタクトホールに埋込んでいた。
しかしながら、従来のようにｐｏｌｙ−５ｉをコンタク
トホール内に埋込み、抵抗を下げるためにｐｏｌｙ−５
ｉに高濃度の不純物拡散を行ったとしても、ｐＯｌｙ−
５ｉｉｆ１分での抵抗の上昇が顕著になり、デバイス特
性が劣化するという問題点があった。
トホール内に埋込み、抵抗を下げるためにｐｏｌｙ−５
ｉに高濃度の不純物拡散を行ったとしても、ｐＯｌｙ−
５ｉｉｆ１分での抵抗の上昇が顕著になり、デバイス特
性が劣化するという問題点があった。
本発明の目的は前記課題を解決した半導体装置を提供す
ることにある。
ることにある。
前記目的を達成するため、本発明に係る半導体装置にお
いては、第１の半導体内に形成された拡散領域或いは第
１の半導体膜上に形成された半導体膜と、前記拡散領域
上或いは前記半導体膜上にコンタクトホールを介して形
成された金属配線とを少なくとも有する半導体装置であ
って、前記コンタクトホール内に埋め込まれ、前記拡散
領域及び金属配線又は半導体膜及び金属配線にそれぞれ
接触させた第２の半導体とを有し、前記第２の半導体と
して、前記第１の半導体と同一導電型をもち、かつ、該
第１の半導体より狭いバンドギャップをもつ半導体を用
いたものである。
いては、第１の半導体内に形成された拡散領域或いは第
１の半導体膜上に形成された半導体膜と、前記拡散領域
上或いは前記半導体膜上にコンタクトホールを介して形
成された金属配線とを少なくとも有する半導体装置であ
って、前記コンタクトホール内に埋め込まれ、前記拡散
領域及び金属配線又は半導体膜及び金属配線にそれぞれ
接触させた第２の半導体とを有し、前記第２の半導体と
して、前記第１の半導体と同一導電型をもち、かつ、該
第１の半導体より狭いバンドギャップをもつ半導体を用
いたものである。
［作用］
本発明において、第１の半導体の素材としてｐ型のＳｉ
、第２の半導体としてＧｅをそれぞれ用いた場合につい
て説明する。
、第２の半導体としてＧｅをそれぞれ用いた場合につい
て説明する。
Ｇｅのバンドギャップ０．６６ｅＶは、Ｓｉのバンドギ
ャップ１．１２ｅＶに比べ非常に小さいため、比抵抗も
Ｓｉに比べ約４桁低（、従来のようにコンタクトホール
にｐｏｌｙ−５ｉを埋め込んでいた場合に比べ、コンタ
クト抵抗が低減する。しかも、バンドギャップが小さい
ため、配線金属の一つであるＡＱとのショットキバリア
バイトも小さく、オーミックコンタクトもとりやすく、
コンタクト抵抗が低下するという効果がある。
ャップ１．１２ｅＶに比べ非常に小さいため、比抵抗も
Ｓｉに比べ約４桁低（、従来のようにコンタクトホール
にｐｏｌｙ−５ｉを埋め込んでいた場合に比べ、コンタ
クト抵抗が低減する。しかも、バンドギャップが小さい
ため、配線金属の一つであるＡＱとのショットキバリア
バイトも小さく、オーミックコンタクトもとりやすく、
コンタクト抵抗が低下するという効果がある。
以下、本発明の一実施例について図を参照して説明する
。
。
第１図は本発明の一実施例を示す断面図である。
図において、ｐ型Ｓｉ基板ｌ上にｎチャネルのＭＯＳＦ
ＥＴのソース２、ドレイン３が形成され、ｐ型Ｓｉ基板
ｌ上の絶縁体膜８内に該ｎチャネルのＭＯＳＦＥＴのゲ
ート４が形成され、ＭＯＳＦＥＴのソース２．ドレイン
３．ゲート４に向けてコンタクトホール５がそれぞれ形
成されている。
ＥＴのソース２、ドレイン３が形成され、ｐ型Ｓｉ基板
ｌ上の絶縁体膜８内に該ｎチャネルのＭＯＳＦＥＴのゲ
ート４が形成され、ＭＯＳＦＥＴのソース２．ドレイン
３．ゲート４に向けてコンタクトホール５がそれぞれ形
成されている。
本発明は前記各コンタクトホール５内に、固溶限界まで
Ａｓを拡散させた多結晶Ｇｅ膜６を堆積させ、Ｇｅ膜６
を埋め込んで平坦になったコンタクトホール５上にＡＭ
配線７を行い、Ｇｅ膜６によりＡＱ配線７とＭＯＳＦＥ
Ｔのソース２．ドレイン３．ゲート４の間を電気的に接
続したものである。ここに、Ｓｉ基板１及び絶縁体膜８
はその内部にｎチャネルのＭＯＳＦＥＴの拡散領域（ソ
ース２．ドレイン３）及びゲート（ゲート４）が形成さ
れている。また、Ｇｅ膜６は前記拡散領域と同一導電型
をもち、該第１の半導体よりバンドギャップの狭い第２
の半導体をなす。
Ａｓを拡散させた多結晶Ｇｅ膜６を堆積させ、Ｇｅ膜６
を埋め込んで平坦になったコンタクトホール５上にＡＭ
配線７を行い、Ｇｅ膜６によりＡＱ配線７とＭＯＳＦＥ
Ｔのソース２．ドレイン３．ゲート４の間を電気的に接
続したものである。ここに、Ｓｉ基板１及び絶縁体膜８
はその内部にｎチャネルのＭＯＳＦＥＴの拡散領域（ソ
ース２．ドレイン３）及びゲート（ゲート４）が形成さ
れている。また、Ｇｅ膜６は前記拡散領域と同一導電型
をもち、該第１の半導体よりバンドギャップの狭い第２
の半導体をなす。
コンタクトホール５への多結晶Ｇｅの埋め込みは減圧Ｃ
ＶＤによりＧｅＨ４ガスを用いて行った。ガス圧はＩ
Ｘ １０−’ Ｔｏｒｒである。酸化膜厚は５０００人
とした。
ＶＤによりＧｅＨ４ガスを用いて行った。ガス圧はＩ
Ｘ １０−’ Ｔｏｒｒである。酸化膜厚は５０００人
とした。
はじめＳｉ基板１を８００℃にして、Ｇｅｔ（、ガスを
供給する。コンタクトホール５中のＳｉ上の自然酸化膜
はＧｅＨ４と反応してＧｅＯとなり、蒸発して除去され
る。清浄なＳｉ面を得たところで基板１の温度を６００
℃とし、Ｇｅを堆積させた。次にＧｅの抵抗を下げるた
めに、Ｂを１ＯｋｅＶ、 ドーズ量２×１０°’／ｃ
ｎｆイオン注入する。活性化と拡散のために、ランプア
ニールを８５０℃で２０秒間行った。その後ＡＱをスパ
ッタし、Ｈ１中、４５０℃でアロイを行った。
供給する。コンタクトホール５中のＳｉ上の自然酸化膜
はＧｅＨ４と反応してＧｅＯとなり、蒸発して除去され
る。清浄なＳｉ面を得たところで基板１の温度を６００
℃とし、Ｇｅを堆積させた。次にＧｅの抵抗を下げるた
めに、Ｂを１ＯｋｅＶ、 ドーズ量２×１０°’／ｃ
ｎｆイオン注入する。活性化と拡散のために、ランプア
ニールを８５０℃で２０秒間行った。その後ＡＱをスパ
ッタし、Ｈ１中、４５０℃でアロイを行った。
尚、本実施例では、ｎチャネルＭＯＳＦＥＴを対象とし
たが、ｐチャネルＭＯ５ＦＥＴの場合にも適用できる。
たが、ｐチャネルＭＯ５ＦＥＴの場合にも適用できる。
また、ＭＯ５構造のものについて説明したが、バイポー
ラ、パイＣＭＯＳ構造等のＩＣについても適用できる。
ラ、パイＣＭＯＳ構造等のＩＣについても適用できる。
また、前記実施例では、基板と反対導電型の拡散層に対
してコンタクトを形成する場合を述べたが、基板と同じ
導電型の拡散層でもよい。また前記実施例では半導体膜
へコンタクトを形成する例としてＭＯＳＦＥＴのゲート
の場合を述べたが、バイポーラのポリＳｉエミッタへコ
ンタクトを形成する場合などにも適用できる。
してコンタクトを形成する場合を述べたが、基板と同じ
導電型の拡散層でもよい。また前記実施例では半導体膜
へコンタクトを形成する例としてＭＯＳＦＥＴのゲート
の場合を述べたが、バイポーラのポリＳｉエミッタへコ
ンタクトを形成する場合などにも適用できる。
［発明の効果］
本発明を用いれば、高アスペクト比のコンタクトホール
を埋め込むことができる上、材料自身の抵抗も低く、ま
た、金属とのオーミックコンタクトもとりやすいので、
コンタクト抵抗の低減化を図ることができ、将来の微細
デバイスにおいて大きな問題となるとされている、コン
タクト抵抗増大によるデバイスの劣化を改善することが
できる効果がある。
を埋め込むことができる上、材料自身の抵抗も低く、ま
た、金属とのオーミックコンタクトもとりやすいので、
コンタクト抵抗の低減化を図ることができ、将来の微細
デバイスにおいて大きな問題となるとされている、コン
タクト抵抗増大によるデバイスの劣化を改善することが
できる効果がある。
第１図は本発明の一実施例を示す断面図である。
Claims (1)
- （１）第１の半導体内に形成された拡散領域或いは第１
の半導体膜上に形成された半導体膜と、前記拡散領域上
或いは前記半導体膜上にコンタクトホールを介して形成
された金属配線とを少なくとも有する半導体装置であっ
て、 前記コンタクトホール内に埋め込まれ、前記拡散領域及
び金属配線又は半導体膜及び金属配線にそれぞれ接触さ
せた第２の半導体とを有し、前記第２の半導体として、
前記第１の半導体と同一導電型をもち、かつ、該第１の
半導体より狭いバンドギャップをもつ半導体を用いたこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28953189A JPH03150875A (ja) | 1989-11-07 | 1989-11-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28953189A JPH03150875A (ja) | 1989-11-07 | 1989-11-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03150875A true JPH03150875A (ja) | 1991-06-27 |
Family
ID=17744459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28953189A Pending JPH03150875A (ja) | 1989-11-07 | 1989-11-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03150875A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5075769A (ja) * | 1973-11-07 | 1975-06-21 | ||
| JPS60117772A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置 |
| JPS61203633A (ja) * | 1985-03-06 | 1986-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPS6276550A (ja) * | 1985-09-28 | 1987-04-08 | New Japan Radio Co Ltd | 半導体装置 |
| JPH01214116A (ja) * | 1988-02-23 | 1989-08-28 | Nec Corp | コンタクト孔埋込方法 |
-
1989
- 1989-11-07 JP JP28953189A patent/JPH03150875A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5075769A (ja) * | 1973-11-07 | 1975-06-21 | ||
| JPS60117772A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置 |
| JPS61203633A (ja) * | 1985-03-06 | 1986-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| JPS6276550A (ja) * | 1985-09-28 | 1987-04-08 | New Japan Radio Co Ltd | 半導体装置 |
| JPH01214116A (ja) * | 1988-02-23 | 1989-08-28 | Nec Corp | コンタクト孔埋込方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930024156A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR930001409A (ko) | 바이씨모스장치 및 그 제조 방법 | |
| JP2991753B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0260169A (ja) | 電界効果トランジスタ | |
| WO2001047025A8 (en) | Silicon carbide lateral mosfet and method of making the same | |
| US4498224A (en) | Method of manufacturing a MOSFET using accelerated ions to form an amorphous region | |
| KR970030676A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH04225568A (ja) | 半導体装置のコンタクト構造及びその製造方法 | |
| JPH03150875A (ja) | 半導体装置 | |
| JPH0582465A (ja) | 半導体装置およびｍｏｓ型ｆｅｔ | |
| JP3055869B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
| JPH0613606A (ja) | 半導体装置 | |
| JPH0697435A (ja) | Ｍｏｓ型半導体装置 | |
| KR960039434A (ko) | 금속 게이트 전극을 갖는 트랜지스터 및 그 제조방법 | |
| JPS6334619B2 (ja) | ||
| JPH07169958A (ja) | 半導体装置およびその製造方法 | |
| KR910001876A (ko) | 반도체 장치 제조방법 | |
| KR930017097A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH03150874A (ja) | 半導体装置 | |
| JP2710356B2 (ja) | 半導体装置 | |
| KR890004425B1 (ko) | 채널 영역만을 고농도로 도우핑시킨 서브마이크론mosfet장치 및 그 제조방법 | |
| EP0355691A2 (en) | Semiconductor device and process for producing the same | |
| JP2562868B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02125433A (ja) | Ｍｏｓ型トランジスタとその製法 | |
| KR950011785B1 (ko) | 에스램(sram)제조 방법 |