JPH02280329A - 絶縁膜のエッチング方法 - Google Patents
絶縁膜のエッチング方法Info
- Publication number
- JPH02280329A JPH02280329A JP1101287A JP10128789A JPH02280329A JP H02280329 A JPH02280329 A JP H02280329A JP 1101287 A JP1101287 A JP 1101287A JP 10128789 A JP10128789 A JP 10128789A JP H02280329 A JPH02280329 A JP H02280329A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- insulating film
- film
- etched
- wet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims description 13
- 238000004380 ashing Methods 0.000 claims abstract description 13
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 238000000605 extraction Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、絶縁膜のエツチング方法に係り、とくに半導
体基板上に形成された絶縁膜を精度良くエツチングする
に適した絶縁膜のエツチング方法に関する。
体基板上に形成された絶縁膜を精度良くエツチングする
に適した絶縁膜のエツチング方法に関する。
第６図〜第９図は一般的な半導体装置の製造方法を説明
するための図である。第６図はｎ型不純物を含むシリコ
ン等の半導体材からなる基板１上に絶縁膜である酸化膜
２を形成した図である。
するための図である。第６図はｎ型不純物を含むシリコ
ン等の半導体材からなる基板１上に絶縁膜である酸化膜
２を形成した図である。
ここで、基板ｌはコレクタ領域の役目をする。第７図は
酸化膜２の所望部分をエツチングしてＰ型不純物を拡散
してベース領域３を形成した図である。第８図はベース
領域３を形成後、酸化膜２の所望部分をエツチングして
ｎ°型不純物を拡散してエミッタ領域４を形成した図で
ある。第９図はエミッタ領域４を形成後、酸化膜２の所
望部分をエツチングしてエミッタ、ベース、コレクタの
電極取出面を形成した図である。上述の工程をへて、第
９図の如く取出電極形成前の半導体のデバイス構造が得
られる。
酸化膜２の所望部分をエツチングしてＰ型不純物を拡散
してベース領域３を形成した図である。第８図はベース
領域３を形成後、酸化膜２の所望部分をエツチングして
ｎ°型不純物を拡散してエミッタ領域４を形成した図で
ある。第９図はエミッタ領域４を形成後、酸化膜２の所
望部分をエツチングしてエミッタ、ベース、コレクタの
電極取出面を形成した図である。上述の工程をへて、第
９図の如く取出電極形成前の半導体のデバイス構造が得
られる。
第１０図、第１１図は従来の絶縁膜のエツチング方法を
示す図である０図中、上述した第６図〜第９図と対応す
る部分は同一符号を付し、その説明を省略する。第１０
図は絶縁膜をエツチングする前の状態を示す図である。
示す図である０図中、上述した第６図〜第９図と対応す
る部分は同一符号を付し、その説明を省略する。第１０
図は絶縁膜をエツチングする前の状態を示す図である。
同図中、５は酸化膜２上に形成されたレジスト膜であり
、６はレジスト膜５をフォトエツチング処理して形成さ
れた開口部である。第１１図は第１θ図の状態でエツチ
ング処理して酸化膜２がウェットエツチングされた状態
を示す図である。同図において、７は酸化膜２がエツチ
ングされてエミッタ電極の取出面が形成される酸化膜２
の開口部である。
、６はレジスト膜５をフォトエツチング処理して形成さ
れた開口部である。第１１図は第１θ図の状態でエツチ
ング処理して酸化膜２がウェットエツチングされた状態
を示す図である。同図において、７は酸化膜２がエツチ
ングされてエミッタ電極の取出面が形成される酸化膜２
の開口部である。
ここで、第１０図、第１１図においてはエミッタ電掻取
出面について図示したが、ベース電極取出面及びコレク
タ電極面も同時に形成される。
出面について図示したが、ベース電極取出面及びコレク
タ電極面も同時に形成される。
しかしながら、酸化膜のエツチング、とくに不純物濃度
が高いエミッタ領域上の酸化膜のエツチング処理におい
ては、上述した第１１図の如く酸化膜２のサイド方向へ
のエツチング（サイドエツチング）が進んで、エミッタ
３とベース２の接合部を表面に露出してしまうという課
題がある。
が高いエミッタ領域上の酸化膜のエツチング処理におい
ては、上述した第１１図の如く酸化膜２のサイド方向へ
のエツチング（サイドエツチング）が進んで、エミッタ
３とベース２の接合部を表面に露出してしまうという課
題がある。
上記課題を解決するために、半導体基板上に形成された
絶縁膜をウェットエツチング処理してその膜厚の中間部
までエツチングし、次いで熱処理により該絶縁膜のエツ
チング部分の側壁にレジストを付加した後プラズマアッ
シングし再度ウェットエツチング処理して該絶縁膜をエ
ツチングした絶縁膜のエツチング方法を提供する。
絶縁膜をウェットエツチング処理してその膜厚の中間部
までエツチングし、次いで熱処理により該絶縁膜のエツ
チング部分の側壁にレジストを付加した後プラズマアッ
シングし再度ウェットエツチング処理して該絶縁膜をエ
ツチングした絶縁膜のエツチング方法を提供する。
〔作 用］
上記絶縁膜のエツチング方法により、絶縁膜のエツチン
グ精度を高め微細パターンを可能にし、かつエツチング
速度を速める。
グ精度を高め微細パターンを可能にし、かつエツチング
速度を速める。
次に本発明になる絶縁膜のエツチング方法の実施例につ
いて説明する。第１図〜第５図は本発明に係る絶縁膜の
エツチング方法の第１実施例を示す図である０図中、上
述した第１０図、第１１図と対応する部分は同一符号を
付し、その説明を省略する。第１図は絶縁膜をエツチン
グする前の状態を示す図である。同図中、矢印Ａはレジ
スト膜５の開口部６にプラズマアッシング（酸化プラズ
マで酸化膜２の表面を粗面にすることをいう。）するこ
とを示す図である。第２図は第１図でプラズマアッシン
グした後、酸化膜２がウェットエツチングされた状態を
示す図である。
いて説明する。第１図〜第５図は本発明に係る絶縁膜の
エツチング方法の第１実施例を示す図である０図中、上
述した第１０図、第１１図と対応する部分は同一符号を
付し、その説明を省略する。第１図は絶縁膜をエツチン
グする前の状態を示す図である。同図中、矢印Ａはレジ
スト膜５の開口部６にプラズマアッシング（酸化プラズ
マで酸化膜２の表面を粗面にすることをいう。）するこ
とを示す図である。第２図は第１図でプラズマアッシン
グした後、酸化膜２がウェットエツチングされた状態を
示す図である。
同図において、２ａはウェットエツチングで酸化膜２が
その膜厚の中間部までエツチングされた様子を示す四部
である。第３図は第２図の状態にレジスト膜を形成した
図である。同図において、５ａは酸化膜２の凹部２ａの
一部に添加したレジスト膜であり、レジスト膜５．５ａ
及び酸化膜２の凹部２ａの露出表面２ａ’は窒素ガス雰
囲気で熱処理（ベーク）される。ここで１．露出表面２
ａ′はレジストに残留している溶剤により部分的に疎水
性となる。第４図は第３図の状態に矢印Ｂに示す如くプ
ラズマアッシング処理を行って、上記露出表面２ ａＩ
を粗面にして親水性にする。第５図は、第４図でプラズ
マアッシングした後、酸化膜２がウェットエツチングさ
れた状態を示す図である。同図において、４ａは、酸化
１１！Ｊ２の露出表面２ａ’ がエツチングされてエミ
ッタ領域４の電極取出し面４ａが露出する。ここで、露
出されたコレクタ電極取出し面及びベース電極取出し面
も同時に形成される。
その膜厚の中間部までエツチングされた様子を示す四部
である。第３図は第２図の状態にレジスト膜を形成した
図である。同図において、５ａは酸化膜２の凹部２ａの
一部に添加したレジスト膜であり、レジスト膜５．５ａ
及び酸化膜２の凹部２ａの露出表面２ａ’は窒素ガス雰
囲気で熱処理（ベーク）される。ここで１．露出表面２
ａ′はレジストに残留している溶剤により部分的に疎水
性となる。第４図は第３図の状態に矢印Ｂに示す如くプ
ラズマアッシング処理を行って、上記露出表面２ ａＩ
を粗面にして親水性にする。第５図は、第４図でプラズ
マアッシングした後、酸化膜２がウェットエツチングさ
れた状態を示す図である。同図において、４ａは、酸化
１１！Ｊ２の露出表面２ａ’ がエツチングされてエミ
ッタ領域４の電極取出し面４ａが露出する。ここで、露
出されたコレクタ電極取出し面及びベース電極取出し面
も同時に形成される。
上記絶縁膜のエンチング方法においては、絶縁膜のエツ
チングを２回行って、酸化膜のサイドエツチングを防止
し、エツチング精度を向上させ、又第２回目のエンチン
グ前にプラズマアッシングをして酸化膜表面を親水性に
し、エンチング速度を速めている。
チングを２回行って、酸化膜のサイドエツチングを防止
し、エツチング精度を向上させ、又第２回目のエンチン
グ前にプラズマアッシングをして酸化膜表面を親水性に
し、エンチング速度を速めている。
〔発明の効果］
上述の如く、本発明による絶縁膜のエツチング方法は、
半導体基板上に形成された絶縁膜をウェットエツチング
処理してその膜厚の中間部までエツチングし、次いで熱
処理により該絶縁膜のエツチング部分の側壁にレジスト
を付加し、その後さらにプラズマアッシングをしてエツ
チング速度を速め再度円滑にウェットエツチング処理を
行なうといった該絶縁膜エツチング方法であるため、絶
縁膜のエツチング精度を高めて微細パターンを形成でき
る等の利点がある。
半導体基板上に形成された絶縁膜をウェットエツチング
処理してその膜厚の中間部までエツチングし、次いで熱
処理により該絶縁膜のエツチング部分の側壁にレジスト
を付加し、その後さらにプラズマアッシングをしてエツ
チング速度を速め再度円滑にウェットエツチング処理を
行なうといった該絶縁膜エツチング方法であるため、絶
縁膜のエツチング精度を高めて微細パターンを形成でき
る等の利点がある。
第１図〜第５回は本発明に係る絶縁膜のエツチング方法
の実施例を示す図で、第１図は絶縁膜をエツチングする
前の状態の図、第２図は第１回目の絶縁膜エツチングを
した状態の図、第３図はレジストを添加した状態の図、
第４図はプラズマアッシングを行っている状態の図、第
５図は第２回目の絶縁膜エツチングをした状態の図、第
６図〜第９図は一般的な半導体装置の製造方法を説明す
るための図で、第６図は半導体基板上に絶縁膜を形成し
た状態の図、第７図は半導体基板にベース領域を形成し
た状態の図、第８図はベース領域内にエミッタ領域を形
成した状態の図、第９図はエミッタベース、コレクタの
電極取出面を形成した状態の図、第１０図、第１１図は
従来の絶縁膜のエツチング方法を示す図で、第１０図は
絶縁膜をエツチングする前の状態の図、第１１図は絶縁
膜をエツチングした状態の図である。 １・・・半導体基板、２・・・絶帽Ｌ ５．５ａ・・・レジスト膜、 Ａ、Ｂ・・・プラズマアッシング。 第 図 第 図 第８図 図
の実施例を示す図で、第１図は絶縁膜をエツチングする
前の状態の図、第２図は第１回目の絶縁膜エツチングを
した状態の図、第３図はレジストを添加した状態の図、
第４図はプラズマアッシングを行っている状態の図、第
５図は第２回目の絶縁膜エツチングをした状態の図、第
６図〜第９図は一般的な半導体装置の製造方法を説明す
るための図で、第６図は半導体基板上に絶縁膜を形成し
た状態の図、第７図は半導体基板にベース領域を形成し
た状態の図、第８図はベース領域内にエミッタ領域を形
成した状態の図、第９図はエミッタベース、コレクタの
電極取出面を形成した状態の図、第１０図、第１１図は
従来の絶縁膜のエツチング方法を示す図で、第１０図は
絶縁膜をエツチングする前の状態の図、第１１図は絶縁
膜をエツチングした状態の図である。 １・・・半導体基板、２・・・絶帽Ｌ ５．５ａ・・・レジスト膜、 Ａ、Ｂ・・・プラズマアッシング。 第 図 第 図 第８図 図
Claims (1)
- 半導体基板上に形成された絶縁膜をウェットエッチング
処理してその膜厚の中間部までエッチングし、次いで熱
処理により該絶縁膜のエッチング部分の側壁にレジスト
を付加した後プラズマアッシングし再度ウェットエッチ
ング処理して該絶縁膜をエッチングしたことを特徴とす
る絶縁膜のエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1101287A JPH02280329A (ja) | 1989-04-21 | 1989-04-21 | 絶縁膜のエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1101287A JPH02280329A (ja) | 1989-04-21 | 1989-04-21 | 絶縁膜のエッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02280329A true JPH02280329A (ja) | 1990-11-16 |
Family
ID=14296636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1101287A Pending JPH02280329A (ja) | 1989-04-21 | 1989-04-21 | 絶縁膜のエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02280329A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821686A (en) * | 1992-07-16 | 1998-10-13 | Tokyo Kohan Co., Ltd. | Inner-shield material to be attached inside a color cathode ray tube |
-
1989
- 1989-04-21 JP JP1101287A patent/JPH02280329A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5821686A (en) * | 1992-07-16 | 1998-10-13 | Tokyo Kohan Co., Ltd. | Inner-shield material to be attached inside a color cathode ray tube |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02280329A (ja) | 絶縁膜のエッチング方法 | |
| US4411929A (en) | Method for manufacturing semiconductor device | |
| JPS63289820A (ja) | 半導体装置の製造方法 | |
| JPH0370156A (ja) | 半導体装置の製造方法 | |
| KR0135682B1 (ko) | 채널길이를 감소시킨 모스펫 제조방법 | |
| JPS63221668A (ja) | シヨツトキ・バリア・ダイオ−ドおよびその製造方法 | |
| JPS63278256A (ja) | 半導体装置およびその製造方法 | |
| JPS61112377A (ja) | 半導体装置の製造方法 | |
| JPS63182860A (ja) | 半導体装置とその製造方法 | |
| JPS63107020A (ja) | 半導体装置の製造方法 | |
| JPS5759378A (en) | Manufacture of semiconductor device | |
| JPH01136367A (ja) | 半導体装置の製造方法 | |
| JP2000183339A (ja) | 半導体装置及びその製造方法 | |
| JPS6077460A (ja) | 半導体装置の製造方法 | |
| JPS6197974A (ja) | 半導体装置の製造方法 | |
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH06224208A (ja) | 半導体装置の製造方法 | |
| JPS58191447A (ja) | 半導体装置製造法 | |
| JPS6212165A (ja) | 半導体装置の製造方法 | |
| JPH0287626A (ja) | 半導体装置の製造方法 | |
| JPH0297057A (ja) | 半導体装置の製造方法 | |
| JPS59138350A (ja) | 半導体装置の製造方法 | |
| JPS61125015A (ja) | 半導体装置の製造方法 | |
| JPS63257249A (ja) | 半導体装置の製造方法 | |
| JPS6358963A (ja) | シヨツトキバリヤダイオ−ドの製造方法 |