JPH0297057A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0297057A JPH0297057A JP24965788A JP24965788A JPH0297057A JP H0297057 A JPH0297057 A JP H0297057A JP 24965788 A JP24965788 A JP 24965788A JP 24965788 A JP24965788 A JP 24965788A JP H0297057 A JPH0297057 A JP H0297057A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- electrode section
- forming
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000005553 drilling Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 6
- 230000010354 integration Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は半導体装置の製造方法に関し、更に詳しくは
電極としてＮ”拡散層およびポリシリコンを用いてなる
電気的容量をＭＯＳ構造により作成するための半導体装
置の製造方法に関するものである。
電極としてＮ”拡散層およびポリシリコンを用いてなる
電気的容量をＭＯＳ構造により作成するための半導体装
置の製造方法に関するものである。
（ロ）従来の技術
従来のこの種方法としては、第２図に示すものが知られ
ている。
ている。
すなわち、第２図において、Ｓｉ基板１上にＭＯＳ容量
を形成するには、まず活性領１１１！以外をＬＯＣＯ８
ＩＩ化して５１０２からなるフィールド酸化１１４を形
成し、Ｎ’拡散層２を形成した少拡散Ｊｉ２の直上に５
ｆＯ２からなる酸化Ｉｔ！ ３を形成する。その後、酸
化ｐａ３上にＮ’ ドープのポリシリコン５をＣＶＤ法
により形成し、これらを層間絶縁Ｉ！（図示せず）で覆
う。
を形成するには、まず活性領１１１！以外をＬＯＣＯ８
ＩＩ化して５１０２からなるフィールド酸化１１４を形
成し、Ｎ’拡散層２を形成した少拡散Ｊｉ２の直上に５
ｆＯ２からなる酸化Ｉｔ！ ３を形成する。その後、酸
化ｐａ３上にＮ’ ドープのポリシリコン５をＣＶＤ法
により形成し、これらを層間絶縁Ｉ！（図示せず）で覆
う。
しかる後Ｎ”拡散１１２のＡ１配線を、層間絶縁膜、酸
化ＩＩ！３を選択的にエツチングすることによりおこな
ってＡ１電極（図示せず）を形成する。
化ＩＩ！３を選択的にエツチングすることによりおこな
ってＡ１電極（図示せず）を形成する。
この、ようにしてＭＯＳＯ８容量成される。
（ハ）発明が解決しようとする課題
このＭＯＳ構造では、より集積度を上げるために面積の
縮小を行うと、容量が減少する。その減少を補償するた
めには、酸化膜３の厚さを減少することが必要となる。
縮小を行うと、容量が減少する。その減少を補償するた
めには、酸化膜３の厚さを減少することが必要となる。
しかし該膜厚を減少させると電極エツチング時に電極２
と酸化１！３のエツチングの選択比が有限であるためＳ
ｉｌ板１における酸化ｌＩ３上で、電極２がエツチング
される部分にダメージを与えるおそれがある。
と酸化１！３のエツチングの選択比が有限であるためＳ
ｉｌ板１における酸化ｌＩ３上で、電極２がエツチング
される部分にダメージを与えるおそれがある。
この発明は半導体装置の集積化に伴って発生される半導
体基板へのダメージを防止できる半導体装置の製造方法
を提供することを目的とするものである。
体基板へのダメージを防止できる半導体装置の製造方法
を提供することを目的とするものである。
（ニ）課題を解決するための手段および作用この発明は
、半導体基板上に不純物拡散領域からなる第１電極部を
形成し、この第１電極部上に絶縁膜を介して第２電極部
を形成して電気的容量をＭＯＳ構造により作成するに際
して、第１電極部上に第１絶縁膜を形成した後、該第１
絶縁膜のうち第１絶縁膜部分としての第１電極部用配線
領域以外の非配線領域パターンを除去し、しかる後除去
部分に第１絶縁膜部分よりも実質的に薄く膜厚を有する
第２絶縁膜を形成してＭＯＳ容量形成部とし、次に少な
くとも第２絶縁股上に第２電極部を形成し、その後第１
絶縁膜部分を穴開けして第１電極部に接続される第１電
極部用配線部を形成することよりなる半導体装置の製造
方法である。
、半導体基板上に不純物拡散領域からなる第１電極部を
形成し、この第１電極部上に絶縁膜を介して第２電極部
を形成して電気的容量をＭＯＳ構造により作成するに際
して、第１電極部上に第１絶縁膜を形成した後、該第１
絶縁膜のうち第１絶縁膜部分としての第１電極部用配線
領域以外の非配線領域パターンを除去し、しかる後除去
部分に第１絶縁膜部分よりも実質的に薄く膜厚を有する
第２絶縁膜を形成してＭＯＳ容量形成部とし、次に少な
くとも第２絶縁股上に第２電極部を形成し、その後第１
絶縁膜部分を穴開けして第１電極部に接続される第１電
極部用配線部を形成することよりなる半導体装置の製造
方法である。
すなわち、この発明は、半導体基板上に、不純物拡散領
域の第１電極部を介して比較的厚い第１絶縁膜を形成し
、この絶縁膜のうちＭＯＳＯ８容量形成部分る領域に位
置するそれをマスクを用いて除去後、比較的薄い第２絶
縁膜を形成してＭＯＳ容量形成部とし、該形成部上に第
２電極部を形成するときエツチング部分を比較的厚い第
１絶縁股上にすることで半導体基板へのダメージを防止
することができ、一方、ＭＯＳＯ８容量形成部くでき素
子の集積度を向上させることができる。
域の第１電極部を介して比較的厚い第１絶縁膜を形成し
、この絶縁膜のうちＭＯＳＯ８容量形成部分る領域に位
置するそれをマスクを用いて除去後、比較的薄い第２絶
縁膜を形成してＭＯＳ容量形成部とし、該形成部上に第
２電極部を形成するときエツチング部分を比較的厚い第
１絶縁股上にすることで半導体基板へのダメージを防止
することができ、一方、ＭＯＳＯ８容量形成部くでき素
子の集積度を向上させることができる。
（ホ）実施例
以下図に示す実施例にもとづいてこの発明を詳述する。
なお、これによってこの発明は限定を受けるものではな
い。
い。
第１図において、Ｓｉ基板１１上にＭＯＳＯ８容量成す
るには、まず８１基板１１上の第１電極部１２を除く領
域をＬＯＣｏ、８Ｍ化して５１０２からなるフィールド
酸化ｊ１１４を形成し次にＳｉ基板１１上にＮ◆拡散領
域からなる第１電極部１２を形成しこの第１電極部上に
８１０２からなる２００〜５００人程度の第１形成膜１
３を形成する。
るには、まず８１基板１１上の第１電極部１２を除く領
域をＬＯＣｏ、８Ｍ化して５１０２からなるフィールド
酸化ｊ１１４を形成し次にＳｉ基板１１上にＮ◆拡散領
域からなる第１電極部１２を形成しこの第１電極部上に
８１０２からなる２００〜５００人程度の第１形成膜１
３を形成する。
［第１図（ω参照１゜
次に、第１絶縁膜１３のうち第１電極部１２の非配線領
域パターンをレジストマスクを使用しウェットエツチン
グにより除去した後、該除去部分に新たに８０〜１００
人程度の膜形成有する８１０２膜を熱酸化により形成し
てこれを第２絶縁膜１５とするし第１図＜ｂ）参照】。
域パターンをレジストマスクを使用しウェットエツチン
グにより除去した後、該除去部分に新たに８０〜１００
人程度の膜形成有する８１０２膜を熱酸化により形成し
てこれを第２絶縁膜１５とするし第１図＜ｂ）参照】。
その後、少なくとも第１絶縁膜１５上にＮ◆ドープのポ
リシリコンをｃｖｏｉにより形成してこれを第２電極部
１６とする［第１図（Ｃ）参照］。
リシリコンをｃｖｏｉにより形成してこれを第２電極部
１６とする［第１図（Ｃ）参照］。
このようにしてＳｉ基板１１上にＭＯＳ容量が形成−さ
れる。
れる。
さらに、これらの上に全面に層間絶縁Ｉ！１７を積層し
た後、フォトレジスト、反応性イオンエツチングにより
、居間絶縁膜１７、第１絶ＲＩｌ！１３を穴開けして第
１電極部用Ａ１配線部１８を形成する［第１図＋ｄ＋参
照］。この際、第２電極部１６のＡ１配線部（図示せず
）の形成も同時におこなわれる。
た後、フォトレジスト、反応性イオンエツチングにより
、居間絶縁膜１７、第１絶ＲＩｌ！１３を穴開けして第
１電極部用Ａ１配線部１８を形成する［第１図＋ｄ＋参
照］。この際、第２電極部１６のＡ１配線部（図示せず
）の形成も同時におこなわれる。
このように本願実施例では、容徂形成部の第２絶縁Ｉｌ
！１５の膜厚を容易に薄くできて集積度を向上できると
ともに、Ａ１電極部１８をＳｉＷ板１１にダメージを与
えることなく形成できる。
！１５の膜厚を容易に薄くできて集積度を向上できると
ともに、Ａ１電極部１８をＳｉＷ板１１にダメージを与
えることなく形成できる。
（へ）発明の効果
以上のようにこの発明によれば、半導体基板上に、不純
物拡散領域の第１１極部を介して比較的厚い第１絶縁膜
を形成し、この絶縁膜のうちＭＯＳ容量形成部分となる
領域に位置するそれをマスクを用いて除去後、比較的薄
い第２絶縁膜を形成してＭＯＳ容量形成部とし、該形成
部上に第２電極部を形成するとぎ、エツチング部分を比
較的厚−い第１絶縁膜上にすることで半導体基板へのダ
メージを防止することができ、一方ＭＯＳ容苗形成部は
薄くでき、素子の集積度を向上させる効果がある。
物拡散領域の第１１極部を介して比較的厚い第１絶縁膜
を形成し、この絶縁膜のうちＭＯＳ容量形成部分となる
領域に位置するそれをマスクを用いて除去後、比較的薄
い第２絶縁膜を形成してＭＯＳ容量形成部とし、該形成
部上に第２電極部を形成するとぎ、エツチング部分を比
較的厚−い第１絶縁膜上にすることで半導体基板へのダ
メージを防止することができ、一方ＭＯＳ容苗形成部は
薄くでき、素子の集積度を向上させる効果がある。
第１図はこの発明の一実施例を説明するための１１造工
程図、第２図は従来例を説明するための構成説明図であ
る。 １１・・・・・・Ｓｉ基板、 １２・・・・・・Ｎ”拡ｗ１領域（第１電糧部）、１３
・・・・・・５ｉ０２からなる第１絶縁膜、１５・・・
・・・５ｔｏ２からなる第２絶縁膜、１６・・・・・・
Ｎ）ドープのポリシリコンからなる第２電極部、 １８・・・・・・Ａ１からなる第１電極部用配線部。 第 １１！ｌ （ａ）
程図、第２図は従来例を説明するための構成説明図であ
る。 １１・・・・・・Ｓｉ基板、 １２・・・・・・Ｎ”拡ｗ１領域（第１電糧部）、１３
・・・・・・５ｉ０２からなる第１絶縁膜、１５・・・
・・・５ｔｏ２からなる第２絶縁膜、１６・・・・・・
Ｎ）ドープのポリシリコンからなる第２電極部、 １８・・・・・・Ａ１からなる第１電極部用配線部。 第 １１！ｌ （ａ）
Claims (1)
- １、半導体基板上に不純物拡散領域からなる第１電極部
を形成し、この第１電極部上に絶縁膜を介して第２電極
部を形成して電気的容量をＭＯＳ構造により作成するに
際して、第１電極部上に第１絶縁膜を形成した後、該第
１絶縁膜のうち第１絶縁膜部分としての第１電極部用配
線領域以外の非配線領域パターンを除去し、しかる後除
去部分に第１絶縁膜部分よりも実質的に薄い膜厚を有す
る第２絶縁膜を形成してＭＯＳ容量形成部とし、次に少
なくとも第２絶縁膜上に第２電極部を形成し、その後第
１絶縁膜部分を穴開けして第１電極部に接続される第１
電極部用配線部を形成することよりなる半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24965788A JPH0297057A (ja) | 1988-10-03 | 1988-10-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24965788A JPH0297057A (ja) | 1988-10-03 | 1988-10-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0297057A true JPH0297057A (ja) | 1990-04-09 |
Family
ID=17196280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24965788A Pending JPH0297057A (ja) | 1988-10-03 | 1988-10-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0297057A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280724A (en) * | 1989-06-22 | 1994-01-25 | Nissan Motor Co., Ltd. | Ultrasonic inspection method for detecting defects in solid objects |
-
1988
- 1988-10-03 JP JP24965788A patent/JPH0297057A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280724A (en) * | 1989-06-22 | 1994-01-25 | Nissan Motor Co., Ltd. | Ultrasonic inspection method for detecting defects in solid objects |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6072268A (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH0297057A (ja) | 半導体装置の製造方法 | |
| JPS6039848A (ja) | 半導体装置の製造方法 | |
| JPH03116968A (ja) | 半導体装置の製造方法 | |
| KR100268776B1 (ko) | 반도체 소자 제조방법 | |
| JPS6150398B2 (ja) | ||
| KR960006339B1 (ko) | 반도체장치의 제조방법 | |
| TW522470B (en) | Method of improving end-of-line shortening of a linear thin film | |
| KR0157119B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6077460A (ja) | 半導体装置の製造方法 | |
| JPS6318642A (ja) | 半導体装置の製造方法 | |
| JPS5961180A (ja) | 半導体装置の製造方法 | |
| JPH0231495B2 (ja) | ||
| JPH09106960A (ja) | コンタクトホールの形成方法 | |
| JPS6212165A (ja) | 半導体装置の製造方法 | |
| JPS61222158A (ja) | 半導体装置の製造方法 | |
| JPS6161546B2 (ja) | ||
| JPS60133722A (ja) | 集積回路の製造方法 | |
| JPS6057924A (ja) | 半導体集積回路の製造方法 | |
| JPS62111459A (ja) | 半導体装置の製造方法 | |
| JPS63164365A (ja) | 半導体装置およびその製造方法 | |
| JPS59115542A (ja) | 半導体装置の製造方法 | |
| JPH0218940A (ja) | 半導体装置の製造方法 |