JPH0114707B2 - - Google Patents
Info
- Publication number
- JPH0114707B2 JPH0114707B2 JP57111529A JP11152982A JPH0114707B2 JP H0114707 B2 JPH0114707 B2 JP H0114707B2 JP 57111529 A JP57111529 A JP 57111529A JP 11152982 A JP11152982 A JP 11152982A JP H0114707 B2 JPH0114707 B2 JP H0114707B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- chip
- wiring
- cutting
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000003491 array Methods 0.000 description 14
- 239000000872 buffer Substances 0.000 description 12
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17736—Structural details of routing resources
- H03K19/17744—Structural details of routing resources for input/output signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
- H03K19/09429—Multistate logic one of the states being the high impedance or floating state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
- H03K19/17796—Structural details for adapting physical parameters for physical disposition of blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はチツプサイズ自在のゲート・アレイ
LSIチツプに関し、より詳しくは半導体集積回路
チツプの内部にも入出力回路を形成可能にして任
意の大きさおよび任意のゲート数のチツプに切断
可能にしたゲート・アレイLSIチツプに関する。
LSIチツプに関し、より詳しくは半導体集積回路
チツプの内部にも入出力回路を形成可能にして任
意の大きさおよび任意のゲート数のチツプに切断
可能にしたゲート・アレイLSIチツプに関する。
(2) 発明の背景
半導体集積回路の集積度の向上に伴なつて、必
要に応じて任意のゲート数および任意のチツプサ
イズを持つたゲート・アレイLSIチツプの実現が
要望されるようになつて来た。
要に応じて任意のゲート数および任意のチツプサ
イズを持つたゲート・アレイLSIチツプの実現が
要望されるようになつて来た。
(3) 従来技術と問題点
一般に、ゲート・アレイLSIチツプの内部は、
インバータ、NANDゲート、NORゲート等の所
望の回路を構成するための一方向に延びる多数の
ゲート・セル・アレイとこれらのゲート・セル・
アレイ相互に配線を施すために各ゲート・セル・
アレイの間に設けられた配線用領域とからなつて
おり、チツプの周辺には入出力パツドおよび入出
力回路を形成するための入力保護回路、入出力バ
ツフアー等が配列されている。
インバータ、NANDゲート、NORゲート等の所
望の回路を構成するための一方向に延びる多数の
ゲート・セル・アレイとこれらのゲート・セル・
アレイ相互に配線を施すために各ゲート・セル・
アレイの間に設けられた配線用領域とからなつて
おり、チツプの周辺には入出力パツドおよび入出
力回路を形成するための入力保護回路、入出力バ
ツフアー等が配列されている。
従来のゲート・アレイLSIチツプは内部に入出
力パツドや入出力回路を形成する領域を持たなか
つたのでチツプを切断することは不可能であり、
1つのバルクパターンからゲート数およびチツプ
サイズが同一の一種類のチツプしか実現できなか
つた。このため、必要なゲート数が少ない場合、
チツプ上に不使用のゲートが存在することにな
り、ゲートに無駄が生じるばかりかチツプサイズ
も不必要に大きなものとなつていた。
力パツドや入出力回路を形成する領域を持たなか
つたのでチツプを切断することは不可能であり、
1つのバルクパターンからゲート数およびチツプ
サイズが同一の一種類のチツプしか実現できなか
つた。このため、必要なゲート数が少ない場合、
チツプ上に不使用のゲートが存在することにな
り、ゲートに無駄が生じるばかりかチツプサイズ
も不必要に大きなものとなつていた。
(4) 発明の目的
本発明の目的はゲート・アレイLSIチツプ内部
の配線領域に切断領域を設け、その切断領域の近
傍に入出力回路を形成するという構想に基づき、
1チツプのゲート・アレイLSIを切断して複数チ
ツプのゲート・アレイLSIを得ることを可能に
し、それにより設計に応じたゲート数およびチツ
プサイズを持つゲート・アレイLSIチツプを得る
ことにある。
の配線領域に切断領域を設け、その切断領域の近
傍に入出力回路を形成するという構想に基づき、
1チツプのゲート・アレイLSIを切断して複数チ
ツプのゲート・アレイLSIを得ることを可能に
し、それにより設計に応じたゲート数およびチツ
プサイズを持つゲート・アレイLSIチツプを得る
ことにある。
(5) 発明の構成
上記の目的を達成するための本発明の要旨は、
半導体チツプ上に、配線領域と、該配線領域を介
して隔てられて互いに平行に配列された複数のベ
ーシツクセル列とを有し、該配線領域の一部が該
半導体チツプの切断可能領域となつており、該切
断可能領域に接してその両端に配置されたベーシ
ツクセル列と夫々隣接する配線領域の幅は入出力
パツドを配置し得る大きさであることを特徴とす
るゲートアレイチツプにある。
半導体チツプ上に、配線領域と、該配線領域を介
して隔てられて互いに平行に配列された複数のベ
ーシツクセル列とを有し、該配線領域の一部が該
半導体チツプの切断可能領域となつており、該切
断可能領域に接してその両端に配置されたベーシ
ツクセル列と夫々隣接する配線領域の幅は入出力
パツドを配置し得る大きさであることを特徴とす
るゲートアレイチツプにある。
(6) 発明の実施例
以下、図面によつて本発明の実施例を従来例と
対比して説明する。
対比して説明する。
第1図は従来の1チツプのゲート・アレイLSI
を概略的に示す平面図である。同図において、ゲ
ート・アレイLSIチツプ1の周辺部に入出力パツ
ド2が多数配列されており、入出力パツドの内側
に入出力パツドに隣接して入出力回路3が形成さ
れている。入出力回路3の更に内側の領域には一
方向に延びる多数のベーシツク・セル・アレイ4
が間隔を置いて配列されている。入出力回路3と
ベーシツク・セル・アレイ4との間および各ベー
シツク・セル・アレイ間の領域は配線用領域5で
ある。入出力パツド2、入出力回路3、ベーシツ
ク・セル・アレイ4および配線領域5はバルク6
上に形成されている。
を概略的に示す平面図である。同図において、ゲ
ート・アレイLSIチツプ1の周辺部に入出力パツ
ド2が多数配列されており、入出力パツドの内側
に入出力パツドに隣接して入出力回路3が形成さ
れている。入出力回路3の更に内側の領域には一
方向に延びる多数のベーシツク・セル・アレイ4
が間隔を置いて配列されている。入出力回路3と
ベーシツク・セル・アレイ4との間および各ベー
シツク・セル・アレイ間の領域は配線用領域5で
ある。入出力パツド2、入出力回路3、ベーシツ
ク・セル・アレイ4および配線領域5はバルク6
上に形成されている。
第2図は第1図に示したチツプ1の内側に配列
されているベーシツク・セル・アレイ4とその間
の配線用領域5を示す拡大平面図である。同図に
示されるように、ベーシツク・セル・アレイ4は
バルクパターンで形成された同一構造の多数のベ
ーシツク・セルBCを一方向に配列して構成され
ている。各配線領域5は一般にフイールド部と称
され、バルクパターンを持たない酸化膜の厚い場
所であり、各配線領域5の幅は同一である。この
ように狭い幅の配線領域に入出力パツドを形成す
ることは現在の技術では不可能なので、従来のチ
ツプの内側に入出力パツドや入出力回路を形成す
ることができず、従つてチツプを切断して所望の
ゲート数あるいは所望のチツプサイズのチツプを
得ることができなかつた。
されているベーシツク・セル・アレイ4とその間
の配線用領域5を示す拡大平面図である。同図に
示されるように、ベーシツク・セル・アレイ4は
バルクパターンで形成された同一構造の多数のベ
ーシツク・セルBCを一方向に配列して構成され
ている。各配線領域5は一般にフイールド部と称
され、バルクパターンを持たない酸化膜の厚い場
所であり、各配線領域5の幅は同一である。この
ように狭い幅の配線領域に入出力パツドを形成す
ることは現在の技術では不可能なので、従来のチ
ツプの内側に入出力パツドや入出力回路を形成す
ることができず、従つてチツプを切断して所望の
ゲート数あるいは所望のチツプサイズのチツプを
得ることができなかつた。
第3図は本発明の一実施例によるゲート・アレ
イLSIチツプの概略を示す平面図である。同図に
おいて、チツプ10の周辺部のバルク15上には
従来同様に多数の周辺入出力パツド20が配列さ
れており、周辺入出力パツド20の内側には従来
同様に周辺入出力パツド20に隣接して周辺入出
力回路30が形成されている。各辺の入出力パツ
ドおよび入出力回路は、本発明により設けられた
切断領域(図の斜線部分)61,62によつて分
離されている。本実施例においては、チツプ10
は切断領域61,62によつて4個の小チツプに
分断可能なようになつている。周辺入出力回路3
0の更に内側には、縦方向に延びるベーシツク・
セル・アレイ40が配線領域50を介して多数配
列されている。ベーシツク・セル・アレイ40の
各々は、チツプの中央を横方向に延びている切断
領域62によつて上下に分離されている。チツプ
中央部の上側を縦方向に走行する、隣接する2つ
のベーシツク・セル・アレイ401,402の間の
配線領域、およびチツプ中央部の下側を縦方向に
走行する、隣接する2つのベーシツク・セル・ア
レイ403,404の間の配線領域が縦方向に走行
する切断領域61となつている。ベーシツク・セ
ル・アレイ401,403に隣接し、且つベーシツ
ク・セル・アレイ401に関して切断領域61と
反対の側にある配線領域501は入出力パツド形
成領域となつている。同様にベーシツク・セル・
アレイ402,404に隣接する配線領域502も
入出力パツド形成領域となつている。配線領域5
01に隣接する2つのベーシツク・セル・アレイ
405,406とその間の配線領域503とで入出
力回路IO1が形成される。同様に、配線領域502
に隣接する2つのベーシツク・セル・アレイ40
7,408とその間の配線領域504とで入出力回
路IO2が形成される。下側にも同様にして配線領
域501,502にそれぞれ隣接して入出力回路
IO3,IO4がそれぞれ形成される。本実施例にお
いては、切断領域61となる配線領域の幅を他の
配線領域の幅より小とし、入出力パツド形成領域
となる配線領域501および502の幅を他の配線
領域の幅より大として、入出力パツドの形成を可
能にしている。
イLSIチツプの概略を示す平面図である。同図に
おいて、チツプ10の周辺部のバルク15上には
従来同様に多数の周辺入出力パツド20が配列さ
れており、周辺入出力パツド20の内側には従来
同様に周辺入出力パツド20に隣接して周辺入出
力回路30が形成されている。各辺の入出力パツ
ドおよび入出力回路は、本発明により設けられた
切断領域(図の斜線部分)61,62によつて分
離されている。本実施例においては、チツプ10
は切断領域61,62によつて4個の小チツプに
分断可能なようになつている。周辺入出力回路3
0の更に内側には、縦方向に延びるベーシツク・
セル・アレイ40が配線領域50を介して多数配
列されている。ベーシツク・セル・アレイ40の
各々は、チツプの中央を横方向に延びている切断
領域62によつて上下に分離されている。チツプ
中央部の上側を縦方向に走行する、隣接する2つ
のベーシツク・セル・アレイ401,402の間の
配線領域、およびチツプ中央部の下側を縦方向に
走行する、隣接する2つのベーシツク・セル・ア
レイ403,404の間の配線領域が縦方向に走行
する切断領域61となつている。ベーシツク・セ
ル・アレイ401,403に隣接し、且つベーシツ
ク・セル・アレイ401に関して切断領域61と
反対の側にある配線領域501は入出力パツド形
成領域となつている。同様にベーシツク・セル・
アレイ402,404に隣接する配線領域502も
入出力パツド形成領域となつている。配線領域5
01に隣接する2つのベーシツク・セル・アレイ
405,406とその間の配線領域503とで入出
力回路IO1が形成される。同様に、配線領域502
に隣接する2つのベーシツク・セル・アレイ40
7,408とその間の配線領域504とで入出力回
路IO2が形成される。下側にも同様にして配線領
域501,502にそれぞれ隣接して入出力回路
IO3,IO4がそれぞれ形成される。本実施例にお
いては、切断領域61となる配線領域の幅を他の
配線領域の幅より小とし、入出力パツド形成領域
となる配線領域501および502の幅を他の配線
領域の幅より大として、入出力パツドの形成を可
能にしている。
一方、横方向に走行する切断領域62内の上側
および下側にもそれぞれ入出力パツドが形成さ
れ、この切断領域62の近傍の必要な数のベーシ
ツク・セルと必要な面積の配線領域50とで入出
力回路IO5,IO6,IO7およびIO8が形成される。
および下側にもそれぞれ入出力パツドが形成さ
れ、この切断領域62の近傍の必要な数のベーシ
ツク・セルと必要な面積の配線領域50とで入出
力回路IO5,IO6,IO7およびIO8が形成される。
切断領域の中央で切断することにより、ゲー
ト・アレイLSIチツプ10は4個のチツプに分離
することができる。
ト・アレイLSIチツプ10は4個のチツプに分離
することができる。
入出力パツドおよび入出力回路が形成される分
離領域の近傍を第4図以下によつて更に詳細に説
明する。
離領域の近傍を第4図以下によつて更に詳細に説
明する。
第4図は第3図のチツプを縦方向に切断する前
と切断後のチツプの一部を示す拡大平面図であ
る。同図の上側は切断前のチツプの一部を示して
おり、下側は切断後のチツプの一部を示してい
る。各ベーシツク・セル・アレイは従来同様に、
同一構造の多数のベーシツク・セル(BC)を一
方向に配列して構成されている。各ベーシツク・
セル(BC)の寸法は従来と同一である。切断領
域61と入出力パツド形成領域501以外の、ベ
ーシツク・セル・アレイ間の配線領域の幅は従来
と同一であるが、切断領域61の幅は他の配線領
域の幅より狭く、入出力パツド形成領域501の
幅は他の配線領域の幅より広くしてある。入出力
パツド形成領域501の幅を他の配線領域の幅よ
り広くしたことにより、入出力パツド形成領域5
01に入出力パツドを形成することができるよう
になつた。
と切断後のチツプの一部を示す拡大平面図であ
る。同図の上側は切断前のチツプの一部を示して
おり、下側は切断後のチツプの一部を示してい
る。各ベーシツク・セル・アレイは従来同様に、
同一構造の多数のベーシツク・セル(BC)を一
方向に配列して構成されている。各ベーシツク・
セル(BC)の寸法は従来と同一である。切断領
域61と入出力パツド形成領域501以外の、ベ
ーシツク・セル・アレイ間の配線領域の幅は従来
と同一であるが、切断領域61の幅は他の配線領
域の幅より狭く、入出力パツド形成領域501の
幅は他の配線領域の幅より広くしてある。入出力
パツド形成領域501の幅を他の配線領域の幅よ
り広くしたことにより、入出力パツド形成領域5
01に入出力パツドを形成することができるよう
になつた。
入出力回路を形成する場合必要なものは、保護
ダイオード、入力バツフア、出力バツフア、およ
びトライステート出力回路である。このうち、入
力バツフアや、出力バツフア、またトライステー
ト出力回路などは入出力回路の種類により不要の
場合もある。出力バツフアとトライステート用出
力回路を構成するトランジスタのゲート幅はベー
シツクセル(BC)を構成するトランジスタのゲ
ート幅の整数倍なので、出力バツフアとトライス
テート用出力回路はベーシツク・セル・アレイ4
05および406のベーシツクセルで構成される。
入力バツフアを構成するトランジスタのゲート幅
はベーシツク・セル・アレイのトランジスタのゲ
ート幅より小なので、ベーシツク・セル(BC)
で構成することができない。このため、ベーシツ
ク・セル・アレイ405と406の間の配線領域5
03に予め、入力バツフアと保護ダイオードを形
成するための不純物領域からなるバルクパターン
B1を形成しておく。この、バルクパターンB1が
形成されている入出力回路用領域は、入力バツフ
アを構成するMOSトランジスタのソース、ドレ
イン領域、バイポーラトランジスタのベース、エ
ミツタ領域、および保護ダイオードの拡散領域と
なるものであり、チツプを切断線l1に沿つて切断
しない場合には窓あけを行わないことにより他の
配線領域と同様に配線領域として使用できる。
ダイオード、入力バツフア、出力バツフア、およ
びトライステート出力回路である。このうち、入
力バツフアや、出力バツフア、またトライステー
ト出力回路などは入出力回路の種類により不要の
場合もある。出力バツフアとトライステート用出
力回路を構成するトランジスタのゲート幅はベー
シツクセル(BC)を構成するトランジスタのゲ
ート幅の整数倍なので、出力バツフアとトライス
テート用出力回路はベーシツク・セル・アレイ4
05および406のベーシツクセルで構成される。
入力バツフアを構成するトランジスタのゲート幅
はベーシツク・セル・アレイのトランジスタのゲ
ート幅より小なので、ベーシツク・セル(BC)
で構成することができない。このため、ベーシツ
ク・セル・アレイ405と406の間の配線領域5
03に予め、入力バツフアと保護ダイオードを形
成するための不純物領域からなるバルクパターン
B1を形成しておく。この、バルクパターンB1が
形成されている入出力回路用領域は、入力バツフ
アを構成するMOSトランジスタのソース、ドレ
イン領域、バイポーラトランジスタのベース、エ
ミツタ領域、および保護ダイオードの拡散領域と
なるものであり、チツプを切断線l1に沿つて切断
しない場合には窓あけを行わないことにより他の
配線領域と同様に配線領域として使用できる。
第4図の下側に、切断線l1に沿つてチツプ10
を切断した状態が示されている。切断後は、ベー
シツク・セル・アレイ401は使用されないので
点線で示してある。配線領域501に入出力パツ
ドP1が形成されている。配線領域501の幅を、
入出力パツドP1の一辺の長さとその周辺の有効
パターン禁止領域の和より大にしておけば、入出
力パツドPを配線領域501に形成することが可
能である。ベーシツク・セル・アレイ405,4
06のベーシツク・セル(BC)と、その間の配線
領域503に形成された入力バツフアおよび保護
ダイオードのためのバルクパターンB1とで、入
出力回路IOXが形成されている。
を切断した状態が示されている。切断後は、ベー
シツク・セル・アレイ401は使用されないので
点線で示してある。配線領域501に入出力パツ
ドP1が形成されている。配線領域501の幅を、
入出力パツドP1の一辺の長さとその周辺の有効
パターン禁止領域の和より大にしておけば、入出
力パツドPを配線領域501に形成することが可
能である。ベーシツク・セル・アレイ405,4
06のベーシツク・セル(BC)と、その間の配線
領域503に形成された入力バツフアおよび保護
ダイオードのためのバルクパターンB1とで、入
出力回路IOXが形成されている。
第5図は第3図のチツプを横方向に切断する前
と切断後のチツプの一部を示す拡大平面図であ
る。同図の左側は切断前のチツプの一部を示して
おり、右側は切断後のチツプの一部を示してい
る。切断領域62は、その中に入出力パツドを形
成可能なように充分に広い幅を持つている。切断
領域62に近い領域において、ベイシツクセルア
レイ40の間の配線領域50の各々に、入力バツ
フアおよび保護ダイオードのための不純物領域の
バルクパターンB2を、第4図に示したバルクパ
ターンB1と同様に形成しておく。切断線l2に沿つ
てチツプを切断した状態が同図右側に示されてい
る。切断領域62内に入出力パツドP2が形成さ
れており、この入出力パツドP2の近傍のベーシ
ツク・セル・アレイ40内の必要なベーシツク・
セル(BC)とその隣りに形成されているバルク
パターンB2とで入出力回路IOYが形成されてい
る。
と切断後のチツプの一部を示す拡大平面図であ
る。同図の左側は切断前のチツプの一部を示して
おり、右側は切断後のチツプの一部を示してい
る。切断領域62は、その中に入出力パツドを形
成可能なように充分に広い幅を持つている。切断
領域62に近い領域において、ベイシツクセルア
レイ40の間の配線領域50の各々に、入力バツ
フアおよび保護ダイオードのための不純物領域の
バルクパターンB2を、第4図に示したバルクパ
ターンB1と同様に形成しておく。切断線l2に沿つ
てチツプを切断した状態が同図右側に示されてい
る。切断領域62内に入出力パツドP2が形成さ
れており、この入出力パツドP2の近傍のベーシ
ツク・セル・アレイ40内の必要なベーシツク・
セル(BC)とその隣りに形成されているバルク
パターンB2とで入出力回路IOYが形成されてい
る。
第6図は第4図の平面図において、切断後に配
線を施した状態を示す図、第7図は第4図の平面
図において、チツプを切断しないで用いる場合の
配線を施した図である。第6図に示されているよ
うに、チツプを縦方向に切断する場合は、切断領
域61に隣接するベーシツク・セル・アレイ40
1に対しては配線が施されず、またバルクパター
ンB1に対しては窓あけが行われて配線が施され
て入出力回路が形成される。チツプを切断しない
で使用する場合は、第7図に示されるように、切
断領域61は通常の配線領域として使用され、バ
ルクパターンB1に対しては窓あけがなされない
ので領域503も通常の配線領域として使用でき
る。
線を施した状態を示す図、第7図は第4図の平面
図において、チツプを切断しないで用いる場合の
配線を施した図である。第6図に示されているよ
うに、チツプを縦方向に切断する場合は、切断領
域61に隣接するベーシツク・セル・アレイ40
1に対しては配線が施されず、またバルクパター
ンB1に対しては窓あけが行われて配線が施され
て入出力回路が形成される。チツプを切断しない
で使用する場合は、第7図に示されるように、切
断領域61は通常の配線領域として使用され、バ
ルクパターンB1に対しては窓あけがなされない
ので領域503も通常の配線領域として使用でき
る。
以上の実施例の説明においてはゲート・アレイ
LSIチツプを4等分に切断する例を示したが、本
発明はこれに限らず、縦方向の切断領域61およ
び横方向の切断領域62は必要に応じて任意の位
置に設けることが可能である。また、切断領域は
同一方向に2つ以上設けてもよい。
LSIチツプを4等分に切断する例を示したが、本
発明はこれに限らず、縦方向の切断領域61およ
び横方向の切断領域62は必要に応じて任意の位
置に設けることが可能である。また、切断領域は
同一方向に2つ以上設けてもよい。
(7) 発明の効果
以上説明したように、本発明によれば、ゲー
ト・アレイLSIチツプ内部の配線領域に切断領域
を設け、その切断領域の近傍に入出力回路を形成
することにより、1チツプのゲート・アレイLSI
を切断して複数チツプのゲート・アレイLSIを得
ることができるので、設計に応じて無駄のないゲ
ート数およびチツプサイズを有するゲート・アレ
イLSIチツプが得られる。
ト・アレイLSIチツプ内部の配線領域に切断領域
を設け、その切断領域の近傍に入出力回路を形成
することにより、1チツプのゲート・アレイLSI
を切断して複数チツプのゲート・アレイLSIを得
ることができるので、設計に応じて無駄のないゲ
ート数およびチツプサイズを有するゲート・アレ
イLSIチツプが得られる。
第1図は従来の1チツプのゲート・アレイLSI
を概略的に示す平面図、第2図は第1図の平面図
の一部拡大図、第3図は本発明の一実施例による
ゲート・アレイLSIチツプの概略を示す平面図、
第4図は第3図のチツプを縦方向に切断する前と
切断後のチツプの一部を示す拡大平面図、第5図
は第3図のチツプを横方向に切断する前と切断後
のチツプの一部を示す拡大平面図、第6図は第4
図において、チツプ切断後に配線を施した状態を
示す平面図、そして第7図は第4図において、チ
ツプを切断しないで用いる場合の配線を施した状
態を示す平面図である。 10……ゲート・アレイLSIチツプ、15……
バルク、20……入出力パツド、30……入出力
回路、40……ベーシツク・セル・アレイ、50
……配線領域、501,502……入出力パツド形
成領域、503……入出力回路用不純物領域、6
1,62……切断領域、IO1〜IO8……入出力回
路。
を概略的に示す平面図、第2図は第1図の平面図
の一部拡大図、第3図は本発明の一実施例による
ゲート・アレイLSIチツプの概略を示す平面図、
第4図は第3図のチツプを縦方向に切断する前と
切断後のチツプの一部を示す拡大平面図、第5図
は第3図のチツプを横方向に切断する前と切断後
のチツプの一部を示す拡大平面図、第6図は第4
図において、チツプ切断後に配線を施した状態を
示す平面図、そして第7図は第4図において、チ
ツプを切断しないで用いる場合の配線を施した状
態を示す平面図である。 10……ゲート・アレイLSIチツプ、15……
バルク、20……入出力パツド、30……入出力
回路、40……ベーシツク・セル・アレイ、50
……配線領域、501,502……入出力パツド形
成領域、503……入出力回路用不純物領域、6
1,62……切断領域、IO1〜IO8……入出力回
路。
Claims (1)
- 1 半導体チツプ上に、配線領域と、該配線領域
を介して隔てられて互いに平行に配列された複数
のベーシツクセル列とを有し、該配線領域の一部
が該半導体チツプの切断可能領域61となつてお
り、該切断可能領域に接してその両端に配置され
たベーシツクセル列401,402と夫々隣接する
配線領域の幅は入出力パツドを配置し得る大きさ
であることを特徴とするゲートアレイチツプ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57111529A JPS593950A (ja) | 1982-06-30 | 1982-06-30 | ゲ−トアレイチツプ |
EP83303760A EP0098163B1 (en) | 1982-06-30 | 1983-06-29 | Gate-array chip |
DE8383303760T DE3380507D1 (en) | 1982-06-30 | 1983-06-29 | Gate-array chip |
US06/828,097 US4733288A (en) | 1982-06-30 | 1986-02-10 | Gate-array chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57111529A JPS593950A (ja) | 1982-06-30 | 1982-06-30 | ゲ−トアレイチツプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS593950A JPS593950A (ja) | 1984-01-10 |
JPH0114707B2 true JPH0114707B2 (ja) | 1989-03-14 |
Family
ID=14563643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57111529A Granted JPS593950A (ja) | 1982-06-30 | 1982-06-30 | ゲ−トアレイチツプ |
Country Status (4)
Country | Link |
---|---|
US (1) | US4733288A (ja) |
EP (1) | EP0098163B1 (ja) |
JP (1) | JPS593950A (ja) |
DE (1) | DE3380507D1 (ja) |
Families Citing this family (219)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4935734A (en) * | 1985-09-11 | 1990-06-19 | Pilkington Micro-Electronics Limited | Semi-conductor integrated circuits/systems |
US4746966A (en) * | 1985-10-21 | 1988-05-24 | International Business Machines Corporation | Logic-circuit layout for large-scale integrated circuits |
US4731643A (en) * | 1985-10-21 | 1988-03-15 | International Business Machines Corporation | Logic-circuit layout for large-scale integrated circuits |
JPS62261144A (ja) * | 1986-05-07 | 1987-11-13 | Mitsubishi Electric Corp | 半導体集積回路 |
JPH0650761B2 (ja) * | 1986-08-12 | 1994-06-29 | 富士通株式会社 | 半導体装置 |
GB2215512A (en) * | 1988-02-24 | 1989-09-20 | Stc Plc | Semiconductor integrated circuits |
JPH01289138A (ja) * | 1988-05-16 | 1989-11-21 | Toshiba Corp | マスタースライス型半導体集積回路 |
US5162893A (en) * | 1988-05-23 | 1992-11-10 | Fujitsu Limited | Semiconductor integrated circuit device with an enlarged internal logic circuit area |
NL194182C (nl) * | 1988-07-23 | 2001-08-03 | Samsung Electronics Co Ltd | Randloze moederschijf-halfgeleiderinrichting. |
US5016080A (en) * | 1988-10-07 | 1991-05-14 | Exar Corporation | Programmable die size continuous array |
US4975758A (en) * | 1989-06-02 | 1990-12-04 | Ncr Corporation | Gate isolated I.O cell architecture for diverse pad and drive configurations |
JPH0334367A (ja) * | 1989-06-29 | 1991-02-14 | Nec Corp | 半導体集積回路装置 |
US5217916A (en) * | 1989-10-03 | 1993-06-08 | Trw Inc. | Method of making an adaptive configurable gate array |
US5459340A (en) * | 1989-10-03 | 1995-10-17 | Trw Inc. | Adaptive configurable gate array |
US5251228A (en) * | 1989-12-05 | 1993-10-05 | Vlsi Technology, Inc. | Reliability qualification vehicle for application specific integrated circuits |
US5063429A (en) * | 1990-09-17 | 1991-11-05 | Ncr Corporation | High density input/output cell arrangement for integrated circuits |
JP3179800B2 (ja) * | 1991-07-22 | 2001-06-25 | 株式会社日立製作所 | 半導体集積回路装置 |
US5459085A (en) * | 1994-05-13 | 1995-10-17 | Lsi Logic Corporation | Gate array layout to accommodate multi angle ion implantation |
US5721151A (en) * | 1995-06-07 | 1998-02-24 | Lsi Logic Corporation | Method of fabricating a gate array integrated circuit including interconnectable macro-arrays |
JP3195913B2 (ja) * | 1996-04-30 | 2001-08-06 | 株式会社東芝 | 半導体集積回路装置 |
US5744870A (en) * | 1996-06-07 | 1998-04-28 | Micron Technology, Inc. | Memory device with multiple input/output connections |
US6953956B2 (en) * | 2002-12-18 | 2005-10-11 | Easic Corporation | Semiconductor device having borderless logic array and flexible I/O |
US7337425B2 (en) * | 2004-06-04 | 2008-02-26 | Ami Semiconductor, Inc. | Structured ASIC device with configurable die size and selectable embedded functions |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
US8754533B2 (en) * | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
US8258810B2 (en) | 2010-09-30 | 2012-09-04 | Monolithic 3D Inc. | 3D semiconductor device |
US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8384426B2 (en) * | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
US8395191B2 (en) * | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
US20110031997A1 (en) * | 2009-04-14 | 2011-02-10 | NuPGA Corporation | Method for fabrication of a semiconductor device and structure |
US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
US9711407B2 (en) * | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
US8362482B2 (en) * | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
US8405420B2 (en) * | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8294159B2 (en) | 2009-10-12 | 2012-10-23 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US8298875B1 (en) | 2011-03-06 | 2012-10-30 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US8283215B2 (en) | 2010-10-13 | 2012-10-09 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
CN108401468A (zh) | 2015-09-21 | 2018-08-14 | 莫诺利特斯3D有限公司 | 3d半导体器件和结构 |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5779655A (en) * | 1980-11-05 | 1982-05-18 | Ricoh Co Ltd | Manufacture of integrated circuit chip |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3839781A (en) * | 1971-04-21 | 1974-10-08 | Signetics Corp | Method for discretionary scribing and breaking semiconductor wafers for yield improvement |
US3849872A (en) * | 1972-10-24 | 1974-11-26 | Ibm | Contacting integrated circuit chip terminal through the wafer kerf |
JPS542683A (en) * | 1977-06-08 | 1979-01-10 | Seiko Epson Corp | Semiconductor chip |
JPS5779647A (en) * | 1980-11-05 | 1982-05-18 | Ricoh Co Ltd | Master slice chip |
-
1982
- 1982-06-30 JP JP57111529A patent/JPS593950A/ja active Granted
-
1983
- 1983-06-29 DE DE8383303760T patent/DE3380507D1/de not_active Expired
- 1983-06-29 EP EP83303760A patent/EP0098163B1/en not_active Expired
-
1986
- 1986-02-10 US US06/828,097 patent/US4733288A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5779655A (en) * | 1980-11-05 | 1982-05-18 | Ricoh Co Ltd | Manufacture of integrated circuit chip |
Also Published As
Publication number | Publication date |
---|---|
JPS593950A (ja) | 1984-01-10 |
DE3380507D1 (en) | 1989-10-05 |
US4733288A (en) | 1988-03-22 |
EP0098163A2 (en) | 1984-01-11 |
EP0098163B1 (en) | 1989-08-30 |
EP0098163A3 (en) | 1986-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0114707B2 (ja) | ||
JPH0516188B2 (ja) | ||
JPH03165061A (ja) | 半導体集積回路装置 | |
JPS58124263A (ja) | 半導体装置 | |
JPH0479145B2 (ja) | ||
EP0119059B1 (en) | Semiconductor integrated circuit with gate-array arrangement | |
JP3181000B2 (ja) | 半導体集積回路装置 | |
JPS62229857A (ja) | マスタスライス半導体装置 | |
JP2997479B2 (ja) | ゲートアレイ | |
JPH06283604A (ja) | 半導体装置 | |
JPS59117132A (ja) | マスタスライスlsi基板 | |
JPH0122736B2 (ja) | ||
KR900002909B1 (ko) | 반도체 집적 회로 | |
JPH0296371A (ja) | 半導体装置 | |
JP3092133B2 (ja) | 半導体装置 | |
JP2913766B2 (ja) | 半導体装置 | |
JPS63311740A (ja) | 半導体集積回路装置 | |
JPH01152642A (ja) | 半導体集積回路 | |
JPH07130972A (ja) | 半導体集積回路装置 | |
EP0495990A1 (en) | Semiconductor device | |
JPH07153926A (ja) | 半導体集積回路装置 | |
JPH05190817A (ja) | 半導体集積回路装置 | |
JP2679034B2 (ja) | 半導体集積装置 | |
JPS63265446A (ja) | ゲ−トアレイ集積回路 | |
JPS6037764A (ja) | 固定記憶素子マトリツクス |