JP7483072B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7483072B2 JP7483072B2 JP2023015865A JP2023015865A JP7483072B2 JP 7483072 B2 JP7483072 B2 JP 7483072B2 JP 2023015865 A JP2023015865 A JP 2023015865A JP 2023015865 A JP2023015865 A JP 2023015865A JP 7483072 B2 JP7483072 B2 JP 7483072B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- transistor
- wirings
- potential
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 151
- 230000006870 function Effects 0.000 claims description 61
- 230000015572 biosynthetic process Effects 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- 239000010408 film Substances 0.000 description 253
- 230000015654 memory Effects 0.000 description 110
- 239000011701 zinc Substances 0.000 description 45
- 239000000758 substrate Substances 0.000 description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 37
- 239000000872 buffer Substances 0.000 description 34
- 239000013078 crystal Substances 0.000 description 30
- 238000000034 method Methods 0.000 description 28
- 239000003990 capacitor Substances 0.000 description 27
- 238000010586 diagram Methods 0.000 description 24
- 239000012535 impurity Substances 0.000 description 24
- 239000010410 layer Substances 0.000 description 16
- 230000000694 effects Effects 0.000 description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 9
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 238000003860 storage Methods 0.000 description 8
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 239000000843 powder Substances 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 239000003381 stabilizer Substances 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004549 pulsed laser deposition Methods 0.000 description 5
- 238000005477 sputtering target Methods 0.000 description 5
- 229910020994 Sn-Zn Inorganic materials 0.000 description 4
- 229910009069 Sn—Zn Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910018137 Al-Zn Inorganic materials 0.000 description 3
- 229910018573 Al—Zn Inorganic materials 0.000 description 3
- 229930091051 Arenine Natural products 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229910001195 gallium oxide Inorganic materials 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 2
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000000899 pressurised-fluid extraction Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 101100021996 Arabidopsis thaliana CYP97C1 gene Proteins 0.000 description 1
- 229910052684 Cerium Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002151 riboflavin Substances 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012916 structural analysis Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- FRNOGLGSGLTDKL-UHFFFAOYSA-N thulium atom Chemical compound [Tm] FRNOGLGSGLTDKL-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/1776—Structural details of configuration resources for memories
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17724—Structural details of logic blocks
- H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17748—Structural details of configuration resources
- H03K19/17764—Structural details of configuration resources for reliability
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/1778—Structural details for adapting physical parameters
- H03K19/17792—Structural details for adapting physical parameters for operating speed
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関する。特に
、本発明は、例えば、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、
または、それらの製造方法に関する。特に、本発明の一態様は、ハードウェアの構成を変
更することができるプログラマブルロジックデバイスと、上記プログラマブルロジックデ
バイスを用いた半導体装置などに関する。
evice)は、適当な規模のロジックエレメント(基本ブロック)で論理回路が構成さ
れており、各ロジックエレメントの機能や、ロジックエレメント間の接続構造を、製造後
において変更できることを特徴とする。具体的に、上記PLDは、複数のロジックエレメ
ントと、ロジックエレメント間の接続を制御する配線リソースと、レジスタとを有する。
上記レジスタは、各ロジックエレメントの機能と、配線リソースにより構成されるロジッ
クエレメント間の接続構造とを定義するためのデータ(コンフィギュレーションデータ)
が、格納される。
モリと呼ばれる。コンフィギュレーションデータのコンフィギュレーションメモリへの格
納は、コンフィギュレーションと呼ばれる。特に、コンフィギュレーションメモリへのコ
ンフィギュレーションデータの新たな格納は、リコンフィギュレーション(再構成)と呼
ばれる。
おける論理回路の再構成が可能なPLDは、通常のPLDに比べて面積効率が高いという
利点を有する。マルチコンテキスト方式は、ロジックエレメントまたは配線リソースにそ
れぞれ対応するコンフィギュレーションメモリに、メモリエレメントから読み出されたコ
ンフィギュレーションデータを格納することで、動的再構成を実現する手法である。マル
チコンテキスト方式は、メモリエレメントから順にコンフィギュレーションデータをロジ
ックエレメントまたは配線リソースに対応するコンフィギュレーションメモリに送ること
で動的再構成を実現する構成情報配送方式に比べて、論理回路の再構成を高速で行うこと
ができる。
mory)から送られてきたコンフィギュレーションデータを、SRAM(Static
Random Access Memory)で構成されるコンフィギュレーションメ
モリに格納することで、短時間でリコンフィギュレーションを行うプログラマブルLSI
について記載されている。
ンフィギュレーションメモリを設ける必要があるため、構成情報配送方式などの動的再構
成を実現する他の手法に比べると、メモリエレメント及びコンフィギュレーションメモリ
などの記憶装置のPLDに占める面積が大きく、面積効率が高いという動的再構成の利点
を生かし切れていない。特に、SRAMは1メモリセルあたりの素子数が多いので、記憶
装置の面積を小さく抑えることが難しい。また、DRAMは、メモリセルあたりの素子数
がSRAMに比べて少ないので、記憶装置の面積を小さく抑えるには有利であるが、リフ
レッシュが必要であるために消費電力を抑えることが難しい。
に含まれるスイッチの数は増加する傾向にある。配線リソースのスイッチの導通状態また
は非導通状態の選択(スイッチング)は、コンフィギュレーションデータにより定められ
るので、上記スイッチの数が増加すると、プログラマブルロジックデバイスの回路規模の
割には、一の回路構成に対応するコンフィギュレーションデータの容量が大きくなる。よ
って、コンフィギュレーションメモリへのコンフィギュレーションデータの伝送に時間を
要する。また、上記スイッチの数が増加すると大きな記憶容量のメモリエレメントまたは
コンフィギュレーションメモリが必要となり、記憶装置の面積を小さく抑えることが難し
くなる。また、スイッチの数が増加すると、プログラマブルロジックデバイス内部におい
て、スイッチを経由した信号の遅延が顕著になり、プログラマブルロジックデバイスの高
速動作が阻まれる。
スの電源を切断した後、その電位が不定状態になる場合がある。さらに、コンフィギュレ
ーションメモリに用いられる記憶素子の構成によっては、配線リソースに含まれるスイッ
チのスイッチングを定めるコンフィギュレーションデータが、プログラマブルロジックデ
バイスの電源を切断した際に、消失する場合がある。例えば、上記特許文献1に記載のプ
ログラマブルLSIでは、コンフィギュレーションメモリがSRAMで構成されているた
め、プログラマブルロジックデバイスの電源を切断すると、コンフィギュレーションデー
タは消失する。そして、配線の電位が不定状態となった場合、さらには、コンフィギュレ
ーションデータが消失した場合、通常の動作時には電気的に分離している配線どうしが、
プログラマブルロジックデバイスの電源を投入した後に上記スイッチを介して導通状態に
なってしまうことがある。この場合、上記配線間で電位が異なると、これらの配線に大量
の電流が流れることで、プログラマブルロジックデバイスの破損が引き起こされる可能性
がある。
クエレメント間の接続を制御するスイッチの数を少なく抑えることができるプログラマブ
ルロジックデバイスの提供を、課題の一つとする。また、本発明の一態様は、信頼性の高
いプログラマブルロジックデバイスの提供を、課題の一つとする。
は高信頼性を実現することができる半導体装置の提供を、課題の一つとする。
有するコンフィギュレーションメモリが必要となるため、プログラマブルロジックデバイ
スの面積を小さく抑えるのが難しくなる。
ができるプログラマブルロジックデバイスの提供を、課題の一つとする。
ジックデバイスの提供を、課題の一つとする。また、本発明の一態様は、論理回路の再構
成を高速で行うことができ、記憶装置の面積を小さく抑えることができるプログラマブル
ロジックデバイスの提供を、課題の一つとする。また、本発明の一態様は、論理回路の再
構成を高速で行うことができ、記憶装置の面積を小さく抑えることができ、高速動作を実
現することができるプログラマブルロジックデバイスの提供を、課題の一つとする。
、或いは高機能化を実現することができる半導体装置の提供を、課題の一つとする。
これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は
、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明
細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請
求項などの記載から、これら以外の課題を抽出することが可能である。
する記憶装置としての機能を付加する。具体的に上記スイッチ回路は、配線または端子ど
うしの電気的な接続を制御する、第1スイッチとして機能する第1トランジスタと、コン
フィギュレーションデータによって定められた量の電荷を、当該第1トランジスタのゲー
トにおいて供給、保持、放出するための、第2スイッチとして機能する第2トランジスタ
とを有する組を、複数有する。そして、コンフィギュレーションデータに従って、上記複
数組の一において上記第1トランジスタが導通状態になることで、複数の配線とロジック
エレメントが有する入力端子との間の、スイッチ回路を介した接続構造が定まる。
に、チャネル形成領域を有するトランジスタは、通常のシリコンやゲルマニウムなどの半
導体にチャネル形成領域を有するトランジスタに比べて、オフ電流を極めて小さくするこ
とができる。シリコンよりもバンドギャップが広く、真性キャリア密度をシリコンよりも
低くできる半導体としては、例えば、シリコンの2倍以上の大きなバンドギャップを有す
る、酸化物半導体、炭化シリコン、窒化ガリウムなどが挙げられる。
防ぐために、オフ電流が著しく小さいことが望ましい。よって、上述したような、シリコ
ンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体膜に、チ
ャネル形成領域を有するトランジスタは、第2トランジスタとして用いるのに好適である
。
は端子どうしの電気的な接続を制御する第1トランジスタの導通状態が定められ、オフ電
流の著しく小さい第2トランジスタにより、上記導通状態が保持される。よって、本発明
の一態様に係るプログラマブルロジックデバイスでは、スイッチ回路が、コンフィギュレ
ーションメモリとしての機能と、メモリエレメントとしての機能を併せ持っており、なお
かつ、各組の素子数がSRAMよりも小さいので、コンフィギュレーションメモリと、メ
モリエレメントとを両方設ける従来の構成のプログラマブルロジックデバイスよりも、コ
ンフィギュレーションデータを格納するための記憶装置の面積を、小さく抑えることがで
きる。
ンジスタよりも小さいので、当該スイッチ回路におけるデータの保持時間をDRAMより
も長くすることができる。よって、データの書き直しの頻度を少なくでき、それにより消
費電力を小さく抑えることができる。
ックエレメントを有する列と、複数の第2ロジックエレメントを有する列と、複数の第3
ロジックエレメントを有する列とを、少なくとも有する。また、本発明の一態様に係るプ
ログラマブルロジックデバイスは、複数の第1ロジックエレメントがそれぞれ有する出力
端子に、電気的に接続された複数の第1配線と、複数の第2ロジックエレメントがそれぞ
れ有する出力端子に、電気的に接続された複数の第2配線と、複数の第3ロジックエレメ
ントがそれぞれ有する出力端子に、電気的に接続された複数の第3配線とを有する。また
、第1配線及び第2配線は、複数の第1ロジックエレメントと複数の第2ロジックエレメ
ントの間に設けられ、第3配線は、複数の第1ロジックエレメントと複数の第2ロジック
エレメントの間に設けられ、なおかつ、複数の第2ロジックエレメントと複数の第3ロジ
ックエレメントの間に設けられている。
ロジックエレメントがそれぞれ有する入力端子の電気的な接続は、複数の上記スイッチ回
路により制御されている。具体的には、各スイッチ回路において、コンフィギュレーショ
ンデータに従い、上記複数組の一において上記第1トランジスタが導通状態になることで
、第1配線、第2配線、及び第3配線と、上記複数の第2ロジックエレメントがそれぞれ
有する入力端子の間の、電気的な接続構造が定められる。
ックエレメントの電気的な接続を、一のスイッチ回路により制御することができる。また
、一の第1ロジックエレメントと一の第2ロジックエレメントの電気的な接続を、一のス
イッチ回路により制御することができる。また、一の第2ロジックエレメントと一の第3
ロジックエレメントの電気的な接続を、一のスイッチ回路により制御することができる。
よって、本発明の一態様では、プログラマブルロジックデバイスにおける設計の自由度を
高めつつ、配線リソースに含まれるスイッチ回路の数を抑えることができる。
記第1スイッチを介してコンフィギュレーションデータを含む信号が与えられるノードの
電位に従って配線どうしの電気的な接続を制御する第2スイッチとを少なくとも有する組
を、複数有するものとする。そして、コンフィギュレーションデータに従って、上記複数
の組の一において上記第2スイッチが導通状態になることで、複数のロジックエレメント
の出力端子にそれぞれ接続された複数の配線の1つと、一のロジックエレメントの入力端
子に電気的に接続された配線の1つとの、スイッチ回路を介した接続構造が定められる。
ックエレメントを有する列と、複数の第2ロジックエレメントを有する列と、複数の第3
ロジックエレメントを有する列とを、少なくとも有する。そして、複数の第1ロジックエ
レメントが有する出力端子にそれぞれ電気的に接続された複数の配線を第1配線とし、複
数の第2ロジックエレメントが有する出力端子にそれぞれ電気的に接続された複数の配線
を第2配線とし、複数の第3ロジックエレメントが有する出力端子にそれぞれ電気的に接
続された複数の配線を第3配線とすると、本発明の一態様では、複数の第1配線及び複数
の第2配線は、複数の第1ロジックエレメントを有する列と、複数の第2ロジックエレメ
ントを有する列の間に設けられ、複数の第3配線は、複数の第1ロジックエレメントを有
する列と複数の第2ロジックエレメントを有する列の間に設けられ、なおかつ、複数の第
2ロジックエレメントを有する列と複数の第3ロジックエレメントを有する列の間に設け
られているものとする。
複数の配線を第4配線とすると、本発明の一態様では、複数の第1配線、複数の第2配線
、及び複数の第3配線と、複数の第4配線との電気的な接続は、複数の上記スイッチ回路
により制御されている。具体的には、コンフィギュレーションデータに従い、各スイッチ
回路の上記複数の組の一において上記第2スイッチが導通状態になることで、複数の第1
配線、複数の第2配線、及び複数の第3配線のいずれか1つと、複数の第4配線のいずれ
か1つとの電気的な接続構造が定められる。
2ロジックエレメントの電気的な接続を、一のスイッチ回路により制御することができる
。また、一の第1ロジックエレメントと一の第2ロジックエレメントの電気的な接続を、
一のスイッチ回路により制御することができる。また、一の第2ロジックエレメントと一
の第3ロジックエレメントの電気的な接続を、一のスイッチ回路により制御することがで
きる。よって、本発明の一態様では、プログラマブルロジックデバイスにおける設計の自
由度を高めつつ、配線リソースに含まれるスイッチ回路の数を抑えることができる。
ジックエレメントのいずれか1つが有する入力端子に電気的に接続された配線と、所定の
電位が与えられた配線との電気的な接続を制御するスイッチが、設けられている。本発明
の一態様では、上記構成により、入力端子に電気的に接続された上記配線の電位を、所定
の高さになるよう初期化することができる。よって、プログラマブルロジックデバイスの
電源が切断された後に、入力端子に電気的に接続された上記配線の電位が不定状態となる
ことで、さらには、コンフィギュレーションデータが消失することで、電源が投入された
後、入力端子に電気的に接続された上記配線と、出力端子に電気的に接続された複数の配
線どうしが導通状態になっても、上記配線間に流れる電流が入力端子からロジックエレメ
ント内に流れ込むのを防ぐことができ、それにより、プログラマブルロジックデバイスの
破損が引き起こされるのを、防ぐことができる。また、プログラマブルロジックデバイス
に電源が投入された直後は、ロジックエレメントの入力端子が、ハイレベルとローレベル
の間の中間電位になってしまう場合がある。中間電位がロジックエレメントの入力端子に
与えられると、ロジックエレメントの有するCMOS回路において貫通電流が生じやすい
。しかし、本発明の一態様では、上記構成により、電源が投入された後に入力端子が中間
電位になるのを防ぐことができるので、上記貫通電流が生じるのを防ぐことができる。
ブルロジックデバイスには、入力端子に電気的に接続された配線の電位を、ハイレベルか
ローレベルのいずれか一方に保つ機能を有するラッチが設けられていても良い。本発明の
一態様では、上記構成により、電源が投入された後に、入力端子の電位をハイレベルかロ
ーレベルのいずれか一方に保つことができるので、上記貫通電流が生じるのを防ぐことが
できる。
メモリが、第1スイッチと、上記第1スイッチを介してコンフィギュレーションデータを
含む第1信号が与えられる第1ノードの電位に従って、第1電位が与えられる第1配線と
、第2配線との電気的な接続を制御する第2スイッチと、第3スイッチと、上記第3スイ
ッチを介して上記第1信号に対して極性が反転している第2信号が与えられる第2ノード
の電位に従って、前記第1電位よりも低い第2電位が与えられる第3配線と、上記第2配
線との電気的な接続を制御する第4スイッチと、第2配線の電位の第4配線への出力を制
御する第5スイッチとを、複数有するものとする。そして、上記コンフィギュレーション
データに従って、上記ロジックエレメントで行われる論理演算が定義されるものとする。
1の電位または第2の電位を、第4配線に与えることができる。よって、コンフィギュレ
ーションデータをコンフィギュレーションメモリから読み出す前に、第4配線をプリチャ
ージしなくとも、正確にコンフィギュレーションデータを読み出すことができる。そのた
め、コンフィギュレーションメモリの駆動回路に、プリチャージを行うための回路を設け
る必要がなく、プログラマブルロジックデバイスの面積を小さく抑えることができる。
ぞれ有する複数のロジックエレメントが列を為しており、上記複数のロジックエレメント
にそれぞれ含まれるコンフィギュレーションメモリが、行列状に配置されているものとす
る。さらに、本発明の第四の態様では、配線リソースに含まれる複数のスイッチ回路も行
列状に配置されているものとする。
される部分と、第3スイッチと第4スイッチとで構成される部分とが、第二の態様のスイ
ッチ回路における、第1スイッチと第2スイッチとで構成される部分と、各スイッチの接
続構成が同じである。よって、本発明の第四の態様では、コンフィギュレーションメモリ
とスイッチ回路とを行列状に配置させることで、コンフィギュレーションメモリの動作と
、スイッチ回路の動作とを、同一の駆動回路で制御することが可能となる。よって、スイ
ッチ回路の駆動回路と、コンフィギュレーションメモリの駆動回路とを別個に設ける場合
に比べて、プログラマブルロジックデバイスの面積を小さく抑えることができる。
ックデバイスを提供できる。また、本発明の一態様により、論理回路の再構成を高速で行
うことができ、記憶装置の面積を小さく抑えることができるプログラマブルロジックデバ
イスを提供できる。また、本発明の一態様により、論理回路の再構成を高速で行うことが
でき、記憶装置の面積を小さく抑えることができ、高速動作を実現することができるプロ
グラマブルロジックデバイスを提供できる。また、本発明の一態様では、上記プログラマ
ブルロジックデバイスを用いることで、小型化、或いは高機能化を実現することができる
半導体装置を提供できる。
るスイッチの数を少なく抑えることができるプログラマブルロジックデバイスを提供でき
る。また、本発明の一態様により、信頼性の高いプログラマブルロジックデバイスを提供
できる。また、本発明の一態様により、高速動作、或いは高信頼性を実現することができ
る半導体装置を提供できる。
とができるプログラマブルロジックデバイスを提供できる。また、本発明の一態様により
、小型化された半導体装置を提供できる。
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
、半導体表示装置用のコントローラ、DSP(Digital Signal Proc
essor)、マイクロコントローラなどの、半導体素子を用いた各種半導体集積回路を
その範疇に含む。また、本発明の半導体装置は、上記半導体集積回路を用いたRFタグ、
半導体表示装置などの各種装置を、その範疇に含む。半導体表示装置には、液晶表示装置
、有機発光素子(OLED)に代表される発光素子を各画素に備えた発光装置、電子ペー
パー、DMD(Digital Micromirror Device)、PDP(P
lasma Display Panel)、FED(Field Emission
Display)等や、半導体素子を駆動回路に有しているその他の半導体表示装置が、
その範疇に含まれる。
本発明の一態様に係るPLDには、複数のLE(ロジックエレメント)を有する列が、複
数配置されており、各列間に、複数の配線と複数のスイッチ回路とが配置されている。図
1(A)に、本発明の一態様に係るPLD100の一部を、例示する。
有する第2の列102-2と、複数のLE101を有する第3の列102-3とが、PL
D100に設けられている。図1(A)では、図面に向かって左側から順に、第1の列1
02-1、第2の列102-2、及び第3の列102-3が、並列に配置されている場合
を例示している。
、複数の配線106と、複数の配線107と、複数の配線108と、複数の配線109と
が、PLD100に設けられている。
のいずれか一つに、それぞれ接続されている。第1の列102-1が有する各LE101
の第2出力端子は、複数の配線104のいずれか一つに、それぞれ接続されている。
いずれか一つに、それぞれ接続されている。第2の列102-2が有する各LE101の
第2出力端子は、複数の配線107のいずれか一つに、それぞれ接続されている。
いずれか一つに、それぞれ接続されている。第3の列102-3が有する各LE101の
第2出力端子は、複数の配線109のいずれか一つに、それぞれ接続されている。
は限らず、いずれか一方が複数であっても良いし、両方とも複数であっても良い。ただし
、第1出力端子が複数であっても、第2出力端子が複数であっても、一の配線には、必ず
一の出力端子が接続されるものとする。すなわち、列102が有するLE101の数がY
(Yは自然数)であるならば、PLD100は、第1出力端子に接続されるY本の配線と
、第2出力端子に接続されるY本の配線とを、少なくとも有する。
、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接
続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或い
は伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介し
て間接的に接続している状態も、その範疇に含む。
いる。第2の列102-2は、複数の配線106と複数の配線107の間に配置されてい
る。第3の列102-3は、複数の配線105と複数の配線109の間に配置されている
。
線106は、第1の列102-1と第2の列102-2の間と、第1の列102-1と、
図1(A)の図面に向かって第1の列102-1の左側に配置されるLE101の列(図
示せず)の間とに、跨るように配置されている。第3の列102-3が有する各LE10
1の第1出力端子に接続された複数の配線105は、第1の列102-1と第2の列10
2-2の間と、第2の列102-2と第3の列102-3の間とに、跨るように配置され
ている。また、図1(A)の図面に向かって第3の列102-3の右側に配置される各L
E101(図示せず)の、第1出力端子に接続された複数の配線108は、第2の列10
2-2と第3の列102-3の間と、第3の列102-3と第3の列102-3の右側に
配置されるLE101の列(図示せず)の間とに、跨るように配置されている。
の第1出力端子に接続された複数の配線は、第Nの列と第(N-1)の列の間と、第(N
-1)の列と第(N-2)の列の間とに、跨るように配置されている。なお、Nが2であ
る場合、第2の列が有する各LE101の第1出力端子に接続された複数の配線は、第2
の列と第1の列の間と、第1の列とI/Oエレメント(IO)の間とに、跨るように配置
される。上記IOは、PLD外部からLE101への信号の入力、またはLE101から
PLD外部への信号の出力を制御する、インターフェースとしての機能を有する。
、本発明の一態様において、一例に相当する。本発明の一態様では、LE101を有する
列102と複数の各種配線とが並列に配置されていれば良い。
記列が有する各LE101の第1出力端子に接続された複数の配線と、第Nの列が有する
各LE101の第1出力端子に接続された複数の配線と、第(N-2)の列が有する各L
E101の第2出力端子に接続された複数の配線とが、スイッチ回路110を介して、第
(N-1)の列が有する各LE101の複数の入力端子に接続されている。
出力端子に接続された複数の配線106と、第3の列102-3が有する各LE101の
第1出力端子に接続された複数の配線105と、第1の列102-1が有する各LE10
1の第2出力端子に接続された複数の配線104とが、スイッチ回路110を介して、第
2の列102-2が有する各LE101の複数の入力端子に接続されている。
配線106と、第2の列102-2が有する各LE101の複数の入力端子の間の、接続
を制御するスイッチ回路110の回路図を、抜き出して示す。図1(B)において、複数
の配線111は、第2の列102-2が有する一のLE101の複数の入力端子に、それ
ぞれ接続されている。そして、スイッチ回路110は、複数のスイッチ回路120を有す
る。図1(C)に、図1(B)に示したスイッチ回路110のより具体的な構成例を示す
。図1(B)に示したスイッチ回路110は、図1(C)に示すように、スイッチ回路1
20-1、スイッチ回路120-2、スイッチ回路120-3で示す、3つのスイッチ回
路120を有する。
ため、スイッチ回路110が、スイッチ回路120-1、スイッチ回路120-2、及び
スイッチ回路120-3の、3つのスイッチ回路120を有する場合が図示されている。
スイッチ回路110が有するスイッチ回路120の数は、LE101が有する複数の入力
端子の数に従って、定めることができる。
の配線106と、複数の配線111との接続を制御するスイッチ回路110を図示してい
るが、図1(A)において複数の配線と複数の配線の間の接続を制御するスイッチ回路1
10は、同様の構成を有するものとする。
図2では、複数の配線104、複数の配線105、及び複数の配線106と、スイッチ回
路110との間の接続関係をより明確に示している。図2に示すように、各スイッチ回路
120は、複数の配線104、複数の配線105、及び複数の配線106の全てと、複数
の配線111の一つとの間の接続を制御する。
4-3を有し、複数の配線105が、配線105-1、配線105-2、配線105-3
を有し、複数の配線106が、配線106-1、配線106-2、配線106-3を有す
る場合を例示している。また、図2では、複数の配線111が、配線111-1、配線1
11-2、配線111-3を有する場合を例示している。
及び複数の配線106の全てと、配線111-1との間の接続を制御する。具体的に、ス
イッチ回路120-1は、複数の配線104、複数の配線105、及び複数の配線106
のうち、一の配線をコンフィギュレーションデータに従って選択し、選択された当該一の
配線と配線111-1とを接続する機能を有する。
線106の全てと、配線111-2との間の接続を制御する。具体的には、スイッチ回路
120-2は、複数の配線104、複数の配線105、及び複数の配線106のうち、一
の配線をコンフィギュレーションデータに従って選択し、選択された当該一の配線と配線
111-2とを接続する機能を有する。
線106の全てと、配線111-3との間の接続を制御する。具体的には、スイッチ回路
120-3は、複数の配線104、複数の配線105、及び複数の配線106のうち、一
の配線をコンフィギュレーションデータに従って選択し、選択された当該一の配線と配線
111-3とを接続する機能を有する。
次いで、スイッチ回路120の構成例について説明する。図3に、本発明の一態様に係る
スイッチ回路120の構成を、例示する。スイッチ回路120は、スイッチ131と、ス
イッチ130とを少なくとも有する組を、複数有する。図3では、上記各組を、セル14
0として図示する。図3では、スイッチ回路120が、セル140-1乃至セル140-
n(nは自然数)で示される複数のセル140を、有する場合を例示している。
む信号の電位の供給を、制御する機能を有する。具体的には、スイッチ131が導通状態
(オン)であるとき、配線121に与えられたコンフィギュレーションデータを含む信号
の電位が、ノードFDに供給される。また、スイッチ131が非導通状態(オフ)である
とき、ノードFDの電位が保持される。
号の電位に従って行われる。図3では、セル140-1乃至セル140-nにおいて、ス
イッチ131の導通状態または非導通状態の選択が、配線122-1乃至配線122-n
で示される複数の配線122にそれぞれ与えられる信号の電位に従って、行われる場合を
例示している。
を制御する機能を有する。具体的には、スイッチ130が導通状態であるとき、配線12
3と配線111とが電気的に接続される。また、スイッチ130が非導通状態であるとき
、配線123と配線111とは電気的に分離した状態となる。図3では、セル140-1
乃至セル140-nにおいて、スイッチ130が、配線123-1乃至配線123-nで
示される複数の配線123と、配線111との電気的な接続を、それぞれ制御する場合を
例示している。
LEやIOの入力端子に電気的に接続されている。よって、コンフィギュレーションデー
タに従い、セル140-1乃至セル140-nの少なくとも1つにおいて、スイッチ13
0が導通状態となることで、配線123-1乃至配線123-nで示される複数の配線1
23の少なくとも1つ、すなわちLEまたはIOの出力端子の少なくとも1つがスイッチ
回路120によって選択され、選択された出力端子が、配線111、すなわちLEまたは
IOの入力端子と、電気的に接続されることとなる。
、当該ノードを介して入力信号の電位、電圧、電流などが回路に与えられる。よって、入
力端子に電気的に接続された配線も、入力端子の一部であると見なすことができる。また
、本明細書において出力端子とは、出力信号が与えられる配線などのノードを意味し、当
該ノードを介して出力信号の電位、電圧、電流などが回路から出力される。よって、出力
端子に電気的に接続された配線も、出力端子の一部であると見なすことができる。
た配線125との電気的な接続を制御するスイッチ126が、設けられている。スイッチ
126は信号INITに従ってスイッチングを行う。具体的に、スイッチ126が導通状
態であるとき、配線125の電位が配線111に与えられ、スイッチ126が非導通状態
であるとき、配線125の電位は配線111に与えられない。
の高さになるよう初期化することができる。なお、配線111や配線123の電位は、P
LD100の電源が切断された後に不定状態となりやすい。また、PLDの電源が切断さ
れた後、コンフィギュレーションメモリが有する記憶素子の構成によっては、コンフィギ
ュレーションデータが消失することがある。この場合、PLDに電源が投入されると、配
線111と複数の配線123とがスイッチ回路120を介して導通状態になり、配線11
1と複数の配線123とで電位が異なる場合、これらの配線に大量の電流が流れることが
ある。しかし、本発明の一態様では、上述したように、配線111の電位を初期化するこ
とができるので、配線111と複数の配線123の間に大量に電流が流れるのを防ぐこと
ができる。それにより、PLDの破損が引き起こされるのを、防ぐことができる。
ローレベルの間の中間電位になってしまう場合がある。中間電位がLE101の入力端子
に与えられると、LE101の有するCMOS回路において貫通電流が生じやすい。しか
し、本発明の一態様では、上述したように、配線111の電位を初期化することができる
ので、電源が投入された直後においてLE101の入力端子が中間電位になるのを防ぐこ
とができ、よって、上記貫通電流が生じるのを防ぐことができる。
111の電位を初期化した後、スイッチ回路120が有する全てのセル140においてス
イッチ130が非導通状態となるようなコンフィギュレーションデータを、コンフィギュ
レーションメモリに書き込むようにしても良い。上記構成により、配線111と複数の配
線123とを電気的に分離させることができるので、配線111と複数の配線123とで
電位が異なる場合、スイッチ回路120を介してこれらの配線に大量の電流が流れるのを
防ぐことができる。それにより、PLD100の破損が引き起こされるのを、防ぐことが
できる。
場合、図2に示す複数の配線104、複数の配線105、及び複数の配線106が、図3
に示す配線123-1乃至配線123-nに相当し、図2に示す配線111-1が、図3
に示す配線111に相当する。
場合、図2に示す複数の配線104、複数の配線105、及び複数の配線106が、図3
に示す配線123-1乃至配線123-nに相当し、図2に示す配線111-2が、図3
に示す配線111に相当する。
場合、図2に示す複数の配線104、複数の配線105、及び複数の配線106が、図3
に示す配線123-1乃至配線123-nに相当し、図2に示す配線111-3が、図3
に示す配線111に相当する。
104、配線105、配線106などの複数の配線のうち、一の配線をコンフィギュレー
ションデータに従って選択し、選択された当該一の配線と、LE101の入力端子に電気
的に接続された配線111などの一の配線とを、上記スイッチ回路120により電気的に
接続する。そして、本発明の一態様では、上記構成を有するスイッチ回路120を含むス
イッチ回路110と、スイッチ回路110により電気的な接続が制御される上記各種配線
とを、第1の列102-1、第2の列102-2、第3の列102-3などのLE101
を含む列間に設けることで、図1(A)に示したPLD100において、第2の列102
-2が有する一のLE101と、第2の列102-2が有する別の一のLE101の電気
的な接続を、一のスイッチ回路120により制御することができる。また、第1の列10
2-1が有する一のLE101と第2の列102-2が有する一のLE101の電気的な
接続を、一のスイッチ回路120により制御することができる。また、第2の列102-
2が有する一のLE101と第3の列102-3が有する一のLE101の電気的な接続
を、一のスイッチ回路120により制御することができる。よって、本発明の一態様では
、PLD100における設計の自由度を高めつつ、配線リソースに含まれるスイッチ回路
の数を抑えることができる。
次いで、図3に示したスイッチ回路120の具体的な構成例について説明する。図4に、
スイッチ回路120の回路構成を一例として示す。スイッチ回路120は、配線または端
子どうしの電気的な接続を制御するトランジスタ130tと、コンフィギュレーションデ
ータによって定められた量の電荷を、トランジスタ130tのゲートにおいて供給、保持
、放出するための、オフ電流の著しく小さいトランジスタ131tとを、複数組有する。
、複数の配線104、複数の配線105、及び複数の配線106にそれぞれ対応したセル
140が設けられている。なお、図2では、複数の配線104、複数の配線105、及び
複数の配線106の総数が9本である場合を例示しているため、図4では図2の構成に合
わせて、スイッチ回路120が、セル140-1乃至セル140-9からなる9のセル1
40を有し、複数の配線104、複数の配線105、及び複数の配線106に対応する配
線123が9本(配線123-1乃至123-9)である場合を例示する。
ランジスタ130tのゲートに接続された容量素子132を、有する。なお、容量素子1
32は、トランジスタ130tのゲートに蓄積された電荷を保持する機能の他、トランジ
スタ130tのゲートを浮遊状態に保ちつつ、配線127の電位の変化分をトランジスタ
130tのゲートの電位に加算する機能を有する。
続され、他方が、複数の配線104、複数の配線105、及び複数の配線106のうちの
一の配線に対応する、一の配線123に接続されている。トランジスタ131tが有する
ソース及びドレインは、一方がトランジスタ130tのゲートに接続され、他方が配線1
21に接続されている。トランジスタ131tのゲートは、複数の配線122(配線12
2-1乃至配線122-9)の一つに接続されている。容量素子132が有する一対の電
極は、一方が複数の配線127(配線127-1乃至配線127-9)の一つに接続され
ており、他方がトランジスタ130tのゲートに接続されている。
域、或いは上記半導体膜に電気的に接続されたソース電極を意味する。同様に、トランジ
スタのドレインとは、活性層として機能する半導体膜の一部であるドレイン領域、或いは
上記半導体膜に電気的に接続されたドレイン電極を意味する。また、ゲートはゲート電極
を意味する。
られる電位の高低によって、その呼び方が入れ替わる。一般的に、nチャネル型トランジ
スタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がド
レインと呼ばれる。また、pチャネル型トランジスタでは、低い電位が与えられる端子が
ドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜
上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説
明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ
替わる。
クタなどのその他の回路素子を、さらに有していても良い。
チャートを用いて説明する。ただし、図5に示すタイミングチャートでは、トランジスタ
130t及びトランジスタ131tがnチャネル型である場合を例示している。
書き込みについて説明する。時刻T1乃至時刻T6において、配線127には接地電位G
NDが与えられているものとする。
GNDよりも高いハイレベルの電位VDDを与え、他の配線122には、接地電位GND
よりも低いローレベルの電位VSSを与える。また、配線121に電位VSSを与える。
上記動作により、セル140-1が有するトランジスタ130tのゲート(FD1)には
、電位VSSが与えられる。よって、セル140-1には、”0”のデジタル値に対応し
たコンフィギュレーションデータが格納される。
の電位VDDを与え、他の配線122にはローレベルの電位VSSを与える。また、配線
121にハイレベルの電位VDDを与える。上記動作により、セル140-2が有するト
ランジスタ130tのゲート(FD2)には、電位VDDが与えられる。よって、セル1
40-2には、”1”のデジタル値に対応したコンフィギュレーションデータが格納され
る。
の電位VDDを与え、他の配線122にはローレベルの電位VSSを与える。また、配線
121に電位VSSを与える。上記動作により、セル140-3が有するトランジスタ1
30tのゲート(FD3)には、電位VSSが与えられる。よって、セル140-3には
、”0”のデジタル値に対応したコンフィギュレーションデータが格納される。
フィギュレーションデータの第1の書き込みについてのみ示しているが、セル140-4
乃至セル140-9へのコンフィギュレーションデータの第1の書き込みも、同様に行う
。ただし、セル140-1乃至セル140-9のうち、第1の書き込みにより”1”のデ
ジタル値に対応したコンフィギュレーションデータが格納されるセル140は、一つのみ
である。
従って行われる、第1の論理回路の切り換えについて説明する。
刻T7乃至時刻T8において、セル140-1ではトランジスタ130tが非導通状態、
セル140-2ではトランジスタ130tが導通状態、セル140-3ではトランジスタ
130tが非導通状態である。したがって、配線123-2と配線111が導通状態とな
り、配線123-2の電位が配線111に与えられる。具体的に、図5に示すタイミング
チャートでは、電位VDDが配線111に与えられる場合を例示している。
2の書き込みについて説明する。時刻T8乃至時刻T13において、配線127には接地
電位GNDが与えられているものとする。
の電位VDDを与え、他の配線122にはローレベルの電位VSSを与える。また、配線
121にハイレベルの電位VDDを与える。上記動作により、セル140-1が有するト
ランジスタ130tのゲート(FD1)には、電位VDDが与えられる。よって、セル1
40-1には、”1”のデジタル値に対応したコンフィギュレーションデータが格納され
る。
ベルの電位VDDを与え、他の配線122にはローレベルの電位VSSを与える。また、
配線121に電位VSSを与える。上記動作により、セル140-2が有するトランジス
タ130tのゲート(FD2)には、電位VSSが与えられる。よって、セル140-2
には、”0”のデジタル値に対応したコンフィギュレーションデータが格納される。
ベルの電位VDDを与え、他の配線122にはローレベルの電位VSSを与える。また、
配線121に電位VSSを与える。上記動作により、セル140-3が有するトランジス
タ130tのゲート(FD3)には、電位VSSが与えられる。よって、セル140-3
には、”0”のデジタル値に対応したコンフィギュレーションデータが格納される。
フィギュレーションデータの第2の書き込みについてのみ示しているが、セル140-4
乃至セル140-9へのコンフィギュレーションデータの第2の書き込みも、同様に行う
。ただし、セル140-1乃至セル140-9のうち、第2の書き込みにより”1”のデ
ジタル値に対応したコンフィギュレーションデータが格納されるセル140は、一つのみ
である。
従って行われる、第2の論理回路の切り換えについて説明する。
。時刻T14乃至時刻T15において、セル140-1ではトランジスタ130tが導通
状態、セル140-2ではトランジスタ130tが非導通状態、セル140-3ではトラ
ンジスタ130tが非導通状態である。したがって、配線123-1と配線111が導通
状態となり、配線123-1の電位が配線111に与えられる。具体的に、図5に示すタ
イミングチャートでは、接地電位GNDが配線111に与えられる場合を例示している。
-9の電位と、配線111の電位とを、同じ高さに保つことが望ましい。上記構成により
、コンフィギュレーションデータの書き込み中に、トランジスタ130tが導通状態とな
っても、トランジスタ130tを介して過大な電流が配線123-1乃至配線123-9
のいずれかと、配線111との間に流れるのを防ぐことができる。
しい。上記構成により、配線111の電位が浮遊状態になることを防止でき、配線111
の電位が入力端子に与えられるLEにおいて、過大な電流が生じるのを防止することがで
きる。
上記複数のセル140のいずれか一が導通状態になることで、スイッチ回路120を介し
て、複数の配線123のうちの一の配線と、配線111の接続構造が定まる。
の列102-2が有する一のLE101と、第2の列102-2が有する別の一のLE1
01の電気的な接続を、一のスイッチ回路120により制御することができる。また、第
1の列102-1が有する一のLE101と第2の列102-2が有する一のLE101
の電気的な接続を、一のスイッチ回路120により制御することができる。また、第2の
列102-2が有する一のLE101と第3の列102-3が有する一のLE101の電
気的な接続を、一のスイッチ回路120により制御することができる。よって、本発明の
一態様では、PLD100における設計の自由度を高めつつ、配線リソースに含まれるス
イッチ回路の数を抑えることができる。
ップが広く、真性キャリア密度がシリコンよりも低い半導体膜に、チャネル形成領域が形
成されることを特徴とする。このような半導体としては、例えば、シリコンの2倍以上の
大きなバンドギャップを有する、酸化物半導体、炭化シリコン、窒化ガリウムなどが挙げ
られる。上記半導体を有するトランジスタは、通常のシリコンやゲルマニウムなどの半導
体で形成されたトランジスタに比べて、オフ電流を極めて小さくすることができる。よっ
て、上記構成を有するトランジスタ131tを用いることで、配線または端子どうしの電
気的な接続を制御するトランジスタ130tのゲートに保持されている電荷が、リークす
るのを防ぐことができる。
線または端子どうしの電気的な接続を制御するトランジスタ130tの導通状態が定めら
れ、オフ電流の著しく小さいトランジスタ131tにより、上記導通状態が保持される。
よって、本発明の一態様では、スイッチ回路110が、コンフィギュレーションメモリと
しての機能と、メモリエレメントとしての機能を併せ持っており、なおかつ、各セル14
0の素子数がSRAMよりも小さい。したがって、コンフィギュレーションメモリと、メ
モリエレメントとを両方設ける従来の構成のPLDよりも、コンフィギュレーションデー
タを格納するための記憶装置の面積を、小さく抑えることができる。
トランジスタよりも小さいので、スイッチ回路110におけるデータの保持時間をDRA
Mよりも長くすることができる。よって、データの書き直しの頻度を少なくでき、それに
より消費電力を小さく抑えることができる。
次いで、図3に示したスイッチ回路120の具体的な構成例について説明する。図6に示
すスイッチ回路120は、スイッチ131として機能するトランジスタ131tと、スイ
ッチ130として機能するトランジスタ130tと、トランジスタ130tのゲートに電
気的に接続された容量素子132とを有するセル140を、複数有する。具体的に、図6
では、セル140-1乃至セル140-nで示されるn個のセル140を、スイッチ回路
120が有する場合を例示している。
。また、トランジスタ131tのソース及びドレインは、一方が配線121に電気的に接
続され、他方がトランジスタ130tのゲートに電気的に接続されている。トランジスタ
130tのソース及びドレインは、一方が配線123に電気的に接続され、他方が配線1
11に電気的に接続されている。
接続されており、他方が、配線127-1乃至配線127-nで示される複数の配線12
7の1つに電気的に接続されている。容量素子132は、ノードFDに蓄積された電荷を
保持する機能の他、ノードFDを浮遊状態に保ちつつ、配線127の電位の変化分をノー
ドFDの電位に加算する機能を有する。
クタなどのその他の回路素子を、さらに有していても良い。
次いで、図6に示したスイッチ回路120の動作の一例について、図7に示すタイミング
チャートを用いて説明する。ただし、図7に示すタイミングチャートでは、トランジスタ
131t及びトランジスタ130tがnチャネル型である場合を例示している。ただし、
配線125には、接地電位GNDよりも低いローレベルの電位VSSが与えられているも
のとする。
の電位の初期化と、ノードFDの電位の初期化について説明する。
111の電位は不定状態にあり、各セル140のノードFDの電位も不定状態にあるもの
と仮定する。なお、図7では、電位が不定状態にある期間を斜線で示す。
Tの電位がハイレベルとなり、トランジスタ126tは導通状態となる。よって、トラン
ジスタ126tを介して、配線111に電位VSSが与えられる。なお、PLDに電源を
投入するのと同時に、信号INITの電位をハイレベルとすることで、配線111の電位
が不定となる期間を更に短くすることができる。本発明の一態様では、配線111に電位
VSSを与えることで、配線111の電位を初期化することができるので、LEの入力端
子が不定状態にならず、LEの有するCMOS回路において、貫通電流を防ぐことができ
る。それにより、PLDの破損が引き起こされるのを防ぐことができる。また、時刻T1
乃至時刻T8において、配線127には接地電位GNDを与えることで、配線123と配
線111との導通を防ぐことができ、配線123と配線111の電位が異なっても配線1
23と配線111の間に大量の電流が流れるのを抑制できる。
いて、全てのセル140のノードFDの電位を初期化する。具体的に図7では、まず、時
刻T2乃至時刻T3において、複数の配線122のうち、配線122-1に、接地電位G
NDよりも高いハイレベルの電位VDDが与えられ、他の配線122には、電位VSSが
与えられる。また、配線121に電位VSSが与えられる。上記動作により、セル140
-1では、ノードFD1に電位VSSが与えられるため、トランジスタ130tは非導通
状態となる。
接地電位GNDよりも高いハイレベルの電位VDDが与えられ、他の配線122には、電
位VSSが与えられる。また、配線121に電位VSSが与えられる。上記動作により、
セル140-2では、ノードFD2に電位VSSが与えられるため、トランジスタ130
tは非導通状態となる。
接地電位GNDよりも高いハイレベルの電位VDDが与えられ、他の配線122には、電
位VSSが与えられる。また、配線121に電位VSSが与えられる。上記動作により、
セル140-3では、ノードFD3に電位VSSが与えられるため、トランジスタ130
tは非導通状態となる。
ノードFDの電位の初期化についてのみ示しているが、セル140-4乃至セル140-
nにおけるノードFDの電位の初期化も同様に行う。上記一連の動作により、全てのセル
140において、ノードFDの電位が初期化され、トランジスタ130tは非導通状態と
なる。
6tは非導通状態となる。
き込みについて説明する。時刻T9乃至時刻T15において、配線127には接地電位G
NDが与えられているものとする。また、時刻T9乃至時刻T15において、信号INI
Tの電位はローレベルを維持し、トランジスタ126tは非導通状態のままである。
イレベルの電位VDDが与えられ、他の配線122にはローレベルの電位VSSが与えら
れる。また、配線121にハイレベルの電位VDDが与えられる。上記動作により、セル
140-1では、ノードFD1に電位VDDが与えられる。すなわち、セル140-1は
、”1”のデジタル値に対応したコンフィギュレーションデータが格納された状態である
と言える。
にハイレベルの電位VDDが与えられ、他の配線122にはローレベルの電位VSSが与
えられる。また、配線121にローレベルの電位VSSが与えられる。上記動作により、
セル140-2では、ノードFD2に電位VSSが与えられる。すなわち、セル140-
2は、”0”のデジタル値に対応したコンフィギュレーションデータが格納された状態で
あると言える。
にハイレベルの電位VDDが与えられ、他の配線122にはローレベルの電位VSSが与
えられる。また、配線121にローレベルの電位VSSが与えられる。上記動作により、
セル140-3では、ノードFD3に電位VSSが与えられる。すなわち、セル140-
3は、”0”のデジタル値に対応したコンフィギュレーションデータが格納された状態で
あると言える。
フィギュレーションデータの書き込みについてのみ示しているが、セル140-4乃至セ
ル140-nへのコンフィギュレーションデータの書き込みも、同様に行う。ただし、セ
ル140-1乃至セル140-nのうち、書き込みにより”1”のデジタル値に対応した
コンフィギュレーションデータが格納されるセル140は、一つのみである。
行われる、論理回路の切り換えについて説明する。
と、接地電位GNDと電位VDDの電位差が各セル140のノードFDに加算される。よ
って、時刻T9乃至時刻T15において、”1”のデジタル値に対応したコンフィギュレ
ーションデータが格納されたセル140においてのみ、ノードFDの電位が十分高くなり
、トランジスタ130tが導通状態となる。具体的に、図7に示すタイミングチャートの
場合、時刻T9乃至時刻T15においてセル140-1に”1”のデジタル値に対応した
コンフィギュレーションデータが格納されているので、配線123-1と配線111の電
気的な接続を制御するトランジスタ130tが導通状態となり、配線123-1の電位が
トランジスタ130tを介して配線111に与えられる。
上記複数のセル140のいずれか一が導通状態になることで、スイッチ回路120を介し
て、複数の配線123のうちの一の配線と、配線111の接続構造が定められる。
ているが、全てのセル140においてノードFDの電位を一斉に初期化しても良い。
次いで、図3に示したスイッチ回路120の、図4とは異なる別の具体的な構成例につい
て説明する。
または端子どうしの電気的な接続を制御するトランジスタ130tと、コンフィギュレー
ションデータによって定められた量の電荷を、トランジスタ130tのゲートにおいて供
給、保持、放出するための、オフ電流の著しく小さいトランジスタ131tと、トランジ
スタ130tに直列に接続されたトランジスタ133tとを、複数組有する。
のトランジスタのソースまたはドレインの一方のみが、第2のトランジスタのソースまた
はドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接
続されている状態とは、第1のトランジスタのソースまたはドレインの一方が第2のトラ
ンジスタのソースまたはドレインの一方に接続され、第1のトランジスタのソースまたは
ドレインの他方が第2のトランジスタのソースまたはドレインの他方に接続されている状
態を意味する。
複数の配線104、複数の配線105、及び複数の配線106にそれぞれ対応したセル1
40が設けられている。なお、図2では、複数の配線104、複数の配線105、及び複
数の配線106の総数が9本である場合を例示しているため、図8では図2の構成に合わ
せて、スイッチ回路120が、セル140-1乃至セル140-9からなる9のセル14
0を有し、複数の配線104、複数の配線105、及び複数の配線106に対応する配線
123が9本である場合を例示する。
続され、他方が、トランジスタ130tが有するソース及びドレインの一方に接続されて
いる。トランジスタ130tが有するソース及びドレインの他方は、複数の配線123(
配線123-1乃至123-9)のうちの一つに接続されている。トランジスタ131t
が有するソース及びドレインは、一方がトランジスタ130tのゲートに接続され、他方
が配線121に接続されている。トランジスタ131tのゲートは、複数の配線122(
配線122-1乃至配線122-9)の一つに接続されている。トランジスタ133tの
ゲートは、複数の配線128(配線128-1乃至配線128-9)の一つに接続されて
いる。
クタなどのその他の回路素子を、さらに有していても良い。
とができる。ただし、図5に示すタイミングチャートでは、トランジスタ130t、トラ
ンジスタ131t、及びトランジスタ133tがnチャネル型である場合に相当する。
次いで、図3に示したスイッチ回路120の、図6とは異なる構成例について説明する。
図9に示すスイッチ回路120は、トランジスタ131tと、トランジスタ130tと、
トランジスタ133tとを有するセル140を、複数有する。具体的に、図9では、セル
140-1乃至セル140-nで示されるn個のセル140を、スイッチ回路120が有
する場合を例示している。
電位の供給を、制御する機能を有する。トランジスタ130tは、ノードFDの電位に従
って、導通状態または非導通状態が選択される。トランジスタ133tは、配線128の
電位に従って、導通状態または非導通状態が選択される。そして、トランジスタ130t
及びトランジスタ133tは、直列に接続されており、共に、配線123と配線111の
電気的な接続を制御する機能を有する。
。また、トランジスタ131tのソース及びドレインは、一方が配線121に電気的に接
続され、他方がトランジスタ130tのゲートに電気的に接続されている。トランジスタ
130tのソース及びドレインは、一方が配線123に電気的に接続され、他方がトラン
ジスタ133tのソース及びドレインの一方に電気的に接続されている。トランジスタ1
33tのソース及びドレインの他方は、配線111に電気的に接続されている。トランジ
スタ133tのゲートは、配線128に電気的に接続されている。
クタなどのその他の回路素子を、さらに有していても良い。
次いで、図2に示したスイッチ回路120の回路構成を例に挙げて、スイッチ回路120
の、図4とは異なる別の具体的な構成例について説明する。
120は、図8に示すスイッチ回路120と同様に、配線または端子どうしの電気的な接
続を制御するトランジスタ130tと、コンフィギュレーションデータによって定められ
た量の電荷を、トランジスタ130tのゲートにおいて供給、保持、放出するための、オ
フ電流の著しく小さいトランジスタ131tと、トランジスタ130tに直列に接続され
たトランジスタ133tとを、複数組有する。ただし、図10では、複数の配線104、
複数の配線105、及び複数の配線106に対し、2つの組がそれぞれ設けられている場
合を例示している。
は、複数の配線104、複数の配線105、及び複数の配線106にそれぞれ対応した2
つのセル140が設けられている。なお、図2では、複数の配線104、複数の配線10
5、及び複数の配線106の総数が9本である場合を例示しているため、図10では図2
の構成に合わせて、スイッチ回路120が、セル140-1乃至セル140-18からな
る18のセル140を有し、複数の配線104、複数の配線105、及び複数の配線10
6に対応する配線123が9本である場合を例示する。
るセル140の数は、2つに限定されない。3つ以上の複数のセル140が、複数の配線
104、複数の配線105、及び複数の配線106のそれぞれに対応していても良い。
の一つに接続されている。例えば、セル140-1とセル140-2の場合、2つのトラ
ンジスタ130tが有するソース及びドレインの他方が、共に配線123-1に接続され
ている。
クタなどのその他の回路素子を、さらに有していても良い。
ース及びドレインの一方と、配線111の間に電気的に接続されている場合を例示してい
る。トランジスタ133tは、トランジスタ130tが有するソース及びドレインの他方
と、複数の配線123の一つとの間に、電気的に接続されていても良い。
ングチャートを用いて説明する。ただし、図11に示すタイミングチャートでは、トラン
ジスタ130t、トランジスタ131t、及びトランジスタ133tがnチャネル型であ
る場合を例示している。
みについて説明する。時刻T1乃至時刻T8において、複数の配線128には接地電位G
NDが与えられ、全てのセル140が有するトランジスタ133tは、非導通状態にある
ものとする。
の電位VDDを与え、他の配線122にはローレベルの電位VSSを与える。また、配線
121に電位VDDを与える。上記動作により、セル140-1が有するトランジスタ1
30tのゲート(FD1)には、電位VDDが与えられる。よって、セル140-1には
、”1”のデジタル値に対応した第1コンフィギュレーションデータが格納される。
の電位VDDを与え、他の配線122にはローレベルの電位VSSを与える。また、配線
121に電位VSSを与える。上記動作により、セル140-2が有するトランジスタ1
30tのゲート(FD2)には、電位VSSが与えられる。よって、セル140-2には
、”0”のデジタル値に対応した第2コンフィギュレーションデータが格納される。
の電位VDDを与え、他の配線122にはローレベルの電位VSSを与える。また、配線
121に電位VSSを与える。上記動作により、セル140-3が有するトランジスタ1
30tのゲート(FD3)には、電位VSSが与えられる。よって、セル140-3には
、”0”のデジタル値に対応した第1コンフィギュレーションデータが格納される。
の電位VDDを与え、他の配線122にはローレベルの電位VSSを与える。また、配線
121に電位VDDを与える。上記動作により、セル140-4が有するトランジスタ1
30tのゲート(FD4)には、電位VDDが与えられる。よって、セル140-4には
、”1”のデジタル値に対応した第2コンフィギュレーションデータが格納される。
1コンフィギュレーションデータまたは第2コンフィギュレーションデータの書き込みに
ついてのみ示しているが、セル140-5乃至セル140-18への第1コンフィギュレ
ーションデータまたは第2コンフィギュレーションデータの書き込みも、同様に行う。た
だし、セル140-M(Mは自然数であり、なおかつ18以下の奇数)で表される複数の
セル140のうち、第1コンフィギュレーションデータの書き込みにより”1”のデジタ
ル値に対応したコンフィギュレーションデータが格納されるセル140は、一つのみであ
る。また、セル140-L(Lは自然数であり、なおかつ18以下の偶数)で表される複
数のセル140のうち、第2コンフィギュレーションデータの書き込みにより”1”のデ
ジタル値に対応したコンフィギュレーションデータが格納されるセル140は、一つのみ
である。
えについて説明する。
レベルの電位VDDが与えられる。配線128-Lで表される複数の配線128には、引
き続き接地電位GNDが与えられる。そして、時刻T9乃至時刻T10において、セル1
40-Mで表される複数のセル140のうち、セル140-1は導通状態、それ以外のセ
ル140は非導通状態にある。したがって、配線123-1と配線111が導通状態とな
り、配線123-1の電位が、配線111に与えられる。具体的に、図11に示すタイミ
ングチャートでは、接地電位GNDが配線111に与えられる場合を例示している。
えについて説明する。
イレベルの電位VDDが与えられる。配線128-Mで表される複数の配線128には、
接地電位GNDが与えられる。そして、時刻T11乃至時刻T12において、セル140
-Lで表される複数のセル140のうち、セル140-4は導通状態、それ以外のセル1
40は非導通状態にある。したがって、配線123-2と配線111が導通状態となり、
配線123-2の電位が、配線111に与えられる。具体的に、図11に示すタイミング
チャートでは、電位VDDが配線111に与えられる場合を例示している。
き込みに際し、配線123-1乃至配線123-18の電位と、配線111の電位とを、
同じ高さに保つことが望ましい。上記構成により、第1コンフィギュレーションデータま
たは第2コンフィギュレーションデータの書き込み中に、トランジスタ130tが導通状
態となっても、トランジスタ130tを介して過大な電流が配線123-1乃至配線12
3-18のいずれかと、配線111との間に流れるのを防ぐことができる。
しい。上記構成により、配線111の電位が浮遊状態になることを防止でき、配線111
の電位が入力端子に与えられるLEにおいて、過大な電流が生じるのを防止することがで
きる。
が格納されており、なおかつコンフィギュレーションに用いるコンフィギュレーションデ
ータの選択を自由に行うことができる。そのため、一のコンフィギュレーションデータに
より論理回路が定められたPLDを動作させている間に、他のコンフィギュレーションデ
ータを書き換えることができる。
次いで、図3に示したスイッチ回路120の、図6とは異なる構成例について説明する。
図12に示すスイッチ回路120は、図9に示すスイッチ回路120と同様に、トランジ
スタ131tと、トランジスタ130tと、トランジスタ133tとを有するセル140
を、複数有する。ただし、図12では、複数の各配線123を、2つのセル140が共有
しているスイッチ回路120の構成を例示している。
40を、スイッチ回路120が有する場合を例示している。そして、2n個のセル140
のうち、セル140-iとセル140-i+1(iは、2n-1以下の自然数)とが、配
線123-1乃至配線123-nのうち、一の配線123を共有している。
の複数のセル140が、複数の各配線123を共有していても良い。
インの一方と、セル140-2のトランジスタ130tが有するソース及びドレインの一
方が、共に配線123-1に電気的に接続されている場合を例示している。
クタなどのその他の回路素子を、さらに有していても良い。
ース及びドレインの他方と、配線111の間に、電気的に接続されている場合を例示して
いる。トランジスタ133tは、トランジスタ130tが有するソース及びドレインの一
方と、複数の配線123の一つの間に、電気的に接続されていても良い。
のセル140に、複数の回路構成に対応するコンフィギュレーションデータを、それぞれ
格納することができる。そして、コンフィギュレーションデータに従って行われる論理回
路の切り換えは、一の回路構成に対応したコンフィギュレーションデータが記憶されてい
るセル140において、トランジスタ133tを導通状態とし、他の回路構成に対応した
コンフィギュレーションデータが記憶されているセル140において、トランジスタ13
3tを非導通状態とすることで、実行することができる。
タが格納されており、なおかつコンフィギュレーションに用いるコンフィギュレーション
データの選択を自由に行うことができる。そのため、一のコンフィギュレーションデータ
により論理回路が定められたPLDを動作させている間に、他のコンフィギュレーション
データを書き換えることができる。
ョンデータを切り換えるのに、DRAMからコンフィギュレーションデータを読み出す必
要があり、当該コンフィギュレーションデータの読み出しにはセンスアンプを用いる必要
がある。図10または図12に示した本発明の一態様では、マルチコンテキスト方式にお
いてコンフィギュレーションデータを切り換えるのに、DRAMなどからコンフィギュレ
ーションデータの読み出しを行う必要がなく、したがって、センスアンプを用いる必要が
ない。そのため、コンフィギュレーションデータの切り換えにかかる時間を短くでき、よ
って、プログラマブルロジックデバイスにおける論理回路の再構成を高速で行うことがで
きる。
する機能を有しているため、オフ電流の著しく小さいトランジスタであることが望ましい
。シリコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体
膜に、チャネル形成領域が形成されることを特徴とするトランジスタは、オフ電流が著し
く小さいので、トランジスタ131tとして用いるのに好適である。このような半導体と
しては、例えば、シリコンの2倍以上の大きなバンドギャップを有する、酸化物半導体、
窒化ガリウムなどが挙げられる。上記半導体を有するトランジスタは、通常のシリコンや
ゲルマニウムなどの半導体で形成されたトランジスタに比べて、オフ電流を極めて小さく
することができる。よって、上記構成を有するトランジスタ131tを用いることで、ノ
ードFDに保持されている電荷が、リークするのを防ぐことができる。
線どうしの電気的な接続を制御するトランジスタ130tの導通状態または非導通状態が
選択され、なおかつ、トランジスタ131tを非導通状態にすることで上記ノードFDに
おいてコンフィギュレーションデータを含む信号の電位が保持される。よって、本発明の
一態様では、配線リソースに含まれるスイッチ回路120に、その導通状態または非導通
状態の選択の情報を保持するコンフィギュレーションメモリとしての機能が付加されたも
のと言える。そして、各セル140の素子数がSRAMよりも小さいので、コンフィギュ
レーションメモリとスイッチとを両方設ける従来の構成のPLDよりも、コンフィギュレ
ーションメモリの面積を、小さく抑えることができる。
ションデータをコンフィギュレーションメモリに格納することで、動的再構成を実現して
いる。そのため、マルチコンテキスト方式のPLDは、構成情報配送方式などの動的再構
成を実現する他の手法に比べると、コンフィギュレーションメモリのPLDに占める面積
が極めて大きい。しかし、図10または図12に示した構成を有するスイッチ回路120
を用いた、本発明の一態様に係るPLDの場合、マルチコンテキスト方式であっても、上
述したように、コンフィギュレーションメモリの面積を小さく抑えることができる。
素欠損が低減されることにより高純度化された酸化物半導体(purified OS)
は、i型(真性半導体)又はi型に限りなく近い。そのため、高純度化された酸化物半導
体膜にチャネル形成領域を有するトランジスタは、オフ電流が著しく小さく、信頼性が高
い。よって、スイッチ回路120のトランジスタ131tとして上記トランジスタを用い
ることで、データの保持期間を長く確保することができる。
フ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が1×1
06μmでチャネル長が10μmの素子であっても、ソース電極とドレイン電極間の電圧
(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナ
ライザの測定限界以下、すなわち1×10-13A以下という特性を得ることができる。
この場合、トランジスタのチャネル幅で規格化したオフ電流は、100zA/μm以下で
あることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または
容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定
を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル
形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ
電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が3Vの
場合に、数十yA/μmという、さらに小さいオフ電流が得られることが分かった。従っ
て、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電
流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
は、炭化シリコン、窒化ガリウム、または酸化ガリウムとは異なり、スパッタリング法や
湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優
れるといった利点がある。また、炭化シリコン、窒化ガリウム、または酸化ガリウムとは
異なり、上記酸化物半導体(In-Ga-Zn系酸化物)は、ガラス基板上或いはシリコ
ンを用いた集積回路上に、電気的特性の優れたトランジスタを作製することが可能である
。また、基板の大型化にも対応が可能である。
むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつき
を減らすためのスタビライザーとして、それらに加えてガリウム(Ga)を有することが
好ましい。また、スタビライザーとしてスズ(Sn)を有することが好ましい。また、ス
タビライザーとしてハフニウム(Hf)を有することが好ましい。また、スタビライザー
としてアルミニウム(Al)を有することが好ましい。また、スタビライザーとしてジル
コニウム(Zr)を含むことが好ましい。
Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム
(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホル
ミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ル
テチウム(Lu)のいずれか一種または複数種を含んでいてもよい。
n-Zn系酸化物、Sn-Zn系酸化物、Al-Zn系酸化物、Zn-Mg系酸化物、S
n-Mg系酸化物、In-Mg系酸化物、In-Ga系酸化物、In-Ga-Zn系酸化
物(IGZOとも表記する)、In-Al-Zn系酸化物、In-Sn-Zn系酸化物、
Sn-Ga-Zn系酸化物、Al-Ga-Zn系酸化物、Sn-Al-Zn系酸化物、I
n-Hf-Zn系酸化物、In-La-Zn系酸化物、In-Pr-Zn系酸化物、In
-Nd-Zn系酸化物、In-Sm-Zn系酸化物、In-Eu-Zn系酸化物、In-
Gd-Zn系酸化物、In-Tb-Zn系酸化物、In-Dy-Zn系酸化物、In-H
o-Zn系酸化物、In-Er-Zn系酸化物、In-Tm-Zn系酸化物、In-Yb
-Zn系酸化物、In-Lu-Zn系酸化物、In-Sn-Ga-Zn系酸化物、In-
Hf-Ga-Zn系酸化物、In-Al-Ga-Zn系酸化物、In-Sn-Al-Zn
系酸化物、In-Sn-Hf-Zn系酸化物、In-Hf-Al-Zn系酸化物を用いる
ことができる。
味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素
を含んでいてもよい。In-Ga-Zn系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高い。
a:Zn=2:2:1(=2/5:2/5:1/5)の原子数比のIn-Ga-Zn系酸
化物やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=1
:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1
/6:1/2)あるいはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)の
原子数比のIn-Sn-Zn系酸化物やその組成の近傍の酸化物を用いるとよい。
ら、In-Ga-Zn系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
れている状態をいう。従って、-5°以上5°以下の場合も含まれる。また、「垂直」と
は、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、
85°以上95°以下の場合も含まれる。
。
単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化
物半導体膜、CAAC-OS(C Axis Aligned Crystalline
Oxide Semiconductor)膜などをいう。
化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の
酸化物半導体膜が典型である。
ともいう。)を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原
子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜より
も欠陥準位密度が低いという特徴がある。
晶部は、一辺が100nm未満の立方体内に収まる大きさである。従って、CAAC-O
S膜に含まれる結晶部は、一辺が10nm未満、5nm未満または3nm未満の立方体内
に収まる大きさの場合も含まれる。CAAC-OS膜は、微結晶酸化物半導体膜よりも欠
陥準位密度が低いという特徴がある。以下、CAAC-OS膜について詳細な説明を行う
。
ron Microscope)によって観察すると、結晶部同士の明確な境界、即ち結
晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CA
AC-OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、CAAC-OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸
を反映した形状であり、CAAC-OS膜の被形成面または上面と平行に配列する。
M観察)すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
いることがわかる。
置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC-OS膜
のout-of-plane法による解析では、回折角(2θ)が31°近傍にピークが
現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属される
ことから、CAAC-OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
ane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは
、InGaZnO4の結晶の(110)面に帰属される。InGaZnO4の単結晶酸化
物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)と
して試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に
帰属されるピークが6本観察される。これに対し、CAAC-OS膜の場合は、2θを5
6°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配
列した金属原子の各層は、結晶のab面に平行な面である。
った際に形成される。上述したように、結晶のc軸は、CAAC-OS膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC-OS膜の形
状をエッチングなどによって変化させた場合、結晶のc軸がCAAC-OS膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
の結晶部が、CAAC-OS膜の上面近傍からの結晶成長によって形成される場合、上面
近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、CAA
C-OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分
的に結晶化度の異なる領域が形成されることもある。
による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れ
る場合がある。2θが36°近傍のピークは、CAAC-OS膜中の一部に、c軸配向性
を有さない結晶が含まれることを示している。CAAC-OS膜は、2θが31°近傍に
ピークを示し、2θが36°近傍にピークを示さないことが好ましい。
が小さい。よって、当該トランジスタは、信頼性が高い。
AC-OS膜のうち、二種以上を有する積層膜であってもよい。
用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが
衝突すると、スパッタリング用ターゲットに含まれる結晶領域がa-b面から劈開し、a
-b面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離する
ことがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基
板に到達することで、CAAC-OS膜を成膜することができる。
る。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素および窒素など)を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
-80℃以下、好ましくは-100℃以下である成膜ガスを用いる。
レーションが起こる。具体的には、基板加熱温度を100℃以上740℃以下、好ましく
は200℃以上500℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
を軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100体
積%とする。
て以下に示す。
、1000℃以上1500℃以下の温度で加熱処理をすることで多結晶であるIn-Ga
-Zn系酸化物ターゲットとする。なお、X、YおよびZは任意の正数である。ここで、
所定のmol数比は、例えば、InOX粉末、GaOY粉末およびZnOZ粉末が、2:
2:1、8:4:3、3:1:1、1:1:1、4:2:3または3:1:2である。な
お、粉末の種類、およびその混合するmol数比は、作製するスパッタリング用ターゲッ
トによって適宜変更すればよい。
された複数の酸化物半導体膜が、積層された構造を有していても良い。例えば、ターゲッ
トの原子数比は、1層目の酸化物半導体膜がIn:Ga:Zn=1:1:1、2層目の酸
化物半導体膜がIn:Ga:Zn=3:1:2となるように、形成しても良い。また、タ
ーゲットの原子数比は、1層目の酸化物半導体膜がIn:Ga:Zn=1:3:2、2層
目の酸化物半導体膜がIn:Ga:Zn=3:1:2、3層目の酸化物半導体膜がIn:
Ga:Zn=1:1:1となるように、形成しても良い。
の酸化物半導体膜が、積層された構造を有していても良い。
は単結晶である、シリコン又はゲルマニウムなどの半導体膜にチャネル形成領域を有する
トランジスタが用いられていても良いし、トランジスタ131tと同様に、シリコンより
もバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体膜にチャネル形
成領域を有するトランジスタが用いられていても良い。シリコンとしては、プラズマCV
D法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シ
リコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコ
ンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることが
できる。
次いで、図3に示したスイッチ回路120の、別の構成例について説明する。図13(A
)に、スイッチ回路120が有するセル140の一例を示す。図13(A)に示すセル1
40は、図9に示すスイッチ回路120が有するセル140と同様に、トランジスタ13
1tと、トランジスタ130tと、トランジスタ133tとを有する。ただし、図13(
A)に示すセル140は、ノードFDの電位を保持するためのインバータ180及びイン
バータ181が設けられている点において、図9に示すセル140とは構成が異なる。
端子が、ノードFDに電気的に接続されており、インバータ180の出力端子とインバー
タ181の入力端子とは電気的に接続されている。図13(A)に示すセル140では、
上記構成により、ノードFDの電位を、インバータ180及びインバータ181により保
持することができる。
例を、図13(B)に示す。なお、図13(B)では、2つのセル140が配線123を
共有している場合を例示しているが、本発明の一態様では、配線123を、3つ以上の複
数のセル140が共有していても良い。
イオード、抵抗素子、容量素子、インダクタなどのその他の回路素子を、さらに有してい
ても良い。
0tが有するソース及びドレインの他方と、配線111の間に、電気的に接続されている
場合を例示している。トランジスタ133tは、トランジスタ130tが有するソース及
びドレインの一方と、配線123の間に、電気的に接続されていても良い。
また、本発明の一態様に係るPLDでは、LEの入力端子に電気的に接続された配線11
1に、ラッチが電気的に接続されていても良い。初期化を行うためのスイッチ126に加
えて、ラッチ182が配線111に電気的に接続されている様子を、図14(A)に示す
。図14(A)に示すラッチ182は、LEの入力端子に電気的に接続された配線111
の電位を、ハイレベルかローレベルのいずれか一方に保つ機能を有する。
2は、インバータ183と、pチャネル型のトランジスタ184とを有する。インバータ
183の入力端子は配線111に電気的に接続され、インバータ183の出力端子はトラ
ンジスタ184のゲートに電気的に接続されている。トランジスタ184のソース及びド
レインは、一方が、配線125よりも高い電位が与えられている配線185に電気的に接
続され、他方が、配線111に電気的に接続されている。
ことによって、PLDに電源が投入された後に、配線111の電位をハイレベルかローレ
ベルのいずれか一方に保つことができるので、中間の電位が配線111に与えられること
で、配線111にその入力端子が接続されたLEに貫通電流が生じるのを、防ぐことがで
きる。
次いで、PLD100における、IOとロジックエレメントの接続構造について説明する
。図15に、本発明の一態様に係るPLD100の一部を、例示する。
とが、PLD100に設けられている。図15では、図面に向かって左側から順に、列1
51、及び列102が、並列に配置されている場合を例示している。
数の配線155と、複数の配線156とが、PLD100に設けられている。
配線156にそれぞれ接続されている。列102が有する各LE101の第2出力端子は
、複数の配線153にそれぞれ接続されている。列151が有する各IO150の出力端
子は、複数の配線155にそれぞれ接続されている。複数の配線154は、図15の図面
に向かって列102の右側に配置される複数の各LE101(図示せず)が有する第1出
力端子に、それぞれ接続されている。
良い。ただし、上記出力端子が複数であっても、一の配線には、必ず一の出力端子が接続
されるものとする。すなわち、列151が有するIO150の数がY(Yは自然数)であ
るならば、PLD100は、上記出力端子に電気的に接続されるY本の配線155を、少
なくとも有する。
56とは、列151と列102の間に配置されている。また、列102は、複数の配線1
52と複数の配線153の間に設けられている。
イッチ回路110を介して、列102が有する各LE101の複数の入力端子に電気的に
接続されている。また、図15では、複数の配線156が、スイッチ157を介して、列
151が有する各IO150の入力端子に電気的に接続されている。
イッチ157が有するスイッチ回路120は、複数の配線156のうち、一の配線をコン
フィギュレーションデータに従って選択し、選択された当該一の配線と各IO150の入
力端子とを接続する機能を有する。
して、同一の列に属するLE101どうしが接続される場合を例示している。しかし、同
一の列に属するLE101どうしを直接接続する配線が、PLD100に設けられていて
も良い。
図16(A)に、LE101の一形態を例示する。図16(A)に示すLE101は、L
UT(ルックアップテーブル)160と、フリップフロップ161と、コンフィギュレー
ションメモリ162と、を有する。コンフィギュレーションメモリ162は、メモリエレ
メントから送られてきたコンフィギュレーションデータを記憶する機能を有する。LUT
160は、コンフィギュレーションメモリ162から送られてくるコンフィギュレーショ
ンデータの内容によって、定められる論理回路が異なる。そして、コンフィギュレーショ
ンデータが確定すると、LUT160は、入力端子163に与えられた複数の入力信号の
入力値に対する、一の出力値が定まる。そして、LUT160からは、上記出力値を含む
信号が出力される。フリップフロップ161は、LUT160から出力される信号を保持
し、クロック信号CLKに同期して当該信号に対応した出力信号を、第1出力端子164
及び第2出力端子165から出力する。
、LUT160からの出力信号がフリップフロップ161を経由するか否かを選択できる
ようにしても良い。
きる構成にしても良い。具体的には、コンフィギュレーションデータによって、フリップ
フロップ161がD型フリップフロップ、T型フリップフロップ、JK型フリップフロッ
プ、またはRS型フリップフロップのいずれかの機能を有するようにしても良い。
01は、図16(A)に示したLE101に、AND回路166が追加された構成を有し
ている。AND回路166には、フリップフロップ161からの信号が、正論理の入力と
して与えられ、図3に示した配線111の電位を初期化するための信号INITが、負論
理の入力として与えられている。上記構成により、信号INITに従って配線111の電
位が初期化される際に、LE101からの出力信号を、配線125と同じ電位にすること
ができる。よって、図3に示した、LE101からの出力信号が与えられる複数の配線1
23と、配線111とに大量の電流が流れることを未然に防ぐことができる。それにより
、PLDの破損が引き起こされるのを、防ぐことができる。
01は、図16(A)に示したLE101に、マルチプレクサ168と、コンフィギュレ
ーションメモリ169が追加された構成を有している。図16(C)において、マルチプ
レクサ168は、LUT160からの出力信号と、フリップフロップ161からの出力信
号とが入力されている。そして、マルチプレクサ168は、コンフィギュレーションメモ
リ169に格納されているコンフィギュレーションデータに従って、上記2つの出力信号
のいずれか一方を選択し、出力する機能を有する。マルチプレクサ168からの出力信号
は、第1出力端子164及び第2出力端子165から出力される。
図17に、PLD100の上面図を、一例として示す。
se lock loop)172と、RAM173と、乗算器174とを、有している
。
スイッチが含まれた配線リソース175とを有する。PLL172は、クロック信号CL
Kを生成する機能を有する。RAM173は、論理演算に用いられるデータを格納する機
能を有する。乗算器174は、乗算専用の論理回路に相当する。ロジックアレイ170に
乗算を行う機能が含まれていれば、乗算器174は必ずしも設ける必要はない。
PLD100の外部に設けられたメモリエレメントに、格納されている場合を例示してい
る。しかし、メモリエレメントは、PLD100に設けられていても良い。
本実施の形態では、LE101が有するLUT160の構成例について説明する。LUT
160は複数のマルチプレクサを用いて構成することができる。そして、複数のマルチプ
レクサの入力端子及び制御端子のうちのいずれかにコンフィギュレーションデータが入力
される構成とすることができる。
サ31、マルチプレクサ32、マルチプレクサ33、マルチプレクサ34、マルチプレク
サ35、マルチプレクサ36、マルチプレクサ37)用いて構成されている。マルチプレ
クサ31乃至マルチプレクサ34の各入力端子が、LUT160の入力端子M1乃至M8
に相当する。
記制御端子が、LUT160の入力端子IN3に相当する。マルチプレクサ31の出力端
子、及びマルチプレクサ32の出力端子は、マルチプレクサ35の2つの入力端子と電気
的に接続され、マルチプレクサ33の出力端子、及びマルチプレクサ34の出力端子は、
マルチプレクサ36の2つの入力端子と電気的に接続されている。マルチプレクサ35及
びマルチプレクサ36の各制御端子は電気的に接続されており、上記制御端子が、LUT
160の入力端子IN2に相当する。マルチプレクサ35の出力端子、及びマルチプレク
サ36の出力端子は、マルチプレクサ37の2つの入力端子と電気的に接続されている。
マルチプレクサ37の制御端子は、LUT160の入力端子IN1に相当する。マルチプ
レクサ37の出力端子がLUT160の出力端子OUTに相当する。
ュレーションメモリに格納されたコンフィギュレーションデータに対応した出力信号を入
力することによって、LUT160によって行われる論理演算の種類を定めることができ
る。
フィギュレーションメモリから、デジタル値が”0”、”1”、”0”、”1”、”0”
、”1”、”1”、”1”である当該コンフィギュレーションメモリに格納されたコンフ
ィギュレーションデータに対応した出力信号をそれぞれ入力した場合、図18(C)に示
す等価回路の機能を実現することができる。
サ41、マルチプレクサ42、マルチプレクサ43)と、2入力のOR回路44とを用い
て構成されている。
43の2つの入力端子と電気的に接続されている。OR回路44の出力端子はマルチプレ
クサ43の制御端子に電気的に接続されている。マルチプレクサ43の出力端子がLUT
160の出力端子OUTに相当する。
レクサ42の制御端子A6、入力端子A4及び入力端子A5、OR回路44の入力端子A
7及び入力端子A8のいずれかに、コンフィギュレーションメモリから、当該コンフィギ
ュレーションメモリに格納されたコンフィギュレーションデータに対応した出力信号を入
力することによって、LUT160によって行われる論理演算の種類を定めることができ
る。
A5、制御端子A6、入力端子A8に、コンフィギュレーションメモリから、デジタル値
が”0”、”1”、”0”、”0”、”0”である当該コンフィギュレーションメモリに
格納されたコンフィギュレーションデータに対応した出力信号をそれぞれ入力した場合、
図18(C)に示す等価回路の機能を実現することができる。なお、上記構成の場合、制
御端子A1、入力端子A3、入力端子A7がそれぞれ入力端子IN1、入力端子IN2、
入力端子IN3に相当する。
UT160の例を示したが、より多くの入力のマルチプレクサを用いて構成したLUT1
60であっても良い。
は論理素子)、スイッチのいずれかまたは全てを更に有していても良い。論理回路(或い
は論理素子)としては、バッファ、インバータ、NAND回路、NOR回路、スリーステ
ートバッファ、クロックドインバータ等を用いることができる。スイッチとしては、例え
ばアナログスイッチ、トランジスタ等を用いることができる。
3入力1出力の論理演算を行う場合について示したがこれに限定されない。LUT160
及び入力するコンフィギュレーションデータを適宜定めることによって、より多くの入力
、多くの出力の論理演算を実現することができる。
図19に、図6に示したセル140が有する、トランジスタ130t、トランジスタ13
1t、及び容量素子132の断面構造を、一例として示す。
1tと、容量素子132とが、単結晶のシリコン基板にチャネル形成領域を有するトラン
ジスタ130t上に形成されている場合を例示している。
又はゲルマニウムなどの半導体膜を活性層に用いることもできる。或いは、トランジスタ
130tは、酸化物半導体を活性層に用いていても良い。全てのトランジスタが酸化物半
導体を活性層に用いている場合、トランジスタ131tはトランジスタ130t上に積層
されていなくとも良く、トランジスタ131tとトランジスタ130tとは、同一の層に
形成されていても良い。
気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シリコンをレ
ーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコンウェハに
水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることができる。
型を有するシリコン基板、ゲルマニウム基板、シリコンゲルマニウム基板、化合物半導体
基板(GaAs基板、InP基板、GaN基板、SiC基板、GaP基板、GaInAs
P基板、ZnSe基板等)等を用いることができる。図19では、n型の導電性を有する
単結晶シリコン基板を用いた場合を例示している。
電気的に分離されている。素子分離用絶縁膜401の形成には、選択酸化法(LOCOS
(Local Oxidation of Silicon)法)またはトレンチ分離法
等を用いることができる。
ドレイン領域として機能する不純物領域402及び不純物領域403と、ゲート電極40
4と、半導体基板400とゲート電極404の間に設けられたゲート絶縁膜405とを有
する。ゲート電極404は、ゲート絶縁膜405を間に挟んで、不純物領域402と不純
物領域403の間に形成されるチャネル形成領域と重なる。
が形成されている。そして、上記開口部には、不純物領域402、不純物領域403にそ
れぞれ接する配線410、配線411と、ゲート電極404に電気的に接続されている配
線412とが、形成されている。
り、配線411は、絶縁膜409上に形成された配線416に電気的に接続されており、
配線412は、絶縁膜409上に形成された配線417に電気的に接続されている。
形成されている。絶縁膜420及び絶縁膜440には開口部が形成されており、上記開口
部に、配線417に電気的に接続された配線421が形成されている。
されている。
導体膜430上の、ソース電極またはドレイン電極として機能する導電膜432及び導電
膜433と、半導体膜430、導電膜432及び導電膜433上のゲート絶縁膜431と
、ゲート絶縁膜431上に位置し、導電膜432と導電膜433の間において半導体膜4
30と重なっているゲート電極434と、を有する。なお、導電膜433は、配線421
に電気的に接続されている。
られている。ゲート絶縁膜431を間に挟んで導電膜433及び導電膜435が重なって
いる部分が、容量素子132として機能する。
けられている場合を例示しているが、容量素子132は、トランジスタ130tと共に、
絶縁膜440の下に設けられていても良い。
順に積層するように設けられている。絶縁膜441及び絶縁膜442には開口部が設けら
れており、上記開口部においてゲート電極434に接する導電膜443が、絶縁膜441
上に設けられている。
片側において少なくとも有していれば良いが、半導体膜430を間に挟んで存在する一対
のゲート電極を有していても良い。
ている場合、一方のゲート電極には導通状態または非導通状態を制御するための信号が与
えられ、他方のゲート電極は、電位が他から与えられている状態であっても良い。この場
合、一対のゲート電極に、同じ高さの電位が与えられていても良いし、他方のゲート電極
にのみ接地電位などの固定の電位が与えられていても良い。他方のゲート電極に与える電
位の高さを制御することで、トランジスタの閾値電圧を制御することができる。
ネル形成領域を有する、シングルゲート構造である場合を例示している。しかし、トラン
ジスタ131tは、電気的に接続された複数のゲート電極を有することで、一の活性層に
チャネル形成領域を複数有する、マルチゲート構造であっても良い。
次いで、チャネル形成領域を酸化物半導体膜に有するトランジスタの、構造の一例につい
て説明する。
ゲート電極604を有する。ゲート電極604は、導電膜602と導電膜603の間に位
置する。また、トランジスタ601は、絶縁表面上に設けられた、導電膜602、導電膜
603、及びゲート電極604の間に位置する、絶縁膜605を有する。
606と、絶縁膜606上に位置する島状の酸化物半導体膜607とを有する。そして、
トランジスタ601は、導電膜602及び酸化物半導体膜607上のソース電極608と
、導電膜603及び酸化物半導体膜607上のドレイン電極609とを、有する。
極609上に設けられた、絶縁膜610を有する。
さくなっている。或いは、ソース電極608及びドレイン電極609は、その端部におい
て連続的に膜厚が小さくなっていても良い。上記構成により、ソース電極608及びドレ
イン電極609上に設けられた絶縁膜610の、ソース電極608及びドレイン電極60
9の端部におけるカバレッジを、向上させることができる。
。ゲート電極611は、絶縁膜610を間に挟んで、酸化物半導体膜607と重なってい
る。
うに設けられた絶縁膜612を、有する場合を例示している。
図20に示したトランジスタ601が積層されている様子を、断面図で示す。
基板631は、例えば、n型またはp型の導電型を有する単結晶シリコン基板、化合物半
導体基板(GaAs基板、InP基板、GaN基板、SiC基板、GaP基板、GaIn
AsP基板、ZnSe基板等)等を用いることができる。図21では、n型の導電性を有
する単結晶シリコン基板を用いた場合を例示している。
半導体素子と、電気的に分離されている。素子分離用絶縁膜632の形成には、選択酸化
法(LOCOS(Local Oxidation of Silicon)法)または
トレンチ分離法等を用いることができる。
不純物元素を選択的に導入することにより、pウェル633を形成する。なお、p型の導
電性を有する半導体基板を用いて、pチャネル型のトランジスタを形成する場合、pチャ
ネル型のトランジスタが形成される領域には、n型の導電型を付与する不純物元素を選択
的に導入することにより、nウェルと呼ばれる領域を形成する。
レイン領域として機能する不純物領域634及び不純物領域635と、半導体基板631
とゲート電極636の間に設けられたゲート絶縁膜637とを有する。ゲート電極636
は、ゲート絶縁膜637を間に挟んで、不純物領域634と不純物領域635の間に形成
されるチャネル形成領域と重なる。
形成されており、上記開口部に、不純物領域634、不純物領域635、及びゲート電極
636にそれぞれ接する配線639及び配線640が形成されている。
640は、絶縁膜638上に形成された配線642に接続されている。
03は、トランジスタ630のゲート電極に接続されている。
いる層の間に、別の配線層が形成されている様子を、断面図で示す。
及び配線645上には絶縁膜646が形成されている。絶縁膜646には開口部が形成さ
れており、上記開口部に、配線645に接続された配線647が形成されている。絶縁膜
646上には、配線647に接続された配線648が形成されている。また、絶縁膜64
6及び配線648上には絶縁膜649が形成されている。絶縁膜649には開口部が形成
されており、上記開口部に、配線648に接続された配線650が形成されている。絶縁
膜649上にはトランジスタ601が形成されており、配線650は、導電膜603に接
続されている。
様子を、断面図で示す。
膜651上には配線652が形成されており、配線652は、絶縁膜651、絶縁膜61
0、及び絶縁膜612に形成された開口部において、ドレイン電極609に接続されてい
る。絶縁膜651及び配線652上には絶縁膜653が形成されている。また、絶縁膜6
53上には配線654が形成されており、配線654は、絶縁膜653に形成された開口
部において、配線652に接続されている。絶縁膜653及び配線654上には絶縁膜6
55が形成されている。また、絶縁膜655上には配線656が形成されており、配線6
56は、絶縁膜655に形成された開口部において、配線654に接続されている。
次いで、図24に、コンフィギュレーションメモリが有するメモリセルの回路構成を、一
例として示す。
なくとも有する。また、メモリセル200は、図24に示すように、容量素子206及び
容量素子207を有していても良い。
イッチとして複数のトランジスタが用いられていても良い。
ータを含む第1信号の電位の供給を、制御する機能を有する。具体的には、スイッチ20
1が導通状態(オン)であるとき、配線210に与えられたコンフィギュレーションデー
タを含む第1信号の電位が、ノードFD1に供給される。また、スイッチ201が非導通
状態(オフ)であるとき、ノードFD1の電位が保持される。容量素子206はノードF
D1に電気的に接続されており、ノードFD1の電位を保持する機能を有する。
号の電位に従って行われる。
続を制御する機能を有する。具体的には、スイッチ202が導通状態であるとき、配線2
08と配線209とが電気的に接続される。また、スイッチ202が非導通状態であると
き、配線208と配線209とは電気的に分離した状態となる。
ョンデータを含む第2信号の電位の供給を、制御する機能を有する。具体的には、スイッ
チ203が導通状態(オン)であるとき、配線211に与えられたコンフィギュレーショ
ンデータを含む第2信号の電位が、ノードFD2に供給される。また、スイッチ203が
非導通状態(オフ)であるとき、ノードFD2の電位が保持される。容量素子207はノ
ードFD2に電気的に接続されており、ノードFD2の電位を保持する機能を有する。
号の電位に従って行われる。
続を制御する機能を有する。具体的には、スイッチ204が導通状態であるとき、配線2
14と配線209とが電気的に接続される。また、スイッチ204が非導通状態であると
き、配線214と配線209とは電気的に分離した状態となる。
電位VSSが与えられるものとする。そして、コンフィギュレーションデータをメモリセ
ル200に書き込むときには、第1信号の電位と、第2信号の電位は、互いに極性が反転
している、すなわち論理レベルが反転しているものとする。よって、スイッチ202とス
イッチ204とは、一方が導通状態にあるとき、他方が非導通状態にある。また、スイッ
チ202とスイッチ204のうち、どちらが導通状態にあり、どちらが非導通状態にある
かは、第1信号と第2信号の電位、すなわちコンフィギュレーションデータによって定ま
る。そのため、コンフィギュレーションデータによって、配線209に与えられる電位が
、ハイレベルの電位VDDであるか、ローレベルの電位VSSであるかが定まる。
する。具体的には、スイッチ205が導通状態であるとき、配線209と配線215とが
電気的に接続され、配線209の電位が、配線215に与えられる。また、スイッチ20
5が非導通状態であるとき、配線209と配線215とは電気的に分離した状態となる。
チ203に用いられるトランジスタは、ノードFD1及びノードFD2の電位を保持する
機能を有しているため、オフ電流の著しく小さいトランジスタであることが望ましい。シ
リコンよりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体膜に
、チャネル形成領域が形成されることを特徴とするトランジスタは、オフ電流が著しく小
さいので、スイッチ201及びスイッチ203に用いるのに好適である。このような半導
体としては、例えば、シリコンの2倍以上の大きなバンドギャップを有する、酸化物半導
体、窒化ガリウムなどが挙げられる。上記半導体を有するトランジスタは、通常のシリコ
ンやゲルマニウムなどの半導体で形成されたトランジスタに比べて、オフ電流を極めて小
さくすることができる。よって、上記構成を有するトランジスタをスイッチ201及びス
イッチ203に用いることで、ノードFD1及びノードFD2に保持されている電荷が、
リークするのを防ぐことができる。
タに従って、配線215に、ローレベルの電位VSSとハイレベルの電位VDDのいずれ
か一方を与えることができる。よって、コンフィギュレーションデータが出力される配線
215に、一の電位を与えるか否かでコンフィギュレーションデータの読み出しを行うコ
ンフィギュレーションメモリとは異なり、コンフィギュレーションデータをメモリセル2
00から読み出す前に、配線215をプリチャージしなくとも、正確にコンフィギュレー
ションデータを読み出すことができる。そのため、コンフィギュレーションメモリの駆動
回路に、プリチャージを行うための回路を設ける必要がなく、プログラマブルロジックデ
バイスの面積を小さく抑えることができる。
D1及びノードFD2が不定状態になっても、第1信号の電位と、第2信号の電位を、と
もにローレベルの電位にすることで、配線208と配線214が電気的に接続されてしま
うのを防ぐことができる。
5を導通状態とすることで、2つのメモリセル200にそれぞれ格納されているコンフィ
ギュレーションデータのいずれか一方を一の配線215から読み出す、マルチコンテキス
ト方式のコンフィギュレーションメモリの構成を例示している。しかし、本発明の一態様
に係るコンフィギュレーションメモリでは、複数のメモリセル200に格納されているコ
ンフィギュレーションデータが、それぞれ異なる配線215から読み出される構成であっ
ても良い。
に保つ機能を有するラッチ182が、配線215に電気的に接続されるように、設けられ
ていても良い。本発明の一態様では、上記構成により、電源が投入された後に、配線21
5の電位をハイレベルかローレベルのいずれか一方に保つことができるので、電源が投入
された後、配線215に接続されたLUTやマルチプレクサなどの回路内に貫通電流が生
じるのを防ぐことができる。
、実際には、ノードFD1は、スイッチ201に用いるトランジスタの閾値電圧分、電位
VDDよりも低い電位となる。従って、スイッチ205が導通状態になっても、配線21
5の電位を配線208と同じ電位VDDまで引き上げることが難しい。しかし、ラッチ1
82を設けることで、配線215の電位を電位VDDまで引き上げることができ、配線2
15が電位VSSと電位VDDの間の中間電位となるのを防ぐことができる。また、配線
210の電位VSSがスイッチ201を介してノードFD1に与えられる場合、ノードF
D1の電位が、スイッチ201に用いるトランジスタの閾値電圧分だけ降下するようなこ
とはない。同様に、配線211の電位VSSがスイッチ203を介してノードFD2に与
えられる場合、ノードFD2の電位が、スイッチ203に用いるトランジスタの閾値電圧
分だけ降下するようなことはない。よって、スイッチ202またはスイッチ204を、確
実に非導通状態にすることができるため、スイッチ202またはスイッチ204を介して
貫通電流が流れることはない。
、ノードFD1を電位VSSにすることは容易であるが、ノードFD1を電位VDDにす
ることは、上記トランジスタの閾値電圧を考慮すると難しい。そのため、スイッチ202
にpチャネル型のトランジスタが用いられていると、スイッチ202を完全に非導通状態
にすることが難しくなり、スイッチ202を介して貫通電流が流れやすくなる。よって、
スイッチ201にnチャネル型のトランジスタが用いられる場合、スイッチ202には、
nチャネル型のトランジスタを用いることが、貫通電流を防止するために望ましい。スイ
ッチ203とスイッチ204にも同様のことが言える。すなわち、スイッチ203にnチ
ャネル型のトランジスタが用いられる場合、スイッチ204には、nチャネル型のトラン
ジスタを用いることが、貫通電流を防止するために望ましい。
電位VDDにすることは容易であるが、ノードFD1を電位VSSにすることは、上記ト
ランジスタの閾値電圧を考慮すると難しい。そのため、スイッチ202にnチャネル型の
トランジスタが用いられていると、スイッチ202を完全に非導通状態にすることが難し
くなり、スイッチ202を介して貫通電流が流れやすくなる。よって、スイッチ201に
pチャネル型のトランジスタが用いられる場合、スイッチ202には、pチャネル型のト
ランジスタを用いることが、貫通電流を防止するために望ましい。スイッチ203とスイ
ッチ204にも同様のことが言える。すなわち、スイッチ203にpチャネル型のトラン
ジスタが用いられる場合、スイッチ204には、pチャネル型のトランジスタを用いるこ
とが、貫通電流を防止するために望ましい。
215との電気的な接続を制御するスイッチ217とが、設けられていても良い。本発明
の一態様では、上記構成により、配線215の電位を、所定の高さになるよう初期化する
ことができる。よって、プログラマブルロジックデバイスの電源が切断された後に、配線
215の電位が不定状態となっても、さらには、コンフィギュレーションデータが消失し
ても、電源が投入された後、LE内のLUTやマルチプレクサが誤動作するのを防ぐこと
ができる。
イッチ回路のセルの列が配置されている方向に沿って配置し、配線212及び配線213
を上記方向と交差する方向に配置する場合、マルチコンテキスト方式で一の配線215に
対応するメモリセル200の数が増加しても、配線210または配線211と、配線21
5の間の距離、すなわちスイッチ回路とLE間の距離が、長くなるのを防ぐことができる
。よって、マルチコンテキスト方式において複数のスイッチ回路とLE間を電気的に接続
する配線の、寄生抵抗や寄生容量などの負荷が増加するのを抑制でき、スイッチ回路のサ
イズが大きくなるのを防ぐことができる。
、配線216とを有する組220を、複数有するコンフィギュレーションメモリを例に挙
げて、ロジックエレメント内における組220の接続構成を、図25に一例として示す。
162と、複数の組220で構成されるコンフィギュレーションメモリ169と、ロジッ
クセル225と、ラッチ224とを有する。
フィギュレーションメモリ162は、ロジックセル225のLUTに入力するコンフィギ
ュレーションデータが、格納される。コンフィギュレーションメモリ169は、ロジック
セル225のマルチプレクサに入力するコンフィギュレーションデータが、格納される。
される。配線223には、データを保持するためのラッチ224が接続されている。
れる。
ンメモリ162とコンフィギュレーションメモリ169も、例えば図28に示した行列(
Mem)のように、それぞれ行列状に配置される。よって、コンフィギュレーションメモ
リ162及びコンフィギュレーションメモリ169の配置を密に行うことができ、PLD
のレイアウト面積を低減できる。
する。図26に示すIO230は、組220a乃至組220dと、ラッチ224と、Ex
OR回路231a及びExOR回路231bと、トライステートバッファ232と、イン
バータ233と、バッファ234と、端子236とを有している。
、ExOR回路231aに入力される。また、ExOR回路231aには、配線213a
からデータを含む信号が入力される。ExOR回路231aの出力信号は、データを含む
信号Aとしてトライステートバッファ232に入力される。
信号は、ExOR回路231bに入力される。また、ExOR回路231bには、配線2
13bからデータを含む信号が入力される。ExOR回路231bの出力信号は、トライ
ステートバッファ232をハイインピーダンスとするか否かを定める信号ENとして、ト
ライステートバッファ232に入力される。
れたコンフィギュレーションデータに従って、配線213a及び配線213bの信号の極
性を反転させる機能を有する。このように、コンフィギュレーションデータに従って、入
力信号の極性を反転させるExOR回路231a及びExOR回路231bをIOに設け
ることで、少ない数のLEで所望の演算回路を実現することができ、それにより、PLD
全体で大規模な回路を構成することができる。また、少ない数のLEで所望の演算回路を
実現することができるので、演算回路に使用されないLEへの電源の供給を止め、当該L
Eの動作を停止することができるので、PLDの消費電力を低減することもできる。また
、LEの入力側にも、同様に、入力信号の極性を反転させるExOR回路231a及びE
xOR回路231bを設けるようにしても良い。
信号は、インバータ233においてその極性が反転されてから、信号ODとしてトライス
テートバッファ232に入力される。そして、組220dの出力信号は、トライステート
バッファ232の出力をオープンドレインにするか否かを制御する機能を有する。すなわ
ち、組220dの出力信号の電位がローレベルのとき、トライステートバッファ232は
通常のトライステートバッファとして動作する。また、組220dの出力信号の電位がハ
イレベルであり、信号Aの電位がローレベルであり、なおかつ信号ENの電位がハイレベ
ルであるときに、トライステートバッファ232の出力端子は、ローレベルの電位となる
。また、組220dの出力信号の電位がハイレベルであるが、信号Aと信号ENの電位が
上記組み合わせとは異なるとき、すなわち、信号Aの電位がローレベルであり、なおかつ
信号ENの電位がハイレベルであるとき以外は、トライステートバッファ232は、ハイ
インピーダンスとなる。
ステートバッファ232がハイインピーダンスのときでも、トライステートバッファ23
2からの出力信号の電位をハイレベルにすることができる。トライステートバッファ23
2の外部にプルアップ抵抗が付加された構成を有するIO230を用いることで、電源電
圧の異なる半導体装置を、IO230を介して電気的に接続することができる。
ライステートバッファ232は、信号OD、信号EN、及び信号Aが入力されるNAND
回路501と、NAND回路501の出力信号が入力されるインバータ502と、インバ
ータ502の出力信号が入力されるインバータ503と、インバータ503の出力信号が
入力されるpチャネル型トランジスタ508とを有する。また、トライステートバッファ
232は、信号ENが入力されるインバータ504と、インバータ504の出力信号、及
び信号Aが入力されるNOR回路505と、NOR回路505の出力信号が入力されるイ
ンバータ506と、インバータ506の出力信号が入力されるインバータ507と、イン
バータ507の出力信号が入力されるnチャネル型トランジスタ509とを有する。
ンが接続されており、上記ドレインの電位が出力信号Yとしてトライステートバッファ2
32から出力される。
は、インバータ510の出力端子と、インバータ511の入力端子とが接続されている。
そして、インバータ510の入力端子は、インバータ511の出力端子に接続されている
。
ステートバッファ232に設ける必要はない。また、インバータ506及びインバータ5
07はバッファとして機能しており、必ずしもトライステートバッファ232に設ける必
要はない。
回路に入力される。
ている。組220cを設けることで、わずかなマスク修正によって組220への機能の追
加が可能になる他、組220cを設けない場合に比べて、組220のマスクのレイアウト
における周期性を高めることができる。マスクの周期性が低い場合、上記マスクを用いた
フォトリソグラフィーの工程において、露光装置から発せられる光の干渉に起因して、フ
ォトリソグラフィーにより成型された導電膜、絶縁膜、半導体膜などの幅が部分的に狭ま
るなどの、形状の不具合が生じやすい。しかし、図26では、組220cを設けることで
、組220のマスクのレイアウトにおける周期性を高めることができ、それにより、フォ
トリソグラフィーの工程後に導電膜、絶縁膜、半導体膜の形状に不具合が生じるのを防ぐ
ことができる。
次いで、本発明の一態様に係るPLDのマスク図面を、図28に示す。図28では、スイ
ッチ回路の列(swで示す)間にロジックエレメントの列(LEで示す)が設けられてい
る。また、IOエレメントの列(I/Oで示す)とロジックエレメントの列の間にスイッ
チ回路の列が設けられている。
リを有するロジックエレメントが用いられている。そして、上記複数のコンフィギュレー
ションメモリも、行列(Memで示す)を為すように設けられている。本発明の一態様で
は、ロジックエレメント、IOエレメント、スイッチ回路が、それぞれ列を為して設けら
れているため、ロジックエレメントに含まれるコンフィギュレーションメモリも行列状に
密に配置しやすい。よって、本発明の一態様に係るPLDでは、図28に示すように、ス
イッチ回路及びコンフィギュレーションメモリの動作を制御する駆動回路(bd、wdで
示す)を、ロジックエレメント、IOエレメント、及びスイッチ回路が設けられている領
域の周辺に、まとめて配置することができる。コンフィギュレーションメモリとスイッチ
回路とをメモリセルアレイと見なした場合、上記メモリセルアレイが配置されている領域
は、LEが配置されている領域と重畳していると見なせる。よって、本発明の一態様では
、上記構成により、PLDのレイアウト面積を低減できる。なお、図28に示すPLDの
マスク図面では、Padは端子に相当し、ccは駆動回路bd、駆動回路wdなどの動作
を制御するコントローラに相当する。
場合、駆動回路とコンフィギュレーションメモリとを電気的に接続する引き回し配線のレ
イアウトが、複雑になる。また、コンフィギュレーションメモリの小領域毎に複数の駆動
回路を設けても良いが、この場合、各々の駆動回路に制御信号を供給するための配線のレ
イアウトが煩雑になる。
構造の一例を示す。図29では、LE101の出力端子とLE101の入力端子の電気的
な接続を制御するスイッチ回路120を、スイッチ回路120aとして示す。また、IO
(図示せず)の出力端子とLE101の入力端子の電気的な接続を制御するスイッチ回路
120を、スイッチ回路120bとして示す。また、LE101の出力端子とIO(図示
せず)の入力端子の電気的な接続を制御するスイッチ回路120を、スイッチ回路120
cとして示す。
配線195、配線196を、隣接するLE101との間に配置する構成とする。上記構成
により、各LE101からスイッチ回路120までの配線長を短く抑えることができる。
よって、LE101の出力側のバッファの電流供給能力が小さくても済むこととなり、上
記バッファのサイズを小さく抑えることができる。
。これらの配線は、複数のLEでシフトレジスタ、加算回路、減算回路などを構成する際
に有効である。更に、LEに1ビット分の半加算回路、全加算回路を付加することで、複
数のLEで構成される加算回路、減算回路を、一のLEで構成することができるなど、少
ない数のLEで所望の演算回路を実現することができる。
続されている場合、米国特許第4870302号明細書に開示されているPLDの場合と
は異なり、LE間の配線を短くすることができる。
次いで、OS膜を用いたトランジスタを有するセルと、シリコン(Si)膜を用いたトラ
ンジスタと一対のインバータとを有するセルとの、動作上の違いについて説明する。
用いたトランジスタと一対のインバータとを有するセル140bの回路図とを示す。また
、図30には、セル140a及びセル140bにおけるノードFDの電位のタイミングチ
ャートと、配線121に与えられる、コンフィギュレーションデータを含む信号INの電
位のタイミングチャートとを示す。
を配線122の電位で制御し、配線121より供給されるコンフィギュレーションデータ
に応じた電位をノードFDに保持し、トランジスタ130tの導通状態または非導通状態
を制御する。なお、図30に示すタイミングチャートは、トランジスタ130tがnチャ
ネル型である場合を例示している。
保持される。一方、セル140aでは、OS膜が用いられたトランジスタ131tのオフ
電流が極めて小さいことにより、ノードFDの電位が保持される。よって、セル140a
では、トランジスタ131tが非導通状態にあるとき、ノードFDが、他の電極や配線と
の間における絶縁性の極めて高い浮遊電極となる。そのため、セル140bよりもセル1
40aの方が、少ない数のトランジスタで、ノードFDの電位を保持することが可能であ
る。
遊状態になることから、以下に述べるブースティング効果が期待できる。すなわち、セル
140aでは、ノードFDが浮遊状態にあると、信号INの電位がローレベルからハイレ
ベルに変化するのに伴い、トランジスタ130tのソースとゲートの間に形成される容量
Cgsにより、ノードFDの電位が上昇する。そして、そのノードFDの電位の上昇幅は
、トランジスタ130tのゲートに入力されたコンフィギュレーションデータの論理レベ
ルによって異なる。具体的に、セル140aに書き込まれたコンフィギュレーションデー
タが”0”の場合、トランジスタ130tは弱反転モードにあるため、ノードFDの電位
の上昇に寄与する容量Cgsには、ゲート電極の電位、すなわちノードFDの電位に依存
しない容量Cosが含まれる。具体的に、容量Cosには、ゲート電極とソース領域とが
重畳する領域に形成されるオーバーラップ容量と、ゲート電極とソース電極の間に形成さ
れる寄生容量などが含まれる。一方、セル140aに書き込まれたコンフィギュレーショ
ンデータが”1”の場合、トランジスタ130tは強反転モードにあるため、ノードFD
の電位の上昇に寄与する容量Cgsには、上述した容量Cosに加えて、ゲート電極とド
レイン電極の間に形成される容量Codと、チャネル形成領域とゲート電極の間に形成さ
れる容量Coxの一部とが含まれる。したがって、コンフィギュレーションデータが”1
”の場合、ノードFDの電位の上昇に寄与するトランジスタ130tの容量Cgsが、コ
ンフィギュレーションデータが”0”の場合よりも大きいこととなる。よって、セル14
0aでは、コンフィギュレーションデータが”1”の場合の方が、コンフィギュレーショ
ンデータが”0”の場合よりも、信号INの電位の変化に伴い、ノードFDの電位をより
高く上昇させるというブースティング効果を得ることができる。上述したブースティング
効果により、セル140aのスイッチ速度は、コンフィギュレーションデータが”1”の
場合に向上し、コンフィギュレーションデータが”0”の場合には、トランジスタ130
tは非導通状態となる。
チャネル型トランジスタが用いられている。しかし、上記スイッチでは、閾値電圧に起因
してnチャネル型トランジスタのゲートを通過する信号の電位が降下することにより生じ
る、スイッチ速度の低下が課題である。スイッチ速度の向上を目的として、nチャネル型
トランジスタのゲートに高い電位を印加するオーバードライブ駆動を用いた方法も提案さ
れているが、この場合、スイッチに用いられるnチャネル型トランジスタの信頼性を落と
す恐れがある。しかし、本発明の一態様では、上述したブースティング効果により、オー
バードライブ駆動を用いなくとも、セル140aのスイッチ速度を、コンフィギュレーシ
ョンデータが”1”の場合に向上させることができるので、スイッチ速度を向上させるた
めに信頼性を犠牲にする必要がない。
が、インバータ180及びインバータ181により、ノードFDの電位は瞬時に元の電位
に戻る。そのため、ブースティング効果によるスイッチ速度の向上の恩恵を受けることが
できない。
H.Kim,”A 3T Gain Cell Embedded DRAM Util
izing Preferential Boosting for High Den
sity and Low Power On-Die Caches”IEEE Jo
urnal of Solid-State Circuits, vol.46, n
o.6, pp.1495-1505, June. 2011)、文献2(F. Es
lami and M. Sima,”Capacitive Boosting fo
r FPGA Interconnection Networks” Int. Co
nf. on Field Programmable Logic and Appl
ications, 2011, pp. 453-458.)とは異なり、セル140
aでは更なる効果が期待できる。
接続されている読み出し用のビット線(RBL)が、高い寄生容量を有することとなる。
一方、セル140aでは、信号OUTがCMOSのゲートに供給されるので、セル140
aの出力側の寄生容量は文献1の場合に比べて小さい。そのため、トランジスタ130t
の容量CgsによるノードFDの電位の上昇に伴い、さらに、ドレインとゲートの間に形
成される容量Codによって、信号OUTの電位を上昇させるという副次的なブースティ
ング効果も得られる。すなわち、セル140aを配線間の接続を制御するスイッチ回路と
して用いる際には、上述した副次的なブースティング効果により、更なるスイッチ速度の
向上が得られる。また、セル140aの場合、文献2の場合に比べて、少ない数のトラン
ジスタで、上昇したノードFDの電位を保持することが可能である。
、セル140bを配置した、101段のリングオシレータ(RO)回路のTEGを2種類
作成し、発振周波数からセル140aまたはセル140bの遅延時間を評価した。なお、
RO回路のTEGを構成するインバータのnチャネル型トランジスタとpチャネル型トラ
ンジスタのチャネル幅Wは、それぞれ16μm、32μmとした。また、セル140a及
びセル140bが有するトランジスタ130tのチャネル幅Wは16μm、セル140a
が有するトランジスタ131tのチャネル幅Wは4μm、セル140bが有するトランジ
スタ131tのチャネル幅Wは8μmとした。また、セル140bのインバータ180及
びインバータ181が有するnチャネル型トランジスタとpチャネル型トランジスタのチ
ャネル幅Wは、それぞれ4μm、8μmとした。また、シリコン膜を用いたnチャネル型
トランジスタ及びpチャネル型トランジスタは、全てチャネル長Lを0.5μmとした。
また、セル140aのトランジスタ131tは、In-Ga-Zn系酸化物を含むCAA
C-OS膜を用い、そのチャネル長Lは1μmとした。そして、トランジスタ131tは
、シリコン膜を用いたトランジスタ上に積層した。
タ180及びインバータ181の電源電圧(VDDMEM)との差をオーバードライブ電
圧(Overdrive Voltage)とし、オーバードライブ電圧に対するRO1
段当たりの遅延時間を測定した。なお、配線122及び配線121に供給されるハイレベ
ルの電位とローレベルの電位の電位差は、VDDMEMに相当する。
)、縦軸がRO1段当たりの遅延時間を示す。なお、図31では、縦軸の遅延時間を、V
DDROが2.00V、オーバードライブ電圧が0Vの時の遅延時間の測定値との相対値
で示す。また、図31では、VDDROが2.00Vのときの遅延時間を実線で、2.2
5Vのときの遅延時間を一点鎖線で、2.50Vのときの遅延時間を鎖線で示す。
RO回路よりも遅延時間が短く、遅延時間はセル140aとセル140bの構成によって
異なることが確認された。
とによってスイッチ速度が向上するオーバードライブ効果が、VDDROが低いほど顕著
であることが示唆された。しかし、セル140bでは、VDDROの0.2倍以上のオー
バードライブ電圧が供給されても、セル140aのスイッチ速度には及ばなかった。なお
、セル140aでは、コンフィギュレーションデータが書き込まれる際に、トランジスタ
131tの閾値電圧に起因してノードFDの電位が降下するため、ノードFDの電位はV
DDMEMよりも低くなる。それにもかかわらず、オーバードライブ電圧を供給しないセ
ル140aでは、オーバードライブ電圧を供給したセル140bよりも、スイッチ速度が
高いという結果が得られたことは、注目に値する。
ル140bを付加したRO回路よりも、消費電力が小さいことが確認された。
aを付加したRO回路において、信号INの電位の上昇に伴う、ノードFDの電位の上昇
について検証した。計算では、VDDROが2.5Vとした。計算の結果、信号INの電
位の上昇に伴い、コンフィギュレーションデータが”1”の場合は0.75V、”0”の
場合は0.07V、ノードFDの電位が上昇することが確認された。
の電源電圧を用いた場合でも、消費電力低減、スイッチ速度向上といった、高い性能を得
られることが示された。
ギュレーションメモリの動作を制御する駆動回路(Bit Driver、Word D
river)と、スイッチ回路及び配線を含む配線リソース(Routing Fabr
ic)と、IOエレメント(User IO)と、コントローラ(Configurat
ion Controller)と、PLE(Programmable Logic
Element)とについて、対応する領域を矩形で囲って示す。
スタを、コンフィギュレーションメモリに有する。また、試作したPLDでは、スイッチ
回路にセル140aを有し、セル140aが有するトランジスタ131tには、In-G
a-Zn系酸化物を含むCAAC-OS膜が用いられている。
メモリセルの数が7520個、IOの端子数は20個であり、PLEには標準的な機能を
搭載した。そして、CAAC-OS膜が用いられたトランジスタは、シリコン膜を用いた
トランジスタ上に積層した。シリコン膜を用いたnチャネル型トランジスタ及びpチャネ
ル型トランジスタは、全てチャネル長Lを0.5μmとした。また、In-Ga-Zn系
酸化物を含むCAAC-OS膜を用いたトランジスタは、そのチャネル長Lを1μmとし
た。
セル140bを有するPLDも試作した。セル140aを用いたPLDは、比較用のPL
Dよりも、スイッチ回路のレイアウト面積を60%、配線リソースの面積を52%、PL
D全体の面積を約22%も、それぞれ削減することができた。
など種々の回路構成に対して、例えば、単一の電源電圧2.5V、周波数50MHzで、
正常に動作することが確認された。さらに、セル140aを用いて試作されたPLDでは
、データの保持動作、記憶装置に必要なデータを退避させておき、間欠的に電源供給を遮
断するノーマリーオフ動作も、確認できた。
ングオシレータを構成した場合の、発振周波数の経時変化を示す。室温にて250時間ま
での評価では発振周波数の著しい低下は見られていない。よって、セル140aを用いて
試作されたPLDでは、コンフィギュレーションメモリが、良好なデータ保持特性を有し
ていることが示唆された。
本発明の一態様に係る半導体装置またはプログラマブルロジックデバイスは、表示機器、
パーソナルコンピュータ、記録媒体を備えた画像再生装置(代表的にはDVD:Digi
tal Versatile Disc等の記録媒体を再生し、その画像を表示しうるデ
ィスプレイを有する装置)に用いることができる。その他に、本発明の一態様に係る半導
体装置またはプログラマブルロジックデバイスを用いることができる電子機器として、携
帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチ
ルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲ
ーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)
、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機(A
TM)、自動販売機などが挙げられる。これら電子機器の具体例を図34に示す。
表示部5004、マイクロホン5005、スピーカー5006、操作キー5007、スタ
イラス5008等を有する。なお、図34(A)に示した携帯型ゲーム機は、2つの表示
部5003と表示部5004とを有しているが、携帯型ゲーム機が有する表示部の数は、
これに限定されない。
5603、第2表示部5604、接続部5605、操作キー5606等を有する。第1表
示部5603は第1筐体5601に設けられており、第2表示部5604は第2筐体56
02に設けられている。そして、第1筐体5601と第2筐体5602とは、接続部56
05により接続されており、第1筐体5601と第2筐体5602の間の角度は、接続部
5605により変更が可能である。第1表示部5603における映像を、接続部5605
における第1筐体5601と第2筐体5602との間の角度に従って、切り替える構成と
しても良い。また、第1表示部5603及び第2表示部5604の少なくとも一方に、位
置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入
力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。
或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装
置の画素部に設けることでも、付加することができる。
、キーボード5403、ポインティングデバイス5404等を有する。
5303等を有する。
03、操作キー5804、レンズ5805、接続部5806等を有する。操作キー580
4及びレンズ5805は第1筐体5801に設けられており、表示部5803は第2筐体
5802に設けられている。そして、第1筐体5801と第2筐体5802とは、接続部
5806により接続されており、第1筐体5801と第2筐体5802の間の角度は、接
続部5806により変更が可能である。表示部5803における映像を、接続部5806
における第1筐体5801と第2筐体5802との間の角度に従って切り替える構成とし
ても良い。
3、ライト5104等を有する。
32 マルチプレクサ
33 マルチプレクサ
34 マルチプレクサ
35 マルチプレクサ
36 マルチプレクサ
37 マルチプレクサ
41 マルチプレクサ
42 マルチプレクサ
43 マルチプレクサ
44 OR回路
100 PLD
101 LE
102 列
102-1 列
102-2 列
102-3 列
103 配線
104 配線
104-1 配線
104-2 配線
104-3 配線
105 配線
105-1 配線
105-2 配線
105-3 配線
106 配線
106-1 配線
106-2 配線
106-3 配線
107 配線
108 配線
109 配線
110 スイッチ回路
111 配線
111-1 配線
111-2 配線
111-3 配線
120 スイッチ回路
120-1 スイッチ回路
120-2 スイッチ回路
120-3 スイッチ回路
120a スイッチ回路
120b スイッチ回路
120c スイッチ回路
121 配線
122 配線
122-1 配線
122-2 配線
122-3 配線
122-n 配線
123 配線
123-1 配線
123-n 配線
125 配線
126 スイッチ
126t トランジスタ
127 配線
128 配線
131 スイッチ
131t トランジスタ
130 スイッチ
130t トランジスタ
132 容量素子
133t トランジスタ
140 セル
140-1 セル
140-2 セル
140-3 セル
140-4 セル
140-n セル
150 IO
151 列
152 配線
153 配線
154 配線
155 配線
156 配線
157 スイッチ
160 LUT
161 フリップフロップ
162 コンフィギュレーションメモリ
163 入力端子
164 出力端子
165 出力端子
166 AND回路
168 マルチプレクサ
169 コンフィギュレーションメモリ
170 ロジックアレイ
172 PLL
173 RAM
174 乗算器
175 配線リソース
180 インバータ
181 インバータ
182 ラッチ
183 インバータ
184 トランジスタ
185 配線
195 配線
196 配線
200 メモリセル
201 スイッチ
202 スイッチ
203 スイッチ
204 スイッチ
205 スイッチ
206 容量素子
207 容量素子
208 配線
209 配線
210 配線
211 配線
212 配線
213 配線
213a 配線
213b 配線
214 配線
215 配線
216 配線
217 スイッチ
220 組
220a 組
220b 組
220c 組
220d 組
221 LE
222 配線
223 配線
224 ラッチ
225 ロジックセル
230 IO
231a ExOR回路
231b ExOR回路
232 トライステートバッファ
233 インバータ
234 バッファ
236 端子
400 半導体基板
401 素子分離用絶縁膜
402 不純物領域
403 不純物領域
404 ゲート電極
405 ゲート絶縁膜
409 絶縁膜
410 配線
411 配線
412 配線
415 配線
416 配線
417 配線
420 絶縁膜
421 配線
430 半導体膜
431 ゲート絶縁膜
432 導電膜
433 導電膜
434 ゲート電極
435 導電膜
440 絶縁膜
441 絶縁膜
442 絶縁膜
443 導電膜
501 NAND回路
502 インバータ
503 インバータ
504 インバータ
505 NOR回路
506 インバータ
507 インバータ
508 pチャネル型トランジスタ
509 nチャネル型トランジスタ
510 インバータ
511 インバータ
601 トランジスタ
602 導電膜
603 導電膜
604 ゲート電極
605 絶縁膜
606 絶縁膜
607 酸化物半導体膜
608 ソース電極
609 ドレイン電極
610 絶縁膜
611 ゲート電極
612 絶縁膜
630 トランジスタ
631 半導体基板
632 素子分離用絶縁膜
633 pウェル
634 不純物領域
635 不純物領域
636 ゲート電極
637 ゲート絶縁膜
638 絶縁膜
639 配線
640 配線
641 配線
642 配線
643 絶縁膜
645 配線
646 絶縁膜
647 配線
648 配線
649 絶縁膜
650 配線
651 絶縁膜
652 配線
653 絶縁膜
654 配線
655 絶縁膜
656 配線
5001 筐体
5002 筐体
5003 表示部
5004 表示部
5005 マイクロホン
5006 スピーカー
5007 操作キー
5008 スタイラス
5101 車体
5102 車輪
5103 ダッシュボード
5104 ライト
5301 筐体
5302 冷蔵室用扉
5303 冷凍室用扉
5401 筐体
5402 表示部
5403 キーボード
5404 ポインティングデバイス
5601 筐体
5602 筐体
5603 表示部
5604 表示部
5605 接続部
5606 操作キー
5801 筐体
5802 筐体
5803 表示部
5804 操作キー
5805 レンズ
5806 接続部
Claims (4)
- シリコンをチャネル形成領域に含む第1のトランジスタと、
前記第1のトランジスタのチャネル形成領域の上層に配置される酸化物半導体膜に、チャネル形成領域を有する第2のトランジスタと、を有し、
前記第2のトランジスタのソースまたはドレインの一方は、前記第1のトランジスタのゲートと常に導通している半導体装置であって、
前記第2のトランジスタは、前記酸化物半導体膜の下層に第1のゲート電極としての機能を有する第1の導電膜を有し、
前記第2のトランジスタは、前記酸化物半導体膜の上層に第2のゲート電極としての機能を有する第2の導電膜を有し、
前記第2のトランジスタのソースまたはドレインの一方は、第3の導電膜及び第4の導電膜と常に導通しており、
前記第2のトランジスタのソースまたはドレインの他方は、第5の導電膜及び第6の導電膜と常に導通しており、
前記第3の導電膜及び前記第5の導電膜は、前記酸化物半導体膜の上層に配置され、
前記第4の導電膜及び前記第6の導電膜は、前記酸化物半導体膜の下層に配置され、
前記第4の導電膜は、前記第1のトランジスタのゲートとしての機能を有する第7の導電膜と異なる層に配置される半導体装置。 - シリコンをチャネル形成領域に含む第1のトランジスタと、
前記第1のトランジスタのチャネル形成領域の上層に配置される酸化物半導体膜に、チャネル形成領域を有する第2のトランジスタと、を有し、
前記第2のトランジスタのソースまたはドレインの一方は、前記第1のトランジスタのゲートと常に導通している半導体装置であって、
前記第2のトランジスタは、前記酸化物半導体膜の下層に第1のゲート電極としての機能を有する第1の導電膜を有し、
前記第2のトランジスタは、前記酸化物半導体膜の上層に第2のゲート電極としての機能を有する第2の導電膜を有し、
前記第2のトランジスタのソースまたはドレインの一方は、第3の導電膜及び第4の導電膜と常に導通しており、
前記第2のトランジスタのソースまたはドレインの他方は、第5の導電膜及び第6の導電膜と常に導通しており、
前記第3の導電膜及び前記第5の導電膜は、前記酸化物半導体膜の上層に配置され、
前記第4の導電膜及び前記第6の導電膜は、前記酸化物半導体膜の下層に配置され、
前記第4の導電膜は、前記第1のトランジスタのゲートとしての機能を有する第7の導電膜と異なる層に配置され、
前記第4の導電膜及び前記第6の導電膜は、前記第2のトランジスタのチャネル長方向の断面視において、前記第2の導電膜と重なりを有さない半導体装置。 - シリコンをチャネル形成領域に含む第1のトランジスタと、
前記第1のトランジスタのチャネル形成領域の上層に配置される酸化物半導体膜に、チャネル形成領域を有する第2のトランジスタと、を有し、
前記第2のトランジスタのソースまたはドレインの一方は、前記第1のトランジスタのゲートと常に導通している半導体装置であって、
前記第2のトランジスタは、前記酸化物半導体膜の下層に第1のゲート電極としての機能を有する第1の導電膜を有し、
前記第2のトランジスタは、前記酸化物半導体膜の上層に第2のゲート電極としての機能を有する第2の導電膜を有し、
前記第2のトランジスタのソースまたはドレインの一方は、第3の導電膜及び第4の導電膜と常に導通しており、
前記第2のトランジスタのソースまたはドレインの他方は、第5の導電膜及び第6の導電膜と常に導通しており、
前記第3の導電膜及び前記第5の導電膜は、前記酸化物半導体膜の上層に配置され、
前記第4の導電膜及び前記第6の導電膜は、前記酸化物半導体膜の下層に配置され、
前記第4の導電膜は、前記第1のトランジスタのゲートとしての機能を有する第7の導電膜と異なる層に配置され、
前記第5の導電膜は、前記酸化物半導体膜と重ならない領域において、前記第6の導電膜と接する領域を有し、
前記第3の導電膜は、前記酸化物半導体膜と重ならない領域において、前記第4の導電膜と接する領域を有する半導体装置。 - 請求項1乃至請求項3のいずれか一において、
前記第2の導電膜は、前記第5の導電膜と重なりを有する半導体装置。
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012119929 | 2012-05-25 | ||
JP2012119929 | 2012-05-25 | ||
JP2012229607 | 2012-10-17 | ||
JP2012229607 | 2012-10-17 | ||
JP2013008054 | 2013-01-21 | ||
JP2013008054 | 2013-01-21 | ||
JP2020081275A JP2020150549A (ja) | 2012-05-25 | 2020-05-01 | 半導体装置 |
JP2021172853A JP7223824B2 (ja) | 2012-05-25 | 2021-10-22 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021172853A Division JP7223824B2 (ja) | 2012-05-25 | 2021-10-22 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2024073333A Division JP2024102182A (ja) | 2012-05-25 | 2024-04-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023062011A JP2023062011A (ja) | 2023-05-02 |
JP7483072B2 true JP7483072B2 (ja) | 2024-05-14 |
Family
ID=49621126
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013104627A Expired - Fee Related JP6042266B2 (ja) | 2012-05-25 | 2013-05-17 | プログラマブルロジックデバイス及び半導体装置 |
JP2016218584A Expired - Fee Related JP6404887B2 (ja) | 2012-05-25 | 2016-11-09 | プログラマブルロジックデバイス |
JP2018171064A Expired - Fee Related JP6701291B2 (ja) | 2012-05-25 | 2018-09-13 | 半導体装置 |
JP2020081275A Withdrawn JP2020150549A (ja) | 2012-05-25 | 2020-05-01 | 半導体装置 |
JP2021172853A Active JP7223824B2 (ja) | 2012-05-25 | 2021-10-22 | 半導体装置 |
JP2023015865A Active JP7483072B2 (ja) | 2012-05-25 | 2023-02-06 | 半導体装置 |
Family Applications Before (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013104627A Expired - Fee Related JP6042266B2 (ja) | 2012-05-25 | 2013-05-17 | プログラマブルロジックデバイス及び半導体装置 |
JP2016218584A Expired - Fee Related JP6404887B2 (ja) | 2012-05-25 | 2016-11-09 | プログラマブルロジックデバイス |
JP2018171064A Expired - Fee Related JP6701291B2 (ja) | 2012-05-25 | 2018-09-13 | 半導体装置 |
JP2020081275A Withdrawn JP2020150549A (ja) | 2012-05-25 | 2020-05-01 | 半導体装置 |
JP2021172853A Active JP7223824B2 (ja) | 2012-05-25 | 2021-10-22 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9337843B2 (ja) |
JP (6) | JP6042266B2 (ja) |
KR (1) | KR102059218B1 (ja) |
CN (1) | CN104321967B (ja) |
TW (1) | TWI611660B (ja) |
WO (1) | WO2013176199A1 (ja) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013176199A1 (en) * | 2012-05-25 | 2013-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
KR102102589B1 (ko) * | 2012-10-17 | 2020-04-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 프로그램 가능한 논리 장치 |
JP6254834B2 (ja) | 2012-12-06 | 2017-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI611419B (zh) | 2012-12-24 | 2018-01-11 | 半導體能源研究所股份有限公司 | 可程式邏輯裝置及半導體裝置 |
KR102125593B1 (ko) | 2013-02-13 | 2020-06-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 프로그래머블 로직 디바이스 및 반도체 장치 |
US8952723B2 (en) | 2013-02-13 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
US8947121B2 (en) | 2013-03-12 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
JP6272713B2 (ja) | 2013-03-25 | 2018-01-31 | 株式会社半導体エネルギー研究所 | プログラマブルロジックデバイス及び半導体装置 |
TWI621337B (zh) | 2013-05-14 | 2018-04-11 | 半導體能源研究所股份有限公司 | 信號處理裝置 |
US9172369B2 (en) | 2013-05-17 | 2015-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
JP6368155B2 (ja) | 2013-06-18 | 2018-08-01 | 株式会社半導体エネルギー研究所 | プログラマブルロジックデバイス |
JP6352070B2 (ja) | 2013-07-05 | 2018-07-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9515656B2 (en) | 2013-11-01 | 2016-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Reconfigurable circuit, storage device, and electronic device including storage device |
JP6478562B2 (ja) | 2013-11-07 | 2019-03-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9385054B2 (en) | 2013-11-08 | 2016-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Data processing device and manufacturing method thereof |
JP6393590B2 (ja) | 2013-11-22 | 2018-09-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6444723B2 (ja) | 2014-01-09 | 2018-12-26 | 株式会社半導体エネルギー研究所 | 装置 |
US9379713B2 (en) * | 2014-01-17 | 2016-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Data processing device and driving method thereof |
JP6521643B2 (ja) | 2014-01-24 | 2019-05-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6473626B2 (ja) | 2014-02-06 | 2019-02-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015165226A (ja) | 2014-02-07 | 2015-09-17 | 株式会社半導体エネルギー研究所 | 装置 |
WO2015118436A1 (en) | 2014-02-07 | 2015-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, device, and electronic device |
US9869716B2 (en) | 2014-02-07 | 2018-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Device comprising programmable logic element |
US9294096B2 (en) * | 2014-02-28 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6625328B2 (ja) | 2014-03-06 | 2019-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
JP6442321B2 (ja) | 2014-03-07 | 2018-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置及びその駆動方法、並びに電子機器 |
CN106134078B (zh) * | 2014-03-07 | 2019-05-28 | 株式会社半导体能源研究所 | 用于驱动半导体装置的方法 |
JP6677449B2 (ja) | 2014-03-13 | 2020-04-08 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
JP6541376B2 (ja) | 2014-03-13 | 2019-07-10 | 株式会社半導体エネルギー研究所 | プログラマブルロジックデバイスの動作方法 |
TWI643457B (zh) | 2014-04-25 | 2018-12-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
US9118325B1 (en) * | 2014-08-27 | 2015-08-25 | Quicklogic Corporation | Routing network for programmable logic device |
JP6645793B2 (ja) | 2014-10-17 | 2020-02-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6780927B2 (ja) * | 2014-10-31 | 2020-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI695383B (zh) * | 2014-12-25 | 2020-06-01 | 日商半導體能源研究所股份有限公司 | 移位暫存器、半導體裝置及電子裝置 |
GB2534569A (en) * | 2015-01-27 | 2016-08-03 | Shimadzu Corp | Method of controlling a DC power supply |
US9954531B2 (en) | 2015-03-03 | 2018-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
CN105093025B (zh) | 2015-08-18 | 2019-01-22 | 深圳市华星光电技术有限公司 | In Cell触控显示面板的检测电路及检测方法 |
KR102401080B1 (ko) * | 2015-09-30 | 2022-05-23 | 삼성디스플레이 주식회사 | 표시 장치 |
KR102643895B1 (ko) | 2015-10-30 | 2024-03-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 전자 부품, 및 전자 기기 |
KR20180081732A (ko) | 2015-11-13 | 2018-07-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 전자 부품, 및 전자 기기 |
CN109687864A (zh) * | 2017-10-19 | 2019-04-26 | 成都海存艾匹科技有限公司 | 含有可编程计算单元的可编程门阵列 |
WO2017158466A1 (en) * | 2016-03-18 | 2017-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and system using the same |
JP6917168B2 (ja) | 2016-04-01 | 2021-08-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9998119B2 (en) | 2016-05-20 | 2018-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic component, and electronic device |
KR102420735B1 (ko) | 2016-08-19 | 2022-07-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 전원 제어 방법 |
WO2018069787A1 (en) | 2016-10-14 | 2018-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, broadcasting system, and electronic device |
US10320390B1 (en) * | 2016-11-17 | 2019-06-11 | X Development Llc | Field programmable gate array including coupled lookup tables |
JP7032125B2 (ja) * | 2016-12-28 | 2022-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置、及び該半導体装置を有する電子機器 |
KR102311316B1 (ko) * | 2017-04-24 | 2021-10-13 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119713A (ja) | 2009-11-06 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2011181906A (ja) | 2010-02-05 | 2011-09-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2012069932A5 (ja) | 2011-08-23 | 2014-10-02 | 半導体装置 |
Family Cites Families (160)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4870302A (en) * | 1984-03-12 | 1989-09-26 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
US5343406A (en) | 1989-07-28 | 1994-08-30 | Xilinx, Inc. | Distributed memory architecture for a configurable logic array and method for using distributed memory |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
US5426378A (en) * | 1994-04-20 | 1995-06-20 | Xilinx, Inc. | Programmable logic device which stores more than one configuration and means for switching configurations |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
US5625301A (en) * | 1995-05-18 | 1997-04-29 | Actel Corporation | Flexible FPGA input/output architecture |
US5631578A (en) | 1995-06-02 | 1997-05-20 | International Business Machines Corporation | Programmable array interconnect network |
JPH11505377A (ja) | 1995-08-03 | 1999-05-18 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
JPH09162304A (ja) | 1995-12-12 | 1997-06-20 | Mitsubishi Electric Corp | 半導体記憶装置 |
JPH09231788A (ja) * | 1995-12-19 | 1997-09-05 | Fujitsu Ltd | シフトレジスタ及びプログラマブル論理回路並びにプログラマブル論理回路システム |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP3106998B2 (ja) | 1997-04-11 | 2000-11-06 | 日本電気株式会社 | メモリ付加型プログラマブルロジックlsi |
US6275064B1 (en) | 1997-12-22 | 2001-08-14 | Vantis Corporation | Symmetrical, extended and fast direct connections between variable grain blocks in FPGA integrated circuits |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP3743487B2 (ja) * | 1999-07-14 | 2006-02-08 | 富士ゼロックス株式会社 | プログラマブル論理回路装置、情報処理システム、プログラマブル論理回路装置への回路の再構成方法、プログラマブル論理回路装置用の回路情報の圧縮方法 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
CN1445821A (zh) | 2002-03-15 | 2003-10-01 | 三洋电机株式会社 | ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法 |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US6983442B1 (en) * | 2002-08-26 | 2006-01-03 | Altera Corporation | Method for constructing an integrated circuit device having fixed and programmable logic portions and programmable logic architecture for use therewith |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7132851B2 (en) * | 2003-07-11 | 2006-11-07 | Xilinx, Inc. | Columnar floorplan |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
JP2005157620A (ja) * | 2003-11-25 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
US7088606B2 (en) | 2004-03-10 | 2006-08-08 | Altera Corporation | Dynamic RAM storage techniques |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
WO2005088726A1 (ja) | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | アモルファス酸化物及び薄膜トランジスタ |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP4927321B2 (ja) * | 2004-06-22 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
JP5118812B2 (ja) | 2004-11-10 | 2013-01-16 | キヤノン株式会社 | 電界効果型トランジスタ |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
EP2455975B1 (en) | 2004-11-10 | 2015-10-28 | Canon Kabushiki Kaisha | Field effect transistor with amorphous oxide |
JP4786171B2 (ja) * | 2004-12-10 | 2011-10-05 | 株式会社東芝 | 半導体記憶装置 |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI412138B (zh) | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
US7544967B2 (en) | 2005-03-28 | 2009-06-09 | Massachusetts Institute Of Technology | Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
EP1998375A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR101397571B1 (ko) | 2005-11-15 | 2014-05-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제조방법 |
US7277351B2 (en) * | 2005-11-17 | 2007-10-02 | Altera Corporation | Programmable logic device memory elements with elevated power supply levels |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4258671B2 (ja) * | 2006-07-27 | 2009-04-30 | 独立行政法人産業技術総合研究所 | 集積回路及びその回路設定生成方法 |
US7797664B2 (en) | 2006-06-23 | 2010-09-14 | National Institute Of Advanced Industrial Science And Technology | System for configuring an integrated circuit and method thereof |
EP2048784A4 (en) | 2006-07-27 | 2010-10-27 | Panasonic Corp | INTEGRATED SEMICONDUCTOR SWITCHING, PROGRAMMING DEVICE AND ILLUSTRATION DEVICE |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
JP5116290B2 (ja) * | 2006-11-21 | 2013-01-09 | キヤノン株式会社 | 薄膜トランジスタの製造方法 |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
US8274078B2 (en) | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
JP5222619B2 (ja) * | 2008-05-02 | 2013-06-26 | 株式会社日立製作所 | 半導体装置 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5388525B2 (ja) * | 2008-09-25 | 2014-01-15 | 株式会社東芝 | プログラマブル論理回路 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
US8106400B2 (en) * | 2008-10-24 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR101432764B1 (ko) * | 2008-11-13 | 2014-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
US8975626B2 (en) * | 2008-11-18 | 2015-03-10 | Panasonic Intellectual Property Management Co., Ltd. | Flexible semiconductor device |
KR101643204B1 (ko) * | 2008-12-01 | 2016-07-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
KR102462043B1 (ko) | 2009-10-16 | 2022-11-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011046048A1 (en) | 2009-10-16 | 2011-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR102019239B1 (ko) | 2009-10-30 | 2019-09-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011052488A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR20180133548A (ko) * | 2009-11-20 | 2018-12-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011068028A1 (en) | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, semiconductor device, and method for manufacturing the same |
KR101789975B1 (ko) | 2010-01-20 | 2017-10-25 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP5336398B2 (ja) * | 2010-02-01 | 2013-11-06 | ルネサスエレクトロニクス株式会社 | 半導体集積回路、半導体集積回路の構成変更方法 |
WO2011114905A1 (en) * | 2010-03-19 | 2011-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device |
KR101904445B1 (ko) * | 2010-04-16 | 2018-10-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011145468A1 (en) * | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and semiconductor device |
KR101928897B1 (ko) * | 2010-08-27 | 2018-12-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 기억 장치, 반도체 장치 |
US8634228B2 (en) * | 2010-09-02 | 2014-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of semiconductor device |
US8476927B2 (en) * | 2011-04-29 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
DE112012002113T5 (de) | 2011-05-16 | 2014-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Programmierbarer Logikbaustein |
TWI571058B (zh) | 2011-05-18 | 2017-02-11 | 半導體能源研究所股份有限公司 | 半導體裝置與驅動半導體裝置之方法 |
US8581625B2 (en) | 2011-05-19 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
US8779799B2 (en) | 2011-05-19 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit |
JP5820336B2 (ja) | 2011-05-20 | 2015-11-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9762246B2 (en) * | 2011-05-20 | 2017-09-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with a storage circuit having an oxide semiconductor |
JP6125850B2 (ja) | 2012-02-09 | 2017-05-10 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
US9230683B2 (en) | 2012-04-25 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
US9654107B2 (en) | 2012-04-27 | 2017-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Programmable LSI |
JP6228381B2 (ja) | 2012-04-30 | 2017-11-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8975918B2 (en) | 2012-05-01 | 2015-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Lookup table and programmable logic device including lookup table |
KR101978932B1 (ko) | 2012-05-02 | 2019-05-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 프로그램 가능한 로직 디바이스 |
WO2013176199A1 (en) * | 2012-05-25 | 2013-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
JP6377317B2 (ja) * | 2012-05-30 | 2018-08-22 | 株式会社半導体エネルギー研究所 | プログラマブルロジックデバイス |
TWI611419B (zh) * | 2012-12-24 | 2018-01-11 | 半導體能源研究所股份有限公司 | 可程式邏輯裝置及半導體裝置 |
US8952723B2 (en) * | 2013-02-13 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device and semiconductor device |
JP6444723B2 (ja) * | 2014-01-09 | 2018-12-26 | 株式会社半導体エネルギー研究所 | 装置 |
JP6780927B2 (ja) * | 2014-10-31 | 2020-11-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9819841B1 (en) * | 2015-04-17 | 2017-11-14 | Altera Corporation | Integrated circuits with optical flow computation circuitry |
-
2013
- 2013-05-16 WO PCT/JP2013/064299 patent/WO2013176199A1/en active Application Filing
- 2013-05-16 CN CN201380026206.5A patent/CN104321967B/zh not_active Expired - Fee Related
- 2013-05-16 KR KR1020147029218A patent/KR102059218B1/ko active IP Right Grant
- 2013-05-17 JP JP2013104627A patent/JP6042266B2/ja not_active Expired - Fee Related
- 2013-05-22 US US13/899,806 patent/US9337843B2/en not_active Expired - Fee Related
- 2013-05-23 TW TW102118249A patent/TWI611660B/zh not_active IP Right Cessation
-
2016
- 2016-05-05 US US15/146,981 patent/US10122364B2/en active Active
- 2016-11-09 JP JP2016218584A patent/JP6404887B2/ja not_active Expired - Fee Related
-
2018
- 2018-09-13 JP JP2018171064A patent/JP6701291B2/ja not_active Expired - Fee Related
-
2020
- 2020-05-01 JP JP2020081275A patent/JP2020150549A/ja not_active Withdrawn
-
2021
- 2021-10-22 JP JP2021172853A patent/JP7223824B2/ja active Active
-
2023
- 2023-02-06 JP JP2023015865A patent/JP7483072B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119713A (ja) | 2009-11-06 | 2011-06-16 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2011181906A (ja) | 2010-02-05 | 2011-09-15 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2012069932A5 (ja) | 2011-08-23 | 2014-10-02 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019033490A (ja) | 2019-02-28 |
JP2017079474A (ja) | 2017-04-27 |
US20160322975A1 (en) | 2016-11-03 |
JP7223824B2 (ja) | 2023-02-16 |
US20130314124A1 (en) | 2013-11-28 |
JP2023062011A (ja) | 2023-05-02 |
JP6042266B2 (ja) | 2016-12-14 |
CN104321967B (zh) | 2018-01-09 |
JP2020150549A (ja) | 2020-09-17 |
JP2022023900A (ja) | 2022-02-08 |
TW201414205A (zh) | 2014-04-01 |
WO2013176199A1 (en) | 2013-11-28 |
JP6701291B2 (ja) | 2020-05-27 |
US9337843B2 (en) | 2016-05-10 |
TWI611660B (zh) | 2018-01-11 |
JP6404887B2 (ja) | 2018-10-17 |
CN104321967A (zh) | 2015-01-28 |
KR20150021021A (ko) | 2015-02-27 |
US10122364B2 (en) | 2018-11-06 |
JP2014158250A (ja) | 2014-08-28 |
KR102059218B1 (ko) | 2019-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7483072B2 (ja) | 半導体装置 | |
JP6368155B2 (ja) | プログラマブルロジックデバイス | |
TWI547945B (zh) | 半導體裝置及其驅動方法 | |
US10164612B2 (en) | Storage circuit and semiconductor device | |
US9276577B2 (en) | Semiconductor device | |
US10090023B2 (en) | Memory device including memory circuit and selection circuit | |
US9154136B2 (en) | Programmable logic device and semiconductor device | |
US9935617B2 (en) | Semiconductor device | |
US9722615B2 (en) | Method for operating programmable logic device | |
JP2024102182A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7483072 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |