JP7379586B2 - 超微細ピッチを有する３次元ｎｏｒ型メモリアレイ：デバイスと方法 - Google Patents

超微細ピッチを有する３次元ｎｏｒ型メモリアレイ：デバイスと方法 Download PDF

Info

Publication number
JP7379586B2
JP7379586B2 JP2022077330A JP2022077330A JP7379586B2 JP 7379586 B2 JP7379586 B2 JP 7379586B2 JP 2022077330 A JP2022077330 A JP 2022077330A JP 2022077330 A JP2022077330 A JP 2022077330A JP 7379586 B2 JP7379586 B2 JP 7379586B2
Authority
JP
Japan
Prior art keywords
memory string
conductor
charge trapping
layer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022077330A
Other languages
English (en)
Other versions
JP2022106934A (ja
Inventor
ハラリ、エリ
ブラッド ヘルナー、スコット
チエン、ウー－イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sunrise Memory Corp
Original Assignee
Sunrise Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sunrise Memory Corp filed Critical Sunrise Memory Corp
Publication of JP2022106934A publication Critical patent/JP2022106934A/ja
Application granted granted Critical
Publication of JP7379586B2 publication Critical patent/JP7379586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Description

本発明は、不揮発性ＮＯＲ型メモリストリングに関する。より詳細には、本発明は、高アスペクト比を伴うエッチングを必要とせず、ミニマムピッチまたはサブミニマムピッチの垂直導電体の形成が可能である、３次元メモリアレイのアーキテクチャに関する。
非仮出願や仮出願で開示されている高密度３次元メモリ構造体においては、製造歩留まりを高く維持しつつ、可能な限りのメモリセルの小型化（それによる、メモリセル密度の増加）が望まれている。メモリセルのサイズが減少するにつれ、フィーチャのアスペクト比（例えば、トレンチの深さを水平方向のエッチングギャップ寸法で除した値）が増加していく。トレンチの例では、エッチングが施される層の総厚さを一定に保つと、フィーチャサイズが減少するにつれ、トレンチのアスペクト比が増加していく。メモリセル密度を増加させるための代替方法は、より多くのメモリセル層を垂直方向に設けることである。この代替方法では、エッチングの方法を変更することなく、必然的にトレンチのアスペクト比が増加する。当該分野の現状では、トレンチのアスペクト比が約５０を超えた場合に、トレンチのエッチングが信頼できなくなるか、法外なコストが必要となる。
本発明は、微細フィーチャサイズ（例えば、最新技術では２０ｎｍ以下）を有する、またはメモリ構造体中に８層以上のメモリセルを有するメモリ構造体を製造するための方法を提供する。本発明はまた、メモリ構造体内のアクティブストリップの一側面およびその対向面の隣接メモリセル間の分離向上を提供する。この分離向上は、アクティブストリップの一側面の隣接メモリセル間に強力な誘電体バリア膜を導入し、アクティブストリップの対向面のメモリセルを千鳥足状にすることにより提供される（本明細書において、「アクティブストリップ」という用語は、メモリセルのストリングのチャネル領域、共有ソース領域、および共有ドレイン領域を形成する、水平で細長のメモリ構造体部分を指す）。
本発明の別の実施形態によれば、本発明は、水平なローカルワード線を有する垂直ＮＯＲストリング型メモリ構造体において、積層ローカルワード線の一側面およびその対向面の隣接メモリセル間の分離向上を提供する。この分離向上は、ローカルワード線の一側面の隣接メモリセル間に強力な誘電体バリア膜を導入し、ローカルワード線の対向面のメモリセルを千鳥足状にすることにより提供される。
本発明は、参照の図面と併せて以下の詳細な説明を考慮すると、より良く理解される。
図１は、本発明の一実施形態による、メモリアレイの支持回路システム（例えば、センスアンプ、アドレスデコーダ、および出入力回路システム）を半導体基板５（図示せず）上に形成した後の、３次元ＮＯＲ型メモリアレイ５０（図示せず）のグローバル配線コンダクタ１０形成の初期ステップを示している。 図２は、３次元ＮＯＲ型メモリアレイ５０作製の中間ステップで形成されたアクティブスタックを示しており、アクティブスタック１００は、より明確にするため左側に拡大されたアクティブストリップ２５５を含む、８本のアクティブストリップから構成される。 図３は、本発明の一実施形態による、電荷トラップ層２４０およびＰ＋半導体層２５０を堆積および加工した後の、図２のメモリ構造体５０を示している。 図４は、電荷トラップ層２４０およびＰ＋半導体層２５０をパターニングおよびエッチングし、それにより、Ｐ＋半導体層２５０が第１の垂直ローカルワード線コンダクタ２７５のセットを提供すると共に、３次元ＮＯＲ型メモリアレイ５０の第１のメモリセル群が形成された後の、図３のメモリ構造体５０を示している。 図５は、本発明の一実施形態による、図４のメモリ構造体５０の隣接ローカルワード線２７５間に存在するトレンチ２９５の側壁上に、第２の電荷トラップ層２７０をコンフォーマルに堆積し、続いて、第２のローカルワード線コンダクタ２８０群を形成するＰ＋半導体材料の第２の層を堆積した後の、図４のメモリ構造体５０を示している。 図６は、本発明の一実施形態による、第２のグローバルワード線セット（グローバルワード線２９０の参照符号が付されている）およびそれに対応するビア（例えば、ビア３００）が、ローカルワード線２８０と接続するためにメモリ構造体の上方に形成された後の、図５のメモリ構造体５０を示している。 図７Ａは、本発明の第２の実施形態によるメモリ構造体５０を示しており、第１のローカルワード線群および第２のローカルワード線群が連続して形成され、両群のワード線が、実質的に同じ材料および寸法を有している。 図７Ｂは、本発明の第２の実施形態によるメモリ構造体５０を示しており、第１のローカルワード線群および第２のローカルワード線群が連続して形成され、両群のワード線が、実質的に同じ材料および寸法を有している。
図間の相互参照を簡単にするために、同一の要素には同様の参照番号を付している。
本発明は、参照で本発明に組み込まれる非仮出願や仮出願等で既に開示されているメモリ構造体（例えば、３次元ＮＯＲ型メモリアレイ）内の、メモリセル密度およびその製造プロセスを改善する。本発明は、例えば、非仮出願ＩＩＩに記載の図４６～５４に関連して、同出願で開示されている３次元ＮＯＲ型メモリアレイおよびその製造プロセスを改善する。
図１は、本発明の一実施形態による、メモリアレイの支持回路システム（例えば、センスアンプ、アドレスデコーダ、および出入力回路システム）を半導体基板５（図示せず）上に形成した後の、３次元ＮＯＲ型メモリアレイ５０製造の初期ステップを示している。図１に示すように、半導体基板５上には、層間誘電体（ＩＬＤ）層２５が形成されている。その後、ＩＬＤ層２５上に、互いが電気的に絶縁されたコンダクタのセット（例えば、コンダクタ１０）が形成される。コンダクタ１０は、製造中の３次元ＮＯＲ型メモリアレイ５０内のメモリセルのローカルワード線との接続を意図しているため、本明細書では、コンダクタ１０を「グローバルワード線」１０と呼称する（当然、適切な場合には、コンダクタ１０は、メモリセルのローカルワード線への接続を提供する上に、概してメモリ構造体５０の配線コンダクタとして機能することもできる）。グローバルワード線１０は、メモリセル操作（例えば、プログラム、消去、プログラム禁止、読み出し）に適した電圧が半導体基板５内の回路システムから供給されるように、ビアまたは埋設コンタクトによって、半導体基板５内の適切な回路システムにそれぞれ接続される。グローバルワード線１０は、任意の適切な技術、例えば、１層または複数層の金属（例えば、Ｔｉ／ＴｉＮ／Ｗ）あるいはＰ＋ポリシリコン等のコンダクタ材料を用いた、サブトラクティブ金属法またはダマシン金属法で形成されてもよい。
その後、グローバルワード線１０を覆って、次のＩＬＤ層２３３（図示せず）が形成される。その後、例えば従来の方法を用いて、ＩＬＤ層２３３を通貫するビア２０が（例えば、ＩＬＤ層２３３にエッチングを施しコンダクタを堆積することで）形成される。ビア２０は、製造中の３次元ＮＯＲ型メモリアレイ５０内のローカルワード線を、グローバルワード線１０と接続するために設けられる。ビア２０は、グローバルワード線１０と同じコンダクタ材料（例えば、１層または複数層の金属（例えば、Ｔｉ／ＴｉＮ／Ｗ）またはＰ＋ポリシリコン）から形成してもよい。余剰なコンダクタ材料は、エッチングしたビア内にのみコンダクタ材料を残して、任意の適切な方法（例えば、ＣＭＰ法）を用いてＩＬＤ層２３３の上面から除去してもよい。
図２は、複数のアクティブスタック（例えば、アクティブスタック１００）が形成された後の、３次元ＮＯＲ型メモリアレイ５０製造の中間ステップを示している。アクティブスタックは、非仮出願Ｉで図５ａ～図５ｈ－３およびそれに付随する説明と関連して議論されている製造プロセスを用いて、図１のＩＬＤ層２３３上に連続して堆積された半導体層および絶縁材料層内に、深度の大きいトレンチ２３５をエッチングすることで形成される。図２では、アクティブスタックは、代表的なアクティブスタック１００で図示されており、アクティブスタック１００内の代表的なアクティブストリップ２５５は、より明確にするため左側に拡大している。
図２に示すように、アクティブストリップ２５５は、Ｎ＋半導体層１３０およびＮ＋半導体層１４０（例えば、シリコンまたはポリシリコン）を備えており、Ｎ＋半導体層１３０およびＮ＋半導体層１４０は、その抵抗を低減するために設けられた金属層１１０および１２０に、それぞれ隣接して設けられる。誘電体クラッド層１５０、誘電体クラッド層１６０、誘電体クラッド層１７０、および誘電体クラッド層１８０は、意図しない短絡を防ぐ目的で、金属層１１０および金属層１２０を電気的に絶縁するために設けられる。N＋半導体層１３０およびN＋半導体層１４０は、それぞれに対応する金属層１１０および金属層１２０と共に、アクティブストリップ２５５に形成中のメモリセルのストリング内に、共有ソース副層および共有ドレイン副層を形成する。Ｎ＋半導体層１３０およびＮ＋半導体層１４０の間には、アクティブストリップ２５５の両側面に、チャネル半導体層１９０およびチャネル半導体層２００が形成される。本実施形態では、チャネル半導体層１９０およびチャネル半導体層２００は、犠牲層（「ＳＡＣ１」）の部分的除去で生じる空乏を充填することで形成される。事実、ＳＡＣ１層の残留物が、チャネル半導体層１９０およびチャネル半導体層２００の間に、ＳＡＣ１層２１０として図２に示されている（別の実施形態では、ＳＡＣ１層２１０は、現在ＳＡＣ１層２１０が図示されている空間にエアギャップまたは真空ギャップをもたらすために、その後、完全に除去されてもよい。また、チャネル半導体層１９０およびチャネル半導体層２００は、以前ＳＡＣ１層が占有していた空間を充填するために、互いにマージされることも可能であり得る）。
図２に、代表として誘電体層２２０が示されているように、アクティブスタック１００内の隣接するアクティブストリップ同士は、互いに誘電体層で絶縁されている。加えて、アクティブスタック間のトレンチ２３５がエッチングされる前に、ハードマスク層２３０が設けられる。ハードマスク層２３０は、後にエッチングで形成されるアクティブスタックを安定化させる。高アスペクト比構造を安定化させるための、このようなハードマスク層２３０の使用法、および加えて支柱（図２では図示せず）を備える使用法は、非仮出願ＩＩＩに開示されている。この例では、各アクティブストリップは、（図２に示されている第３の軸方向に）１５～５０ｎｍの幅を有していても良く、また、ハードマスク層２３０の各層は、各アクティブスタックが１つずつ積み重なった８層以上のアクティブストリップの形成を支持してもよい。非仮出願Ｖに開示されているように、ＮＯＲ型メモリアレイは、「セグメンテッド・スタック」（すなわち、一度に８層のアクティブストリップ積層を形成する方法）で作製されてもよい。製造方法のステップは、セグメンテッド・スタックのアプローチを利用して、１６層、２４層、３２層、４８層、６４層・・・、のアクティブストリップを有するメモリアレイを形成するために、複数回繰り返し行ってもよい。
一実施形態では、Ｎ＋半導体層１３０およびＮ＋半導体層１４０、金属層１１０および金属層１２０、チャネル半導体層１９０およびチャネル半導体層２００、ならびに誘電体層２２０は、アクティブスタック１００内の８つのアクティブストリップが、５０ｎｍのハードマスク層２３０と合わせて総高さが１４９０ｎｍ以上となるように、それぞれ約１８０ｎｍの厚さを有してもよい。ローカルワード線２７５の幅が４５ｎｍで、かつ隣接するローカルワード線間のギャップまたはトレンチが４５ｎｍのとき、エッチングされたトレンチのアスペクト比は、３３：１である。アクティブスタック１００が１２層のアクティブストリップを有する場合は、トレンチのアスペクト比が、４９：１に達する。
その後、隣接するアクティブスタック間の各トレンチの側壁上および底部上に、コンフォーマルな電荷トラップ層２４０（例えば、図３の挿入図を参照）が設けられ、これは、ＳｉＯ２－ＳｉＮ－ＳｉＯ２の三重層（すなわち、酸化物－窒化物－酸化物または「ＯＮＯ」層）であってもよい。ＯＮＯ層の電荷トラップ作用は、当技術分野の一般的な当業者には周知である。電荷トラップ層２４０は、例えば、３ｎｍ未満～６ｎｍのＳｉＯ２（または、バンドギャップ設計されたサンドイッチ状誘電体）と、６ｎｍのＳｉＮと、６ｎｍのＳｉＯ２（または、Ａｌ２Ｏ３膜等の高誘電率を有する誘電体膜）とから構成されてもよい。電荷トラップ層２４０を堆積した後、３ｎｍの厚さを有する保護ポリシリコン層もまた、コンフォーマルに堆積してもよい。その後、各トレンチ底部の保護ポリシリコン層および電荷トラップ層２４０の一部分は、ビア２０を露出するために除去されても良く、それにより、グローバルワード線１０および次に形成されるローカルワード線との間の接続が可能となる。このエッチングのアスペクト比が１００を超えている場合でも、約２０ｎｍの厚さを有する、各トレンチ底部の電荷トラップ層２４０および保護ポリシリコン層２５０のみが、除去される。このエッチングに続いて、露出したトレンチ２３５の残部を充填するために、Ｐ＋半導体層２５０（例えば、シリコンまたはポリシリコン）を堆積する。図３は、本発明の一実施形態による、電荷トラップ層２４０およびＰ＋半導体層２５０を堆積および加工した後の、図２のメモリ構造体５０を示している。Ｐ＋半導体層２５０は、金属導体（例えば、窒化チタン、チタン、窒化タンタル、タンタル、窒化タングステン、タングステン、またはＳｉＯ２に対して適切な仕事関数を有するその他の屈折性金属（refractory metal））で置き換えてもよい。
ＯＮＯ三重層（例えば、図４にトンネル酸化物２４２、ストレージ窒化物２４４、ブロッキング酸化物２４６で示されている）を備える電荷トラップ層２４０は、（第３の軸方向に）約１５ｎｍの厚さを有してもよい。その後、３次元ＮＯＲ型メモリアレイ５０の第１のメモリセル群を形成するために、電荷トラップ層２４０およびＰ＋半導体層２５０をパターニングおよびエッチング（ローカルワード線２７５によって保護されていない空間内における、ＯＮＯ三重層の残留物の除去を含む）し、図４に示されているように、エッチング後のＰ＋半導体層２７５は、垂直ローカルワード線２７５の第１のセットを提供する。第１の隣接ローカルワード線２７５群間に生じる分離（図４に、シャフト２９５として示されている）により、第２の垂直ローカルワード線２８０群が、それらに対応する電荷トラップ層２７０（図５参照）と共に、その内部に形成されることが可能となる。本実施形態では、各シャフトの（第２の軸方向への）幅は、約７５ｎｍ（すなわち、ローカルワード線の４５ｎｍの幅に、ローカルワード線２８０の両側に存在するＯＮＯ三重層２７０の１５ｎｍずつの厚さを加えたもの）であってよい。７５ｎｍの幅を有するトレンチをエッチングするためのアスペクト比は、約１４９０／７５＝２０：１であり、これは、図４および図５の構造無しで、前述した３３：１と比較して大きく緩和されている。しかし、ローカルワード線のピッチ（すなわち、線幅に線間距離を加えたもの）は、標準ピッチである（４５＋４５）＝９０ｎｍから、１／３減の（４５＋４５＋（２＊１５）／２）＝６０ｎｍに減少している。図４および図５に示されている、各アクティブスタックの対向面のローカルワード線２７５は、アクティブスタックの長さ方向を横切る水平方向（すなわち、第３の軸方向）に配列されているが、非仮出願ＩＶで教授されている千鳥状配列も可能である。千鳥状配列では、アクティブストリップの対向面に存在する隣接するメモリセルは、寄生プログラムによる妨害を低減するため、さらに離れて配置される。
第１のローカルワード線内の隣接するそれぞれの間に存在するシャフト２９５をエッチングした後、第２の電荷トラップ材料（例えば、図５の電荷トラップ層２７０で、これは、２７２、２７４、および２７６の参照符号が付された層を備えるＯＮＯ三重層であってもよい）を、第１のローカルワード線２７５群間の各シャフト２９５の側壁上に、コンフォーマルに堆積する。電荷トラップ層２７０の形成に続き、Ｐ＋半導体材料の第２の層を堆積し、第２のローカルワード線群（図５では、ローカルワード線２８０と参照符号を付されている）が形成される。その後、電荷トラップ層２７０およびローカルワード線２８０の一部が、メモリ構造体の頂部から除去され、それにより、第２のメモリセル群が完成する。作製された構造体は図５の拡大領域Ａ１に示されており、拡大領域Ａ１は、ＯＮＯ電荷トラップ層２７０の厚みによって互いが分離されている、第１の群（すなわち、ローカルワード線２７５）および第２の群（すなわち、ローカルワード線２８０）が互い違いになったワード線を、明瞭に図示している。
ローカルワード線２８０を形成する以前の第２のＰ＋半導体層の堆積前に、トレンチ底部の電荷トラップ層２７０の一部分を異方性エッチングで除去して、ローカルワード線２８０をグローバルワード線１０（図１のグローバルワード線１０を参照）に接続するためのビア２０を、メモリ構造体の下部に露出させてもよい。しかし、後に議論されるように、グローバルワード線の第２のセット（例えば、図６のグローバルワード線２９０）がメモリ構造体の上方に設けられる場合には、トレンチ底部の電荷トラップ層２７０の一部分を除去する必要はない。メモリ構造体５０の頂部および下方の双方にグローバルワード線を設けることで、より高密度なメモリ構造体を実現することが可能である。図６に示すように、頂部からのグローバルワード線２９０は、ビア３００を利用してアクティブストリップの一側面のローカルワード線にコンタクトしても良く、一方、メモリ構造体５０の下方のグローバルワード線は、ビア３００を利用してアクティブストリップの対向側面のローカルワード線にコンタクトしてもよい。もしくは、第１の群（すなわちローカルワード線２７５）および第２の群（すなわちローカルワード線２８０）の両群とも、頂部のグローバルワード線（すなわちコンダクタ２９０）からコンタクト可能で、あるいは、適切にエッチングされたビアを介して底部（すなわちコンダクタ１０）からコンタクト可能である。当然、適切な場合には、グローバルワード線２９０は、ローカルワード線２８０への接続を提供することに加え、概してメモリ構造体５０のための配線コンダクタとして機能することもできる。
電荷トラップ層２４０および電荷トラップ層２７０の２つを連続して堆積する行為には、重要かつポジティブな効果があり、第１の群の電荷トラップ層と第２の群の電荷トラップ層を、別個のＯＮＯ三重層にできる。図５は、第１のローカルワード線群に対応するＯＮＯ三重層（すなわち、電荷トラップ層２４２、電荷トラップ層２４４、および電荷トラップ層２４６）と、第２のローカルワード線群に対応するＯＮＯ三重層（すなわち、電荷トラップ層２７２、電荷トラップ層２７４、および電荷トラップ層２７６）との間の不連続性を示している。この不連続性は、（ブロッキング酸化物層２７２によって提供されるような）強力な誘電体バリア膜を提供し、それにより、隣接メモリセル間（すなわち、第１のローカルワード線群に対応するシリコン窒化物層２４４と、第２のローカルワード線群に対応するシリコン窒化物層２７４との間）にトラップされた電荷の横方向への望ましくない伝導を、実質的に排除することができる。
通常、電荷トラップ層２４０および電荷トラップ層２７０は、その電気的特性を可能な限り厳密に模倣して堆積するが、本発明のいくつかの実施形態では、電荷トラップ層２４０および電荷トラップ層２７０は、明確に異なる電気的特性を有して堆積してもよい。例えば、電荷トラップ層２４０は、長期のデータ保持特性が最高となるように最適化されてもよく、一方で、電荷トラップ層２７０は、より速いプログラム／消去／読み出し動作を提供するために個別に最適化されてもよい。この配置では、電荷トラップ層２７０に対応するメモリセルは、（データ保持時間の減少を犠牲にして）より高い書き込み／消去サイクル耐久特性を有するキャッシュメモリとして使用されてもよい。本発明のいくつかの実施形態では、第１のメモリセル群および第２のメモリセル群は、それぞれがメモリ構造体中のメモリセルの総数の半分を占める必要はない。
本発明の第２の実施形態を、図７Ａおよび図７Ｂに示す。この第２の実施形態では、ローカルワード線２７５およびそれに対応する電荷トラップ層２４０（例えば、図４参照）よりもむしろ、概してローカルワード線２８０およびそれに対応する電荷トラップ層２７０が使用されるため、第１のローカルワード線群および第２のローカルワード線群の両群は、上述した第２のローカルワード線群の構造等の、実質的に同じ構造を有する。
この第２の実施形態では、図２に示すように、アクティブスタック（例えば、アクティブスタック１００）を形成した後、トレンチ２３５は、犠牲材料（例えば、多孔質ＳｉＯ２等のファストエッチング誘電体材料）を堆積することで充填される。その後、この犠牲材料に、図７Ａの挿絵に参照番号４００で示されているように、犠牲材料のアイランド４００を形成するため、パターニングおよび部分的エッチングを施す。各アイランドは、シャフト（図７Ａに示されており、以下に説明するように、電荷トラップ層２７０およびローカルワード線２８０で充填されている）によって、周囲から分離されている。各アイランド４００は、第２の軸方向に所定の長さを有しており、これは、各トレンチ２３５内の隣接するアイランド４００間の分離と実質的に同じである。この分離は、ローカルワード線（例えば、図５のローカルワード線２８０のうちの１つ）の幅に、電荷トラップ層（例えば、図５の電荷トラップ層２７０）の厚さの２倍を加えた長さを収容するのに、また、第２の軸方向のローカルワード線の両側面に存在する電荷トラップ層を収容するのに、十分な距離である。
次に、アイランド４００の形成で作られたシャフトの側壁上および底部上に、電荷トラップ層をコンフォーマルに堆積し、各シャフト内部に空隙を残す。この空隙は、その後、コンダクタ材料で充填されてもよい。この電荷トラップ層は、図５の電荷トラップ層２７０と実質的に同じ材料（例えば、電荷トラップ層２７２、電荷トラップ層２７４、および電荷トラップ層２７６にそれぞれ対応する酸化物－窒化物－酸化物の三重層）によって提供されてもよい。参照を簡単にするために、この電荷トラップ層には、図７Ａにおいても２７０の参照符号を付している。同様に、各シャフトの空乏を充填するコンダクタ材料は、図５のローカルワード線２８０を形成するコンダクタ材料と同じ材料で提供されてもよい。再び、参照を簡単にするために、それぞれが電荷トラップ層２７０で囲まれている導電性カラムのセットを形成するこの電荷トラップ材料、すなわち導電性カラムにもまた、ローカルワード線２８０の参照符号を付している。コンダクタ材料は、チタン、窒化チタン、窒化タンタル、タンタル、窒化タングステン、タングステン、コバルト、ヘビードープされたＰ＋ポリシリコンまたはＮ＋ポリシリコン、あるいは他の屈折金属を含む群から選択されてもよい。その後、コンダクタ材料は、ＣＭＰ法または制御型エッチングにより、アクティブスタック頂部から除去される。
その後、図７Ａの導電性カラム２８０およびその周囲の電荷トラップ層２７０は、アイランド４００を除去する次のエッチングステップから保護するためにマスキングされ、それにより、第２のシャフトのセットが形成される（以下、導電性カラム２８０およびその周囲の電荷トラップ層２７０を、それぞれ「第１のローカルワード線群」および「第１の電荷トラップ層」と呼称する）。次に、第２のシャフトのセットの各側壁上および各底部上に、第２の電荷トラップ層をコンフォーマルに堆積し、中央に残存する空隙をコンダクタ材料のカラムで充填することにより、それぞれ第２のローカルワード線群および第２の電荷トラップ層が形成される（この第２のローカルワード線群およびその周囲の第２の電荷トラップ層は、それぞれ第１のローカルワード線群および第１の電荷トラップ層と同じ材料で提供されてもよい）。図７Ｂに、第１のローカルワード線群のワード線と、第２のローカルワード線群のワード線とを交互に配置した、実質的に同一なワード線が示されている。第１のローカルワード線群および第２のローカルワード線群を、グローバルワード線１０（すなわち、メモリ構造体の下方に位置するグローバルワード線のセット（例えば、図１を参照））およびグローバルワード線２９０（すなわち、メモリ構造体の上方に位置するグローバルワード線のセット（例えば、図６を参照））に接続するための残りのステップは、第１の実施形態で上述した関連ステップに従う。
第１の実施形態（図５）および第２の実施形態（図７Ｂ）のいずれも、先行技術と同じか、もしくはより好ましいエッチングアスペクト比を享受する。両実施形態は、隣接するローカルワード線間に、好適な物理的分離を享受する。両実施形態のセル当たりの面積の大きさは、先行技術のそれよりも小さいが、第２の実施形態のセル当たりの面積の大きさは、第１の実施形態のそれよりも大きく、これは、第２の実施形態における隣接するローカルワード線間の分離は、連続（back-to-back）した電荷トラップ層を含む（例えば、一例では１５ｎｍの２倍）のに対し、第１の実施形態における同分離は、電荷トラップ層を１つしか含まない（すなわち、同例では１５ｎｍ）ためである。しかし、第２の実施形態は、第１の実施形態と比較して特定の補償的利点を有している。まず、第２の実施形態の隣接するローカルワード線およびそれに対応する電荷トラップ層は、実質的に同じ構造を有しているため、隣接するローカルワード線の物理的特性を、相互に良好にトラッキングすることができる。次に、第１の実施形態では、コンダクタ材料２７５のトレンチの深さ全体に渡るエッチングを必要とし、これは、コンダクタ材料２７５が屈折性金属を含有する場合に挑戦的となり得る。また、第１の実施形態は、コンダクタ材料２７５が除去された領域のトレンチ側壁に沿った、まっさらな電荷トラップ層２４２、電荷トラップ層２４４、および電荷トラップ層２４６のエッチングを必要とする。第２の実施形態における第１のワード線群および第２のワード線群のカラムの幅は、アイランドの長さおよび電荷トラップ層の厚さによって予め決定されているため、第２の実施形態では、各ワード線群の画定にこれらのエッチングステップを必要としない。
本発明におけるローカルワード線の二段階形成は、非仮出願および仮出願で議論されているプロセスと比較して、多くのプロセス・ステップを必要とするが、本発明は、コストの観点から、追加で要するプロセス・ステップの補償以上が達成され得る、シリコン領域縮小型メモリアレイを提供する。
本発明は、メモリセルとアクティブスタック頂部にあるグローバルワード線とを、ならびにメモリセルとアクティブスタック下方にある基板内の論理回路システムとを接続するための低抵抗コンダクタを必要とし、数μｍの高さを有する多層アクティブスタックの形成を可能とする。本発明における第１のローカルワード線群または第２のローカルワード線群は、基板表面に垂直である垂直方向に走っており、これらのローカルワード線は、アクティブスタック上方を走る１つまたは複数の導電層と、アクティブスタック底部と基板の間を走る１つまたは複数の導電層との間の背高配線として、より概して機能するように調整されてもよい。
この背高配線は、メモリアレイ内部に、ダミーアクティブスタック内部に、またはアクティブスタックに隣接して形成され、実質的にアクティブスタックと同じ高さを有する背高絶縁層（例えば、図７Ａの犠牲コンダクタ材料４００）内部に存在する、アクティブストリップ間のトレンチ内に形成されてもよい。ダミーアクティブスタックは、それ自体が電気的な役割を果たすものでは無く、単に、ビア開口部（すなわち、ダミーアクティブスタック底部までエッチングされた深いホール）中に密に分離されたマトリクスとしてパターニングされる背高配線を支持するための分離媒体として機能する。第２の実施形態では、例えば、第２のトレンチのセットのエッチングと並行してビア開口部をエッチングし、第１の電荷トラップ層（例えば、ＯＮＯ三重層）を、絶縁壁として、ビア開口部の側壁上にコンフォーマルに堆積してもよい。ビアホール底部に堆積された第１の電荷トラップ層は、その下の絶縁誘電体層と共に、後の電気的接続に必要なコンタクトビアを下に露出するために、マスキングおよび異方性エッチングで除去されてもよい。
その後、ビアホールは、コンダクタ材料（例えば、チタン、窒化チタン、窒化タンタル、タンタル、窒化タングステン、タングステン、コバルト、あるいは屈折性金属またはシリサイド等の他の金属導体）で充填されてもよい。アクティブスタック上面の余剰コンダクタ材料は、ＣＭＰ法や、制御型エッチング（個々のコンダクタを分離するために、ダマシン様プロセスが用いられる場合）を用いて除去されてもよい。その後、分離誘電体層を上面に堆積し、頂部から底部への導体経路を必要とする下方の充填済ビアホール内に存在するコンダクタ材料を露出させるために、この分離誘電体層を通貫するビアをパターニングおよびエッチングしてもよい。
さらなる改良として、各背高配線を取り囲む電荷トラップ層は、機械的支持および保護のために背高配線のコンダクタ材料を採用することが可能であり、それにより、配線間の犠牲誘電体材料を除去してエアギャップによる分離を形成し、隣接する背高配線間の寄生容量性カップリングを大幅に低減することができる。電荷トラップ層をエッチングすること無く犠牲誘電体材料を除去するステップは、犠牲誘電体材料と電荷トラップ層との間で異なるエッチング選択性を有するエッチング液が利用可能である場合に達成され得る。例えば、犠牲誘電体材料が多孔質シリコン酸化物であって、電荷トラップ層がシリコン窒化物を含有するとき、犠牲酸化物を除去でき、かつシリコン窒化物に対しては本質的に無影響であるため、ＨＦは適切な化学エッチング液になり得る。このやり方では、ある背高配線が隣接する背高配線に向かって傾いた場合でも、クラッドとして機能するそれぞれの電荷トラップ層によって、これらの背高配線は互いに電気的に絶縁される。
並列したローカルワード線の連続群（すなわち、薄膜ストレージトランジスタの連続群）の提供は、関連の非仮出願ＩＩに記載されているような、３次元垂直薄膜トランジスタメモリストリングにも適用可能であり得る。例えば、非仮出願ＩＩの図６ａおよび６ｂは、それぞれ、薄膜ストレージトランジスタの垂直ＮＯＲストリング（例えば、共有ローカルビット線としてのＮ＋ポリシリコン６５４と、左右の共有チャネルとしてのＰ－ポリシリコン層６５６と、共有ローカルソース線としてのＮ＋ポリシリコン６５５とを有する垂直ＮＯＲストリング）を開示している。このような垂直ＮＯＲストリングは、本発明による連続的な製造作業で作製できる。まず、垂直ＮＯＲストリングの隔行は、トレンチの第１のセット（例えば、隣接するワード線６２３ｐ－Ｒおよび６２３ｐ－Ｌ間のトレンチ）内に形成できる。その後、垂直ＮＯＲストリングの上述とは異なる隔行が、形成済の垂直ＮＯＲストリングの隔行間の空間に形成される。第１の垂直ＮＯＲストリング群および第２の垂直ＮＯＲストリング群に対応する電荷トラップ層は、同一である必要はない。このやり方では、垂直ＮＯＲストリングの異なる群同士は、明らかに異質のストレージ特性を有していてもよい。
上述の詳細な説明は、本発明の特定の実施形態を例示するために提供されるものであり、本発明を限定することを意図したものではなく、複数の変形および修正が、本発明の範囲内で可能である。本発明は、以下の特許請求の範囲に記載されている。

Claims (14)

  1. 第１のコンダクタおよび第２のコンダクタに関連付けられたＮＯＲメモリストリングであって、
    共通ドレイン領域および共通ソース領域を共有する第１および第２のストレージトランジスタを含み、
    前記第１のコンダクタは前記第１のストレージトランジスタのゲート電極である第１のゲート電極として機能し、前記第２のコンダクタは前記第２のストレージトランジスタのゲート電極である第２のゲート電極として機能し、
    前記第１のストレージトランジスタは、第１のチャネル領域と、前記第１のゲート電極と、前記第１のゲート電極と前記第１のチャネル領域との間に設けられる第１の電荷トラップ層を備え、前記第２のストレージトランジスタは、第２のチャネル領域と、前記第２のゲート電極と、前記第２のゲート電極と前記第２のチャネル領域との間に設けられる第２の電荷トラップ層とを備え、かつ、以下の３つの条件
    （ｉ）前記第１のコンダクタと、前記第２のコンダクタとは材料の組成が異なる、
    （ｉｉ）前記第１のストレージトランジスタの前記第１の電荷トラップ層と、前記第２のストレージトランジスタの前記第２の電荷トラップ層とは材料の組成が異なる、および
    （ｉｉｉ）前記第１のストレージトランジスタの前記第１の電荷トラップ層は前記第１のゲート電極を取り囲み、前記第２のストレージトランジスタの前記第２の電荷トラップ層は前記第２のゲート電極を取り囲んでいない、
    のなかの少なくとも１つが当てはまることを特徴とするＮＯＲメモリストリング。
  2. 請求項１に記載のＮＯＲメモリストリングであって、
    前記第１のコンダクタは、前記第２のストレージトランジスタの前記第２の電荷トラップ層の一部に隣接していることを特徴とするＮＯＲメモリストリング。
  3. 請求項１に記載のＮＯＲメモリストリングであって、
    前記第１のコンダクタは耐火金属で構成されていることを特徴とするＮＯＲメモリストリング。
  4. 請求項１に記載のＮＯＲメモリストリングであって、
    前記第１のコンダクタは、チタン、窒化チタン、窒化タンタル、タンタル、窒化タングステン、タングステン、コバルト、ヘビードープされたｐ＋ポリシリコン、ヘビードープされたｎ＋ポリシリコン、およびシリサイドからなる群から選択される材料を含むことを特徴とするＮＯＲメモリストリング。
  5. 請求項１に記載のＮＯＲメモリストリングであって、
    前記第１の電荷トラップ層が、酸化物－窒化物－酸化物の三重層を含むことを特徴とするＮＯＲメモリストリング。
  6. 請求項１に記載のＮＯＲメモリストリングであって、
    前記ＮＯＲメモリストリングは、アクティブストリップの複数の材料の層から形成され、前記第１のストレージトランジスタおよび前記第２のストレージトランジスタは、前記アクティブストリップの両側部に設けられることを特徴とするＮＯＲメモリストリング。
  7. 請求項１に記載のＮＯＲメモリストリングであって、
    前記第１および第２のストレージトランジスタはそれぞれ、半導体基板の平坦な表面上に形成された薄膜トランジスタを含むことを特徴とするＮＯＲメモリストリング。
  8. 請求項７に記載のＮＯＲメモリストリングであって、
    前記ＮＯＲメモリストリングは、３次元の半導体構造で形成された複数のＮＯＲメモリストリングの１つであることを特徴とするＮＯＲメモリストリング。
  9. 請求項８に記載のＮＯＲメモリストリングであって、
    前記半導体構造は、前記ＮＯＲメモリストリングと前記半導体基板の前記平坦な表面との間の絶縁層に設けられた第１および第２のグローバル配線コンダクタをさらに含み、
    前記第１および第２のコンダクタは、それぞれ前記第１および第２のグローバル配線コンダクタに電気的に接続されていることを特徴とするＮＯＲメモリストリング。
  10. 請求項８に記載のＮＯＲメモリストリングであって、
    前記半導体構造は、前記ＮＯＲメモリストリングの上方の絶縁層に第１および第２のグローバル配線コンダクタをさらに含み、
    前記第１および第２のコンダクタは、それぞれ前記第１および第２のグローバル配線コンダクタに電気的に接続されていることを特徴とするＮＯＲメモリストリング。
  11. 請求項８に記載のＮＯＲメモリストリングであって、
    前記半導体構造は、前記ＮＯＲメモリストリングの上方の第１の絶縁層に形成された第１のグローバル配線コンダクタと、前記ＮＯＲメモリストリングと前記半導体基板の前記平坦な表面との間に形成された第２のグローバル配線コンダクタとをさらに含み、
    前記第１および第２のコンダクタは、それぞれ前記第１および第２のグローバル配線コンダクタに電気的に接続されていることを特徴とするＮＯＲメモリストリング。
  12. 請求項１１に記載のＮＯＲメモリストリングであって、
    前記半導体構造は、前記ＮＯＲメモリストリングと前記半導体基板の前記平坦な表面との間に形成された第３のグローバル配線コンダクタをさらに含み、
    前記第３のグローバル配線コンダクタは、前記第１のコンダクタに電気的に接続されていることを特徴とするＮＯＲメモリストリング。
  13. 請求項１１に記載のＮＯＲメモリストリングであって、
    前記半導体構造は、メモリの各動作をサポートする回路を含み、前記第２のグローバル配線コンダクタは、前記回路に電気的に接続されていることを特徴とするＮＯＲメモリストリング。
  14. 請求項１に記載のＮＯＲメモリストリングであって、
    前記第１のコンダクタと前記第２のコンダクタは、前記第２のストレージトランジスタの前記第２の電荷トラップ層によって互いに電気的に絶縁されていることを特徴とするＮＯＲメモリストリング。
    7
JP2022077330A 2017-12-28 2022-05-10 超微細ピッチを有する３次元ｎｏｒ型メモリアレイ：デバイスと方法 Active JP7379586B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762611205P 2017-12-28 2017-12-28
US62/611,205 2017-12-28
US201862752092P 2018-10-29 2018-10-29
US62/752,092 2018-10-29
PCT/US2018/067338 WO2019133534A1 (en) 2017-12-28 2018-12-21 3-dimensional nor memory array with very fine pitch: device and method
JP2020535594A JP7072658B2 (ja) 2017-12-28 2018-12-21 超微細ピッチを有する３次元ｎｏｒ型メモリアレイ：デバイスと方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020535594A Division JP7072658B2 (ja) 2017-12-28 2018-12-21 超微細ピッチを有する３次元ｎｏｒ型メモリアレイ：デバイスと方法

Publications (2)

Publication Number Publication Date
JP2022106934A JP2022106934A (ja) 2022-07-20
JP7379586B2 true JP7379586B2 (ja) 2023-11-14

Family

ID=67059851

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020535594A Active JP7072658B2 (ja) 2017-12-28 2018-12-21 超微細ピッチを有する３次元ｎｏｒ型メモリアレイ：デバイスと方法
JP2022077330A Active JP7379586B2 (ja) 2017-12-28 2022-05-10 超微細ピッチを有する３次元ｎｏｒ型メモリアレイ：デバイスと方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020535594A Active JP7072658B2 (ja) 2017-12-28 2018-12-21 超微細ピッチを有する３次元ｎｏｒ型メモリアレイ：デバイスと方法

Country Status (5)

Country Link
US (4) US10622377B2 (ja)
JP (2) JP7072658B2 (ja)
KR (2) KR102457732B1 (ja)
CN (2) CN111742368B (ja)
WO (1) WO2019133534A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9892800B2 (en) 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US10121553B2 (en) 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US9842651B2 (en) 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US10608008B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions
US10692874B2 (en) 2017-06-20 2020-06-23 Sunrise Memory Corporation 3-dimensional NOR string arrays in segmented stacks
JP7203054B2 (ja) * 2017-06-20 2023-01-12 サンライズ メモリー コーポレイション ３次元ｎｏｒ型メモリアレイアーキテクチャ及びその製造方法
US10896916B2 (en) 2017-11-17 2021-01-19 Sunrise Memory Corporation Reverse memory cell
US10475812B2 (en) 2018-02-02 2019-11-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin-film transistor strings
US11751391B2 (en) 2018-07-12 2023-09-05 Sunrise Memory Corporation Methods for fabricating a 3-dimensional memory structure of nor memory strings
CN112567516A (zh) 2018-07-12 2021-03-26 日升存储公司 三维nor存储器阵列的制造方法
TWI713195B (zh) 2018-09-24 2020-12-11 美商森恩萊斯記憶體公司 三維ｎｏｒ記憶電路製程中之晶圓接合及其形成之積體電路
EP3891780A4 (en) 2018-12-07 2022-12-21 Sunrise Memory Corporation METHODS OF FORMING NETWORKS OF MULTILAYER VERTICAL NOR TYPE MEMORY CHAINS
US11670620B2 (en) 2019-01-30 2023-06-06 Sunrise Memory Corporation Device with embedded high-bandwidth, high-capacity memory using wafer bonding
CN113424319A (zh) 2019-02-11 2021-09-21 日升存储公司 垂直薄膜晶体管以及作为用于三维存储器阵列的位线连接器的应用
TWI743784B (zh) * 2019-05-17 2021-10-21 美商森恩萊斯記憶體公司 形成三維水平ｎｏｒ記憶陣列之製程
TWI747369B (zh) 2019-07-09 2021-11-21 美商森恩萊斯記憶體公司 水平反或閘記憶體串之三維陣列製程
US11917821B2 (en) 2019-07-09 2024-02-27 Sunrise Memory Corporation Process for a 3-dimensional array of horizontal nor-type memory strings
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
KR20220002508A (ko) * 2020-01-17 2022-01-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 이중 데크 3차원 nand 메모리 및 그 형성 방법
CN115362436A (zh) * 2020-02-07 2022-11-18 日升存储公司 准易失性系统级存储器
US11675500B2 (en) 2020-02-07 2023-06-13 Sunrise Memory Corporation High capacity memory circuit with low effective latency
US11561911B2 (en) 2020-02-24 2023-01-24 Sunrise Memory Corporation Channel controller for shared memory access
WO2021173209A1 (en) 2020-02-24 2021-09-02 Sunrise Memory Corporation High capacity memory module including wafer-section memory circuit
US11507301B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation Memory module implementing memory centric architecture
US11705496B2 (en) 2020-04-08 2023-07-18 Sunrise Memory Corporation Charge-trapping layer with optimized number of charge-trapping sites for fast program and erase of a memory cell in a 3-dimensional NOR memory string array
TW202220191A (zh) * 2020-07-21 2022-05-16 美商日升存儲公司 用於製造nor記憶體串之3維記憶體結構之方法
TW202205635A (zh) * 2020-07-21 2022-02-01 美商日升存儲公司 用於製造nor記憶體串之3維記憶體結構之方法
US11937424B2 (en) * 2020-08-31 2024-03-19 Sunrise Memory Corporation Thin-film storage transistors in a 3-dimensional array of nor memory strings and process for fabricating the same
US11842777B2 (en) 2020-11-17 2023-12-12 Sunrise Memory Corporation Methods for reducing disturb errors by refreshing data alongside programming or erase operations
US11848056B2 (en) 2020-12-08 2023-12-19 Sunrise Memory Corporation Quasi-volatile memory with enhanced sense amplifier operation
CN114284285B (zh) * 2021-06-02 2024-04-16 青岛昇瑞光电科技有限公司 一种nor型半导体存储器件及其制造方法
TW202310429A (zh) 2021-07-16 2023-03-01 美商日升存儲公司 薄膜鐵電電晶體的三維記憶體串陣列
CN117693190A (zh) * 2022-08-29 2024-03-12 长鑫存储技术有限公司 半导体结构的制作方法及其结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100531A (ja) 2004-09-29 2006-04-13 Renesas Technology Corp 半導体装置
US20080266960A1 (en) 2007-04-30 2008-10-30 Macronix International Co., Ltd. Non-volatile memory and manufacturing method and operating method thereof and circuit system including the non-volatile memory
JP2009301600A (ja) 2008-06-10 2009-12-24 Panasonic Corp 不揮発性半導体記憶装置および信号処理システム
JP2010010349A (ja) 2008-06-26 2010-01-14 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2010251572A (ja) 2009-04-16 2010-11-04 Toshiba Corp 不揮発性半導体記憶装置
JP2013093546A (ja) 2011-10-04 2013-05-16 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US20170092370A1 (en) 2015-09-30 2017-03-30 Eli Harari Multi-gate nor flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6754105B1 (en) * 2003-05-06 2004-06-22 Advanced Micro Devices, Inc. Trench side wall charge trapping dielectric flash memory device
KR20090079694A (ko) * 2008-01-18 2009-07-22 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
KR101527192B1 (ko) * 2008-12-10 2015-06-10 삼성전자주식회사 불휘발성 메모리 소자 및 그의 제조방법
US11854857B1 (en) * 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
KR20130088348A (ko) * 2012-01-31 2013-08-08 에스케이하이닉스 주식회사 3차원 비휘발성 메모리 소자
KR101421879B1 (ko) * 2013-01-15 2014-07-28 한양대학교 산학협력단 반도체 메모리 소자 및 그의 제조 방법
US10121553B2 (en) * 2015-09-30 2018-11-06 Sunrise Memory Corporation Capacitive-coupled non-volatile thin-film transistor NOR strings in three-dimensional arrays
US9842651B2 (en) * 2015-11-25 2017-12-12 Sunrise Memory Corporation Three-dimensional vertical NOR flash thin film transistor strings
US10608008B2 (en) * 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100531A (ja) 2004-09-29 2006-04-13 Renesas Technology Corp 半導体装置
US20080266960A1 (en) 2007-04-30 2008-10-30 Macronix International Co., Ltd. Non-volatile memory and manufacturing method and operating method thereof and circuit system including the non-volatile memory
JP2009301600A (ja) 2008-06-10 2009-12-24 Panasonic Corp 不揮発性半導体記憶装置および信号処理システム
JP2010010349A (ja) 2008-06-26 2010-01-14 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2010251572A (ja) 2009-04-16 2010-11-04 Toshiba Corp 不揮発性半導体記憶装置
JP2013093546A (ja) 2011-10-04 2013-05-16 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US20170092370A1 (en) 2015-09-30 2017-03-30 Eli Harari Multi-gate nor flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates

Also Published As

Publication number Publication date
US20200203378A1 (en) 2020-06-25
US10622377B2 (en) 2020-04-14
CN111742368B (zh) 2022-09-13
KR20220145927A (ko) 2022-10-31
CN111742368A (zh) 2020-10-02
US20190206890A1 (en) 2019-07-04
WO2019133534A1 (en) 2019-07-04
JP7072658B2 (ja) 2022-05-20
US10741584B2 (en) 2020-08-11
JP2021508946A (ja) 2021-03-11
KR20200100158A (ko) 2020-08-25
US20200303414A1 (en) 2020-09-24
CN115910160A (zh) 2023-04-04
US11069711B2 (en) 2021-07-20
US20210313348A1 (en) 2021-10-07
KR102457732B1 (ko) 2022-10-21
JP2022106934A (ja) 2022-07-20

Similar Documents

Publication Publication Date Title
JP7379586B2 (ja) 超微細ピッチを有する３次元ｎｏｒ型メモリアレイ：デバイスと方法
US11751392B2 (en) Fabrication method for a 3-dimensional NOR memory array
US20220328518A1 (en) Methods for forming multilayer horizontal nor-type thin-film memory strings
KR102411019B1 (ko) 전도성 구조체들, 전도성 구조체들을 포함하는 시스템들 및 디바이스들 및 관련 방법들
CN111211133B (zh) 使用梳状路由结构以减少金属线装载的存储器件
US9147681B2 (en) Electronic systems having substantially vertical semiconductor structures
CN108630704B (zh) 具有分层的导体的三维存储装置
CN113169041A (zh) 形成多层垂直nor型存储器串阵列的方法
US11557603B2 (en) Semiconductor devices
JP2000228509A (ja) 半導体装置
JP2006295185A (ja) メモリアレイに適した接触機構およびその製造方法
CN113437079A (zh) 存储器器件及其制造方法
US6812092B2 (en) Method for fabricating transistors having damascene formed gate contacts and self-aligned borderless bit line contacts
TW202236630A (zh) 記憶體裝置
TW202236617A (zh) 半導體裝置的製造方法
TW202339211A (zh) 包括無接面式鐵電記憶體電晶體的三維nor記憶體串的記憶體結構及製造之方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220510

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231101

R150 Certificate of patent or registration of utility model

Ref document number: 7379586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150