CN117693190A - 半导体结构的制作方法及其结构 - Google Patents

Abstract

本公开实施例涉及半导体领域，提供一种半导体结构的制作方法及半导体结构，其中，半导体结构的制作方法包括：提供基底；在基底表面形成沿第一方向间隔排布的堆叠结构及位于相邻堆叠结构之间的第一隔离层，堆叠结构包括第一层间介质层、初始有源层和第二层间介质层；刻蚀部分初始有源层，以形成第一沟槽；在第一沟槽中形成金属导电层，金属导电层与保留的初始有源层接触连接；刻蚀部分金属导电层，以形成沿第一方向和第二方向阵列排布的下电极结构；第一方向垂直于基底表面，第二方向平行于基底表面，可以提高半导体结构的性能。

Description

半导体结构的制作方法及其结构

技术领域

本公开实施例涉及半导体领域，特别涉及一种半导体结构的制作方法及其结构。

背景技术

随着半导体结构的不断发展，其关键尺寸不断减小，但由于光刻机的限制，其关键尺寸的缩小存在极限，因此如何在一片晶圆上做出更高存储密度的芯片，是众多科研工作者和半导体从业人员的研究方向。二维或平面半导体器件中，存储单元均是水平方向上排列，因此，二维或平面半导体器件的集成密度可以由单位存储单元所占据的面积决定，则二维或平面半导体器件的集成密度极大地受到形成精细图案的技术影响，使得二维或平面半导体器件的集成密度的持续增大存在极限。因而，半导体器件的发展走向三维半导体器件。

然而在三维半导体器件中，仍然在不断追求更好的性能。

发明内容

本公开实施例提供一种半导体结构的制作方法及其结构，至少可以提高半导体结构的性能。

根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制作方法，包括：提供基底；在所述基底表面形成沿第一方向间隔排布的堆叠结构及位于相邻堆叠结构之间的第一隔离层，所述堆叠结构包括第一层间介质层、初始有源层和第二层间介质层；刻蚀部分所述初始有源层，以形成第一沟槽；在所述第一沟槽中形成金属导电层，所述金属导电层与保留的所述初始有源层接触连接；刻蚀部分所述金属导电层，以形成沿所述第一方向和第二方向阵列排布的下电极结构；所述第一方向垂直于所述基底表面，所述第二方向平行于所述基底表面。

在一些实施例中，形成所述下电极结构之后还包括：刻蚀位于所述下电极结构顶面及底面的所述第一层间介质层及所述第二层间介质层，以形成第二沟槽，所述第二沟槽露出部分所述下电极结构的表面；形成电容介质层，所述电容介质层覆盖所述第二沟槽的内壁；形成上电极结构，所述上电极结构位于所述电容介质层的表面，且填充满所述第二沟槽，所述下电极结构、电容介质层及所述上电极结构构成电容。

在一些实施例中，形成所述电容介质层的步骤包括：形成覆盖所述第一隔离层侧壁的所述电容介质层，以形成在所述第一方向上共用所述电容介质层的所述电容。

在一些实施例中，形成所述下电极结构之后还包括：刻蚀剩余的所述初始有源层，以形成第三沟槽；形成氧化物半导体层，所述氧化物半导体层位于所述第三沟槽内，所述氧化物半导体层与剩余的所述金属导电层接触连接。

在一些实施例中，形成所述氧化物半导体层后，还包括：刻蚀所述氧化物半导体层及剩余的所述金属导电层，以形成第四沟槽，所述第四沟槽将所述堆叠结构沿所述第二方向间隔。

在一些实施例中，刻蚀部分所述金属导电层后，所述半导体结构的制作方法还包括：形成第二隔离层，所述第二隔离层位于沿所述第二方向排布的相邻的所述下电极结构之间；形成所述第四沟槽后，形成第三隔离层，所述第三隔离层填充满所述第四沟槽。

在一些实施例中，所述氧化物半导体层的材料包括：铟镓锌氧化物或锌锡氧化物。

在一些实施例中，形成所述氧化物半导体层后还包括：形成字线，所述字线环绕所述氧化物半导体层的表面，且所述字线沿所述第一方向或者所述第二方向中的一者延伸；形成位线，所述位线环绕所述氧化物半导体层的表面，所述位线与所述字线间隔，且所述位线沿所述第一方向或者所述第二方向中的另一者延伸。

在一些实施例中，形成所述字线的方法包括：形成第一字线，所述第一字线环绕所述氧化物半导体层的表面；形成第二字线，所述第二字线覆盖所述第一字线沿所述第二方向排布的侧壁。在一些实施例中，所述金属导电层包括：钛、镍、钨、氮化钛中其中一种或多种金属材料。

根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构，包括：基底；位于所述基底表面，沿第一方向和第二方向间隔排布的有源结构，所述第一方向垂直于所述基底表面，所述第二方向平行于所述基底表面；沿所述第一方向和所述第二方向间隔排布的下电极结构，所述下电极结构与所述有源结构接触连接；第一隔离层，所述第一隔离层位于在所述第一方向上相邻的所述有源结构之间，且所述有源结构在所述基底表面的投影与所述第一隔离层在所述基底表面的投影部分重叠。

在一些实施例中，还包括：电容介质层，所述电容介质层包括：第一侧面，所述第一侧面与所述下电极结构的顶面和底面接触连接；第二侧面，所述第二侧面与所述第一侧面正对，且与所述第一侧面间隔；第三侧面，所述第三侧面与所述第一侧面及所述第二侧面沿第三方向排布的侧壁接触连接，且所述第一侧面、所述第二侧面及所述第三侧面围成容纳空间；上电极结构，所述上电极结构与所述第一侧面、所述第二侧面及所述第三侧面接触连接，且所述上电极结构填充满所述容纳空间，所述下电极结构、所述电容介质层及所述上电极结构构成电容。

在一些实施例中，所述上电极结构在所述基底上的投影位于所述下电极结构在所述基底内的投影内。

在一些实施例中，所述有源结构的材料包括氧化物半导体。

在一些实施例中，还包括：字线，所述字线环绕所述有源结构，且所述字线沿所述第一方向或者所述第二方向中的一者延伸；位线，所述位线环绕所述有源结构，所述位线与所述字线间隔，且所述位线沿所述第一方向或者所述第二方向中的另一者延伸。

本公开实施例提供的技术方案至少具有以下优点：通过在基底表面形成沿第一方向间隔排布的堆叠结构以及位于相邻堆叠结构之间的第一隔离层，通过刻蚀堆叠结构的初始有源层以形成第一沟槽，在第一沟槽内形成金属导电层，金属导电层与保留的初始有源层接触连接，通过刻蚀部分金属导电层以形成阵列排布的下电极结构，从而可以降低半导体结构的形成工艺的工艺难度，提高半导体结构的性能。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1至图22为本公开实施例提供的一种半导体结构的制作方法各步骤对应的结构示意图。

具体实施方式

由背景技术可知，随着集成度的不断微缩，三维半导体器件仍然在不断追求更高的存储密度，更快的速度和更低的功耗。

本公开实施提供一种半导体结构的制作方法，通过在基底表面形成沿第一方向间隔的堆叠结构相邻堆叠结构之间的第一隔离层，再刻蚀初始有源层，以形成第一沟槽，并在第一沟槽内形成金属导电层，通过刻蚀金属导电层以形成阵列排布的下电极结构，通过刻蚀初始有源层并形成下电极结构的方式可以减小半导体结构的体积，提高半导体结构的空间利用率。

下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。

参考图1至图22，图1至图22为本公开实施例提供的一种半导体结构的制作方法各步骤对应的结构示意图。

参考图1及图2，其中，图1为半导体结构的俯视图，图2为沿图1中AA方向的剖视图。

具体的，提供基底100，在基底100表面形成沿第一方向X间隔排布的堆叠结构110及位于相邻堆叠结构110之间的第一隔离层120，堆叠结构110包括第一层间介质层130、初始有源层140和第二层间介质层150。

在一些实施例中，基底100为半导体材料，半导体材料包括但不限于硅衬底、锗衬底、锗硅衬底或碳化硅衬底的任一种。基底100还可以是离子掺杂衬底，掺杂离子为N型离子或者P型离子，N型离子具体可以为磷离子、砷离子或者锑离子，P型离子具体可以为硼离子、铟离子或者氟化硼离子。

在一些实例中，第一层间介质层130的材料可以与第二层间介质层150的材料相同，都可以为氧化硅等绝缘材料，通过形成第一层间介质层130和第二层间介质层150可以为后续形成位线提供基础，且还可以通过第一层间介质层130和第二层间介质层150将在第一方向X上的间隔排布的初始有源层140隔离。

初始有源层140的材料可以是碳化硅或者多晶硅半导体材料，通过形成初始有源层140可以为后续形成阵列排布的有源结构提供工艺基础。

参考图3，刻蚀部分初始有源层140，以形成第一沟槽160，通过形成第一沟槽160可以为后续形成下电极结构提供工艺基础。

在一些实施例中，刻蚀部分初始有源层140方法可以是通过采用湿法刻蚀的方式，通过堆叠结构110的侧壁对初始有源层140进行刻蚀。

参考图4，在第一沟槽160中形成金属导电层170，金属导电层170与保留的初始有源层140接触连接，金属导电层170可以作为下电极结构。

在一些实施例中，金属导电层170包括：钛、镍、钨、氮化钛中其中一种或多种金属材料，通过设置金属导电层的材料为钛、镍、钨、氮化钛中其中一种或多种可以提高金属导电层170的导电能力，从而可以提高半导体结构的传输速率，金属导电层170的材料还可以包括金属半导体。

在一些实施例中，当金属导电层170的材料为金属半导体材料时，部分金属导电层170还可以作为有源结构的漏极。

参考图5，刻蚀部分金属导电层170，以形成沿第一方向X和第二方向Y阵列排布的下电极结构180；第一方向X垂直于基底100表面，第二方向Y平行于基底100表面。通过刻蚀金属导电层170作为下电极结构180，也就说是，将部分原有的初始有源层占用的空间用来形成电容结构的一部分，从而可以减小半导体结构的体积提高半导体结构的空间利用率。

参考图6，在一些实施例中，刻蚀部分金属导电层170后，半导体结构的制作方法还可以包括：形成第二隔离层190，第二隔离层190位于沿第二方向Y排布的相邻的下电极结构180之间。通过形成第二隔离层190可以提高相邻下电极结构180之间的绝缘性，且还可以起到填充半导体结构的作用。

在一些实施例中，第二隔离层190的材料可以是氧化硅、氮化硅等绝缘材料。

参考图7至图9，在一些实施例中，形成下电极结构180之后还包括：刻蚀位于下电极结构180顶面及底面的第一层间介质层130及第二层间介质层150，以形成第二沟槽200，第二沟槽200露出部分下电极结构180的表面；形成电容介质层210，电容介质层210覆盖第二沟槽200的内壁；形成上电极结构220，上电极结构220位于电容介质层210的表面，且填充满第二沟槽200，下电极结构180、电容介质层210及上电极结构220构成电容230。通过形成第二沟槽200为形成电容介质层210及上电极结构220提供基础。通过形成电容230，并通过形成电容230的不同状态来进行数据的存储，例如电容230存储有电荷的时候可以表征半导体结构的‘1’状态，没有存储电荷的时候可以表征半导体结构的‘0’状态，其中，‘0’状态可以表征低电平，‘1’状态可以表征高电平。

在一些实施例中，可以采用湿法刻蚀的方式刻蚀第一层间介质层130及第二层间介质层150，第一层间介质层130及第二层间介质层150的材料可以相同，因此可以在同一步中，同时刻蚀位于下电极结构180顶面及底面的第二层间介质层150及第一层间介质层130，从而可以减小半导体结构的制作方法的工艺步骤，且能确保下电极结构180上方及下方的第二沟槽200的一致性。

参考图7，在一些实施例中，刻蚀第一层间介质层130及第二层间介质层150的过程中，可以仅暴露部分下电极结构180的表面，也就是说，刻蚀去除的第一层间介质层130的长度小于下电极结构180的长度，从而可以使得后续在刻蚀剩余的初始有源层140的过程中不会暴露已经形成好的电容介质层的表面，从而可以提高半导体结构的可靠性，且通过控制刻蚀的第一层间介质层130及第二层间介质层150的长度进而可以控制形成的电容介质层及上电极结构的长度，从而可以避免电容介质层与有源结构的栅极或者字线接触，从而可以提高半导体结构的可靠性。在另一些实施例中，刻蚀的第一层间介质层和第二层间介质层的长度也可以等于金属导电层的长度，从而可以提高电容介质层及上电极结构的长度，进而可以提高半导体结构的下电极结构与上电极结构的正对面积，进而可以提高半导体结构的性能。

参考图8，形成电容介质层210及上电极结构220，在一些实施例中，形成电容介质层的步骤可以包括：形成覆盖第一隔离层120侧壁的电容介质层210，以形成在第一方向X上共用电容介质层210的电容230，通过形成在第一方向X上共用电容介质层210的电容230可以减少半导体结构的工艺难度及工艺步骤，可以通过直接采用沉积的方式以形成电容介质层210，且通过形成在第一方向X上共用电容介质层210的电容230可以提高半导体结构的空间利用率。

下电极结构180的材料可以包括氮化钛、氮化钽、铜或钨等金属材料中的任一种或任意组合；电容介质层210的材料可以包括：ZrO，AlO，ZrNbO，ZrHfO，ZrAlO中的任一种或其任一组合；上电极结构220的材料包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛、硅化钛、硅化镍、硅氮化钛或者其他导电材料，或者，上电极结构220的材料也可以为导电的半导体材料，如多晶硅，锗硅等。

可以理解的是，电容230的下电极结构180与上电极结构220之间的相对面积、下电极结构180及上电极结构220之间的距离及电容介质层210的材料都可能影响电容230的容量的大小，故可以根据实际的需求设置电容230的下电极结构180与上电极结构220之间的相对面积、下电极结构180及上电极结构220之间的距离及电容介质层210的材料。

可以理解的是，图9为图8示意图对应的结构的俯视图，并未在图8对应的半导体结构的基础上有进行处理，仅是半导体结构的不同视角结构示意图。

参考图10及图11，形成下电极结构180之后还包括：刻蚀剩余的初始有源层140，以形成第三沟槽240；形成氧化物半导体层250，氧化物半导体层250位于第三沟槽240内，氧化物半导体层250与剩余的金属导电层170接触连接。通过刻蚀剩余的初始有源层140可以为后续形成氧化物半导体层250提供基础，通过形成氧化物半导体层250可以作为半导体结构的有源结构，通过氧化物半导体层250作为有源结构可以提高有源结构内载流子的迁移率及载流子的活性，从而提高半导体结构的响应速度，提高半导体结构的性能。

在一些实施例中，氧化物半导体层250的材料可以包括：铟镓锌氧化物或锌锡氧化物，通过设置氧化物半导体层的材料为铟镓锌氧化物或锌锡氧化物可以提高氧化物半导体层250的离子迁移率，从而可以提高后续氧化物半导体层250作为沟道区的性能。氧化物半导体层250的材料还可以是铟锌氧化物、铟镓硅氧化物、铟钨氧化物、铟氧化物、锡氧化物、钛氧化物、镁锌氧化物、锆铟锌氧化物、铪铟锌氧化物、锡铟锌氧化物、铝锡铟锌氧化物、硅铟锌氧化物、铝锌锡氧化物、镓锌锡氧化物、锆锌锡氧化物等其他类似的材料中的一种或者多种。

参考图12及图13，形成氧化物半导体层250之后还包括：刻蚀氧化物半导体层250及剩余的金属导电层170，以形成第四沟槽260，第四沟槽260将堆叠结构110沿第二方向Y间隔。第四沟槽260与第二隔离层190一一对应，且第四沟槽260露出第二隔离层190的端面。通过刻蚀氧化物半导体层250及剩余的金属导电层170可以形成间隔的有源结构和电容230，其中间隔排布的氧化物半导体层250作为有源结构，间隔排布的金属导电层170作为电容230的下电极结构180。

在一些实施例中，形成第四沟槽260后，形成第三隔离层270，第三隔离层270填充满第四沟槽260，通过形成第三隔离层270可以将相邻的有源结构隔离开，避免相邻的有源结构出现电连接，从而可以提高半导体结构的可靠性。

参考图14至图21，形成氧化物半导体层250之后还包括：形成字线280，字线280环绕氧化物半导体层250的表面，且字线280沿第一方向X或者第二方向Y中的一者延伸；形成位线290，位线290环绕氧化物半导体层250的表面，位线290与字线280间隔，且位线290沿第一方向X或者第二方向Y中的另一者延伸。通过形成环绕氧化物半导体层250表面的字线280可以增加字线280与氧化物半导体层250之间的接触面积，从而增加字线280对氧化物半导体层250的控制能力，通过形成环绕氧化物半导体层250的位线可以降低位线290与氧化物半导体层250之间的接触电阻，进而可以提高半导体结构的性能。

参考图14至图19，形成字线280的方法可以包括：形成第一字线281，第一字线281环绕氧化物半导体层250的表面；形成第二字线282，第二字线282覆盖第一字线281沿第二方向Y排布的侧壁。通过形成环绕氧化物半导体层250的第一字线281可以提高字线280与氧化物半导体层250的接触面积，通过形成第二字线282可以为后续形成与字线280对应连接的导电柱提供接触基础。在另一些实施例中，第一字线可以仅覆盖有源结构的部分表面，以有源结构的形状为长方体为例，第一字线可以仅覆盖有源结构顶面和底面，或者覆盖有源结构顶面、底面和与顶面及底面连接的其中一个侧面。

参考图14，刻蚀部分第一层间介质层130和第二层间介质层150，以暴露部分氧化物半导体层250的表面，从而为后形成字线提供工艺基础，剩余的第一层间介质层130和第二层间介质层150可以作为字线与电容230之间的隔离结构，从而可以避免字线与电容230直接接触，从而可以提高半导体结构的可靠性。

参考图15，形成第一字线281之前还包括：形成栅极介质层300，栅极介质层300覆盖暴露的氧化物半导体层250的表面、剩余的第一层间介质层130和第二层间介质层150的表面及第一隔离层120的表面，通过形成栅极介质层300可以避免第一字线281与氧化物半导体层250直接接触，从而可以避免半导体结构异常。

在一些实施例中，栅极介质层300的材料可以是氧化硅、氮化硅或者氧化铪等绝缘材料，可以根据栅极介质层300所需的介电常数进行选择栅极介质层300的材料。

在一些实施例中，栅极介质层300的厚度可以是8～20nm，可以理解的是，在其他条件相同的情况下，栅极介质层300的厚度越薄，半导体结构的性能也就越好，但是半导体结构的可靠性也就越低，越容易发生电流隧穿效应，相应的栅极介质层300的厚度越厚，半导体结构的可靠性也就越高，但是半导体结构的性能会下降，通过设置栅极介质层300的厚度为8～20nm，可以在提高半导体结构性能的同时保证一定的可靠性。

通过形成栅极介质层300和第一隔离层120还可以帮助氧化物半导体层250隔绝空气中的氧气和水蒸汽，从而可以提高半导体结构的可靠性。

在一些实施例中还包括：形成第一字线281，第一字线281与暴露的氧化物半导体层250正对，第一字线281与氧化物半导体层250之间还包括：栅极介质层300。

参考图16，图16为图1中沿BB方向上的剖视图，图16并未在图15的基础上有进行工艺步骤，仅是半导体结构的不同视角的剖面图。

参考图17，沿第二方向Y刻蚀堆叠结构110以形成第五沟槽310，第五沟槽310暴露第一字线281的侧壁，通过形成第五沟槽310可以为形成第二字线提供工艺基础。

参考图18，形成第二字线282，第二字线282填充满第五沟槽310。

参考图19，刻蚀第二字线282和第一隔离层120，在一些实施例中，沿第一方向X排布的第二字线282在第二方向Y上的长度依次减小，也就是说，自靠近基底100的方向朝向远离基底100的方向上，第二字线282的长度依次减小。以图示中三条第二字线282为例，将离基底100最近的第二字线282称为第一子字线，位于中间的第二字线282称为第二子字线，离基底100最远的第二字线282成为第三子字线，其中，沿第二方向上，第一子字线的长度大于第二子字线的长度大于第三子字线的长度，从而后续可以在第一子字线长于第二子字线的部分上形成导电柱，在第二子字线长于第三子字线的部分上形成导电柱，从而可以将不同字线280的信号引出，或者向不同的字线280提供相应的电信号。

参考图20，刻蚀部分第一字线281及栅极介质层300，以暴露部分氧化物半导体层250的部分表面，从而为后续形成位线提供工艺基础。

参考图21，形成位线320，通过形成位线320为半导体结构的读出数据及写入数据提供基础。

在一些实施例中，以位线320沿第一方向延伸为例，一位线320可以与多个沿第一方向排布的多个氧化物半导体层250接触连接，也就是一位线320可以向多个沿第一方向X排布的氧化物半导体层250传输信号，从而可以提高半导体结构的堆叠密度，提高半导体结构的空间利用率。

然而，可以理解的是，位线320的延伸方向与字线280的延伸方向相交，且一位线320与一字线280的交点只有一个，也就是说，通过一字线280和一位线320可以选中一氧化物半导体层250。

在一些实施例中，形成位线320之前还包括：形成第四隔离层330，第四隔离层330覆盖部分氧化物半导体层250的表面，且第四隔离层330与字线280沿第三方向Z排布的侧壁接触连接。通过形成第四隔离层330可以将位线320与字线280隔离开，从而可以避免位线320与字线280之间出现电连接，从而可以提高半导体结构可靠性。

在一些实施例中，形成第四初始隔离层，第四初始隔离层位于第一隔离层120与氧化物半导体层250之间；刻蚀第四初始隔离层，剩余第四初始隔离层作为第四隔离层330。

在一些实施例中，刻蚀第四初始隔离层的同时还包括：刻蚀第一隔离层120。形成位线320的过程中，形成的位线320还可以覆盖第一隔离层120的侧壁。

参考图1及图22，半导体结构的制作方法还包括：形成导电柱340，一导电柱340与一字线280对应连接，通过导电柱340可以通过向导电柱340提供电信号进而控制字线280的导通与断开，通过向不同的导电柱340提供信号，从而向与该导电柱340连通的字线280提供电信号，也就是说可以通过控制不同的导电柱340进而控制不同的字线280。

本公开实施例通过在基底100表面形成沿第一方向X间隔的堆叠结构110及相邻堆叠结构110之间的第一隔离层120，再刻蚀初始有源层140，以形成第一沟槽160，并在第一沟槽160内形成金属导电层170，通过刻蚀金属导电层170以形成阵列排布的下电极结构180，通过刻蚀初始有源层140并形成下电极结构180的方式可以减小半导体结构的体积，提高半导体结构的空间利用率。

本公开实施例还提供一种半导体结构，可以通过上述半导体结构的制作方法的部分步骤或者全部步骤形成，相同或者相应的部分可以参考上述实施例，以下将不再赘述，以下将参考附图对本公开实施例提供的半导体结构进行说明。

参考图1、图19、图21及图22，半导体结构包括：基底100；位于基底100表面，沿第一方向X和第二方向Y间隔排布的有源结构350，第一方向X垂直于基底100表面，第二方向Y平行于基底100表面；沿第一方向X和第二方向Y间隔排布的下电极结构180，下电极结构180与有源结构350接触连接；第一隔离层120，第一隔离层120位于在第一方向X上相邻的有源结构350之间，且有源结构350在基底100表面的投影与第一隔离层120在基底100表面的投影部分重叠。

在一些实施例中，还包括：电容介质层210，电容介质层210包括：第一侧面，第一侧面与下电极结构180的顶面和底面接触连接；第二侧面，第二侧面与第一侧面正对，且与第一侧面间隔；第三侧面，第三侧面与第一侧面及第二侧面沿第三方向排布的侧壁接触连接，且第一侧面、第二侧面及第三侧面围成容纳空间；上电极结构220，上电极结构220与第一侧面、第二侧面及第三侧面接触连接，且上电极结构220填充满容纳空间，下电极结构180、电容介质层210及上电极结构220构成电容230。换句话说，电容介质层210覆盖下电极结构180的部分表面、电容介质层210覆盖第一层间介质层130及第二层间介质层的侧壁且电容介质层210还覆盖第一隔离层120的表面，上电极结构220覆盖电容介质层210的表面，电容230的下电极结构180与上电极结构220之间的距离及电容介质层210的材料都可能影响电容230的容量大小，故可以通过根据实际的需求设置电容230的下电极结构180与上电极结构220之间的间距、下电极结构180与上电极结构220之间的正对面积以及电容介质层210的材料。

在一些实施例中，电容介质层210还可以覆盖第一隔离层120的侧壁，以形成沿第一方向X共用电容介质层210的电容230。通过设置电容介质层210覆盖第一隔离层120的侧壁可以减少半导体结构的工艺步骤，且通过设置共用电容介质层210的电容230还可以提高半导体结构的空间利用率。

在一些实施例中，上电极结构220在基底100上的投影位于下电极结构180在基底100内的投影内。换句话说，在第三方向Z上，上电极结构220的长度小于下电极结构180的长度，通过设置上电极结构220的长度小于下电极结构180的长度可以减小半导体结构的制作难度，且可以在避免在形成字线280的过程中暴露电容介质层210，从而提高半导体结构的可靠性。

在一些实施例中，有源结构350的材料可以为氧化物半导体。通过设置有源结构350的材料为氧化物半导体可以提高有源结构350内的载流子的活性，从而可以提高有源结构350内的载流子迁移率。可以理解的是，有源结构350与上述半导体结构的制作方法中的氧化物半导体层250对应。

在一些实施例中，还可以包括：字线280，字线280环绕有源结构350的表面，且字线280沿第一方向X或者第二方向Y中的一者延伸；位线320，位线320环绕有源结构350的表面，位线320与字线280间隔，且位线320沿第一方向X或者第二方向Y中的另一者延伸。通过设置字线280环绕有源结构350的表面可以控制有源结构350的导通，通过设置位线320环绕有源结构350的表面可以通过位线320实现半导体结构的读写。

在一些实施例中，半导体结构还包括：栅极介质层300，栅极介质层300位于有源结构350的表面。通过形成栅极介质层300可以避免字线280与有源结构350直接接触，从而避免半导体结构异常。

在一些实施例中，字线280包括：第一字线281和第二字线282，第一字线281环绕有源结构350设置，第二字线282覆盖第一字线281的侧壁。通过形成环绕有源结构350的第一字线281可以提高字线280与有源结构350的接触面积，通过形成第二字线282可以为后续形成与字线280对应连接的导电柱提供接触基础。

在一些实施例中，第一字线281环绕栅极介质层300的表面。

在一些实施例中，半导体结构还包括：第一层间介质层130和第二层间介质层150，通过设置第一层间介质层130和第二层间介质层150可以提高电容230和字线280的绝缘性，且还可以对半导体结构起到支撑作用，从而避免半导体结构变形，提高半导体结构的可靠性。

在一些实施例中，半导体结构还可以包括：第三隔离层270，第三隔离层270位于在第二方向Y上相邻的有源结构350之间，通过第三隔离层270可以将相邻的有源结构350隔离开，避免相邻的有源结构350出现电连接，从而可以提高半导体结构的可靠性。

在一些实施例中，半导体结构还可以包括：第四隔离层330，第四隔离层330覆盖部分有源结构350的表面，且第四隔离层330与字线280沿第三方向Z排布的侧壁接触连接。通过形成第四隔离层330可以将位线320与字线280隔离开，从而可以避免位线320与字线280之间出现电连接，从而可以提高半导体结构可靠性。

在一些实施例中，半导体结构还可以包括：导电柱340，一导电柱340与一字线280对应连接，通过导电柱340可以通过向导电柱340提供电信号进而控制字线280的导通与断开，通过向不同的导电柱340提供信号，从而向与该导电柱340连通的字线280提供电信号，也就是说可以通过控制不同的导电柱340进而控制不同的字线280。

本公开实施例通过设置有源结构350位于基底100表面，通过设置下电极结构180与有源结构350接触连接，通过设置位于相邻有源结构350之间的第一隔离层120，且有源结构350在基底100表面的投影与第一隔离层120在基底100表面的投影部分重叠，也就是说，有源结构350的长度小于第一隔离层120，从而可以缩小半导体结构的体积，提高半导体结构的空间利用率。

本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。

Claims (15)

1.一种半导体结构的制作方法，其特征在于，包括：

提供基底；

在所述基底表面形成沿第一方向间隔排布的堆叠结构及位于相邻堆叠结构之间的第一隔离层，所述堆叠结构包括第一层间介质层、初始有源层和第二层间介质层；

刻蚀部分所述初始有源层，以形成第一沟槽；

在所述第一沟槽中形成金属导电层，所述金属导电层与保留的所述初始有源层接触连接；

刻蚀部分所述金属导电层，以形成沿所述第一方向和第二方向阵列排布的下电极结构；

所述第一方向垂直于所述基底表面，所述第二方向平行于所述基底表面。

2.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述下电极结构之后还包括：

刻蚀位于所述下电极结构顶面及底面的所述第一层间介质层及所述第二层间介质层，以形成第二沟槽，所述第二沟槽露出部分所述下电极结构的表面；

形成电容介质层，所述电容介质层覆盖所述第二沟槽的内壁；

形成上电极结构，所述上电极结构位于所述电容介质层的表面，且填充满所述第二沟槽，所述下电极结构、电容介质层及所述上电极结构构成电容。

3.根据权利要求2所述的半导体结构的制作方法，其特征在于，形成所述电容介质层的步骤包括：形成覆盖所述第一隔离层侧壁的所述电容介质层，以形成在所述第一方向上共用所述电容介质层的所述电容。

4.根据权利要求1所述的半导体结构的制作方法，其特征在于，形成所述下电极结构之后还包括：

刻蚀剩余的所述初始有源层，以形成第三沟槽；

形成氧化物半导体层，所述氧化物半导体层位于所述第三沟槽内，所述氧化物半导体层与剩余的所述金属导电层接触连接。

5.根据权利要求4所述的半导体结构的制作方法，其特征在于，形成所述氧化物半导体层后，还包括：

刻蚀所述氧化物半导体层及剩余的所述金属导电层，以形成第四沟槽，所述第四沟槽将所述堆叠结构沿所述第二方向间隔。

6.根据权利要求5所述的半导体结构的制作方法，其特征在于，刻蚀部分所述金属导电层后，所述半导体结构的制作方法还包括：形成第二隔离层，所述第二隔离层位于沿所述第二方向排布的相邻的所述下电极结构之间；

形成所述第四沟槽后，形成第三隔离层，所述第三隔离层填充满所述第四沟槽。

7.根据权利要求4所述的半导体结构的制作方法，其特征在于，所述氧化物半导体层的材料包括：铟镓锌氧化物或锌锡氧化物。

8.根据权利要求4所述的半导体结构的制作方法，其特征在于，形成所述氧化物半导体层后还包括：形成字线，所述字线环绕所述氧化物半导体层的表面，且所述字线沿所述第一方向或者所述第二方向中的一者延伸；

形成位线，所述位线环绕所述氧化物半导体层的表面，所述位线与所述字线间隔，且所述位线沿所述第一方向或者所述第二方向中的另一者延伸。

9.根据权利要求8所述的半导体结构的制作方法，其特征在于，形成所述字线的方法包括：

形成第一字线，所述第一字线环绕所述氧化物半导体层的表面；

形成第二字线，所述第二字线覆盖所述第一字线沿所述第二方向排布的侧壁。

10.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述金属导电层包括：钛、镍、钨、氮化钛中其中一种或多种金属材料。

11.一种半导体结构，其特征在于，包括：

基底；

位于所述基底表面，沿第一方向和第二方向间隔排布的有源结构，所述第一方向垂直于所述基底表面，所述第二方向平行于所述基底表面；

沿所述第一方向和所述第二方向间隔排布的下电极结构，所述下电极结构与所述有源结构接触连接；

第一隔离层，所述第一隔离层位于在所述第一方向上相邻的所述有源结构之间，且所述有源结构在所述基底表面的投影与所述第一隔离层在所述基底表面的投影部分重叠。

12.根据权利要求11所述的半导体结构，其特征在于，还包括：电容介质层，所述电容介质层包括：第一侧面，所述第一侧面与所述下电极结构的顶面和底面接触连接；第二侧面，所述第二侧面与所述第一侧面正对，且与所述第一侧面间隔；第三侧面，所述第三侧面与所述第一侧面及所述第二侧面沿第三方向排布的侧壁接触连接，且所述第一侧面、所述第二侧面及所述第三侧面围成容纳空间；

上电极结构，所述上电极结构与所述第一侧面、所述第二侧面及所述第三侧面接触连接，且所述上电极结构填充满所述容纳空间，所述下电极结构、所述电容介质层及所述上电极结构构成电容。

13.根据权利要求12所述的半导体结构，其特征在于，所述上电极结构在所述基底上的投影位于所述下电极结构在所述基底内的投影内。

14.根据权利要求11所述的半导体结构，其特征在于，所述有源结构的材料包括氧化物半导体。

15.根据权利要求11所述的半导体结构，其特征在于，还包括：字线，所述字线环绕所述有源结构，且所述字线沿所述第一方向或者所述第二方向中的一者延伸；

位线，所述位线环绕所述有源结构，所述位线与所述字线间隔，且所述位线沿所述第一方向或者所述第二方向中的另一者延伸。