JP7203482B2 - 電子部品装置の製造方法 - Google Patents

電子部品装置の製造方法 Download PDF

Info

Publication number
JP7203482B2
JP7203482B2 JP2016165910A JP2016165910A JP7203482B2 JP 7203482 B2 JP7203482 B2 JP 7203482B2 JP 2016165910 A JP2016165910 A JP 2016165910A JP 2016165910 A JP2016165910 A JP 2016165910A JP 7203482 B2 JP7203482 B2 JP 7203482B2
Authority
JP
Japan
Prior art keywords
electronic component
substrate
underfill material
manufacturing
bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016165910A
Other languages
English (en)
Other versions
JP2017045994A (ja
Inventor
薫平 山田
裕太 小関
大輔 藤本
仁 小野関
直也 鈴木
宏 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corporation
Showa Denko Materials Co Ltd
Original Assignee
Resonac Corporation
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Resonac Corporation, Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Resonac Corporation
Publication of JP2017045994A publication Critical patent/JP2017045994A/ja
Priority to JP2021179664A priority Critical patent/JP2022009940A/ja
Application granted granted Critical
Publication of JP7203482B2 publication Critical patent/JP7203482B2/ja
Priority to JP2023184271A priority patent/JP2023175042A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L21/00—Compositions of unspecified rubbers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75313—Removable bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/7532—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • General Physics & Mathematics (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Materials Engineering (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、電子部品装置の製造方法に関する。
半導体素子等の電子部品は、外部環境から保護して各種信頼性を確保し、基板への実装を容易にするため、一般にパッケージに内蔵される。パッケージには種々の形態があり、一般には低圧トランスファ成形法で封止したパッケージが広く用いられている。このパッケージは、金属製リードフレームに形成されたタブに電子部品を固着し、電子部品表面の電極とインナーリードとを金ワイヤで電気的に接続し、電子部品、金ワイヤ、及びリードフレームの一部をエポキシ樹脂組成物で封止して製造される。
このような樹脂封止型のパッケージは、電子部品のサイズに比べてパッケージの外形が大きい。そのため、高密度実装の観点から、パッケージ形態はピン挿入型から表面実装型へと移行しつつあり、小型化及び薄型化が積極的に進められている。しかし、金属製リードフレームに電子部品を搭載し、ワイヤボンディングしたものを樹脂で封止する構造を採用する以上、実装効率を高めるには限界がある。
そこで、近年は、パッケージ用基板に電子部品を搭載する方法として、実装効率のほか電気特性及び多ピン化対応に優れるフリップチップ実装の採用が増えている。フリップチップ実装は、表面にバンプを形成したベアチップを、バンプを介して基板にフェイスダウンで実装するものである。
例えば、ＣＯＢ（Chip on Board）、ハイブリッドＩＣ（Integrated Circuit）、モジュール、カード等の分野では、一部の電子部品を高密度実装するため、フリップチップ実装が採用されている。最近では、電子部品の高集積化、高機能化、多ピン化、システム化、高速化、低コスト化等に対応するため、ＣＳＰ（Chip Scale Package）と称される種々の小型パッケージが開発されており、フリップチップ実装が採用されている。端子がエリアアレイ状に配置された最近の表面実装型パッケージにおいても、フリップチップ実装が採用されている。
ところで、フリップチップ実装を行う場合、電子部品と基板とはそれぞれ熱膨張係数が異なり、加熱により接合部に熱応力が発生するため、接続信頼性の確保が重要な課題である。また、ベアチップは回路形成面が充分に保護されていないため、水分及びイオン性不純物が浸入しやすく、耐湿信頼性の確保も重要な課題である。これらの課題への対策として、電子部品と基板との間隙にアンダーフィル材を介在させ、加熱等により硬化させて接合部の補強及び素子の保護を図ることが通常行われている。
電子部品と基板との間隙にアンダーフィル材を介在させる方法には、後入れ型、先付与型等の種々の方式がある。中でも、ＣＳＰの小型化及び薄肉化に伴い、電子部品と基板との接合と、接合部の補強とを目的とした、先付与型のアンダーフィル材を用いた方法が注目を集めている（例えば、特許文献１参照）。
特開２０１３－２１９２８５号公報
一般に、先付与型のアンダーフィル材を用いたパッケージ実装では、電子部品と基板との間へのアンダーフィル材の付与及びアンダーフィル材の加熱硬化が行われる。現在、この方式のパッケージ実装では、一パッケージごとに電子部品を加熱し、アンダーフィル材を硬化させている。そのため、現行の先付与型のアンダーフィル材を用いたパッケージ実装は、非常に生産効率が悪く、生産効率の向上が重要な課題になっている。
かかる状況を解決するため、あらかじめ複数の電子部品と基板との間へアンダーフィル材を付与しておき、これらの電子部品と基板とを加熱用部材により一括して加熱することで、複数の電子部品装置を一括して製造する方式が考えられてきた。この方式を用いれば、先付与型のアンダーフィル材を用いた電子部品装置の生産効率は向上すると考えられる。しかし、この方式では、電子部品装置の接続不良が多く発生してしまい、歩留まりが低下するという課題があった。
本発明は、かかる状況に鑑みなされたものであり、複数の電子部品装置を一括して製造する場合であっても歩留まりを向上させることが可能な電子部品装置の製造方法、及びその製造方法により製造される電子部品装置を提供することを課題とする。
上記課題を解決するための具体的な手段には、以下の実施態様が含まれる。
＜１＞ 電子部品と基板とが複数のバンプを介して接触した状態で、片面又は両面に離型層を有する緩衝シートを介して加熱用部材により前記電子部品を加熱することによって、前記電子部品と前記基板とを前記バンプを介して接合する加熱工程を有する、電子部品装置の製造方法。
＜２＞ 前記緩衝シートは、前記離型層が前記電子部品と接するように配置される、＜１＞に記載の電子部品装置の製造方法。
＜３＞ 前記電子部品における前記基板と対向する面及び前記基板における前記電子部品と対向する面からなる群より選択される少なくとも一方に、アンダーフィル材を付与する付与工程を更に有する、＜１＞又は＜２＞に記載の電子部品装置の製造方法。
＜４＞ 前記加熱工程において、それぞれ複数の前記電子部品と前記基板とを一括して加熱する、＜１＞～＜３＞のいずれか１項に記載の電子部品装置の製造方法。
＜５＞ 前記加熱工程において、前記基板の温度が２５℃～２００℃であり、前記電子部品の温度が２３０℃～３００℃である、＜１＞～＜４＞のいずれか１項に記載の電子部品装置の製造方法。
＜６＞ 電子部品装置における前記電子部品と前記基板との平均距離が５０μｍ以下であり、前記バンプ間の平均距離が２００μｍ以下である、＜１＞～＜５＞のいずれか１項に記載の電子部品装置の製造方法。
＜７＞ 基板と、アンダーフィル材の硬化物と、電子部品とがこの順に配置され、前記基板と前記電子部品とが複数のバンプを介して接合され、且つ、前記アンダーフィル材の硬化物が前記基板と前記電子部品との間隙を充填している、＜１＞～＜６＞のいずれか１項に記載の電子部品装置の製造方法によって得られる電子部品装置。
本発明によれば、複数の電子部品装置を一括して製造する場合であっても歩留まりを向上させることが可能な電子部品装置の製造方法、及びその製造方法により製造される電子部品装置を提供することができる。
本実施形態の電子部品装置の製造方法の製造工程を示す概略図である。 本実施形態の電子部品装置の製造方法の製造工程を示す概略図である。 本実施形態の電子部品装置の製造方法の製造工程を示す概略図である。
以下、本発明の実施形態について説明する。但し、本発明は以下の実施形態に限定されるものではない。以下の実施形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合を除き、必須ではない。数値及びその範囲についても同様であり、本発明を制限するものではない。
本明細書において「工程」との語には、他の工程から独立した工程に加え、他の工程と明確に区別できない場合であってもその工程の目的が達成されれば、当該工程も含まれる。
本明細書において「～」を用いて示された数値範囲には、「～」の前後に記載される数値がそれぞれ最小値及び最大値として含まれる。
本明細書中に段階的に記載されている数値範囲において、一つの数値範囲で記載された上限値又は下限値は、他の段階的な記載の数値範囲の上限値又は下限値に置き換えてもよい。また、本明細書中に記載されている数値範囲において、その数値範囲の上限値又は下限値は、実施例に示されている値に置き換えてもよい。
本明細書において「層」との語には、当該層が存在する領域を観察したときに、当該領域の全体に形成されている場合に加え、当該領域の一部にのみ形成されている場合も含まれる。
本明細書において「平均厚み」及び「平均距離」とは、任意に選択した３点での測定値の算術平均値を意味する。
＜電子部品装置の製造方法＞
本実施形態の電子部品装置の製造方法は、電子部品と基板とが複数のバンプを介して接触した状態で、片面又は両面に離型層を有する緩衝シートを介して加熱用部材により電子部品を加熱することによって、電子部品と基板とをバンプを介して接合する加熱工程を有する。
なお、本明細書において「接合」とは、電子部品と基板とがバンプを介して電気的に接続することを意味する。
先付与型のアンダーフィル材を用いる場合、本実施形態の製造方法は、電子部品における基板と対向する面及び基板における電子部品と対向する面からなる群より選択される少なくとも一方に、アンダーフィル材を付与する付与工程を更に有することが好ましい。また、先付与型のアンダーフィル材を用いる場合、本実施形態の製造方法は、電子部品と基板とが複数のバンプを介して対向した状態で加圧して、電子部品と基板との間隙にアンダーフィル材を充填し、且つ、電子部品と基板とをバンプを介して接触させる加圧工程を更に有することがより好ましい。
ここで、先付与型のアンダーフィル材を用いて電子部品装置を製造する従来の製造方法は、例えば、以下のとおりである。まず、電子部品と基板との間にアンダーフィル材を付与し、電子部品と基板とが複数のバンプを介して対向した状態で加圧して、電子部品と基板との間隙にアンダーフィル材を充填し、且つ、電子部品と基板とをバンプを介して接触させる。次いで、加熱用部材により電子部品を加熱することによって、電子部品と基板とをバンプを介して接合し、且つ、アンダーフィル材を硬化させる。
このような従来の製造方法では、複数の電子部品装置を一括して製造する場合、加熱用部材との接触状態が電子部品間でばらつき、実装時の荷重が不均一になる結果、電子部品装置の接続不良が多く発生し、歩留まりが低下することがあり、また、過荷重の生じた箇所では電子部品が破損する懸念がある。また、荷重の不均一さが電子部品装置の接続不良を発生させるほどではない場合であっても、不充分な接続形状は電子部品装置の信頼性低下の一因となる。
この点、本実施形態の製造方法によれば、複数の電子部品装置を一括して製造する場合であっても、歩留まりを向上させることができる。この理由は、以下のように考えることができる。
本実施形態の製造方法では、加熱時に電子部品と加熱用部材との間に緩衝シートを介在させている。電子部品と加熱用部材との間に緩衝シートが介在することにより、電子部品と加熱用部材との接触状態のばらつきが低減し、荷重の不均一さが緩和される結果、歩留まりが向上すると考えられる。また、緩衝シートは片面又は両面に離型層を有するため、電子部品及び加熱用部材の少なくとも一方と緩衝シートとの接着が抑えられ、作業効率が向上し得る。
なお、離型層は、緩衝シートの主面の全面に設けられていても一部に設けられていてもよい。電子部品及び加熱用部材の少なくとも一方と緩衝シートとの接着を抑える観点から、離型層は、電子部品及び加熱用部材の少なくとも一方と接する箇所の少なくとも一部に設けられていることが好ましく、全面に設けられていることがより好ましい。
以下、先付与型のアンダーフィル材を用いる場合における本実施形態の製造方法について、詳細に説明する。
（付与工程）
付与工程では、電子部品における基板と対向する面及び基板における電子部品と対向する面からなる群より選択される少なくとも一方に、アンダーフィル材を付与する。付与工程の具体的な方法は特に制限されず、基板のみにアンダーフィル材を付与しても、電子部品のみにアンダーフィル材を付与しても、両方にアンダーフィル材を付与してもよい。生産性の観点から、電子部品のみにアンダーフィル材を付与する方法が好ましい。
基板の種類は特に制限されない。基板の一例としては、例えば、ＦＲ４、ＦＲ５等の繊維基材を含む有機基板、繊維基材を含まないビルドアップ型の有機基板、ポリイミド、ポリエステル等の有機フィルム、及びセラミック、ガラス、シリコン等の無機材料を含む基材に、接続用の電極を含む導体配線が形成された配線板を挙げることができる。基板には、セミアディティブ法、サブトラクティブ法等の手法により、回路、基板電極等が形成されていてもよい。
また、基板の他の例としては、シリコンウェハを挙げることができる。シリコンウェハは、表面に接続用の電極を含む導体配線が形成されたものであってもよい。また、シリコンウェハは、貫通電極（シリコン貫通電極；ＴＳＶ（Through Silicon Via））が形成されたものであってもよい。
電子部品の種類は特に制限されず、樹脂等によってパッケージングされていないダイ（チップ）そのもの、樹脂等によってパッケージングされているＣＳＰ、ＢＧＡ（Ball Grid Array）等と呼ばれている半導体パッケージなどを挙げることができる。
電子部品は、複数のダイを厚み方向に配置する構成であってもよく、加熱工程において複数のダイが貫通電極（ＴＳＶ）によって接続される構成であってもよい。このとき、ダイの片面又は両面にアンダーフィル材を付与してもよい。
バンプの材質は特に制限されず、はんだ等の通常使用される材質から選択することができる。バンプは、金属ポストとはんだとの組み合わせであってもよい。環境問題及び安全性の観点から、バンプには、Ｃｕ又はＡｕのほか、Ａｇ－Ｃｕ系はんだ、Ｓｎ－Ｃｕ系はんだ、Ｓｎ－Ｂｉ系はんだ等の無鉛はんだを使用してもよい。バンプは、電子部品側に形成されていても、基板側に形成されていてもよい。
アンダーフィル材としては、従来使用されているアンダーフィル材を使用することができる。例えば、特開２０１３－１５１６４２号公報、特開２０１３－２１９２８５号公報、特開２０１５－０３２６３７号公報、特開２０１５－０３２６３８号公報、特開２０１５－０８３６３３号公報、及び特開２０１５－０８３６３４号公報に記載されているアンダーフィル材を使用することができる。
なお、隣接する接続部間のピッチは、より狭くなる（狭ピッチ化する）傾向にあるため、接続信頼性の観点から、アンダーフィル材としては導電性粒子を含有しないものが好ましい。
アンダーフィル材の形状は特に制限されず、フィルム状であっても、液状であってもよい。加圧工程における電子部品と基板との面方向での位置ずれを抑制する観点から、アンダーフィル材の形状は、フィルム状であることが好ましい。
アンダーフィル材を電子部品又は基板の上に付与する方法は特に制限されない。
アンダーフィル材が液状の場合、付与方法としては、例えば、スクリーン印刷法、及びエアーディスペンサー、ジェットディスペンサー、オーガータイプディスペンサー等のディスペンサーを用いる方法が挙げられる。
アンダーフィル材がフィルム状の場合、付与方法としては、ダイアフラム方式のラミネータ、ロール方式のラミネータ等を用いる方法が挙げられる。
アンダーフィル材を電子部品又は基板に付与する際の形状は特に制限されない。
液状のアンダーフィル材を基板の上に付与する場合は、例えば、電子部品の搭載位置の全体に付与する方法、電子部品の搭載位置に対応する四角形の対角線に沿った２本の線からなるクロス形状に付与する方法、クロス形状に更にクロス形状を４５°ずらして重ねた米字形状に付与する方法、及び電子部品の搭載位置の中心に一点で付与する方法が挙げられる。信頼性の観点からアンダーフィル材のクリーピング等を抑制するためには、クロス形状又は米字形状で付与することが好ましい。基板に基板電極が設けられている場合は、基板電極が設けられた箇所を含む電子部品の搭載位置にアンダーフィル材を付与することが好ましい。
フィルム状のアンダーフィル材を電子部品又は基板の上に付与する場合は、電子部品における基板と対向する面の全体、又は電子部品の搭載位置の全体に付与することが望ましい。
アンダーフィル材を基板又は電子部品の上に付与する際の温度は、アンダーフィル材の性質等に応じて選択することができる。フィルム状のアンダーフィル材をダイアフラム方式のラミネータにより電子部品に付与する場合には、アンダーフィル材及び電子部品表面の温度を、例えば、それぞれ５０℃～１００℃とすることが好ましく、ラミネート時のボイド巻き込みを抑制する観点からは、それぞれ７０℃～９０℃とすることがより好ましく、それぞれ８０℃付近とすることが更に好ましい。
（加圧工程）
加圧工程では、電子部品と基板とが複数のバンプを介して対向した状態で加圧して、電子部品と基板との間隙にアンダーフィル材を充填し、且つ、電子部品と基板とをバンプを介して接触させる。
加圧工程におけるアンダーフィル材の温度（以下、「充填温度」ともいう。）は、アンダーフィル材の硬化温度未満であることが好ましい。例えば、アンダーフィル材の充填温度は、２００℃未満であることが好ましい。アンダーフィル材の充填温度を２００℃未満とすることで、加圧によりアンダーフィル材を電子部品と基板との間隙に充填する際に、アンダーフィル材の増粘が抑えられ、アンダーフィル材の流動性が充分なものとなり、接続が確保されやすく、且つ、ボイドの発生を避けることができる傾向にある。
アンダーフィル材の充填温度の下限は特に制限されない。樹脂の低粘度化の観点からは、アンダーフィル材の充填温度は、例えば、３０℃以上であることが好ましく、５０℃以上であることがより好ましく、８０℃以上であることが更に好ましい。
アンダーフィル材の充填温度を調節する具体的な方法は特に制限されない。例えば、電子部品及び基板の少なくとも一方の温度を充填温度に調節してアンダーフィル材に接触させる方法を挙げることができる。
加圧工程において付与される圧力の大きさは、一般的なフリップチップの実装工程と同様に、バンプの数又は高さのばらつき、加圧によるバンプ又はバンプを受ける基板上の配線の変形量等を考慮して設定することができる。具体的には、例えば、バンプ１個あたりが受ける荷重が１ｇ～１０ｇ程度になるように設定することが好ましい。また、例えば、１チップあたりに掛かる荷重が１０Ｎ～１００Ｎ程度になるように設定することが好ましい。
（加熱工程）
加熱工程では、電子部品と基板とが複数のバンプを介して接触した状態で、片面又は両面に離型層を有する緩衝シートを介して加熱用部材により電子部品を加熱することによって、電子部品と基板とをバンプを介して接合する。この加熱工程において、アンダーフィル材が硬化する。緩衝シートが熱硬化性シートである場合には、この加熱工程において、緩衝シートも硬化する。
緩衝シートは、片面のみに離型層を有していてもよく、両面に離型層を有していてもよい。緩衝シートが片面のみに離型層を有する場合、緩衝シートは、離型層が電子部品と接するように配置してもよく、離型層が加熱用部材と接するように配置してもよい。染み出したアンダーフィル材によって電子部品と緩衝シートとが接着するのを防ぐ観点からは、緩衝シートは、離型層が電子部品と接するように配置することが好ましい。
加熱工程は、電子部品と基板とのバンプを介した接続を確保する観点から、バンプの融点以上の温度で行われることが好ましい。すなわち、バンプと基板上の配線等との金属接合が形成される温度で行われることが好ましい。例えば、バンプがはんだバンプである場合、加熱工程は、２３０℃以上の温度で行われることが好ましい。アンダーフィル材の耐熱性の観点からは、加熱工程は、例えば、３２０℃以下の温度で行われることが好ましく、３００℃以下の温度で行われることがより好ましい。
なお、はんだ接合による接続手法は、導電性粒子を用いた接続手法等と比べ高温を必要とする一方、高い接続信頼性を有しているため、接続部の数がより増加した場合、及び隣接する接続部間のピッチがより狭くなった場合にも対応可能である。このようなはんだ接合による高温実装を実現するため、緩衝シートとしては、２００℃以上の高温実装可能な耐熱性を有することが好ましい。
加熱工程における基板の温度及び電子部品の温度は、例えば、それぞれ２５℃～２００℃及び２３０℃～３００℃の範囲内であることが好ましい。
加熱工程における電子部品及び基板の数は特に制限されない。生産効率の観点からは、それぞれ複数の電子部品及び基板を一括して加熱することが好ましい。複数の電子部品及び基板を一括して加熱する場合、電子部品ごとに緩衝シートを配置しても、１枚の緩衝シートを複数の電子部品に架け渡してもよく、１枚の緩衝シートを複数の電子部品に架け渡すことが好ましい。一括して加熱する電子部品及び基板の数は、例えば、それぞれ２個以上であることが好ましく、それぞれ３個以上であることがより好ましく、それぞれ５個以上であることが更に好ましい。本実施形態の製造方法による効果は、一括して加熱する電子部品及び基板の数が多いほど顕著である。
加熱工程は、生産効率の観点からは、短時間で行われることが好ましい。具体的には、例えば、昇温速度が５℃／秒以上であることが好ましく、１０℃／秒以上であることがより好ましく、１５℃／秒以上であることが更に好ましい。加熱時間は、バンプを構成する材料の種類により異なるが、生産効率の観点からは、短時間であるほど好ましい。バンプがはんだバンプである場合、加熱時間は、例えば、３０秒以下であることが好ましく、２０秒以下であることがより好ましく、１０秒以下であることが更に好ましい。Ｃｕ－Ｃｕ又はＣｕ－Ａｕの金属接合の場合は、加熱時間は、例えば、３０秒以下であることが好ましい。
以下、図面を参照しながら本実施形態の製造方法の一例について説明する。以下の製造方法においては、電子部品における基板と対向する面にアンダーフィル材を付与し、片面に離型層を有する緩衝シートを電子部品の上部に被覆し、電子部品と基板とを接合する態様について説明する。バンプは電子部品側に設けられており、当該バンプを介して電子部品と基板とが接合される。また、加熱工程では、それぞれ３個の電子部品及び基板を一括して加熱する。但し、本発明はこれらの態様に限定されるものではない。
まず、図１Ａに示すように、半導体チップ（電子部品）１のはんだバンプ２の設けられた側（基板５の接続パッド４と対向する側）の面に、アンダーフィル材３を付与する（付与工程）。
次いで、図１Ｂに示すように、半導体チップ１と基板５とをはんだバンプ２を介して対向させる。そして、半導体チップ１の上から加圧用部材６で加圧して、半導体チップ１と基板５との間隙にアンダーフィル材３を充填し、且つ、半導体チップ１と基板５の接続パッド４とをはんだバンプ２を介して接触させる（加圧工程）。
次いで、図１Ｃに示すように、半導体チップ１と基板５の接続パッド４とがはんだバンプ２を介して接触している状態で、半導体チップ１の上に、緩衝シート７を離型層（図示せず）が半導体チップ１側となるように重ねる。そして、緩衝シート７を介して半導体チップ１に加熱用部材８を押し付け、半導体チップ１と基板５の接続パッド４とをはんだバンプ２を介して接合し、且つ、アンダーフィル材３を硬化させる（加熱工程）。
以上の工程を経ることで、電子部品装置が製造される。
＜電子部品装置＞
本実施形態の電子部品装置は、基板と、アンダーフィル材の硬化物と、電子部品とがこの順に配置され、基板と電子部品とが複数のバンプを介して接合され、且つ、アンダーフィル材の硬化物が基板と電子部品との間隙を充填している。本実施形態の電子部品装置は、前述した本実施形態の製造方法により製造される。本実施形態の電子部品装置は、電子部品と基板との接続性が良好であり、信頼性に優れる。
本実施形態の製造方法の効果は、電子部品と基板との間の距離及びバンプ間の距離が小さい電子部品装置を製造する場合に特に顕著である。具体的には、本実施形態の電子部品装置における電子部品と基板との間の平均距離は、例えば、５０μｍ以下であることが好ましく、４０μｍ以下であることがより好ましく、３０μｍ以下であることが更に好ましい。また、本実施形態の電子部品装置におけるバンプ間の平均距離は、例えば、２００μｍ以下であることが好ましく、１５０μｍ以下であることがより好ましく、１００μｍ以下であることが更に好ましく、８０μｍ以下であることが特に好ましい。
＜緩衝シート＞
本実施形態の製造方法で用いられる緩衝シートは、特に制限されず、金属箔、熱可塑性シート、熱硬化性シート等の箔又はシートに離型層を形成したものが挙げられる。電子部品の形状への追従性の観点から、熱可塑性シート及び熱硬化性シートを用いることが好ましく、熱硬化性シートを用いることがより好ましい。熱硬化性シートは、加熱工程において、電子部品の形状に追従して変形した後に硬化し得るため、複数の電子部品装置を一括して製造する場合であっても、荷重の不均一さがより低減され、歩留まりがより向上する傾向にある。
熱硬化性シートを用いる場合、熱硬化性シートは、片面又は両面に支持体を有していてもよい。本実施形態では、電子部品と加熱用部材との間に緩衝シートを介在させるため、熱硬化性シートの両面に支持体を有することが好ましい。支持体としては、例えば、銅箔及び樹脂フィルム（ポリイミドフィルム等）が挙げられる。
熱硬化性シートの作製方法は特に制限されない。例えば、熱硬化性化合物と、熱重合開始剤又は硬化剤と、溶剤とを含有するワニス状の組成物を支持体上に塗工し、乾燥してシート化することにより、熱硬化性シートを得ることができる。また、液状の熱硬化性化合物と、熱重合開始剤又は硬化剤と、光重合開始剤とを含有する組成物を支持体上に塗工し、露光してシート化することによっても、熱硬化性シートを得ることができる。或いは、固形状の熱硬化性化合物を熱により溶融させた状態で支持体上に塗工してシート化することによっても、熱硬化性シートを得ることができる。
熱硬化性化合物としては、例えば、（メタ）アクリレート化合物、エポキシ化合物、ビスマレイミド化合物、シアネート化合物、及びフェノール化合物が挙げられる。中でも、熱硬化性化合物を含有する組成物の粘度及び硬化物の熱膨張率の観点から、（メタ）アクリレート化合物、エポキシ化合物、ビスマレイミド化合物、及びフェノール化合物からなる群より選択される少なくとも１種が好ましく、（メタ）アクリレート化合物、エポキシ化合物、及びビスマレイミド化合物からなる群より選択される少なくとも１種がより好ましい。これらの熱硬化性化合物は、１種を単独で用いてもよく、２種以上を併用してもよい。
なお、本明細書において「（メタ）アクリレート」とは、アクリレート又はメタクリレートを意味する。
支持体上への塗工は、公知の方法により実施することができる。具体的には、コンマコート、ダイコート、リップコート、グラビアコート等の方法が挙げられる。
離型層の形成に用いられる離型剤としては、フッ素系離型剤、シリコーン系離型剤等が挙げられる。また、熱硬化タイプの離型剤は、耐熱性に優れ、電子部品等への転写が抑制されるため好ましい。
フッ素系離型剤の市販品としては、例えば、ＡＧＣセイミケミカル（株）製の「ＭＲ Ｆ－６７５８－ＡＬ」が挙げられる。
シリコーン系離型剤の市販品としては、例えば、信越化学工業（株）製の「ＫＦ－９６５」が挙げられる。
熱硬化タイプの離型剤としては、例えば、アルキド樹脂とメラミン樹脂とを含有する離型剤が挙げられる。市販品としては、例えば、日立化成（株）製の「テスファイン３０３」、「テスファイン３１９」、及び「ＴＡ３１－２０９Ｅ」が挙げられる。
緩衝シートの平均厚みは、複数の電子部品装置を基板に一括して製造する際の歩留まりを向上させる観点から、例えば、２０μｍ以上であることが好ましく、４０μｍ以上であることがより好ましく、６０μｍ以上であることが更に好ましく、１００μｍ以上であることが特に好ましい。また、緩衝シートの平均厚みは、製造又は入手の容易性及び熱伝導性の観点から、例えば、４００μｍ以下であることが好ましく、３００μｍ以下であることがより好ましく、２００μｍ以下であることが更に好ましい。なお、緩衝シートの厚みは、マイクロメーター等を用いて測定することができる。
以下、本発明を実施例により具体的に説明するが、本発明はこれらの実施例に限定されるものではない。
［実施例１］
＜緩衝シートの作製＞
ポリイミドフィルム（東レ・デュポン（株）製、商品名「カプトン１５０Ｈ」、平均厚み：５０μｍ）の片面に、フッ素系離型剤（ＡＧＣセイミケミカル（株）製、商品名「ＭＲ Ｆ－６７５８－ＡＬ」）を塗布して離型層を形成し、緩衝シートＡを得た。
＜電子部品装置の製造＞
電子部品装置の材料として、アルミニウム配線を有する７．３ｍｍ×７．３ｍｍ×０．１ｍｍのシリコンチップ（（株）ウォルツ製、商品名「ＷＡＬＴＳ－ＴＥＧ ＣＣ８０－０１０１ＪＹ－ＭＯＤＥＬ １」、バンプ：Ｓｎ－Ａｇ－Ｃｕ系、バンプ間隔：８０μｍ）を電子部品として、及び回路が形成された１８ｍｍ×１８ｍｍ×０．４ｍｍの基板（（株）ウォルツ製、商品名「ＷＡＬＴＳ－ＫＩＴ ＣＣ８０－０１０２ＪＹ－ＭＯＤＥＬ １」、ソルダーレジスト：ＰＳＲ４０００－ＡＵＳ７０３、基材：Ｅ６７９ＦＧＳ）を基板として、それぞれ用意した。
フィルム状のアンダーフィル材（日立化成（株）製、エポキシ系ＮＣＦ（Non-conductive Film））を、ダイアフラム方式の真空ラミネータ（ニチゴー・モートン（株）製、商品名「Ｖ１３０」）を用いて、温度が８０℃となるように調節した電子部品にラミネートした（付与工程）。
次いで、充填温度が８０℃となるように温度を調節したシリコンチップのバンプを有する面を基板側に向け、バンプが基板と接触するように、シリコンチップの上から１２０Ｎの荷重で加圧用部材により加圧した（加圧工程）。この際、シリコンチップ上に付与されたアンダーフィル材が加圧により流動して基板とシリコンチップとの間隙を充填した。このようにして、電子部品実装基板を製造した。
上記で得られた電子部品実装基板５個を、１０ｃｍ角の四角形の四隅及び中心に位置するように、シリコンチップ側を上面として載置した。５個のシリコンチップの上に、１枚の緩衝シートＡを離型層が電子部品実装基板側となるように重ね、あらかじめ１６０℃に熱した加熱用部材を６００Ｎの荷重で接触させ、その後１０秒間で加熱用部材を２６０℃に加熱し、２６０℃到達後に１５秒間維持することで、シリコンチップと基板とを接合した（加熱工程）。このようにして、電子部品装置５個を一括して製造した。
［実施例２］
＜緩衝シートの作製＞
ポリイミドフィルム（東レ・デュポン（株）製、商品名「カプトン１５０Ｈ」、平均厚み：５０μｍ）の片面に、熱硬化タイプの離型剤（日立化成（株）製、商品名「テスファイン３０３」）を塗布して離型層を形成し、緩衝シートＢを得た。
＜電子部品装置の製造＞
緩衝シートＡの代わりに緩衝シートＢを用いた以外は実施例１と同様にして、電子部品装置５個を一括して製造した。
［実施例３］
＜緩衝シートの作製＞
エポキシ樹脂（ＤＩＣ（株）製、商品名「Ｎ－７７０」）４１．５ｇとフェノール樹脂（ＤＩＣ（株）製、商品名「ＴＤ－２１３１」）１７．７ｇとをメチルエチルケトン４０．０ｇに溶解した。その後、硬化促進剤（四国化成（株）製、商品名「２ＰＺ」）０．８ｇを加え、ワニスを得た。
ポリイミドフィルム（東レ・デュポン（株）製、商品名「カプトン１００Ｈ」、平均厚み：２５μｍ）の片面にフッ素系離型剤（ＡＧＣセイミケミカル（株）製、商品名「ＭＲ Ｆ－６７５８－ＡＬ」）を塗布して離型層を形成した。そして、ポリイミドフィルムの離型層とは反対側の面に上記のワニスを塗工し、６０℃の乾燥機で１０分間乾燥することにより、乾燥後の熱硬化性組成物層の平均厚みが１００μｍである樹脂フィルムを得た。得られた樹脂フィルムの熱硬化性組成物層側に、ポリイミドフィルム（東レ・デュポン（株）製、商品名「カプトン１００Ｈ」、平均厚み：２５μｍ）を重ね、ホットロールラミネーターを用いて６０℃、０．５ＭＰａ、１．０ｍ／分の条件で積層し、緩衝シートＣを得た。
＜電子部品装置の製造＞
緩衝シートＡの代わりに緩衝シートＣを用いた以外は実施例１と同様にして、電子部品装置５個を一括して製造した。
［実施例４］
フッ素系離型剤の代わりに熱硬化タイプの離型剤（日立化成（株）製、商品名「テスファイン３０３」）を用いた以外は実施例３と同様にして、緩衝シートＤを得た。そして、緩衝シートＡの代わりに緩衝シートＤを用いた以外は実施例１と同様にして、電子部品装置５個を一括して製造した。
［参考例１］
フッ素系離型剤を用いない以外は実施例３と同様にして、緩衝シートＥを得た。そして、緩衝シートＡの代わりに緩衝シートＥを用いた以外は実施例１と同様にして、電子部品装置５個を一括して製造した。
［比較例１］
緩衝シートＡを用いない以外は実施例１と同様にして、電子部品装置５個を一括して製造した。
［評価］
＜接続性の評価＞
上記で得られた電子部品装置について、テスター（カイセ（株）製、商品名「ＳＫ－６５００」）を用いて導通を確認することにより、シリコンチップと基板との接続性を評価した。製造した５個の電子部品装置のうち、導通が取れている電子部品装置の割合を表１に示す。
＜離型性の評価＞
上記で得られた全て電子部品装置について緩衝シートが離型できたものを「Ａ」、一部の電子部品装置について緩衝シートが離型できなかったものを「Ｂ」として、離型性を評価した。結果を表１に示す。なお、比較例１は緩衝シートを用いていないため、表１では「－」と示している。
Figure 0007203482000001
表１に示すように、本実施形態の製造方法によれば、複数の電子部品装置を一括して製造する場合であっても、歩留まりを向上させることができる。また、本実施形態の製造方法によれば、電子部品装置と緩衝シートとの離型性が良好であるため、作業効率を向上させることができる。
１ 半導体チップ（電子部品）
２ はんだバンプ
３ アンダーフィル材
４ 接続パッド
５ 基板
６ 加圧用部材
７ 緩衝シート
８ 加熱用部材

Claims (7)

  1. 電子部品と基板とが複数のバンプを介して接触した状態で、片面又は両面に離型層を有する緩衝シートを介して加熱用部材により前記電子部品を加熱することによって、前記電子部品と前記基板とを前記バンプを介して接合する加熱工程を有し、前記緩衝シートが熱硬化能を有する熱硬化性シートを含む、電子部品装置の製造方法。
  2. 前記電子部品における前記基板と対向する面及び前記基板における前記電子部品と対向する面からなる群より選択される少なくとも一方に、アンダーフィル材を付与する付与工程を更に有する、請求項１に記載の電子部品装置の製造方法。
  3. 前記緩衝シートは、前記離型層が前記電子部品と接するように配置される、請求項１又は請求項２に記載の電子部品装置の製造方法。
  4. 前記加熱工程において、それぞれ複数の前記電子部品と前記基板とを一括して加熱する、請求項１～請求項３のいずれか１項に記載の電子部品装置の製造方法。
  5. 前記加熱工程において、前記基板の温度が２５℃～２００℃であり、前記電子部品の温度が２３０℃～３００℃である、請求項１～請求項４のいずれか１項に記載の電子部品装置の製造方法。
  6. 電子部品装置における前記電子部品と前記基板との平均距離が５０μｍ以下であり、前記バンプ間の平均距離が２００μｍ以下である、請求項１～請求項５のいずれか１項に記載の電子部品装置の製造方法。
  7. 前記緩衝シートが熱硬化性シートを含み、前記熱硬化性シートは片面又は両面に支持体を有する、請求項１～請求項６のいずれか１項に記載の電子部品装置の製造方法。
JP2016165910A 2015-08-28 2016-08-26 電子部品装置の製造方法 Active JP7203482B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021179664A JP2022009940A (ja) 2015-08-28 2021-11-02 電子部品装置の製造方法及び電子部品装置
JP2023184271A JP2023175042A (ja) 2015-08-28 2023-10-26 電子部品装置の製造方法及び電子部品装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015169048 2015-08-28
JP2015169048 2015-08-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021179664A Division JP2022009940A (ja) 2015-08-28 2021-11-02 電子部品装置の製造方法及び電子部品装置

Publications (2)

Publication Number Publication Date
JP2017045994A JP2017045994A (ja) 2017-03-02
JP7203482B2 true JP7203482B2 (ja) 2023-01-13

Family

ID=58187866

Family Applications (15)

Application Number Title Priority Date Filing Date
JP2017537846A Active JP6508344B2 (ja) 2015-08-28 2016-08-26 緩衝シート用組成物及び緩衝シート
JP2016165909A Active JP7203481B2 (ja) 2015-08-28 2016-08-26 電子部品装置の製造方法
JP2016165910A Active JP7203482B2 (ja) 2015-08-28 2016-08-26 電子部品装置の製造方法
JP2016165911A Active JP7122803B2 (ja) 2015-08-28 2016-08-26 電子部品装置の製造方法
JP2016166092A Active JP6819139B2 (ja) 2015-08-28 2016-08-26 離型層付き緩衝シート用組成物及び離型層付き緩衝シート
JP2016166093A Active JP6819140B2 (ja) 2015-08-28 2016-08-26 緩衝シート用低溶剤型組成物、低溶剤型緩衝シート、電子部品装置の製造方法及び電子部品装置
JP2016166094A Active JP6790591B2 (ja) 2015-08-28 2016-08-26 緩衝シート、電子部品装置の製造方法及び電子部品装置
JP2019026933A Active JP6848992B2 (ja) 2015-08-28 2019-02-18 緩衝シート用組成物及び緩衝シート
JP2021025258A Active JP7056775B2 (ja) 2015-08-28 2021-02-19 緩衝シート用組成物及び緩衝シート
JP2021179664A Pending JP2022009940A (ja) 2015-08-28 2021-11-02 電子部品装置の製造方法及び電子部品装置
JP2021179667A Active JP7322937B2 (ja) 2015-08-28 2021-11-02 電子部品装置の製造方法
JP2021179654A Pending JP2022009939A (ja) 2015-08-28 2021-11-02 電子部品装置の製造方法及び電子部品装置
JP2022064042A Active JP7322998B2 (ja) 2015-08-28 2022-04-07 緩衝シート用組成物及び緩衝シート
JP2023163947A Pending JP2023165871A (ja) 2015-08-28 2023-09-26 電子部品装置の製造方法及び電子部品装置
JP2023184271A Pending JP2023175042A (ja) 2015-08-28 2023-10-26 電子部品装置の製造方法及び電子部品装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2017537846A Active JP6508344B2 (ja) 2015-08-28 2016-08-26 緩衝シート用組成物及び緩衝シート
JP2016165909A Active JP7203481B2 (ja) 2015-08-28 2016-08-26 電子部品装置の製造方法

Family Applications After (12)

Application Number Title Priority Date Filing Date
JP2016165911A Active JP7122803B2 (ja) 2015-08-28 2016-08-26 電子部品装置の製造方法
JP2016166092A Active JP6819139B2 (ja) 2015-08-28 2016-08-26 離型層付き緩衝シート用組成物及び離型層付き緩衝シート
JP2016166093A Active JP6819140B2 (ja) 2015-08-28 2016-08-26 緩衝シート用低溶剤型組成物、低溶剤型緩衝シート、電子部品装置の製造方法及び電子部品装置
JP2016166094A Active JP6790591B2 (ja) 2015-08-28 2016-08-26 緩衝シート、電子部品装置の製造方法及び電子部品装置
JP2019026933A Active JP6848992B2 (ja) 2015-08-28 2019-02-18 緩衝シート用組成物及び緩衝シート
JP2021025258A Active JP7056775B2 (ja) 2015-08-28 2021-02-19 緩衝シート用組成物及び緩衝シート
JP2021179664A Pending JP2022009940A (ja) 2015-08-28 2021-11-02 電子部品装置の製造方法及び電子部品装置
JP2021179667A Active JP7322937B2 (ja) 2015-08-28 2021-11-02 電子部品装置の製造方法
JP2021179654A Pending JP2022009939A (ja) 2015-08-28 2021-11-02 電子部品装置の製造方法及び電子部品装置
JP2022064042A Active JP7322998B2 (ja) 2015-08-28 2022-04-07 緩衝シート用組成物及び緩衝シート
JP2023163947A Pending JP2023165871A (ja) 2015-08-28 2023-09-26 電子部品装置の製造方法及び電子部品装置
JP2023184271A Pending JP2023175042A (ja) 2015-08-28 2023-10-26 電子部品装置の製造方法及び電子部品装置

Country Status (6)

Country Link
US (2) US20180340056A1 (ja)
EP (1) EP3331001A4 (ja)
JP (15) JP6508344B2 (ja)
KR (3) KR102471724B1 (ja)
TW (3) TWI756181B (ja)
WO (1) WO2017038691A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019044798A1 (ja) * 2017-08-28 2019-03-07 日立化成株式会社 パワー半導体装置を製造する方法、熱プレス用シート及び熱プレス用熱硬化性樹脂組成物
JP2019041097A (ja) * 2017-08-28 2019-03-14 日立化成株式会社 電子部品装置を製造する方法、熱プレス用シート及び熱プレス用熱硬化性樹脂組成物
JP2019125769A (ja) * 2018-01-11 2019-07-25 日立化成株式会社 半導体装置の製造方法
JP2019153767A (ja) * 2018-02-28 2019-09-12 日立化成株式会社 半導体装置及びその製造方法
JP7180152B2 (ja) * 2018-07-11 2022-11-30 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、熱プレス用シート及び熱プレス用熱硬化性樹脂組成物
CN111276419B (zh) * 2018-12-04 2023-02-24 昆山微电子技术研究院 一种固相键合装置
JP7211822B2 (ja) * 2019-01-09 2023-01-24 株式会社東京精密 電子部品のポッティング方法及びそれを用いた電子装置
WO2021152934A1 (ja) 2020-01-29 2021-08-05 株式会社村田製作所 電極付き受動部品及び電極付き受動部品の集合体
KR20220136391A (ko) * 2020-03-04 2022-10-07 티디케이가부시기가이샤 소자 어레이의 가압 장치, 제조 장치 및 제조 방법
JP7565766B2 (ja) 2020-11-26 2024-10-11 株式会社Fuji 部品装着方法および部品装着装置
WO2023062671A1 (ja) * 2021-10-11 2023-04-20 株式会社レゾナック 電子部品装置の製造方法、電子部品の実装方法及び緩衝シート
WO2023238253A1 (ja) * 2022-06-07 2023-12-14 株式会社レゾナック 緩衝シート、電子部品の実装方法及び電子部品装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129520A1 (ja) 2005-05-30 2006-12-07 Nitto Denko Corporation 圧着離型シートおよび巻回体
JP2008547205A (ja) 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッド チップコネクタ
WO2013133015A1 (ja) 2012-03-07 2013-09-12 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2013197111A (ja) 2012-03-15 2013-09-30 Panasonic Corp 回路部材接合構造体

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652398A (en) * 1985-09-12 1987-03-24 Stauffer Chemical Company Rapid curing, thermally stable adhesive composition comprising epoxy resin, polyimide, reactive solvent, and crosslinker
JPH1187777A (ja) * 1997-09-02 1999-03-30 Oki Electric Ind Co Ltd Ｌｅｄ半導体装置の実装方法
JP3386370B2 (ja) * 1998-05-26 2003-03-17 日東電工株式会社 エポキシ系光学シート及びその製造方法
JP2002060445A (ja) * 2000-08-23 2002-02-26 Showa Highpolymer Co Ltd 耐熱性透明フィルムおよびその製造方法
JP3896017B2 (ja) * 2001-08-03 2007-03-22 松下電器産業株式会社 半導体実装体の製造方法、および半導体実装体の製造装置
JP2004031510A (ja) * 2002-06-24 2004-01-29 Towa Corp 樹脂部材
JP3902558B2 (ja) * 2003-03-07 2007-04-11 信越化学工業株式会社 熱圧着用シリコーンゴムシート
JP4057589B2 (ja) * 2003-03-25 2008-03-05 富士通株式会社 電子部品搭載基板の製造方法
JP2006274248A (ja) * 2005-03-03 2006-10-12 Toray Ind Inc 半導体装置用接着剤付きテープおよびその製造方法、それを用いたパターン加工テープ
JP2007001302A (ja) * 2005-05-24 2007-01-11 Nitto Denko Corp 熱伝導性複合シート、それを用いた電子部品アッセンブリーの製造方法
US7781886B2 (en) * 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
JP4872291B2 (ja) * 2005-09-27 2012-02-08 住友電気工業株式会社 電極接続方法、電極接続装置、および配線板接合体の製造方法
CN101365765B (zh) * 2006-01-23 2012-05-23 日立化成工业株式会社 粘接剂组合物、薄膜状粘接剂、粘接薄片及使用其的半导体装置
JP2008193023A (ja) * 2007-02-08 2008-08-21 Sekisui Chem Co Ltd 半導体装置の製造方法及び半導体装置製造用耐熱シート
JP5456642B2 (ja) 2009-12-24 2014-04-02 日東電工株式会社 フリップチップ型半導体裏面用フィルム
JP5367656B2 (ja) * 2010-07-29 2013-12-11 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
JP5349432B2 (ja) * 2010-09-06 2013-11-20 日東電工株式会社 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート
JP5614217B2 (ja) * 2010-10-07 2014-10-29 デクセリアルズ株式会社 マルチチップ実装用緩衝フィルム
JP5849405B2 (ja) * 2011-02-17 2016-01-27 日立化成株式会社 半導体装置の製造方法
JP5036887B1 (ja) 2011-03-11 2012-09-26 日東電工株式会社 保護フィルム付きダイシングフィルム
JP6149277B2 (ja) * 2011-03-30 2017-06-21 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
JP5978725B2 (ja) 2012-04-11 2016-08-24 日立化成株式会社 半導体装置の製造方法
WO2013183507A1 (ja) * 2012-06-06 2013-12-12 シャープ株式会社 部品圧着装置
WO2014010258A1 (ja) * 2012-07-13 2014-01-16 パナソニック株式会社 半導体封止用アクリル樹脂組成物とそれを用いた半導体装置およびその製造方法
JP2014060241A (ja) * 2012-09-18 2014-04-03 Toray Ind Inc 半導体装置の製造方法
JP2014103257A (ja) 2012-11-20 2014-06-05 Nitto Denko Corp 電子部品装置の製造方法、及び、電子部品装置
JP5943898B2 (ja) * 2012-11-29 2016-07-05 日東電工株式会社 熱硬化性樹脂シート及び電子部品パッケージの製造方法
WO2014125536A1 (ja) 2013-02-14 2014-08-21 シャープ株式会社 半導体モジュールおよび半導体チップ実装方法
JP2014179419A (ja) * 2013-03-14 2014-09-25 Alpha- Design Kk 電子部品の接合方法
JP2015170690A (ja) * 2014-03-06 2015-09-28 信越化学工業株式会社 Ｌｅｄチップ圧着用熱伝導性複合シート及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129520A1 (ja) 2005-05-30 2006-12-07 Nitto Denko Corporation 圧着離型シートおよび巻回体
JP2008547205A (ja) 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッド チップコネクタ
WO2013133015A1 (ja) 2012-03-07 2013-09-12 東レ株式会社 半導体装置の製造方法および半導体装置の製造装置
JP2013197111A (ja) 2012-03-15 2013-09-30 Panasonic Corp 回路部材接合構造体

Also Published As

Publication number Publication date
EP3331001A1 (en) 2018-06-06
KR20180035873A (ko) 2018-04-06
TW202219102A (zh) 2022-05-16
JP2017045993A (ja) 2017-03-02
JP7056775B2 (ja) 2022-04-19
JP2022082758A (ja) 2022-06-02
US20230095879A1 (en) 2023-03-30
TW201714907A (zh) 2017-05-01
JP6790591B2 (ja) 2020-11-25
JP2017045997A (ja) 2017-03-02
KR102242783B1 (ko) 2021-04-22
KR102599915B1 (ko) 2023-11-08
TWI800231B (zh) 2023-04-21
JP7122803B2 (ja) 2022-08-22
JP2022009941A (ja) 2022-01-14
JP2023175042A (ja) 2023-12-08
JP2017045998A (ja) 2017-03-02
JP2017045994A (ja) 2017-03-02
JP2021073748A (ja) 2021-05-13
JP6848992B2 (ja) 2021-03-24
JP6819139B2 (ja) 2021-01-27
JP6819140B2 (ja) 2021-01-27
JP2022009939A (ja) 2022-01-14
TW202325758A (zh) 2023-07-01
JP7322937B2 (ja) 2023-08-08
KR20210043722A (ko) 2021-04-21
KR102471724B1 (ko) 2022-11-25
JP7203481B2 (ja) 2023-01-13
US20180340056A1 (en) 2018-11-29
JP2017045995A (ja) 2017-03-02
TWI756181B (zh) 2022-03-01
JP2017045996A (ja) 2017-03-02
JP7322998B2 (ja) 2023-08-08
EP3331001A4 (en) 2019-02-20
JP2019080082A (ja) 2019-05-23
JP2022009940A (ja) 2022-01-14
KR20220162868A (ko) 2022-12-08
JP6508344B2 (ja) 2019-05-08
WO2017038691A1 (ja) 2017-03-09
JP2023165871A (ja) 2023-11-17
JPWO2017038691A1 (ja) 2018-03-08

Similar Documents

Publication Publication Date Title
JP7322937B2 (ja) 電子部品装置の製造方法
US10461007B2 (en) Semiconductor package with electromagnetic interference shielding
US8907469B2 (en) Integrated circuit package assembly and method of forming the same
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
US7015070B2 (en) Electronic device and a method of manufacturing the same
KR101366455B1 (ko) 반도체 장치, 패키징 방법 및 구조
US9287191B2 (en) Semiconductor device package and method
WO2017112252A1 (en) Semiconductor package with trenched molding-based electromagnetic interference shielding
US20120077312A1 (en) Flip-chip bonding method to reduce voids in underfill material
US20180061810A1 (en) Electronic package and method for fabricating the same
JP2010010301A (ja) 半導体装置及びその製造方法
KR20020008004A (ko) 열확산기를 부착한 반도체 장치 및 그 제조 방법
JP2010263199A (ja) 半導体装置の製造方法および半導体装置
KR20190036266A (ko) 팬-아웃 반도체 패키지
KR102066015B1 (ko) 반도체 패키지 및 이의 제조방법
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
TWI666739B (zh) 製造半導體裝置的方法
KR20230004399A (ko) 전자 소자 및 이의 제조 방법
US8035220B2 (en) Semiconductor packaging device
KR102401764B1 (ko) 전자 소자 및 이의 제조 방법
KR20140000980A (ko) 반도체 패키지 제조 방법
US8556159B2 (en) Embedded electronic component
CN109935557B (zh) 电子封装件及其制法
JP2019125769A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210316

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211102

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20211102

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211112

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211116

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20220107

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20220118

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220510

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220621

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220705

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20221101

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20221129

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221227

R150 Certificate of patent or registration of utility model

Ref document number: 7203482

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350