KR20210043722A - 완충 시트용 조성물 및 완충 시트 - Google Patents

완충 시트용 조성물 및 완충 시트 Download PDF

Info

Publication number
KR20210043722A
KR20210043722A KR1020217010612A KR20217010612A KR20210043722A KR 20210043722 A KR20210043722 A KR 20210043722A KR 1020217010612 A KR1020217010612 A KR 1020217010612A KR 20217010612 A KR20217010612 A KR 20217010612A KR 20210043722 A KR20210043722 A KR 20210043722A
Authority
KR
South Korea
Prior art keywords
electronic component
substrate
composition
buffer sheet
sheet
Prior art date
Application number
KR1020217010612A
Other languages
English (en)
Other versions
KR102471724B1 (ko
Inventor
유타 고세키
다이스케 후지모토
굼페이 야마다
나오야 스즈키
히토시 오노제키
히로시 다카하시
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Priority to KR1020227041152A priority Critical patent/KR102599915B1/ko
Publication of KR20210043722A publication Critical patent/KR20210043722A/ko
Application granted granted Critical
Publication of KR102471724B1 publication Critical patent/KR102471724B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L21/00—Compositions of unspecified rubbers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75313—Removable bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/7532—Material of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7555—Mechanical means, e.g. for planarising, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Materials Engineering (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Laminated Bodies (AREA)

Abstract

열경화성 화합물을 함유하고, 가열용 부재에 의해 전자 부품을 가열하여 상기 전자 부품을 기판에 실장할 때에, 상기 가열용 부재와 상기 전자 부품의 사이에 개재되는 완충 시트를 제조하기 위해 이용되는 완충 시트용 조성물, 및 완충 시트용 조성물을 시트상으로 성형한 열경화성의 조성물층을 갖는 완충 시트를 제공한다.

Description

완충 시트용 조성물 및 완충 시트{COMPOSITION FOR BUFFER SHEETS, AND BUFFER SHEET}
본 개시는, 완충 시트용 조성물 및 완충 시트에 관한 것이다.
반도체 소자 등의 전자 부품은, 외부 환경으로부터 보호하여 각종 신뢰성을 확보하고, 기판에의 실장을 용이하게 하기 위해, 일반적으로 패키지에 내장된다. 패키지에는 여러가지 형태가 있고, 일반적으로는 저압 트랜스퍼 성형법으로 봉지한 패키지가 널리 이용되고 있다. 이 패키지는, 금속제 리드 프레임에 형성된 탭에 전자 부품을 고착하고, 전자 부품 표면의 전극과 이너 리드를 금 와이어로 전기적으로 접속하고, 전자 부품, 금 와이어, 및 리드 프레임의 일부를 에폭시 수지 조성물로 봉지하여 제조된다.
이러한 수지 봉지형 패키지는, 전자 부품의 사이즈에 비교하여 패키지의 외형이 크다. 그 때문에, 고밀도 실장의 관점에서, 패키지 형태는 핀 삽입형으로부터 표면 실장형으로 이행되고 있으며, 소형화 및 박형화가 적극적으로 진행되고 있다. 그러나, 금속제 리드 프레임에 전자 부품을 탑재하고, 와이어 본딩한 것을 수지로 봉지하는 구조를 채용하는 이상, 실장 효율을 높이기에는 한계가 있다.
그래서, 최근에는, 패키지용 기판에 전자 부품을 탑재하는 방법으로서, 실장 효율 외에 전기 특성 및 다핀화 대응이 우수한 플립 칩 실장의 채용이 증가하고 있다. 플립 칩 실장은, 표면에 범프를 형성한 베어 칩을, 범프를 통해 기판에 페이스 다운으로 실장하는 것이다.
예컨대, COB(Chip on Board), 하이브리드 IC(Integrated Circuit), 모듈, 카드 등의 분야에서는, 일부의 전자 부품을 고밀도 실장하기 위해, 플립 칩 실장이 채용되고 있다. 최근에는, 전자 부품의 고집적화, 고기능화, 다핀화, 시스템화, 고속화, 저비용화 등에 대응하기 위해, CSP(Chip Scale Package)라고 하는 여러가지의 소형 패키지가 개발되고 있고, 플립 칩 실장이 채용되고 있다. 단자가 에어리어 어레이형으로 배치된 최근의 표면 실장형 패키지에 있어서도, 플립 칩 실장이 채용되고 있다.
그런데, 플립 칩 실장을 행하는 경우, 전자 부품과 기판은 각각 열팽창 계수가 상이하고, 가열에 의해 접합부에 열응력이 발생하기 때문에, 접속 신뢰성의 확보가 중요한 과제이다. 또한, 베어 칩은 회로 형성면이 충분히 보호되어 있지 않기 때문에, 수분 및 이온성 불순물이 침입하기 쉬워, 내습 신뢰성의 확보도 중요한 과제이다. 이들 과제에 대한 대책으로서, 전자 부품과 기판의 간극에 언더필재를 개재시키고, 가열 등에 의해 경화시켜 접합부의 보강 및 소자의 보호를 도모하는 것이 통상 행해지고 있다.
전자 부품과 기판의 간극에 언더필재를 개재시키는 방법에는, 후삽입형, 선부여형 등의 여러가지 방식이 있다. 그 중에서도, CSP의 소형화 및 박육화에 따라, 전자 부품과 기판의 접합과, 접합부의 보강을 목적으로 한, 선부여형의 언더필재를 이용한 방법이 주목을 받고 있다(예컨대, 특허문헌 1 참조).
선부여형의 언더필재를 이용한 실장 방식으로서는, TCB(Thermal Compression Bonding) 프로세스가 알려져 있다. 현재, TCB 프로세스에 있어서는, 선부여한 언더필재가 실장시에 배어나와, 헤드(가열용 부재)가 오염되는 것을 막을 목적에서, 열가소성의 방오 시트가 이용되는 경우가 있다.
특허문헌 1: 일본 특허공개공보 제2013-219285호
전술한 선부여형의 언더필재를 이용한 실장 방식에서는, 통상, 각 전자 부품을 개별로 기판에 실장하는 방식이 취해지고 있다. 그 때문에, 생산성이 낮고, 제조에 드는 비용이 증가하는 문제가 있다. 그래서 최근에는, 헤드의 다단화 및 대형화에 의해, 복수의 전자 부품을 일괄적으로 기판에 실장하는 것이 검토되고 있다.
복수의 전자 부품을 일괄적으로 기판에 실장할 때에는, 헤드의 변형, 기재의 휨 등에서 기인하여, 헤드와의 접촉 상태가 전자 부품 사이에서 일정하지 않아, 실장시의 하중이 불균일해지는 것이 과제가 된다. 하중의 불균일이 미치는 영향으로서는, 하기의 것을 생각할 수 있다. 우선, 하중의 불균일에 의해, 전자 부품간에 하중에 차이가 생기는 것을 생각할 수 있다. 이 경우, 일부의 전자 부품에 충분한 하중이 가해지지 않아, 기판에 접합하지 못할 가능성이 있고, 또한, 과하중이 생긴 개소에서는 전자 부품이 파손될 우려가 있다. 또한, 하중의 불균일에 의해, 전자 부품의 위치가 면 방향으로 어긋나는 것을 생각할 수 있다. 전자 부품의 범프가 기판 상의 패드로부터 크게 어긋난 경우에는, 원하는 접속 부위에 범프가 배치되지 않아, 도통이 되지 않게 될 가능성이 있다.
전술한 바와 같이, TCB 프로세스에 있어서는, 방오 시트로서 열가소성의 필름이 이용되는 경우가 있다. 그러나, 복수의 전자 부품을 일괄적으로 기판에 실장할 때에 열가소성의 방오 시트를 이용했다 하더라도, 하중의 불균일을 저감하는 것은 곤란했다.
본 발명은, 이러한 상황을 감안하여 이루어진 것으로, 전자 부품과 기판의 위치 어긋남을 억제하는 것이 가능하며, 또한, 복수개의 전자 부품 장치를 일괄적으로 제조할 때에 적합하게 이용되는 완충 시트, 및 그 완충 시트의 제조에 이용되는 완충 시트용 조성물을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위한 구체적인 수단에는, 이하의 실시양태가 포함된다.
<1> 열경화성 화합물을 함유하고,
가열용 부재에 의해 전자 부품을 가열하여 상기 전자 부품을 기판에 실장할 때에, 상기 가열용 부재와 상기 전자 부품의 사이에 개재되는 완충 시트를 제조하기 위해 이용되는 완충 시트용 조성물.
<2> 중합 개시제를 더 함유하는, <1>에 기재된 완충 시트용 조성물.
<3> 경화제를 더 함유하는, <1> 또는 <2>에 기재된 완충 시트용 조성물.
<4> 용제를 더 함유하는, <1>∼<3> 중 어느 한 항에 기재된 완충 시트용 조성물.
<5> <1>∼<4> 중 어느 한 항에 기재된 완충 시트용 조성물을 시트상으로 성형한 열경화성의 조성물층을 갖는 완충 시트.
<6> 한면 또는 양면에 지지체를 갖는 <5>에 기재된 완충 시트.
<7> 상기 조성물층의 평균 두께가 20 ㎛ 이상인, <5> 또는 <6>에 기재된 완충 시트.
본 개시에 의하면, 전자 부품과 기판의 위치 어긋남을 억제하는 것이 가능하며, 또한, 복수개의 전자 부품 장치를 일괄적으로 제조할 때에 적합하게 이용되는 완충 시트, 및 그 완충 시트의 제조에 이용되는 완충 시트용 조성물을 제공할 수 있다.
도 1a는, 본 실시형태의 전자 부품 장치의 제조 방법의 제조 공정을 나타내는 개략도이다.
도 1b는, 본 실시형태의 전자 부품 장치의 제조 방법의 제조 공정을 나타내는 개략도이다.
도 1c는, 본 실시형태의 전자 부품 장치의 제조 방법의 제조 공정을 나타내는 개략도이다.
이하, 본 발명의 실시형태에 관하여 설명한다. 단, 본 발명은 이하의 실시형태에 한정되는 것은 아니다. 이하의 실시형태에 있어서, 그 구성 요소(요소 스텝 등도 포함함)는, 특별히 명시한 경우를 제외하고, 필수는 아니다. 수치 및 그 범위에 관해서도 마찬가지이고, 본 발명을 제한하는 것은 아니다.
본 명세서에 있어서 「∼」를 이용하여 개시된 수치 범위에는, 「∼」의 전후에 기재되는 수치가 각각 최소치 및 최대치로서 포함된다.
본 명세서 중에 단계적으로 기재되어 있는 수치 범위에 있어서, 하나의 수치 범위에서 기재된 상한치 또는 하한치는, 다른 단계적인 기재의 수치 범위의 상한치 또는 하한치로 치환해도 좋다. 또한, 본 명세서 중에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한치 또는 하한치는, 실시예에 개시되어 있는 값으로 치환해도 좋다.
본 명세서에 있어서 조성물 중의 각 성분의 함유율 또는 함유량은, 조성물 중에 각 성분에 해당하는 물질이 복수종 존재하는 경우, 특별히 언급하지 않는 한, 조성물 중에 존재하는 당해 복수종의 물질의 합계의 함유율 또는 함유량을 의미한다.
본 명세서에 있어서 조성물 중의 각 성분의 입경은, 조성물 중에 각 성분에 해당하는 입자가 복수종 존재하는 경우, 특별히 언급하지 않는 한, 조성물 중에 존재하는 당해 복수종의 입자의 혼합물에 관한 값을 의미한다.
본 명세서에 있어서 「층」이라는 용어에는, 당해 층이 존재하는 영역을 관찰했을 때에, 상기 당해의 전체에 형성되어 있는 경우에 더하여, 당해 영역의 일부에만 형성되어 있는 경우도 포함된다.
본 명세서에 있어서 「평균 두께」, 「평균 거리」, 및 「평균 폭」이란, 임의로 선택한 3점에서의 측정치의 산술 평균치를 의미한다.
본 명세서에 있어서 「공정」이라는 용어에는, 다른 공정으로부터 독립된 공정에 더하여, 다른 공정과 명확히 구별할 수 없는 경우라도 그 공정의 목적이 달성되면, 당해 공정도 포함된다.
<완충 시트용 조성물>
본 실시형태의 완충 시트용 조성물은, 열경화성 화합물을 함유하고, 가열용 부재에 의해 전자 부품을 가열하여 전자 부품을 기판에 실장할 때에, 가열용 부재와 상기 전자 부품 사이에 개재되는 완충 시트를 제조하기 위해 이용된다. 완충 시트용 조성물은, 중합 개시제, 경화제, 열가소성 수지, 무기 충전재, 경화 촉진제, 용제 등의 다른 성분을 더 함유하고 있어도 좋다.
가열용 부재에 의해 전자 부품을 가열하여 전자 부품을 기판에 실장할 때에, 가열용 부재와 전자 부품의 사이에, 본 실시형태의 완충 시트용 조성물에 의해 제조되는 완충 시트를 개재시킴으로써, 전자 부품과 기판의 위치 어긋남을 억제하며, 또한, 복수개의 전자 부품 장치를 일괄적으로 제조하는 것이 가능해진다. 이 이유는, 예컨대, 이하와 같이 생각할 수 있다.
가열용 부재와 전자 부품의 사이에 완충 시트를 개재시킴으로써, 완충 시트가 경화하는 결과, 가열용 부재 및 전자 부품의 열팽창이 억제되고, 열팽창차에 기인하는 위치 어긋남이 억제되는 것으로 생각된다. 또한, 예컨대, 복수개의 전자 부품 장치를 일괄적으로 제조할 때에, 가열용 부재와의 접촉 상태가 전자 부품간에 편차가 있다 하더라도, 가열용 부재와 전자 부품의 사이에 생길 수 있는 간극을 완충 시트에 의해 매립할 수 있다. 그리고, 그 상태에서 완충 시트가 경화하는 결과, 하중의 불균일이 저감되고, 위치 어긋남이 억제되는 것으로 생각된다.
이하, 본 실시형태의 완충 시트용 조성물에 함유되는 각 성분에 관하여 상세히 설명한다.
(열경화성 화합물)
본 실시형태의 완충 시트용 조성물은, 열경화성 화합물의 적어도 1종을 함유한다. 열경화성 화합물로서는, 예컨대, (메트)아크릴레이트 화합물, 에폭시 수지, 비스말레이미드 화합물, 시아네이트 화합물, 및 페놀 화합물을 들 수 있다. 그 중에서도, 완충 시트용 조성물의 점도 및 완충 시트용 조성물의 경화물의 열팽창률의 관점에서, (메트)아크릴레이트 화합물, 에폭시 수지, 비스말레이미드 화합물, 및 페놀 화합물로 이루어지는 군으로부터 선택되는 적어도 1종이 바람직하고, (메트)아크릴레이트 화합물, 에폭시 수지, 및 비스말레이미드 화합물로 이루어지는 군으로부터 선택되는 적어도 1종이 보다 바람직하고, 경화 속도의 관점에서, (메트)아크릴레이트 화합물 및 에폭시 수지로 이루어지는 군으로부터 선택되는 적어도 1종이 더욱 바람직하다. 이들 열경화성 화합물은, 1종을 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
또, 본 명세서에 있어서 「(메트)아크릴레이트」란, 아크릴레이트 또는 메타크릴레이트를 의미한다.
완충 시트용 조성물이 열경화성 화합물로서 (메트)아크릴레이트 화합물을 함유하는 경우, (메트)아크릴레이트 화합물로서는 특별히 제한되지 않고, 통상 이용되는 (메트)아크릴레이트 화합물로부터 적절하게 선택할 수 있다. (메트)아크릴레이트 화합물은 단작용 (메트)아크릴레이트 화합물이어도 좋고, 2작용 이상의 (메트)아크릴레이트 화합물이어도 좋다. (메트)아크릴레이트 화합물로서는, 예컨대, 에리트리톨형 폴리(메트)아크릴레이트 화합물, 글리시딜에테르형 (메트)아크릴레이트 화합물, 비스페놀 A형 디(메트)아크릴레이트 화합물, 시클로데칸형 디(메트)아크릴레이트 화합물, 메틸올형 (메트)아크릴레이트 화합물, 디옥산형 디(메트)아크릴레이트 화합물, 비스페놀 F형 (메트)아크릴레이트 화합물, 디메틸올형 (메트)아크릴레이트 화합물, 이소시아누르산형 디(메트)아크릴레이트 화합물, 및 트리메틸올형 트리(메트)아크릴레이트 화합물을 들 수 있다. 그 중에서도, 트리메틸올형 트리(메트)아크릴레이트 화합물, 이소시아누르산형 디(메트)아크릴레이트 화합물, 비스페놀 F형 (메트)아크릴레이트 화합물, 시클로데칸형 디(메트)아크릴레이트 화합물, 및 글리시딜에테르형 (메트)아크릴레이트 화합물로 이루어지는 군으로부터 선택되는 적어도 1종이 바람직하다. 이들 (메트)아크릴레이트 화합물은, 1종을 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
완충 시트용 조성물이 열경화성 화합물로서 에폭시 수지를 함유하는 경우, 에폭시 수지로서는, 1분자 중에 2개 이상의 에폭시기를 갖는 에폭시 수지이면 특별히 제한되지 않고, 전자 부품용 에폭시 수지 조성물에 일반적으로 사용되고 있는 에폭시 수지를 이용할 수 있다. 에폭시 수지는 고체여도 좋고 액체여도 좋고, 고체의 에폭시 수지와 액체의 에폭시 수지를 병용해도 좋다. 에폭시 수지로서는, 예컨대, 비스페놀 A, 비스페놀 F, 비스페놀 AD, 비스페놀 S, 나프탈렌디올, 수소첨가 비스페놀 A 등과 에피클로로히드린의 반응에 의해 얻어지는 글리시딜에테르형 에폭시 수지; 오르토크레졸노볼락형 에폭시 수지를 대표로 하는, 페놀 화합물과 알데히드 화합물을 축합 또는 공중합시켜 얻어지는 노볼락 수지를 에폭시화한 노볼락형 에폭시 수지; 프탈산, 다이머산 등의 다염기산과 에피클로로히드린의 반응에 의해 얻어지는 글리시딜에스테르형 에폭시 수지; p-아미노페놀, 디아미노디페닐메탄, 이소시아누르산 등의 아민 화합물과 에피클로로히드린의 반응에 의해 얻어지는 글리시딜아민형 에폭시 수지; 올레핀 결합을 과초산 등의 과산으로 산화하여 얻어지는 선형 지방족 에폭시 수지; 및 지환족 에폭시 수지를 들 수 있다. 이들 에폭시 수지는, 1종을 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다. 완충 시트용 조성물의 점도를 낮게 하는 관점에서는 액상의 에폭시 수지가 바람직하고, 반응성 및 내열성의 관점에서는, 비스페놀형 에폭시 수지 및 글리시딜아민형 에폭시 수지가 바람직하다.
완충 시트용 조성물에 있어서의 열경화성 화합물의 함유율은 특별히 제한되지 않는다. 충분한 경화성을 얻는 관점에서는, 완충 시트용 조성물의 총량 중의 열경화성 화합물의 함유율은, 예컨대, 30 질량％ 이상인 것이 바람직하고, 40 질량％ 이상인 것이 보다 바람직하다. 완충 시트용 조성물의 유동성의 관점에서는, 완충 시트용 조성물의 총량 중의 열경화성 화합물의 함유율은, 예컨대, 70 질량％ 이하인 것이 바람직하고, 60 질량％ 이하인 것이 보다 바람직하다.
(중합 개시제)
완충 시트용 조성물이 열경화성 화합물로서 (메트)아크릴레이트 화합물을 함유하는 경우, 완충 시트용 조성물은, 중합 개시제를 함유하는 것이 바람직하다. 중합 개시제로서는, 예컨대, 열중합 개시제 및 광중합 개시제를 들 수 있다.
완충 시트용 조성물이 중합 개시제로서 열중합 개시제를 함유하는 경우, 열중합 개시제로서는 특별히 제한되지 않고, 예컨대, 라디칼 중합 개시제를 들 수 있다. 라디칼 중합 개시제로서는, 예컨대, 케톤퍼옥사이드류, 하이드로퍼옥사이드류, 디아실퍼옥사이드류, 디알킬퍼옥사이드류, 퍼옥시케탈류, 알킬퍼에스테르류(퍼옥시에스테르류), 및 퍼옥시카보네이트류를 들 수 있다. 이들 라디칼 중합 개시제는, 1종을 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
케톤퍼옥사이드류의 구체예로서는, 예컨대, 메틸에틸케톤퍼옥사이드, 메틸이소부틸케톤퍼옥사이드, 아세틸아세톤퍼옥사이드, 시클로헥사논퍼옥사이드, 및 메틸시클로헥사논퍼옥사이드를 들 수 있다.
하이드로퍼옥사이드류의 구체예로서는, 예컨대, 1,1,3,3-테트라메틸부틸하이드로퍼옥사이드, 쿠멘하이드로퍼옥사이드, t-부틸하이드로퍼옥사이드, p-멘탄하이드로퍼옥사이드, 및 디이소프로필벤젠하이드로퍼옥사이드를 들 수 있다.
디아실퍼옥사이드류의 구체예로서는, 예컨대, 디이소부티릴퍼옥사이드, 비스-3,5,5-트리메틸헥산올퍼옥사이드, 디라우로일퍼옥사이드, 디벤조일퍼옥사이드, m-톨루일벤조일퍼옥사이드, 및 숙신산퍼옥사이드를 들 수 있다.
디알킬퍼옥사이드류의 구체예로서는, 예컨대, 디쿠밀퍼옥사이드, 2,5-디메틸-2,5-비스(t-부틸퍼옥시)헥산, 1,3-비스(t-부틸퍼옥시이소프로필)헥산, t-부틸쿠밀퍼옥사이드, 디-t-부틸퍼옥사이드, 디-t-헥실퍼옥사이드, 및 2,5-디메틸-2,5-비스(t-부틸퍼옥시)헥신-3 등을 들 수 있다.
퍼옥시케탈류의 구체예로서는, 예컨대, 1,1-비스(t-헥실퍼옥시)-3,3,5-트리메틸시클로헥산, 1,1-비스(t-헥실퍼옥시)시클로헥산, 1,1-비스(t-부틸퍼옥시)-2-메틸시클로헥산, 1,1-비스(t-부틸퍼옥시)시클로헥산, 2,2-비스(t-부틸퍼옥시)부탄, 및 4,4-비스(t-부틸퍼옥시)펜탄산부틸을 들 수 있다.
알킬퍼에스테르류(퍼옥시에스테르류)의 구체예로서는, 예컨대, 1,1,3,3-테트라메틸부틸퍼옥시네오데카노에이트, α-쿠밀퍼옥시네오데카노에이트, t-부틸퍼옥시네오데카노에이트, t-헥실퍼옥시네오데카노에이트, t-부틸퍼옥시네오헵타노에이트, t-헥실퍼옥시피발레이트, t-부틸퍼옥시피발레이트, 1,1,3,3-테트라메틸부틸퍼옥시-2-에틸헥사노에이트, t-아밀퍼옥시-2-에틸헥사노에이트, t-부틸퍼옥시-2-에틸헥사노에이트, t-부틸퍼옥시이소부티레이트, 디-t-부틸퍼옥시헥사히드로테레프탈레이트, 1,1,3,3-테트라메틸부틸퍼옥시-3,5,5-트리메틸헥사노에이트, t-아밀퍼옥시3,5,5-트리메틸헥사노에이트, t-부틸퍼옥시-3,5,5-트리메틸헥사노에이트, t-부틸퍼옥시아세테이트, t-부틸퍼옥시벤조에이트, 디부틸퍼옥시트리메틸아디페이트, 2,5-디메틸-2,5-디-2-에틸헥사노일퍼옥시헥산, t-헥실퍼옥시-2-에틸헥사노에이트, t-헥실퍼옥시이소프로필모노카보네이트, t-부틸퍼옥시라우레이트, t-부틸퍼옥시이소프로필모노카보네이트, t-부틸퍼옥시-2-에틸헥실모노카보네이트, 및 2,5-디메틸-2,5-디-벤조일퍼옥시헥산을 들 수 있다.
퍼옥시카보네이트류의 구체예로서는, 예컨대, 디-n-프로필퍼옥시디카보네이트, 디이소프로필퍼옥시카보네이트, 디-4-t-부틸시클로헥실퍼옥시카보네이트, 디-2-에틸헥실퍼옥시카보네이트, 디-sec-부틸퍼옥시카보네이트, 디-3-메톡시부틸퍼옥시디카보네이트, 디-2-에틸헥실퍼옥시디카보네이트, 디이소프로필옥시디카보네이트, t-아밀퍼옥시이소프로필카보네이트, t-부틸퍼옥시이소프로필카보네이트, t-부틸퍼옥시-2-에틸헥실카보네이트, 및 1,6-비스(t-부틸퍼옥시카르복실옥시)헥산을 들 수 있다.
이들 라디칼 중합 개시제 중에서도, 경화성의 관점에서, 1,1-비스(t-부틸퍼옥시)시클로헥산 등의 시클로헥산형의 과산화물이 바람직하다.
완충 시트용 조성물이 열중합 개시제를 함유하는 경우, 열중합 개시제의 함유량은, (메트)아크릴레이트 화합물의 합계 100 질량부에 대하여, 예컨대, 0.01 질량부∼10 질량부인 것이 바람직하고, 0.1 질량부∼5 질량부인 것이 보다 바람직하다.
완충 시트용 조성물이 중합 개시제로서 광중합 개시제를 함유하는 경우, 광중합 개시제로서는 특별히 제한되지 않고, 예컨대, 분자 내에 알킬페논 구조를 갖는 화합물, 분자 내에 옥심에스테르 구조를 갖는 화합물, 및 분자 내에 인 원소를 갖는 화합물을 들 수 있다. 이들 광중합 개시제는, 1종을 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다. 또한, 필요에 따라 증감제를 병용해도 좋다.
분자 내에 알킬페논 구조를 갖는 화합물의 구체예로서는, 예컨대, 2,2-디메톡시-1,2-디페닐에탄-1-온, 1-히드록시-시클로헥실-페닐-케톤, 2-히드록시-2-메틸-1-페닐-프로판-1-온, 1-[4-(2-히드록시에톡시)-페닐]-2-히드록시-2-메틸-1-프로판-1-온, 2-히드록시-1-{4-[4-(2-히드록시-2-메틸-프로피오닐)-벤질]페닐}-2-메틸-프로판-1-온, 2-메틸-1-(4-메틸티오페닐)-2-모르폴리노프로판-1-온, 2-벤질-2-디메틸아미노-1-(4-모르폴리노페닐)-부타논-1, 및 2-(디메틸아미노)-2-[(4-메틸페닐)메틸]-1-[4-(4-모르폴리닐)페닐]-1-부타논을 들 수 있다.
분자 내에 알킬페논 구조를 갖는 화합물의 시판품으로서는, 예컨대, IRGACURE 651, IRGACURE 184, IRGACURE 1173, IRGACURE 2959, IRGACURE 127, IRGACURE 907, IRGACURE 369E, 및 IRGACURE 379EG(모두 BASF사 제조)를 들 수 있다.
분자 내에 옥심에스테르 구조를 갖는 화합물의 구체예로서는, 예컨대, 1,2-옥탄디온1-[4-(페닐티오)-2-(O-벤조일옥심)], 에타논1-[9-에틸-6-(2-메틸벤조일)-9H-카르바졸-3-일]-1-(O-아세틸옥심), 및 에타논1-[9-에틸-6-(2-메틸-4-(2-(1,3-디옥소-2-디메틸-시클로펜티-5-일)에톡시)-벤조일)-9H-카르바조일-3-일]-1-(O-아세틸옥심)을 들 수 있다.
분자 내에 옥심에스테르 구조를 갖는 화합물의 시판품으로서는, 예컨대, IRGACURE OXE01, IRGACURE OXE02(모두 BASF사 제조), 및 N-1919(주식회사 ADEKA 제조)를 들 수 있다.
구조 중에 인 원소를 함유하는 화합물의 구체예로서는, 예컨대, 비스(2,4,6-트리메틸벤조일)-페닐포스핀옥사이드 및 2,4,6-트리메틸벤조일-디페닐-포스핀옥사이드를 들 수 있다.
구조 중에 인 원소를 함유하는 화합물의 시판품으로서는, 예컨대, IRGACURE 819 및 IRGACURE TPO(모두 BASF사 제조)를 들 수 있다.
완충 시트용 조성물이 광중합 개시제를 함유하는 경우, 광중합 개시제의 함유량은, (메트)아크릴레이트 화합물의 합계 100 질량부에 대하여, 예컨대, 0.01 질량부∼3 질량부인 것이 바람직하고, 0.1 질량부∼0.5 질량부인 것이 보다 바람직하다. 광중합 개시제의 함유량이 0.01 질량부 이상이면, 광조사에 의한 반응률이 높아지고, 시트 형성이 용이해지는 경향이 있다. 광중합 개시제의 함유량이 3 질량부 이하이면, 광조사에 의한 반응률의 과도한 증대가 억제되고, 열경화시의 반응성이 충분한 것이 되는 경향이 있다.
(경화제)
완충 시트용 조성물이 열경화성 화합물로서 에폭시 수지를 함유하는 경우, 완충 시트용 조성물은, 경화제를 함유하는 것이 바람직하다. 경화제로서는 특별히 제한되지 않고, 통상 이용되는 경화제로부터 선택할 수 있다. 경화제는 고체여도 좋고 액체여도 좋고, 고체의 경화제와 액체의 경화제를 병용해도 좋다. 단시간에 의한 경화의 관점에서는, 산 무수물의 적어도 1종을 경화제로서 이용하는 것이 바람직하다.
에폭시 수지의 에폭시기의 당량수와, 에폭시기와 반응하는 경화제의 작용기의 당량수와의 비는 특별히 제한되지 않는다. 각 성분의 미반응분을 적게 하는 관점에서는, 예컨대, 에폭시 수지의 에폭시기 1 당량에 대하여, 경화제의 작용기를 0.1 당량∼2.0 당량으로 하는 것이 바람직하고, 0.5 당량∼1.25 당량으로 하는 것이 보다 바람직하고, 0.8 당량∼1.2 당량으로 하는 것이 더욱 바람직하다.
(열가소성 수지)
본 실시형태의 완충 시트용 조성물은, 열가소성 수지의 적어도 1종을 함유하고 있어도 좋다. 열가소성 수지로서는, 예컨대, 아크릴 수지, 스티렌 수지, 부타디엔 수지, 이미드 수지, 및 아미드 수지를 들 수 있다. 이들 열가소성 수지는, 1종을 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
열가소성 수지는, 예컨대, 중합성 단량체를 라디칼 중합함으로써 제조할 수 있다. 중합성 단량체로서는, 예컨대, (메트)아크릴산; (메트)아크릴산메틸, (메트)아크릴산에틸, (메트)아크릴산벤질 등의 (메트)아크릴산에스테르; 디아세톤(메트)아크릴아미드 등의 (메트)아크릴아미드; 스티렌, 비닐톨루엔, α-메틸스티렌 등의 스티렌 또는 스티렌 유도체; 비닐-n-부틸에테르 등의 비닐알콜의 에테르; 말레산; 말레산모노메틸, 말레산모노에틸 등의 말레산모노에스테르; 푸마르산; 신남산; 이타콘산; 및 크로톤산을 들 수 있다. 이들 중합성 단량체는, 1종을 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
또, 본 명세서에 있어서 「(메트)아크릴산」이란, 아크릴산 또는 메타크릴산을 의미하고, 「(메트)아크릴아미드」란, 아크릴아미드 또는 메타크릴아미드를 의미한다.
열가소성 수지의 중량 평균 분자량은, 성막성 및 유동성의 관점에서, 예컨대, 5000∼1000000인 것이 바람직하고, 20000∼500000인 것이 보다 바람직하다.
또, 본 명세서에 있어서의 중량 평균 분자량은, 겔 퍼미에이션 크로마토그래피(GPC)법에 의해 측정되고, 표준 폴리스티렌을 이용하여 작성한 검량선에 의해 환산된 값이다. GPC의 조건을 이하에 나타낸다.
펌프: L-6000형((주)히타치 제작소 제조, 상품명)
컬럼: Gelpack GL-R420+Gelpack GL-R430+Gelpack GL-R440(계 3개)(히타치 카세이(주) 제조, 상품명)
용리액: 테트라히드로푸란(THF)
측정 온도: 40℃
유속: 2.05 mL/분
검출기: L-3300형 RI((주)히타치 제작소 제조, 상품명)
완충 시트용 조성물이 열가소성 수지를 함유하는 경우, 열가소성 수지의 함유율은, 예컨대, 완충 시트용 조성물의 총량 중에 1 질량％∼70 질량％인 것이 바람직하고, 5 질량％∼50 질량％인 것이 보다 바람직하다. 열가소성 수지의 함유율이 1 질량％ 이상이면, 성막성이 향상되는 경향이 있다. 열가소성 수지의 함유율이 70 질량％ 이하이면, 경화성이 향상되고, 전자 부품과 기판의 접합성이 향상되는 경향이 있다.
(무기 충전재)
본 실시형태의 완충 시트용 조성물은, 무기 충전재의 적어도 1종을 함유하고 있어도 좋다. 무기 충전재로서는, 예컨대, 용융 실리카, 결정 실리카 등의 실리카 입자; 탄산칼슘, 클레이, 알루미나 등의 입자; 질화규소, 탄화규소, 질화붕소, 규산칼슘, 티타늄산칼륨, 질화알루미늄, 베릴리아, 지르코니아, 지르콘, 포스테라이트, 스테아타이트, 스피넬, 멀라이트, 티타니아 등의 입자; 이들 입자를 구형화한 비드; 및 유리 섬유를 들 수 있다. 이들 무기 충전재는, 1종을 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
무기 충전재의 체적 평균 입경은, 예컨대, 0.01 ㎛∼20 ㎛의 범위가 바람직하고, 0.3 ㎛∼10 ㎛의 범위가 보다 바람직하다. 무기 충전재의 체적 평균 입경이 0.01 ㎛ 이상이면, 무기 충전재의 첨가량에 의해, 완충 시트용 조성물의 점도 조정이 용이해지는 경향이 있다. 무기 충전재의 체적 평균 입경이 20 ㎛ 이하이면, 완충 필름의 요철 추종성을 손상시키지 않고, 경화성을 조정하고, 경화물의 탄성률을 제어할 수 있는 경향이 있다.
또, 본 명세서에 있어서 「체적 평균 입경」이란, 레이저 회절식 입도 분포 측정 장치를 이용하여 소직경측으로부터 체적 누적 분포 곡선을 그린 경우에, 누적 50％가 되는 입자경(D50)을 의미한다.
완충 시트용 조성물이 무기 충전재를 함유하는 경우, 무기 충전재의 함유율은, 예컨대, 완충 시트용 조성물의 총량 중에 5 질량％∼70 질량％인 것이 바람직하고, 20 질량％∼60 질량％인 것이 보다 바람직하다. 무기 충전재의 함유율이 5 질량％ 이상이면, 열팽창 계수의 저감 효과가 커지는 경향이 있으며, 또한, 내습 신뢰성이 향상되는 경향이 있다. 무기 충전재의 함유율이 70 질량％ 이하이면, 무기 충전재의 첨가에 의한, 완충 필름의 성형성의 저하, 가루 떨어짐 등의 영향을 억제할 수 있는 경향이 있다.
완충 시트용 조성물이 무기 충전재를 함유하는 경우, 무기 충전재의 함유율은, 완충 시트용 조성물의 총량 중에 1 체적％∼70 체적％인 것이 바람직하고, 5 체적％∼20 체적％인 것이 보다 바람직하다.
완충 시트용 조성물 중에 있어서의 무기 충전재의 체적 기준의 함유율은, 이하와 같이 하여 측정된다. 우선, 25℃에 있어서의 완충 시트용 조성물의 질량(Wc)을 측정하고, 그 완충 시트용 조성물을 공기중 400℃에서 2시간, 이어서 700℃에서 3시간 열처리하고, 수지분을 연소하여 제거한 후, 25℃에 있어서의 잔존한 무기 충전재의 질량(Wf)을 측정한다. 이어서, 전자 비중계 또는 비중병을 이용하여, 25℃에 있어서의 무기 충전재의 비중(df)을 구한다. 이어서, 동일한 방법으로 25℃에 있어서의 완충 시트용 조성물의 비중(dc)을 측정한다. 이어서, 완충 시트용 조성물의 체적(Vc) 및 잔존한 무기 충전재의 체적(Vf)을 구하고, (식 1)에 나타내는 바와 같이 잔존한 무기 충전재의 체적을 완충 시트용 조성물의 체적으로 나눔으로써, 무기 충전재의 체적 비율(Vr)로서 구한다.
(식 1)
Vc = Wc/dc
Vf = Wf/df
Vr = Vf/Vc
Vc: 완충 시트용 조성물의 체적(cm3)
Wc: 완충 시트용 조성물의 질량(g)
dc: 완충 시트용 조성물의 밀도(g/cm3)
Vf: 무기 충전재의 체적(cm3)
Wf: 무기 충전재의 질량(g)
df: 무기 충전재의 밀도(g/cm3)
Vr: 무기 충전재의 체적 비율
(경화 촉진제)
본 실시형태의 완충 시트용 조성물은, 경화 촉진제의 적어도 1종을 함유하고 있어도 좋다. 경화 촉진제로서는, 예컨대, 인계 경화 촉진제, 아민계 경화 촉진제, 이미다졸계 경화 촉진제, 및 구아니딘계 경화 촉진제를 들 수 있고, 인계 경화 촉진제, 아민계 경화 촉진제, 및 이미다졸계 경화 촉진제가 바람직하다. 이들 경화 촉진제는, 1종을 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
완충 시트용 조성물이 경화 촉진제를 함유하는 경우, 경화 촉진제의 함유율은, 예컨대, 에폭시 수지 및 경화제의 불휘발 성분의 합계를 100 질량％로 했을 때, 0.05 질량％∼3 질량％인 것이 바람직하다.
(용제)
본 실시형태의 완충 시트용 조성물은, 용제의 적어도 1종을 함유하고 있어도 좋다. 용제로서는, 예컨대, 메틸에틸케톤, 크실렌, 톨루엔, 아세톤, 에틸렌글리콜모노에틸에테르, 시클로헥사논, 에틸에톡시프로피오네이트, N,N-디메틸포름아미드, 및 N,N-디메틸아세트아미드를 들 수 있다. 이들 용제는, 1종을 단독으로 이용해도 좋고, 2종 이상을 병용해도 좋다.
완충 시트용 조성물이 용제를 함유하는 경우, 용제의 함유율은 특별히 제한되지 않는다. 예컨대, 완충 시트를 제작하는 설비에 맞춰 그 함유율을 조정하는 것이 바람직하다.
(그 밖의 성분)
본 실시형태의 완충 시트용 조성물은, 필요에 따라 그 밖의 성분을 함유하고 있어도 좋다. 그 밖의 성분으로서는, 예컨대, 중합 금지제, 커플링제, 착색제, 계면 활성제, 및 이온 트랩제를 들 수 있다.
<완충 시트>
본 실시형태의 완충 시트는, 본 실시형태의 완충 시트용 조성물을 시트상으로 성형한 열경화성의 조성물층을 갖는다. 완충 시트는, 한면 또는 양면에 지지체를 갖고 있어도 좋다.
완충 시트용 조성물을 시트상으로 성형할 때에는, 작업성의 관점에서, 용제를 함유하는 바니시 형태의 완충 시트용 조성물을 이용하는 것이 바람직하다. 예컨대, 완충 시트용 조성물의 바니시를 지지체 상에 도공하고, 건조하여 조성물층을 형성함으로써, 완충 시트를 얻을 수 있다. 본 실시형태에서는, 전자 부품과 가열용 부재의 사이에 완충 시트를 개재시키기 때문에, 완충 시트의 양면에 지지체를 갖는 것이 바람직하다.
지지체로서는, 예컨대, 폴리에틸렌 필름, 폴리염화비닐 필름 등의 폴리올레핀 필름, 폴리에틸렌테레프탈레이트 필름, 폴리에틸렌나프탈레이트 필름, 폴리카보네이트 필름, 폴리이미드 필름 등의 유기 수지 필름; 이형지; 및 동박, 알루미늄박 등의 금속박을 들 수 있다. 지지체는, 이형층을 갖고 있어도 좋다. 지지체로서는, 내열성의 관점에서, 폴리이미드 필름, 및 동박, 알루미늄박 등의 금속박이 바람직하다.
지지체 상에 대한 바니시의 도공은, 공지된 방법에 의해 실시할 수 있다. 구체적으로는, 콤마 코트, 다이 코트, 립 코트, 그라비아 코트 등의 방법을 들 수 있다.
지지체 상에 도공한 바니시의 건조는, 바니시에 포함되는 용제의 적어도 일부를 제거할 수 있으면 특별히 제한되지 않고, 통상 이용되는 건조 방법으로부터 적절하게 선택할 수 있다. 또한, 건조 방법 외에, 자외선 조사에 의한 광 반응에 의해, 도막성을 갖게 하는 도공법을 이용해도 좋다.
조성물층의 평균 두께는, 전자 부품과 기판의 면 방향에서의 위치 어긋남을 억제하는 관점에서, 예컨대, 20 ㎛ 이상인 것이 바람직하고, 50 ㎛ 이상인 것이 보다 바람직하고, 100 ㎛ 이상인 것이 더욱 바람직하다. 또한, 조성물층의 평균 두께는, 성막성의 관점에서, 예컨대, 300 ㎛ 이하인 것이 바람직하고, 200 ㎛ 이하인 것이 보다 바람직하다. 지지체를 포함시킨 완충 시트의 평균 두께는, 예컨대, 50 ㎛∼400 ㎛인 것이 바람직하다. 조성물층 또는 완충 시트의 두께는, 마이크로미터 등을 이용하여 측정할 수 있다.
<전자 부품 장치의 제조 방법>
전술한 본 실시형태의 완충 시트는, 가열용 부재에 의해 전자 부품을 가열하여 전자 부품을 기판에 실장하고, 전자 부품 장치를 제조할 때에, 가열용 부재와 전자 부품의 사이에 개재된다. 본 실시형태의 완충 시트를 이용한 전자 부품 장치의 제조 방법은, 전자 부품과 기판이 범프를 통해 접촉한 상태에서, 완충 시트를 통해 가열용 부재에 의해 전자 부품을 가열함으로써, 전자 부품과 기판을 범프를 통해 접합하는 가열 공정을 갖는 것이 바람직하다.
또, 본 명세서에 있어서 「접합」이란, 전자 부품과 기판이 범프를 통해 전기적으로 접속하는 것을 의미한다.
선부여형의 언더필재를 이용하는 경우, 본 실시형태의 완충 시트를 이용한 전자 부품 장치의 제조 방법은, 전자 부품에 있어서의 기판과 대향하는 면 및 기판에 있어서의 전자 부품과 대향하는 면으로 이루어지는 군으로부터 선택되는 적어도 한쪽에, 언더필재를 부여하는 부여 공정과, 전자 부품과 기판이 범프를 통해 대향한 상태에서 가압하여, 전자 부품과 기판의 간극에 언더필재를 충전하며, 또한, 전자 부품과 기판을 범프를 통해 접촉시키는 가압 공정을 더 갖는 것이 바람직하다.
여기서, 선부여형의 언더필재를 이용하여 전자 부품 장치를 제조하는 종래의 제조 방법은, 예컨대, 이하와 같다. 우선, 전자 부품과 기판 사이에 언더필재를 부여하고, 전자 부품과 기판이 범프를 통해 대향한 상태에서 가압하여, 전자 부품과 기판의 간극에 언더필재를 충전하며, 또한, 전자 부품과 기판을 범프를 통해 접촉시킨다. 이어서, 가열용 부재에 의해 전자 부품을 가열함으로써, 전자 부품과 기판을 범프를 통해 접합하며, 또한, 언더필재를 경화시킨다.
이러한 종래의 제조 방법에서는, 가열용 부재와 전자 부품 및 기판과의 사이에 열팽창차가 존재하면, 언더필재의 경화 전에, 전자 부품과 기판 사이에서 위치 어긋남이 생기는 경우가 있다. 또한, 예컨대, 복수개의 전자 부품 장치를 일괄적으로 제조하는 경우에는, 가열시에 있어서의 하중의 불균일에 의해 위치 어긋남이 생겨, 전자 부품이 기울어진 상태에서 접속되어 버리는 경우가 있다. 이러한 위치 어긋남 또는 기울어진 상태에서의 접속은, 전자 부품 장치의 접속 불량의 원인이 된다. 또한, 위치 어긋남이 전자 부품 장치의 접속 불량을 발생시킬 정도는 아닌 경우라도, 불충분한 접속 형상은 전자 부품 장치의 신뢰성 저하의 한 원인이 된다.
이러한 점에서, 본 실시형태의 완충 시트를 이용함으로써, 전자 부품과 기판의 위치 어긋남을 억제하며, 또한, 복수개의 전자 부품 장치를 일괄적으로 제조하는 것이 가능해진다.
이하, 선부여형의 언더필재를 이용하는 경우에 있어서의 전자 부품 장치의 제조 방법의 일례에 관하여, 상세히 설명한다.
(부여 공정)
부여 공정에서는, 전자 부품에 있어서의 기판과 대향하는 면 및 기판에 있어서의 전자 부품과 대향하는 면으로 이루어지는 군으로부터 선택되는 적어도 한쪽에, 언더필재를 부여한다. 부여 공정의 구체적인 방법은 특별히 제한되지 않고, 기판에만 언더필재를 부여해도 좋고, 전자 부품에만 언더필재를 부여해도 좋고, 양쪽에 언더필재를 부여해도 좋다. 생산성의 관점에서, 전자 부품에만 언더필재를 부여하는 방법이 바람직하다.
기판의 종류는 특별히 제한되지 않는다. 기판의 일례로서는, 예컨대, FR4, FR5 등의 섬유 기재를 포함하는 유기 기판, 섬유 기재를 포함하지 않는 빌드업형의 유기 기판, 폴리이미드, 폴리에스테르 등의 유기 필름, 및 세라믹, 유리, 실리콘 등의 무기 재료를 포함하는 기재에, 접속용의 전극을 포함하는 도체 배선이 형성된 배선판을 들 수 있다. 기판에는, 세미애디티브법, 서브트랙티브법 등의 수법에 의해, 회로, 기판 전극 등이 형성되어 있어도 좋다.
또한, 기판의 다른 예로서는, 실리콘 웨이퍼를 들 수 있다. 실리콘 웨이퍼는, 표면에 접속용의 전극을 포함하는 도체 배선이 형성된 것이어도 좋다. 또한, 실리콘 웨이퍼는, 관통 전극(실리콘 관통 전극; TSV(Through Silicon Via))이 형성된 것이어도 좋다.
전자 부품의 종류는 특별히 제한되지 않고, 수지 등에 의해 패키징되어 있지 않은 다이(칩) 자체, 수지 등에 의해 패키징되어 있는 CSP, BGA(Ball Grid Array) 등으로 불리고 있는 반도체 패키지 등을 들 수 있다.
전자 부품은, 복수개의 다이를 두께 방향으로 배치하는 구성이어도 좋고, 가열 공정에 있어서 복수개의 다이가 관통 전극(TSV)에 의해 접속되는 구성이어도 좋다. 이 때, 다이의 한면 또는 양면에 언더필재를 부여해도 좋다.
범프의 재질은 특별히 제한되지 않고, 땜납 등의 통상 사용되는 재질로부터 선택할 수 있다. 범프는, 금속 포스트와 땜납의 조합이어도 좋다. 환경 문제 및 안전성의 관점에서, 범프에는, Cu 또는 Au 외에, Ag-Cu계 땜납, Sn-Cu계 땜납, Sn-Bi계 땜납 등의 무연 땜납을 사용해도 좋다. 범프는, 전자 부품측에 형성되어 있어도 좋고, 기판측에 형성되어 있어도 좋다.
또, 범프를 무연 땜납으로 형성하는 경우, 무연 땜납의 습윤 불량에서 기인하여 범프 주변에 미세한 간극이 생기기 쉽다. 그러나, 본 실시형태의 완충 시트를 이용함으로써, 무연 땜납을 범프에 사용한 경우에도, 위치 어긋남의 발생을 효과적으로 억제할 수 있다.
언더필재로서는, 종래 사용되고 있는 언더필재를 사용할 수 있다. 예컨대, 일본 특허공개공보 제2013-151642호, 일본 특허공개공보 제2013-219285호, 일본 특허공개공보 제2015-032637호, 일본 특허공개공보 제2015-032638호, 일본 특허공개공보 제2015-083633호, 및 일본 특허공개공보 제2015-083634호에 기재되어 있는 언더필재를 사용할 수 있다.
또, 인접하는 접속부 사이의 피치는, 보다 좁아지는(협피치화되는) 경향이 있기 때문에, 접속 신뢰성의 관점에서, 언더필재로서는 도전성 입자를 함유하지 않는 것이 바람직하다.
언더필재의 형상은 특별히 제한되지 않고, 필름상이어도 좋고, 액상이어도 좋다. 가압 공정에 있어서의 전자 부품과 기판의 면 방향에서의 위치 어긋남을 억제하는 관점에서, 언더필재의 형상은, 필름상인 것이 바람직하다.
언더필재를 전자 부품 또는 기판 상에 부여하는 방법은 특별히 제한되지 않는다.
언더필재가 액상인 경우, 부여 방법으로서는, 예컨대, 스크린 인쇄법, 및 에어 디스펜서, 제트 디스펜서, 오거 타입 디스펜서 등의 디스펜서를 이용하는 방법을 들 수 있다.
언더필재가 필름상인 경우, 부여 방법으로서는, 다이어프램 방식의 라미네이터, 롤 방식의 라미네이터 등을 이용하는 방법을 들 수 있다.
언더필재를 전자 부품 또는 기판에 부여할 때의 형상은 특별히 제한되지 않는다.
액상의 언더필재를 기판 상에 부여하는 경우는, 예컨대, 전자 부품의 탑재 위치의 전체에 부여하는 방법, 전자 부품의 탑재 위치에 대응하는 사각형의 대각선을 따른 2개의 선으로 이루어지는 크로스 형상으로 부여하는 방법, 크로스 형상에 추가로 크로스 형상을 45°어긋나게 놓아 중첩한 형상으로 부여하는 방법, 및 전자 부품의 탑재 위치의 중심에 1점으로 부여하는 방법을 들 수 있다. 신뢰성의 관점에서 언더필재의 크리핑 등을 억제하기 위해서는, 크로스 형상, 또는 크로스 형상에 추가로 크로스 형상을 45°어긋나게 놓아 중첩한 형상으로 부여하는 것이 바람직하다. 기판에 기판 전극이 설치되어 있는 경우는, 기판 전극이 설치된 개소를 포함하는 전자 부품의 탑재 위치에 언더필재를 부여하는 것이 바람직하다.
필름상의 언더필재를 전자 부품 또는 기판 상에 부여하는 경우는, 전자 부품에 있어서의 기판과 대향하는 면의 전체, 또는 전자 부품의 탑재 위치의 전체에 부여하는 것이 바람직하다.
언더필재를 기판 또는 전자 부품 상에 부여할 때의 온도는, 언더필재의 성질 등에 따라 선택할 수 있다. 필름상의 언더필재를 다이어프램 방식의 라미네이터에 의해 전자 부품에 부여하는 경우에는, 언더필재 및 전자 부품 표면의 온도를, 예컨대, 각각 50℃∼100℃로 하는 것이 바람직하고, 라미네이트시의 보이드 혼입을 억제하는 관점에서는, 각각 70℃∼90℃로 하는 것이 보다 바람직하고, 각각 80℃ 부근으로 하는 것이 더욱 바람직하다.
(가압 공정)
가압 공정에서는, 전자 부품과 기판이 범프를 통해 대향한 상태에서 가압하여, 전자 부품과 기판의 간극에 언더필재를 충전하고, 또한, 전자 부품과 기판을 범프를 통해 접촉시킨다.
가압 공정에 있어서의 언더필재의 온도(이하, 「충전 온도」라고도 함)는, 언더필재의 경화 온도 미만인 것이 바람직하다. 예컨대, 언더필재의 충전 온도는, 200℃ 미만인 것이 바람직하다. 언더필재의 충전 온도를 200℃ 미만으로 함으로써, 가압에 의해 언더필재를 전자 부품과 기판의 간극에 충전할 때에, 언더필재의 증점이 억제되고, 언더필재의 유동성이 충분한 것이 되고, 접속이 확보되기 쉬우며, 또한, 보이드의 발생을 피할 수 있는 경향이 있다.
언더필재의 충전 온도의 하한은 특별히 제한되지 않는다. 수지의 저점도화의 관점에서는, 언더필재의 충전 온도는, 예컨대, 30℃ 이상인 것이 바람직하고, 50℃ 이상인 것이 보다 바람직하고, 80℃ 이상인 것이 더욱 바람직하다.
언더필재의 충전 온도를 조절하는 구체적인 방법은 특별히 제한되지 않는다. 예컨대, 전자 부품 및 기판의 적어도 한쪽의 온도를 충전 온도로 조절하여 언더필재에 접촉시키는 방법을 들 수 있다.
가압 공정에 있어서 부여되는 압력의 크기는, 일반적인 플립 칩의 실장 공정과 마찬가지로, 범프의 수 또는 높이의 편차, 가압에 의한 범프 또는 범프를 받는 기판 상의 배선의 변형량 등을 고려하여 설정할 수 있다. 구체적으로는, 예컨대, 범프 1개당이 받는 하중이 1 g∼10 g 정도가 되도록 설정하는 것이 바람직하다. 또한, 예컨대, 1칩당에 가해지는 하중이 10 N∼100 N 정도가 되도록 설정하는 것이 바람직하다.
(가열 공정)
가열 공정에서는, 전자 부품과 기판이 범프를 통해 접촉한 상태에서, 완충 시트를 통해 가열용 부재에 의해 전자 부품을 가열함으로써, 전자 부품과 기판을 범프를 통해 접합한다. 이 가열 공정에 있어서, 완충 시트 및 언더필재가 경화한다.
가열 공정은, 언더필재를 경화시키지 않고 완충 시트를 경화시킨 후, 언더필재를 경화시키는 것이어도 좋다.
가열 공정은, 전자 부품과 기판의 범프를 통한 접속을 확보하는 관점에서, 범프의 융점 이상의 온도에서 행해지는 것이 바람직하다. 즉, 범프와 기판 상의 배선 등과의 금속 접합이 형성되는 온도에서 행해지는 것이 바람직하다. 예컨대, 범프가 땜납 범프인 경우, 가열 공정은, 230℃ 이상의 온도에서 행해지는 것이 바람직하다. 완충 시트 및 언더필재의 내열성의 관점에서는, 가열 공정은, 예컨대, 320℃ 이하의 온도에서 행해지는 것이 바람직하고, 300℃ 이하의 온도에서 행해지는 것이 보다 바람직하다.
또, 땜납 접합에 의한 접속 수법은, 도전성 입자를 이용한 접속 수법 등과 비교하여 고온을 필요로 하는 한편, 높은 접속 신뢰성을 갖고 있기 때문에, 접속부의 수가 보다 증가한 경우, 및 인접하는 접속부 사이의 피치가 보다 좁아진 경우에도 대응 가능하다. 이러한 땜납 접합에 의한 고온 실장을 실현하기 위해, 완충 시트로서는, 200℃ 이상의 고온 실장 가능한 내열성을 갖는 것이 바람직하다.
가열 공정에 있어서의 기판의 온도 및 전자 부품의 온도는, 예컨대, 각각 25℃∼200℃ 및 230℃∼300℃의 범위 내인 것이 바람직하다.
가열 공정에 있어서의 전자 부품 및 기판의 수는 특별히 제한되지 않는다. 생산 효율의 관점에서는, 각각 복수개의 전자 부품 및 기판을 일괄적으로 가열하는 것이 바람직하다. 복수개의 전자 부품 및 기판을 일괄적으로 가열하는 경우, 1장의 완충 시트를, 복수개의 전자 부품에 펼쳐놓는 것이 바람직하다. 일괄적으로 가열하는 전자 부품 및 기판의 수는, 예컨대, 각각 2개 이상인 것이 바람직하고, 각각 3개 이상인 것이 보다 바람직하고, 각각 5개 이상인 것이 더욱 바람직하다. 본 실시형태의 완충 시트를 이용한 제조 방법에 의한 효과는, 일괄적으로 가열하는 전자 부품 및 기판의 수가 많을수록 현저하다.
가열 공정은, 생산 효율의 관점에서는, 단시간에 행해지는 것이 바람직하다. 구체적으로는, 예컨대, 승온 속도가 5℃/초 이상인 것이 바람직하고, 10℃/초 이상인 것이 보다 바람직하고, 15℃/초 이상인 것이 더욱 바람직하다. 가열 시간은, 범프를 구성하는 재료의 종류에 따라 상이하지만, 생산 효율의 관점에서는, 단시간일수록 바람직하다. 범프가 땜납 범프인 경우, 가열 시간은, 예컨대, 30초 이하인 것이 바람직하고, 20초 이하인 것이 보다 바람직하고, 10초 이하인 것이 더욱 바람직하다. Cu-Cu 또는 Cu-Au의 금속 접합의 경우는, 가열 시간은, 예컨대, 30초 이하인 것이 바람직하다.
가열 공정에 있어서 전자 부품과 기판의 면 방향에서의 위치 어긋남을 억제하는 관점에서, 완충 시트의 경화 속도는, 언더필재의 경화 속도보다 빠른 것이 바람직하다. 완충 시트의 경화 속도를 언더필재의 경화 속도보다 빠르게 함으로써, 가열시에 있어서의 열팽창이 보다 억제되고, 위치 어긋남을 억제하기 쉬워지는 경향이 있다.
이하, 도면을 참조하면서 전자 부품 장치의 제조 방법의 일례에 관하여 더 설명한다. 이하의 제조 방법에 있어서는, 전자 부품에 있어서의 기판과 대향하는 면에 언더필재를 부여하고, 완충 시트를 전자 부품의 상부에 피복하고, 전자 부품과 기판을 접합하는 양태에 관하여 설명한다. 범프는 전자 부품측에 설치되어 있고, 당해 범프를 통해 전자 부품과 기판이 접합된다. 또한, 가열 공정에서는, 각각 3개의 전자 부품 및 기판을 일괄적으로 가열한다. 다만, 완충 시트를 이용한 전자 부품 장치의 제조 방법은, 이들 양태에 한정되는 것은 아니다.
우선, 도 1a에 나타내는 바와 같이, 반도체칩(전자 부품)(1)의 땜납 범프(2)가 설치된 쪽(기판(5)의 접속 패드(4)와 대향하는 쪽)의 면에, 언더필재(3)를 부여한다(부여 공정).
이어서, 도 1b에 나타내는 바와 같이, 반도체칩(1)과 기판(5)을 땜납 범프(2)를 통해 대향시킨다. 그리고, 반도체칩(1)의 위로부터 가압용 부재(6)로 가압하여, 반도체칩(1)과 기판(5)의 간극에 언더필재(3)를 충전하며, 또한, 반도체칩(1)과 기판(5)의 접속 패드(4)를 땜납 범프(2)를 통해 접촉시킨다(가압 공정).
이어서, 도 1c에 나타내는 바와 같이, 반도체칩(1)과 기판(5)의 접속 패드(4)가 땜납 범프(2)를 통해 접촉하고 있는 상태에서, 완충 시트(7)를 통해 반도체칩(1)에 가열용 부재(8)를 압박하여, 반도체칩(1)과 기판(5)의 접속 패드(4)를 땜납 범프(2)를 통해 접합하며, 또한, 완충 시트(7) 및 언더필재(3)를 경화시킨다(가열 공정).
이상의 공정을 거침으로써, 전자 부품 장치가 제조된다.
<전자 부품 장치>
전술한 제조 방법에 의해 제조되는 전자 부품 장치는, 예컨대, 기판과, 언더필재의 경화물과, 전자 부품이 이 순서로 배치되고, 기판과 전자 부품이 범프를 통해 접합하고 있으며, 또한, 언더필재의 경화물이 기판과 전자 부품의 간극을 충전하고 있는 것이다. 이러한 전자 부품 장치는, 전자 부품과 기판의 면 방향의 위치 어긋남이 적고, 신뢰성이 우수하다.
본 실시형태의 완충 시트를 이용한 제조 방법의 효과는, 전자 부품과 기판 사이의 거리 및 범프 사이의 거리가 작은 전자 부품 장치를 제조하는 경우에 특히 현저하다. 구체적으로는, 전자 부품 장치에 있어서의 전자 부품과 기판 사이의 평균 거리는, 예컨대, 50 ㎛ 이하인 것이 바람직하고, 40 ㎛ 이하인 것이 보다 바람직하고, 30 ㎛ 이하인 것이 더욱 바람직하다. 또한, 전자 부품 장치에 있어서의 범프 사이의 평균 거리는, 예컨대, 200 ㎛ 이하인 것이 바람직하고, 150 ㎛ 이하인 것이 보다 바람직하고, 100 ㎛ 이하인 것이 더욱 바람직하고, 80 ㎛ 이하인 것이 특히 바람직하다.
전자 부품 장치의 기판은, 배선 패턴 및 레지스트 패턴에 의한 요철부를 갖고 있어도 좋다. 기판이 배선 패턴 및 레지스트 패턴을 갖는 경우는, 예컨대, 배선 패턴의 평균 폭이 50 ㎛∼300 ㎛이고, 레지스트 개구부의 평균 폭이 50 ㎛∼150 ㎛이고, 레지스트의 평균 두께가 10 ㎛∼20 ㎛인 것이 바람직하다. 본 실시형태의 완충 시트를 이용한 제조 방법에 의하면, 상기와 같은 요철부를 갖는 기판을 사용한 경우에도, 전자 부품과 기판의 면 방향에서의 위치 어긋남을 억제하는 것이 가능하다.
실시예
이하, 본 발명을 실시예에 의해 구체적으로 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
*[합성예 1]
열가소성 수지를 이하와 같이 합성했다.
교반기, 환류 냉각기, 온도계, 적하 깔때기, 및 질소 가스 도입관을 구비한 플라스크에, 메틸셀로솔브 및 톨루엔의 배합물(메틸셀로솔브 : 톨루엔 = 6 : 4(질량비)) 400 g을 첨가하고, 질소 가스를 불어 넣으면서 교반하고, 80℃까지 가열했다. 한편, 중합성 단량체로서 메타크릴산 125 g, 메타크릴산메틸 25 g, 메타크릴산벤질 125 g, 및 스티렌 225 g과, 아조비스이소부티로니트릴 1.5 g을 혼합한 용액 a를 준비했다. 80℃로 가열된 메틸셀로솔브 및 톨루엔의 상기 배합물에 용액 a를 4시간에 걸쳐 적하한 후, 80℃에서 교반하면서 2시간 보온했다. 또한, 메틸셀로솔브 및 톨루엔의 배합물(메틸셀로솔브 : 톨루엔 = 6 : 4(질량비)) 100 g에 아조비스이소부티로니트릴 1.2 g을 용해한 용액을, 10분간에 걸쳐 플라스크 내에 적하했다. 적하 후의 용액을 교반하면서 80℃에서 3시간 보온한 후, 30분간에 걸쳐 90℃로 가온했다. 90℃에서 2시간 보온한 후, 냉각하여, 열가소성 수지를 얻었다. 열가소성 수지의 불휘발분(고형분)은 46.2 질량％이고, 중량 평균 분자량은 45000이었다.
[실시예 1∼2]
<완충 시트의 제작>
교반기를 구비한 플라스크에, 합성예 1에서 얻어진 열가소성 수지 58 g과, 열경화성 화합물로서 트리메틸올프로판트리아크릴레이트(히타치 카세이(주) 제조, 상품명 「TMPT21」) 42 g을 첨가하고, 열중합 개시제로서 1,1-비스(t-부틸퍼옥시)시클로헥산(니치유(주) 제조, 상품명 「퍼헥사 C」) 2 g을 더 첨가하고, 교반하여 바니시를 얻었다.
얻어진 바니시를 폴리이미드 필름(도레·듀퐁(주) 제조, 상품명 「카프톤 100H」, 평균 두께: 25 ㎛)의 벨트면측에 도공한 후, 60℃의 건조기로 10분간 건조함으로써, 조성물층의 평균 두께가 70 ㎛ 또는 100 ㎛인 시트를 얻었다. 얻어진 시트의 조성물층측에, 폴리이미드 필름(도레·듀퐁(주) 제조, 상품명 「카프톤 100H」, 평균 두께: 25 ㎛)을 벨트면이 조성물층측이 되도록 중첩하고, 핫 롤 라미네이터를 이용하여 60℃, 0.5 MPa, 1.0 m/분의 조건에서 적층하여, 열경화성의 조성물층을 갖는 완충 시트 A(평균 두께: 120 ㎛) 및 완충 시트 B(평균 두께: 150 ㎛)를 얻었다.
<전자 부품 장치의 제작>
전자 부품 장치의 재료로서, 알루미늄 배선을 갖는 7.3 mm×7.3 mm×0.1 mm의 실리콘 칩((주)왈츠 제조, 상품명 「WALTS-TEG CC80-0101JY-MODEL 1」, 범프: Sn-Ag-Cu계, 범프 간격: 80 ㎛)을 전자 부품으로서, 및 회로가 형성된 18 mm×18 mm×0.4 mm의 기판((주)왈츠 제조, 상품명 「WALTS-KIT CC80-0102JY-MODEL 1」, 솔더 레지스트: PSR4000-AUS703,기재: E679FGS)을 기판으로서, 각각 준비했다.
필름상의 언더필재(히타치 카세이(주) 제조, 에폭시계 NCF(Non-conductive Film))를, 다이어프램 방식의 진공 라미네이터(니치고·모톤(주) 제조, 상품명 「V130」)를 이용하여, 온도가 80℃가 되도록 조절한 전자 부품에 라미네이트했다(부여 공정).
이어서, 충전 온도가 80℃가 되도록 온도를 조절한 실리콘 칩의 범프를 갖는 면을 기판측으로 향하게 하고, 범프가 기판과 접촉하도록, 실리콘 칩의 위로부터 120 N의 하중으로 가압용 부재에 의해 가압했다(가압 공정). 이 때, 실리콘 칩 상에 부여된 언더필재가 가압에 의해 유동하여 기판과 실리콘 칩의 간극을 충전했다. 이와 같이 하여, 전자 부품 실장 기판을 제작했다.
상기에서 얻어진 전자 부품 실장 기판 5개를, 가로세로 10 cm의 사각형의 네 모퉁이 및 중심에 위치하도록, 실리콘 칩측을 상면으로 하여 재치(載置)했다. 5개의 실리콘 칩 상에 상기에서 얻어진 완충 시트 A 또는 완충 시트 B를 피복하고, 미리 160℃로 가열하며, 또한, 50 ㎛ 기울인 가열용 부재를 600 N의 하중으로 접촉시키고, 그 후 10초 동안 가열용 부재를 260℃로 가열하고, 260℃ 도달 후에 15초간 유지함으로써, 실리콘 칩과 기판을 접합했다(가열 공정). 이와 같이 하여, 전자 부품 장치 5개를 일괄적으로 제작했다.
상기에서 얻어진 전자 부품 장치에 관하여, 이하와 같이 하여, 박리의 관찰, 접속성의 확인, 및 실리콘 칩과 기판의 위치 어긋남의 확인을 행했다. 평가 결과를 표 1에 나타낸다.
<박리의 관찰>
박리의 관찰은, 가열 공정을 행한 후의 전자 부품 장치에 관하여, 전자 부품 장치의 내부를 초음파 관찰 장치(인사이트(주) 제조, 상품명 「INSIGHT-300」)를 이용하여 관찰함으로써 행하고, 하기의 평가 기준에 따라 평가했다.
-평가 기준-
A: 가열 후에 모든 전자 부품에서 박리가 관찰되지 않았다.
B: 가열 후에 일부의 전자 부품에서 박리가 관찰되었다.
<접속성의 확인>
접속성의 확인은, 가열 공정을 행한 후의 전자 부품 장치에 관하여, 도통을 테스터(카이세(주) 제조, 상품명 「SK-6500」)로 확인함으로써 행하고, 하기의 평가 기준에 따라 평가했다.
-평가 기준-
A: 가열 후에 모든 전자 부품에서 도통이 취해져 있다.
B: 가열 후에 일부의 전자 부품에서 도통이 취해지지 않는다.
<실리콘 칩과 기판의 위치 어긋남의 확인>
위치 어긋남의 확인은, 가열 공정을 행한 후의 전자 부품 장치에 관하여, 실리콘 칩의 땜납 범프와 기판의 접속 패드 부분의 면 방향에서의 위치 어긋남을 X선 관찰 장치(노드슨·어드밴스트·테크놀로지(주) 제조, 상품명 「XD-7600NT100-CT」)로 확인함으로써 행하고, 하기의 평가 기준에 따라 평가했다. 또, 위치 어긋남은 5개소를 측정하고, 그 산술 평균치를 구했다.
-평가 기준-
A: 가열 후의 실리콘 칩과 기판의 접속 패드 부분의 면 방향에서의 위치 어긋남의 평균이 7 ㎛ 미만이다.
B: 가열 후의 실리콘 칩과 기판의 접속 패드 부분의 면 방향에서의 위치 어긋남의 평균이 7 ㎛ 이상, 10 ㎛ 미만이다.
C: 가열 후의 실리콘 칩과 기판의 접속 패드 부분의 면 방향에서의 위치 어긋남의 평균이 10 ㎛ 이상이다.
[실시예 3]
<완충 시트의 제작>
교반기를 구비한 플라스크에, 열경화성 화합물로서 트리메틸올프로판트리아크릴레이트(히타치 카세이(주) 제조, 상품명 「TMPT21」) 98.32 g을 첨가하고, 광중합 개시제로서 2-히드록시-2-메틸-1-페닐-프로판-1-온(BASF사 제조, 상품명 「IRGACURE 1173」) 0.15 g과, 열중합 개시제로서 1,1-비스(t-부틸퍼옥시)시클로헥산(니치유(주) 제조, 상품명 「퍼헥사 C」) 1.5 g을 더 첨가하고, 교반하여 바니시를 얻었다.
얻어진 바니시를 폴리이미드 필름(도레·듀퐁(주) 제조, 상품명 「카프톤 100H」, 평균 두께: 25 ㎛)의 벨트면측에 도공한 후, 자외선 노광기를 이용하여 200 mJ의 노광량으로 자외선을 조사함으로써, 조성물층의 평균 두께가 100 ㎛인 시트를 얻었다. 얻어진 시트의 조성물층측에, 폴리이미드 필름(도레·듀퐁(주) 제조, 상품명 「카프톤 100H」, 평균 두께: 25 ㎛)을 벨트면이 조성물층측이 되도록 중첩하고, 핫 롤 라미네이터를 이용하여 60℃, 0.5 MPa, 1.0 m/분의 조건에서 적층하여, 열경화성의 조성물층을 갖는 완충 시트 C(평균 두께: 150 ㎛)를 얻었다.
<전자 부품 장치의 제작>
가열 공정에 있어서, 완충 시트 A 대신에 완충 시트 C를 이용하고, 가열용 부재의 기울기를 표 1에 나타내는 바와 같이 설정한 것 이외에는 실시예 1과 동일하게 하여, 실시예 3의 전자 부품 실장 기판 및 전자 부품 장치를 제작했다. 그 후, 실시예 1과 동일하게 하여, 박리의 관찰, 접속성의 확인, 및 실리콘 칩과 기판의 위치 어긋남의 확인을 행하고, 평가했다. 결과를 표 1에 나타낸다.
[실시예 4]
<완충 시트의 제작>
실시예 3에서 조제한 바니시에 대하여, 무기 충전재로서 실리카 입자(덴키 카가쿠 고교(주) 제조, 상품명 「FB-5SDCH」, 체적 평균 입경: 5.0 ㎛) 20 g을 첨가하고, 교반하여 바니시를 얻었다. 그리고, 얻어진 바니시를 이용한 것 이외에는 실시예 3과 동일하게 하여, 열경화성의 조성물층을 갖는 완충 시트 D(두께: 150 ㎛)를 얻었다.
<전자 부품 장치의 제작>
가열 공정에 있어서, 완충 시트 A 대신에 완충 시트 D를 이용하고, 가열용 부재의 기울기를 표 1에 나타내는 바와 같이 설정한 것 이외에는 실시예 1과 동일하게 하여, 실시예 4의 전자 부품 실장 기판 및 전자 부품 장치를 제작했다. 그 후, 실시예 1과 동일하게 하여, 박리의 관찰, 접속성의 확인, 및 실리콘 칩과 기판의 위치 어긋남의 확인을 행하고, 평가했다. 결과를 표 1에 나타낸다.
[비교예 1∼2]
가열 공정에 있어서, 완충 시트 A를 이용하지 않고, 가열용 부재의 기울기를 표 1에 나타내는 바와 같이 설정한 것 이외에는 실시예 1과 동일하게 하여, 비교예 1∼2의 전자 부품 실장 기판 및 전자 부품 장치를 제작했다. 그 후, 실시예 1과 동일하게 하여, 박리의 관찰, 접속성의 확인, 및 실리콘 칩과 기판의 위치 어긋남의 확인을 행하고, 평가했다. 결과를 표 1에 나타낸다.
[비교예 3]
가열 공정에 있어서, 완충 시트 A 대신에 알루미늄박(평균 두께: 45 ㎛)을 이용하고, 가열용 부재의 기울기를 표 1에 나타내는 바와 같이 설정한 것 이외에는 실시예 1과 동일하게 하여, 비교예 3의 전자 부품 실장 기판 및 전자 부품 장치를 제작했다. 그 후, 실시예 1과 동일하게 하여, 박리의 관찰, 접속성의 확인, 및 실리콘 칩과 기판의 위치 어긋남의 확인을 행하고, 평가했다. 결과를 표 1에 나타낸다.
Figure pat00001
표 1에 나타내는 결과로부터 분명한 바와 같이, 열경화성의 조성물층을 갖는 완충 시트를 이용함으로써, 전자 부품과 기판의 위치 어긋남을 억제하며, 또한, 복수개의 전자 부품 장치를 일괄적으로 제조할 수 있다. 또한, 열경화성의 조성물층을 갖는 완충 시트를 이용하여 제조되는 전자 부품 장치는, 박리의 발생이 적고, 접속성 및 신뢰성이 우수하다.
2015년 8월 28일에 출원된 일본 출원 제2015-169048호의 개시는 그 전체가 참조에 의해 본 명세서에 도입된다.
본 명세서에 기재된 모든 문헌, 특허 출원, 및 기술 규격은, 개개의 문헌, 특허 출원, 및 기술 규격이 참조에 의해 도입되는 것이 구체적으로 또한 개별적으로 기재된 경우와 동일한 정도로, 본 명세서 중에 참조에 의해 도입된다.
1: 반도체칩(전자 부품), 2: 땜납 범프, 3: 언더필재, 4: 접속 패드, 5: 기판, 6: 가압용 부재, 7: 완충 시트, 8: 가열용 부재

Claims (7)

  1. 열경화성 화합물을 함유하고,
    가열용 부재에 의해 전자 부품을 가열하여 상기 전자 부품을 기판에 실장할 때에, 상기 가열용 부재와 상기 전자 부품의 사이에 개재되는 완충 시트를 제조하기 위해 이용되는 완충 시트용 조성물.
  2. 제1항에 있어서, 중합 개시제를 더 함유하는, 완충 시트용 조성물.
  3. 제1항 또는 제2항에 있어서, 경화제를 더 함유하는, 완충 시트용 조성물.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 용제를 더 함유하는, 완충 시트용 조성물.
  5. 제1항 내지 제4항 중 어느 한 항에 기재된 완충 시트용 조성물을 시트상으로 성형한 열경화성의 조성물층을 갖는 완충 시트.
  6. 제5항에 있어서, 한면 또는 양면에 지지체를 갖는 완충 시트.
  7. 제5항 또는 제6항에 있어서, 상기 조성물층의 평균 두께가 20 ㎛ 이상인, 완충 시트.
KR1020217010612A 2015-08-28 2016-08-26 완충 시트용 조성물 및 완충 시트 KR102471724B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227041152A KR102599915B1 (ko) 2015-08-28 2016-08-26 완충 시트용 조성물 및 완충 시트

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015169048 2015-08-28
JPJP-P-2015-169048 2015-08-28
KR1020187005940A KR102242783B1 (ko) 2015-08-28 2016-08-26 완충 시트용 조성물 및 완충 시트
PCT/JP2016/075002 WO2017038691A1 (ja) 2015-08-28 2016-08-26 緩衝シート用組成物及び緩衝シート

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187005940A Division KR102242783B1 (ko) 2015-08-28 2016-08-26 완충 시트용 조성물 및 완충 시트

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227041152A Division KR102599915B1 (ko) 2015-08-28 2016-08-26 완충 시트용 조성물 및 완충 시트

Publications (2)

Publication Number Publication Date
KR20210043722A true KR20210043722A (ko) 2021-04-21
KR102471724B1 KR102471724B1 (ko) 2022-11-25

Family

ID=58187866

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020217010612A KR102471724B1 (ko) 2015-08-28 2016-08-26 완충 시트용 조성물 및 완충 시트
KR1020187005940A KR102242783B1 (ko) 2015-08-28 2016-08-26 완충 시트용 조성물 및 완충 시트
KR1020227041152A KR102599915B1 (ko) 2015-08-28 2016-08-26 완충 시트용 조성물 및 완충 시트

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020187005940A KR102242783B1 (ko) 2015-08-28 2016-08-26 완충 시트용 조성물 및 완충 시트
KR1020227041152A KR102599915B1 (ko) 2015-08-28 2016-08-26 완충 시트용 조성물 및 완충 시트

Country Status (6)

Country Link
US (2) US20180340056A1 (ko)
EP (1) EP3331001A4 (ko)
JP (15) JP6790591B2 (ko)
KR (3) KR102471724B1 (ko)
TW (3) TWI800231B (ko)
WO (1) WO2017038691A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019041097A (ja) * 2017-08-28 2019-03-14 日立化成株式会社 電子部品装置を製造する方法、熱プレス用シート及び熱プレス用熱硬化性樹脂組成物
WO2019044798A1 (ja) * 2017-08-28 2019-03-07 日立化成株式会社 パワー半導体装置を製造する方法、熱プレス用シート及び熱プレス用熱硬化性樹脂組成物
JP2019125769A (ja) * 2018-01-11 2019-07-25 日立化成株式会社 半導体装置の製造方法
JP2019153767A (ja) * 2018-02-28 2019-09-12 日立化成株式会社 半導体装置及びその製造方法
JP7180152B2 (ja) * 2018-07-11 2022-11-30 昭和電工マテリアルズ株式会社 電子部品装置を製造する方法、熱プレス用シート及び熱プレス用熱硬化性樹脂組成物
CN111276419B (zh) * 2018-12-04 2023-02-24 昆山微电子技术研究院 一种固相键合装置
JP7211822B2 (ja) * 2019-01-09 2023-01-24 株式会社東京精密 電子部品のポッティング方法及びそれを用いた電子装置
CN114051647B (zh) 2020-01-29 2023-02-03 株式会社村田制作所 带电极的无源部件和带电极的无源部件的集合体
US20230093241A1 (en) * 2020-03-04 2023-03-23 Tdk Corporation Element array pressurizing device, manufacturing device, and manufacturing method
WO2023062671A1 (ja) * 2021-10-11 2023-04-20 株式会社レゾナック 電子部品装置の製造方法、電子部品の実装方法及び緩衝シート
WO2023238253A1 (ja) * 2022-06-07 2023-12-14 株式会社レゾナック 緩衝シート、電子部品の実装方法及び電子部品装置の製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088529A (ko) * 1998-05-26 1999-12-27 가마이 고로 에폭시광학시트및이의제조방법
JP2004273669A (ja) * 2003-03-07 2004-09-30 Shin Etsu Chem Co Ltd 熱圧着用シリコーンゴムシート
US6919223B2 (en) * 2002-06-24 2005-07-19 Towa Corporation Method of manufacturing semiconductor resin molding and resin member employed therefor
KR20080031183A (ko) * 2005-06-14 2008-04-08 큐빅 웨이퍼 인코포레이티드 전자 칩 콘택 구조
KR20080075031A (ko) * 2006-01-23 2008-08-13 히다치 가세고교 가부시끼가이샤 접착제 조성물, 필름상 접착제, 접착시트, 및 그것을이용한 반도체장치
KR20120032402A (ko) * 2010-07-29 2012-04-05 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름 및 그의 용도
JP2013219285A (ja) 2012-04-11 2013-10-24 Hitachi Chemical Co Ltd 半導体装置の製造方法
JP2014060241A (ja) * 2012-09-18 2014-04-03 Toray Ind Inc 半導体装置の製造方法
US20140106106A1 (en) * 2011-03-11 2014-04-17 Nitto Denko Corporation Dicing film with protecting film
JP2014131016A (ja) * 2012-11-29 2014-07-10 Nitto Denko Corp 熱硬化性樹脂シート及び電子部品パッケージの製造方法
JP2014179419A (ja) * 2013-03-14 2014-09-25 Alpha- Design Kk 電子部品の接合方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652398A (en) * 1985-09-12 1987-03-24 Stauffer Chemical Company Rapid curing, thermally stable adhesive composition comprising epoxy resin, polyimide, reactive solvent, and crosslinker
JPH1187777A (ja) * 1997-09-02 1999-03-30 Oki Electric Ind Co Ltd Ｌｅｄ半導体装置の実装方法
JP2002060445A (ja) * 2000-08-23 2002-02-26 Showa Highpolymer Co Ltd 耐熱性透明フィルムおよびその製造方法
JP3896017B2 (ja) * 2001-08-03 2007-03-22 松下電器産業株式会社 半導体実装体の製造方法、および半導体実装体の製造装置
AU2003221149A1 (en) * 2003-03-25 2004-10-18 Fujitsu Limited Method for manufacturing electronic component-mounted board
JP2006274248A (ja) * 2005-03-03 2006-10-12 Toray Ind Inc 半導体装置用接着剤付きテープおよびその製造方法、それを用いたパターン加工テープ
JP2007001302A (ja) * 2005-05-24 2007-01-11 Nitto Denko Corp 熱伝導性複合シート、それを用いた電子部品アッセンブリーの製造方法
WO2006129520A1 (ja) 2005-05-30 2006-12-07 Nitto Denko Corporation 圧着離型シートおよび巻回体
CN101796636B (zh) 2005-06-14 2013-02-27 丘费尔资产股份有限公司 芯片连接方法
JP4872291B2 (ja) * 2005-09-27 2012-02-08 住友電気工業株式会社 電極接続方法、電極接続装置、および配線板接合体の製造方法
JP2008193023A (ja) * 2007-02-08 2008-08-21 Sekisui Chem Co Ltd 半導体装置の製造方法及び半導体装置製造用耐熱シート
JP5456642B2 (ja) 2009-12-24 2014-04-02 日東電工株式会社 フリップチップ型半導体裏面用フィルム
JP5349432B2 (ja) * 2010-09-06 2013-11-20 日東電工株式会社 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート
JP5614217B2 (ja) * 2010-10-07 2014-10-29 デクセリアルズ株式会社 マルチチップ実装用緩衝フィルム
JP5849405B2 (ja) * 2011-02-17 2016-01-27 日立化成株式会社 半導体装置の製造方法
JP6149277B2 (ja) * 2011-03-30 2017-06-21 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
KR20140140042A (ko) 2012-03-07 2014-12-08 도레이 카부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP6037300B2 (ja) 2012-03-15 2016-12-07 パナソニックＩｐマネジメント株式会社 回路部材接合構造体
WO2013183507A1 (ja) * 2012-06-06 2013-12-12 シャープ株式会社 部品圧着装置
WO2014010258A1 (ja) * 2012-07-13 2014-01-16 パナソニック株式会社 半導体封止用アクリル樹脂組成物とそれを用いた半導体装置およびその製造方法
JP2014103257A (ja) 2012-11-20 2014-06-05 Nitto Denko Corp 電子部品装置の製造方法、及び、電子部品装置
WO2014125536A1 (ja) 2013-02-14 2014-08-21 シャープ株式会社 半導体モジュールおよび半導体チップ実装方法
JP2015170690A (ja) * 2014-03-06 2015-09-28 信越化学工業株式会社 Ｌｅｄチップ圧着用熱伝導性複合シート及びその製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990088529A (ko) * 1998-05-26 1999-12-27 가마이 고로 에폭시광학시트및이의제조방법
US6919223B2 (en) * 2002-06-24 2005-07-19 Towa Corporation Method of manufacturing semiconductor resin molding and resin member employed therefor
JP2004273669A (ja) * 2003-03-07 2004-09-30 Shin Etsu Chem Co Ltd 熱圧着用シリコーンゴムシート
KR20080031183A (ko) * 2005-06-14 2008-04-08 큐빅 웨이퍼 인코포레이티드 전자 칩 콘택 구조
KR20080075031A (ko) * 2006-01-23 2008-08-13 히다치 가세고교 가부시끼가이샤 접착제 조성물, 필름상 접착제, 접착시트, 및 그것을이용한 반도체장치
KR20120032402A (ko) * 2010-07-29 2012-04-05 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름 및 그의 용도
US20140106106A1 (en) * 2011-03-11 2014-04-17 Nitto Denko Corporation Dicing film with protecting film
JP2013219285A (ja) 2012-04-11 2013-10-24 Hitachi Chemical Co Ltd 半導体装置の製造方法
JP2014060241A (ja) * 2012-09-18 2014-04-03 Toray Ind Inc 半導体装置の製造方法
JP2014131016A (ja) * 2012-11-29 2014-07-10 Nitto Denko Corp 熱硬化性樹脂シート及び電子部品パッケージの製造方法
JP2014179419A (ja) * 2013-03-14 2014-09-25 Alpha- Design Kk 電子部品の接合方法
US8915418B2 (en) * 2013-03-14 2014-12-23 Tadatomo Suga Electronic component bonding method

Also Published As

Publication number Publication date
JP6508344B2 (ja) 2019-05-08
KR20220162868A (ko) 2022-12-08
US20180340056A1 (en) 2018-11-29
JP2017045998A (ja) 2017-03-02
JP7056775B2 (ja) 2022-04-19
JP2017045993A (ja) 2017-03-02
JP7322937B2 (ja) 2023-08-08
EP3331001A4 (en) 2019-02-20
TWI800231B (zh) 2023-04-21
JPWO2017038691A1 (ja) 2018-03-08
JP2023175042A (ja) 2023-12-08
TWI756181B (zh) 2022-03-01
JP7322998B2 (ja) 2023-08-08
WO2017038691A1 (ja) 2017-03-09
KR102599915B1 (ko) 2023-11-08
KR102242783B1 (ko) 2021-04-22
JP6819139B2 (ja) 2021-01-27
JP2017045994A (ja) 2017-03-02
KR20180035873A (ko) 2018-04-06
JP2017045996A (ja) 2017-03-02
JP2021073748A (ja) 2021-05-13
TW202325758A (zh) 2023-07-01
KR102471724B1 (ko) 2022-11-25
JP2023165871A (ja) 2023-11-17
JP2019080082A (ja) 2019-05-23
JP7203482B2 (ja) 2023-01-13
JP7122803B2 (ja) 2022-08-22
TW201714907A (zh) 2017-05-01
JP6790591B2 (ja) 2020-11-25
JP2022009941A (ja) 2022-01-14
JP6848992B2 (ja) 2021-03-24
JP2022009940A (ja) 2022-01-14
JP2017045995A (ja) 2017-03-02
JP2017045997A (ja) 2017-03-02
JP6819140B2 (ja) 2021-01-27
JP2022082758A (ja) 2022-06-02
JP7203481B2 (ja) 2023-01-13
US20230095879A1 (en) 2023-03-30
TW202219102A (zh) 2022-05-16
EP3331001A1 (en) 2018-06-06
JP2022009939A (ja) 2022-01-14

Similar Documents

Publication Publication Date Title
KR102242783B1 (ko) 완충 시트용 조성물 및 완충 시트
US10870756B2 (en) Acrylic composition for encapsulation, sheet material, laminated sheet, cured object, semiconductor device, and process for producing semiconductor device
US10703939B2 (en) Acrylic composition for sealing, sheet material, multilayer sheet, cured product, semiconductor device and method for manufacturing semiconductor device
US11674032B2 (en) Encapsulation resin composition, laminated sheet, cured product, semiconductor device, and method for fabricating semiconductor device
JP5499454B2 (ja) 感光性接着剤組成物、接着シート、接着剤パターン、接着剤層付半導体ウェハ、並びに半導体装置及びその製造方法
JP2019041097A (ja) 電子部品装置を製造する方法、熱プレス用シート及び熱プレス用熱硬化性樹脂組成物
KR20210132020A (ko) 봉지용 재료, 적층 시트, 경화물, 반도체 장치, 및 반도체 장치의 제조 방법
JP7180152B2 (ja) 電子部品装置を製造する方法、熱プレス用シート及び熱プレス用熱硬化性樹脂組成物
CN110582841A (zh) 底部填充材料、底部填充薄膜及使用其的半导体装置的制备方法
JP2019153767A (ja) 半導体装置及びその製造方法
KR102675633B1 (ko) 봉지용 수지 조성물, 적층 시트, 경화물, 반도체 장치 및 반도체 장치의 제조 방법
WO2023062671A1 (ja) 電子部品装置の製造方法、電子部品の実装方法及び緩衝シート
WO2023238253A1 (ja) 緩衝シート、電子部品の実装方法及び電子部品装置の製造方法
TW202348713A (zh) 緩衝片、電子零件的構裝方法及電子零件裝置的製造方法
JP2022074033A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant