JP7164271B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP7164271B2 JP7164271B2 JP2017196649A JP2017196649A JP7164271B2 JP 7164271 B2 JP7164271 B2 JP 7164271B2 JP 2017196649 A JP2017196649 A JP 2017196649A JP 2017196649 A JP2017196649 A JP 2017196649A JP 7164271 B2 JP7164271 B2 JP 7164271B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- element isolation
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 84
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 238000002955 isolation Methods 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 35
- 238000005229 chemical vapour deposition Methods 0.000 claims description 16
- 239000004020 conductor Substances 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 45
- 229920005591 polysilicon Polymers 0.000 description 45
- 238000000034 method Methods 0.000 description 37
- 230000008878 coupling Effects 0.000 description 26
- 238000010168 coupling process Methods 0.000 description 26
- 238000005859 coupling reaction Methods 0.000 description 26
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- 230000007547 defect Effects 0.000 description 13
- 239000013078 crystal Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000010410 layer Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000000059 patterning Methods 0.000 description 5
- 241000209094 Oryza Species 0.000 description 4
- 235000007164 Oryza sativa Nutrition 0.000 description 4
- 238000005452 bending Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 235000009566 rice Nutrition 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
図1および図2を参照して、本実施の形態に係る半導体装置の製造方法および半導体装置について説明する。図1は本実施の形態に係る半導体装置のBL方向D1の断面、図2はBL方向に直交する方向の断面を各々示している。
フローティングゲート108aは半導体基板11上に形成されたゲート絶縁膜109a上に設けられている。フローティングゲート108a上にはスペーサ102aが形成されている。
図3を参照して、本実施の形態に係る半導体装置の製造方法、および半導体装置について説明する。本実施の形態は、上記実施の形態においてフローティングゲートの形成方法を変えたものであり、半導体装置としてのフラッシュメモリの構成はフラッシュメモリ100と同様なので、必要な場合は図1を参照することとし、詳細な説明を省略する。図3は、フラッシュメモリ100におけるフローティングゲートの形成方法を示すものであり、2つの素子分離絶縁膜の一方の素子分離絶縁膜とその周囲の層の部分を図示している。
図4を参照して、本実施の形態に係る半導体装置の製造方法、および半導体装置について説明する。本実施の形態は、上記実施の形態においてフローティングゲートの形成方法を変えたものであり、半導体装置としてのフラッシュメモリの構成はフラッシュメモリ100と同様なので、必要な場合は図1を参照することとし、詳細な説明を省略する。図4は、フラッシュメモリ100におけるフローティングゲートの形成方法を示すものであり、2つの素子分離絶縁膜の一方の素子分離絶縁膜とその周囲の層の部分を図示している。
図5を参照して、本実施の形態に係る半導体装置の製造方法、および半導体装置について説明する。本実施の形態は、上記実施の形態においてフローティングゲートの形成方法を変えたものであり、半導体装置としてのフラッシュメモリの構成はフラッシュメモリ100と同様なので、必要な場合は図1を参照することとし、詳細な説明を省略する。図5は、フラッシュメモリ100におけるフローティングゲートの形成方法を示すものであり、2つの素子分離絶縁膜の一方の素子分離絶縁膜とその周囲の層の部分を図示している。
12 カップリング酸化膜
13 FGポリシリコン膜
14 SiN膜
15 開口部
16 酸化膜
17 トレンチ
18 ライナー酸化膜
19 NSG膜
20 SiN膜
21 トレンチ
22 SiN膜
23 ライナー酸化膜
24 NSG膜
25、26 ライナー酸化膜
27 素子分離絶縁膜
100 フラッシュメモリ
101 ソース配線
102a、102b スペーサ
103a、103b コントロールゲート
104a、104b サイドウォール
105 ソース
106a、106b ドレイン
107a、107b トコンタクト部
108a、108b フローティングゲート
109a、109b ゲート絶縁膜
110a、110b トンネル絶縁膜
111a、111b メモリセル
112 主面
120 半導体基板
121 FGカップリング酸化膜
122 FGポリシリコン膜
123 トレンチSiN膜
124 開口部
125 ライナー酸化膜
126 NSG膜
128、128a、128b 素子分離絶縁膜
130A、130B フローティングゲート
D1 BL方向
Claims (1)
- 半導体基板の上にゲート絶縁膜を介してフローティングゲート用の導電体膜を成膜する工程と、
素子分離絶縁膜を形成する領域の前記ゲート絶縁膜、前記導電体膜および前記半導体基板をエッチングして素子分離溝を形成する工程と、
エッチングされた前記導電体膜の側面を含む前記素子分離溝に接し、1層からなる被覆絶縁膜を化学気相成長により成膜する工程と、
前記素子分離溝の底部の前記被覆絶縁膜をエッチングで除去する工程と、
前記素子分離溝の底部を酸化してライナー膜を成膜する工程と、
残留する前記被覆絶縁膜をエッチングにより除去する工程と、
前記素子分離溝を絶縁物で埋め込み前記素子分離絶縁膜を形成する工程と、を含み、
前記被覆絶縁膜が窒化膜である
半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017196649A JP7164271B2 (ja) | 2017-10-10 | 2017-10-10 | 半導体装置の製造方法および半導体装置 |
JP2022108916A JP2022130711A (ja) | 2017-10-10 | 2022-07-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017196649A JP7164271B2 (ja) | 2017-10-10 | 2017-10-10 | 半導体装置の製造方法および半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022108916A Division JP2022130711A (ja) | 2017-10-10 | 2022-07-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019071348A JP2019071348A (ja) | 2019-05-09 |
JP7164271B2 true JP7164271B2 (ja) | 2022-11-01 |
Family
ID=66440733
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017196649A Active JP7164271B2 (ja) | 2017-10-10 | 2017-10-10 | 半導体装置の製造方法および半導体装置 |
JP2022108916A Pending JP2022130711A (ja) | 2017-10-10 | 2022-07-06 | 半導体装置の製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022108916A Pending JP2022130711A (ja) | 2017-10-10 | 2022-07-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7164271B2 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218248A (ja) | 2001-12-18 | 2003-07-31 | Samsung Electronics Co Ltd | スプリットゲート型フラッシュメモリ形成方法 |
JP2003229500A (ja) | 2001-12-28 | 2003-08-15 | Hynix Semiconductor Inc | フラッシュメモリ素子のフローティングゲート形成方法 |
JP2004235313A (ja) | 2003-01-29 | 2004-08-19 | Renesas Technology Corp | 半導体装置 |
JP2006344809A (ja) | 2005-06-09 | 2006-12-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2008166793A (ja) | 2007-01-04 | 2008-07-17 | Hynix Semiconductor Inc | 半導体素子およびその素子分離膜形成方法 |
JP2008177277A (ja) | 2007-01-17 | 2008-07-31 | Toshiba Corp | フラッシュメモリ及びフラッシュメモリの製造方法 |
JP2009117779A (ja) | 2007-11-09 | 2009-05-28 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2012204488A (ja) | 2011-03-24 | 2012-10-22 | Toshiba Corp | 半導体装置の製造方法 |
JP2014165253A (ja) | 2013-02-22 | 2014-09-08 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
US20160111493A1 (en) | 2014-10-21 | 2016-04-21 | Sandisk Technologies Inc. | Double Trench Isolation |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69226176T2 (de) * | 1991-04-09 | 1999-12-23 | Silicon Storage Technology, Inc. | Elektrisch aenderbare einzel-transistor-halbleiterfestwertspeicheranordnung |
JPH11103033A (ja) * | 1997-09-29 | 1999-04-13 | Sony Corp | 不揮発性半導体記憶装置の製造方法 |
US7416956B2 (en) * | 2004-11-23 | 2008-08-26 | Sandisk Corporation | Self-aligned trench filling for narrow gap isolation regions |
JP2008071827A (ja) * | 2006-09-12 | 2008-03-27 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
-
2017
- 2017-10-10 JP JP2017196649A patent/JP7164271B2/ja active Active
-
2022
- 2022-07-06 JP JP2022108916A patent/JP2022130711A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218248A (ja) | 2001-12-18 | 2003-07-31 | Samsung Electronics Co Ltd | スプリットゲート型フラッシュメモリ形成方法 |
JP2003229500A (ja) | 2001-12-28 | 2003-08-15 | Hynix Semiconductor Inc | フラッシュメモリ素子のフローティングゲート形成方法 |
JP2004235313A (ja) | 2003-01-29 | 2004-08-19 | Renesas Technology Corp | 半導体装置 |
JP2006344809A (ja) | 2005-06-09 | 2006-12-21 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2008166793A (ja) | 2007-01-04 | 2008-07-17 | Hynix Semiconductor Inc | 半導体素子およびその素子分離膜形成方法 |
JP2008177277A (ja) | 2007-01-17 | 2008-07-31 | Toshiba Corp | フラッシュメモリ及びフラッシュメモリの製造方法 |
JP2009117779A (ja) | 2007-11-09 | 2009-05-28 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2012204488A (ja) | 2011-03-24 | 2012-10-22 | Toshiba Corp | 半導体装置の製造方法 |
JP2014165253A (ja) | 2013-02-22 | 2014-09-08 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
US20160111493A1 (en) | 2014-10-21 | 2016-04-21 | Sandisk Technologies Inc. | Double Trench Isolation |
Also Published As
Publication number | Publication date |
---|---|
JP2019071348A (ja) | 2019-05-09 |
JP2022130711A (ja) | 2022-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4570240B2 (ja) | 半導体素子及びその製造方法 | |
JP4837299B2 (ja) | スプリットゲート型の不揮発性の半導体メモリ素子の製造方法 | |
KR100814408B1 (ko) | 비휘발성 메모리 소자 및 이의 제조 방법. | |
TWI641114B (zh) | 使用兩個多晶矽沉積步驟來形成三柵極非揮發性快閃記憶體單元對的方法 | |
JP4074292B2 (ja) | 半導体装置及びその製造方法 | |
JP5322369B2 (ja) | 不揮発性メモリ素子の製造方法 | |
JP4606580B2 (ja) | 半導体不揮発性メモリの制御ゲートおよびフローティングゲートの形成 | |
US20220285547A1 (en) | Method of manufacturing semiconductor device and semiconductor device | |
KR100683389B1 (ko) | 플래시 메모리의 셀 트랜지스터 및 그 제조 방법 | |
JP7164271B2 (ja) | 半導体装置の製造方法および半導体装置 | |
TW202121662A (zh) | 形成具有間隔物限定之浮動閘和離散地形成之多晶矽閘的分離閘快閃記憶體單元的方法 | |
KR100655283B1 (ko) | 이이피롬 장치 및 그 제조 방법 | |
US7183607B1 (en) | Non-volatile memory structure | |
JP2000031305A (ja) | And型不揮発性半導体記憶装置およびその製造方法 | |
JP2008098503A (ja) | 半導体装置およびその製造方法 | |
JP7117223B2 (ja) | 半導体装置の製造方法 | |
JP2007141962A (ja) | 半導体記憶装置及びその製造方法 | |
KR100649308B1 (ko) | 자기 정렬 플로팅 게이트 어레이 형성 방법 및 자기 정렬플로팅 게이트 어레이를 포함하는 플래시 메모리 소자 | |
JP4649265B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
KR101048957B1 (ko) | 낸드 플래쉬 메모리 소자 및 그의 제조 방법 | |
JP2007258583A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
KR100262000B1 (ko) | 반도체장치의 게이트 플래쉬 셀 및 그 제조방법 | |
JP2008028098A (ja) | 半導体装置の側壁修復方法および半導体装置 | |
US20070181914A1 (en) | Non-volatile memory device and method of fabricating the same | |
JP2010021237A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210713 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220706 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20220706 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220715 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7164271 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |