JP7024009B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7024009B2
JP7024009B2 JP2020090332A JP2020090332A JP7024009B2 JP 7024009 B2 JP7024009 B2 JP 7024009B2 JP 2020090332 A JP2020090332 A JP 2020090332A JP 2020090332 A JP2020090332 A JP 2020090332A JP 7024009 B2 JP7024009 B2 JP 7024009B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor layer
layer
transistor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020090332A
Other languages
English (en)
Other versions
JP2020150269A (ja
Inventor
舜平 山崎
正弘 高橋
拓也 廣橋
将志 津吹
将志 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020150269A publication Critical patent/JP2020150269A/ja
Priority to JP2022018476A priority Critical patent/JP7293422B2/ja
Application granted granted Critical
Publication of JP7024009B2 publication Critical patent/JP7024009B2/ja
Priority to JP2023093921A priority patent/JP2023115050A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Description

本明細書で開示する発明は、物、方法、または、製造方法に関する。または、本発明は、
プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター
）に関する。特に、本発明は、半導体装置、表示装置、発光装置、蓄電装置、それらの駆
動方法、または、それらの製造方法に関する。例えば、本発明は、酸化物半導体を有する
半導体装置、表示装置、または、発光装置に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路、表示装置、発光装置及び電子機器は全て半導
体装置である。
絶縁表面を有する基板上に形成された半導体膜を用いてトランジスタを構成する技術が注
目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（単に表示装置とも
表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能は半導
体膜としてシリコン系半導体材料が広く知られているが、その他の材料として半導体特性
を示す金属酸化物（酸化物半導体）が注目されている。
例えば、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用いて
トランジスタを作製する技術が特許文献１で開示されている。
酸化物半導体を用いたトランジスタは、比較的容易にトランジスタ特性を得られるものの
、酸化物半導体膜が非晶質化しやすく物性が不安定であるため、信頼性の確保が困難であ
る。
一方、結晶性酸化物半導体膜を用いたトランジスタは、非晶質酸化物半導体膜を用いたト
ランジスタと比較して、優れた電気特性及び信頼性を有することが報告されている（非特
許文献１参照）。
特開２００６－１６５５２９号公報
Ｓｈｕｎｐｅｉ Ｙａｍａｚａｋｉ， Ｊｕｎ Ｋｏｙａｍａ， Ｙｏｓｈｉｔａｋａ Ｙａｍａｍｏｔｏ ａｎｄ Ｋｅｎｊｉ Ｏｋａｍｏｔｏ， "Ｒｅｓｅａｒｃｈ， Ｄｅｖｅｌｏｐｍｅｎｔ， ａｎｄ Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ" ＳＩＤ ２０１２ ＤＩＧＥＳＴ ｐｐ１８３－１８６
本発明の一態様は、酸化物半導体を含み、信頼性の高い半導体装置を提供することを課題
の一とする。
または、本発明の一態様は、オフ電流の低いトランジスタなどを提供することを課題の一
とする。または、本発明の一態様は、ノーマリーオフ特性を有するトランジスタなどを提
供することを課題の一とする。または、本発明の一態様は、しきい値電圧の変動や劣化の
少ないトランジスタなどを提供することを課題の一とする。または、本発明の一態様は、
消費電力の低い半導体装置などを提供することを課題とする。または、本発明の一態様は
、目に優しい表示装置などを提供することを課題とする。または、本発明の一態様は、透
明な半導体層を用いた半導体装置などを提供することを課題とする。または、本発明の一
態様は、新規な半導体装置などを提供することを課題とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
開示する発明の一態様は、酸化物半導体層と、酸化物半導体層に接する絶縁層と、を含み
、酸化物半導体層は、１０ｎｍ以下のサイズの結晶を有する第１の領域と、第１の領域を
挟んで絶縁層と重なり、ｃ軸が酸化物半導体層の表面の法線ベクトルと平行な方向に揃っ
た結晶部を有する第２の領域と、を含む半導体装置である。より具体的には、例えば以下
の構成を有する半導体装置である。
本発明の一態様は、酸化物半導体層と、酸化物半導体層に接する絶縁層と、酸化物半導体
層と重なるゲート電極層と、酸化物半導体層と電気的に接続するソース電極層及びドレイ
ン電極層と、を有し、酸化物半導体層は、１０ｎｍ以下のサイズの結晶を有する第１の領
域と、第１の領域を挟んで絶縁層と重なり、ｃ軸が酸化物半導体層の表面の法線ベクトル
と平行な方向に揃った結晶部を有する第２の領域と、を含む半導体装置である。
上記において、第１の領域と、第２の領域と、は組成の異なる酸化物半導体を有していて
もよい。
また、本発明の一態様は、第１の絶縁層と、第１の絶縁層の上方の酸化物半導体層と、酸
化物半導体層の上方の第２の絶縁層と、酸化物半導体層と重なるゲート電極層と、酸化物
半導体層と電気的に接続するソース電極層及びドレイン電極層と、を有し、酸化物半導体
層は、１０ｎｍ以下のサイズの結晶を有する第１の領域と、第１の領域を挟んで第１の絶
縁層と重なり、ｃ軸が酸化物半導体層の表面の法線ベクトルと平行な方向に揃った結晶部
を有する第２の領域と、第２の領域と第２の絶縁層との間に位置し、１０ｎｍ以下のサイ
ズの結晶を有する第３の領域と、を含む半導体装置である。
また、上記において、第１の領域と、第２の領域と、は組成の異なる酸化物半導体を有し
ていてもよく、第２の領域と、第３の領域と、は組成の異なる酸化物半導体を有していて
もよい。
上記の半導体装置において、第３の領域は、電子線のビーム径を１ｎｍφ以上１０ｎｍφ
以下に収束させた極微電子線回折によって、円周状に分布した複数のスポットが観察され
、且つ、電子線のビーム径が３００ｎｍφ以上である透過型電子顕微鏡を用いた制限視野
電子線回折では、ハローパターンが観察されることがある。
また、上記の半導体装置において、第１の領域は、電子線のビーム径を１ｎｍφ以上１０
ｎｍφ以下に収束させた極微電子線回折によって、円周状に分布した複数のスポットが観
察され、且つ、電子線のビーム径が３００ｎｍφ以上である透過型電子顕微鏡を用いた制
限視野電子線回折では、ハローパターンが観察されることがある。
また、上記の半導体装置において、第２の領域の膜密度は、第１の領域の膜密度よりも高
いことが好ましい。
また、上記の半導体装置において、第２の領域にチャネルが形成されることが好ましい。
本発明の一態様によって、信頼性の高い半導体装置を提供することができる。
本発明の一態様の半導体装置に含まれる積層構造の一例を示す模式図。 スパッタリング用ターゲットから剥離するスパッタリング粒子の様子を示した模式図。 ＡＣ電源を用いたスパッタリング時の放電状態を説明する図。 基板加熱時にスパッタリング粒子が被成膜面に到達する様子を示した模式図。 室温成膜時にスパッタリング粒子が被成膜面に到達する様子を示した模式図。 本発明の一態様に係る酸化物半導体の結晶構造を説明する図。 スパッタリング用ターゲットの作製方法の一例を示すフロー図。 本発明の一態様の半導体装置に含まれる積層構造の一例を示す模式図、及びそのバンド構造を示す図。 実施の形態に係る、トランジスタの構成例を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、トランジスタの構成例を説明する図。 本発明の一態様の半導体装置の回路図。 本発明の一態様の半導体装置の回路図及び概念図。 実施の形態に係る表示パネルの構成を説明する図。 実施の形態に係る電子機器のブロック図を説明する図。 実施の形態に係る電子機器の外観図を説明する図。 ナノ結晶酸化物半導体層の断面ＴＥＭ像及び極微電子線回折パターンを示す図。 ナノ結晶酸化物半導体層の平面ＴＥＭ像及び制限視野電子線回折パターンを示す図。 電子線回折強度の分布の概念図。 石英ガラス基板の極微電子線回折パターンを示す図。 ナノ結晶酸化物半導体層の極微電子線回折パターンを示す図。 ナノ結晶酸化物半導体層の断面ＴＥＭ像を示す図。 ナノ結晶酸化物半導体層のＸ線回折分析結果を示す図。 計算に用いた酸化物半導体層の結晶構造を示す図。 水素添加による結晶状態への影響を示す計算結果。 動径分布関数による計算結果。 酸化物半導体層の極微電子線を用いた極微電子線回折パターンを示す図。 酸化物半導体層のＣＰＭ測定結果を示す図。 酸化物半導体層のＣＰＭ測定結果を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以
下に示す説明に限定されず、その形態及び態様を様々に変更し得ることは、当業者であれ
ば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈
されるものではない。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭
化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等において、第１、第２等として付される序数詞は、便宜上用いるもので
あり、工程順又は積層順等を示すものではない。また、本明細書等において発明を特定す
るための事項として固有の名称を示すものではない。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度
で配置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「
垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。
従って、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、結晶が三方晶または菱面体晶である場合、六方晶系として表
す。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置に含まれる、酸化物半導体層について、
図１を参照して説明する。
＜酸化物半導体層の積層構造＞
図１（Ａ）は、本発明の一態様の半導体装置に含まれる積層構造の一例を示す模式図であ
る。本発明の一態様の半導体装置は、絶縁層１０２上に接して、酸化物半導体層１０４を
有する。
酸化物半導体層１０４は、第１の領域１０４ａと、第１の領域１０４ａを挟んで絶縁層１
０２と重なる第２の領域１０４ｂとを有する。
酸化物半導体層１０４において、第１の領域１０４ａと第２の領域１０４ｂとは、共に結
晶性を有する領域であり、且つ、互いに異なる結晶性を有する。より具体的には、第２の
領域１０４ｂは、第１の領域１０４ａよりも高い結晶性を有している。
結晶性の酸化物半導体としては、例えば、単結晶酸化物半導体、ＣＡＡＣ－ＯＳ（Ｃ Ａ
ｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ）、多結晶を含む酸化物半導体（以下、多結晶酸化物半導体）、微結晶（ナノ結晶
ともよぶ）を含む酸化物半導体（以下、ナノ結晶酸化物半導体）が挙げられる。
本実施の形態の酸化物半導体層１０４において、第１の領域１０４ａは、例えば、１ｎｍ
以上１０ｎｍ以下のサイズの結晶（ナノ結晶（ｎｃ：ｎａｎｏ ｃｒｙｓｔａｌ））を含
むことが好ましい。
ナノ結晶酸化物半導体膜は、非晶質酸化物半導体膜と比較して、膜密度が高く緻密な膜で
ある。よって、ナノ結晶を含む酸化物半導体層１０４の第１の領域１０４ａは、非晶質酸
化物半導体膜と比較して欠陥準位密度が低減された領域である。
なお、本明細書において非晶質酸化物半導体膜とは、膜中における原子配列が不規則であ
り、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜
全体が完全な非晶質構造の酸化物半導体膜が典型である。
第２の領域１０４ｂは、ｃ軸が被形成面の法線ベクトルまたは酸化物半導体層１０４の表
面の法線ベクトルに平行な方向に揃っている結晶部を有することが好ましい。このような
酸化物半導体膜の一例としては、ＣＡＡＣ－ＯＳ膜がある。
ＣＡＡＣ－ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結
晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。したがってＣＡＡＣ－
ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満又は３ｎｍ未満の立方体内
に収まる大きさの場合も含まれる。また、ＣＡＡＣ－ＯＳ膜を透過型電子顕微鏡（ＴＥＭ
：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察
すると、結晶部同士の明確な境界、すなわち結晶粒界（グレインバウンダリー）を確認す
ることができない。そのため、ＣＡＡＣ－ＯＳ膜は、粒界に起因する電子移動度の低下が
起こりにくいといえる。
ＣＡＡＣ－ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において金属原子が層状に配列していることを確認することができる。
金属原子の各層は、ＣＡＡＣ－ＯＳ膜の膜を形成する面（被形成面）または、上面の凹凸
を反映した形状であり、ＣＡＡＣ－ＯＳ膜の被形成面又は上面と平行に配列する。
一方、ＣＡＡＣ－ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において金属原子が三角形状または六角形状に配列していること
が確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない
。
断面ＴＥＭ観察及び平面ＴＥＭ観察により、ＣＡＡＣ－ＯＳ膜の結晶部は配向性を有して
いることがわかる。
ＣＡＡＣ－ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜
のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ－ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面又は上面に概略
垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ－ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ－ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと（１１０）面と等価な結晶面に帰
属されるピークが６本観察される。これに対し、ＣＡＡＣ－ＯＳ膜の場合は、２θを５６
°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ－ＯＳ膜では、異なる結晶部間ではａ軸及びｂ軸の配向は不規
則であるが、ｃ軸配向性を有し、且つｃ軸が被形成面または上面の法線ベクトルに平行な
方向を向いていることがわかる。したがって、前述の断面ＴＥＭ観察で確認された層状に
配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ－ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面又は
上面の法線ベクトルに平行な方向に配向する。したがって、例えば、ＣＡＡＣ－ＯＳ膜の
形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ－ＯＳ膜の被形成
面又は上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ－ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ－ＯＳ膜
の結晶部がＣＡＡＣ－ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近
傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ
－ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的
に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ－ＯＳ膜中の一部にｃ軸配向性を
有さない結晶が含まれることを示している。ＣＡＡＣ－ＯＳ膜は２θが３１°近傍にピー
クを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ－ＯＳ膜は、ナノ結晶酸化物半導体膜よりもさらに膜密度が高く緻密な膜である
。よって、ＣＡＡＣ－ＯＳを含む酸化物半導体層１０４の第２の領域１０４ｂは、ナノ結
晶を含む第１の領域１０４ａと比較してさらに欠陥準位密度が低減された領域である。
本実施の形態で示す酸化物半導体層１０４は、欠陥準位密度の低減された酸化物半導体で
あるナノ結晶を含む第１の領域１０４ａと、ナノ結晶酸化物半導体よりもさらに欠陥準位
密度の低減された酸化物半導体であるＣＡＡＣ－ＯＳを含む第２の領域１０４ｂと、を有
する。
酸化物半導体層を用いた半導体装置において、信頼性の向上のためにはチャネルとして機
能する酸化物半導体層およびその界面の欠陥準位を低減する必要がある。特に、酸化物半
導体層を用いたトランジスタのしきい値電圧のマイナス方向への変動は、チャネルとして
機能する酸化物半導体層及びその界面の酸素欠損に起因する欠陥準位が原因であると考え
られる。
そこで、本実施の形態に示すように、欠陥準位の低減された領域を含む酸化物半導体層１
０４をトランジスタに用いることで、当該トランジスタの、可視光や紫外光の照射による
電気特性の変動を低減することが可能である。よって、当該トランジスタの信頼性を向上
させることができる。
また、酸化物半導体層１０４をトランジスタに用いる場合、より欠陥準位の低減されたＣ
ＡＡＣ－ＯＳを含む第２の領域１０４ｂをトランジスタの主な電流経路（チャネル）に適
用することが好適である。また、第２の領域１０４ｂがトランジスタの主な電流経路とし
て機能する場合には、絶縁層１０２と第２の領域１０４ｂとの界面に、第１の領域１０４
ａを有することで、チャネルと絶縁層１０２との界面に欠陥準位が形成されることを抑制
する効果も奏する。
また、酸化物半導体層１０４において、第２の領域１０４ｂが電流の主な経路として機能
する場合であっても、第１の領域１０４ａにも一定量の電流が流れる場合がある。本実施
の形態で示す酸化物半導体層１０４は、第１の領域１０４ａにおいても欠陥準位密度が低
減されたナノ結晶酸化物半導体を含むため、第１の領域１０４ａが非晶質酸化物半導体で
ある場合と比較して、信頼性を向上させることができる。
なお、本発明の一態様の半導体装置に含まれる積層構造は、図１（Ａ）の構成に限られな
い。例えば、図１（Ｂ）に示すように、酸化物半導体層１１４上に絶縁層１０６を有する
構成としてもよい。
図１（Ｂ）において絶縁層１０６の下層に位置する酸化物半導体層１１４は、ＣＡＡＣ－
ＯＳを含む第２の領域１１４ｂ上にナノ結晶を含む第１の領域１１４ａを有している。換
言すると、図１（Ｂ）においても図１（Ａ）と同様に、第１の領域１１４ａと、第１の領
域１１４ａを挟んで絶縁層１０６と重なる第２の領域１１４ｂとを有する。
または、図１（Ｃ）に示すように、絶縁層１０２上の酸化物半導体層１２４と、酸化物半
導体層１２４上の絶縁層１０６と、を有する構成において、酸化物半導体層１２４が、ナ
ノ結晶を含む第１の領域１２４ａと、第１の領域１２４ａを挟んで絶縁層１０２と重なり
、ＣＡＡＣ－ＯＳを含む第２の領域１２４ｂと、第２の領域１２４ｂと絶縁層１０６との
間に位置し、ナノ結晶を含む第３の領域１２４ｃと、を含む積層構造としてもよい。
図１（Ｂ）に示す酸化物半導体層１１４及び図１（Ｃ）に示す酸化物半導体層１２４は、
図１（Ａ）と同様に、ナノ結晶を含む領域及びＣＡＡＣ－ＯＳを含む領域を有し、欠陥準
位の低減された酸化物半導体層である。よって、このような酸化物半導体層をトランジス
タに適用することで、電気特性の変動が低減された、信頼性の高いトランジスタとするこ
とができる。
また、図１（Ａ）と同様に、図１（Ｂ）に示す積層構造においては、ＣＡＡＣ－ＯＳを含
む第２の領域１１４ｂと絶縁層１０６との間にナノ結晶を含む第１の領域１１４ａが設け
られている。また、図１（Ｃ）に示す積層構造においてはＣＡＡＣ－ＯＳを含む第２の領
域１２４ｂと絶縁層１０２との間にナノ結晶を含む第１の領域１２４ａが設けられ、ＣＡ
ＡＣ－ＯＳを含む第２の領域１２４ｂと絶縁層１０６との間にナノ結晶を含む第３の領域
１２４ｃが設けられている。このような構成とすることで、酸化物半導体層１１４を含む
トランジスタにおいて、第２の領域１１４ｂをチャネルとして機能させた場合に、酸化物
半導体層１１４と接する絶縁層１０６と、チャネルとが直接接することを抑制することが
できる。また、酸化物半導体層１２４を含むトランジスタにおいて、第２の領域１２４ｂ
をチャネルとして機能させた場合に、酸化物半導体層１２４と接する絶縁層１０２または
絶縁層１０６と、チャネルとが直接接することを抑制することができる。これにより、チ
ャネルの界面に欠陥準位が形成されることを防ぐことができる。よって、トランジスタの
信頼性を向上させることができる。
なお、図１に示す酸化物半導体層１０４、１１４、１２４は、単結晶領域を含んでいても
よい。又は、非晶質領域を含んでいてもよい。
例えば、図１（Ａ）において、酸化物半導体層１０４は、第２の領域１０４ｂ上に非晶質
領域を含んでいてもよい。又は、図１（Ｂ）において、酸化物半導体層１１４は、第２の
領域１１４ｂの下層に、非晶質領域を含んでいてもよい。
また、図１（Ａ）に示す酸化物半導体層１０４に含まれる第１の領域１０４ａと第２の領
域１０４ｂとは、単層の膜において、結晶性の異なる領域を含ませてもよいし、結晶性の
異なる膜を積層させた構成としてもよい。すなわち、本明細書等において、特別な記載の
ない限り、「領域」の用語は、「層」と読み替えることができる。例えば、酸化物半導体
層１０４は、ナノ結晶を含む第１の酸化物半導体層と、ＣＡＡＣ－ＯＳを含む第２の酸化
物半導体層との積層構造としてもよい。
なお、酸化物半導体層１０４を、ナノ結晶を含む第１の酸化物半導体層と、ＣＡＡＣ－Ｏ
Ｓを含む第２の酸化物半導体層との積層構造とする場合、第１の酸化物半導体層と第２の
酸化物半導体層を構成する金属元素は同一であってもよいし、異なる金属元素を含んでい
てもよい。また、同一の金属元素を含む場合、その組成は同一であってもよいし、異なっ
ていてもよい。酸化物半導体層１１４及び酸化物半導体層１２４についても同様である。
本実施の形態で示す酸化物半導体層は、電流の主な経路として機能するＣＡＡＣ－ＯＳを
含む領域と絶縁層との界面に、ナノ結晶を含む領域を有する。よって、当該酸化物半導体
層を含むトランジスタの信頼性を向上させることができる。
なお、本実施の形態で示す酸化物半導体層は、例えば、トランジスタの活性層として構成
することができるが、本発明の実施の形態は、これに限定されない。本実施の形態で示す
酸化物半導体層は、様々な素子の一部として構成することができる。例えば、本実施の形
態で示す酸化物半導体層は、抵抗素子の一部として構成することが可能である。その抵抗
素子を用いて、保護回路を構成することができる。または、例えば、本実施の形態で示す
酸化物半導体層は、容量素子の電極の一部として構成することも可能である。その容量素
子は、画素の中の保持容量として構成することも可能であるし、駆動回路の中の容量素子
として構成することも可能である。本実施の形態で示す酸化物半導体層を、トランジスタ
、容量素子、または、抵抗素子として構成する場合、これらの素子に含まれる酸化物半導
体層を同時に形成してもよい。その場合、プロセス工程数を削減することが出来るため好
ましい。なお、本実施の形態で示す酸化物半導体層を、容量素子、または、抵抗素子とし
て構成する場合、抵抗値を下げるために、水素などを膜中に導入することも可能である。
そのため、窒化珪素膜などの水素を含む膜を、本実施の形態で示す酸化物半導体層と接す
るようにして、本実施の形態で示す酸化物半導体層の抵抗値を下げることも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１で示した酸化物半導体層に含まれる結晶部の成膜に関し
、図２乃至図６を参照して説明する。但し、以下に説明する成膜モデルはあくまでも一考
察であり、本発明の実施の形態は以下のモデルに限定されるものではないことを付記する
。
＜結晶部の成膜モデル＞
図２（Ａ）は、酸化物半導体層の成膜において、スパッタリング用ターゲット１０００に
イオン１００１が衝突し、スパッタリング粒子１００２が剥離する様子を示した模式図で
ある。図２では、スパッタリング粒子１００２が六角柱状であって、六角形の面がａ－ｂ
面と平行な面である場合、又はスパッタリング粒子が三角柱状であって、三角形の面がａ
－ｂ面と平行な面である場合を例に図示している。その場合、六角形の面と垂直な方向が
ｃ軸方向である（図２（Ｂ）参照。）。なお、三角柱状の場合も同様である。スパッタリ
ング粒子１００２は、用いる酸化物半導体の種類によっても異なるが、ａ－ｂ面と平行な
面の直径（円相当径）が１ｎｍ以上３０ｎｍ以下、または１ｎｍ以上１０ｎｍ以下程度と
なる。なお、イオン１００１は、酸素の陽イオンを用いる。また、酸素の陽イオンに加え
て、アルゴンの陽イオンを用いてもよい。なお、アルゴンの陽イオンに代えて、その他希
ガスの陽イオンを用いてもよい。
イオン１００１として酸素の陽イオンを用いることで、成膜時のプラズマダメージを軽減
することができる。従って、イオン１００１がスパッタリング用ターゲット１０００の表
面に衝突した際に、スパッタリング用ターゲット１０００の結晶性が低下すること、また
は非晶質化することを抑制できる。
剥離されたスパッタリング粒子１００２は、正に帯電させることが好ましい。ただし、ス
パッタリング粒子１００２が、正に帯電するタイミングは特に問わない。具体的には、ス
パッタリング粒子１００２がプラズマに曝されることで正に帯電する場合がある。または
、イオン１００１の衝突時に電荷を受け取ることで正に帯電する場合がある。または、酸
素の陽イオンであるイオン１００１がスパッタリング粒子１００２の側面、上面または下
面に結合することで正に帯電する場合がある。
スパッタリング粒子１００２は、多角形状の面における角部に正の電荷を有する。多角形
状の面の角部に正の電荷を有することで、正の電荷同士が反発し合い、平板状の形状を維
持することができる。
スパッタリング粒子１００２の多角形状の面における角部が、正の電荷を有するためには
、直流（ＤＣ）電源を用いることが好ましい。なお、高周波（ＲＦ）電源、交流（ＡＣ）
電源を用いることもできる。ただし、ＲＦ電源は、大面積の基板へ成膜可能なスパッタリ
ング装置への適用が困難である。また、以下に示す観点からＡＣ電源よりもＤＣ電源が好
ましいと考えられる。
ＡＣ電源を用いた場合、隣接するターゲットが互いにカソード電位とアノード電位を繰り
返す。図３（Ａ）に示す期間Ａでは、図３（Ｂ１）に示すようにターゲット１がカソード
として機能し、ターゲット２がアノードとして機能する。また、図３（Ａ）に示す期間Ｂ
では、図３（Ｂ２）に示すようにターゲット１がアノードとして機能し、ターゲット２が
カソードとして機能する。期間Ａと期間Ｂとを合わせると、２０乃至５０μ秒であり、期
間Ａと期間Ｂを一定周期で繰り返している。
スパッタリング粒子１００２は、正に帯電している場合、互いに反発し合うことにより、
平板状の形状を維持することができる。ただし、ＡＣ電源を用いた場合、瞬間的に電界が
かからない時間が生じるため、スパッタリング粒子１００２に帯電していた電荷が消失し
て、スパッタリング粒子の構造が崩れてしまうことがある（図３（Ｃ）参照。）。従って
、ＡＣ電源を用いるよりも、ＤＣ電源を用いる方が好ましいことがわかる。
≪ＣＡＡＣ－ＯＳの成膜≫
以下に、スパッタリング粒子の被成膜面に堆積する様子を、図４を用いて説明する。なお
、図４は、基板を加熱しながら成膜した場合を示す。
図４より、基板を加熱している場合、スパッタリング粒子１００２は被成膜面１００３に
おいて、他のスパッタリング粒子１００２が堆積していない領域に移動し、マイグレーシ
ョンすることで既に堆積している粒子の横に結合することで堆積していく。このように、
スパッタリング粒子１００２は、平板面が上を向くように敷き詰められる。堆積したスパ
ッタリング粒子１００２は、被成膜面１００３に垂直な方向にｃ軸が揃っており、ＣＡＡ
Ｃ－ＯＳとなる。また、堆積して得られる酸化物膜は厚さが均一で、結晶の配向の揃った
酸化物半導体層となる。
当該メカニズムによって得られるＣＡＡＣ－ＯＳは、非晶質表面、非晶質絶縁表面、非晶
質酸化物膜表面などであっても、高い結晶性を有する。
≪ナノ結晶酸化物半導体の成膜≫
図５は、基板を加熱せずに成膜した場合に、スパッタリング粒子が被成膜面に堆積する様
子を示す。
図５より、基板を加熱しない場合（例えば、基板温度が室温プラスマイナス５０℃、好ま
しくは室温プラスマイナス１０℃の場合）、スパッタリング粒子１００２は被成膜面１０
０３に不規則に降り注ぐ。従って、スパッタリング粒子１００２が既に他のスパッタリン
グ粒子１００２が堆積している領域も含め、無秩序に堆積していく。即ち、堆積して得ら
れる酸化物半導体層は厚さが均一でなく、結晶の配向もバラバラになる。このようにして
得られた酸化物半導体層は、平板状のスパッタリング粒子１００２が有する結晶性がある
程度維持されるため、結晶部を有する酸化物半導体層となる。
なお、上述したようにスパッタリング粒子１００２は、例えば、ａ－ｂ面と平行な面の直
径が１ｎｍ以上３０ｎｍ以下、または１ｎｍ以上１０ｎｍ以下程度であり、成膜された酸
化物半導体層に含まれる結晶部は、スパッタリング粒子１００２よりも小さくなることが
ある。例えば、１０ｎｍ以下、または５ｎｍ以下の結晶部を有するナノ結晶酸化物半導体
層となることがある。
ナノ結晶酸化物半導体層は、巨視的には無秩序な原子配列を有する膜と同等である。この
ため、測定範囲の広い（例えば、スパッタリング粒子１００２よりも大きいビーム径を有
する）Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）による分析では配向を
示すピークが検出されない場合がある。また、スパッタリング粒子１００２よりも大きい
ビーム径を有する電子線による回折パターンでは、ハローパターンが観測される場合があ
る。この場合、例えば、電子線のビーム径をスパッタリング粒子１００２より十分に小さ
い径としてナノ結晶酸化物半導体層を測定することで、得られる極微電子線回折パターン
ではスポット（輝点）を観測することができる。
なお、被成膜面１００３は絶縁表面を有すると好ましい。被成膜面１００３が絶縁表面を
有することにより、被成膜面１００３に堆積したスパッタリング粒子１００２から正の電
荷が消失しにくくなる。ただし、スパッタリング粒子１００２の堆積速度が正の電荷の消
失よりも遅い場合は、被成膜面１００３が導電性を有していても構わない。また、被成膜
面１００３は、非晶質表面、非晶質絶縁表面であると好ましい。
図６（Ａ）に、結晶のａ－ｂ面と平行に見たときのＩｎ－Ｇａ－Ｚｎ酸化物の結晶構造を
示す。また、スパッタリング時にイオンが衝突した後の結晶構造を図６（Ｂ）に示す。
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物に含まれる結晶は、図６（Ｂ）に示すガリウム原子又は
／及び亜鉛原子ならびに酸素原子を有する層と、ガリウム原子又は／及び亜鉛原子ならび
に酸素原子を有する層と、の間で劈開する。これは、当該層においてマイナスの電荷を有
する酸素原子同士が近距離にあるためである。このように、劈開面はａ－ｂ面に平行な面
となる。
即ち、Ｉｎ－Ｇａ－Ｚｎ酸化物の結晶粒を含むスパッタリング用ターゲットの表面にイオ
ンが衝突すると、Ｉｎ－Ｇａ－Ｚｎ酸化物に含まれる結晶は、結晶のａ－ｂ面に平行な面
に沿って劈開し、ａ－ｂ面に平行な上面および下面を有する平板状のスパッタリング粒子
が剥離する。
また、図６に示したＩｎ－Ｇａ－Ｚｎ酸化物の結晶は、ａ－ｂ面に垂直な方向から見て、
正三角形または正六角形に金属原子が配列するため、前述の平板状の結晶粒は内角が１２
０°である正六角形の面を有する六角柱状となりやすい。
＜スパッタリングターゲットの作製方法＞
図７を用いて、上述したスパッタリング用ターゲットの作製方法を示す。
図７（Ａ）では、スパッタリング用ターゲットとなる複数の金属元素を含む酸化物粉末を
作製する。まずは、工程Ｓ１０１にて酸化物粉末を秤量する。
ここでは、複数の金属元素を含む酸化物粉末として、Ｉｎ、ＭおよびＺｎを含む酸化物粉
末（Ｉｎ－Ｍ－Ｚｎ酸化物粉末ともいう。）を作製する場合について説明する。具体的に
は、原料としてＩｎＯＸ酸化物粉末、ＭＯＹ酸化物粉末およびＺｎＯＺ酸化物粉末を用意
する。なお、Ｘ、ＹおよびＺは任意の正数であり、例えばＸは１．５、Ｙは１．５、Ｚは
１とすればよい。もちろん、上記の酸化物粉末は一例であり、所望の組成とするために適
宜酸化物粉末を選択すればよい。なお、Ｍは、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐ
ｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂまたはＬｕである。
本実施の形態では三種の酸化物粉末を用いた例を示すが、これに限定されない。例えば、
本実施の形態を四種以上の酸化物粉末を用いた場合に適用しても構わないし、一種または
二種の酸化物粉末を用いた場合に適用しても構わない。
次に、ＩｎＯＸ酸化物粉末、ＭＯＹ酸化物粉末およびＺｎＯＺ酸化物粉末を所定のｍｏｌ
数比で混合する。
所定のｍｏｌ数比としては、例えば、ＩｎＯＸ酸化物粉末、ＭＯＹ酸化物粉末およびＺｎ
ＯＺ酸化物粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３、１
：１：２、３：１：４または３：１：２とする。このようなｍｏｌ数比とすることで、後
に結晶性の高い多結晶酸化物を含むスパッタリング用ターゲットを得やすくなる。
次に、工程Ｓ１０２にて、所定のｍｏｌ数比で混合したＩｎＯＸ酸化物粉末、ＭＯＹ酸化
物粉末およびＺｎＯＺ酸化物粉末に対し第１の焼成を行うことでＩｎ－Ｍ－Ｚｎ酸化物を
得る。
なお、第１の焼成は、不活性雰囲気、酸化性雰囲気または減圧雰囲気で行い、温度は４０
０℃以上１７００℃以下、好ましくは９００℃以上１５００℃以下とする。第１の焼成の
時間は、例えば３分以上２４時間以下、好ましくは３０分以上１７時間以下、さらに好ま
しくは３０分以上５時間以下で行えばよい。第１の焼成を前述の条件で行うことで、主た
る反応以外の余分な反応を抑制でき、Ｉｎ－Ｍ－Ｚｎ酸化物粉末中に含まれる不純物濃度
を低減することができる。そのため、Ｉｎ－Ｍ－Ｚｎ酸化物粉末の結晶性を高めることが
できる。
また、第１の焼成は、温度又は／及び雰囲気を変えて、複数回行ってもよい。例えば、第
１の雰囲気にて第１の温度でＩｎ－Ｍ－Ｚｎ酸化物粉末を保持した後、第２の雰囲気にて
第２の温度で保持しても構わない。具体的には、第１の雰囲気を不活性雰囲気または減圧
雰囲気として、第２の雰囲気を酸化性雰囲気とすると好ましい。これは、第１の雰囲気に
てＩｎ－Ｍ－Ｚｎ酸化物粉末に含まれる不純物を低減する際にＩｎ－Ｍ－Ｚｎ酸化物中に
酸素欠損が生じることがあるためである。そのため、第２の雰囲気にて得られるＩｎ－Ｍ
－Ｚｎ酸化物中の酸素欠損を低減することが好ましい。Ｉｎ－Ｍ－Ｚｎ酸化物中の不純物
濃度を低減し、かつ酸素欠損を低減することにより、Ｉｎ－Ｍ－Ｚｎ酸化物粉末の結晶性
を高めることができる。
次に、工程Ｓ１０３にて、Ｉｎ－Ｍ－Ｚｎ酸化物を粉砕することでＩｎ－Ｍ－Ｚｎ酸化物
粉末を得る。
Ｉｎ－Ｍ－Ｚｎ酸化物は、ａ－ｂ面に平行な面の表面構造を多く含む。そのため、得られ
るＩｎ－Ｍ－Ｚｎ酸化物粉末は、ａ－ｂ面に平行な上面および下面を有する平板状の結晶
粒を多く含むことになる。また、Ｉｎ－Ｍ－Ｚｎ酸化物の結晶は六方晶または三方晶（菱
面体晶）となることが多いため、前述の平板状の結晶粒は内角が１２０°である概略正六
角形の面を有する六角柱状であることが多い。
次に、得られたＩｎ－Ｍ－Ｚｎ酸化物粉末の粒径を工程Ｓ１０４にて確認する。ここでは
、Ｉｎ－Ｍ－Ｚｎ酸化物粉末の平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さら
に好ましくは２μｍ以下となっていることを確認する。なお、工程Ｓ１０４を省略し、粒
径フィルターを用いて、粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましく
は２μｍ以下であるＩｎ－Ｍ－Ｚｎ酸化物粉末のみを選り分けてもよい。Ｉｎ－Ｍ－Ｚｎ
酸化物粉末を、粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ
以下に選り分けることで、確実にＩｎ－Ｍ－Ｚｎ酸化物粉末の平均粒径を３μｍ以下、好
ましくは２．５μｍ以下、さらに好ましくは２μｍ以下とすることができる。
工程Ｓ１０４にて、Ｉｎ－Ｍ－Ｚｎ酸化物粉末の平均粒径が所定の値を超えた場合、工程
Ｓ１０３に戻り、再びＩｎ－Ｍ－Ｚｎ酸化物粉末を粉砕する。
以上のようにして、平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましく
は２μｍ以下であるＩｎ－Ｍ－Ｚｎ酸化物粉末を得ることができる。なお、平均粒径が３
μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下であるＩｎ－Ｍ－Ｚ
ｎ酸化物粉末を得ることで、後に作製するスパッタリング用ターゲットに含まれる結晶粒
の粒径を小さくすることができる。
次に、図７（Ｂ）では、図７（Ａ）に示すフローチャートで得られたＩｎ－Ｍ－Ｚｎ酸化
物粉末を用いてスパッタリング用ターゲットを作製する。
工程Ｓ１１１にて、Ｉｎ－Ｍ－Ｚｎ酸化物粉末を型に敷き詰めて成形する。ここで、成形
とは、型に均一な厚さで敷き詰めることをいう。具体的には、型にＩｎ－Ｍ－Ｚｎ酸化物
粉末を導入し、外部から振動を与えることで成形すればよい。または、型にＩｎ－Ｍ－Ｚ
ｎ酸化物粉末を導入し、ローラーなどを用いて均一な厚さに成形すればよい。なお、工程
Ｓ１１１では、Ｉｎ－Ｍ－Ｚｎ酸化物粉末に水と、分散剤と、バインダとを混合したスラ
リーを成形してもよい。その場合、型にスラリーを流し込んだ後で、型の底面から吸引す
ることで成形すればよい。その後、吸引後の成形体に対し、乾燥処理を行う。乾燥処理は
自然乾燥により行うと成形体にひびが入りにくいため好ましい。その後、３００℃以上７
００℃以下の温度で加熱処理することで、自然乾燥では取りきれなかった残留水分などを
除去する。
ａ－ｂ面に平行な上面および下面を有する平板状の結晶粒を多く含むＩｎ－Ｍ－Ｚｎ酸化
物粉末を型に敷き詰めて成形することで、結晶粒のａ－ｂ面と平行な面が上を向いて並べ
られる。従って、得られたＩｎ－Ｍ－Ｚｎ酸化物粉末を敷き詰めて成形することで、ａ－
ｂ面に平行な面の表面構造の割合を増加させることができる。なお、型は、金属製または
酸化物製とすればよく、矩形または丸形の上面形状を有する。
次に、工程Ｓ１１２にて、Ｉｎ－Ｍ－Ｚｎ酸化物粉末に対し第２の焼成を行う。その後、
工程Ｓ１１３にて、第２の焼成が行われたＩｎ－Ｍ－Ｚｎ酸化物粉末に対し第１の加圧処
理を行い、板状Ｉｎ－Ｍ－Ｚｎ酸化物を得る。第２の焼成は第１の焼成と同様の条件およ
び方法で行えばよい。第２の焼成を行うことで、Ｉｎ－Ｍ－Ｚｎ酸化物の結晶性を高める
ことができる。
なお、第１の加圧処理は、Ｉｎ－Ｍ－Ｚｎ酸化物粉末を押し固めることができればよく、
例えば、型と同種で設けられたおもりなどを用いて行えばよい。または、圧縮空気などを
用いて高圧で押し固めてもよい。そのほか、公知の様々な技術を用いて第１の加圧処理を
行うことができる。なお、第１の加圧処理は、第２の焼成と同時に行っても構わない。
第１の加圧処理の後に平坦化処理を行ってもよい。平坦化処理は、化学機械研磨（ＣＭＰ
：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理などを用いれば
よい。
こうして得られた板状Ｉｎ－Ｍ－Ｚｎ酸化物は、結晶性の高い多結晶酸化物となる。
次に、工程Ｓ１１４にて、得られた板状Ｉｎ－Ｍ－Ｚｎ酸化物の厚さを確認する。板状Ｉ
ｎ－Ｍ－Ｚｎ酸化物が所望の厚さより薄い場合は、工程Ｓ１１１に戻り、板状Ｉｎ－Ｍ－
Ｚｎ酸化物上にＩｎ－Ｍ－Ｚｎ酸化物粉末を敷き詰め、成形する。板状Ｉｎ－Ｍ－Ｚｎ酸
化物が所望の厚さである場合は、当該板状Ｉｎ－Ｍ－Ｚｎ酸化物を以て、スパッタリング
用ターゲットとする。以下は、板状Ｉｎ－Ｍ－Ｚｎ酸化物が所望の厚さより薄かった場合
について説明する。
次に、工程Ｓ１１２にて、板状Ｉｎ－Ｍ－Ｚｎ酸化物、および板状Ｉｎ－Ｍ－Ｚｎ酸化物
上のＩｎ－Ｍ－Ｚｎ酸化物粉末に対し第３の焼成を行う。その後、工程Ｓ１１３にて、第
３の焼成が行われた板状Ｉｎ－Ｍ－Ｚｎ酸化物、および板状Ｉｎ－Ｍ－Ｚｎ酸化物上のＩ
ｎ－Ｍ－Ｚｎ酸化物粉末に対し第２の加圧処理を行い、Ｉｎ－Ｍ－Ｚｎ酸化物粉末の分だ
け厚さの増した板状Ｉｎ－Ｍ－Ｚｎ酸化物を得る。厚さの増した板状Ｉｎ－Ｍ－Ｚｎ酸化
物は、板状Ｉｎ－Ｍ－Ｚｎ酸化物を種結晶として結晶成長させて得られるため、結晶性の
高い多結晶酸化物となる。
なお、第３の焼成は第２の焼成と同様の条件および方法で行えばよい。また、第２の加圧
処理は第１の加圧処理と同様の条件および方法で行えばよい。第２の加圧処理は、第３の
焼成と同時に行っても構わない。
再び、工程Ｓ１１４にて、得られた板状Ｉｎ－Ｍ－Ｚｎ酸化物の厚さを確認する。
以上の工程によって、結晶の配向性を高めつつ徐々に板状Ｉｎ－Ｍ－Ｚｎ酸化物を厚くす
ることができる。
この板状Ｉｎ－Ｍ－Ｚｎ酸化物を厚くする工程をｎ回（ｎは自然数）繰り返すことで、所
望の厚さ（ｔ）、例えば２ｍｍ以上２０ｍｍ以下、好ましくは３ｍｍ以上２０ｍｍ以下の
板状Ｉｎ－Ｍ－Ｚｎ酸化物を得ることができる。当該板状Ｉｎ－Ｍ－Ｚｎ酸化物を以て、
スパッタリング用ターゲットとする。
その後、平坦化処理を行ってもよい。
なお、得られたスパッタリング用ターゲットに対し、第４の焼成を行っても構わない。第
４の焼成は第１の焼成と同様の条件および方法で行えばよい。第４の焼成を行うことで、
さらに結晶性の高い多結晶酸化物を含むスパッタリング用ターゲットを得ることができる
。
以上のようにして、ａ－ｂ面に平行な劈開面を有し、複数の結晶粒を有する多結晶酸化物
を含み、複数の結晶粒の平均粒径が小さいスパッタリング用ターゲットを作製することが
できる。
なお、このようにして作製したスパッタリング用ターゲットは高密度にすることができる
。スパッタリング用ターゲットの密度が高いことで、成膜される膜密度も高くできる。具
体的には、スパッタリング用ターゲットの相対密度が９０％以上、９５％以上、または９
９％以上とできる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置に含有される積層構造の他の例について
、図８を用いて説明する。具体的には、本実施の形態では、実施の形態１に示す酸化物半
導体層において、ナノ結晶を含む第１の酸化物半導体層と、ＣＡＡＣ－ＯＳを含む第２の
酸化物半導体層と、ナノ結晶を含む第３の酸化物半導体層と、を積層させた場合を例に示
す。
図８（Ａ）は、絶縁層間に位置する酸化物半導体層の断面図である。また、図８（Ｂ）は
、図８（Ａ）Ｘ１－Ｙ１におけるバンド構造を示す図である。
本実施の形態の積層構造は、絶縁層４０２と、絶縁層４１０間に、酸化物半導体層４０４
を有し、酸化物半導体層４０４は、第１の酸化物半導体層４０４ａ、第２の酸化物半導体
層４０４ｂ及び第３の酸化物半導体層４０４ｃを含む。
酸化物半導体層４０４に含まれる第２の酸化物半導体層４０４ｂとして、ＣＡＡＣ－ＯＳ
を含む酸化物半導体層を用いる。また、第２の酸化物半導体層４０４ｂとして、第１の酸
化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃよりも電子親和力の大きい酸化
物半導体層を用いる。例えば、第２の酸化物半導体層４０４ｂとして、第１の酸化物半導
体層４０４ａ及び第３の酸化物半導体層４０４ｃよりも０．０７ｅＶ以上１．３ｅＶ以下
、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４
ｅＶ以下、電子親和力の大きい酸化物半導体層を用いる。
なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。図８（Ｂ）にお
いて、第１の酸化物半導体層４０４ａの伝導帯下端のエネルギーをＥｃ１、第２の酸化物
半導体層４０４ｂの伝導帯下端のエネルギーをＥｃ２、第３の酸化物半導体層４０４ｃの
伝導帯下端のエネルギーをＥｃ３と表記する。また、第１の酸化物半導体層４０４ａの価
電子帯上端のエネルギーをＥｖ１、第２の酸化物半導体層４０４ｂの価電子帯上端のエネ
ルギーをＥｖ２、第３の酸化物半導体層４０４ｃの価電子帯上端のエネルギーをＥｖ３と
表記する。
また、酸化物半導体層４０４に含まれる第１の酸化物半導体層４０４ａ及び第３の酸化物
半導体層４０４ｃのうち、少なくとも一方は、ナノ結晶を含む酸化物半導体層を用いる。
本実施の形態では、第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃの
双方に、ナノ結晶を含む酸化物半導体層を用いるものとする。
また、第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃには、第２の酸
化物半導体層４０４ｂのエネルギーギャップＥｇ２よりもエネルギーギャップの大きい酸
化物半導体層を用いる。例えば、第１の酸化物半導体層４０４ａのエネルギーギャップＥ
ｇ１及び第３の酸化物半導体層４０４ｃのエネルギーギャップＥｇ３は、２．７ｅＶ以上
４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以
上４．４ｅＶ以下とする。なお、第２の酸化物半導体層４０４ｂのエネルギーギャップＥ
ｇ２は、Ｅｇ１及びＥｇ３よりも小さく、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ま
しくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とす
る。
このような構造において、ゲート電極層に電界を印加すると、酸化物半導体層４０４のう
ち、伝導帯下端のエネルギーが最も小さい第２の酸化物半導体層４０４ｂが電流の主な経
路となる。すなわち、第２の酸化物半導体層４０４ｂと絶縁層４０２との間に第１の酸化
物半導体層４０４ａが形成され、第２の酸化物半導体層４０４ｂと絶縁層４１０との間に
第３の酸化物半導体層４０４ｃが形成されていることよって、トランジスタのチャネルを
ゲート絶縁層と接しない構造とすることができる。
第２の酸化物半導体層４０４ｂは、第１の酸化物半導体層４０４ａ及び第３の酸化物半導
体層４０４ｃよりも膜密度が高く、欠陥準位密度の低い酸化物半導体層である。よって、
当該第２の酸化物半導体層４０４ｂにチャネルが形成されることで、欠陥準位に起因した
トランジスタの電気特性の変動を抑制することができるため、信頼性の高いトランジスタ
とすることができる。
また、第２の酸化物半導体層４０４ｂは、キャリア密度の低い酸化物半導体層を用いる。
例えば、第２の酸化物半導体層４０４ｂは、キャリア密度が１×１０１７個／ｃｍ３以下
、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以
下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体層を用いる。
第２の酸化物半導体層４０４ｂは、少なくともインジウムを含む酸化物半導体層である。
第２の酸化物半導体層４０４ｂが少なくともインジウムを含むと、キャリア移動度（電子
移動度）が高くなるため好ましい。また、インジウムに加えて、元素Ｍ（アルミニウム、
ガリウム、イットリウム、ジルコニウムまたはスズ）を含むと好ましい。
第１の酸化物半導体層４０４ａは、第２の酸化物半導体層４０４ｂを構成する元素一種以
上、または二種以上から構成される酸化物半導体層である。第２の酸化物半導体層４０４
ｂを構成する元素一種以上、または二種以上から第１の酸化物半導体層４０４ａが構成さ
れるため、第２の酸化物半導体層４０４ｂと第１の酸化物半導体層４０４ａとの界面にお
いて、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されな
いため、トランジスタの電界効果移動度が高くなる。
第１の酸化物半導体層４０４ａは、例えば、アルミニウム、チタン、シリコン、ガリウム
、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニ
ウムをインジウムよりも高い原子数比で含む酸化物半導体層とすればよい。具体的には、
第１の酸化物半導体層４０４ａとして、インジウムよりも前述の元素を１．５倍以上、好
ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物半導体層を用い
る。前述の元素は酸化物半導体層のエネルギーギャップを大きくする機能を有する場合が
ある。また、前述の元素が酸化物半導体層に高い原子数比で含まれることにより、酸化物
半導体層の電子親和力を小さくする機能を有する場合がある。また、前述の元素はインジ
ウムよりも酸素と強く結合するため、酸素欠損が酸化物半導体層に生じることを抑制する
機能を有する。また、前述の元素が、酸化物半導体層の不純物を遮蔽する機能、または不
純物の拡散係数を小さくする機能を有する場合がある。第１の酸化物半導体層４０４ａは
、前述の元素を第２の酸化物半導体層４０４ｂよりも高い原子数比で含む酸化物半導体層
である。
第３の酸化物半導体層４０４ｃは、第２の酸化物半導体層４０４ｂを構成する元素一種以
上、または二種以上から構成される酸化物半導体層である。第２の酸化物半導体層４０４
ｂを構成する元素一種以上、または二種以上から第３の酸化物半導体層４０４ｃが構成さ
れるため、第２の酸化物半導体層４０４ｂと第３の酸化物半導体層４０４ｃとの界面にお
いて、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されな
いため、トランジスタの電界効果移動度が高くなる。
第３の酸化物半導体層４０４ｃは、例えば、アルミニウム、チタン、シリコン、ガリウム
、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニ
ウムをインジウムよりも高い原子数比で含む酸化物半導体層とすればよい。具体的には、
第３の酸化物半導体層４０４ｃとして、インジウムよりも前述の元素を１．５倍以上、好
ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物半導体層を用い
る。なお、第３の酸化物半導体層４０４ｃは、前述の元素を第２の酸化物半導体層４０４
ｂよりも高い原子数比で含む酸化物半導体層である。
なお、第１の酸化物半導体層４０４ａと第３の酸化物半導体層４０４ｃとは、異なる物性
を有する酸化物半導体層を用いてもよいし、同じ物性を有する酸化物半導体層を用いても
よい。
なお、第１の酸化物半導体層４０４ａがＩｎ－Ｍ－Ｚｎ酸化物であるとき、Ｚｎと酸素を
除いたＩｎとＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａ
ｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍ
ｉｃ％以上とする。また、第２の酸化物半導体層４０４ｂがＩｎ－Ｍ－Ｚｎ酸化物である
とき、Ｚｎと酸素を除いたＩｎとＭの原子数比率は好ましくはＩｎが２５ａｔｏｍｉｃ％
以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、
Ｍが６６ａｔｏｍｉｃ％未満とする。また、第３の酸化物半導体層４０４ｃがＩｎ－Ｍ－
Ｚｎ酸化物であるとき、Ｚｎと酸素を除いたＩｎとＭの原子数比率は好ましくはＩｎが５
０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔ
ｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
なお、第１の酸化物半導体層４０４ａの厚さは、５ｎｍ以上１００ｎｍ以下、好ましくは
５ｎｍ以上５０ｎｍ以下とする。また、第２の酸化物半導体層４０４ｂの厚さは、５ｎｍ
以上２００ｎｍ以下、好ましくは５ｎｍ以上１００ｎｍ以下、さらに好ましくは５ｎｍ以
上５０ｎｍ以下とする。また、第３の酸化物半導体層４０４ｃの厚さは、５ｎｍ以上１０
０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とする。
また、第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃは、第２の酸化
物半導体層４０４ｂを構成する金属元素を一種以上含む酸化物半導体層であるから、酸化
物半導体層４０４は主成分を共通して積層された酸化物積層ともいえる。主成分を共通と
して積層された酸化物積層は、各層を単に積層するのではなく連続接合（ここでは、特に
伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構造）が形成される
ように作製する。なぜなら、各層の界面にトラップ中心や再結合中心のような欠陥準位を
形成するような不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキ
ャリアがトラップあるいは再結合により消滅してしまうためである。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置
（スパッタリング装置）を用いて各層を大気に触れさせることなく連続して積層すること
が必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純
物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを
用いて高真空排気（５×１０－７Ｐａ乃至１×１０－４Ｐａ程度まで）することが好まし
い。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー
内に気体が逆流しないようにしておくことが好ましい。
また、酸化物半導体層において欠陥準位の要因となる水素及び酸素欠損を低減させ、酸化
物半導体層を高純度真性化させる得るためには、チャンバー内を高真空排気するのみなら
ずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴン
ガスは、露点が－４０℃以下、好ましくは－８０℃以下、より好ましくは－１００℃以下
にまで高純度化したガスを用いることで酸化物半導体に水分等が取り込まれることを可能
な限り防ぐことができる。
第２の酸化物半導体層４０４ｂの上層又は下層に設けられる第１の酸化物半導体層４０４
ａ及び第３の酸化物半導体層４０４ｃはバリア層として機能し、酸化物半導体層４０４に
接する絶縁層と、酸化物半導体層４０４との界面に形成される欠陥準位の影響が、トラン
ジスタのキャリアの主な経路（キャリアパス）となる第２の酸化物半導体層４０４ｂへと
及ぶことを抑制することができる。
例えば、酸化物半導体層に含まれる酸素欠損は、酸化物半導体のエネルギーギャップ内の
深いエネルギー位置に存在する局在準位として顕在化する。このような局在準位にキャリ
アがトラップされることで、トランジスタの信頼性が低下するため、酸化物半導体層に含
まれる酸素欠損を低減することが必要となる。酸化物半導体層４０４においては、第２の
酸化物半導体層４０４ｂと比較して酸素欠損の生じにくい組成を有する酸化物半導体層を
第２の酸化物半導体層４０４ｂの上下に接して設けることで、第２の酸化物半導体層４０
４ｂにおける酸素欠損を低減することができる。
また、第２の酸化物半導体層４０４ｂが、構成元素の異なる絶縁層（例えば、酸化シリコ
ン膜を含む下地絶縁層）と接する場合、２層の界面に界面準位が形成され、該界面準位は
チャネルを形成することがある。このような場合、しきい値電圧の異なる第２のトランジ
スタが出現し、トランジスタの見かけ上のしきい値電圧が変動することがある。しかしな
がら、酸化物半導体層４０４においては第２の酸化物半導体層４０４ｂを構成する金属元
素を一種以上含んで第１の酸化物半導体層４０４ａが構成されるため、第１の酸化物半導
体層４０４ａと第２の酸化物半導体層４０４ｂの界面に界面準位を形成しにくくなる。よ
って第１の酸化物半導体層４０４ａを設けることにより、トランジスタのしきい値電圧な
どの電気特性のばらつきを低減することができる。
また、ゲート絶縁層（ここでは、絶縁層４１０と仮定する）と第２の酸化物半導体層４０
４ｂとの界面にチャネルが形成される場合、該界面で界面散乱が起こり、トランジスタの
電界効果移動度が低くなる。しかしながら、酸化物半導体層４０４においては、第２の酸
化物半導体層４０４ｂを構成する金属元素を一種以上含んで第３の酸化物半導体層４０４
ｃが構成されるため、第２の酸化物半導体層４０４ｂと第３の酸化物半導体層４０４ｃと
の界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くするこ
とができる。
また、第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃは、酸化物半導
体層４０４に接する絶縁層の構成元素が、第２の酸化物半導体層４０４ｂへ混入して、不
純物による準位が形成されることを抑制するためのバリア層としても機能する。
例えば、酸化物半導体層４０４に接する絶縁層４０２、４１０として、シリコンを含む絶
縁層を用いる場合、該絶縁層中のシリコン、又は絶縁層中に混入されうる炭素が、第１の
酸化物半導体層４０４ａ又は第３の酸化物半導体層４０４ｃの中へ界面から数ｎｍ程度ま
で混入することがある。シリコン、炭素等の不純物が酸化物半導体層中に入ると不純物準
位を形成し、不純物準位がドナーとなり電子を生成することでｎ型化することがある。
しかしながら、第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃの膜厚
が、数ｎｍよりも厚ければ、混入したシリコン、炭素等の不純物が第２の酸化物半導体層
４０４ｂにまで到達しないため、不純物準位の影響は低減される。
ここで、酸化物半導体層に含まれるシリコンの濃度は３×１０１８／ｃｍ３以下、好まし
くは３×１０１７／ｃｍ３以下とする。また、酸化物半導体層に含まれる炭素の濃度は３
×１０１８／ｃｍ３以下、好ましくは３×１０１７／ｃｍ３以下とする。特に第２の酸化
物半導体層４０４ｂに第１４族元素であるシリコン又は炭素が多く混入しないように、第
１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃで、キャリアパスとなる
第２の酸化物半導体層４０４ｂを挟む、または囲む構成とすることが好ましい。すなわち
、第２の酸化物半導体層４０４ｂに含まれるシリコン及び炭素の濃度は、第１の酸化物半
導体層４０４ａ及び第３の酸化物半導体層４０４ｃに含まれるシリコン及び炭素の濃度よ
りも低いことが好ましい。
なお、酸化物半導体層中の不純物濃度は二次イオン分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定することができる。
また、水素や水分が不純物として酸化物半導体層に含まれてしまうとドナーを作りｎ型化
するため、酸化物半導体層４０４の上方に水素や水分が外部から侵入することを防止する
保護絶縁層（窒化シリコン層など）を設けることは、井戸型構造を実現する上で有用であ
る。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態１または実施の形態３で示した酸化物半導体層を含むトラ
ンジスタの構成例について、図面を参照して説明する。
＜トランジスタの構成例＞
図９（Ａ）に、トランジスタ３００の断面概略図を示す。本構成例で例示するトランジス
タ３００はボトムゲート型のトランジスタである。
トランジスタ３００は、基板３０１上に設けられるゲート電極層３０２と、基板３０１及
びゲート電極層３０２上に設けられる絶縁層３０３と、絶縁層３０３上にゲート電極層３
０２と重なるように設けられる酸化物半導体層３１４と、酸化物半導体層３１４の上面に
接するソース電極層３０５ａ及びドレイン電極層３０５ｂとを有する。また、絶縁層３０
３、酸化物半導体層３１４、ソース電極層３０５ａ及びドレイン電極層３０５ｂを覆う絶
縁層３０６と、絶縁層３０６上に絶縁層３０７が設けられている。
トランジスタ３００の備える酸化物半導体層３１４は、酸化物半導体層３１４ａと酸化物
半導体層３１４ｂとが積層されて構成される。なお、酸化物半導体層３１４ａと酸化物半
導体層３１４ｂの境界は不明瞭である場合があるため、図９（Ａ）等の図中には、これら
の境界を破線で示している。
酸化物半導体層３１４ａ及び酸化物半導体層３１４ｂは、共に結晶性を有する酸化物半導
体層であり、互いに結晶性が異なる。本実施の形態では、酸化物半導体層３１４ａは、酸
化物半導体層３１４ｂと比較して膜密度が高く、欠陥準位密度の低減された酸化物半導体
層を用いる。好ましくは、酸化物半導体層３１４ａは、ＣＡＡＣ－ＯＳ膜であり、酸化物
半導体層３１４ｂは、ナノ結晶酸化物半導体層である。すなわち、本実施の形態のトラン
ジスタ３００において酸化物半導体層３１４は、実施の形態１で図１（Ｂ）を用いて示し
た酸化物半導体層１１４に相当する。またトランジスタ３００において絶縁層３０６は、
実施の形態１で図１（Ｂ）を用いて示した絶縁層１０６に相当する。
酸化物半導体層３１４ａは、代表的にはＩｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ
－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）を用
いる。また、酸化物半導体層３１４ａがＩｎ－Ｍ－Ｚｎ酸化物であるとき、Ｚｎと酸素を
除いたＩｎとＭの原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５
ａｔｏｍｉｃ％未満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔ
ｏｍｉｃ％未満とする。また例えば、酸化物半導体層３１４ａは、エネルギーギャップが
２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である材料を用いる
。
また、本実施の形態において酸化物半導体層３１４ｂは、酸化物半導体層３１４ａを構成
する金属元素を一種以上含む酸化物半導体層を適用する。例えば、Ｉｎ－Ｍ－Ｚｎ酸化物
（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）で表記さ
れ、酸化物半導体層３１４ａよりもＭの原子数比が高い酸化物半導体層とする。具体的に
は、酸化物半導体層３１４ａよりも元素Ｍを１．５倍以上、好ましくは２倍以上、さらに
好ましくは３倍以上高い原子数比で含む酸化物半導体を用いることが好ましい。元素Ｍは
インジウムよりも酸素と強く結合するため、酸素欠損が生じることを抑制する機能を有す
る。よって、酸化物半導体層３１４ｂは酸化物半導体層３１４ａよりも酸素欠損が生じに
くい酸化物半導体層とすることができる。
また、酸化物半導体層３１４ｂとして、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、
Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ酸化物半導体層３１４ａよりも伝
導帯の下端のエネルギーが真空準位に近い酸化物半導体を適用することが好ましい。例え
ば、酸化物半導体層３１４ｂの伝導帯の下端のエネルギーと、酸化物半導体層３１４ａの
伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ
以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または
０．４ｅＶ以下とすることが好ましい。
例えば、酸化物半導体層３１４ｂがＩｎ－Ｍ－Ｚｎ酸化物であるとき、Ｚｎと酸素を除い
たＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔ
ｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍ
ｉｃ％以上とする。
例えば、酸化物半導体層３１４ａとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２
の原子数比のＩｎ－Ｇａ－Ｚｎ酸化物を用いることができる。また、酸化物半導体層３１
４ｂとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：６：４、または１：９：６の原子数比の
Ｉｎ－Ｇａ－Ｚｎ酸化物を用いることができる。なお、酸化物半導体層３１４ａ、及び酸
化物半導体層３１４ｂの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナ
ス２０％の変動を含む。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果
移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とする
トランジスタの半導体特性を得るために、酸化物半導体層３１４ａ、酸化物半導体層３１
４ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、
密度等を適切なものとすることが好ましい。
なお、上記では酸化物半導体層３１４として、２層の酸化物半導体層が積層された構成を
例示したが、３つ以上の酸化物半導体層を積層する構成としてもよい。
《基板３０１》
基板３０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有する材料を用いる。例えば、ガラス基板、セラミック基板、石英基板、サファ
イヤ基板、ＹＳＺ（イットリア安定化ジルコニア）基板等を、基板３０１として用いても
よい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリ
コンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板等を適用することも可能である。
また、これらの基板上に半導体素子が設けられたものを、基板３０１として用いてもよい
。
また、基板３０１として、プラスチックなどの可撓性基板を用い、該可撓性基板上に直接
、トランジスタ３００を形成してもよい。または、基板３０１とトランジスタ３００の間
に剥離層を設けてもよい。剥離層は、その上層にトランジスタの一部あるいは全部を形成
した後、基板３０１より分離し、他の基板に転載するのに用いることができる。その結果
、トランジスタ３００は耐熱性の劣る基板や可撓性の基板にも転載できる。
《ゲート電極層３０２》
ゲート電極層３０２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タ
ングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を
組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのい
ずれか一または複数から選択された金属を用いてもよい。また、ゲート電極層３０２は、
単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム
膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタ
ン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タ
ンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と
、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構
造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、ク
ロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、
もしくはこれらの窒化膜を用いてもよい。
また、ゲート電極層３０２は、インジウム錫酸化物、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添
加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また
、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
また、ゲート電極層３０２と絶縁層３０３との間に、Ｉｎ－Ｇａ－Ｚｎ系酸窒化物半導体
膜、Ｉｎ－Ｓｎ系酸窒化物半導体膜、Ｉｎ－Ｇａ系酸窒化物半導体膜、Ｉｎ－Ｚｎ系酸窒
化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ
、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の
仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を
用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオ
フ特性のスイッチング素子を実現できる。例えば、Ｉｎ－Ｇａ－Ｚｎ系酸窒化物半導体膜
を用いる場合、少なくとも酸化物半導体層３１４より高い窒素濃度、具体的には７原子％
以上のＩｎ－Ｇａ－Ｚｎ系酸窒化物半導体膜を用いる。
《絶縁層３０３》
絶縁層３０３は、ゲート絶縁膜として機能する。酸化物半導体層３１４の下面と接する絶
縁層３０３は、非晶質膜であることが好ましい。
絶縁層３０３は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ系金属酸化物
などを用いればよく、積層または単層で設ける。
また、絶縁層３０３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加された
ハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネー
ト（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ－ｋ材料
を用いることでトランジスタのゲートリークを低減できる。
《ソース電極層３０５ａ及びドレイン電極層３０５ｂ》
ソース電極層３０５ａ及びドレイン電極層３０５ｂは、導電材料として、アルミニウム、
チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタ
ル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造ま
たは積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層
構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を
積層する二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造
、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニ
ウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層
構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン
膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒
化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化
亜鉛を含む透明導電材料を用いてもよい。
また、ソース電極層３０５ａ及びドレイン電極層３０５ｂの、少なくとも酸化物半導体層
３１４と接する部分に、酸化物半導体層３１４の一部から酸素を奪い、酸素欠損を生じさ
せることが可能な材料を用いることが好ましい。酸化物半導体層３１４中の酸素欠損が生
じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。し
たがって、当該領域はソース領域及びドレイン領域として作用させることができる。酸化
物半導体層３１４から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として
、タングステン、チタン等を挙げることができる。
また、酸化物半導体層３１４を構成する材料や厚さによっては、酸化物半導体層３１４の
ソース電極層３０５ａ及びドレイン電極層３０５ｂと重畳する領域全体がソース領域及び
ドレイン領域となることもありうる。
酸化物半導体層３１４にソース領域及びドレイン領域が形成されることにより、ソース電
極層３０５ａ及びドレイン電極層３０５ｂと酸化物半導体層３１４の接触抵抗を低減する
ことができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特
性を良好なものとすることができる。
《絶縁層３０６、３０７》
絶縁層３０６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用
いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜
は、加熱により一部の酸素が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を
含む酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉ
ｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．
０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３
以上である酸化物絶縁膜である。
絶縁層３０６としては、酸化シリコン、酸化窒化シリコン等を含む絶縁層用いることがで
きる。
なお、絶縁層３０６は、後に形成する絶縁層３０７を形成する際の、酸化物半導体層３１
４へのダメージ緩和膜としても機能する。
また、絶縁層３０６と酸化物半導体層３１４の間に、酸素を透過する酸化物膜を設けても
よい。
酸素を透過する酸化物膜としては、酸化シリコン、酸化窒化シリコン等を含む絶縁層用い
ることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として
、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、
酸素よりも窒素の含有量が多い膜を指す。
絶縁層３０７は、酸素、水素、水等のブロッキング効果を有する絶縁膜を用いることがで
きる。絶縁層３０６上に絶縁層３０７を設けることで、酸化物半導体層３１４からの酸素
の外部への拡散と、外部から酸化物半導体層３１４への水素、水等の侵入を防ぐことがで
きる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、窒化シリコン、窒
化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガ
リウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウ
ム等を含む絶縁層がある。
なお、酸化物半導体層３１４のチャネル形成領域の上に、チャネル保護膜を設けることも
可能である。チャネル保護膜は、ソース電極層３０５ａと酸化物半導体層３１４の間や、
ドレイン電極層３０５ｂと酸化物半導体層３１４の間にも設けられる。このようなチャネ
ル保護膜が設けられている場合には、チャネル保護型のトランジスタとなる。チャネル保
護膜は、一例としては、酸化シリコン膜または酸化窒化シリコン膜を用いることが出来る
。酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガスとしては、シリコ
ンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体
の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体
としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
＜トランジスタ３００の変形例＞
以下では、トランジスタ３００と一部が異なるトランジスタの構成例について説明する。
《変形例１》
図９（Ｂ）に、トランジスタ３１０の断面概略図を示す。トランジスタ３１０は、酸化物
半導体層の構成が異なる点で、トランジスタ３００と相違している。
トランジスタ３１０において、酸化物半導体層３０４は、酸化物半導体層３０４ａと酸化
物半導体層３０４ｂを含む。酸化物半導体層３０４ａは、ナノ結晶を含む酸化物半導体層
を適用する。また、酸化物半導体層３０４ｂには、酸化物半導体層３０４ａよりも膜密度
が高く、欠陥準位密度の低い酸化物半導体層を適用する。好ましくは、酸化物半導体層３
０４ｂとして、ＣＡＡＣ－ＯＳを適用する。すなわち、本実施の形態のトランジスタ３１
０において酸化物半導体層３０４は、実施の形態１で図１（Ａ）を用いて示した酸化物半
導体層１０４に相当する。またトランジスタ３１０において絶縁層３０３は、実施の形態
１で図１（Ａ）を用いて示した絶縁層１０２に相当する。
なお、トランジスタ３１０において、酸化物半導体層３０４以外の構成は、トランジスタ
３００を参酌することができる。
《変形例２》
図９（Ｃ）に、トランジスタ３２０の断面概略図を示す。トランジスタ３２０は、酸化物
半導体層の構成が異なる点で、トランジスタ３００及びトランジスタ３１０と相違してい
る。
トランジスタ３２０の備える酸化物半導体層３２４は、酸化物半導体層３２４ａ、酸化物
半導体層３２４ｂ、酸化物半導体層３２４ｃが順に積層されて構成される。
酸化物半導体層３２４ａ及び酸化物半導体層３２４ｂは、絶縁層３０３上に積層して設け
られる。また酸化物半導体層３２４ｃは、酸化物半導体層３２４ｂの上面、並びにソース
電極層３０５ａ及びドレイン電極層３０５ｂの上面及び側面に接して設けられる。
酸化物半導体層３２４ａ及び酸化物半導体層３２４ｃは、ナノ結晶を含む酸化物半導体層
を適用することができる。また、酸化物半導体層３２４ｂには、酸化物半導体層３２４ａ
及び酸化物半導体層３２４ｃよりも膜密度が高く、欠陥準位密度の低い酸化物半導体層を
適用する。好ましくは、酸化物半導体層３２４ｂとして、ＣＡＡＣ－ＯＳを適用する。
＜トランジスタの作製方法例＞
続いて、図９（Ａ）に例示するトランジスタ３００の作製方法の一例について説明する。
まず、図１０（Ａ）に示すように、基板３０１上にゲート電極層３０２を形成し、ゲート
電極層３０２上に絶縁層３０３を形成する。
ここでは、基板３０１としてガラス基板を用いる。
《ゲート電極層の形成》
ゲート電極層３０２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、
蒸着法等により導電膜を形成し、導電膜上に第１のフォトマスクを用いてフォトリソグラ
フィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一
部をエッチングして、ゲート電極層３０２を形成する。その後、レジストマスクを除去す
る。
なお、ゲート電極層３０２は、上記形成方法の代わりに、電解メッキ法、印刷法、インク
ジェット法等で形成してもよい。
《ゲート絶縁層の形成》
ゲート絶縁層として機能する絶縁層３０３は、スパッタリング法、ＣＶＤ法、蒸着法等で
形成する。
絶縁層３０３として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を
形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いるこ
とが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシ
ラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸
化窒素等がある。
また、絶縁層３０３として窒化シリコン膜を形成する場合、２段階の形成方法を用いるこ
とが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用
いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、原
料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロ
ッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法により
、絶縁層３０３として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン膜
を形成することができる。
また、絶縁層３０３として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏ
ｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成
することができる。
《酸化物半導体層の形成》
次に、図１０（Ｂ）に示すように、絶縁層３０３上に酸化物半導体層３０４を形成する。
酸化物半導体層３１４の形成は、実施の形態２で説明した方法を用いることができる。本
実施の形態では、はじめに、基板３０１を加熱しながら、ＣＡＡＣ－ＯＳを含む酸化物半
導体層３１４ａを形成し、その後、基板温度を室温として酸化物半導体層３１４ｂを形成
する。そして、酸化物半導体層３１４ｂ上にフォトマスクを用いてフォトリソグラフィ工
程によりレジストマスクを形成する。次に、該レジストマスクを用いて島状の酸化物半導
体層３１４を形成する。その後、レジストマスクを除去する。
酸化物半導体層３１４ａを形成する際に、基板３０１を加熱する温度としては、１５０℃
以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすれ
ばよい。なお、基板３０１を高温に保持した状態で酸化物半導体層を形成することは、酸
化物半導体層中に含まれうる不純物濃度を低減するのに有効である。
なお、酸化物半導体層３１４を形成後、膜中に含まれる過剰な水素（水や水酸基を含む）
を除去（脱水化又は脱水素化）するための熱処理を行うことが好ましい。熱処理の温度は
、３００℃以上７００℃以下、又は基板の歪み点未満とする。熱処理は減圧下又は窒素雰
囲気下などで行うことができる。この熱処理によって、ｎ型の導電性を付与する不純物で
ある水素を除去することができる。
なお、脱水化又は脱水素化のための熱処理は、酸化物半導体層の成膜後であればトランジ
スタの作製工程においてどのタイミングで行ってもよい。また、脱水化又は脱水素化のた
めの熱処理は、複数回行ってもよく、他の熱処理と兼ねてもよい。
熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素など
が含まれないことが好ましい。又は、熱処理装置に導入する窒素、又はヘリウム、ネオン
、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．
９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）と
することが好ましい。
また、熱処理で酸化物半導体層３１４を加熱した後、加熱温度を維持、又はその加熱温度
から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エ
ア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した
場合の水分量が２０ｐｐｍ（露点換算で－５５℃）以下、好ましくは１ｐｐｍ以下、より
好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガス又は一酸化二窒素ガスに
、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する酸素ガス又は
一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガス又は一酸化二
窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好
ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化又は脱水素化処理による不
純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料であ
る酸素を供給することによって、酸化物半導体層を高純度化及びｉ型（真性）化すること
ができる。
なお、高純度真性酸化物半導体を得るためには、チャンバー内を高真空排気するのみなら
ずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴン
ガスは、露点が－４０℃以下、好ましくは－８０℃以下、より好ましくは－１００℃以下
にまで高純度化したガスを用いることで酸化物半導体に水分等が取り込まれることを可能
な限り防ぐことができる。
また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素
が同時に脱離して減少してしまうおそれがあるため、脱水化又は脱水素化処理を行った酸
化物半導体層に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれか
を含む）を導入して膜中に酸素を供給してもよい。
脱水化又は脱水素化処理を行った酸化物半導体層に、酸素を導入して膜中に酸素を供給す
ることによって、酸化物半導体層を高純度化、及びｉ型（真性）化することができる。高
純度化し、ｉ型（真性）化した酸化物半導体を有するトランジスタは、電気特性変動が抑
制されており、電気的に安定である。
《ソース電極層及びドレイン電極層の形成》
次に、図１０（Ｃ）に示すように、ソース電極層３０５ａ及びドレイン電極層３０５ｂを
形成する。
ソース電極層３０５ａ及びドレイン電極層３０５ｂの形成方法を以下に示す。はじめに、
スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上に第３の
フォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、
該レジストマスクを用いて導電膜の一部をエッチングして、ソース電極層３０５ａ及びド
レイン電極層３０５ｂを形成する。その後、レジストマスクを除去する。
なお、図１０（Ｃ）に示すように、導電膜のエッチングの際に酸化物半導体層３０４の上
部の一部がエッチングされ、薄膜化することがある。
《絶縁層の形成》
次に、図１０（Ｄ）に示すように、酸化物半導体層３０４、ソース電極層３０５ａ及びド
レイン電極層３０５ｂ上に、絶縁層３０６を形成し、続いて絶縁層３０６上に絶縁層３０
７を形成する。
絶縁層３０６として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガス
としては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコン
を含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等が
ある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上
２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガス
を導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１
００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上
０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以
下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成
する。
成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給すること
で、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化
が進むため、酸化物絶縁膜中における酸素含有量が化学量論比よりも多くなる。しかしな
がら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により
酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み
、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
また、酸化物半導体層３０４と絶縁層３０６の間に酸化物絶縁膜を設ける場合には、絶縁
層３０６の形成工程において、該酸化物絶縁膜が酸化物半導体層３０４の保護膜となる。
この結果、酸化物半導体層３０４へのダメージを低減しつつ、パワー密度の高い高周波電
力を用いて絶縁層３０６を形成することができる。
例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上
４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガス
を導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１０
０Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件
により、酸化物絶縁膜として酸化シリコン膜または酸化窒化シリコン膜を形成することが
できる。また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、該酸化物絶
縁層を成膜する際に、酸化物半導体層３０４へのダメージを低減することが可能である。
酸化物絶縁膜の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いるこ
とが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシ
ラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸
化窒素等がある。
絶縁層３０７は、スパッタリング法、ＣＶＤ法等で形成することができる。
絶縁層３０７として窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガ
スとしては、シリコンを含む堆積性気体、酸化性気体、及び窒素を含む気体を用いること
が好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラ
ン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化
窒素等がある。窒素を含む気体としては、窒素、アンモニア等がある。
以上の工程により、トランジスタ３００を形成することができる。
＜トランジスタの他の構成例＞
以下では、本発明の一態様の酸化物半導体層を適用可能な、トップゲート型のトランジス
タの構成例について説明する。
なお、以下では、上記と同様の構成、または同様の機能を備える構成要素においては、同
一の符号を付し、重複する説明は省略する。
《構成例》
図１１（Ａ）に、トップゲート型のトランジスタ３６０の断面概略図を示す。
トランジスタ３６０は、絶縁層３５１が設けられた基板３０１上に設けられる酸化物半導
体層３６４と、酸化物半導体層３６４の上面に接するソース電極層３０５ａ及びドレイン
電極層３０５ｂと、酸化物半導体層３６４、ソース電極層３０５ａ及びドレイン電極層３
０５ｂ上に設けられる絶縁層３０３と、絶縁層３０３上に酸化物半導体層３６４と重なる
ように設けられるゲート電極層３０２とを有する。また、絶縁層３０３及びゲート電極層
３０２を覆って絶縁層３５２が設けられている。
トランジスタ３６０の酸化物半導体層３６４に、本発明の一態様の酸化物半導体層を適用
することができる。
例えば、酸化物半導体層３６４は、酸化物半導体層３６４ａと酸化物半導体層３６４ｂと
酸化物半導体層３６４ｃとを含む。ここでは、酸化物半導体層３６４ａ及び酸化物半導体
層３６４ｃは、ナノ結晶を含む酸化物半導体層を適用する。また、酸化物半導体層３６４
ｂには、酸化物半導体層３６４ａ及び酸化物半導体層３６４ｃよりも膜密度が高く、欠陥
準位密度の低い酸化物半導体層を適用する。好ましくは、酸化物半導体層３６４ｂとして
、ＣＡＡＣ－ＯＳを適用する。
絶縁層３５１は、基板３０１から酸化物半導体層３６４への不純物の拡散を抑制する機能
を有する。例えば、上記絶縁層３０７と同様の構成を用いることができる。なお、絶縁層
３５１は、不要であれば設けなくてもよい。
絶縁層３５２には、上記絶縁層３０７と同様、酸素、水素、水等のブロッキング効果を有
する絶縁膜を適用することができる。なお、絶縁層３０７は不要であれば設けなくてもよ
い。
《変形例》
以下では、トランジスタ３６０と一部が異なるトランジスタの構成例について説明する。
図１１（Ｂ）に、トランジスタ３７０の断面概略図を示す。トランジスタ３７０は、ソー
ス電極層及びドレイン電極層の構成が異なる点で、トランジスタ３６０と相違している。
より具体的には、トランジスタ３７０では、ソース電極層３０５ａ上にソース電極層３１
６ａが形成され、ドレイン電極層３０５ｂ上にドレイン電極層３１６ｂが形成されている
点が異なる。
上述したように、ソース電極層３０５ａ及びドレイン電極層３０５ｂとして、酸化物半導
体層に酸素欠損を生じさせることが可能な材料を用いると、酸化物半導体層においてソー
ス電極層３０５ａ及びドレイン電極層３０５ｂと接触した近傍の領域に酸素欠損が発生し
、当該領域がｎ型化してトランジスタのソース領域またはドレイン領域として作用させる
ことができる。
しかしながら、チャネル長が極めて短いトランジスタを形成する場合、上記酸素欠損の発
生によってｎ型化した領域がトランジスタのチャネル長方向に延在してしまうことがある
。この場合、トランジスタの電気特性には、しきい値電圧の変動や、ソース領域とドレイ
ン領域が導通状態となりオン状態とオフ状態の制御ができないなどの現象が現れる。その
ため、チャネル長が極めて短いトランジスタを形成する場合は、ソース電極層及びドレイ
ン電極層に酸素と結合し易い導電材料を用いることは好ましくない。
したがって、図１１（Ｂ）にＬ１として示すソース電極層３０５ａとドレイン電極層３０
５ｂとの間隔は、０．８μｍ以上、好ましくは１．０μｍ以上とする。Ｌ１が０．８μｍ
より小さいと、チャネル形成領域において発生する酸素欠損の影響を排除できなくなり、
トランジスタの電気特性が低下する可能性がある。なお、Ｌ１は、酸化物半導体層３６４
と接して向かい合うソース電極層３０５ａの端部からドレイン電極層３０５ｂの端部まで
の最短距離と言う事ができる。なお、図１１（Ｂ）ではｎ型化した領域を模式的に点線で
図示している。
そこで、トランジスタ３７０では、酸素と結合しにくい導電材料を用いて、ソース電極層
３０５ａと酸化物半導体層３６４に接してソース電極層３１６ａを形成する。また、酸素
と結合しにくい導電材料を用いて、ドレイン電極層３０５ｂと酸化物半導体層３６４に接
してドレイン電極層３１６ｂを形成する。
ソース電極層３１６ａは、酸化物半導体層３６４と接するソース電極層３０５ａの端部を
越えてＬ１の方向に延伸し、ドレイン電極層３１６ｂは、酸化物半導体層３６４と接する
ドレイン電極層３０５ｂの端部を越えてＬ１の方向に延伸する。
ソース電極層３１６ａの上記延伸部分と、ドレイン電極層３１６ｂの上記延伸部分は酸化
物半導体層３６４（特に、酸化物半導体層３６４ｃ）と接している。また、図１１（Ｂ）
に示すトランジスタ３７０において、ソース電極層３１６ａの上記延伸部分の酸化物半導
体層３６４と接する先端部分から、ドレイン電極層３１６ｂの上記延伸部分の酸化物半導
体層３６４と接する先端部分までの間隔がチャネル長であり、図１１（Ｂ）にＬ２として
示す。
ソース電極層３１６ａ及びドレイン電極層３１６ｂを形成するための酸素と結合しにくい
導電材料としては、例えば、窒化タンタル、窒化チタンなどの導電性窒化物、またはルテ
ニウムなどを用いることが好ましい。なお、酸素と結合しにくい導電材料には、酸素が拡
散しにくい材料も含まれる。該導電材料の厚さは、好ましくは５ｎｍ以上５００ｎｍ以下
、より好ましくは１０ｎｍ以上３００ｎｍ以下、さらに好ましくは１０ｎｍ以上１００ｎ
ｍ以下とする。
上記酸素と結合しにくい導電材料をソース電極層３１６ａおよびドレイン電極層３１６ｂ
に用いることによって、酸化物半導体層３６４に形成されるチャネル形成領域に酸素欠損
が形成されることを抑制することができ、チャネル形成領域のｎ型化を抑えることができ
る。したがって、チャネル長が極めて短いトランジスタであっても良好な電気特性を得る
ことができる。すなわち、Ｌ２をＬ１より小さい値とすることが可能となり、例えば、Ｌ
２を３０ｎｍ以下としても良好なトランジスタの電気特性を得ることが可能となる。また
、酸化物半導体層３６４に含まれる単結晶領域が３０ｎｍ以上の幅を有している場合には
、チャネル長方向の断面においてチャネル形成領域の全領域が単結晶酸化物半導体層とな
りうる。
なお、窒化タンタル、窒化チタンなどの導電性窒化物は、水素を吸蔵する可能性がある。
よって、酸化物半導体層３６４と接して導電性窒化物を設けることで、酸化物半導体層３
６４中の水素濃度を低減することができる。
なお、チャネル長が極めて短いトランジスタを形成する場合は、電子ビーム露光などの細
線加工に適した方法を用いてレジストマスクを形成し、エッチング処理を行うことによっ
て、ソース電極層３１６ａ及びドレイン電極層３１６ｂを形成すればよい。なお、当該レ
ジストマスクとしては、ポジ型レジストを用いれば、露光領域を最小限にすることができ
、スループットを向上させることができる。このような方法を用いれば、チャネル長を３
０ｎｍ以下とするトランジスタを作製することができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施すること
ができる。
（実施の形態５）
本発明の一態様に係る半導体装置の一例として、論理回路であるＮＯＲ型回路の回路図の
一例を図１２（Ａ）に示す。図１２（Ｂ）はＮＡＮＤ型回路の回路図である。
図１２（Ａ）に示すＮＯＲ型回路において、ｐチャネル型トランジスタであるトランジス
タ８０１、８０２は、チャネル形成領域に酸化物半導体以外の半導体材料（例えば、シリ
コンなど）を用いたトランジスタとし、ｎチャネル型トランジスタであるトランジスタ８
０３、８０４は、酸化物半導体を含み実施の形態４で示すトランジスタと同様な構造を有
するトランジスタを用いる。
シリコンなどの半導体材料を用いたトランジスタは高速動作が容易である。一方、酸化物
半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
論理回路の小型化のために、ｎチャネル型のトランジスタであるトランジスタ８０３、８
０４は、ｐチャネル型のトランジスタであるトランジスタ８０１、８０２上に積層される
ことが好ましい。例えば、単結晶シリコン基板を用いてトランジスタ８０１、８０２を形
成し、絶縁層を介してトランジスタ８０１、８０２上にトランジスタ８０３、８０４を形
成することが可能である。
また、図１２（Ｂ）に示すＮＡＮＤ型回路では、ｐチャネル型トランジスタであるトラン
ジスタ８１１、８１４は、チャネル形成領域に酸化物半導体以外の半導体材料（例えば、
シリコンなど）を用いたトランジスタとし、ｎチャネル型トランジスタであるトランジス
タ８１２、８１３は、酸化物半導体層を含み、上記実施の形態４で示すトランジスタと同
様な構造を有するトランジスタを用いる。
なお、図１２（Ｂ）に示すＮＡＮＤ型回路において、トランジスタ８１２、８１３として
、トランジスタ３６０と同様な構成を有する構成として、第２のゲート電極の電位を制御
し、例えばＧＮＤとすることでトランジスタ８１２、８１３のしきい値電圧をよりプラス
とし、さらにノーマリーオフのトランジスタとすることができる。
また、図１２（Ａ）に示すＮＯＲ回路と同様に、論理回路の小型化のために、ｎチャネル
型のトランジスタであるトランジスタ８１２、８１３は、ｐチャネル型のトランジスタで
あるトランジスタ８１１、８１２上に積層されることが好ましい。
本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流
の極めて低いトランジスタを適用することで、消費電力を十分に低減することができる。
また、異なる半導体材料を用いた半導体素子を積層することにより、微細化及び高集積化
を実現し、かつ安定で高い電気的特性を付与された半導体装置、及び該半導体装置の作製
方法を提供することができる。
また、本発明の一態様に係る酸化物半導体層を含むトランジスタの構成を適用することで
、信頼性が高く、安定した特性を示すＮＯＲ型回路とＮＡＮＤ型回路を提供することがで
きる。
なお、本実施の形態では、実施の形態３に示すトランジスタを使用したＮＯＲ型回路とＮ
ＡＮＤ型回路の例を示したが、特に限定されず、実施の形態３に示すトランジスタを使用
したＡＮＤ型回路やＯＲ回路などを形成することもできる。
または、本実施の形態や、別の実施の形態で述べたトランジスタと、表示素子とを組み合
わせて、表示装置を構成することが可能である。例えば、表示素子、表示素子を有する装
置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態
を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又
は発光装置の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物
を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑
色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電
子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬ
Ｖ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、
圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コ
ントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素
子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用い
た表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ
方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔ
ｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌｙ）などがある。液晶素子を用いた表示装置の一例
としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反
射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある
。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがあ
る。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、実施の形態３に示すトランジスタを使用し、電力が供給されない状況
でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置
）の一例を、図面を用いて説明する。
図１３（Ａ）は、本実施の形態の半導体装置を示す回路図である。
図１３（Ａ）に示すトランジスタ２６０は、酸化物半導体以外の半導体材料（例えば、シ
リコンなど）を用いたトランジスタを適用することができ、高速動作が容易である。また
、トランジスタ２６２には本発明の一態様の酸化物半導体層を含み実施の形態４で示すト
ランジスタと同様な構造を有するトランジスタを適用することができ、その特性により長
時間の電荷保持を可能とする。
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明す
るが、本実施の形態に示す半導体装置に用いるトランジスタとしては、ｐチャネル型トラ
ンジスタを用いることもできる。
図１３（Ａ）において、第１の配線（１ｓｔ Ｌｉｎｅ）とトランジスタ２６０のソース
電極層とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ）とトランジスタ２６０
のドレイン電極層とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ
）とトランジスタ２６２のソース電極層又はドレイン電極層の一方とは、電気的に接続さ
れ、第４の配線（４ｔｈ Ｌｉｎｅ）と、トランジスタ２６２のゲート電極層とは、電気
的に接続されている。そして、トランジスタ２６０のゲート電極層と、トランジスタ２６
２のソース電極層又はドレイン電極層の他方は、容量素子２６４の電極の一方と電気的に
接続され、第５の配線（５ｔｈ Ｌｉｎｅ）と、容量素子２６４の電極の他方は電気的に
接続されている。
図１３（Ａ）に示す半導体装置では、トランジスタ２６０のゲート電極層の電位が保持可
能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ
２６２がオン状態となる電位にして、トランジスタ２６２をオン状態とする。これにより
、第３の配線の電位が、トランジスタ２６０のゲート電極層、および容量素子２６４に与
えられる。すなわち、トランジスタ２６０のゲート電極層には、所定の電荷が与えられる
（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷
、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線
の電位を、トランジスタ２６２がオフ状態となる電位にして、トランジスタ２６２をオフ
状態とすることにより、トランジスタ２６０のゲート電極層に与えられた電荷が保持され
る（保持）。
トランジスタ２６２のオフ電流は極めて低いため、トランジスタ２６０のゲート電極層の
電荷は長時間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態
で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ２６０のゲート
電極層に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジ
スタ２６０をｎチャネル型とすると、トランジスタ２６０のゲート電極層にＨｉｇｈレベ
ル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ２６０のゲ
ート電極層にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより
低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ２６０を「オン
状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線
の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、トランジスタ２６
０のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈ
レベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれ
ば、トランジスタ２６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合
には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ２６０は「オ
フ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報
を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み
出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態
にかかわらずトランジスタ２６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈ
より小さい電位を第５の配線に与えればよい。又は、ゲート電極層の状態にかかわらずト
ランジスタ２６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位
を第５の配線に与えればよい。
図１３（Ｂ）に異なる記憶装置の構造の一形態の例を示す。図１３（Ｂ）は、半導体装置
の回路構成の一例を示し、図１３（Ｃ）は半導体装置の一例を示す概念図である。まず、
図１３（Ｂ）に示す半導体装置について説明を行い、続けて図１３（Ｃ）に示す半導体装
置について、以下説明を行う。
図１３（Ｂ）に示す半導体装置において、ビット線ＢＬとトランジスタ２６２のソース電
極またはドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ２６２のゲー
ト電極層とは電気的に接続され、トランジスタ２６２のソース電極またはドレイン電極と
容量素子２５４の第１の端子とは電気的に接続されている。
酸化物半導体を用いたトランジスタ２６２は、オフ電流が極めて低いという特徴を有して
いる。このため、トランジスタ２６２をオフ状態とすることで、容量素子２５４の第１の
端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって保
持することが可能である。
次に、図１３（Ｂ）に示す半導体装置（メモリセル２５０）に、情報の書き込み及び保持
を行う場合について説明する。
まず、ワード線ＷＬの電位を、トランジスタ２６２がオン状態となる電位として、トラン
ジスタ２６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の
第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ２
６２がオフ状態となる電位として、トランジスタ２６２をオフ状態とすることにより、容
量素子２５４の第１の端子の電位が保持される（保持）。
トランジスタ２６２のオフ電流は極めて低いため、容量素子２５４の第１の端子の電位（
あるいは容量素子２５４に蓄積された電荷）を長時間にわたって保持することができる。
次に、情報の読み出しについて説明する。トランジスタ２６２がオン状態となると、浮遊
状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の
間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電
位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積され
た電荷）によって、異なる値をとる。
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線
ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前の
ビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、
（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態とし
て、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとす
ると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１
）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×
ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができ
る。
このように、図１３（Ｂ）に示す半導体装置は、トランジスタ２６２のオフ電流が極めて
低いという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持すること
ができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度
を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また
、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能であ
る。
次に、図１３（Ｃ）に示す半導体装置について、説明を行う。
図１３（Ｃ）に示す半導体装置は、上部に記憶回路として図１３（Ｂ）に示したメモリセ
ル２５０を複数有するメモリセルアレイ２５１（メモリセルアレイ２５１ａ及びメモリセ
ルアレイ２５１ｂを有し、下部に、メモリセルアレイ２５１を動作させるために必要な周
辺回路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接
続されている。
図１３（Ｃ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１
（メモリセルアレイ２５１ａ及びメモリセルアレイ２５１ｂ）の直下に設けることができ
るため半導体装置の小型化を図ることができる。
周辺回路２５３に設けられるトランジスタは、トランジスタ２６２とは異なる半導体材料
を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、
炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが
好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたト
ランジスタは、十分な高速動作が可能である。したがって、前記トランジスタにより、高
速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能で
ある。
なお、図１３（Ｃ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセ
ルアレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層
するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層す
る構成としてもよい。
トランジスタ２６２として、本発明の一態様の酸化物半導体層をチャネル形成領域に用い
るトランジスタを適用することによって、長期にわたり記憶内容を保持することが可能で
ある。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極
めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減すること
ができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、本発明の一態様の表示パネルの構成について、図１４を参照しながら
説明する。
図１４（Ａ）は、本発明の一態様の表示パネルの上面図であり、図１４（Ｂ）は、本発明
の一態様の表示パネルの画素に液晶素子を適用する場合に用いることができる画素回路を
説明するための回路図である。また、図１４（Ｃ）は、本発明の一態様の表示パネルの画
素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図
である。
画素部に配置するトランジスタは、実施の形態３に従って形成することができる。また、
当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル
型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基
板上に形成する。このように、画素部や駆動回路に実施の形態３に示すトランジスタを用
いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置のブロック図の一例を図１４（Ａ）に示す。表示装置の
基板５００上には、画素部５０１、第１の走査線駆動回路５０２、第２の走査線駆動回路
５０３、信号線駆動回路５０４を有する。画素部５０１には、複数の信号線が信号線駆動
回路５０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５０２、及び第
２の走査線駆動回路５０３から延伸して配置されている。なお走査線と信号線との交差領
域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置
の基板５００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続
部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている
。
図１４（Ａ）では、第１の走査線駆動回路５０２、第２の走査線駆動回路５０３、信号線
駆動回路５０４は、画素部５０１と同じ基板５００上に形成される。そのため、外部に設
ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５
００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増え
る。同じ基板５００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ
、信頼性の向上、又は歩留まりの向上を図ることができる。
＜液晶パネル＞
また、画素の回路構成の一例を図１４（Ｂ）に示す。ここでは、ＶＡ型液晶表示パネルの
画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの
画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動
できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素
電極層に印加する信号を、独立して制御できる。
トランジスタ５１６のゲート配線５１２と、トランジスタ５１７のゲート配線５１３には
、異なるゲート信号を与えることができるように分離されている。一方、データ線として
機能するソース電極層又はドレイン電極層５１４は、トランジスタ５１６とトランジスタ
５１７で共通に用いられている。トランジスタ５１６とトランジスタ５１７は実施の形態
３で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表
示パネルを提供することができる。
トランジスタ５１６と電気的に接続する第１の画素電極層と、トランジスタ５１７と電気
的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画素
電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広がる
形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。
トランジスタ５１６のゲート電極層はゲート配線５１２と接続され、トランジスタ５１７
のゲート電極層はゲート配線５１３と接続されている。ゲート配線５１２とゲート配線５
１３に異なるゲート信号を与えてトランジスタ５１６とトランジスタ５１７の動作タイミ
ングを異ならせ、液晶の配向を制御できる。
また、容量配線５１０と、誘電体として機能するゲート絶縁層と、第１の画素電極層また
は第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子５１８と第２の液晶素子５１９を備える
。第１の液晶素子５１８は第１の画素電極層と対向電極層とその間の液晶層とで構成され
、第２の液晶素子５１９は第２の画素電極層と対向電極層とその間の液晶層とで構成され
る。
なお、図１４（Ｂ）に示す画素回路は、これに限定されない。例えば、図１４（Ｂ）に示
す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路な
どを追加してもよい。
＜有機ＥＬパネル＞
また、画素の回路構成の他の一例を図１４（Ｃ）に示す。ここでは、有機ＥＬ素子を用い
た表示パネルの画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、
他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして
、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、そ
の励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光
素子は、電流励起型の発光素子と呼ばれる。
図１４（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のト
ランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の酸化物半導体層
は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該
画素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作につい
て説明する。
画素５２０は、スイッチング用トランジスタ５２１、駆動用トランジスタ５２２、発光素
子５２４及び容量素子５２３を有している。スイッチング用トランジスタ５２１は、ゲー
ト電極層が走査線５２６に接続され、第１電極（ソース電極層及びドレイン電極層の一方
）が信号線５２５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が駆
動用トランジスタ５２２のゲート電極層に接続されている。駆動用トランジスタ５２２は
、ゲート電極層が容量素子５２３を介して電源線５２７に接続され、第１電極が電源線５
２７に接続され、第２電極が発光素子５２４の第１電極（画素電極）に接続されている。
発光素子５２４の第２電極は共通電極５２８に相当する。共通電極５２８は、同一基板上
に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ５２１および駆動用トランジスタ５２２は実施の形態３で説
明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示
パネルを提供することができる。
発光素子５２４の第２電極（共通電極５２８）の電位は低電源電位に設定する。なお、低
電源電位とは、電源線５２７に設定される高電源電位より低い電位であり、例えばＧＮＤ
、０Ｖなどを低電源電位として設定することができる。発光素子５２４の順方向のしきい
値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子５２４
に印加することにより、発光素子５２４に電流を流して発光させる。なお、発光素子５２
４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しき
い値電圧を含む。
なお、容量素子５２３は駆動用トランジスタ５２２のゲート容量を代用することにより省
略できる。駆動用トランジスタ５２２のゲート容量については、チャネル形成領域とゲー
ト電極層との間で容量が形成されていてもよい。
次に、駆動用トランジスタ５２２に入力する信号について説明する。電圧入力電圧駆動方
式の場合、駆動用トランジスタ５２２が十分にオンするか、オフするかの二つの状態とな
るようなビデオ信号を、駆動用トランジスタ５２２に入力する。なお、駆動用トランジス
タ５２２を線形領域で動作させるために、電源線５２７の電圧よりも高い電圧を駆動用ト
ランジスタ５２２のゲート電極層にかける。また、信号線５２５には、電源線電圧に駆動
用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ５２２のゲート電極層に発光素子５２
４の順方向電圧に駆動用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧をか
ける。なお、駆動用トランジスタ５２２が飽和領域で動作するようにビデオ信号を入力し
、発光素子５２４に電流を流す。また、駆動用トランジスタ５２２を飽和領域で動作させ
るために、電源線５２７の電位を、駆動用トランジスタ５２２のゲート電位より高くする
。ビデオ信号をアナログとすることで、発光素子５２４にビデオ信号に応じた電流を流し
、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図１４（Ｃ）に示す画素構成に限定されない。例えば、図１４
（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理
回路などを追加してもよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態では、本発明の一態様の酸化物半導体層を用いた半導体装置および電子機器
の構成について、図１５および図１６を参照しながら説明する。
図１５は、本発明の一態様の酸化物半導体層を適用した半導体装置を含む電子機器のブロ
ック図である。
図１６は、本発明の一態様の酸化物半導体層を適用した半導体装置を含む電子機器の外観
図である。
図１５に示す電子機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベ
ースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッ
サ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１
２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８など
より構成されている。
アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス（
ＩＦ）９０９を有している。また、メモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成す
ることができる。
実施の形態３で説明するトランジスタを、メモリ回路９１２に適用することにより、情報
の書き込みおよび読み出しが可能な信頼性の高い電子機器を提供することができる。
また、実施の形態３で説明するトランジスタを、ＣＰＵ９０７またはＤＳＰ９０８に含ま
れるレジスタ等に適用することにより、情報の書き込みおよび読み出しが可能な信頼性の
高い電子機器を提供することができる。
なお、実施の形態３で説明するトランジスタのオフリーク電流が極めて低い場合は、長期
間の記憶内容の保持が可能で、且つ消費電力が十分に低減されたメモリ回路９１２を提供
できる。また、パワーゲーティングされている期間に、パワーゲーティング前の状態をレ
ジスタ等に記憶することができるＣＰＵ９０７またはＤＳＰ９０８を提供することができ
る。
また、ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１
６によって構成されている。
表示部９１４はマトリクス状に配置された複数の画素を有する。画素は画素回路を備え、
画素回路はゲートドライバ９１６と電気的に接続されている。
実施の形態３で説明するトランジスタを、画素回路またはゲートドライバ９１６に適宜用
いることができる。これにより、信頼性の高いディスプレイを提供することができる。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
図１６（Ａ）は、携帯型の情報端末であり、本体１１０１、筐体１１０２、表示部１１０
３ａ、１１０３ｂなどによって構成されている。表示部１１０３ｂはタッチパネルとなっ
ており、表示部１１０３ｂに表示されるキーボードボタン１１０４を触れることで画面操
作や、文字入力を行うことができる。勿論、表示部１１０３ａをタッチパネルとして構成
してもよい。実施の形態３で示したトランジスタをスイッチング素子として液晶パネルや
有機発光パネルを作製して表示部１１０３ａ、１１０３ｂに適用することにより、信頼性
の高い携帯型の情報端末とすることができる。
図１６（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など
）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表
示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を
制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（
イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図１６（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としても
よい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロード
する構成とすることも可能である。
図１６（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳に
装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロッ
ト１０２５等が設けられている。実施の形態３で示したトランジスタをスイッチング素子
として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、よ
り信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図１６（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持
たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリ
ーでの会話も可能である。
図１６（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成さ
れている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフォ
ン１０３４、ポインティングデバイス１０３６、カメラ用レンズ１０３７、外部接続端子
１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池セ
ル１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０
３１内部に内蔵されている。実施の形態３で説明するトランジスタを表示パネル１０３２
に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル１０３２はタッチパネルを備えており、図１６（Ｃ）には映像表示され
ている複数の操作キー１０３５を点線で示している。なお、太陽電池セル１０４０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
例えば、昇圧回路などの電源回路に用いられるパワートランジスタも実施の形態３で説明
するトランジスタの酸化物半導体層の膜厚を２μｍ以上５０μｍ以下とすることで形成す
ることができる。
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
１０３２と同一面上にカメラ用レンズ１０３７を備えているため、テレビ電話が可能であ
る。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図
１６（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図１６（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は、
筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表示
することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内蔵
されている。実施の形態３で説明するトランジスタを表示部１０５３およびＣＰＵに適用
することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１０
５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルなど
の各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能で
ある。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に記
憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリ
スロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを表
示部１０５３に映し出すことも可能である。
また、実施の形態３で説明するトランジスタのオフリーク電流が極めて低い場合は、当該
トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分に低
減された信頼性の高いテレビジョン装置１０５０とすることができる。
本実施例では、本発明の一態様に係る酸化物半導体層に含まれるナノ結晶について、ナノ
結晶酸化物半導体膜の電子線回折パターンを用いて、以下説明を行う。
ナノ結晶酸化物半導体膜は、ビーム径が１０ｎｍφ以下とした電子線回折（極微電子線回
折）を用いた電子線回折パターンにおいて、非晶質状態を示すハローパターンとも、特定
の面に配向した結晶状態を示す規則性を有するスポットとも異なり、方向性を持たないス
ポットが観察される酸化物半導体膜である。
図１７（Ａ）にナノ結晶酸化物半導体膜の断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌ
ｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ（透過型電子顕微鏡））像を示す。また、図１７（
Ｂ）に図１７（Ａ）のポイント１において極微電子線回折を用いて測定した電子線回折パ
ターンを、図１７（Ｃ）に図１７（Ａ）のポイント２において極微電子線回折を用いて測
定した電子線回折パターンを、図１７（Ｄ）に図１７（Ａ）のポイント３において極微電
子線回折を用いて測定した電子線回折パターンをそれぞれ示す。
図１７では、ナノ結晶酸化物半導体膜の一例として、Ｉｎ－Ｇａ－Ｚｎ系酸化物膜を石英
ガラス基板上に膜厚５０ｎｍで成膜した試料を用いる。図１７に示すナノ結晶酸化物半導
体膜の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）である酸化物ターゲット
を用いて、酸素雰囲気下（流量４５ｓｃｃｍ）、圧力０．４Ｐａ、直流（ＤＣ）電源０．
５ｋＷ、基板温度を室温とした。そして、成膜したナノ結晶酸化物半導体膜を１００ｎｍ
以下（例えば、４０ｎｍプラスマイナス１０ｎｍ）の幅に薄片化し、断面ＴＥＭ像及び極
微電子線回折による電子線回折パターンを得た。
図１７（Ａ）では、透過型電子顕微鏡（日立ハイテクノロジーズ製「Ｈ－９０００ＮＡＲ
」）を用い、加速電圧を３００ｋＶ、倍率２００万倍として撮影したナノ結晶酸化物半導
体膜の断面ＴＥＭ像である。また、図１７（Ｂ）乃至図１７（Ｄ）は、透過型電子顕微鏡
（日立ハイテクノロジーズ製「ＨＦ－２０００」）を用い、加速電圧を２００ｋＶ、ビー
ム径を約１ｎｍφとして極微電子線回折によって得られた電子線回折パターンである。な
お、ビーム径を約１ｎｍφとした場合の極微電子線回折での測定範囲は、５ｎｍφ以上１
０ｎｍφ以下である。
図１７（Ｂ）に示すように、ナノ結晶酸化物半導体膜は、極微電子線回折を用いた電子線
回折パターンにおいて、円周状に配置された複数のスポット（輝点）が観察される。換言
すると、ナノ結晶酸化物半導体膜では、円周状（同心円状）に分布した複数のスポットが
観察されるともいえる。または、円周状に分布した複数のスポットが複数の同心円を形成
するともいえる。
また、石英ガラス基板との界面近傍である図１７（Ｄ）及び、ナノ結晶酸化物半導体膜の
膜厚方向中央部の図１７（Ｃ）においても図１７（Ｂ）と同様に円周状に分布した複数の
スポットが観察される。図１７（Ｃ）において、第１の円周までの半径（メインスポット
からの距離）は、３．８８／ｎｍから４．９３／ｎｍであった。面間隔に換算すると、０
．２０３ｎｍから０．２５７ｎｍである。
図１７の極微電子線回折パターンより、ナノ結晶酸化物半導体膜は、面方位が不規則であ
って、且つ、大きさの異なる結晶部が複数混在する膜であることがわかる。
次いで、図１８（Ａ）にナノ結晶酸化物半導体膜の平面ＴＥＭ像を示す。また、図１８（
Ｂ）に図１８（Ａ）において円で囲んだ領域を、制限視野電子線回折を用いて測定した電
子線回折パターンを示す。
図１８では、ナノ結晶酸化物半導体膜の一例として、Ｉｎ－Ｇａ－Ｚｎ系酸化物膜を石英
ガラス基板上に膜厚３０ｎｍで成膜した試料を用いる。図１８に示すナノ結晶酸化物半導
体膜の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）である酸化物ターゲット
を用いて、酸素雰囲気下（流量４５ｓｃｃｍ）、圧力０．４Ｐａ、直流（ＤＣ）電源０．
５ｋＷ、基板温度を室温とした。そして、試料を薄片化し、ナノ結晶酸化物半導体膜の平
面ＴＥＭ像及び電子線回折による電子線回折パターンを得た。
図１８（Ａ）では、透過型電子顕微鏡（日立ハイテクノロジーズ製「Ｈ－９０００ＮＡＲ
」）を用い、加速電圧を３００ｋＶ、倍率５０万倍として撮影したナノ結晶酸化物半導体
膜の平面ＴＥＭ写真である。また、図１８（Ｂ）は、制限視野を３００ｎｍφとして電子
線回折によって得られた電子線回折パターンである。なお、電子線の広がりを考慮すると
、測定範囲は、３００ｎｍφ以上である。
図１８（Ｂ）に示すように、ナノ結晶酸化物半導体膜では、極微電子線回折よりも測定範
囲の広い制限視野電子線回折を用いた電子線回折パターンでは、極微電子線回折によって
観察された複数のスポットがみられず、ハローパターンが観察される。
次に、図１９に、図１７及び図１８の電子線回折パターンにおける回折強度の分布を概念
的に示す。図１９（Ａ）は、図１７（Ｂ）乃至図１７（Ｄ）に示す極微電子線回折パター
ンにおける回折強度の分布の概念図である。また、図１９（Ｂ）は、図１８（Ｂ）に示す
制限視野電子線回折パターンにおける回折強度の分布の概念図である。また、図１９（Ｃ
）は単結晶構造または多結晶構造の電子線回折パターンにおける回折強度の分布の概念図
である。
図１９において、縦軸はスポットなどの分布を表す電子線回折強度（任意単位）、横軸は
メインスポットからの距離を示す。
図１９（Ｃ）に示す単結晶構造または多結晶構造においては、結晶部が配向する面の面間
隔（ｄ値）に応じた、メインスポットからの特定の距離にピークがみられる。
一方、図１７に示すようにナノ結晶酸化物半導体膜の極微電子線回折パターンで観察され
る複数のスポットによって形成された円周状の領域は、比較的大きい幅を有する。よって
、図１９（Ａ）は離散的な分布を示す。また、極微電子線回折パターンにおいて、同心円
状の領域間に明確なスポットとならないものの輝度の高い領域が存在することがわかる。
また、図１９（Ｂ）に示すように、ナノ結晶酸化物半導体膜の制限視野電子線回折パター
ンにおける電子線回折強度分布は、連続的な強度分布を示す。図１９（Ｂ）は、図１９（
Ａ）に示す電子線回折強度分布を広範囲で観察した結果と近似可能であるため、複数のス
ポットが重なってつながり、連続的な強度分布が得られたものと考察できる。
図１９（Ａ）乃至図１９（Ｃ）に示すように、ナノ結晶酸化物半導体膜は、面方位が不規
則であり、且つ、大きさの異なる結晶部が複数混在する膜であり、且つ、その結晶部は、
制限視野電子線回折パターンにおいてはスポットが観察されない程度に、極微細であるこ
とが示唆される。
複数のスポットが観察された図１７において、ナノ結晶酸化物半導体膜は５０ｎｍ以下に
薄片化されている。また電子線のビーム径は１ｎｍφに収束されているため、その測定範
囲は５ｎｍ以上１０ｎｍ以下である。よって、ナノ結晶酸化物半導体膜に含まれる結晶部
は、５０ｎｍ以下であり、例えば、１０ｎｍ以下、または５ｎｍ以下であることが推測さ
れる。
ここで、図２０に、石英ガラス基板における極微電子線回折パターンを示す。図２０の測
定条件は、図１７（Ｂ）乃至図１７（Ｄ）に示す電子線回折パターンと同様とした。
図２０に示すように、非晶質構造を有する石英ガラス基板では、特定のスポットを有さず
、メインスポットから輝度が連続的に変化するハローパターンが観測される。このように
、非晶質構造を有する膜においては、極微小な領域の電子線回折を行ったとしても、ナノ
結晶酸化物半導体膜で観察されるような円周状に分布した複数のスポットが観察されない
。従って、図１７（Ｂ）乃至図１７（Ｄ）で観察される円周状に分布した複数のスポット
は、ナノ結晶酸化物半導体膜に特有のものであることが確認される。
また、図２１に、図１７（Ａ）に示すポイント２に、ビーム径を約１ｎｍφに収束した電
子線を１分間照射した後に、測定を行った電子線回折パターンを示す。
図２１に示す電子線回折パターンは、図１７（Ｃ）に示す電子線回折パターンと同様に、
円周状に分布した複数のスポットが観察され、両者の測定結果に特段の相違点は確認され
ない。このことは、図１７（Ｃ）の電子線回折パターンで確認された結晶部は酸化物半導
体膜の成膜時から存在していることを意味しており、収束した電子線を照射したことで結
晶部が形成されたものではないことを意味する。
次に、図２２に、図１７（Ａ）に示す断面ＴＥＭ像の部分拡大図を示す。図２２（Ａ）は
、図１７（Ａ）のポイント１近傍（ナノ結晶酸化物半導体膜表面）を、倍率８００万倍で
観察した断面ＴＥＭ像である。また、図２２（Ｂ）は、図１７（Ａ）のポイント２近傍（
ナノ結晶酸化物半導体膜の膜厚方向中央部）を、倍率８００万倍で観察した断面ＴＥＭ像
である。
図２２に示す断面ＴＥＭ像からは、ナノ結晶酸化物半導体膜において結晶構造が明確には
確認できない。
また、図１７及び図１８の観察に用いた、石英ガラス基板上に本実施の形態のナノ結晶酸
化物半導体膜が成膜された試料をＸ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏ
ｎ）を用いて分析した。図２３にｏｕｔ－ｏｆ－ｐｌａｎｅ法を用いてＸＲＤスペクトル
を測定した結果を示す。
図２３において、縦軸はＸ線回折強度（任意単位）であり、横軸は回折角２θ（ｄｅｇ．
）である。なお、ＸＲＤスペクトルの測定は、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ
－８ ＡＤＶＡＮＣＥを用いた。
図２３に示すように、２θ＝２０乃至２３°近傍に石英に起因するピークが観察されるも
のの、ナノ結晶酸化物半導体膜に含まれる結晶部に起因するピークは確認できない。
図２２及び図２３の結果からも、ナノ結晶酸化物半導体膜に含まれる結晶部は、極微細な
結晶部であることが示唆される。
以上示したように、本実施例のナノ結晶酸化物半導体膜では、測定範囲の広いＸ線回折（
ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）による分析では配向を示すピークが検出
されず、また、測定範囲の広い制限視野電子線回折によって得られる電子線回折パターン
では、ハローパターンが観測される。よって、本実施例のナノ結晶酸化物半導体膜は、巨
視的には無秩序な原子配列を有する膜と同等であるといえる。しかしながら、電子線のビ
ーム径が十分に小さい径（例えば、１０ｎｍφ以下）の極微電子線回折によってナノ結晶
酸化物半導体膜を測定することで、得られる極微電子線回折パターンではスポット（輝点
）を観測することができる。よって、本実施例のナノ結晶酸化物半導体膜は、面方位の不
規則な極微な結晶部（例えば、粒径が１０ｎｍ以下、または５ｎｍ以下、または３ｎｍ以
下の結晶部）が凝集して形成された膜と推測できる。また、極微細な結晶部を含有するナ
ノ結晶領域は、ナノ結晶酸化物半導体膜の膜厚方向の全領域において含まれる。
本実施例では、酸化物半導体層中の不純物が、酸化物半導体層の結晶性に及ぼす影響を計
算した。
本実施例においては、酸化物半導体層中に含まれる不純物として水素を想定し、酸化物半
導体層への水素の添加量と、当該水素を添加された酸化物半導体層の秩序性との相関を第
一原理計算により調べた。
酸化物半導体層としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ－Ｇａ－Ｚ
ｎ酸化物を適用した。はじめに、図２４に示す２８原子の構造を最適化した後、ａ軸及び
ｂ軸をそれぞれ２倍にして、１１２原子を含む格子とした。そして、１１２原子を含む格
子に水素（Ｈ）を添加した構造と、１１２原子を含む格子に水素（Ｈ）を添加しない構造
に対してそれぞれ温度を変化させ、各原子の運動を計算し、水素の添加の有無による構造
の違いを調べた。
本実施例において、水素添加の構造では、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の
Ｉｎ－Ｇａ－Ｚｎ酸化物の１１２原子を含む格子に、水素原子４個（水素濃度３．４５ａ
ｔｏｍ％）、又は、水素原子８個（水素濃度６．６７ａｔｏｍ％）を添加した。ここで、
添加した水素は完全結晶の格子内に配置した。
水素添加なし、水素原子４個添加、水素原子８個添加の３つの構造に対して、分子動力学
計算を行い、水素添加によるＩｎ－Ｇａ－Ｚｎ酸化物内の結合力の変化と構造乱れについ
て調べるため、動径分布関数による解析を行った。計算条件を表１に示す。なお、計算は
”ＶＡＳＰ（Ｖｉｅｎｎａ Ａｂ－ｉｎｉｔｉｏ Ｓｉｍｕｌａｔｉｏｎ Ｐａｃｋａｇ
ｅ）”を用いて行った。
Figure 0007024009000001
計算結果を図２５に示す。図２５（Ａ）は、初期状態のＩｎ－Ｇａ－Ｚｎ酸化物の結晶構
造である。図２５（Ｂ）は、水素添加なしのＩｎ－Ｇａ－Ｚｎ酸化物において、温度を２
５００Ｋとした場合の５ｐｓｅｃ後の結晶構造である。図２５（Ｃ）は、水素原子４個添
加した（水素濃度３．４５ａｔｏｍ％）のＩｎ－Ｇａ－Ｚｎ酸化物において、温度を２５
００Ｋとした場合の５ｐｓｅｃ後の結晶構造である。そして、図２５（Ｄ）は、水素原子
８個添加した（水素濃度６．６７ａｔｏｍ％）のＩｎ－Ｇａ－Ｚｎ酸化物において、温度
を２５００Ｋとした場合の５ｐｓｅｃ後の結晶構造である。
図２５より、水素を添加した構造では、水素を添加していない構造と比較して結晶構造が
乱れていることが確認される。これは、Ｉｎ－Ｇａ－Ｚｎ酸化物内での結合が水素添加に
よって弱くなっていることを示唆している。
Ｉｎ－Ｇａ－Ｚｎ酸化物内での結合強度に対する水素の添加を定量的に評価するため、３
ｐｓｅｃから５ｐｓｅｃの構造に対して、水素以外の元素であるＩｎ、Ｇａ、Ｚｎ、Ｏの
みを対象とした動径分布関数を計算した。計算結果を図２６に示す。
図２６において矢印で示すように、水素の添加が多い程、第１ピークが低くなり、且つ、
第１ピークと第２ピークの間の谷が浅くなっていることが確認できる。動径分布関数ｇ（
ｒ）とは、ある原子から距離ｒ離れた位置において、他の原子が存在する確率密度を表す
関数である。原子同士の相関が小さくなると、ｇ（ｒ）は１に近づく。したがって、図２
６の結果は、水素の添加により、Ｉｎ－Ｇａ－Ｚｎ酸化物内の結合が弱くなり、構造が崩
れやすくなっている（秩序が乱れている）ことを示している。
以上より、酸化物半導体層中に不純物（ここでは水素）濃度が高くなると、酸化物半導体
層の秩序が乱れ、結晶性が低減することが確認された。また、非晶質構造の酸化物半導体
層は、不純物（ここでは水素）を多量に含む膜であるということができる。
本実施例では、結晶状態の異なる酸化物半導体層を種々の方法を用いて測定し、比較した
結果について説明する。
はじめに、本実施例で用いた測定試料の作製方法を以下に示す。
＜測定試料Ａ＞
測定試料Ａには、ＣＡＡＣ－ＯＳ層を適用した。測定試料Ａでは、Ｉｎ－Ｇａ－Ｚｎ酸化
物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用い、成膜ガスと
してアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし
、基板温度を４００℃とし、ＤＣ電力を０．５ｋＷ印加する条件を用いたスパッタリング
法により、酸化物半導体層を形成した。なお、基板にはガラス基板を用いた。次に、４５
０℃の窒素雰囲気で１時間加熱した後、４５０℃の酸素雰囲気で１時間加熱して、酸化物
半導体層に含まれる水素を脱離させる処理及び酸化物半導体層に酸素を供給する処理を行
った。以上によって、ＣＡＡＣ－ＯＳ層である酸化物半導体層を含む測定試料Ａを得た。
なお、測定試料Ａに関し、Ｘ線反射率法（ＸＲＲ（Ｘ－ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔ
ｒｙ））を用いた膜密度の測定を行ったところ、膜密度は、６．３ｇ／ｃｍ３であった。
すなわち、ＣＡＡＣ－ＯＳ膜は、膜密度の高い膜である。
＜測定試料Ｂ１、測定試料Ｂ２＞
測定試料Ｂ１及び測定試料Ｂ２には、ナノ結晶酸化物半導体層を適用した。測定試料Ｂ１
は、Ｉｎ－Ｇａ－Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるター
ゲットを用い、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用
い、圧力を０．４Ｐａとし、基板温度を室温とし、ＤＣ電力を０．５ｋＷ印加する条件を
用いたスパッタリング法により、酸化物半導体層を形成した。なお、基板にはガラス基板
を用いた以上によって、ナノ結晶酸化物半導体層である酸化物半導体層を含む測定試料Ｂ
１を得た。
また、測定試料Ｂ２は、測定試料Ｂ１と同様に作製した酸化物半導体層を、４５０℃の窒
素雰囲気で１時間加熱した後、４５０℃の酸素雰囲気で１時間加熱することで、酸化物半
導体層に含まれる水素を脱離させる処理及び酸化物半導体層に酸素を供給する処理を行っ
た。以上によって、測定試料Ｂ２を得た。
なお、測定試料Ｂ１及び測定試料Ｂ２に関し、Ｘ線反射率法を用いた膜密度の測定を行っ
た。測定試料Ｂ１の膜密度は、５．９ｇ／ｃｍ３であり、測定試料Ｂ２の膜密度は６．１
ｇ／ｃｍ３であった。
従って、加熱処理により、酸化物半導体膜の膜密度を高めることができることが確認され
た。
＜測定試料Ｃ＞
測定試料Ｃには、ナノ結晶酸化物半導体層であって、測定試料Ｂ１及び測定試料Ｂ２より
も多量に水素を含む酸化物半導体層を適用した。実施例２で説明した通り、酸化物半導体
層中に水素を添加することで、酸化物半導体層の秩序が乱れ、結晶性が低下する。従って
、測定試料Ｃは、測定試料Ｂ１及び測定試料Ｂ２よりもさらに結晶性の低下したナノ結晶
酸化物半導体層であるといえる。
測定試料Ｃは、Ｉｎ－Ｇａ－Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）
であるターゲットを用い、成膜ガスとしてアルゴンガスと水素の混合ガス（Ａｒ：Ｈ２＝
１４．８ｓｃｃｍ：０．２ｓｃｃｍ）を用い、圧力を２．０Ｐａとし、基板温度を室温と
し、ＤＣ電力を２００Ｗ印加する条件を用いたスパッタリング法により、酸化物半導体層
を形成した。以上によって、測定試料Ｃを得た。
なお、測定試料Ｃに関し、Ｘ線反射率法を用いた膜密度の測定を行った。測定試料Ｃの膜
密度は、５．０ｇ／ｃｍ３であり、水素を添加することで膜密度が低下することが確認さ
れた。
得られた測定試料Ａ、測定試料Ｂ１、及び測定試料Ｃの極微電子線回折パターンを図２７
に示す。図２７（Ａ）は、測定試料Ａの極微電子線回折パターンであり、図２７（Ｂ）は
、測定試料Ｂ１の極微電子線回折パターンであり、図２７（Ｃ）は、測定試料Ｃの極微電
子線回折パターンである。図２７に示す極微電子線回折パターンにおいては、電子線のビ
ーム径を１ｎｍφに収束させて観察した。
図２７より、高密度なＣＡＡＣ－ＯＳ層である測定試料Ａでは、スポットが結晶性に由来
して規則的に配列している。一方、低密度なナノ結晶酸化物半導体層である測定試料Ｃで
は、電子ビームのスポットが広がったハローパターンのように見えるが、一部ではナノ結
晶も残存している。また、中密度なナノ結晶酸化物半導体層である測定試料Ｂ１では、ス
ポット状のパターンがより明確に確認される。
よって、膜密度の高い膜である程、結晶性が高いことが示された。換言すると、水素濃度
の低い程、結晶性の高い膜が得られることが示された。
また、得られた測定試料Ａ、測定試料Ｂ１、及び測定試料Ｂ２の局在準位（欠陥準位）を
測定した。ここでは、酸化物半導体層をＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒ
ｅｎｔ ｍｅｔｈｏｄ）測定で評価した結果について説明する。
ＣＰＭ測定は、酸化物半導体層に接して設けた一対の電極間に電圧を印加した状態で光電
流値が一定となるように端子間の試料面に照射する光量を調整し、所望の波長の範囲にお
いて照射光量から吸光係数を導出した。
測定試料ＡをＣＰＭ測定して得られた吸収係数からバンドテイル起因の吸収係数を除いた
吸収係数、即ち欠陥に起因する吸収係数を図２８に示す。また、測定試料Ｂ１をＣＰＭ測
定して得られた吸収係数からバンドテイル起因の吸収係数を除いた吸収係数、即ち欠陥に
起因する吸収係数を図２９（Ａ）に示す。また、測定試料Ｂ２をＣＰＭ測定して得られた
吸収係数からバンドテイル起因の吸収係数を除いた吸収係数、即ち欠陥に起因する吸収係
数を図２９（Ｂ）に示す。
図２８及び図２９において、横軸は吸収係数を表し、縦軸は光エネルギーを表す。なお、
図２８及び図２９の縦軸において、酸化物半導体層の伝導帯の下端を０ｅＶとし、価電子
帯の上端を３．１５ｅＶとする。また、図２８及び図２９において、曲線は吸収係数と光
エネルギーの関係を示す曲線であり、欠陥準位に相当する。
図２８に示す曲線において、欠陥準位による吸収係数は、５．８６×１０－４ｃｍ－１で
あった。即ち、ＣＡＡＣ－ＯＳ膜は、欠陥準位による吸収係数が１×１０－３／ｃｍ未満
、好ましくは１×１０－４／ｃｍ未満であり、欠陥準位密度の低い膜である。
図２９（Ａ）より、測定試料Ｂ１の欠陥準位による吸収係数は、５．２８×１０－１ｃｍ
－１であった。図２９（Ｂ）より、測定試料Ｂ２の欠陥準位による吸収係数は、１．７５
×１０－２ｃｍ－１であった。従って、加熱処理により、酸化物半導体層に含まれる欠陥
を低減することができる。
以上得られた結果をもとに、酸化物半導体（ＯＳと示す）における結晶状態の分類、及び
シリコン（Ｓｉと示す）との対比を表２に示す。
Figure 0007024009000002
表２に示すように、酸化物半導体の結晶状態には、例えば、非晶質酸化物半導体（ａ－Ｏ
Ｓ、ａ－ＯＳ：Ｈ）、微結晶酸化物半導体（ｎｃ－ＯＳ、μｃ－ＯＳ）、多結晶酸化物半
導体（多結晶ＯＳ）、連続結晶酸化物半導体（ＣＡＡＣ－ＯＳ）、単結晶酸化物半導体（
単結晶ＯＳ）などがあるといえる。なお、シリコンの結晶状態には、例えば、表２に示す
ように、非晶質シリコン（ａ－Ｓｉやａ－Ｓｉ：Ｈ）、微結晶シリコン（ｎｃ－Ｓｉ、μ
ｃ－Ｓｉ）、多結晶シリコン（多結晶Ｓｉ）、連続結晶シリコン（ＣＧ（Ｃｏｎｔｉｎｕ
ｏｕｓ Ｇｒａｉｎ）シリコン）、単結晶シリコン（単結晶Ｓｉ）などがある。
各結晶状態における酸化物半導体に対し、ビーム径を１０ｎｍφ以下に収束させた電子線
を用いる電子線回折（極微電子線回折）を行うと、以下のような電子線回折パターン（極
微電子線回折パターン）が観測される。非晶質酸化物半導体では、ハローパターン（ハロ
ーリングまたはハローとも言われる。）が観測される。微結晶酸化物半導体では、スポッ
トまたは／およびリングパターンが観測される。多結晶酸化物半導体では、スポットが観
測される。連続結晶酸化物半導体では、スポットが観測される。単結晶酸化物半導体では
、スポットが観測される。
なお、極微電子線回折パターンより、微結晶酸化物半導体は、結晶部がナノメートル（ｎ
ｍ）からマイクロメートル（μｍ）の径であることがわかる。多結晶酸化物半導体は、結
晶部と結晶部との間に粒界を有し、境界が不連続であることがわかる。連続結晶酸化物半
導体は、結晶部と結晶部との間に境界が観測されず、連続的に繋がることがわかる。
各結晶状態における酸化物半導体の密度について説明する。非晶質酸化物半導体の密度は
低い。微結晶酸化物半導体の密度は中程度である。連続結晶酸化物半導体の密度は高い。
即ち、連続結晶酸化物半導体の密度は微結晶酸化物半導体の密度より高く、微結晶酸化物
半導体の密度は非晶質酸化物半導体の密度より高い。
また、各結晶状態における酸化物半導体に存在する欠陥準位密度（ＤＯＳ：ｄｅｎｓｉｔ
ｙ ｏｆ ｓｔａｔｅ）の特徴を説明する。非晶質酸化物半導体はＤＯＳが高い。微結晶
酸化物半導体はＤＯＳがやや高い。連続結晶酸化物半導体はＤＯＳが低い。単結晶酸化物
半導体はＤＯＳが極めて低い。即ち、単結晶酸化物半導体は連続結晶酸化物半導体よりＤ
ＯＳが低く、連続結晶酸化物半導体は微結晶酸化物半導体よりＤＯＳが低く、微結晶酸化
物半導体は非晶質酸化物半導体よりＤＯＳが低い。
本発明の一態様に係る酸化物半導体層は、ＤＯＳの低い連続結晶酸化物半導体を電流の主
な経路であるチャネルとして含み、且つ、絶縁層とチャネルとの界面に非晶質よりもＤＯ
Ｓの低減された微結晶酸化物半導体を含む。従って、該酸化物半導体層を含むトランジス
タを信頼性の高いトランジスタとすることが可能となる。
１０２ 絶縁層
１０４ 酸化物半導体層
１０４ａ 領域
１０４ｂ 領域
１０６ 絶縁層
１１４ 酸化物半導体層
１１４ａ 領域
１１４ｂ 領域
１２４ 酸化物半導体層
１２４ａ 領域
１２４ｂ 領域
１２４ｃ 領域
２５０ メモリセル
２５１ メモリセルアレイ
２５１ａ メモリセルアレイ
２５１ｂ メモリセルアレイ
２５３ 周辺回路
２５４ 容量素子
２６０ トランジスタ
２６２ トランジスタ
２６４ 容量素子
３００ トランジスタ
３０１ 基板
３０２ ゲート電極層
３０３ 絶縁層
３０４ 酸化物半導体層
３０４ａ 酸化物半導体層
３０４ｂ 酸化物半導体層
３０５ａ ソース電極層
３０５ｂ ドレイン電極層
３０６ 絶縁層
３０７ 絶縁層
３１０ トランジスタ
３１４ 酸化物半導体層
３１４ａ 酸化物半導体層
３１４ｂ 酸化物半導体層
３１６ａ ソース電極層
３１６ｂ ドレイン電極層
３２０ トランジスタ
３２４ 酸化物半導体層
３２４ａ 酸化物半導体層
３２４ｂ 酸化物半導体層
３２４ｃ 酸化物半導体層
３５１ 絶縁層
３５２ 絶縁層
３６０ トランジスタ
３６４ 酸化物半導体層
３６４ａ 酸化物半導体層
３６４ｂ 酸化物半導体層
３６４ｃ 酸化物半導体層
３７０ トランジスタ
４０２ 絶縁層
４０４ 酸化物半導体層
４０４ａ 酸化物半導体層
４０４ｂ 酸化物半導体層
４０４ｃ 酸化物半導体層
４１０ 絶縁層
５００ 基板
５０１ 画素部
５０２ 走査線駆動回路
５０３ 走査線駆動回路
５０４ 信号線駆動回路
５１０ 容量配線
５１２ ゲート配線
５１３ ゲート配線
５１４ ドレイン電極層
５１６ トランジスタ
５１７ トランジスタ
５１８ 液晶素子
５１９ 液晶素子
５２０ 画素
５２１ スイッチング用トランジスタ
５２２ 駆動用トランジスタ
５２３ 容量素子
５２４ 発光素子
５２５ 信号線
５２６ 走査線
５２７ 電源線
５２８ 共通電極
８０１ トランジスタ
８０２ トランジスタ
８０３ トランジスタ
８０４ トランジスタ
８１１ トランジスタ
８１２ トランジスタ
８１３ トランジスタ
８１４ トランジスタ
９０１ ＲＦ回路
９０２ アナログベースバンド回路
９０３ デジタルベースバンド回路
９０４ バッテリー
９０５ 電源回路
９０６ アプリケーションプロセッサ
９０７ ＣＰＵ
９０８ ＤＳＰ
９１０ フラッシュメモリ
９１１ ディスプレイコントローラ
９１２ メモリ回路
９１３ ディスプレイ
９１４ 表示部
９１５ ソースドライバ
９１６ ゲートドライバ
９１７ 音声回路
９１８ キーボード
９１９ タッチセンサ
１０００ スパッタリング用ターゲット
１００１ イオン
１００２ スパッタリング粒子
１００３ 被成膜面
１０２１ 本体
１０２２ 固定部
１０２３ 表示部
１０２４ 操作ボタン
１０２５ 外部メモリスロット
１０３０ 筐体
１０３１ 筐体
１０３２ 表示パネル
１０３３ スピーカー
１０３４ マイクロフォン
１０３５ 操作キー
１０３６ ポインティングデバイス
１０３７ カメラ用レンズ
１０３８ 外部接続端子
１０４０ 太陽電池セル
１０４１ 外部メモリスロット
１０５０ テレビジョン装置
１０５１ 筐体
１０５２ 記憶媒体再生録画部
１０５３ 表示部
１０５４ 外部接続端子
１０５５ スタンド
１０５６ 外部メモリ
１１０１ 本体
１１０２ 筐体
１１０３ａ 表示部
１１０３ｂ 表示部
１１０４ キーボードボタン

Claims (2)

  1. 酸化物半導体層と、
    前記酸化物半導体層に接する絶縁層と、
    前記酸化物半導体層と重なるゲート電極層と、
    前記酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層と、を有し、
    前記酸化物半導体層は、１０ｎｍ以下のサイズの結晶を有する第１の領域と、前記第１の領域を挟んで前記絶縁層と重なり、ｃ軸が前記酸化物半導体層の表面の法線ベクトルと平行な方向に揃った結晶部を有する第２の領域と、を含み、
    前記第２の領域の水素濃度は、前記第１の領域の水素濃度より低い半導体装置。
  2. 酸化物半導体層と、
    前記酸化物半導体層に接する絶縁層と、
    前記酸化物半導体層と重なるゲート電極層と、
    前記酸化物半導体層と電気的に接続されたソース電極層又はドレイン電極層と、を有し、
    前記酸化物半導体層は、１０ｎｍ以下のサイズの結晶を有する第１の領域と、前記第１の領域を挟んで前記絶縁層と重なり、ｃ軸が前記酸化物半導体層の表面の法線ベクトルと平行な方向に揃った結晶部を有する第２の領域と、を含み、
    前記第２の領域の水素濃度は、前記第１の領域の水素濃度より低く、
    前記ソース電極層又はドレイン電極層は、第１の導電層と、前記第１の導電層よりも膜厚の小さい第２の導電層との積層構造を有し、
    前記酸化物半導体層は、前記第２の導電層と接し、且つ前記第１の導電層と重ならない領域を有する半導体装置。
JP2020090332A 2012-12-28 2020-05-25 半導体装置 Active JP7024009B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022018476A JP7293422B2 (ja) 2012-12-28 2022-02-09 半導体装置
JP2023093921A JP2023115050A (ja) 2012-12-28 2023-06-07 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012288288 2012-12-28
JP2012288288 2012-12-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018134228A Division JP2018201025A (ja) 2012-12-28 2018-07-17 金属酸化物膜

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022018476A Division JP7293422B2 (ja) 2012-12-28 2022-02-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2020150269A JP2020150269A (ja) 2020-09-17
JP7024009B2 true JP7024009B2 (ja) 2022-02-22

Family

ID=51016136

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2013265597A Withdrawn JP2014143409A (ja) 2012-12-28 2013-12-24 半導体装置
JP2018134228A Withdrawn JP2018201025A (ja) 2012-12-28 2018-07-17 金属酸化物膜
JP2020090332A Active JP7024009B2 (ja) 2012-12-28 2020-05-25 半導体装置
JP2022018476A Active JP7293422B2 (ja) 2012-12-28 2022-02-09 半導体装置
JP2023093921A Pending JP2023115050A (ja) 2012-12-28 2023-06-07 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2013265597A Withdrawn JP2014143409A (ja) 2012-12-28 2013-12-24 半導体装置
JP2018134228A Withdrawn JP2018201025A (ja) 2012-12-28 2018-07-17 金属酸化物膜

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022018476A Active JP7293422B2 (ja) 2012-12-28 2022-02-09 半導体装置
JP2023093921A Pending JP2023115050A (ja) 2012-12-28 2023-06-07 半導体装置

Country Status (5)

Country Link
US (4) US9064966B2 (ja)
JP (5) JP2014143409A (ja)
KR (4) KR102495290B1 (ja)
TW (3) TWI696294B (ja)
WO (1) WO2014104267A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153699B2 (en) 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
KR102207028B1 (ko) 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
JP6537341B2 (ja) 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TWI663726B (zh) * 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
JP2018032839A (ja) * 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR20180124874A (ko) 2016-03-04 2018-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US20170301699A1 (en) 2016-04-13 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102476036B1 (ko) * 2016-05-09 2022-12-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
KR20170126398A (ko) * 2016-05-09 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 갖는 표시 장치
KR102492209B1 (ko) * 2016-05-19 2023-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
WO2017199128A1 (en) * 2016-05-20 2017-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
CN108417583B (zh) * 2018-03-09 2021-10-29 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
US11031506B2 (en) * 2018-08-31 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor using oxide semiconductor
CN110010626B (zh) * 2019-04-11 2022-04-29 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100219410A1 (en) 2009-02-27 2010-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011029630A (ja) 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2011027467A1 (ja) 2009-09-04 2011-03-10 株式会社 東芝 薄膜トランジスタ及びその製造方法
JP2011086923A (ja) 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd トランジスタ及び表示装置
JP2011119718A (ja) 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20120061664A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
JP2012134475A (ja) 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置
US20120193628A1 (en) 2011-01-27 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012083733A5 (ja) 2011-09-12 2014-09-04 発光表示装置の作製方法

Family Cites Families (158)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07113101A (ja) * 1993-10-12 1995-05-02 Toyo Alum Kk アルミニウム系複合粉末及びその製造方法並びにアルミニウム基複合成形体
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH108037A (ja) * 1996-06-27 1998-01-13 Akebono Brake Ind Co Ltd 非石綿系摩擦材
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7521292B2 (en) 2004-06-04 2009-04-21 The Board Of Trustees Of The University Of Illinois Stretchable form of single crystal silicon for high performance electronics on rubber substrates
US8217381B2 (en) 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
US7799699B2 (en) 2004-06-04 2010-09-21 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
US7943491B2 (en) 2004-06-04 2011-05-17 The Board Of Trustees Of The University Of Illinois Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
JP2008502151A (ja) 2004-06-04 2008-01-24 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ 印刷可能半導体素子を製造して組み立てるための方法及びデバイス
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
WO2006054737A1 (en) 2004-11-18 2006-05-26 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure, method for fabrication thereof, gallium nitride-based semiconductor device and lamp using the device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
WO2006130721A2 (en) 2005-06-02 2006-12-07 The Board Of Trustees Of The University Of Illinois Printable semiconductor structures and related methods of making and assembling
KR101269566B1 (ko) 2005-06-02 2013-06-07 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 프린터블 반도체 구조들 및 관련 제조 및 조립 방법
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR101612749B1 (ko) 2006-09-06 2016-04-27 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 2차원 인장 가능하고 구부릴 수 있는 장치
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101634411B1 (ko) * 2008-10-31 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 구동 회로, 표시 장치 및 전자 장치
TWI506795B (zh) 2008-11-28 2015-11-01 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
KR101967480B1 (ko) 2009-07-31 2019-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120071398A (ko) 2009-09-16 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR102180761B1 (ko) 2009-09-24 2020-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102399469B1 (ko) 2009-10-08 2022-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120093952A (ko) 2009-11-06 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 반도체 장치 제조 방법과, 성막 장치
CN102668028B (zh) 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR102304078B1 (ko) 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011074409A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN109390215B (zh) 2009-12-28 2023-08-15 株式会社半导体能源研究所 制造半导体装置的方法
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
KR101680768B1 (ko) * 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
DE112012007294B3 (de) 2011-09-29 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20150043307A (ko) 2012-08-10 2015-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI553716B (zh) 2012-11-08 2016-10-11 半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010226101A (ja) 2009-02-27 2010-10-07 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20100219410A1 (en) 2009-02-27 2010-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011029630A (ja) 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20110053322A1 (en) 2009-06-30 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20120211745A1 (en) 2009-09-04 2012-08-23 Kabushiki Kaisha Toshiba Thin film transistor and method for manufacturing the same
WO2011027467A1 (ja) 2009-09-04 2011-03-10 株式会社 東芝 薄膜トランジスタ及びその製造方法
JP2011086923A (ja) 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd トランジスタ及び表示装置
JP2011119718A (ja) 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20140131704A1 (en) 2009-11-06 2014-05-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20120061664A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
JP2012134475A (ja) 2010-12-03 2012-07-12 Semiconductor Energy Lab Co Ltd 酸化物半導体膜および半導体装置
US20120193628A1 (en) 2011-01-27 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012169612A (ja) 2011-01-27 2012-09-06 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012083733A5 (ja) 2011-09-12 2014-09-04 発光表示装置の作製方法

Also Published As

Publication number Publication date
TW201431089A (zh) 2014-08-01
US9748328B2 (en) 2017-08-29
TWI613818B (zh) 2018-02-01
JP2020150269A (ja) 2020-09-17
JP2018201025A (ja) 2018-12-20
KR102211596B1 (ko) 2021-02-03
TWI696294B (zh) 2020-06-11
JP2023115050A (ja) 2023-08-18
KR102370239B1 (ko) 2022-03-04
KR20210014750A (ko) 2021-02-09
KR20150099783A (ko) 2015-09-01
JP2014143409A (ja) 2014-08-07
WO2014104267A1 (en) 2014-07-03
JP2022063295A (ja) 2022-04-21
KR20220031756A (ko) 2022-03-11
US20170373135A1 (en) 2017-12-28
US20150311291A1 (en) 2015-10-29
US9064966B2 (en) 2015-06-23
US10374030B2 (en) 2019-08-06
JP7293422B2 (ja) 2023-06-19
KR102495290B1 (ko) 2023-02-06
US9293541B2 (en) 2016-03-22
US20160190232A1 (en) 2016-06-30
TW201926722A (zh) 2019-07-01
US20140183527A1 (en) 2014-07-03
TWI689101B (zh) 2020-03-21
KR20230023050A (ko) 2023-02-16
TW201826542A (zh) 2018-07-16

Similar Documents

Publication Publication Date Title
JP7024009B2 (ja) 半導体装置
JP6559837B2 (ja) 半導体装置
JP2021153196A (ja) 半導体装置
JP7038777B2 (ja) 半導体装置
KR101710316B1 (ko) 금속 산화물 막의 형성 방법
JP6386323B2 (ja) 半導体装置
JP2022189967A (ja) 金属酸化物膜の作製方法
KR102306201B1 (ko) 반도체 장치
US20140045299A1 (en) Formation method of oxide semiconductor film
JP2016034023A (ja) 半導体装置およびその作製方法、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220209

R150 Certificate of patent or registration of utility model

Ref document number: 7024009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150