JP6864205B2 - 消去可能プログラマブル不揮発性メモリ - Google Patents

消去可能プログラマブル不揮発性メモリ Download PDF

Info

Publication number
JP6864205B2
JP6864205B2 JP2019097619A JP2019097619A JP6864205B2 JP 6864205 B2 JP6864205 B2 JP 6864205B2 JP 2019097619 A JP2019097619 A JP 2019097619A JP 2019097619 A JP2019097619 A JP 2019097619A JP 6864205 B2 JP6864205 B2 JP 6864205B2
Authority
JP
Japan
Prior art keywords
region
type
floating gate
well region
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019097619A
Other languages
English (en)
Other versions
JP2020004959A (ja
Inventor
家榮 許
家榮 許
Original Assignee
力旺電子股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股▲分▼有限公司 filed Critical 力旺電子股▲分▼有限公司
Publication of JP2020004959A publication Critical patent/JP2020004959A/ja
Application granted granted Critical
Publication of JP6864205B2 publication Critical patent/JP6864205B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/045—Floating gate memory cells with both P and N channel memory transistors, usually sharing a common floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

本発明は、不揮発性メモリに関し、より詳細には消去可能プログラマブル不揮発性メモリに関する。
図１Ａ〜図１Ｄは、従来の消去可能プログラマブル不揮発性メモリの構造および等価回路を概略的に示す。例えば、従来の消去可能プログラマブル不揮発性メモリは、米国特許第８，９４１，１６７号明細書に開示されている。図１Ａは、従来の不揮発性メモリの概略上面図である。図１Ｂは、図１Ａの従来の不揮発性メモリを示した、第１の方向（ａ１−ａ２）に沿った概略断面図である。図１Ｃは、図１Ａの不揮発性メモリを示した、第２の方向（ｂ１−ｂ２）に沿った概略断面図である。図１Ｄは、従来の不揮発性メモリの概略等価回路図である。
図１Ａおよび図１Ｂに示すように、従来の不揮発性メモリは、２つの直列接続されたｐ型トランジスタを備える。これら２つのｐ型トランジスタは、ｎ型ウェル領域（ＮＷ）に構成される。ｎ型ウェル領域（ＮＷ）には、３つのｐ型ドープ領域３１、３２および３３が形成される。さらに、２つのポリシリコンゲート３４および３６が、３つのｐ型ドープ領域３１、３２および３３の間の領域上に渡される。
第１のｐ型トランジスタは、選択トランジスタとして使用され、第１のｐ型トランジスタのポリシリコンゲート３４（選択ゲートとも呼ばれる）は、選択ゲート電圧ＶSGに接続される。ｐ型ドープ領域３１は、ソース線電圧ＶSLに接続される。ｐ型ドープ領域３２は、第１のｐ型トランジスタのｐ型ドープドレイン領域と第２のｐ型トランジスタのｐ型ドープ領域との組み合わせである。第２のｐ型トランジスタは、浮遊ゲートトランジスタである。ポリシリコンゲート３６（浮遊ゲートとも呼ばれる）は、第２のｐ型トランジスタ上に配置される。ｐ型ドープ領域３３は、ビット線電圧ＶBLに接続される。さらに、ｎ型ウェル領域（ＮＷ）は、ｎウェル電圧ＶNWに接続される。
図１Ａおよび図１Ｃに示すように、従来の不揮発性メモリは、ｎ型トランジスタをさらに備える。ｎ型トランジスタは、浮遊ゲート３６と消去ゲート領域３５とから構成される。ｎ型トランジスタは、ｐ型ウェル領域（ＰＷ）に構成される。ｐ型ウェル領域（ＰＷ）には、ｎ型ドープ領域３８が形成される。すなわち、消去ゲート領域３５は、ｐ型ウェル領域（ＰＷ）とｎ型ドープ領域３８とを含む。
図１Ａに示すように、浮遊ゲート３６は外部に延在し、消去ゲート領域３５の近くに位置する。したがって、浮遊ゲート３６は、ｎ型トランジスタのゲート端子でもある。さらに、ｎ型ドープ領域３８は、ｎ型ドープソース領域とｎ型ドープドレイン領域との組み合わせと見なすことができる。ｎ型ドープ領域３８は、消去線電圧ＶELに接続される。また、ｐ型ウェル領域（ＰＷ）は、ｐウェル電圧ＶPWに接続される。図１Ｃに示すように、消去ゲート領域３５とｎ型ウェル領域（ＮＷ）とは、シャロートレンチアイソレーション（ＳＴＩ）構造３９によって互いに分離される。
図１Ｄの等価回路に示すように、不揮発性メモリは選択トランジスタと、浮遊ゲートトランジスタと、ｎ型トランジスタとを備える。選択トランジスタおよび浮遊ゲートトランジスタはｐ型トランジスタであり、ｎ型ウェル領域（ＮＷ）に構成される。ｎ型ウェル領域（ＮＷ）は、ｎウェル電圧ＶNWを受ける。ｎ型トランジスタは、ｐ型ウェル領域（ＰＷ）に構成される。また、ｐ型ウェル領域（ＰＷ）は、ｐウェル電圧ＶPWを受ける。
選択トランジスタの選択ゲートは、選択ゲート電圧ＶSGを受ける。選択トランジスタの第１のソース／ドレイン端子は、ソース線電圧ＶSLを受ける。浮遊ゲートトランジスタの第１のソース／ドレイン端子は、選択トランジスタの第２のソース／ドレイン端子に接続される。浮遊ゲートトランジスタの第２のソース／ドレイン端子は、ビット線電圧ＶBLを受ける。ｎ型トランジスタのゲート端子と浮遊ゲートトランジスタの浮遊ゲートとは、互いに接続される。ｎ型トランジスタの第１のソース／ドレイン端子とｎ型トランジスタの第２のソース／ドレイン端子とは、互いに接続されて消去線電圧ＶELを受ける。
米国特許第８，９４１，１６７号明細書
本発明は、新規構造を有する消去可能プログラマブル不揮発性メモリを提供する。
本発明の実施形態は、消去可能プログラマブル不揮発性メモリを提供する。消去可能プログラマブル不揮発性メモリは、第１の選択トランジスタと、第１の浮遊ゲートトランジスタと、第２の選択トランジスタと、第２の浮遊ゲートトランジスタとを含む。第１の選択トランジスタは、選択ゲートと、第１のソース／ドレイン端子と、第２のソース／ドレイン端子とを含む。第１の選択トランジスタの選択ゲートは、選択ゲート電圧を受ける。第１の選択トランジスタの第１のソース／ドレイン端子は、第１のソース線電圧を受ける。第１の浮遊ゲートトランジスタは、浮遊ゲートと、第１のソース／ドレイン端子と、第２のソース／ドレイン端子とを含む。第１の浮遊ゲートトランジスタの第１のソース／ドレイン端子は、第１の選択トランジスタの第２のソース／ドレイン端子に接続される。第１の浮遊ゲートトランジスタの第２のソース／ドレイン端子は、第１のビット線電圧を受ける。第２の選択トランジスタは、選択ゲートと、第１のソース／ドレイン端子と、第２のソース／ドレイン端子とを含む。第２の選択トランジスタの第１のソース／ドレイン端子は、第２のソース線電圧を受ける。第２の浮遊ゲートトランジスタは、浮遊ゲートと、第１のソース／ドレイン端子と、第２のソース／ドレイン端子とを含む。第２の浮遊ゲートトランジスタの第１のソース／ドレイン端子は、第２の選択トランジスタの第２のソース／ドレイン端子に接続される。第２の浮遊ゲートトランジスタの第２のソース／ドレイン端子は、第２のビット線電圧を受ける。第１の選択トランジスタおよび第１の浮遊ゲートトランジスタは第１のウェル領域に構成され、第２の選択トランジスタおよび第２の浮遊ゲートトランジスタは第２のウェル領域に構成される。第１のウェル領域と第２のウェル領域とは異なる型を有する。
本発明の別の実施形態は、消去可能プログラマブル不揮発性メモリを提供する。消去可能プログラマブル不揮発性メモリは、半導体層と、第１のウェル領域と、第１のドープ領域と、第２のドープ領域と、第３のドープ領域と、第２のウェル領域と、第４のドープ領域と、第５のドープ領域と、第６のドープ領域と、選択ゲートと、浮遊ゲートと、分離構造とを含む。第１のウェル領域は、半導体層に形成される。第１のドープ領域と、第２のドープ領域と、第３のドープ領域とは、第１のウェル領域の表面に形成される。第１のドープ領域は、第１のソース線電圧を受ける。第３のドープ領域は、第１のビット線電圧を受ける。第２のウェル領域は、半導体層に形成される。第４のドープ領域と、第５のドープ領域と、第６のドープ領域とは、第２のウェル領域の表面に形成される。第４のドープ領域は、第２のソース線電圧を受ける。第６のドープ領域は、第２のビット線電圧を受ける。選択ゲートは、第１のドープ領域と第２のドープ領域との間の領域および第４のドープ領域と第５のドープ領域との間の領域上に渡される。選択ゲートは、選択ゲート電圧を受ける。浮遊ゲートは、第２のドープ領域と第３のドープ領域との間の領域および第５のドープ領域と第６のドープ領域との間の領域上に渡される。分離構造は半導体層に形成され、第１のウェル領域と第２のウェル領域との間に配置される。
本発明の多くの目的、特徴および利点は、添付図面と併せて、以下の本発明の実施形態の詳細な説明を読むことにより、容易に明らかになるであろう。しかし、本明細書で使用されている図面は説明を目的とするものであり、限定するものと見なされてはならない。
本発明の上記目的および利点は、以下の詳細な説明および添付図面の検討により、当業者には容易に明らかになるであろう。
図１Ａ〜図１Ｄ（従来技術）は、従来の消去可能プログラマブル不揮発性メモリの構造及び等価回路を概略的に示す図である。
図２Ａは、本発明の第１の実施形態による消去可能プログラマブル不揮発性メモリを示した概略上面図であり、図２Ｂは、図２Ａに示す不揮発性メモリを示した、点線ａ−ｂに沿った概略断面図であり、図２Ｃは、図２Ａの消去可能プログラマブル不揮発性メモリの概略等価回路図である。
本発明の第１の実施形態による消去可能プログラマブル不揮発性メモリのバイアス電圧を概略的に示す表である。 本発明の第１の実施形態による消去可能プログラマブル不揮発性メモリのバイアス電圧および動作を概略的に示す図である。 本発明の第１の実施形態による消去可能プログラマブル不揮発性メモリのバイアス電圧および動作を概略的に示す図である。 本発明の第１の実施形態による消去可能プログラマブル不揮発性メモリのバイアス電圧および動作を概略的に示す図である。
図４Ａは、本発明の第２の実施形態による消去可能プログラマブル不揮発性メモリを示した概略上面図であり、図４Ｂは、図４Ａに示す不揮発性メモリを示した、点線ｃ−ｄに沿った概略断面図である。
図２Ａは、本発明の第１の実施形態による消去可能プログラマブル不揮発性メモリを示した概略上面図である。図２Ｂは、図２Ａに示す不揮発性メモリを示した、点線ａ−ｂに沿った概略断面図である。図２Ｃは、図２Ａの消去可能プログラマブル不揮発性メモリの概略等価回路図である。
図２Ａおよび図２Ｂに示すように、消去可能プログラマブル不揮発性メモリ２０は、２つの直列接続されたｐ型トランジスタと２つの直列接続されたｎ型トランジスタとを備える。これら２つのｐ型トランジスタは、ｎ型ウェル領域（ＮＷ）に構成される。２つの直列接続されたｎ型トランジスタは、ｐ型ウェル領域（ＰＷ）に構成される。 ｎ型ウェル領域（ＮＷ）とｐ型ウェル領域（ＰＷ）とは、分離構造２９によって互いに分離される。例えば、分離構造２９は、シャロートレンチアイソレーション（ＳＴＩ）構造である。この実施形態では、分離構造２９と、ｎ型ウェル領域（ＮＷ）と、ｐ型ウェル領域（ＰＷ）とは、ｐ型基板（ｐ＿ｓｕｂ）に形成される。あるいは、分離構造２９と、ｎ型ウェル領域（ＮＷ）と、ｐ型ウェル領域（ＰＷ）とは、ｎ型基板、ｎ型埋め込み層（ＮＢＬ）、または深いｎウェル（ＤＮＷ）領域などの別の半導体層に形成される。
ｎ型ウェル領域（ＮＷ）には、３つのｐ型ドープ領域２１、２２および２３が形成される。さらに、ポリシリコンゲートＳＧがｐ型ドープ領域２１と２２との間の領域上に渡され、ポリシリコンゲートＦＧがｐ型ドープ領域２２と２３との間の領域上に渡される。第１のｐ型トランジスタは第１の選択トランジスタとして使用され、第１のｐ型トランジスタのポリシリコンゲートＳＧ（選択ゲートとも呼ばれる）は選択ゲート電圧ＶSGに接続される。ｐ型ドープ領域２１は、第１のソース線電圧ＶSL1に接続される。ｐ型ドープ領域２２は、第１のｐ型トランジスタのｐ型ドープドレイン領域と第２のｐ型トランジスタのｐ型ドープ領域との組み合わせである。第２のｐ型トランジスタは、第１の浮遊ゲートトランジスタとして使用される。ポリシリコンゲートＦＧ（浮遊ゲートとも呼ばれる）は、第２のｐ型トランジスタ上に配置される。ｐ型ドープ領域２３は、第１のビット線電圧ＶBL1に接続される。さらに、ｎ型ウェル領域（ＮＷ）は、ｎウェル電圧ＶNWに接続される。
ｐ型ウェル領域（ＰＷ）には、３つのｎ型ドープ領域２５、２６および２７が形成される。さらに、２つのポリシリコンゲートＳＧおよびＦＧが３つのｎ型ドープ領域２５、２６および２７の間の領域上に渡される。第１のｎ型トランジスタは第２の選択トランジスタとして使用され、第２のｎ型トランジスタのポリシリコンゲートＳＧ（選択ゲートとも呼ばれる）は、選択ゲート電圧ＶSGに接続される。ｎ型ドープ領域２５は、第２のソース線電圧ＶSL2に接続される。ｎ型ドープ領域２６は、第１のｎ型トランジスタのｎ型ドープドレイン領域と第２のｎ型トランジスタのｎ型ドープ領域との組み合わせである。第２のｎ型トランジスタは、第２の浮遊ゲートトランジスタとして使用される。ポリシリコンゲートＦＧ（すなわち、浮遊ゲート）は、第２のｎ型トランジスタ上に配置される。ｎ型ドープ領域２７は、第２のビット線電圧ＶBL2に接続される。さらに、ｐ型ウェル領域（ＰＷ）は、ｐウェル電圧ＶPWに接続される。
この実施形態では、第１の選択トランジスタの選択ゲートＳＧと第２の選択トランジスタの選択ゲートＳＧとは、同一のポリシリコンゲートで形成される。すなわち、第１の選択トランジスタの選択ゲートＳＧと第２の選択トランジスタの選択ゲートＳＧとは、互いに接続されている。さらに、第１の浮遊ゲートトランジスタの浮遊ゲートＦＧと第２の浮遊ゲートトランジスタの浮遊ゲートＦＧとは、同一のポリシリコンゲートで形成される。すなわち、第１の浮遊ゲートトランジスタの浮遊ゲートＦＧと第２の浮遊ゲートトランジスタの浮遊ゲートＦＧとは、互いに接続されている。さらに、第１の浮遊ゲートトランジスタのチャネル長Ｌ１は第２の浮遊ゲートトランジスタのチャネル長Ｌ２よりも短く、第１の浮遊ゲートトランジスタのチャネル幅ｗ１は第２の浮遊ゲートトランジスタのチャネル幅ｗ２よりも狭い。
図２Ｃの等価回路に示すように、消去可能プログラマブル不揮発性メモリ２０は、第１の選択トランジスタと、第２の選択トランジスタと、第１の浮遊ゲートトランジスタと、第２の浮遊ゲートトランジスタとを備える。すなわち、４つのトランジスタは、消去可能プログラマブル不揮発性メモリ２０のメモリセルを構成する。メモリセルは、２本のビット線と、２本のソース線と、互いに接続された２本の選択線（すなわち、第１の選択トランジスタの選択ゲートＳＧと第２の選択トランジスタの選択ゲートＳＧとは互いに接続される）とに接続される。
第１の選択トランジスタおよび第１の浮遊ゲートトランジスタはｐ型トランジスタであり、ｎ型ウェル領域（ＮＷ）に構成される。ｎ型ウェル領域（ＮＷ）は、ｎウェル電圧ＶNWを受ける。第２の選択トランジスタおよび第２の浮遊ゲートトランジスタはｎ型トランジスタであり、ｐ型ウェル領域（ＰＷ）に構成される。また、ｐ型ウェル領域（ＰＷ）は、ｐウェル電圧ＶPWを受ける。
第１の選択トランジスタの選択ゲートＳＧは、選択ゲート電圧ＶSGを受ける。第１の選択トランジスタの第１のソース／ドレイン端子は、第１のソース線電圧ＶSL1を受ける。第１の浮遊ゲートトランジスタの第１のソース／ドレイン端子は、第１の選択トランジスタの第２のソース／ドレイン端子に接続される。第１の浮遊ゲートトランジスタの第２のソース／ドレイン端子は、第１のビット線電圧ＶBL1を受ける。
第２の選択トランジスタの選択ゲートＳＧは、選択ゲート電圧ＶSGを受ける。第２の選択トランジスタの第１のソース／ドレイン端子は、第２のソース線電圧ＶSL2を受ける。第２の浮遊ゲートトランジスタの第１のソース／ドレイン端子は、第２の選択トランジスタの第２のソース／ドレイン端子に接続される。第２の浮遊ゲートトランジスタの第２のソース／ドレイン端子は、第２のビット線電圧ＶBL2を受ける。
消去可能プログラマブル不揮発性メモリ２０の動作を以下に説明する。
不揮発性メモリ２０のプログラムサイクル中には、第１の選択トランジスタおよび第１の浮遊ゲートトランジスタが活性化される。その結果、ホットキャリア（例えば電子）は第１の浮遊ゲートトランジスタのチャネル領域を介して移動し、浮遊ゲートＦＧに注入される。
不揮発性メモリ２０の消去サイクル中には、第１の選択トランジスタおよび第１の浮遊ゲートトランジスタが活性化される。その結果、電子は第１の浮遊ゲートトランジスタのチャネル領域を介して浮遊ゲートＦＧから放出される。
不揮発性メモリ２０の読み出しサイクルでは、第２の選択トランジスタおよび第２の浮遊ゲートトランジスタが活性化される。浮遊ゲートＦＧの電子量に応じて、第２の浮遊ゲートトランジスタは、読み出し電流を生成する。読み出し電流の大きさに応じて、不揮発性メモリ２０の蓄積状態が決定される。
図３Ａ〜図３Ｄは、本発明の第１の実施形態による消去可能プログラマブル不揮発性メモリのバイアス電圧および動作を概略的に示す。
図３Ａおよび図３Ｂに示すように、プログラムサイクルは２つの期間に分けられる。例えば、プログラムサイクルは５０μｓを必要とし、プログラムサイクルの第１の期間（または前期）は２０μｓ、プログラムサイクルの第２の期間（または後期）は３０μｓである。
プログラムサイクルの前期では、選択ゲート電圧ＶSG、第２のソース線電圧ＶSL2、第２のビット線電圧ＶBL2およびｐウェル電圧ＶPWは、すべて０Ｖである。その結果、第２の選択トランジスタはオフになる。また、選択ゲート電圧ＶSGは０Ｖ、第１のソース線電圧ＶSL1は５Ｖ、第１のビット線電圧ＶBL1は−２Ｖ、およびｎウェル電圧ＶNWは５Ｖである。この状況では、第１の選択トランジスタがオンになり、プログラム電流Ｉｐｇｍが第１の選択トランジスタを通って流れる。その結果、電子は第１の浮遊ゲートトランジスタのチャネル領域を介して浮遊ゲートＦＧに注入される。
プログラムサイクルの後期では、選択ゲート電圧ＶSGが０Ｖであるとき、第２のソース線電圧ＶSL2、第２のビット線電圧ＶBL2およびｐウェル電圧ＶPWは、すべて５Ｖに上昇する。その結果、第２の浮遊ゲートトランジスタの浮遊ゲートＦＧが結合されて約５Ｖの電圧を有する。この状況下では、第１の浮遊ゲートトランジスタの浮遊ゲートＦＧにより多くの電子が注入される。その結果、不揮発性メモリ２０のプログラム効率が向上する。
図３Ａおよび図３Ｃを参照されたい。消去サイクル中、第２のソース線電圧ＶSL2、第２のビット線電圧ＶBL2、およびｐウェル電圧ＶPWは、すべて−７．５Ｖである。また、選択ゲート電圧ＶSGが０Ｖであるとき、第１のソース線電圧ＶSL1、第１のビット線電圧ＶBL1、およびｎウェル電圧ＶNWは、すべて７．５Ｖである。その結果、第１の選択トランジスタおよび第２の選択トランジスタはオフになる。
第２の浮遊ゲートトランジスタの浮遊ゲートＦＧが結合されて約−７．５Ｖの電圧を有し、第１のビット線電圧ＶBL1とｎウェル電圧ＶNWとの両方が７．５Ｖであるため、第１の浮遊ゲートトランジスタの浮遊ゲートＦＧとｎウェル電圧ＶNWとの間の電圧差は１５Ｖである。その結果、第１の浮遊ゲートトランジスタの浮遊ゲートＦＧからｎ型ウェル領域（ＮＷ）に電子が放出される。
図３Ａおよび図３Ｄを参照されたい。読み出しサイクル中、選択ゲート電圧ＶSG、第１のソース線電圧ＶSL1、第１のビット線電圧ＶBL1およびｎウェル電圧ＶNWは、すべて２．５Ｖである。その結果、第１の選択トランジスタはオフになる。また、選択ゲート電圧ＶSGは２．５Ｖ、第２のソース線電圧ＶSL2は０Ｖ、第２のビット線電圧ＶBL2は２．５Ｖ、およびｐウェル電圧ＶPWは０Ｖである。その結果、第２の選択トランジスタがオンになり、第２の浮遊ゲートトランジスタは読み出し電流Ｉｒｅａｄを生成する。
通常、読み出し電流Ｉｒｅａｄの大きさは、第２の浮遊ゲートトランジスタの浮遊ゲートＦＧに蓄積された電子の量に応じて決定される。例えば、第２の浮遊ゲートトランジスタの浮遊ゲートＦＧに電子が蓄積されている場合には、第２の浮遊ゲートトランジスタはオフになり、生成された読み出し電流Ｉｒｅａｄの大きさは非常に小さい（例えば、ほぼゼロ）。一方、第２の浮遊ゲートトランジスタの浮遊ゲートＦＧに電子が蓄積されていない場合には、第２の浮遊ゲートトランジスタがオンになり、生成された読み出し電流Ｉｒｅａｄの大きさは大きくなる。したがって、不揮発性メモリ２０の蓄積状態は、読み出し電流Ｉｒｅａｄの大きさに応じて決定される。
上述のように、第１の浮遊ゲートトランジスタのチャネル長Ｌ１は、第２の浮遊ゲートトランジスタのチャネル長Ｌ２よりも短く、第１の浮遊ゲートトランジスタのチャネル幅ｗ１は、第２の浮遊ゲートトランジスタのチャネル幅ｗ２よりも狭い。その結果、第１の浮遊ゲートトランジスタのプログラム効率が向上し、第２の浮遊ゲートトランジスタの読み出し効率が向上する。
通常、不揮発性メモリ２０のｎ型ウェル領域（ＮＷ）およびｐ型ウェル領域（ＰＷ）は、高いドーピング濃度を有する。不揮発性メモリ２０の消去サイクル中、ｎウェル電圧ＶNWは７．５Ｖであり、ｐウェル電圧ＶPWは−７．５Ｖである。すなわち、ｎ型ウェル領域（ＮＷ）とｐ型ウェル領域（ＰＷ）との間の電圧差は１５Ｖである。不揮発性メモリ２０のｎ型ウェル領域（ＮＷ）とｐ型ウェル領域（ＰＷ）とが互いに接触している場合、接合降伏電圧が消去動作時に十分に維持されない。この状況下では、接合降伏問題が発生する。
図２Ｂに示すように、より広い分離構造２９がｐ型基板（ｐ＿ｓｕｂ）に形成されて、ｎ型ウェル領域（ＮＷ）をｐ型ウェル領域（ＰＷ）から分離する。例えば、分離構造２９の幅は１μｍよりも広い。より広い分離構造２９のために、ｎ型ウェル領域（ＮＷ）およびｐ型ウェル領域（ＰＷ）の製造後、ｎ型ウェル領域（ＮＷ）とｐ型ウェル領域（ＰＷ）とは互いに接触することなく、ｐ型基板（ｐ＿ｓｕｂ）によって互いに分離される。その結果、不揮発性メモリ２０の接合降伏問題は回避される。
ｐ型基板（ｐ＿ｓｕｂ）のドーピング濃度が低いため、ｎ型ウェル領域（ＮＷ）とｐ型基板（ｐ＿ｓｕｂ）との間の接合降伏電圧は従来よりも高い。その結果、不揮発性メモリ２０の消去サイクル中、接合降伏問題は回避される。しかし、より広い分離構造２９がｐ型基板（ｐ＿ｓｕｂ）に形成されるため、不揮発性メモリ２０のメモリセルはより大きな面積を有する。
図４Ａは、本発明の第２の実施形態による消去可能プログラマブル不揮発性メモリを示した概略上面図である。図４Ｂは、図４Ａに示す不揮発性メモリを示した、点線ｃ−ｄに沿った概略断面図である。本実施形態の不揮発性メモリのバイアス電圧および等価回路は、第１の実施形態と同様であり、本明細書では重複して説明しない。
第１の実施形態と比較して、第２の実施形態のウェル領域の構造は大きく異なる。この実施形態では、ｎ型ウェル領域は複数のｎ型サブウェル領域を有し、ｐ型ウェル領域は複数のｐ型サブウェル領域を有する。例えば、ｎ型ウェル領域は３つのｎ型サブウェル領域ＮＷ１〜ＮＷ３を有し、ｐ型ウェル領域は３つのｐ型サブウェル領域ＰＷ１〜ＰＷ３を有する。他の実施形態では、ｎ型ウェル領域は２つのｎ型サブウェル領域または３つより多くのｎ型サブウェル領域を有してもよいし、ｐ型ウェル領域は２つのｐ型サブウェル領域または３つより多くのｐ型サブウェル領域を有してもよい。
図４Ａおよび図４Ｂに示すように、消去可能プログラマブル不揮発性メモリ４０は、２つの直列接続されたｐ型トランジスタと２つの直列接続されたｎ型トランジスタとを備える。これら２つのｐ型トランジスタは、第１のｎ型サブウェル領域（ＮＷ１）に構成される。２つの直列接続されたｎ型トランジスタは、第１のｐ型サブウェル領域（ＰＷ１）に構成される。第１のｎ型サブウェル領域（ＮＷ１）と第１のｐ型サブウェル領域（ＰＷ１）とは、分離構造４９によって互いに分離される。第２のｎ型サブウェル領域（ＮＷ２）と第２のｐ型サブウェル領域（ＰＷ２）ともまた、分離構造４９によって互いに分離される。第３のｎ型サブウェル領域（ＮＷ３）と第３のｐ型サブウェル領域（ＰＷ３）とは互いに直接接触している。例えば、分離構造４９は、シャロートレンチアイソレーション（ＳＴＩ）構造である。この実施形態では、分離構造４９と、ｎ型ウェル領域と、ｐ型ウェル領域とは、ｐ型基板（ｐ＿ｓｕｂ）に形成される。あるいは、分離構造４９と、ｎ型ウェル領域と、ｐ型ウェル領域とは、ｎ型基板、ｎ型埋め込み層（ＮＢＬ）、または深いｎウェル（ＤＮＷ）領域などの別の半導体層に形成される。
第１のｎ型サブウェル領域（ＮＷ１）には、３つのｐ型ドープ領域４１、４２および４３が形成される。さらに、ポリシリコンゲートＳＧがｐ型ドープ領域４１と４２との間の領域上に渡され、ポリシリコンゲートＦＧがｐ型ドープ領域４２と４３との間の領域上に渡される。第１のｐ型トランジスタは第１の選択トランジスタとして使用され、第１のｐ型トランジスタのポリシリコンゲートＳＧ（選択ゲートとも呼ばれる）は選択ゲート電圧ＶSGに接続される。ｐ型ドープ領域４１は、第１のソース線電圧ＶSL1に接続される。ｐ型ドープ領域４２は、第１のｐ型トランジスタのｐ型ドープドレイン領域と第２のｐ型トランジスタのｐ型ドープ領域との組み合わせである。第２のｐ型トランジスタは、第１の浮遊ゲートトランジスタとして使用される。ポリシリコンゲートＦＧ（浮遊ゲートとも呼ばれる）は、第２のｐ型トランジスタ上に配置される。ｐ型ドープ領域４３は、第１のビット線電圧ＶBL1に接続される。さらに、ｎ型ウェル領域は、ｎウェル電圧ＶNWに接続される。
第１のｐ型サブウェル領域（ＰＷ１）には、３つのｎ型ドープ領域４５、４６および４７が形成される。さらに、２つのポリシリコンゲートＳＧおよびＦＧが、３つのｎ型ドープ領域４５、４６および４７の間の領域上に渡される。第１のｎ型トランジスタは第２の選択トランジスタとして使用され、第２のｎ型トランジスタのポリシリコンゲートＳＧ（選択ゲートとも呼ばれる）は、選択ゲート電圧ＶSGに接続される。ｎ型ドープ領域４５は、第２のソース線電圧ＶSL2に接続される。ｎ型ドープ領域４６は、第１のｎ型トランジスタのｎ型ドープドレイン領域と第２のｎ型トランジスタのｎ型ドープ領域との組み合わせである。第２のｎ型トランジスタは、第２の浮遊ゲートトランジスタとして使用される。ポリシリコンゲートＦＧ（すなわち、浮遊ゲート）は、第２のｎ型トランジスタ上に配置される。ｎ型ドープ領域４７は、第２のビット線電圧ＶBL2に接続される。さらに、ｐ型ウェル領域は、ｐウェル電圧ＶPWに接続される。
ウェル領域の形成時には、さまざまな深さに応じて複数のイオン注入工程が行われる。その結果、複数のｎ型サブウェル領域および複数のｐ型サブウェル領域が形成される。
図４Ｂを参照されたい。浅い方から深い方へ、ｐ型基板（ｐ＿ｓｕｂ）のｎ型ウェル領域は、第１のｎ型サブウェル領域（ＮＷ１）と、第２のｎ型サブウェル領域（ＮＷ２）と、第３のｎ型サブウェル領域（ＮＷ３）とを順次有する。同様に、浅い方から深い方へ、ｐ型基板（ｐ＿ｓｕｂ）のｎ型ウェル領域は、第１のｐ型サブウェル領域（ＰＷ１）と、第２のｐ型サブウェル領域（ＰＷ２）と、第３のｐ型サブウェル領域（ＰＷ３）とを順次有する。第２のｎ型サブウェル領域（ＮＷ２）のドーピング濃度は、第３のｎ型サブウェル領域（ＮＷ３）のドーピング濃度よりも高い。第２のｐ型サブウェル領域（ＰＷ２）のドーピング濃度は、第３のｐ型サブウェル領域（ＰＷ３）のドーピング濃度よりも高い。
第３のｎ型サブウェル領域（ＮＷ３）のドーピング濃度および第３のｐ型サブウェル領域（ＰＷ３）のドーピング濃度が低いため、第３のｎ型サブウェル領域（ＮＷ３）と第３のｐ型サブウェル領域（ＰＷ３）との間の接合降伏電圧は非常に高い。その結果、消去サイクル中に不揮発性メモリ４０の接合降伏問題は発生しない。
不揮発性メモリ４０が接合降伏問題に悩まされないため、ｐ型基板（ｐ＿ｓｕｂ）の分離構造４９は、より狭くてもよい。例えば、分離構造４９の幅は、０．５μｍ未満である。ｎ型ウェル領域およびｐ型ウェル領域の形成後、第３のｎ型サブウェル領域（ＮＷ３）と第３のｐ型サブウェル領域（ＰＷ３）とは互いに直接接触しており、不揮発性メモリ４０の接合降伏問題は回避される。
上述のように、第２のｎ型サブウェル領域（ＮＷ２）のドーピング濃度は、第３のｎ型サブウェル領域（ＮＷ３）のドーピング濃度よりも高く、第２のｐ型サブウェル領域（ＰＷ２）のドーピング濃度は、第３のｐ型サブウェル領域（ＰＷ３）のドーピング濃度よりも高い。その結果、消去サイクル中に、第３のｎ型サブウェル領域（ＮＷ３）からｎ型ドープ領域４５、４６および４７へのパンチスルー効果は発生しない。
不揮発性メモリ４０の分離構造４９はより狭いため、メモリセルの面積を効果的に縮小することができる。
さらに、第１の選択トランジスタの閾値電圧は、第１のｎ型サブウェル領域（ＮＷ１）のドーピング濃度に応じて決定され、第２の選択トランジスタの閾値電圧は、第１のｐ型サブウェル領域（ＰＷ１）のドーピング濃度に応じて決定される。したがって、第１のｎ型サブウェル領域（ＮＷ１）のドーピング濃度および第１のｐ型サブウェル領域（ＰＷ１）のドーピング濃度は制限されない。第１のｎ型サブウェル領域（ＮＷ１）のドーピング濃度および第１のｐ型サブウェル領域（ＰＷ１）のドーピング濃度は、実用上の要件に応じて決定されてもよい。
上述の実施形態では、ｐ型選択トランジスタおよびｐ型浮遊ゲートトランジスタがプログラム動作および消去動作を担当し、ｎ型選択トランジスタおよびｎ型浮遊ゲートトランジスタが読み出し動作を担当する。本発明の教示を維持しながら、多くの修正および変更を加え得ることに留意されたい。例えば、別の実施形態では、ｐ型ウェル領域に構成されたｎ型選択トランジスタおよびｎ型浮遊ゲートトランジスタがプログラム動作および消去動作を担当し、ｎ型ウェル領域に構成されたｐ型選択トランジスタおよびｐ型浮遊ゲートトランジスタが、読み出し動作を担当する。
最も実用的で好ましい実施形態と現在考えられているものに関して本発明を説明してきたが、本発明が開示された実施形態に限定される必要はないことを理解されたい。むしろ、最も広い解釈と一致する添付の特許請求の範囲の精神および範囲内に含まれる様々な修正形態および類似の構成を網羅して、そのような修正形態および類似の構造をすべて包含することを意図するものである。

Claims (13)

  1. 選択ゲート電圧を受ける選択ゲートと、第１のソース線電圧を受ける第１のソース／ドレイン端子と、第２のソース／ドレイン端子とを備える第１の選択トランジスタと、
    浮遊ゲートと、前記第１の選択トランジスタの前記第２のソース／ドレイン端子に接続される第１のソース／ドレイン端子と、第１のビット線電圧を受ける第２のソース／ドレイン端子とを備える第１の浮遊ゲートトランジスタと、
    前記選択ゲートと、第２のソース線電圧を受ける第１のソース／ドレイン端子と、第２のソース／ドレイン端子とを備える第２の選択トランジスタと、
    前記浮遊ゲートと、前記第２の選択トランジスタの前記第２のソース／ドレイン端子に接続される第１のソース／ドレイン端子と、第２のビット線電圧を受ける第２のソース／ドレイン端子とを備える第２の浮遊ゲートトランジスタとを備え、
    前記第１の選択トランジスタおよび前記第１の浮遊ゲートトランジスタが第１のウェル領域に構成され、前記第２の選択トランジスタおよび前記第２の浮遊ゲートトランジスタが第２のウェル領域に構成され、前記第１のウェル領域と前記第２のウェル領域とが異なる型を有し、
    プログラムサイクル中に前記第１の浮遊ゲートトランジスタのチャネル領域を介して前記第１の浮遊ゲートトランジスタの前記浮遊ゲートに複数の電子が注入され、消去サイクル中に前記第１の浮遊ゲートトランジスタの前記浮遊ゲートから前記第１のウェル領域に複数の電子が放出され、読み出しサイクル中に前記第２の浮遊ゲートトランジスタが読み出し電流を生成する、
    消去可能プログラマブル不揮発性メモリ。
  2. 前記第１の選択トランジスタおよび前記第１の浮遊ゲートトランジスタがｐ型トランジスタであり、前記第１のウェル領域がｎウェル電圧を受けるｎ型ウェル領域であり、前記第２の選択トランジスタおよび前記第２の浮遊ゲートトランジスタがｎ型トランジスタであり、前記第２のウェル領域がｐウェル電圧を受けるｐ型ウェル領域である、請求項１に記載の消去可能プログラマブル不揮発性メモリ。
  3. 前記第１の浮遊ゲートトランジスタが第１のチャネル長を有し、前記第２の浮遊ゲートトランジスタが第２のチャネル長を有し、前記第１のチャネル長が前記第２のチャネル長よりも短い、請求項１に記載の消去可能プログラマブル不揮発性メモリ。
  4. 前記第１の浮遊ゲートトランジスタが第１のチャネル幅を有し、前記第２の浮遊ゲートトランジスタが第２のチャネル幅を有し、前記第１のチャネル幅が前記第２のチャネル幅よりも狭い、請求項１に記載の消去可能プログラマブル不揮発性メモリ。
  5. 前記第２の浮遊ゲートトランジスタの前記浮遊ゲートに複数の電子が蓄積されているとき、前記第２の浮遊ゲートトランジスタが第１の読み出し電流を生成し、前記第２の浮遊ゲートトランジスタの前記浮遊ゲートに電子が蓄積されていないとき、前記第２の浮遊ゲートトランジスタが第２の読み出し電流を生成し、前記第２の読み出し電流が前記第１の読み出し電流とは異なる、請求項１に記載の消去可能プログラマブル不揮発性メモリ。
  6. 半導体層と、
    前記半導体層に形成された第１のウェル領域と、
    前記第１のウェル領域の表面に形成された第１のドープ領域、第２のドープ領域および第３のドープ領域であって、前記第１のドープ領域が第１のソース線電圧を受け、前記第３のドープ領域が第１のビット線電圧を受ける、第１のドープ領域、第２のドープ領域および第３のドープ領域と、
    前記半導体層に形成された第２のウェル領域と、
    前記第２のウェル領域の表面に形成された第４のドープ領域、第５のドープ領域および第６のドープ領域であって、前記第４のドープ領域が第２のソース線電圧を受け、前記第６のドープ領域が第２のビット線電圧を受ける、第４のドープ領域、第５のドープ領域および第６のドープ領域と、
    前記第１のドープ領域と前記第２のドープ領域との間の領域および前記第４のドープ領域と前記第５のドープ領域との間の領域上に渡され、選択ゲート電圧を受ける選択ゲートと、
    前記第２のドープ領域と前記第３のドープ領域との間の領域および前記第５のドープ領域と前記第６のドープ領域との間の領域上に渡される浮遊ゲートと、
    前記半導体層に形成され、前記第１のウェル領域と前記第２のウェル領域との間に配置された分離構造と
    を備え、
    前記第１のウェル領域が複数の第１の型のサブウェル領域を有し、前記複数の第１の型のサブウェル領域が前記半導体層に前記半導体層の表面から順次形成されており、前記第１のドープ領域と、前記第２のドープ領域と、前記第３のドープ領域とが、前記第１のウェル領域の前記第１の型のサブウェル領域のうちの最初の１つの表面に形成され、前記第２のウェル領域が複数の第２の型のサブウェル領域を有し、前記複数の第２の型のサブウェル領域が前記半導体層に前記半導体層の前記表面から順次形成されており、前記第４のドープ領域と、前記第５のドープ領域と、前記第６のドープ領域とが、前記第２のウェル領域の前記第２の型のサブウェル領域のうちの最初の１つの表面に形成され、前記第１のウェル領域の前記第１の型のサブウェル領域のうちの最後の１つと、前記第２のウェル領域の前記第２の型のサブウェル領域のうちの最後の１つとが互いに接触する、消去可能プログラマブル不揮発性メモリ。
  7. 前記第１のウェル領域がｎウェル電圧を受けるｎ型ウェル領域であり、前記第２のウェル領域がｐウェル電圧を受けるｐ型ウェル領域であり、前記第１のドープ領域と、前記第２のドープ領域と、前記第３のドープ領域とがｐ型ドープ領域であり、前記第４のドープ領域と、前記第５のドープ領域と、前記第６のドープ領域とがｎ型ドープ領域である、請求項６に記載の消去可能プログラマブル不揮発性メモリ。
  8. 前記第１のウェル領域と、前記第２のドープ領域と、前記第３のドープ領域と、前記浮遊ゲートとが第１の浮遊ゲートトランジスタとして協働的に形成され、前記第２のウェル領域と、前記第５のドープ領域と、前記第６のドープ領域と、前記浮遊ゲートとが第２の浮遊ゲートトランジスタとして協働的に形成される、請求項６に記載の消去可能プログラマブル不揮発性メモリ。
  9. 前記第１の浮遊ゲートトランジスタが第１のチャネル長を有し、前記第２の浮遊ゲートトランジスタが第２のチャネル長を有し、前記第１のチャネル長が前記第２のチャネル長よりも短い、請求項８に記載の消去可能プログラマブル不揮発性メモリ。
  10. 前記第１の浮遊ゲートトランジスタが第１のチャネル幅を有し、前記第２の浮遊ゲートトランジスタが第２のチャネル幅を有し、前記第１のチャネル幅が前記第２のチャネル幅よりも狭い、請求項８に記載の消去可能プログラマブル不揮発性メモリ。
  11. 前記第１のウェル領域の前記第１の型のサブウェル領域のうちの前記最後の１つが第１のドーピング濃度を有し、前記第１のウェル領域の前記第１の型のサブウェル領域のうちの最後から２番目の１つが第２のドーピング濃度を有し、前記第２のドーピング濃度が前記第１のドーピング濃度よりも高い、請求項６に記載の消去可能プログラマブル不揮発性メモリ。
  12. 前記第２のウェル領域の前記第２の型のサブウェル領域のうちの前記最後の１つが第３のドーピング濃度を有し、前記第２のウェル領域の前記第２の型のサブウェル領域のうちの最後から２番目の１つが第４のドーピング濃度を有し、前記第４のドーピング濃度が前記第３のドーピング濃度よりも高い、請求項１１に記載の消去可能プログラマブル不揮発性メモリ。
  13. 前記半導体層が、ｐ型基板、ｎ型基板、ｎ型埋め込み層または深いｎ型ウェル領域である、請求項６に記載の消去可能プログラマブル不揮発性メモリ。
JP2019097619A 2018-06-27 2019-05-24 消去可能プログラマブル不揮発性メモリ Active JP6864205B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862690894P 2018-06-27 2018-06-27
US62/690,894 2018-06-27
US16/397,143 2019-04-29
US16/397,143 US20200006361A1 (en) 2018-06-27 2019-04-29 Erasable programmable non-volatile memory

Publications (2)

Publication Number Publication Date
JP2020004959A JP2020004959A (ja) 2020-01-09
JP6864205B2 true JP6864205B2 (ja) 2021-04-28

Family

ID=69008293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019097619A Active JP6864205B2 (ja) 2018-06-27 2019-05-24 消去可能プログラマブル不揮発性メモリ

Country Status (4)

Country Link
US (3) US11282844B2 (ja)
JP (1) JP6864205B2 (ja)
CN (3) CN110649026B (ja)
TW (3) TWI694450B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189356B2 (en) * 2020-02-27 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable memory
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
TWI804940B (zh) 2020-08-14 2023-06-11 力旺電子股份有限公司 電荷泵電路
TWI819457B (zh) * 2021-02-18 2023-10-21 力旺電子股份有限公司 多次編程非揮發性記憶體的記憶胞陣列

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1199828B (it) * 1986-12-22 1989-01-05 Sgs Microelettronica Spa Cella di memoria eeprom a singolo livello di polisilicio scrivibile e cancellabile bit a bit
US5078498A (en) * 1990-06-29 1992-01-07 Texas Instruments Incorporated Two-transistor programmable memory cell with a vertical floating gate transistor
US5280446A (en) * 1990-09-20 1994-01-18 Bright Microelectronics, Inc. Flash eprom memory circuit having source side programming
US5355007A (en) * 1990-11-23 1994-10-11 Texas Instruments Incorporated Devices for non-volatile memory, systems and methods
US5225700A (en) * 1991-06-28 1993-07-06 Texas Instruments Incorporated Circuit and method for forming a non-volatile memory cell
US5604700A (en) * 1995-07-28 1997-02-18 Motorola, Inc. Non-volatile memory cell having a single polysilicon gate
US6362504B1 (en) * 1995-11-22 2002-03-26 Philips Electronics North America Corporation Contoured nonvolatile memory cell
JPH10303400A (ja) * 1997-04-25 1998-11-13 Sharp Corp 不揮発性半導体記憶装置
US6114724A (en) * 1998-03-31 2000-09-05 Cypress Semiconductor Corporation Nonvolatile semiconductor memory cell with select gate
US6781881B2 (en) * 2002-12-19 2004-08-24 Taiwan Semiconductor Manufacturing Company Two-transistor flash cell for large endurance application
JP2006013333A (ja) * 2004-06-29 2006-01-12 Seiko Epson Corp 不揮発性記憶装置
US7209392B2 (en) 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
US7151697B2 (en) * 2004-11-30 2006-12-19 Infineon Technologies Ag Non-volatile semiconductor memory
US20060220096A1 (en) 2005-03-30 2006-10-05 Impinj, Inc. Tunneling-enhanced floating gate semiconductor device
US7547944B2 (en) * 2006-03-30 2009-06-16 Catalyst Semiconductor, Inc. Scalable electrically eraseable and programmable memory (EEPROM) cell array
US20070247915A1 (en) 2006-04-21 2007-10-25 Intersil Americas Inc. Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide
US7768059B2 (en) * 2006-06-26 2010-08-03 Ememory Technology Inc. Nonvolatile single-poly memory device
KR100744139B1 (ko) * 2006-06-28 2007-08-01 삼성전자주식회사 단일 게이트 구조를 가지는 ｅｅｐｒｏｍ 및 그 동작 방법
EP2472570A3 (en) * 2006-08-16 2013-07-17 SanDisk Technologies, Inc. Nonvolatile memories with shaped floating gates
US8139408B2 (en) * 2006-09-05 2012-03-20 Semiconductor Components Industries, L.L.C. Scalable electrically eraseable and programmable memory
US7602029B2 (en) * 2006-09-07 2009-10-13 Alpha & Omega Semiconductor, Ltd. Configuration and method of manufacturing the one-time programmable (OTP) memory cells
US7598560B2 (en) * 2007-03-30 2009-10-06 Kavalieros Jack T Hetero-bimos injection process for non-volatile flash memory
JP2008300520A (ja) * 2007-05-30 2008-12-11 Ricoh Co Ltd 半導体装置
JP2009239161A (ja) * 2008-03-28 2009-10-15 Genusion Inc 不揮発性半導体記憶装置及びその使用方法
JP2011009454A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置
CN102063938B (zh) * 2009-11-18 2014-05-21 上海华虹宏力半导体制造有限公司 Mtp器件的单元结构
US8634254B2 (en) 2010-03-25 2014-01-21 Aplus Flash Technology, Inc. Single-polycrystalline silicon electrically erasable and programmable memory device of varied gate oxide thickness, using PIP or MIM coupling capacitor for cell size reduction and simultaneous VPP and VNN for write voltage reduction
US8199578B2 (en) * 2010-06-03 2012-06-12 Ememory Technology Inc. Single polysilicon layer non-volatile memory and operating method thereof
US8355282B2 (en) * 2010-06-17 2013-01-15 Ememory Technology Inc. Logic-based multiple time programming memory cell
CN102376719B (zh) 2010-08-12 2014-04-16 上海华虹宏力半导体制造有限公司 Mtp器件的单元结构
US20120056257A1 (en) * 2010-09-02 2012-03-08 Mosys, Inc. Non-Volatile Memory System with Modified Memory Cells
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
TWI521683B (zh) * 2013-05-13 2016-02-11 力旺電子股份有限公司 具可程式可抹除的單一多晶矽層非揮發性記憶體
TWI514590B (zh) * 2013-05-14 2015-12-21 Ememory Technology Inc 具可程式可抹除的單一多晶矽層非揮發性記憶體
CN103456359A (zh) * 2013-09-03 2013-12-18 苏州宽温电子科技有限公司 基于串联晶体管型的改进的差分架构Nor flash存储单元
US9236453B2 (en) * 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
CN104157307B (zh) * 2014-08-13 2017-09-29 芯成半导体（上海）有限公司 闪存及其读取方法
US9514820B2 (en) * 2014-11-19 2016-12-06 Stmicroelectronics (Rousset) Sas EEPROM architecture wherein each bit is formed by two serially connected cells
US9502426B1 (en) * 2015-07-06 2016-11-22 Ememory Technology Inc. One time programming non-volatile memory cell
US10115682B2 (en) 2016-04-13 2018-10-30 Ememory Technology Inc. Erasable programmable non-volatile memory
US9922986B2 (en) * 2016-05-16 2018-03-20 Globalfoundries Inc. Semiconductor structure including a plurality of pairs of nonvolatile memory cells and an edge cell and method for the formation thereof
JP6503395B2 (ja) * 2016-10-12 2019-04-17 イーメモリー テクノロジー インコーポレイテッド 静電放電回路

Also Published As

Publication number Publication date
US11164880B2 (en) 2021-11-02
TWI688078B (zh) 2020-03-11
JP2020004959A (ja) 2020-01-09
CN110649026A (zh) 2020-01-03
TW202001912A (zh) 2020-01-01
TW202001913A (zh) 2020-01-01
US20200006363A1 (en) 2020-01-02
CN110649026B (zh) 2021-09-14
US20200006508A1 (en) 2020-01-02
CN110649029A (zh) 2020-01-03
US20200006361A1 (en) 2020-01-02
TWI697904B (zh) 2020-07-01
US11282844B2 (en) 2022-03-22
TWI694450B (zh) 2020-05-21
CN110649102B (zh) 2024-01-19
TW202002244A (zh) 2020-01-01
CN110649029B (zh) 2022-01-25
CN110649102A (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
JP6864205B2 (ja) 消去可能プログラマブル不揮発性メモリ
JP6091557B2 (ja) 消去可能プログラマブル単一ポリ不揮発性メモリ
TWI655635B (zh) 單層多晶矽非揮發記憶胞的操作方法
US20130234228A1 (en) Erasable programmable single-ploy nonvolatile memory
JP5623495B2 (ja) 消去可能なプログラマブル単一ポリ不揮発性メモリの製造方法
US9042174B2 (en) Non-volatile memory cell
TWI747608B (zh) 可編程可抹除的非揮發性記憶體
CN108695337B (zh) 可编程可抹除的非挥发性存储器
JP6530777B2 (ja) 消去およびプログラム可能な不揮発性メモリ
US10490438B2 (en) Non-volatile semiconductor memory device and manufacturing method of p-channel MOS transistor
CN111326192B (zh) 具抹除抑制能力的多次编程存储单元及其存储单元阵列
TWI514590B (zh) 具可程式可抹除的單一多晶矽層非揮發性記憶體
US8779520B2 (en) Erasable programmable single-ploy nonvolatile memory
KR20170131843A (ko) 불휘발성 sram 메모리 셀, 및 불휘발성 반도체 기억 장치
US9147690B2 (en) Erasable programmable single-ploy nonvolatile memory
US8975685B2 (en) N-channel multi-time programmable memory devices
TWI469328B (zh) 具可程式可抹除的單一多晶矽層非揮發性記憶體
JP5690872B2 (ja) 消去可能プログラム可能単一ポリ不揮発性メモリ
JP5690873B2 (ja) 消去可能プログラム可能単一ポリ不揮発性メモリ
EP2811531A1 (en) EPROM single-poly memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210310

R150 Certificate of patent or registration of utility model

Ref document number: 6864205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250