JP2006013333A - 不揮発性記憶装置 - Google Patents

Abstract

【課題】 ＦＮトンネル電流を利用して動作する不揮発性記憶装置において、トンネル絶縁膜の膜厚を制御することで、動作特性が向上した不揮発性記憶装置の製造方法を提供する。
【解決手段】 本発明の不揮発性記憶装置は、半導体層１０と、
前記半導体層１０に形成された第１のトレンチ２０ａと、
前記第１のトレンチ２０ａに形成された第１の分離絶縁層２０と、
前記第１の分離絶縁層２０により画定された第１の領域１０Ｃと、
少なくとも前記第１の領域１０Ｃの前記半導体層１０の上方に設けられた絶縁層３０と、
前記絶縁層３０の上方に設けられたフローティングゲート電極３２と、
前記フローティングゲート電極３２に印加する電圧を制御するコントロールゲート４２と、を含み、
前記第１の分離絶縁層２０と前記第１の領域１０Ｃの前記半導体層１０との境界部である第１の境界部分の上方に設けられた前記絶縁層３０の膜厚は、該第１の境界部分の上方以外に設けられている前記絶縁層３０の膜厚と比して小さい。
【選択図】 図１

Description

本発明は、フローティングゲート電極を有する不揮発性記憶装置に関し、特に、ＦＮ（Ｆｏｗｌｅｒ―Ｎｏｒｄｈｉｍ）トンネル電流で書き込みおよび消去を行う不揮発性記憶装置に関する。

不揮発性記憶装置の一つとして、半導体層上に絶縁層を介して設けられたフローティングゲート電極と、さらに、フローティングゲート電極の上に絶縁層を介して設けられたコントロールゲート電極と、半導体層に設けられたソース領域およびドレイン領域と、からなるスタックゲート型の不揮発性記憶装置があげられる。このようなスタックゲート型の不揮発性記憶装置では、コントロールゲート電極と、ドレイン領域とに、所定の電圧を印加して、フローティングゲート電極に電子の注入／放出を行うことで書き込みおよび消去が行われる。

このようなスタックゲート型の不揮発性記憶装置では、２回のゲート電極の形成工程を有するために工程数が増加し、かつ、フローティングゲート電極の上に、薄膜の絶縁層を形成する必要があり製造工程が煩雑になる。そのため、スタックゲート型の不揮性記憶装置と比して、簡易な製造工程で、かつ安価なコストと製造できる不揮発性記憶装置として、特許文献１に参照の不揮発性記憶装置が提案されている。特許文献１に記載の不揮発性記憶装置は、コントロールゲートを半導体層内のＮ型の不純物領域であり、フローティングゲート電極が、一層のポリシリコン層などの導電層とからなる（以下、「一層ゲート型の不揮発性記憶装置」ということもある）。このような一層ゲート型の不揮発性記憶装置は、ゲート電極を積層する必要がないため、通常のＣＭＯＳトランジスタのプロセスと同様にして形成することができるという利点を有する。
特開昭６３−１６６２７４号公報

上述した種々の不揮発性記憶装置では、ＣＨＥ（Ｃｈａｎｎｅｌ Ｈｏｔ Ｅｌｅｃｔｒｏｎ）やＦＮトンネル電流を用いて、フローティングゲート電極への電子の注入や抜き取りにより書き込みや消去が行われる。ＦＮトンネル電流による書き込みや消去を行うときには、動作特性を向上させるために、フローティングゲート電極下の絶縁層（トンネル絶縁膜）の薄膜化などが試みられている。一方で、絶縁層が薄膜化されると動作特性は向上するものの、絶縁層の耐性が損なわれ、書き込み可能回数などが減少することもある。そこで、書き込み特性を向上しつつも信頼性の確保された不揮発性記憶装置が求められている。

本発明の目的は、ＦＮトンネル電流を利用して動作する不揮発性記憶装置において、トンネル絶縁膜の膜厚を制御することで、動作特性が向上した不揮発性記憶装置の製造方法を提供することにある。

本発明の不揮発性記憶装置は、半導体層と、
前記半導体層に形成された第１のトレンチと、
前記第１のトレンチに形成された第１の分離絶縁層と、
前記第１の分離絶縁層により画定された第１の領域と、
少なくとも前記第１の領域の前記半導体層の上方に設けられた絶縁層と、
前記絶縁層の上方に設けられたフローティングゲート電極と、
前記フローティングゲート電極に印加する電圧を制御するコントロールゲートと、を含み、
前記第１の分離絶縁層と前記第１の領域の前記半導体層との境界部である第１の境界部分の上方に設けられた前記絶縁層の膜厚は、該第１の境界部分の上方以外に設けられている前記絶縁層の膜厚と比して小さい。

本発明の不揮発性記憶装置によれば、フローティングゲート電極は、その膜厚が均一でない絶縁層の上方に設けられている。具体的には、絶縁層のうち第１の分離絶縁層と半導体層との境界部分に設けられた絶縁層は、境界部分以外の半導体層の上方に設けられた絶縁層と比してその膜厚が小さい。このように、膜厚が不均一である絶縁層の上方にフローティングゲート電極が設けられている利点を以下に述べる。

本発明の不揮発性記憶装置では、フローティングゲート電極に電子を注入することにより書き込みが行われ、注入された電子を放出することで消去が行われる。電子の注入や消去は、ＦＮトンネル電流により行われることがある。この場合、不揮発性記憶装置の書き込みや消去などの動作特性を向上する手段の一つとして、ＦＮトンネル電流を大きくすることを挙げることができる。本発明の不揮発性記憶装置では、フローティングゲート電極の下の絶縁層として、部分的に膜厚の小さい箇所を有する絶縁層を用いている。よって、絶縁層の膜厚が小さい部分では、フローティングゲート電極と半導体層との間の電界が大きくなる。そのため、ＦＮトンネル電流が流れやすくなる。その結果、書き込みおよび消去特性が向上した不揮発性記憶装置を提供することができる。

なお、本発明において、特定のＡ層の上方に設けられたＢ層というとき、Ａ層の上に直接Ｂ層が設けられている場合と、Ａ層の上に他の層を介してＢ層が設けられている場合とを含む。

本発明は、さらに、下記の態様をとることができる。

本発明の不揮発性記憶装置において、前記第１領域の形状が櫛状であることができる。

また、本発明の不揮発性記憶装置において、前記櫛状の形状は、枝部を含み、前記枝部の上方に前記フローティングゲート電極が形成されていることができる。

本発明の不揮発性記憶装置において、前記第１の領域の半導体層には、第２のトレンチと、該第２のトレンチに形成された埋め込み絶縁層と、が設けられ、
前記第２のトレンチおよび前記埋め込み絶縁層は、前記フローティングゲート電極の下方に位置し、
前記埋め込み絶縁層と前記第１の領域の前記半導体層との境界部である第２の境界部分の上方に設けられた前記絶縁層の膜厚は、該第２の境界部分以外の上方および前記第１の境界部分以外の上方に設けられている前記絶縁層の膜厚と比して小さいものであることができる。

この態様によれば、第１領域の半導体層には、埋め込み絶縁層が設けられている。つまり、絶縁層は、埋め込み絶縁層と、半導体層との上方に設けられていることになる。埋め込み絶縁層と半導体層との境界部分に設けられた絶縁層は、境界部以外の上に設けられる絶縁層と比して膜厚が小さいものとなる。そのため、膜厚が小さい箇所では、ＦＮトンネル電流が流れやすくなり、書き込みや消去などの動作特性が向上した不揮発性記憶装置を提供することができる。

本発明の不揮発性記憶装置において、前記埋め込み絶縁層は、複数配置されていることができる。この態様によれば、埋め込み絶縁層が複数配置されていることにより、フローティングゲート電極の下方において埋め込み絶縁層と半導体層との境界部分の占める割合を増加させることができる。そのため、フローティングゲート電極の下方に設けられる絶縁層において膜厚が小さい部分の割合を増加させることができ、トンネル電流を大きくすることができる。その結果、書き込みや消去などの動作特性が向上した不揮発性記憶装置を提供することができる。

本発明の不揮発性記憶装置において、前記埋め込み絶縁層は、島状に配置されていることができる。この態様によれば、埋め込み絶縁層は、第１領域の半導体層において、フローティングゲート電極と重なる領域中に平面視をしたとき島状の形状を有するように設けられている。そのため、埋め込み絶縁層と半導体層との境界部の割合をより多く設けることができる。その結果、絶縁層の膜厚が小さい部分の割合が増加し、ＦＮトンネル電流を大きくすることができ、動作特性が向上した不揮発性記憶装置を提供することができる。

本発明の不揮発性記憶装置において、さらに、前記半導体層に形成された第２の分離絶縁層により画定された第２の領域と、
前記第２の領域の前記半導体層に設けられた不純物領域と、を含み、
前記不純物領域は前記コントロールゲートの役割を果たし、
前記フローティングゲート電極は、前記第１の領域および前記第２の領域の前記半導体層の上方に亘って設けられていることができる。この態様によれば、半導体層内に設けられ、コントロールゲートの役割を果たす不純物領域と、その半導体層の上に設けられたフローティングゲート電極とからなるいわゆる一層ゲート型の不揮発性記憶装置であって、書き込みや消去などの動作特性の向上した不発性記憶装置を提供することができる。

本発明の不揮発性記憶装置において、前記コントロールゲートは、前記フローティングゲート電極の上に設けられていることができる。

１．デバイス
（第１の実施の形態）
次に、本発明の第１の実施の形態について図１〜４を参照しつつ説明する。なお、以下の実施の形態の説明では、不揮発性記憶装置として、いわゆる「一層ゲート型の不揮発性記憶装置」を例として説明する。

まず、第１の実施の形態の不揮発性記憶装置の全体的な構造について図１〜３を参照しながら説明する。図１は、本実施の形態の不揮発性記憶装置Ｃ１００を示す斜視図であり、図２は、不揮発性記憶装置Ｃ１００のフローティングゲート電極３２と、各種不純物領域の配置を示す平面図であり、図３（Ａ）は、図２のＡ−Ａ線に沿った断面図である。図３（Ｂ）は、図２のＢ−Ｂ線に沿った断面である。図３（Ｃ）は、図２のＣ−Ｃ線に沿った断面図である。なお、図１のＸ−Ｘ線は、図２のＸ−Ｘ線と対応している。

図１に示すように、本実施の形態の不揮発性記憶装置は、Ｐ型の半導体層１０に設けられている。半導体層１０は、分離絶縁層２０により、第１領域１０Ａと、第２領域１０Ｂと、第３領域１０Ｃとに分離画定されている。分離絶縁層２０は、トレンチ２０ａに絶縁層が埋め込まれたものである。第１領域１０Ａおよび第２領域１０Ｂは、Ｐ型のウエル１２に設けられている。第３領域１０Ｃは、Ｎ型のウエル１４に設けられている。第１領域１０Ａはコントロールゲート部であり、第２領域１０Ｂは書き込み部であり、第３領域１０Ｃは消去部である。

図２に示すように、第１領域１０Ａ〜第３領域１０Ｃの半導体層１０の上には、絶縁層３０が設けられている。絶縁層３０の上には、第１〜第３領域１０Ａ〜Ｃにわたって設けられたフローティングゲート電極３２が設けられている。第１領域１０Ａでは、図４、５に示すように、フローティングゲート電極３２を挟むように、Ｎ型の不純物領域３５が設けられている。第２領域１０Ｂでは、フローティングゲート電極３２を挟むように、Ｎ型の不純物領域３６が設けられている。第３領域１０Ｃでは、フローティングゲート電極３２を挟むように、Ｐ型の不純物領域３８が設けられている。

次に、各領域の断面構造について図３（Ａ）〜（Ｃ）を参照しつつ説明する。

図３（Ａ）に示すように、第１領域１０Ａでは、Ｐ型の半導体層１０の上に設けられた絶縁層３０と、絶縁層３０の上に設けられたフローティングゲート電極３２と、フローティングゲート電極３２下の半導体１０に設けられたＮ型の不純物領域４２と、フローティングゲート電極３２の側方の半導体層１０で、不純物領域４２に隣接して設けられたＮ型の不純物領域３５と、を有する。Ｎ型の不純物領域４２は、コントロールゲートの役割を果たし、不純物領域３５は、コントロールゲート線と電気的に接続され、コントロールゲートに電圧を印加するためのコンタクト部となる。

図３（Ｂ）に示すように、第２領域１０Ｂには、書き込みを行うためのＮチャネル型トランジスタ１００Ｂが設けられている。Ｎチャネル型トランジスタ１００Ｂは、Ｐ型の半導体層１０の上に設けられた絶縁層３０と、絶縁層３０の上に設けられたフローティングゲート電極３２と、Ｐ型のウエル１２に設けられた不純物領域３６とを有する。不純物領域３６は、ソース領域またはドレイン領域となる。本実施の形態の不揮発性記憶装置では、第２領域１０ＢのＮチャネル型トランジスタ１００Ｂにおいて、ＣＨＥにより、フローティングゲート電極３２に電子を注入することで書き込みが行われる。

図３（Ｃ）に示すように、第３領域１０Ｃには、Ｐチャネル型トランジスタ１００Ｃが設けられている。Ｐチャネル型トランジスタ１００Ｃは、Ｎ型のウエル１４の上に設けられた絶縁層３０と、絶縁層３０の上に設けられたフローティングゲート電極３２と、Ｎ型のウエル１４に設けられた不純物領域３８とを有する。不純物領域３８は、ソース領域またはドレイン領域となる。本実施の形態の不揮発性記憶装置では、消去領域である第３領域１０ＣのＰチャネル型ＭＯＳトランジスタ１００ＣにＦＮトンネル電流を流すことにより、フローティングゲート電極３２に注入された電子を抜き取り、消去が行われる。

次に、図４を参照しつつ、ＦＮトンネル電流を利用して消去を行う第３領域１０Ｃについて、さらに説明する。図４（Ａ）は、図２のＤ−Ｄ線に沿った断面を模式的に示す図であり、図４（Ｂ）は、（Ａ）のＡ部を拡大して示す図である。図４に示すように、第３領域１０Ｃは分離絶縁層２０によりその領域が画定されている。半導体層１０には、Ｎ型のウエル１４が設けられている。Ｎ型のウエル１４の上に、絶縁層３０を介してフローティングゲート電極３２が設けられている。図４（Ａ），（Ｂ）に示されるように、絶縁層３０は、半導体層１０と分離絶縁層２０との境界部分の半導体層１０上に設けられているか否かによりその膜厚が異なる。具体的には、図４（Ｂ）に示すように、境界部分の半導体層１０の上の絶縁層３０の膜厚ｂは、境界部分以外の絶縁層３０の膜厚ａと比して小さいものとなっている。つまり、フローティングゲート電極３２は、部分的に膜厚が小さい領域を有する絶縁層３０上に設けられていることになる。

本実施の形態にかかる不揮発性記憶装置Ｃ１００によれば、フローティングゲート電極３２に電子を注入することにより書き込みが行われ、注入された電子を放出することで消去が行われる。電子の注入や消去は、ＦＮトンネル電流により行われる。この場合、不揮発性記憶装置の書き込みや消去などの動作特性を向上する手段の一つとして、ＦＮトンネル電流を大きくすることを挙げることができる。本実施の形態の不揮発性記憶装置Ｃ１００では、フローティングゲート電極３２の下の絶縁層（トンネル絶縁層）として、部分的に膜厚の小さい箇所を有する絶縁層３０を用いている。よって、絶縁層３０の膜厚が小さい部分では、フローティングゲート電極３２と半導体層１０との間の電界が大きくなる。そのため、ＦＮトンネル電流が流れやすくなる。その結果、書き込みおよび消去特性が向上した不揮発性記憶装置Ｃ１００を提供することができる。

（第２の実施の形態）
次に、第２の実施の形態について説明する。第２の実施の形態は、第１の実施の形態の不揮発性記憶装置と比して、第３領域１０Ｃの構造が異なる例である。図５は、第２の実施の形態の不揮発性記憶装置の第３領域１０Ｃを示す平面図であり、図６は、図５のI−I線に沿った断面図である。なお、図５では、第３領域１０Ｃの半導体層１０と、フローティングゲート電極３２の位置関係を示す図であり、フローティングゲート電極３２を、破線で示した図である。

図５に示すように、第３領域１０Ｃは、分離絶縁層２０により領域が画定されており、さらに、画定された領域中に埋め込み絶縁層２２が設けられている。この埋め込み絶縁層２２は、トレンチ２２ａに絶縁層が埋め込まれて形成されたものである。本実施の形態では、平面視したときに半導体層１０が櫛形の形状である場合を例示する。くし状の半導体層１０のうち分岐している枝部は、フローティングゲート電極３２の長さ方向と交差する方向に伸びている。半導体層１０には、フローティングゲート電極３２を挟むように、不純物領域３８が設けられている。

図６に示すように、半導体層１０に設けられた分離絶縁層２０により、第３領域１０Ｃが画定されている。さらに、第３領域１０Ｃの半導体層１０中には、埋め込み絶縁層２２が設けられている。半導体層１０の上に絶縁層３０が設けられ、絶縁層３０の上にフローティングゲート電極３２が設けられている。半導体層１０と埋め込み絶縁層２２の境界部分において設けられる絶縁層３０は、境界部分以外の半導体層１０の上に設けられた絶縁層３０と比して膜厚が小さい。つまり、第３領域１０Ｃの絶縁層３０は、部分的に膜厚の小さい領域を有している。

本実施の形態の不揮発性記憶装置によれば、第３領域１０Ｃにおいて、絶縁層３０は、埋め込み絶縁層２２と、半導体層１０との上方に設けられていることになる。つまり、本実施の形態では、第３領域１０Ｃは、領域を画定する分離絶縁層２０と半導体層１０との境界部分と、埋め込み絶縁層２２と半導体層１０との境界部分とを有することになる。埋め込み絶縁層２２と半導体層１０との境界部分に設けられる絶縁層３０は、境界部分以外の上に設けられる絶縁層３０と比して膜厚が小さいため、絶縁層３０の膜厚が小さい領域を増加させることができる。その結果、ＦＮトンネル電流をより大きくすることができ、書き込みや消去などの動作特性のさらなる向上が図られた不揮発性記憶装置を提供することができる。

なお、図５，６には、半導体層１０の形状として分岐している枝部が複数ある場合を例示したが、少なくとも２つの分岐部を有する態様であれば、本実施の形態の効果を有する。また、半導体層１０の形状は、図５に示すくし状の形状の限定されることはない。第３領域１０Ｃの半導体層１０のうちフローティングゲート電極３２と重なる領域の半導体層１０が、フローティングゲート電極の長さ方向と交差方向に分離されるよう、埋め込み絶縁層２２が設けられていればよい。

（第３の実施の形態）
次に、第３の実施の形態について説明する。第３の実施の形態は、第１の実施の形態の不揮発性記憶装置と比して、第３領域１０Ｃの構造が異なる例である。図７は、第２の実施の形態の不揮発性記憶装置の第３領域１０Ｃを示す平面図であり、図７では、第３領域１０Ｃの半導体層１０と、フローティングゲート電極３２の位置関係を示す図であり、フローティングゲート電極３２を、破線で示した図である。

図７に示すように、第３領域１０Ｃの半導体層１０のうちフローティングゲート電極３２をその上方に有する領域中に、独立した埋め込み絶縁層２４を有する。埋め込み絶縁層２４は、トレンチ２４ａに絶縁層が埋め込まれて形成されたものである。フローティングゲート電極３２を挟むように、不純物領域３８が設けられている。

また、図７のII−II線に沿った模式的な断面図を、図８に示す。図８に示すように、半導体層１０に設けられた分離絶縁層２０により、第３領域１０Ｃが画定されている。さらに、第３領域１０Ｃの半導体層１０中には、埋め込み絶縁層２４が設けられている。半導体層１０の上に絶縁層３０が設けられ、絶縁層３０の上にフローティングゲート電極３２が設けられている。半導体層１０と埋め込み絶縁層２４の境界部分において半導体層１０の上に設けられる絶縁層３０は、境界部分以外に設けられた絶縁層３０と比して膜厚が小さい。つまり、第３領域１０Ｃの絶縁層３０は、部分的に膜厚の小さい領域を有している。

本実施の形態の不揮発性記憶装置によれば、埋め込み絶縁層２４は、第３領域１０Ｃの半導体層１０において、フローティングゲート電極３２と重なる領域中に平面視をしたとき島状の形状を有するように設けられている。そのため、埋め込み絶縁層２４と半導体層１０との境界部分の面積の比率をより多くすることができる。その結果、絶縁層の膜厚が小さい部分の割合が増加し、ＦＮトンネル電流を大きくすることができ、動作特性が向上した不揮発性記憶装置を提供することができる。

なお、図７には、独立した埋め込み絶縁層２４を複数配置した場合を例示したが、少なくとも１つの埋め込み絶縁層２４が設けられている場合でも同様の効果を有する。設けられていればよい。

２．製造方法
次に、上述の実施の形態の不揮発性記憶装置の製造方法について説明する。以下の製造方法の説明では、第１の実施の形態にかかる不揮発性記憶装置について説明をした後に、
第２および第３の実施の形態の不揮発性記憶装置の製造方法で異なる点について説明する。

（１）まず、図９に示すように、半導体層１０の所定の領域に分離絶縁層２０を形成する。本実施の形態の半導体装置では、Ｐ型の半導体層１０を用いる。分離絶縁層２０の形成は、公知のＳＴＩ法により行われる。分離絶縁層２０により、第１領域１０Ａおよび第２領域１０Ｂ、第３領域１０Ｃに分離される。

この分離絶縁層２０の形成方法について、図１０〜１２を参照しながらさらに説明する。図１０〜１２は、図９のIII−III線に沿った断面図である。まず、図１０に示すように、半導体層１０の上にパッド酸化膜４０を形成する。その後、パッド酸化膜４０の上にＣＭＰストッパ層の役割を果たす窒化シリコン膜４２を形成する。ついで、分離絶縁層２０が形成される領域の上方に開口を有するマスク層Ｍ１を形成する。マスク層Ｍ１としては、たとえば、レジスト層などが用いられる。

次に、図１１に示すように、マスク層Ｍ１（図１０参照）をマスクとして、パッド酸化膜４０および窒化シリコン膜４２を除去し、その後、半導体層１０を除去し、トレンチ２０ａを形成する。ついで、マスク層Ｍ１を除去する。

次に、図１２に示すように、トレンチ２０ａに絶縁層を埋め込み、分離絶縁層２０を形成する。この分離絶縁層２０の形成では、まず、半導体層１０の上方に絶縁層（図示せず）を形成し、窒化シリコン膜４２が露出するまで絶縁層を除去する。絶縁層の除去は、たとえば、ＣＭＰ法により行うことができる。その後、窒化シリコン膜４２を選択的に除去する。窒化シリコン膜４２の除去は、たとえば、熱リン酸を用いたウェットエッチングにより行うことができる。ついで、図１２に示すように、絶縁層のうち、半導体層１０の表面から露出している部分（図示せず）を除去する。以上の工程により、分離絶縁層２０が形成される。

ついで、図１２に示すように、第１領域１０Ａおよび第２領域１０ＢにＰ型のウエル１２を、第３領域１０Ｃに、Ｎ型のウエル１４を形成する。Ｐ型のウエル１２の形成では、第３領域１０Ｃを覆うマスク層（図示せず）を形成した後、Ｐ型の不純物を導入することで行われる。Ｎ型のウエル１４の形成は、第１領域１０Ａおよび第２領域１０Ｂを覆うマスク層（図示せず）を形成した後、Ｎ型の不純物を導入することにより行われる。Ｐ型のウエル１２とＮ型のウエル１４の形成の順番は特に限定されず、いずれを先に形成してもよい。

次に、第１領域１０Ａに、コントロールゲートの役割を果たすＮ型の不純物領域４２を形成する。Ｎ型の不純物領域４２の形成では、第１領域１０Ａの半導体層の上方に開口を有するマスク層を形成した後、公知の技術によりＮ型の不純物を導入することで行われる。

（２）次に、第１領域１０Ａ、第２領域１０Ｂおよび第３領域１０Ｃの半導体層１０の上に絶縁層３０を形成する。この絶縁層３０の形成では、まず、清浄な半導体層表面に絶縁層３０を形成するために、ライトエッチングが行われる。ライトエッチングは、たとえば、希フッ酸などを用いたウェットエッチングにより行うことができる。このライトエッチングにより、図１３に示すように、分離絶縁層２０の最上層が除去されることとなり、分離絶縁層２０と半導体層１０との境界部分では、半導体層１０の上端が露出する。

次に、図１４に示すように、半導体層１０の表面に、絶縁層３０を形成する。絶縁層３０の形成は、たとえば、熱酸化法により形成することができる絶縁層３０の形成では、半導体層１０の上と、先の工程で分離絶縁層２０の一部が除去されて露出することとなった半導体層１０の側面上とに絶縁層３０が形成される。半導体層１０の上面と側面とでは、半導体層１０の面方位が異なるために、熱酸化の際の絶縁層の成膜速度が異なる。そのため、半導体層１０の側面上に形成された絶縁層３０の膜厚は、半導体層１０の上面上に形成された絶縁層３０の膜厚と比して小さくなる。

（３）ついで、図１５に示すように、絶縁層３０の上に、フローティングゲート電極３２を形成する。フローティングゲート電極３２は、半導体層１０の上方に、たとえば、ポリシリコン層からなる導電層（図示せず）を形成し、この導電層をパターニングすることで形成される。

次に、図１５に示すように、フローティングゲート電極３２をマスクとして、それぞれの領域に所定の導電型の不純物領域の形成を行う。第１領域１０Ａおよび第２領域１０Ｂでは、Ｎ型の不純物領域３５，３６が形成され、第３領域１０Ｃでは、Ｐ型の不純物領域３８が形成される。まず、Ｎ型の不純物領域３５，３６の形成では、第３領域１０Ｃを覆うようにレジスト層などのマスク層を形成し、フローティングゲート電極３２をマスクとして、Ｎ型の不純物を導入することで形成される。ついで、Ｐ型の不純物領域３８の形成では、第１および第２領域１０Ａ，Ｂを覆うようにレジスト層などのマスク層を形成し、フローティングゲート電極３２をマスクとして、Ｐ型の不純物を導入することで形成される。

以上の工程により、第１の実施の形態にかかる不揮発性記憶装置を製造することができる。

次に、第２の実施の形態にかかる不揮発性記憶装置の製造方法について、第１の実施の形態と異なる製造工程について説明する。第２の実施の形態にかかる不揮発性記憶装置の製造方法では、分離絶縁層２０の形成工程が第１の実施の形態とは異なる。図５，６に参照されるように、第２の実施の形態の不揮発性記憶装置では、第３領域１０Ｃ中に、埋め込み絶縁層２２が設けられている。埋め込み絶縁層２２の形成は、分離絶縁層２０の形成と同一の工程で行われることができる。具体的には、第１の実施の形態にかかる不揮発性記憶装置の製造工程（１）において用いるマスク層Ｍ１のパターンを変更する。つまり、分離絶縁層２０が形成される領域の上方と、埋め込み絶縁層２２を形成する領域の上方とに開口を有するマスク層を用いて行えばよい。これにより、図５，６に参照されるように、第３領域１０Ｃに複数の埋め込み絶縁層２２が形成された不揮発性記憶装置を提供することができる。

また、第３の実施の形態にかかる不揮発性記憶装置の製造方法についても、第２の実施の形態にかかる不揮発性記憶装置の製造方法と同様で、マスク層Ｍ１のパターンを適宜変更することにより、図７，８に示すように、埋め込み絶縁層２４を形成することができる。

以上の工程により、本実施の形態にかかる不揮発性記憶装置を製造することができる。上述の工程からもわかるように、この一層ゲート型の不揮発性記憶装置は、ＣＭＯＳトランジスタの製造プロセスと同様の工程で製造することができる。そのため、安価なコストで製造することができ、また、他のＭＯＳトランジスタとの混載を図ることができるという利点がある。特に、他のＭＯＳトランジスタとの混載を図る場合には、次のような利点がある。絶縁層３０の膜厚は、混載されるＭＯＳトランジスタの特性により決定されることとなる。そのため、高耐圧化が図られたＭＯＳトランジスタと混載する場合には、絶縁層３０の膜厚は、不揮発性記憶装置の機能を果たすのに適した膜厚より大きいものとなることがある。そのような場合でも、本発明を適用することにより、部分的に絶縁層３０の膜厚が小さい不揮発性記憶装置を得ることができる。その結果、混載されるデバイスの影響を受けることなく、特性の良好な不揮発性記憶装置を提供することができる。

なお、本発明は、上述の実施の形態に限定されることなく、本発明の要旨の範囲内で変形することができる。たとえば、本実施の形態の不揮発性記憶装置では、一層ゲート型の不揮発性記憶装置のうち、とくに、フローティングゲート電極３２の直下に設けられた不純物領域４２がコントロールゲートの役割を果たす場合を例として説明したが、これに限定されることはない。一層ゲート型の不揮発性記憶装置の他の例としては、第１領域１０ＡにＮ型のウエルを設け、そのウエル全体がコントロールゲートの役割を果たす構造を有するものを挙げることができる。

また、本実施の形態の一層ゲート型の不揮発性記憶装置では、書き込みをＣＨＥにより行い、消去をＦＮトンネル電流により行う場合を例として説明している。しかし、これに限定されることなく、書き込みをＦＮトンネル電流で行なうこともでき、その場合には、第２領域１０Ｃの半導体層１０中に埋め込み絶縁層２２や島状の埋め込み絶縁層２４を設けてもよい。また、本実施の形態では、書き込みと消去とを異なるＭＯＳトランジスタで行う場合を例として説明している。しかし、これに限定されることなく、書き込みと消去を同一のＭＯＳトランジスタで行なう構造の不揮発性記憶装置に適用することもできる。

また、一層ゲート型の不揮発性記憶装置を例として説明したが、これに限定されることなる、ＦＮトンネル電流を用いて動作する不揮発性記憶装置であれば、適用することができる。この場合、絶縁層３０を局所的に薄膜化することで、絶縁層を全体的に薄膜化することによる耐性の劣化を抑制しつつ、動作特性の向上を図ることができる。

第１〜第３の実施の形態の不揮発性記憶装置を模式的に示す斜視図。 第１〜第３の実施の形態の不揮発性記憶装置のフローティングゲート電極と不純物領域の位置関係を示す平面図。 （Ａ）は、図２のＡ−Ａ線に沿った断面図であり、（Ｂ）は、図２のＢ−Ｂ線に沿った断面図であり、（Ｃ）は、図２のＣ−Ｃ線に沿った断面図。 （Ａ）は、図２のＤ−Ｄ線に沿った断面図であり、（Ｂ）は、（Ａ）中のＡ部を拡大して示す図である。 第２の実施の形態の不揮発性記憶装置の一部を模式的に示す断面図。 第２の実施の形態の不揮発性記憶装置の一部を模式的に示す断面図。 第３の実施の形態の不揮発性記憶装置の一部を模式的に示す断面図。 第３の実施の形態の不揮発性記憶装置の一部を模式的に示す断面図。 図１に示す不揮発性記憶装置の製造工程の一部を模式的に示す斜視図。 図１に示す不揮発性記憶装置の製造工程の一部を模式的に示す断面図。 図１に示す不揮発性記憶装置の製造工程の一部を模式的に示す断面図。 図１に示す不揮発性記憶装置の製造工程の一部を模式的に示す断面図。 図１に示す不揮発性記憶装置の製造工程の一部を模式的に示す断面図。 図１に示す不揮発性記憶装置の製造工程の一部を模式的に示す断面図。 図１に示す不揮発性記憶装置の製造工程の一部を模式的に示す斜視図。

符号の説明

１０ 半導体層、１０Ａ 第１領域、 １０Ｂ 第２領域、 １０Ｃ 第３領域 １２ Ｐ型のウエル、 １４ Ｎ型のウエル、 ２０ 分離絶縁層、２０ａ，２２ａ，２４ａ トレンチ、 ２２，２４ 埋め込み絶縁層、 ３０ 絶縁層、 ３２ フローティングゲート電極、 ３４，３６，３８，４２ 不純物領域、 Ｃ１００ 不揮発性記憶装置、 １００Ｂ Ｎチャネル型ＭＯＳトランジスタ、 １００Ｃ Ｐチャネル型ＭＯＳトランジスタ

Claims (9)

1. 半導体層と、
   前記半導体層に形成された第１のトレンチと、
   前記第１のトレンチに形成された第１の分離絶縁層と、
   前記第１の分離絶縁層により画定された第１の領域と、
   少なくとも前記第１の領域の前記半導体層の上方に設けられた絶縁層と、
   前記絶縁層の上方に設けられたフローティングゲート電極と、
   前記フローティングゲート電極に印加する電圧を制御するコントロールゲートと、を含み、
   前記第１の分離絶縁層と前記第１の領域の前記半導体層との境界部である第１の境界部分の上方に設けられた前記絶縁層の膜厚は、該第１の境界部分の上方以外に設けられている前記絶縁層の膜厚と比して小さい、不揮発性記憶装置。
2. 請求項１において、
   前記第１領域の形状が櫛状である、不揮発性記憶装置。
3. 請求項２において、
   前記櫛状の形状は、枝部を含み、
   前記枝部の上方に前記フローティングゲート電極が形成されている、不揮発性記憶装置。
4. 請求項３において、
   前記枝部は、複数設けられている、不揮発性記憶装置。
5. 請求項１〜４のいずれかにおいて、
   前記第１の領域の半導体層には、第２のトレンチと、該第２のトレンチに形成された埋め込み絶縁層と、が設けられ、
   前記第２のトレンチおよび前記埋め込み絶縁層は、前記フローティングゲート電極の下方に位置し、
   前記埋め込み絶縁層と前記第１の領域の前記半導体層との境界部である第２の境界部分の上方に設けられた前記絶縁層の膜厚は、該第２の境界部分以外の上方および前記第１の境界部分以外の上方に設けられている前記絶縁層の膜厚と比して小さい、不揮発性記憶装置。
6. 請求項５において、
   前記埋め込み絶縁層は、複数配置されている、不揮発性記憶装置。
7. 請求項５または６において、
   前記埋め込み絶縁層は、島状に配置されている、不揮発性記憶装置。
8. 請求項１〜７のいずれかにおいて、
   さらに、前記半導体層に形成された第２の分離絶縁層により画定された第２の領域と、
   前記第２の領域の前記半導体層に設けられた不純物領域と、を含み、
   前記不純物領域は前記コントロールゲートの役割を果たし、
   前記フローティングゲート電極は、前記第１の領域および前記第２の領域の前記半導体層の上方に亘って設けられている、不揮発性記憶装置。
9. 請求項１〜７のいずれかにおいて、
   前記コントロールゲートは、前記フローティングゲート電極の上に設けられている、不揮発性記憶装置。

Images