CN102376719B - Mtp器件的单元结构 - Google Patents

Mtp器件的单元结构 Download PDF

Info

Publication number
CN102376719B
CN102376719B CN201010251562.5A CN201010251562A CN102376719B CN 102376719 B CN102376719 B CN 102376719B CN 201010251562 A CN201010251562 A CN 201010251562A CN 102376719 B CN102376719 B CN 102376719B
Authority
CN
China
Prior art keywords
transistor
programming
electric capacity
trap
mtp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010251562.5A
Other languages
English (en)
Other versions
CN102376719A (zh
Inventor
胡晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010251562.5A priority Critical patent/CN102376719B/zh
Publication of CN102376719A publication Critical patent/CN102376719A/zh
Application granted granted Critical
Publication of CN102376719B publication Critical patent/CN102376719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种MTP器件的单元结构，包括选择晶体管、编程晶体管和擦除电容；所述选择晶体管和编程晶体管位于同一个n阱中；所述选择晶体管的源极作为漏端，选择晶体管的栅极作为选择端，选择晶体管的漏极与编程晶体管的源极相连接；所述编程晶体管的栅极延伸出去成为浮栅，该浮栅作为擦除电容的下极板，编程晶体管的漏极与所述n阱相连接作为编程端；擦除电容的上极板为金属，擦除电容的上极板作为擦除端。本发明可以显著缩小MTP器件的单元结构的版图面积，并显著提高擦除电压，从而提高擦除速度，减少误编程。

Description

MTP器件的单元结构
技术领域
本发明涉及一种NVM(Non Volatile Memory，非易失性存储器)，特别是涉及一种MTP(Multi-Time Programmable，可多次编程)的NVM器件。
背景技术
请参阅图1，这是一种现有的MTP器件的单元结构。其中包括选择晶体管10、编程晶体管20和擦除晶体管30，分别位于n阱14、n阱24、n阱34中。选择晶体管10的源极11作为漏端BL，选择晶体管10的栅极12作为选择端SG，选择晶体管10的漏极13与编程晶体管20的源极21相连接。编程晶体管20的栅极与擦除晶体管30的栅极为同一个浮栅(floatingpoly)22。编程晶体管20的漏极23、n阱14、n阱24三者相连接，并作为编程端WL。擦除晶体管30为NMOS，擦除晶体管30的源极31和漏极33连接在一起作为擦除端EG。
请参阅图2，作为一种替换方案，擦除晶体管30也可以是PMOS。此时，擦除晶体管30的源极31、漏极33、n阱34三者连接在一起作为擦除端EG。
请参阅图3，这是图1所示MTP器件单元结构的版图示意图。为节约面积，n阱14与n阱24通常为同一个n阱。n阱34为独立的一个n阱。选择晶体管10的源极11、漏极13；编程晶体管20的源极21、漏极23均为同一个p型有源区。擦除晶体管30的源极31、漏极33为同一个p型有源区。图中空白区域为p阱42，填充横线的区域为接触孔用于制造电极BL、SG、WL、EG。
请参阅图4，这是图3中A-A向剖视示意图。多晶硅浮栅22下方的两块空白区域分别是编程晶体管20的栅氧化层、擦除晶体管30的栅氧化层。n阱24位于两个场区43之间的的区域为p型有源区，对应于图2中的选择晶体管10的源极11、漏极13；编程晶体管20的源极21、漏极23四者共用的p型有源区。n阱34位于两个场区43之间的区域为p型有源区，对应于图2中的擦除晶体管30的源极31、漏极33两者共用的p型有源区。编程晶体管20所在的n阱24与擦除晶体管30所在的n阱34之间有场区43隔离。场区(field oxide layer)通常是以场氧隔离(LOCOS)工艺或浅槽隔离(STI)工艺制造的介质层，如二氧化硅等，用于隔离有源区。
由图3可以看出，无论图1还是图2所示的MTP器件的单元结构都至少需要两个n阱24和34。n阱24与n阱34之间的距离是关键尺寸c1。n阱34与相邻的另一个MTP器件单元结构中的n阱24(未图示)之间的距离是关键尺寸c2。
上述MTP器件单元结构的擦除方法可以采用FN(Fowler-Nordheimtunneling，福勒-诺德海姆隧穿)机制等。以FN机制进行擦除，是经由在擦除晶体管30中通过栅氧化层的福勒-诺德海姆隧穿来实现的。向擦除端EG施加擦除电压，同时维持编程端WL接地。通常擦除晶体管30比编程晶体管20小得多，由于编程晶体管20中大得多的电容，浮栅22电势被维持为接近地电压。因此，使得大部分电势通过擦除晶体管30的栅氧化层，从而导致福勒-诺德海姆隧穿。随后电子从浮栅22被移除，即完成了MTP器件的单元结构的存储数据的擦除。
在擦除晶体管30的栅氧化层厚度一定的前提下，该栅氧化层两端的电压差(一端为擦除电压，另一端为浮栅22的接近地电压)越大对应的隧穿场强也就越大，福勒-诺德海姆隧穿的隧穿电流也越大，擦除速度就越快。为了取得更快的擦除速度，希望擦除电压越大越好。但增大擦除电压很容易造成穿通(punch through)。为了避免穿通，需要增大n阱之间的间距(即增大关键尺寸c1和c2)，这又会增加MTP器件存储单元的面积。
发明内容
本发明所要解决的技术问题是提供一种MTP器件的单元结构，一方面有利于提高擦除电压，另一方面又能显著缩小MTP器件存储单元的面积。
为解决上述技术问题，本发明MTP器件的单元结构包括选择晶体管、编程晶体管和擦除电容；
所述选择晶体管和编程晶体管位于同一个n阱中；
所述选择晶体管的源极作为漏端，选择晶体管的栅极作为选择端，选择晶体管的漏极与编程晶体管的源极相连接；
所述编程晶体管的栅极延伸出去成为浮栅，该浮栅作为擦除电容的下极板，编程晶体管的漏极与所述n阱相连接作为编程端；
擦除电容的上极板为金属，擦除电容的上极板作为擦除端。
本发明MTP器件的单元结构仅有一个n阱，该n阱同时制造选择晶体管和编程晶体管。而将现有的擦除晶体管替换为擦除电容，从而略去了另一个n阱，因此可以显著缩小版图面积。新增加的擦除电容中以金属和浮栅分别作为擦除电容的上、下极板，可以显著提高擦除电压，从而提高擦除速度，减少误编程。
附图说明
图1是现有的一种MTP器件的单元结构的电路示意图；
图2是现有的另一种MTP器件的单元结构的电路示意图；
图3是图1对应的版图示意图；
图4是图1中A-A剖面示意图；
图5是本发明MTP器件的单元结构的电路示意图；
图6是图5对应的版图示意图；
图7是图6中A-A剖面示意图。
图中附图标记说明：
10为选择晶体管；11为选择晶体管的源极；12为选择晶体管的栅极；13为选择晶体管的漏极；14为选择晶体管所在n阱；20为编程晶体管；21为编程晶体管的源极；22为浮栅；23为编程晶体管的漏极；24为编程晶体管所在n阱；30为擦除晶体管；31为擦除晶体管的源极；33为擦除晶体管的漏极；34为擦除晶体管所在n阱；41为硅衬底；42为p阱；43为场区；50为擦除电容；51为金属上极板；52为介质；BL为漏端；SG为选择端；WL为编程端；EG为擦除端。
具体实施方式
请参阅图5，本发明MTP器件的单元结构包括选择晶体管10、编程晶体管20和擦除电容50。其中选择晶体管10和编程晶体管20位于同一个n阱24中。选择晶体管10的源极11作为漏端BL，选择晶体管10的栅极12作为选择端SG，选择晶体管10的漏极13与编程晶体管20的源极21相连接。编程晶体管20的栅极22向外延伸成为浮栅，该浮栅22作为擦除电容50的下极板。编程晶体管20的漏极23与n阱24相连接作为编程端WL。擦除电容50的上极板51为金属，擦除电容50的金属上极板51作为擦除端EG。
擦除电容50的金属上极板51例如为硅化钨(WSi)，厚度为1000～3000
Figure BSA00000226383200051
上极板51和下极板22之间具有介质52，该介质52例如为二氧化硅，厚度为200～300
Figure BSA00000226383200052
请参阅图6和图7，这是本发明MTP器件的单元结构的版图示意图和剖面示意图。其中只有一个n阱24。该n阱24与相邻的另一个MTP器件单元结构中的n阱24(未图示)之间的距离是关键尺寸c3。选择晶体管10的源极11、漏极13；编程晶体管20的源极21、漏极23均为同一个p型有源区。擦除电容50的下极板为编程晶体管20的栅极22延伸出来的浮栅，上极板为金属上极板51。图中空白区域为p阱42，填充横线的区域为接触孔用于制造电极BL、SG、WL、EG。
由图6可以看出，本发明MTP器件的单元结构利用新增加的擦除电容50取代了传统的擦除晶体管30，因此只需一个n阱24，这显然有助于缩小MTP器件的单元结构的版图面积。擦除电容50是一个由金属和多晶硅形成的电容。在进行擦除操作时，擦除端EG(即金属上极板51)接擦除电压。该擦除电压承受的部位为金属上极板51与多晶硅浮栅22之间的介质层52和编程晶体管20的栅氧化层。这样的改进在器件的应用上，与对比背景资料中的器件结构相比，存在明显优势：一、在与背景资料中的器件结构在相同的擦除电压下，为了防止N阱之间的穿通，仅需要c3一个n阱之间的间距要求，而背景资料中的结构需要c1和c2两个n阱之间的间距要求，简单看单这块面积就缩小了一半；二、在某些应用场合，为了提高器件的擦除速度与效率，需要提高擦除电压，这样势必需要拉大n阱之间的间距，本发明的结构显然可以在较低的面积损失下，实现这个过程。这便在有效降低了MTP器件的单元结构的面积的同时，提高了擦除速度及擦除效率，避免了擦除电压过低可能引发的误编程问题。

Claims (6)

1.一种MTP器件的单元结构，其特征是，包括选择晶体管、编程晶体管和擦除电容；
所述选择晶体管和编程晶体管位于同一个n阱中；
所述选择晶体管的源极作为漏端，选择晶体管的栅极作为选择端，选择晶体管的漏极与编程晶体管的源极相连接；
所述编程晶体管的栅极延伸出去成为浮栅，该浮栅作为擦除电容的下极板，编程晶体管的漏极与所述n阱相连接作为编程端；
擦除电容的上极板为金属，擦除电容的上极板作为擦除端。
2.根据权利要求1所述的MTP器件的单元结构，其特征是，所述擦除电容的上极板和下极板之间具有介质层。
3.根据权利要求2所述的MTP器件的单元结构，其特征是，所述擦除电容的金属上极板为硅化钨。
4.根据权利要求2所述的MTP器件的单元结构，其特征是，所述擦除电容的上极板和下极板之间的介质层为二氧化硅。
5.根据权利要求2所述的MTP器件的单元结构，其特征是，所述擦除电容的金属上极板的厚度为1000～3000
Figure FSA00000226383100011
6.根据权利要求2所述的MTP器件的单元结构，其特征是，述擦除电容的上极板和下极板之间的介质层的厚度为200～300
Figure FSA00000226383100012
CN201010251562.5A 2010-08-12 2010-08-12 Mtp器件的单元结构 Active CN102376719B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010251562.5A CN102376719B (zh) 2010-08-12 2010-08-12 Mtp器件的单元结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010251562.5A CN102376719B (zh) 2010-08-12 2010-08-12 Mtp器件的单元结构

Publications (2)

Publication Number Publication Date
CN102376719A CN102376719A (zh) 2012-03-14
CN102376719B true CN102376719B (zh) 2014-04-16

Family

ID=45795073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010251562.5A Active CN102376719B (zh) 2010-08-12 2010-08-12 Mtp器件的单元结构

Country Status (1)

Country Link
CN (1) CN102376719B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794246A (zh) * 2012-10-30 2014-05-14 上海华虹宏力半导体制造有限公司 Mtp存储单元
US8942034B2 (en) 2013-02-05 2015-01-27 Qualcomm Incorporated System and method of programming a memory cell
CN104112474B (zh) * 2014-07-21 2017-12-22 中国人民解放军国防科学技术大学 一种单多晶非易失存储器的存储单元
KR102298775B1 (ko) * 2015-01-21 2021-09-07 에스케이하이닉스 주식회사 싱글 폴리 비휘발성 메모리 소자 및 그 제조방법
CN105047222B (zh) * 2015-08-26 2017-10-27 苏州锋驰微电子有限公司 具有单层多晶的nvdram
US11282844B2 (en) * 2018-06-27 2022-03-22 Ememory Technology Inc. Erasable programmable non-volatile memory including two floating gate transistors with the same floating gate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075619A (zh) * 2005-09-13 2007-11-21 株式会社瑞萨科技 半导体器件
CN101373634A (zh) * 2007-08-20 2009-02-25 隆智半导体公司 Cmos兼容非易失性存储器单元结构、操作和阵列配置
JP2009088090A (ja) * 2007-09-28 2009-04-23 Renesas Technology Corp 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382658B2 (en) * 2006-01-26 2008-06-03 Mosys, Inc. Non-volatile memory embedded in a conventional logic process and methods for operating same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075619A (zh) * 2005-09-13 2007-11-21 株式会社瑞萨科技 半导体器件
CN101373634A (zh) * 2007-08-20 2009-02-25 隆智半导体公司 Cmos兼容非易失性存储器单元结构、操作和阵列配置
JP2009088090A (ja) * 2007-09-28 2009-04-23 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
CN102376719A (zh) 2012-03-14

Similar Documents

Publication Publication Date Title
CN101207136B (zh) 非易失性存储器装置及其操作方法
CN102376719B (zh) Mtp器件的单元结构
US11063772B2 (en) Multi-cell per bit nonvolatile memory unit
US9391083B2 (en) Nonvolatile memory structure
CN100435354C (zh) 半导体器件
CN100517721C (zh) 非挥发存储器及其制造方法
CN101517707B (zh) 非易失性存储器及形成非易失性存储器单元阵列的方法
CN101118910A (zh) 具有垂直沟道的非易失存储装置及其制造方法
CN101523559A (zh) 具有成形浮动栅极的非易失性存储器
CN101019215A (zh) 具有垂直凸出物的浮栅结构
JP2009224425A (ja) 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
US9455037B2 (en) EEPROM memory cell with low voltage read path and high voltage erase/write path
CN102315174A (zh) 含分离栅结构的sonos闪存存储器及其制作方法、操作方法
CN101512776B (zh) 可缩放电可擦除可编程存储器
CN101702327B (zh) 一种存储器阵列
US6720219B2 (en) Split gate flash memory and formation method thereof
JP2016012674A (ja) 半導体装置およびその製造方法
CN101145575A (zh) 非易失性存储单元及阵列
CN107978601B (zh) 单层多晶硅电子抹除式可复写只读存储器
CN100568508C (zh) 对称及自对准的非易失性存储器结构
US20070090453A1 (en) Non-volatile memory and manufacturing method and operating method thereof
CN102063938B (zh) Mtp器件的单元结构
JP2006019570A (ja) 不揮発性半導体記憶装置およびその製造方法
CN101128923A (zh) 用于闪存工艺的控制栅剖面
TWI236141B (en) P channel NAND flash memory and operating method of the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant