CN110649026B - 可编程可抹除的非易失性存储器 - Google Patents

可编程可抹除的非易失性存储器 Download PDF

Info

Publication number
CN110649026B
CN110649026B CN201910220380.2A CN201910220380A CN110649026B CN 110649026 B CN110649026 B CN 110649026B CN 201910220380 A CN201910220380 A CN 201910220380A CN 110649026 B CN110649026 B CN 110649026B
Authority
CN
China
Prior art keywords
floating gate
transistor
voltage
doped region
type well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910220380.2A
Other languages
English (en)
Other versions
CN110649026A (zh
Inventor
许家荣
孙文堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN110649026A publication Critical patent/CN110649026A/zh
Application granted granted Critical
Publication of CN110649026B publication Critical patent/CN110649026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G11C16/045—Floating gate memory cells with both P and N channel memory transistors, usually sharing a common floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/04—Nonvolatile memory cell provided with a separate control gate for erasing the cells, i.e. erase gate, independent of the normal read control gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开一种可编程可抹除的非易失性存储器，包括：第一选择晶体管、第一浮动栅晶体管、第二选择晶体管与第二浮动栅晶体管。第一选择晶体管的选择栅极与第一源/漏端接收分别接收第一选择栅极电压与第一源极线电压。第一浮动栅晶体管的第一源/漏端与连接至第一选择晶体管的第二源/漏端，第一浮动栅晶体管的第二源/漏端接收第一位线电压。第二选择晶体管的选择栅极与第一源/漏端分别接收第二选择栅极电压与第二源极线电压。第二浮动栅晶体管的第一源/漏端连接至第二选择晶体管的第二源/漏端，第二浮动栅晶体管的第二源/漏端接收一第二位线电压。

Description

可编程可抹除的非易失性存储器
技术领域
本发明涉及一种非易失性存储器(nonvolatile memory)，且特别涉及一种可编程可抹除的非易失性存储器。
背景技术
请参照图1A至图1D，其所绘示为已知可编程可抹除的非易失性存储器，其公开于美国专利US8941167。其中，图1A为非易失性存储器的俯视图；图1B为非易失性存储器的第一方向(a1a2方向)剖面图；图1C为非易失性存储器的第二方向(b1b2方向)剖面图；以及，图1D为非易失性存储器的等效电路图。
由图1A与图1B可知，已知非易失性存储器中包括二个串接的p型晶体管制作在一N型井区(NW)。在N型井区NW中包括三个p型掺杂区域31、32、33，在三个p型掺杂区域31、32、33之间的表面上方包括二个由多晶硅(polysilicon)所组成的栅极34、36。
第一p型晶体管作为选择晶体管，其选择栅极34连接至一选择栅极电压(VSG)，p型掺杂区域31连接至源极线电压(VSL)。再者，p型掺杂区域32可视为第一p型晶体管的p型掺杂区域与第二p型晶体管的p型掺杂区域相互连接。第二p型晶体管作为浮动栅晶体管，其上方包括一浮动栅极36，其p型掺杂区域33连接至位线电压(VBL)。而N型井区(NW)连接至一N型井区电压(VNW)。
由图1A与图1C可知，已知非易失性存储器中还包括一个n型晶体管，或者可说包括一浮动栅极36以及一个抹除栅区域(erase gate region)35所组合而成的元件。n型晶体管制作在一P型井区(PW)。在P型井区(PW)中包括一个n型掺杂区域38。换句话说，抹除栅区域35包括P型井区(PW)以及n型掺杂区域38。
如图1A所示，浮动栅极36向外延伸并相邻于抹除栅区域35。因此，浮动栅极36可视为n型晶体管的栅极，而n型掺杂区域38可视为n型源极掺杂区域与n型漏极掺杂区域相互连接。再者，n型掺杂区域38连接至抹除线电压(erase line voltage，VEL)。而P型井区(PW)连接至一P型井区电压(VPW)。再者，由图1C可知，抹除栅区域35与N型井区(NW)之间可以被隔离结构(isolating structure)39所区隔，此隔离结构39例如为浅沟槽隔离(shallow trenchisolation，STI)。
由图1D的等效电路可知，非易失性存储器包括一选择晶体管、一浮动栅晶体管与一n型晶体管。其中，选择晶体管与浮动栅晶体管皆为p型晶体管并制作在N型井区(NW)，且N型井区(NW)接收N型井区电压(VNW)。另外，n型晶体管制作在一P型井区(PW)，且P型井区(PW)接收P型井区电压(VPW)。
选择晶体管的选择栅极端接收选择栅极电压(VSG)，选择晶体管的第一源/漏端接收源极线电压(VSL)。浮动栅晶体管的第一源/漏端连接至选择晶体管的第二源/漏端，浮动栅晶体管的第二源/漏端接收位线电压(VBL)。n型晶体管的栅极端与浮动栅晶体管的浮动栅极相互连接，n型晶体管的第一源/漏端与n型晶体管的第二源/漏端相互连接并接收抹除线电压(erase line voltage，VEL)。
发明内容
本发明的目的提出一种全新结构的可编程可抹除的非易失性存储器。
本发明涉及一种可编程可抹除的非易失性存储器，包括：一第一选择晶体管，包括一选择栅极接收一第一选择栅极电压，一第一源/漏端接收一第一源极线电压以及一第二源/漏端；一第一浮动栅晶体管，包括一浮动栅极，一第一源/漏端连接至该第一选择晶体管的该第二源/漏端，以及一第二源/漏端接收一第一位线电压；一第二选择晶体管，包括一选择栅极接收一第二选择栅极电压，一第一源/漏端接收一第二源极线电压以及一第二源/漏端；一第二浮动栅晶体管，包括一浮动栅极，一第一源/漏端连接至该第二选择晶体管的该第二源/漏端，以及一第二源/漏端接收一第二位线电压；其中，该第一浮动栅晶体管的该浮动栅极与该第二浮动栅晶体管的该浮动栅极相互连接。
本发明涉及一种可编程可抹除的非易失性存储器，包括：一第一型井区；一第一掺杂区域、一第二掺杂区域与一第三掺杂区域形成在该第一型井区的表面，其中该第一掺杂区域接收一第一源极线电压，该第三掺杂区域接收一第一位线电压；一第一选择栅极形成在该第一掺杂区域与该第二掺杂区域之间的表面上方，且该第一选择栅极接收一第一选择栅极电压；一第一浮动栅极形成在该第二掺杂区域与该第三掺杂区域之间的表面上方；一第二型井区；一第四掺杂区域、一第五掺杂区域与一第六掺杂区域形成在该第二型井区的表面，其中该第四掺杂区域接收一第二源极线电压，该第六掺杂区域接收一第二位线电压；一第二选择栅极形成在该第四掺杂区域与该第五掺杂区域之间的表面上方，且该第二选择栅极接收一第二选择栅极电压；一第二浮动栅极形成在该第五掺杂区域与该第六掺杂区域之间的表面上方，且该第二浮动栅极与第一浮动栅极相互接触。
为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：
附图说明
图1A至图1D为已知可编程可抹除的非易失性存储器。
图2A与图2B为本发明第一实施例的可编程可抹除的非易失性存储器。
图3A至图3D为第一实施例非易失性存储器在负操作的偏压与运作示意图。
图4为第一实施例非易失性存储器在正操作的偏压示意图。
图5为本发明第二实施例的可编程可抹除的非易失性存储器。
图6A与图6B为本发明第三实施例的可编程可抹除的非易失性存储器。
图7A至第7D图为第三实施例非易失性存储器在负操作的偏压与运作示意图。
图8为第三实施例非易失性存储器在正操作的偏压示意图。
图9A与图9B为本发明第四实施例的可编程可抹除的非易失性存储器。
图10A至第10D图为第四实施例非易失性存储器在正操作的偏压与运作示意图。
【符号说明】
20、50、60、90：非易失性存储器
21、22、23、31、32、33：p型掺杂区域
25、26、27、38：n型掺杂区域
29、39：隔离结构
34、36：栅极
35：抹除栅区域
51：耦合层
具体实施方式
请参照图2A与图2B，其所绘示为本发明第一实施例的可编程可抹除的非易失性存储器。其中，图2A为非易失性存储器的俯视图。第2B为第一实施例非易失性存储器的等效电路图。
由图2A可知，非易失性存储器20中包括二个串接的p型晶体管制作在一N型井区(NW)以及二个串接的n型晶体管制作在一P型井区(PW)。其中，N型井区(NW)与P型井区(PW)之间由一隔离结构29所区隔，此隔离结构29可为例如为p型基板、n型基板或者深N型井区(DNW)。
在N型井区NW中包括三个p型掺杂区域21、22、23。再者，在p型掺杂区域21、22之间的表面上方形成由多晶硅(polysilicon)所组成的栅极SG1；在p型掺杂区域22、23之间的表面上方形成由多晶硅所组成的栅极FG1。其中，第一p型晶体管作为第一选择晶体管，其选择栅极SG1连接至第一选择栅极电压(VSG1)，p型掺杂区域21连接至第一源极线电压(VSL1)。再者，p型掺杂区域22可视为第一p型晶体管的p型掺杂区域与第二p型晶体管的p型掺杂区域相互连接。第二p型晶体管作为第一浮动栅晶体管，其上方包括一浮动栅极FG1，其p型第二掺杂区域23连接至第一位线电压(VBL1)。而N型井区(NW)连接至一N型井区电压(VNW)。
在P型井区PW中包括三个n型掺杂区域25、26、27，在三个n型掺杂区域25、26、27之间的表面上方包括二个由多晶硅(polysilicon)所组成的栅极SG2、FG2。其中，第一n型晶体管作为第二选择晶体管，其选择栅极SG2连接至第二选择栅极电压(VSG2)，n型掺杂区域25连接至第二源极线电压(VSL2)。再者，n掺杂区域26可视为第一n型晶体管的n型掺杂区域与第二n型晶体管的n型掺杂区域相互连接。第二n型晶体管作为第二浮动栅晶体管，其上方包括一浮动栅极FG2，其n型第二掺杂区域27连接至第二位线电压(VBL2)。而P型井区(PW)连接至一P型井区电压(VPW)。
根据本发明的实施例，第一浮动栅晶体管的浮动栅极FG1与第二浮动栅晶体管的浮动栅极FG2是由相同的多晶硅所组成，亦即第一浮动栅晶体管的浮动栅极FG1与第二浮动栅晶体管的浮动栅极FG2是相互连接。再者，第一浮动栅晶体管的沟道长度(channellength)L1小于第二浮动栅晶体管的沟道长度L2。另外，第一浮动栅晶体管的沟道宽度(channel width)w1小于第二浮动栅晶体管的沟道宽度w2。
由图2B的等效电路可知，非易失性存储器20包括一第一选择晶体管、一第二选择晶体管、一第一浮动栅晶体管与一第二浮动栅晶体管。亦即，由四个晶体管组成非易失性存储器20的一个存储器胞(memory cell)，而存储器胞连接至二条位线(bit line)，二条源极线(source line)，以及二条选择线(select line)。
再者，第一选择晶体管与第一浮动栅晶体管皆为p型晶体管并制作在N型井区(NW)，且N型井区(NW)接收N型井区电压(VNW)。另外，第二选择晶体管与第二浮动栅晶体管皆为n型晶体管并制作在一P型井区(PW)，且P型井区(PW)接收P型井区电压(VPW)。
第一选择晶体管的选择栅极端SG1接收第一选择栅极电压(VSG1)，第一选择晶体管的第一源/漏端接收第一源极线电压(VSL1)。第一浮动栅晶体管的第一源/漏端连接至第一选择晶体管的第二源/漏端，第一浮动栅晶体管的第二源/漏端接收第一位线电压(VBL1)。
第二选择晶体管的选择栅极端SG2接收第二选择栅极电压(VSG2)，第二选择晶体管的第一源/漏端接收第二源极线电压(VSL2)。第二浮动栅晶体管的第一源/漏端连接至第二选择晶体管的第二源/漏端，第二浮动栅晶体管的第二源/漏端接收第二位线电压(VBL2)。
以下详细介绍本发明非易失性存储器20的运作。
在非易失性存储器20在进行编程动作时，操作第一选择晶体管与第一浮动栅晶体管，使得热载子(hot carrier)，例如电子，由第一浮动栅晶体管的沟道区域(channelregion)注入(inject)浮动栅极FG1。
在非易失性存储器20在进行抹除动作时，第一浮动栅晶体管上浮动栅极FG1与N型井区(NW)之间的电压差很大，进而造成电子由第一浮动栅晶体管的浮动栅极FG1退出(eject)至N型井区(NW)。
非易失性存储器20在进行读取动作时，操作第二选择晶体管与第二浮动栅晶体管，使得第二浮动栅晶体管根据浮动栅极FG2上的电子数量来产生读取电流，并根据读取电流的大小来决定非易失性存储器20的存储状态。
请参照图3A至图3D，其所绘示为第一实施例非易失性存储器在负操作(negativeoperation)的偏压与运作示意图。其中，非易失性存储器20所接收的偏压电压中有负电压值时即称为负操作。
如图3A与图3B所示，编程动作可以分成二个时间区间。举例来说，编程动作需要50μs，初期的第一时间区间为20μs，后期的第二时间区间为30μs。
在编程动作的初期，第二选择栅极电压(VSG2)、第二源极线电压(VSL2)、第二位线电压(VBL2)与P型井区电压(VPW)皆为0V。再者，第一选择栅极电压(VSG1)为0V、第一源极线电压(VSL1)为5V、第一位线电压(VBL1)为-2V、N型井区电压(VNW)为5V。在此偏压下，大约0V会耦合(couple)至第一浮动栅晶体管的浮动栅极FG1，进而开启第一浮动栅晶体管。另外，由于第一选择晶体管开启，所以编程电流Ipgm流经第一浮动栅晶体管。因此，电子即由第一浮动栅晶体管的沟道区域注入浮动栅极FG1。
在编程动作的后期，第二选择栅极电压(VSG2)、第二源极线电压(VSL2)、第二位线电压(VBL2)提供一上升电压(ramp voltage)，例如0V直接上升至5V。另外，由于P型井区电压(VPW)为0V，约5V的电压会耦合至第二浮动栅晶体管的浮动栅极FG2。由于二个浮动栅极FG1、FG2相互连接，使得第一浮动栅晶体管的浮动栅极FG1也偶合约5V的电压，将造成更多电子注入第一浮动栅晶体管的浮动栅极FG1，可提高非易失性存储器20的编程效率。
另外，在其他的偏压实施例中，提供至第二选择栅极电压(VSG2)、第二源极线电压(VSL2)、第二位线电压(VBL2)的上升电压也可以由0V逐渐地(smoothly)上升至5V，或者是提供一个增量并逐次由0V上升至5V。
如图3A与图3C所示，在抹除动作时，第二选择栅极电压(VSG2)、第二源极线电压(VSL2)、第二位线电压(VBL2)与P型井区电压(VPW)皆为-7.5V。再者，第一选择栅极电压(VSG1)、第一源极线电压(VSL1)、第一位线电压(VBL1)与N型井区电压(VNW)皆为7.5V。因此，第一选择晶体管与第二选择晶体管关闭。
由于第二浮动栅晶体管的浮动栅极FG2可耦合(couple)出约-7.5V的电压。同时，由于第一位线电压(VBL1)与N型井区电压(VNW)皆为7.5V。因此，第一浮动栅晶体管的浮动栅极FG1与N型井区电压(VNW)之间有约15V的电压差(voltage difference)，将造成电子由第一浮动栅晶体管的浮动栅极FG1退出至N型井区(NW)。
如图3A与图3D所示，在读取动作时，第一选择栅极电压(VSG1)、第一源极线电压(VSL1)、第一位线电压(VBL1)与N型井区电压(VNW)为2.5V，使得第一选择晶体管关闭。再者，第二选择栅极电压(VSG2)为2.5V、第二源极线电压(VSL2)为0V、第二位线电压(VBL2)为2.5V、P型井区电压(VPW)为0V，使得第二选择晶体管开启且第二浮动栅晶体管产生读取电流Iread。
基本上，读取电流Iread的大小是由第二浮动栅晶体管的浮动栅极FG2中是否存储电子来决定。举例来说，第二浮动栅晶体管的浮动栅极FG2存储电子，则造成第二浮动栅晶体管为关闭状态，产生的读取电流Iread非常小约为0。反之，第二浮动栅晶体管的浮动栅极FG2未存储电子，则造成第二浮动栅晶体管为开启状态，产生较大的读取电流Iread。因此，在读取动作时，根据读取电流Iread的大小即可以决定非易失性存储器20的存储状态。
根据本发明的实施例，第一浮动栅晶体管的沟道长度(channel length)L1小于第二浮动栅晶体管的沟道长度L2。另外，第一浮动栅晶体管的沟道宽度(channel width)w1小于第二浮动栅晶体管的沟道宽度w2。因此，第一浮动栅晶体管具有较佳的编程效率，第二浮动栅晶体管会有较佳的读取效率。
另外，除了负操作之外，第一实施例非易失性存储器20也可以正操作(positiveoperation)。请参照图4，其所绘示为第一实施例非易失性存储器在正操作的偏压示意图。亦即，进行编程动作、抹除动作与读取动作时，非易失性存储器20所接收的偏压电压皆为大于等于0的电压值。再者，非易失性存储器20进行编程动作、抹除动作与读取动作时的运作类似于图3B至图3D，此处不再赘述。
当然，第一实施例的非易失性存储器20也可以稍微修改，用以提高编程动作、抹除动作以及读取动作的效率。请参照图5，其所绘示为本发明第二实施例的可编程可抹除的非易失性存储器。
相较于第一实施例的非易失性存储器20，第二实施例的非易失性存储器50中增加了一耦合层(couple layer)51以及一延伸部(extension part)sg2。其中，延伸部sg2是属于选择栅极SG2的延伸。另外，耦合层51可接收一耦合电压(coupling voltage，VCP)，例如耦合电压(VCP)等于第二选择栅极电压(VSG2)。
根据本发明的第二实施例，耦合层51形成在浮动栅极FG1与FG2附近。相同地，选择栅极SG2的延伸部sg2也位于浮动栅极FG1与FG2附近。另外，耦合层51并未接触于非易失性存储器50中的四个晶体管。举例来说，耦合层51可为多晶硅层或者金属层。当耦合层51为多晶硅层时，可直接制作在浮动栅极FG1与FG2的旁边；当耦合层51为金属层时，可制作在浮动栅极FG1与FG2的上方。在进行编程动作、抹除动作或者读取动作时，耦合层51的耦合电压VCP可以耦合至浮动栅极FG1、FG2用以提升效率。
请参照图6A与图6B，其所绘示为本发明第三实施例的可编程可抹除的非易失性存储器。其中，图6A为非易失性存储器的俯视图。图6B为第三实施例非易失性存储器的等效电路图。
相较于第一实施例，其差异在于非易失性存储器60中，第一选择晶体管与第二选择晶体管具有共同的选择栅极SG。亦即，第一选择晶体管的选择栅极与第二选择晶体管的选择栅极相互连接，并接收一选择栅极电压VSG。
当然，改变第一实施例的非易失性存储器20的连接关系也可以完成第三实施例的非易失性存储器60。举例来说，将第一实施例中，第一选择晶体管的选择栅极SG1与第二选择晶体管的选择栅极SG2相互连接。并且，设定第一选择栅极电压VSG1等于第二选择栅极电压VSG2。
请参照图7A至图7D，其所绘示为第三实施例非易失性存储器在负操作(negativeoperation)的偏压与运作示意图。
如图7与图7B所示，在编程动作的初期，选择栅极电压(VSG)、第二源极线电压(VSL2)、第二位线电压(VBL2)与P型井区电压(VPW)皆为0V，使得第二选择晶体管关闭(turnoff)。再者，第一源极线电压(VSL1)为5V、第一位线电压(VBL1)为-2V、N型井区电压(VNW)为5V。在此偏压下，大约0V会耦合(couple)至第一浮动栅晶体管的浮动栅极FG1，进而开启第一浮动栅晶体管。另外，由于第一选择晶体管开启，编程电流Ipgm流经第一浮动栅晶体管。因此，电子即由第一浮动栅晶体管的沟道区域注入浮动栅极FG1。
在编程动作的后期，第二源极线电压(VSL2)、第二位线电压(VBL2)提供上升电压(ramp voltage)，例如由0V直接上升至5V，使得第二浮动栅晶体管的浮动栅极FG2耦合(couple)出约5V的电压。由于二个浮动栅极FG1、FG2相互连接，使得第一浮动栅晶体管的浮动栅极FG1也偶合出约5V的电压，将造成更多电子注入第一浮动栅晶体管的浮动栅极FG1，可提高非易失性存储器60的编程效率。
另外，在其他的偏压实施例中，提供至第二源极线电压(VSL2)、第二位线电压(VBL2)的上升电压也可以由0V逐渐地(smoothly)上升至5V，或者是提供一个增量并逐次由0V上升至5V。
如图7A与图7C所示，在抹除动作时，选择栅极电压(VSG)为0V；第二源极线电压(VSL2)、第二位线电压(VBL2)与P型井区电压(VPW)皆为-7.5V。再者，第一源极线电压(VSL1)、第一位线电压(VBL1)与N型井区电压(VNW)皆为7.5V。因此，第一选择晶体管与第二选择晶体管关闭。
由于第二浮动栅晶体管的浮动栅极FG2可耦合(couple)出约-7.5V的电压。同时，由于第一位线电压(VBL1)与N型井区电压(VNW)皆为7.5V。因此，第一浮动栅晶体管的浮动栅极FG1与N型井区电压(VNW)之间有约15V的电压差，将造成电子由第一浮动栅晶体管的浮动栅极FG1退出至N型井区(NW)。
如图7A与第7D图所示，在读取动作时，选择栅极电压(VSG)、第一源极线电压(VSL1)、第一位线电压(VBL1)与N型井区电压(VNW)为2.5V，使得第一选择晶体管关闭。再者，第二源极线电压(VSL2)为0V、第二位线电压(VBL2)为2.5V、P型井区电压(VPW)为0V，使得第二选择晶体管开启且第二浮动栅晶体管产生读取电流Iread。
相同地，读取电流Iread的大小是由第二浮动栅晶体管的浮动栅极FG2中是否存储电子来决定。因此，在读取动作时，根据读取电流Iread的大小即可以决定非易失性存储器60的存储状态。
另外，除了负操作之外，第三实施例非易失性存储器60也可以正操作。请参照图8，其所绘示为第三实施例非易失性存储器在正操作的偏压示意图。再者，非易失性存储器60进行编程动作、抹除动作与读取动作时的运作类似于图7B至第7D图，此处不再赘述。
当然，第三实施例的非易失性存储器60也可以稍微修改，用以提高编程动作、抹除动作以及读取动作的效率。例如，在第三实施例可编程可抹除的非易失性存储器中增加一耦合层，并接收一耦合电压。
请参照图9A与图9B，其所绘示为本发明第四实施例的可编程可抹除的非易失性存储器。其中，图9A为非易失性存储器的俯视图。第9B为第四实施例非易失性存储器的等效电路图。
相较于第一实施例，其差异在于非易失性存储器90中的N型井区(NW)中再形成一n型重掺杂区(N+)相邻于浮动栅极FG1。如此，将使得浮动栅极FG1、FG2与n型重掺杂区(N+)之间形成一电容器。基本上，浮动栅极FG1、FG2与n型重掺杂区(N+)之间形成的电容器可以在抹除动作时形成电子的退出路径。如此，使得非易失性存储器90在编程动作、抹除动作以及读取动作时，电子会有各别的移动路径，并使得非易失性存储器90的可靠度有效地提升。
由于n型重掺杂区(N+)连接至N型井区(NW)，因此n型重掺杂区(N+)也接收N型井区电压(VNW)。如图9B所示，电容器的一端连接至浮动栅极FG1、FG2，电容器的另一端接收N型井区电压(VNW)。
请参照图10A至第10D图，其所绘示为第四实施例非易失性存储器在正操作的偏压与运作示意图。
如如图10A与图10B所示，在编程动作的初期，第二选择栅极电压(VSG2)、第二源极线电压(VSL2)、第二位线电压(VBL2)皆为3V。再者，第一选择栅极电压(VSG1)为3.5V、第一源极线电压(VSL1)为7V、第一位线电压(VBL1)为0V、N型井区电压(VNW)为7V与P型井区电压(VPW)为0V。在此偏压下，使得第一选择晶体管开启并产生一编程电流Ipgm流经第一浮动栅晶体管。因此，电子即由第一浮动栅晶体管的沟道区域注入浮动栅极FG1。
在编程动作的后期，第二选择栅极电压(VSG2)、第二源极线电压(VSL2)、第二位线电压(VBL2)提供一上升电压，例如由0V直接上升至6V，使得第二浮动栅晶体管的浮动栅极FG2耦合(couple)出约6V的电压。由于二个浮动栅极FG1、FG2相互连接，使得第一浮动栅晶体管的浮动栅极FG1也耦合出约6V的电压，将造成更多电子注入第一浮动栅晶体管的浮动栅极FG1，可提高非易失性存储器90的编程效率。
另外，在其他的偏压实施例中，提供至第二选择栅极电压(VSG2)、第二源极线电压(VSL2)、第二位线电压(VBL2)的上升电压也可以由0V逐渐地(smoothly)上升至6V，或者是提供一个增量并逐次由0V上升至6V。
如图10A与图10C所示，在抹除动作时，第二选择栅极电压(VSG2)、第二源极线电压(VSL2)、第二位线电压(VBL2)与P型井区电压(VPW)皆为0V。再者，第一选择栅极电压(VSG1)、第一源极线电压(VSL1)、第一位线电压(VBL1)皆为7.5V。N型井区电压(VNW)为15V。
由于第二浮动栅晶体管的浮动栅极FG2可耦合(couple)出约0V的电压。同时，n型重掺杂区(N+)接收15V的N型井区电压(VNW)。因此，第一浮动栅晶体管的浮动栅极FG1与n型重掺杂区(N+)之间有15V的电压差，将造成电子由第一浮动栅晶体管的浮动栅极FG1经由电容器退出至n型重掺杂区(N+)并进入N型井区(NW)。
如图10A与第10D图所示，在读取动作时，第一选择栅极电压(VSG1)、第一源极线电压(VSL1)、第一位线电压(VBL1)与N型井区电压(VNW)为2.5V。再者，第二选择栅极电压(VSG2)为2.5V、第二源极线电压(VSL2)为0V、第二位线电压(VBL2)为2.5V、P型井区电压(VPW)为0V，使得第二选择晶体管开启且第二浮动栅晶体管产生读取电流Iread。
基本上，读取电流Iread的大小是由第二浮动栅晶体管的浮动栅极FG2中是否存储电子来决定。因此，在读取动作时，根据读取电流Iread的大小即可以决定非易失性存储器90的存储状态。
相同地，第四实施例的非易失性存储器90也可以稍微修改，用以提高编程动作、抹除动作以及读取动作的效率。例如，在第四实施例可编程可抹除的非易失性存储器中增加一耦合层，并接收一耦合电压。
再者，在上述实施例中，是利用p型选择晶体管与p型浮动栅晶体管来进行编程动作以及抹除动作；并且利用n型选择晶体管与n型浮动栅晶体管来进行读取动作。当然本发明并不限定于此，在此领域的技术人员也可以利用利用n型选择晶体管与n型浮动栅晶体管来进行编程动作以及抹除动作；并且利用p型选择晶体管与p型浮动栅晶体管来进行读取动作。
由以上的说明可知，本发明提出一种可编程可抹除的非易失性存储器。利用正操作或者负操作可以对非易失性存储器进行编程动作、抹除动作，并且利用读取动作来决定非易失性存储器的存储状态。
综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为准。

Claims (21)

1.一种可编程可抹除的非易失性存储器，包括：
第一选择晶体管，包括：选择栅极接收第一选择栅极电压，第一源/漏端接收第一源极线电压以及第二源/漏端；
第一浮动栅晶体管，包括：浮动栅极，第一源/漏端连接至该第一选择晶体管的该第二源/漏端，以及第二源/漏端接收第一位线电压；
第二选择晶体管，包括：选择栅极接收第二选择栅极电压，第一源/漏端接收第二源极线电压以及第二源/漏端；
第二浮动栅晶体管，包括：浮动栅极，第一源/漏端连接至该第二选择晶体管的该第二源/漏端，以及第二源/漏端接收第二位线电压；
其中，该第一选择晶体管与该第一浮动栅晶体管制作在第一型井区；该第二选择晶体管与该第二浮动栅晶体管制作在第二型井区；且该第一浮动栅晶体管的该浮动栅极与该第二浮动栅晶体管的该浮动栅极相互连接。
2.如权利要求1所述的可编程可抹除的非易失性存储器，其中该第一选择晶体管与该第一浮动栅晶体管为n型晶体管，该第一型井区为P型井区接收P型井区电压；以及该第二选择晶体管与该第二浮动栅晶体管为p型晶体管，该第二型井区为N型井区接收N型井区电压。
3.如权利要求1所述的可编程可抹除的非易失性存储器，其中该第一选择晶体管与该第一浮动栅晶体管为p型晶体管，该第一型井区为N型井区接收N型井区电压；以及该第二选择晶体管与该第二浮动栅晶体管为n型晶体管，该第二型井区为P型井区接收P型井区电压。
4.如权利要求1所述的可编程可抹除的非易失性存储器，其中该第一浮动栅晶体管具有第一沟道长度；该第二浮动栅晶体管具有第二沟道长度；且该第一沟道长度小于该第二沟道长度。
5.如权利要求1所述的可编程可抹除的非易失性存储器，其中该第一浮动栅晶体管具有第一沟道宽度；该第二浮动栅晶体管具有第二沟道宽度；且该第一沟道宽度小于该第二沟道宽度。
6.如权利要求1所述的可编程可抹除的非易失性存储器，其中在编程动作时，多个电子由该第一浮动栅晶体管的沟道区域注入该第一浮动栅晶体管的该浮动栅极。
7.如权利要求1所述的可编程可抹除的非易失性存储器，其中在抹除动作时，多个电子由该第一浮动栅晶体管的该浮动栅极退出至该第一型井区。
8.如权利要求1所述的可编程可抹除的非易失性存储器，其中在读取动作时，该第二浮动栅晶体管产生读取电流。
9.如权利要求8所述的可编程可抹除的非易失性存储器，其中当该第二浮动栅晶体管的该浮动栅极存储多个电子时，该第二浮动栅晶体管产生第一读取电流；当该第二浮动栅晶体管的该浮动栅极未存储这些电子时，该第二浮动栅晶体管产生第二读取电流，且该第一读取电流异于该第二读取电流。
10.如权利要求1所述的可编程可抹除的非易失性存储器，其中该第一选择晶体管的该选择栅极与该第二选择晶体管的该选择栅极相互连接，且该第一选择栅极电压等于该第二选择栅极电压。
11.如权利要求1所述的可编程可抹除的非易失性存储器，还包括电容器，该电容器的第一端连接至该第一浮动栅晶体管的该浮动栅极；且该电容器的第二端接收特定电压。
12.如权利要求11所述的可编程可抹除的非易失性存储器，其中在抹除动作时，多个电子由该第一浮动栅晶体管的该浮动栅极经由该电容器退出至该第一型井区。
13.一种可编程可抹除的非易失性存储器，包括：
第一型井区；
第一掺杂区域、第二掺杂区域与第三掺杂区域形成在该第一型井区的表面，其中该第一掺杂区域接收第一源极线电压，该第三掺杂区域接收第一位线电压；
第一选择栅极形成在该第一掺杂区域与该第二掺杂区域之间的表面上方，且该第一选择栅极接收第一选择栅极电压；
第一浮动栅极形成在该第二掺杂区域与该第三掺杂区域之间的表面上方；
第二型井区；
第四掺杂区域、第五掺杂区域与第六掺杂区域形成在该第二型井区的表面，其中该第四掺杂区域接收第二源极线电压，该第六掺杂区域接收第二位线电压；
第二选择栅极形成在该第四掺杂区域与该第五掺杂区域之间的表面上方，且该第二选择栅极接收第二选择栅极电压；
第二浮动栅极形成在该第五掺杂区域与该第六掺杂区域之间的表面上方，且该第二浮动栅极与第一浮动栅极相互接触。
14.如权利要求13所述的可编程可抹除的非易失性存储器，其中该第一型井区为P型井区接收P型井区电压，该第二型井区为N型井区接收N型井区电压，该第一掺杂区域、该第二掺杂区域与该第三掺杂区域为n型掺杂区域；以及，该第四掺杂区域、该第五掺杂区域与该第六掺杂区域为p型掺杂区域。
15.如权利要求13所述的可编程可抹除的非易失性存储器，其中该第一型井区为N型井区接收N型井区电压，该第二型井区为P型井区接收P型井区电压，该第一掺杂区域、该第二掺杂区域与该第三掺杂区域为p型掺杂区域；以及，该第四掺杂区域、该第五掺杂区域与该第六掺杂区域为n型掺杂区域。
16.如权利要求13所述的可编程可抹除的非易失性存储器，其中该第一型井区、该第二掺杂区域、该第三掺杂区域与该第一浮动栅极形成第一浮动栅晶体管，且该第二型井区、该第五掺杂区域、该第六掺杂区域与该第二浮动栅极形成第二浮动栅晶体管。
17.如权利要求16所述的可编程可抹除的非易失性存储器，其中该第一浮动栅晶体管具有第一沟道长度；该第二浮动栅晶体管具有第二沟道长度；且该第一沟道长度小于该第二沟道长度。
18.如权利要求16所述的可编程可抹除的非易失性存储器，其中该第一浮动栅晶体管具有第一沟道宽度；该第二浮动栅晶体管具有第二沟道宽度；且该第一沟道宽度小于该第二沟道宽度。
19.如权利要求13所述的可编程可抹除的非易失性存储器，其中该第一选择栅极与该第二选择栅极相互连接，且该第一选择栅极电压等于该第二选择栅极电压。
20.如权利要求13所述的可编程可抹除的非易失性存储器，还包括第七掺杂区域形成在该第一型井区内，该第七掺杂区域相邻于该第一浮动栅极，且该第七掺杂区域为重掺杂区域。
21.如权利要求13所述的可编程可抹除的非易失性存储器，还包括耦合层，该耦合层为金属层，形成在该第一浮动栅极与该第二浮动栅极的上方。
CN201910220380.2A 2018-06-27 2019-03-22 可编程可抹除的非易失性存储器 Active CN110649026B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862690894P 2018-06-27 2018-06-27
US62/690,894 2018-06-27
US16/281,165 2019-02-21
US16/281,165 US11282844B2 (en) 2018-06-27 2019-02-21 Erasable programmable non-volatile memory including two floating gate transistors with the same floating gate

Publications (2)

Publication Number Publication Date
CN110649026A CN110649026A (zh) 2020-01-03
CN110649026B true CN110649026B (zh) 2021-09-14

Family

ID=69008293

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201910220380.2A Active CN110649026B (zh) 2018-06-27 2019-03-22 可编程可抹除的非易失性存储器
CN201910384579.9A Active CN110649029B (zh) 2018-06-27 2019-05-09 多次编程的非挥发性存储器
CN201910422754.9A Active CN110649102B (zh) 2018-06-27 2019-05-21 可编程可抹除的非挥发性存储器

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201910384579.9A Active CN110649029B (zh) 2018-06-27 2019-05-09 多次编程的非挥发性存储器
CN201910422754.9A Active CN110649102B (zh) 2018-06-27 2019-05-21 可编程可抹除的非挥发性存储器

Country Status (4)

Country Link
US (3) US11282844B2 (zh)
JP (1) JP6864205B2 (zh)
CN (3) CN110649026B (zh)
TW (3) TWI694450B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189356B2 (en) * 2020-02-27 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. One-time-programmable memory
US11139006B1 (en) * 2020-03-12 2021-10-05 Ememory Technology Inc. Self-biased sense amplification circuit
TWI804940B (zh) 2020-08-14 2023-06-11 力旺電子股份有限公司 電荷泵電路
TWI819457B (zh) * 2021-02-18 2023-10-21 力旺電子股份有限公司 多次編程非揮發性記憶體的記憶胞陣列

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456359A (zh) * 2013-09-03 2013-12-18 苏州宽温电子科技有限公司 基于串联晶体管型的改进的差分架构Nor flash存储单元

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1199828B (it) * 1986-12-22 1989-01-05 Sgs Microelettronica Spa Cella di memoria eeprom a singolo livello di polisilicio scrivibile e cancellabile bit a bit
US5078498A (en) * 1990-06-29 1992-01-07 Texas Instruments Incorporated Two-transistor programmable memory cell with a vertical floating gate transistor
US5280446A (en) * 1990-09-20 1994-01-18 Bright Microelectronics, Inc. Flash eprom memory circuit having source side programming
US5355007A (en) * 1990-11-23 1994-10-11 Texas Instruments Incorporated Devices for non-volatile memory, systems and methods
US5225700A (en) * 1991-06-28 1993-07-06 Texas Instruments Incorporated Circuit and method for forming a non-volatile memory cell
US5604700A (en) * 1995-07-28 1997-02-18 Motorola, Inc. Non-volatile memory cell having a single polysilicon gate
US6362504B1 (en) * 1995-11-22 2002-03-26 Philips Electronics North America Corporation Contoured nonvolatile memory cell
JPH10303400A (ja) * 1997-04-25 1998-11-13 Sharp Corp 不揮発性半導体記憶装置
US6114724A (en) * 1998-03-31 2000-09-05 Cypress Semiconductor Corporation Nonvolatile semiconductor memory cell with select gate
US6781881B2 (en) * 2002-12-19 2004-08-24 Taiwan Semiconductor Manufacturing Company Two-transistor flash cell for large endurance application
JP2006013333A (ja) * 2004-06-29 2006-01-12 Seiko Epson Corp 不揮発性記憶装置
US7209392B2 (en) 2004-07-20 2007-04-24 Ememory Technology Inc. Single poly non-volatile memory
US7151697B2 (en) * 2004-11-30 2006-12-19 Infineon Technologies Ag Non-volatile semiconductor memory
US20060220096A1 (en) 2005-03-30 2006-10-05 Impinj, Inc. Tunneling-enhanced floating gate semiconductor device
US7547944B2 (en) * 2006-03-30 2009-06-16 Catalyst Semiconductor, Inc. Scalable electrically eraseable and programmable memory (EEPROM) cell array
US20070247915A1 (en) 2006-04-21 2007-10-25 Intersil Americas Inc. Multiple time programmable (MTP) PMOS floating gate-based non-volatile memory device for a general-purpose CMOS technology with thick gate oxide
US7768059B2 (en) * 2006-06-26 2010-08-03 Ememory Technology Inc. Nonvolatile single-poly memory device
KR100744139B1 (ko) * 2006-06-28 2007-08-01 삼성전자주식회사 단일 게이트 구조를 가지는 ｅｅｐｒｏｍ 및 그 동작 방법
JP5178721B2 (ja) * 2006-08-16 2013-04-10 サンディスク テクノロジーズ インコーポレイテッド 成形されたフローティングゲートを持つ不揮発性メモリ
US8139408B2 (en) * 2006-09-05 2012-03-20 Semiconductor Components Industries, L.L.C. Scalable electrically eraseable and programmable memory
US7602029B2 (en) * 2006-09-07 2009-10-13 Alpha & Omega Semiconductor, Ltd. Configuration and method of manufacturing the one-time programmable (OTP) memory cells
US7598560B2 (en) * 2007-03-30 2009-10-06 Kavalieros Jack T Hetero-bimos injection process for non-volatile flash memory
JP2008300520A (ja) * 2007-05-30 2008-12-11 Ricoh Co Ltd 半導体装置
JP2009239161A (ja) * 2008-03-28 2009-10-15 Genusion Inc 不揮発性半導体記憶装置及びその使用方法
JP2011009454A (ja) * 2009-06-25 2011-01-13 Renesas Electronics Corp 半導体装置
CN102063938B (zh) * 2009-11-18 2014-05-21 上海华虹宏力半导体制造有限公司 Mtp器件的单元结构
US8634254B2 (en) 2010-03-25 2014-01-21 Aplus Flash Technology, Inc. Single-polycrystalline silicon electrically erasable and programmable memory device of varied gate oxide thickness, using PIP or MIM coupling capacitor for cell size reduction and simultaneous VPP and VNN for write voltage reduction
US8199578B2 (en) * 2010-06-03 2012-06-12 Ememory Technology Inc. Single polysilicon layer non-volatile memory and operating method thereof
US8355282B2 (en) * 2010-06-17 2013-01-15 Ememory Technology Inc. Logic-based multiple time programming memory cell
CN102376719B (zh) 2010-08-12 2014-04-16 上海华虹宏力半导体制造有限公司 Mtp器件的单元结构
US20120056257A1 (en) * 2010-09-02 2012-03-08 Mosys, Inc. Non-Volatile Memory System with Modified Memory Cells
US8941167B2 (en) 2012-03-08 2015-01-27 Ememory Technology Inc. Erasable programmable single-ploy nonvolatile memory
TWI521683B (zh) * 2013-05-13 2016-02-11 力旺電子股份有限公司 具可程式可抹除的單一多晶矽層非揮發性記憶體
TWI514590B (zh) * 2013-05-14 2015-12-21 Ememory Technology Inc 具可程式可抹除的單一多晶矽層非揮發性記憶體
US9236453B2 (en) * 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9508396B2 (en) * 2014-04-02 2016-11-29 Ememory Technology Inc. Array structure of single-ploy nonvolatile memory
CN104157307B (zh) * 2014-08-13 2017-09-29 芯成半导体（上海）有限公司 闪存及其读取方法
US9514820B2 (en) * 2014-11-19 2016-12-06 Stmicroelectronics (Rousset) Sas EEPROM architecture wherein each bit is formed by two serially connected cells
US9502426B1 (en) * 2015-07-06 2016-11-22 Ememory Technology Inc. One time programming non-volatile memory cell
US10115682B2 (en) 2016-04-13 2018-10-30 Ememory Technology Inc. Erasable programmable non-volatile memory
US9922986B2 (en) * 2016-05-16 2018-03-20 Globalfoundries Inc. Semiconductor structure including a plurality of pairs of nonvolatile memory cells and an edge cell and method for the formation thereof
JP6503395B2 (ja) * 2016-10-12 2019-04-17 イーメモリー テクノロジー インコーポレイテッド 静電放電回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103456359A (zh) * 2013-09-03 2013-12-18 苏州宽温电子科技有限公司 基于串联晶体管型的改进的差分架构Nor flash存储单元

Also Published As

Publication number Publication date
TWI697904B (zh) 2020-07-01
US20200006361A1 (en) 2020-01-02
CN110649102A (zh) 2020-01-03
TWI694450B (zh) 2020-05-21
CN110649029A (zh) 2020-01-03
JP6864205B2 (ja) 2021-04-28
TWI688078B (zh) 2020-03-11
CN110649026A (zh) 2020-01-03
TW202001913A (zh) 2020-01-01
JP2020004959A (ja) 2020-01-09
US20200006363A1 (en) 2020-01-02
CN110649102B (zh) 2024-01-19
US11164880B2 (en) 2021-11-02
TW202001912A (zh) 2020-01-01
CN110649029B (zh) 2022-01-25
US11282844B2 (en) 2022-03-22
TW202002244A (zh) 2020-01-01
US20200006508A1 (en) 2020-01-02

Similar Documents

Publication Publication Date Title
CN110649026B (zh) 可编程可抹除的非易失性存储器
TWI392090B (zh) 包含具有電荷累積層之記憶胞的半導體裝置
CN109841629B (zh) 每位多单元的非易失性存储器单元
US9042174B2 (en) Non-volatile memory cell
JP2008004913A (ja) 不揮発性メモリ素子の動作方法
US9659951B1 (en) Single poly nonvolatile memory cells, arrays thereof, and methods of operating the same
TW201842505A (zh) 單層多晶矽非揮發記憶胞的操作方法
EP3232442B1 (en) Erasable programmable non-volatile memory
TWI747608B (zh) 可編程可抹除的非揮發性記憶體
TW201338101A (zh) 具可程式可抹除的單一多晶矽層非揮發性記憶體
CN108695337B (zh) 可编程可抹除的非挥发性存储器
US8687424B2 (en) NAND flash memory of using common P-well and method of operating the same
CN111696607B (zh) 可编程可抹除的非易失性存储器
US7869279B1 (en) EEPROM memory device and method of programming memory cell having N erase pocket and program and access transistors
CN111326192B (zh) 具抹除抑制能力的多次编程存储单元及其存储单元阵列
CN114512489A (zh) 非挥发性存储器的存储单元
US8779520B2 (en) Erasable programmable single-ploy nonvolatile memory
US8975685B2 (en) N-channel multi-time programmable memory devices
TWI819457B (zh) 多次編程非揮發性記憶體的記憶胞陣列
US7978519B2 (en) Method of reading an NVM cell that utilizes a gated diode
TW201545281A (zh) 非揮發性記憶體單元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant