JP6692002B2 - 走査駆動回路および表示装置 - Google Patents

走査駆動回路および表示装置 Download PDF

Info

Publication number
JP6692002B2
JP6692002B2 JP2019516242A JP2019516242A JP6692002B2 JP 6692002 B2 JP6692002 B2 JP 6692002B2 JP 2019516242 A JP2019516242 A JP 2019516242A JP 2019516242 A JP2019516242 A JP 2019516242A JP 6692002 B2 JP6692002 B2 JP 6692002B2
Authority
JP
Japan
Prior art keywords
switch transistor
terminal
output terminal
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2019516242A
Other languages
English (en)
Other versions
JP2019537044A (ja
Inventor
文英 李
文英 李
書志 陳
書志 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2019537044A publication Critical patent/JP2019537044A/ja
Application granted granted Critical
Publication of JP6692002B2 publication Critical patent/JP6692002B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Description

本発明は、表示駆動分野に関し、特に走査駆動回路および表示装置に関する。
Ｇａｔｅ Ｄｒｉｖｅｒ Ｏｎ Ａｒｒａｙ、略称ＧＯＡは、すなわち従来の薄膜トランジスタ液晶表示器のアレイ基板上に走査駆動回路を製作し、走査線を順次走査する駆動方式を実現するものである。
従来の走査駆動回路は、複数のＧＯＡユニットを含み、各ＧＯＡユニットは、１段の走査線に対応して駆動する。具体的には、各ＧＯＡユニットは、プルアップ制御モジュールと、駆動モジュールと、プルダウンモジュールと、プルダウン維持モジュールとを含む。
従来のプルアップ制御モジュールは通常、単一のスイッチトランジスタからなり、走査駆動回路が高温状態で作動する場合、スイッチトランジスタの閾値電圧は、マイナス値に向かって移動するため、プルアップ制御モジュールのスイッチトランジスタは、漏電を発生しやすく、したがって、プルアップ制御モジュールの入力信号に変化が生じた場合、該入力信号の変化は、駆動モジュールの出力信号に対して極めて影響を引き起こしやすく、そのため、該走査駆動回路の信頼性に影響を及ぼす。
故に、走査駆動回路および表示装置を提供することによって、従来技術に存在する問題を解決する必要がある。
本発明の目的は、漏電現象が比較的軽微であり、かつ信頼性が高い走査駆動回路および表示装置を提供することによって、従来の走査駆動回路の漏電現象を発生しやすく、それによって走査駆動回路の信頼性に影響を及ぼすという技術的課題を解決することにある。
本発明の実施例は、カスケード走査線を駆動操作するための走査駆動回路を提供し、
前段の走査信号を受信し、前記前段の走査信号に基づいて対応する前記走査線の走査レベル信号を生成するためのプルアップ制御モジュールと、
前記走査レベル信号および自段のクロック信号に基づいて、対応する前記走査線の自段の走査信号をプルアップするための駆動モジュールと、
次段の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするためのプルダウンモジュールと、
対応する前記走査線の走査レベル信号のＬｏｗレベルを維持するためのプルダウン維持モジュールと、
プルダウンＬｏｗレベルを提供するための定電圧Ｌｏｗレベル源とを含む。
ここで、前記プルアップ制御モジュールは、第１のスイッチトランジスタと、第２のスイッチトランジスタと、第３のスイッチトランジスタとを含み、前記第１のスイッチトランジスタの入力端子に、前記前段の走査信号を入力し、前記第１のスイッチトランジスタの制御端子に、前記前段の走査信号を入力し、前記第１のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの入力端子と接続され、前記第２のスイッチトランジスタの制御端子に、前記前段の走査信号を入力し、前記第２のスイッチトランジスタの出力端子は、前記走査レベル信号を出力し、前記第３のスイッチトランジスタの入力端子は、定電圧Ｈｉｇｈレベル源と接続され、前記第３のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの入力端子と接続され、前記第３のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続される。
本発明に記載の走査駆動回路において、前記前段の走査信号は、前の４段の走査信号であり、前記次段の走査信号は、次の５段の走査信号である。
本発明に記載の走査駆動回路において、前記駆動モジュールは、第４のスイッチトランジスタと、第５のスイッチトランジスタとを含む。
前記第４のスイッチトランジスタの制御端子は、前記プルアップ制御モジュールの出力と接続され、前記第４のスイッチトランジスタの入力端子に、前記自段のクロック信号を入力し、前記第４のスイッチトランジスタの出力端子は、自段のカスケード信号を出力し、前記第５のスイッチトランジスタの制御端子は、前記プルアップ制御モジュールの出力と接続され、前記第５のスイッチトランジスタの入力端子に、前記自段のクロック信号を入力し、前記第５のスイッチトランジスタの出力端子は、自段の走査信号を出力する。
本発明に記載の走査駆動回路において、前記走査駆動回路は、前記走査線の自段の走査信号のＨｉｇｈレベルを生成するためのブートストラップキャパシタをさらに含む。
前記ブートストラップキャパシタの一端は、前記プルアップ制御モジュールの出力と接続され、前記ブートストラップキャパシタの他端は、前記第５のスイッチトランジスタの出力端子と接続される。
本発明に記載の走査駆動回路において、前記プルダウンモジュールは、第６のスイッチトランジスタと、第７のスイッチトランジスタとを含む。
前記第６のスイッチトランジスタの制御端子に、前記次段の走査信号を入力し、前記第６のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第６のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続される。
前記第７のスイッチトランジスタの制御端子に、前記次段の走査信号を入力し、前記第７のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第７のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続される。
本発明に記載の走査駆動回路において、前記プルダウン維持モジュールは、第８のスイッチトランジスタと、第９のスイッチトランジスタと、第１０のスイッチトランジスタと、第１１のスイッチトランジスタと、第１２のスイッチトランジスタと、第１３のスイッチトランジスタと、第１４のスイッチトランジスタと、第１５のスイッチトランジスタと、第１６のスイッチトランジスタと、第１７のスイッチトランジスタと、第１８のスイッチトランジスタと、第１９のスイッチトランジスタとを含む。
ここで、前記第８のスイッチトランジスタの制御端子は、第１の基準点と接続され、前記第８のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第８のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続される。
前記第９のスイッチトランジスタの制御端子は、前記第１の基準点と接続され、前記第９のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第９のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続される。
前記第１０のスイッチトランジスタの制御端子は、前記第１２のスイッチトランジスタの出力端子と接続され、前記第１０のスイッチトランジスタの入力端子に、第１の低周波電位信号を入力し、前記第１０のスイッチトランジスタの出力端子は、前記第１の基準点と接続される。
前記第１１のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１１のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１１のスイッチトランジスタの出力端子は、前記第１の基準点と接続される。
前記第１２のスイッチトランジスタの制御端子に、前記第１の低周波電位信号を入力し、前記第１２のスイッチトランジスタの入力端子に、前記第１の低周波電位信号を入力する。
前記第１３のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１３のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１３のスイッチトランジスタの出力端子は、前記第１０のスイッチトランジスタの制御端子と接続される。
前記第１４のスイッチトランジスタの制御端子は、第２の基準点と接続され、前記第１４のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１４のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続される。
前記第１５のスイッチトランジスタの制御端子は、前記第２の基準点と接続され、前記第１５のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１５のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続される。
前記第１６のスイッチトランジスタの制御端子は、前記第１８のスイッチトランジスタの出力端子と接続され、前記第１６のスイッチトランジスタの入力端子に、第２の低周波電位信号を入力し、前記第１６のスイッチトランジスタの出力端子は、前記第２の基準点と接続される。
前記第１７のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１７のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１７のスイッチトランジスタの出力端子は、前記第２の基準点と接続される。
前記第１８のスイッチトランジスタの制御端子に、前記第２の低周波電位信号を入力し、前記第１８のスイッチトランジスタの入力端子に、前記第２の低周波電位信号を入力する。
前記第１９のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１９のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１９のスイッチトランジスタの出力端子は、前記第１６のスイッチトランジスタの制御端子と接続される。
本発明に記載の走査駆動回路において、前記第１の低周波電位信号と前記第２の低周波電位信号とは、逆相信号である。
本発明実施例は、カスケード走査線を駆動操作するための走査駆動回路をさらに提供し、それは、
前段の走査信号を受信し、前記前段の走査信号に基づいて対応する前記走査線の走査レベル信号を生成するためのプルアップ制御モジュールと、
前記走査レベル信号および自段のクロック信号に基づいて、対応する前記走査線の自段の走査信号をプルアップするための駆動モジュールと、
次段の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするためのプルダウンモジュールと、
対応する前記走査線の走査レベル信号のＬｏｗレベルを維持するためのプルダウン維持モジュールと、
プルダウンＬｏｗレベルを提供するための定電圧Ｌｏｗレベル源とを含む。
ここで、前記プルアップ制御モジュールは、第１のスイッチトランジスタと、第２のスイッチトランジスタと、第３のスイッチトランジスタとを含み、前記第１のスイッチトランジスタの入力端子に、前記前段の走査信号を入力し、前記第１のスイッチトランジスタの制御端子に、前記前段の走査信号を入力し、前記第１のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの入力端子と接続され、前記第２のスイッチトランジスタの制御端子に、前記前段の走査信号を入力し、前記第２のスイッチトランジスタの出力端子は、前記走査レベル信号を出力し、前記第３のスイッチトランジスタの入力端子は、駆動モジュールの出力端子と接続され、前記第３のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの入力端子と接続され、前記第３のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続される。
本発明に記載の走査駆動回路において、前記前段の走査信号は、前の４段の走査信号であり、前記次段の走査信号は、次の５段の走査信号である。
本発明に記載の走査駆動回路において、前記駆動モジュールは、第４のスイッチトランジスタと、第５のスイッチトランジスタとを含む。
前記第４のスイッチトランジスタの制御端子は、前記プルアップ制御モジュールの出力と接続され、前記第４のスイッチトランジスタの入力端子に、前記自段のクロック信号を入力し、前記第４のスイッチトランジスタの出力端子は、自段のカスケード信号を出力し、前記第５のスイッチトランジスタの制御端子は、前記プルアップ制御モジュールの出力と接続され、前記第５のスイッチトランジスタの入力端子に、前記自段のクロック信号を入力し、前記第５のスイッチトランジスタの出力端子は、自段の走査信号を出力する。
本発明に記載の走査駆動回路において、前記走査駆動回路は、前記走査線の自段の走査信号のＨｉｇｈレベルを生成するためのブートストラップキャパシタをさらに含む。
前記ブートストラップキャパシタの一端は、前記プルアップ制御モジュールの出力と接続され、前記ブートストラップキャパシタの他端は、前記第５のスイッチトランジスタの出力端子と接続される。
本発明に記載の走査駆動回路において、前記プルダウンモジュールは、第６のスイッチトランジスタと、第７のスイッチトランジスタとを含む。
前記第６のスイッチトランジスタの制御端子に、前記次段の走査信号を入力し、前記第６のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第６のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続される。
前記第７のスイッチトランジスタの制御端子に、前記次段の走査信号を入力し、前記第７のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第７のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続される。
本発明に記載の走査駆動回路において、前記プルダウン維持モジュールは、第８のスイッチトランジスタと、第９のスイッチトランジスタと、第１０のスイッチトランジスタと、第１１のスイッチトランジスタと、第１２のスイッチトランジスタと、第１３のスイッチトランジスタと、第１４のスイッチトランジスタと、第１５のスイッチトランジスタと、第１６のスイッチトランジスタと、第１７のスイッチトランジスタと、第１８のスイッチトランジスタと、第１９のスイッチトランジスタとを含む。
ここで、前記第８のスイッチトランジスタの制御端子は、第１の基準点と接続され、前記第８のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第８のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続される。
前記第９のスイッチトランジスタの制御端子は、前記第１の基準点と接続され、前記第９のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第９のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続される。
前記第１０のスイッチトランジスタの制御端子は、前記第１２のスイッチトランジスタの出力端子と接続され、前記第１０のスイッチトランジスタの入力端子に、第１の低周波電位信号を入力し、前記第１０のスイッチトランジスタの出力端子は、前記第１の基準点と接続される。
前記第１１のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１１のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１１のスイッチトランジスタの出力端子は、前記第１の基準点と接続される。
前記第１２のスイッチトランジスタの制御端子に、前記第１の低周波電位信号を入力し、前記第１２のスイッチトランジスタの入力端子に、前記第１の低周波電位信号を入力する。
前記第１３のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１３のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１３のスイッチトランジスタの出力端子は、前記第１０のスイッチトランジスタの制御端子と接続される。
前記第１４のスイッチトランジスタの制御端子は、前記第２の基準点と接続され、前記第１４のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１４のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続される。
前記第１５のスイッチトランジスタの制御端子は、前記第２の基準点と接続され、前記第１５のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１５のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続される。
前記第１６のスイッチトランジスタの制御端子は、前記第１８のスイッチトランジスタの出力端子と接続され、前記第１６のスイッチトランジスタの入力端子に、第２の低周波電位信号を入力し、前記第１６のスイッチトランジスタの出力端子は、前記第２の基準点と接続される。
前記第１７のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１７のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１７のスイッチトランジスタの出力端子は、前記第２の基準点と接続される。
前記第１８のスイッチトランジスタの制御端子に、前記第２の低周波電位信号を入力し、前記第１８のスイッチトランジスタの入力端子に、前記第２の低周波電位信号を入力する。
前記第１９のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１９のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１９のスイッチトランジスタの出力端子は、前記第１６のスイッチトランジスタの制御端子と接続される。
本発明に記載の走査駆動回路において、前記第１の低周波電位信号と前記第２の低周波電位信号とは、逆相信号である。
本発明実施例は、表示装置をさらに提供し、それは、カスケード走査線を駆動操作するための走査駆動回路を含み、前記走査駆動回路は、
前段の走査信号を受信し、前記前段の走査信号に基づいて対応する前記走査線の走査レベル信号を生成するためのプルアップ制御モジュールと、
前記走査レベル信号および自段のクロック信号に基づいて、対応する前記走査線の自段の走査信号をプルアップするための駆動モジュールと、
次段の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするためのプルダウンモジュールと、
対応する前記走査線の走査レベル信号のＬｏｗレベルを維持するためのプルダウン維持モジュールと、
プルダウンＬｏｗレベルを提供するための定電圧Ｌｏｗレベル源とを含む。
ここで、前記プルアップ制御モジュールは、第１のスイッチトランジスタと、第２のスイッチトランジスタと、第３のスイッチトランジスタとを含み、前記第１のスイッチトランジスタの入力端子に、前記前段の走査信号を入力し、前記第１のスイッチトランジスタの制御端子に、前記前段の走査信号を入力し、前記第１のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの入力端子と接続され、前記第２のスイッチトランジスタの制御端子に、前記前段の走査信号を入力し、前記第２のスイッチトランジスタの出力端子は、前記走査レベル信号を出力し、前記第３のスイッチトランジスタの入力端子は、定電圧Ｈｉｇｈレベル源と接続され、前記第３のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの入力端子と接続され、前記第３のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続される。
本発明に記載の表示装置において、前記前段の走査信号は、前の４段の走査信号であり、前記次段の走査信号は、次の５段の走査信号である。
本発明に記載の表示装置において、前記駆動モジュールは、第４のスイッチトランジスタと、第５のスイッチトランジスタとを含む。
前記第４のスイッチトランジスタの制御端子は、前記プルアップ制御モジュールの出力と接続され、前記第４のスイッチトランジスタの入力端子に、前記自段のクロック信号を入力し、前記第４のスイッチトランジスタの出力端子は、自段のカスケード信号を出力し、前記第５のスイッチトランジスタの制御端子は、前記プルアップ制御モジュールの出力と接続され、前記第５のスイッチトランジスタの入力端子に、前記自段のクロック信号を入力し、前記第５のスイッチトランジスタの出力端子は、自段の走査信号を出力する。
本発明に記載の表示装置において、前記走査駆動回路は、前記走査線の自段の走査信号のＨｉｇｈレベルを生成するためのブートストラップキャパシタをさらに含む。
前記ブートストラップキャパシタの一端は、前記プルアップ制御モジュールの出力と接続され、前記ブートストラップキャパシタの他端は、前記第５のスイッチトランジスタの出力端子と接続される。
本発明に記載の表示装置において、前記プルダウンモジュールは、第６のスイッチトランジスタと、第７のスイッチトランジスタとを含む。
前記第６のスイッチトランジスタの制御端子に、前記次段の走査信号を入力し、前記第６のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第６のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続される。
前記第７のスイッチトランジスタの制御端子に、前記次段の走査信号を入力し、前記第７のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第７のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続される。
本発明に記載の表示装置において、前記プルダウン維持モジュールは、第８のスイッチトランジスタと、第９のスイッチトランジスタと、第１０のスイッチトランジスタと、第１１のスイッチトランジスタと、第１２のスイッチトランジスタと、第１３のスイッチトランジスタと、第１４のスイッチトランジスタと、第１５のスイッチトランジスタと、第１６のスイッチトランジスタと、第１７のスイッチトランジスタと、第１８のスイッチトランジスタと、第１９のスイッチトランジスタとを含む。
ここで、前記第８のスイッチトランジスタの制御端子は、第１の基準点と接続され、前記第８のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第８のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続される。
前記第９のスイッチトランジスタの制御端子は、前記第１の基準点と接続され、前記第９のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第９のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続される。
前記第１０のスイッチトランジスタの制御端子は、前記第１２のスイッチトランジスタの出力端子と接続され、前記第１０のスイッチトランジスタの入力端子に、第１の低周波電位信号を入力し、前記第１０のスイッチトランジスタの出力端子は、前記第１の基準点と接続される。
前記第１１のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１１のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１１のスイッチトランジスタの出力端子は、前記第１の基準点と接続される。
前記第１２のスイッチトランジスタの制御端子に、前記第１の低周波電位信号を入力し、前記第１２のスイッチトランジスタの入力端子に、前記第１の低周波電位信号を入力する。
前記第１３のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１３のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１３のスイッチトランジスタの出力端子は、前記第１０のスイッチトランジスタの制御端子と接続される。
前記第１４のスイッチトランジスタの制御端子は、第２の基準点と接続され、前記第１４のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１４のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続される。
前記第１５のスイッチトランジスタの制御端子は、前記第２の基準点と接続され、前記第１５のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１５のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続される。
前記第１６のスイッチトランジスタの制御端子は、前記第１８のスイッチトランジスタの出力端子と接続され、前記第１６のスイッチトランジスタの入力端子に、第２の低周波電位信号を入力し、前記第１６のスイッチトランジスタの出力端子は、前記第２の基準点と接続される。
前記第１７のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１７のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１７のスイッチトランジスタの出力端子は、前記第２の基準点と接続される。
前記第１８のスイッチトランジスタの制御端子に、前記第２の低周波電位信号を入力し、前記第１８のスイッチトランジスタの入力端子に、前記第２の低周波電位信号を入力する。
前記第１９のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１９のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１９のスイッチトランジスタの出力端子は、前記第１６のスイッチトランジスタの制御端子と接続される。
従来の走査駆動回路および表示装置と比べて、本発明の走査駆動回路および表示装置は、複数のスイッチトランジスタを有するプルアップ制御モジュールを設置することによって、しっかりと漏電現象の発生を防ぎ、走査駆動回路の信頼性を高めることができ、従来の走査駆動回路の漏電現象が発生しやすく、それによって走査駆動回路の信頼性に影響を及ぼすという技術的課題を解決した。
本発明の上記内容をより明確にわかりやすくするため、以下では特に好適実施例を挙げ、添付の図面を組み合わせて、以下のように詳細に説明する。
図１は、本発明の走査駆動回路の第１の好適実施例の構造概略図である。 図２は、本発明の走査駆動回路の第１の好適実施例の信号波形図である。 図３は、本発明の走査駆動回路の第２の好適実施例の構造概略図である。
以下の各実施例の説明は、添付した図面を参照しながら、本発明を実施するために用いることができる特定の実施例を例示するためのものである。本発明で述べる方向用語、例えば「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」、「側面」などは、添付図面の方向を参照するものにすぎない。このため、使用する方向用語は、本発明を説明および理解するためのものであり、本発明を制限するためのものではない。
図中、構造が類似する単位は、同一記号によって表した。
図１および図２を参照されたい。図１は、本発明の走査駆動回路の第１の好適実施例の構造概略図である。図２は、本発明の走査駆動回路の第１の好適実施例の信号波形図である。本好適実施例の走査駆動回路は、カスケード走査線を駆動操作するために用いられ、本好適実施例の走査駆動回路１０は、プルアップ制御モジュール１１と、駆動モジュール１２と、プルダウンモジュール１３と、プルダウン維持モジュール１４と、定電圧Ｌｏｗレベル源ＶＳＳと、ブートストラップキャパシタＣｂとを含む。
プルアップ制御モジュール１１は、前段の走査信号を受信し、前段の走査信号に基づいて対応する走査線の走査レベル信号Ｑ（ｎ）を生成するために用いられる。駆動モジュール１２は、走査レベル信号Ｑ（ｎ）および自段のクロック信号ＣＫ（ｎ）に基づいて、対応する走査線の自段の走査信号Ｇ（ｎ）をプルアップするために用いられる。プルダウンモジュール１３は、次段の走査信号に基づいて、対応する走査線の走査レベル信号Ｑ（ｎ）をプルダウンするために用いられる。プルダウン維持モジュール１４は、対応する走査線の走査レベル信号Ｑ（ｎ）のＬｏｗレベルを維持するために用いられる。定電圧Ｌｏｗレベル源ＶＳＳは、プルダウンＬｏｗレベルを提供するために用いられる。ブートストラップキャパシタＣｂは、走査線の自段の走査信号Ｇ（ｎ）のＨｉｇｈレベルを生成するために用いられる。
ここで、プルアップ制御モジュール１１は、第１のスイッチトランジスタＴ１と、第２のスイッチトランジスタＴ２と、第３のスイッチトランジスタＴ３とを含む。第１のスイッチトランジスタＴ１の入力端子に、前の４段の走査信号Ｇ（ｎ−４）を入力し、第１のスイッチトランジスタＴ１の制御端子に、前の４段の走査信号Ｇ（ｎ−４）を入力し、第１のスイッチトランジスタＴ１の出力端子は、第２のスイッチトランジスタＴ２の入力端子と接続され、第２のスイッチトランジスタＴ２の制御端子に、前の４段の走査信号Ｇ（ｎ−４）を入力し、第２のスイッチトランジスタＴ２の出力端子は、走査レベル信号Ｑ（ｎ）を出力し、第３のスイッチトランジスタＴ３の入力端子は、定電圧Ｈｉｇｈレベル源ＶＧＨと接続され、第３のスイッチトランジスタＴ３の出力端子は、第２のスイッチトランジスタＴ２の入力端子と接続され、第３のスイッチトランジスタＴ３の制御端子は、第２のスイッチトランジスタＴ２の出力端子と接続される。
駆動モジュール１２は、第４のスイッチトランジスタＴ４と、第５のスイッチトランジスタＴ５とを含む。第４のスイッチトランジスタＴ４の制御端子は、プルアップ制御モジュール１１の出力と接続され、第４のスイッチトランジスタＴ４の入力端子に、自段のクロック信号ＣＫ（ｎ）を入力し、第４のスイッチトランジスタＴ４の出力端子は、自段のカスケード信号ＳＴ（ｎ）を出力し、第５のスイッチトランジスタＴ５の制御端子は、プルアップ制御モジュール１１の出力と接続され、第５のスイッチトランジスタＴ５の入力端子に、自段のクロック信号ＣＫ（ｎ）を入力し、第５のスイッチトランジスタＴ５の出力端子は、自段の走査信号Ｇ（ｎ）を出力する。
ブートストラップキャパシタＣｂの一端は、プルアップ制御モジュール１１の出力と接続され、ブートストラップキャパシタＣｂの他端は、第５のスイッチトランジスタＴ５の出力端子と接続される。
プルダウンモジュール１３は、第６のスイッチトランジスタＴ６と、第７のスイッチトランジスタＴ７とを含む。第６のスイッチトランジスタＴ６の制御端子に、次の５段の走査信号Ｇ（ｎ＋５）を入力し、第６のスイッチトランジスタＴ６の入力端子は、定電圧Ｌｏｗレベル源ＶＳＳと接続され、第６のスイッチトランジスタＴ６の出力端子は、第２のスイッチトランジスタＴ２の出力端子と接続され、第７のスイッチトランジスタＴ７の制御端子に、次の５段の走査信号Ｇ（ｎ＋５）を入力し、第７のスイッチトランジスタＴ７の入力端子は、定電圧Ｌｏｗレベル源ＶＳＳと接続され、第７のスイッチトランジスタＴ７の出力端子は、駆動モジュール１２の出力端子と接続される。
プルダウン維持モジュール１４は、第８のスイッチトランジスタＴ８と、第９のスイッチトランジスタＴ９と、第１０のスイッチトランジスタＴ１０と、第１１のスイッチトランジスタＴ１１と、第１２のスイッチトランジスタＴ１２と、第１３のスイッチトランジスタＴ１３と、第１４のスイッチトランジスタＴ１４と、第１５のスイッチトランジスタＴ１５と、第１６のスイッチトランジスタＴ１６と、第１７のスイッチトランジスタＴ１７と、第１８のスイッチトランジスタＴ１８と、第１９のスイッチトランジスタＴ１９とを含む。
第８のスイッチトランジスタＴ８の制御端子は、第１の基準点Ｐ（ｎ）と接続され、第８のスイッチトランジスタＴ８の入力端子は、定電圧Ｌｏｗレベル源ＶＳＳと接続され、第８のスイッチトランジスタＴ８の出力端子は、第２のスイッチトランジスタＴ２の出力端子と接続される。
第９のスイッチトランジスタＴ９の制御端子は、第１の基準点Ｐ（ｎ）と接続され、第９のスイッチトランジスタＴ９の入力端子は、定電圧Ｌｏｗレベル源ＶＳＳと接続され、第９のスイッチトランジスタＴ９の出力端子は、駆動モジュール１２の出力端子と接続される。
第１０のスイッチトランジスタＴ１０の制御端子は、第１２のスイッチトランジスタＴ１２の出力端子と接続され、第１０のスイッチトランジスタＴ１０の入力端子に、第１の低周波電位信号ＬＣ１を入力し、第１０のスイッチトランジスタＴ１０の出力端子は、第１の基準点Ｐ（ｎ）と接続される。
第１１のスイッチトランジスタＴ１１の制御端子は、第２のスイッチトランジスタＴ２の出力端子と接続され、第１１のスイッチトランジスタＴ１１の入力端子は、定電圧Ｌｏｗレベル源ＶＳＳと接続され、第１１のスイッチトランジスタＴ１１の出力端子は、第１の基準点Ｐ（ｎ）と接続される。
第１２のスイッチトランジスタＴ１２の制御端子に、第１の低周波電位信号ＬＣ１を入力し、第１２のスイッチトランジスタＴ１２の入力端子に、第１の低周波電位信号ＬＣ１を入力する。
第１３のスイッチトランジスタＴ１３の制御端子は、第２のスイッチトランジスタＴ２の出力端子と接続され、第１３のスイッチトランジスタＴ１３の入力端子は、定電圧Ｌｏｗレベル源ＶＳＳと接続され、第１３のスイッチトランジスタＴ１３の出力端子は、第１０のスイッチトランジスタＴ１０の制御端子と接続される。
第１４のスイッチトランジスタＴ１４の制御端子は、第２の基準点Ｋ（ｎ）と接続され、第１４のスイッチトランジスタＴ１４の入力端子は、定電圧Ｌｏｗレベル源ＶＳＳと接続され、第１４のスイッチトランジスタＴ１４の出力端子は、第２のスイッチトランジスタＴ２の出力端子と接続される。
第１５のスイッチトランジスタＴ１５の制御端子は、第２の基準点Ｋ（ｎ）と接続され、第１５のスイッチトランジスタＴ１５の入力端子は、定電圧Ｌｏｗレベル源ＶＳＳと接続され、第１５のスイッチトランジスタＴ１５の出力端子は、駆動モジュール１２の出力端子と接続される。
第１６のスイッチトランジスタＴ１６の制御端子は、第１８のスイッチトランジスタＴ１８の出力端子と接続され、第１６のスイッチトランジスタＴ１６の入力端子に、第２の低周波電位信号ＬＣ２を入力し、第１６のスイッチトランジスタＴ１６の出力端子は、第２の基準点Ｋ（ｎ）と接続される。
第１７のスイッチトランジスタＴ１７の制御端子は、第２のスイッチトランジスタＴ２の出力端子と接続され、第１７のスイッチトランジスタＴ１７の入力端子は、定電圧Ｌｏｗレベル源ＶＳＳと接続され、第１７のスイッチトランジスタＴ１７の出力端子は、第２の基準点Ｋ（ｎ）と接続される。
第１８のスイッチトランジスタＴ１８の制御端子に、第２の低周波電位信号ＬＣ２を入力し、第１８のスイッチトランジスタＴ１８の入力端子に、第２の低周波電位信号ＬＣ２を入力する。
第１９のスイッチトランジスタＴ１９の制御端子は、第２のスイッチトランジスタＴ２の出力端子と接続され、第１９のスイッチトランジスタＴ１９の入力端子は、定電圧Ｌｏｗレベル源ＶＳＳと接続され、第１９のスイッチトランジスタＴ１９の出力端子は、第１６のスイッチトランジスタＴ１６の制御端子と接続される。
ここで、第１の低周波電位信号ＬＣ１と第２の低周波電位信号ＬＣ２とは、逆相信号である。
図１および図２を参照されたい。本好適実施例の走査駆動回路１０を使用する場合、前の４段の走査信号Ｇ（ｎ−４）がＨｉｇｈレベルであるときは、第１のスイッチトランジスタＴ１と第２のスイッチトランジスタＴ２とは導通し、前の４段の走査信号Ｇ（ｎ−４）は、第１のスイッチトランジスタＴ１および第２のスイッチトランジスタＴ２によってブートストラップキャパシタＣｂを充電し、走査レベル信号Ｑ（ｎ）をより高いレベルまで上昇させる。その後、前の４段の走査信号Ｇ（ｎ−４）はＬｏｗレベルになり、第１のスイッチトランジスタＴ１と第２のスイッチトランジスタＴ２とは遮断され、走査レベル信号Ｑ（ｎ）は、ブートストラップキャパシタＣｂによってより高いレベルに維持されると同時に、第３のスイッチトランジスタＴ３は、走査レベル信号Ｑ（ｎ）のＨｉｇｈレベルの作用によって導通され、定電圧Ｈｉｇｈレベル源ＶＧＨは、第３のスイッチトランジスタＴ３によって第２のスイッチトランジスタＴ２の入力端に接続され、それによって第２のスイッチトランジスタＴ２の入力端子と出力端子との間の電圧差は小さくなり、前の４段の走査信号Ｇ（ｎ−４）の電圧が変化することによる第２のスイッチトランジスタＴ２の漏電現象の発生を防ぎ、それによって走査駆動回路１０の信頼性を高める。
その後、自段のクロック信号ＣＫ（ｎ）はＨｉｇｈレベルになり、クロック信号ＣＫ（ｎ）は、第５のスイッチトランジスタＴ５によって引き続きブートストラップキャパシタＣｂを充電し、走査レベル信号Ｑ（ｎ）をより高いレベルに到達させ、自段の走査信号Ｇ（Ｎ）もＨｉｇｈレベルになる。
このとき、第４のスイッチトランジスタＴ４と第５のスイッチトランジスタＴ５とは導通し、第５のスイッチトランジスタＴ５の出力端子は、自段の走査信号Ｇ（ｎ）を出力し、第４のスイッチトランジスタＴ４の出力端子は、自段のカスケード信号ＳＴ（ｎ）を出力する。
それと同時に、第１１のスイッチトランジスタＴ１１、第１３のスイッチトランジスタＴ１３、第１７のスイッチトランジスタＴ１７および第１９のスイッチトランジスタＴ１９は、走査レベル信号Ｑ（ｎ）のＨｉｇｈレベルの作用によって導通し、第１の基準点Ｐ（ｎ）および第２の基準点Ｋ（ｎ）は、定電圧Ｌｏｗレベル源ＶＳＳの制御によって、Ｌｏｗレベルを保持し、それによって第８のスイッチトランジスタＴ８、第９のスイッチトランジスタＴ９、第１４のスイッチトランジスタＴ１４および第１５のスイッチトランジスタＴ１５は、遮断状態を保持し、それによって走査制御信号Ｑ（ｎ）のＨｉｇｈレベルを保証する。
次の５段の走査信号Ｇ（ｎ＋５）がＨｉｇｈレベルになった場合、第６のスイッチトランジスタＴ６と第７のスイッチトランジスタＴ７とは導通し、走査制御信号Ｑ（ｎ）は、定電圧Ｌｏｗレベル源ＶＳＳによってＬｏｗレベルにプルされ、このとき、第１１のスイッチトランジスタＴ１１、第１３のスイッチトランジスタＴ１３、第１７のスイッチトランジスタＴ１７および第１９のスイッチトランジスタＴ１９は遮断される。プルダウン維持モジュール１４は、第１の低周波電位信号ＬＣ１および第２の低周波電位信号ＬＣ２の作用によって、走査制御信号Ｑ（ｎ）のＬｏｗレベルを維持する。
第１の低周波電位信号ＬＣ１がＨｉｇｈレベルであり、第２の低周波電位信号ＬＣ２がＬｏｗレベルである場合、第１２のスイッチトランジスタＴ１２と第１０のスイッチトランジスタＴ１０とは導通し、第１の基準点Ｐ（ｎ）は、第１０のスイッチトランジスタＴ１０によってＨｉｇｈレベルにプルされ、こうして第８のスイッチトランジスタＴ８と第９のスイッチトランジスタＴ９とは導通し、走査制御信号Ｑ（ｎ）は、第８のスイッチトランジスタＴ８を介して定電圧Ｌｏｗレベル源ＶＳＳと接続され、それによって走査制御信号Ｑ（ｎ）のＬｏｗレベルを保持し、自段の走査信号Ｇ（ｎ）は、第９のスイッチトランジスタＴ９を介して定電圧Ｌｏｗレベル源ＶＳＳと接続され、それによって自段の走査信号Ｇ（ｎ）のＬｏｗレベルを保持する。
第１の低周波電位信号ＬＣ１がＬｏｗレベルであり、第２の低周波電位信号ＬＣ２がＨｉｇｈレベルである場合、第１６のスイッチトランジスタＴ１６と第１８のスイッチトランジスタＴ１８とは導通し、基準点Ｋ（ｎ）は、第１６のスイッチトランジスタＴ１６によってＨｉｇｈレベルにプルされ、こうして第１４のスイッチトランジスタＴ１４と第１５のスイッチトランジスタＴ１５とは導通し、走査制御信号Ｑ（ｎ）は、第１５のスイッチトランジスタＴ１５を介して定電圧Ｌｏｗレベル源ＶＳＳと接続され、それによって走査制御信号Ｑ（ｎ）のＬｏｗレベルを保持し、自段の走査信号Ｇ（ｎ）は、第１４のスイッチトランジスタＴ１４を介して定電圧Ｌｏｗレベル源ＶＳＳと接続され、それによって自段の走査信号Ｇ（ｎ）のＬｏｗレベルを保持する。
上記をまとめれば、本好適実施例の走査駆動回路１０のプルアップ制御モジュール１１は、第１のスイッチトランジスタＴ１、第２のスイッチトランジスタＴ２および第３のスイッチトランジスタＴ３の設置によって、前の４段の走査信号Ｇ（ｎ−４）がＬｏｗレベルに変換された場合、好ましくは、走査レベル信号Ｑ（Ｎ）のＨｉｇｈレベル状態を保持し、漏電現象の発生を防ぐことができる。
具体的には図２を参照されたい。その中の自段の走査信号Ｇ（ｎ）および走査レベル信号Ｑ（ｎ）は、本好適実施例中の走査駆動回路１０における走査信号および走査レベル信号である。ここで、自段の走査信号Ｇ（ｎ）'および走査レベル信号Ｑ（Ｎ）'は、従来の走査駆動回路中の走査信号および走査レベル信号である。図中からわかるように、自段の走査信号Ｇ（ｎ）および走査レベル信号Ｑ（ｎ）の波形は、プルアップ制御モジュール１１の作用によってさらに改善される。
本好適実施例の走査駆動回路は、複数のスイッチトランジスタを有するプルアップ制御モジュールを設置することによって、漏電現象の発生をしっかりと防ぎ、走査駆動回路の信頼性を高めることができる。
図３を参照されたい。図３は、本発明の走査駆動回路の第２の好適実施例の構造概略図である。第１の好適実施例を基礎として、本好適実施例の走査駆動回路のプルアップ制御モジュールの第３のスイッチトランジスタＴ３'の入力端子は、駆動モジュールの出力端子と接続され、すなわち、第３のスイッチトランジスタＴ３'に、自段の走査信号Ｇ（ｎ）を入力する。このようにして同様に、走査レベル信号Ｑ（Ｎ）のＨｉｇｈレベル状態を安定させるという目的を達することができると同時に、余分な定電圧Ｈｉｇｈレベル源ＶＧＨを設置する必要もない。
本好適実施例の走査駆動回路の具体的作動原理は、上記走査駆動回路の第１の好適実施例中の記述と同一でありまたは類似する。具体的には、走査駆動回路の第１の好適実施例中の関連記述を参照されたい。
本発明は、表示装置をさらに提供し、該表示装置は、カスケード走査線を駆動操作するための走査駆動回路を含む。
該走査駆動回路は、プルアップ制御モジュールと、駆動モジュールと、プルダウンモジュールと、プルダウン維持モジュールと、定電圧Ｌｏｗレベル源と、ブートストラップキャパシタとを含む。
プルアップ制御モジュールは、前段の走査信号を受信し、前段の走査信号に基づいて、対応する走査線の走査レベル信号を生成するために用いられる。駆動モジュールは、走査レベル信号および自段のクロック信号に基づいて、対応する走査線の自段の走査信号をプルアップするために用いられる。プルダウンモジュールは、次段の走査信号に基づいて、対応する走査線の走査レベル信号をプルダウンするために用いられる。プルダウン維持モジュールは、対応する走査線の走査レベル信号のＬｏｗレベルを維持するために用いられる。定電圧Ｌｏｗレベル源は、プルダウンＬｏｗレベルを提供するために用いられる。ブートストラップキャパシタは、走査線の自段の走査信号のＨｉｇｈレベルを生成するために用いられる。
ここで、プルアップ制御モジュールは、第１のスイッチトランジスタと、第２のスイッチトランジスタと、第３のスイッチトランジスタとを含む。第１のスイッチトランジスタの入力端子に、前段の走査信号を入力し、第１のスイッチトランジスタの制御端子に、前段の走査信号を入力し、第１のスイッチトランジスタの出力端子は、第２のスイッチトランジスタの入力端子と接続され、第２のスイッチトランジスタの制御端子に、前段の走査信号を入力し、第２のスイッチトランジスタの出力端子は、走査レベル信号を出力し、第３のスイッチトランジスタの入力端子は、定電圧Ｈｉｇｈレベル源と接続され、または、駆動モジュールの出力端子と接続され、第３のスイッチトランジスタの出力端子は、第２のスイッチトランジスタの入力端子と接続され、第３のスイッチトランジスタの制御端子は、第２のスイッチトランジスタの出力端子と接続される。
好ましくは、前段の走査信号は、前の４段の走査信号であり、次段の走査信号は、次の５段の走査信号である。
好ましくは、駆動モジュールは、第４のスイッチトランジスタと、第５のスイッチトランジスタとを含む。第４のスイッチトランジスタの制御端子は、プルアップ制御モジュールの出力と接続され、第４のスイッチトランジスタの入力端子に、自段のクロック信号を入力し、第４のスイッチトランジスタの出力端子は、自段のカスケード信号を出力し、第５のスイッチトランジスタの制御端子は、プルアップ制御モジュールの出力と接続され、第５のスイッチトランジスタの入力端子に、自段のクロック信号を入力し、第５のスイッチトランジスタの出力端子は、自段の走査信号を出力する。
好ましくは、走査駆動回路は、前記走査線の自段の走査信号のＨｉｇｈレベルを生成するためのブートストラップキャパシタをさらに含み、ブートストラップキャパシタの一端は、プルアップ制御モジュールの出力と接続され、ブートストラップキャパシタの他端は、第５のスイッチトランジスタの出力端子と接続される。
好ましくは、プルダウンモジュールは、第６のスイッチトランジスタと、第７のスイッチトランジスタとを含む。第６のスイッチトランジスタの制御端子に、次段の走査信号を入力し、第６のスイッチトランジスタの入力端子は、定電圧Ｌｏｗレベル源と接続され、第６のスイッチトランジスタの出力端子は、第２のスイッチトランジスタの出力端子と接続され、第７のスイッチトランジスタの制御端子に、次段の走査信号を入力し、第７のスイッチトランジスタの入力端子は、定電圧Ｌｏｗレベル源と接続され、第７のスイッチトランジスタの出力端子は、駆動モジュールの出力端子と接続される。
好ましくは、プルダウン維持モジュールは、第８のスイッチトランジスタと、第９のスイッチトランジスタと、第１０のスイッチトランジスタと、第１１のスイッチトランジスタと、第１２のスイッチトランジスタと、第１３のスイッチトランジスタと、第１４のスイッチトランジスタと、第１５のスイッチトランジスタと、第１６のスイッチトランジスタと、第１７のスイッチトランジスタと、第１８のスイッチトランジスタと、第１９のスイッチトランジスタとを含む。ここで、第８のスイッチトランジスタの制御端子は、第１の基準点と接続され、第８のスイッチトランジスタの入力端子は、定電圧Ｌｏｗレベル源と接続され、第８のスイッチトランジスタの出力端子は、第２のスイッチトランジスタの出力端子と接続される。第９のスイッチトランジスタの制御端子は、第１の基準点と接続され、第９のスイッチトランジスタの入力端子は、定電圧Ｌｏｗレベル源と接続され、第９のスイッチトランジスタの出力端子は、駆動モジュールの出力端子と接続される。第１０のスイッチトランジスタの制御端子は、第１２のスイッチトランジスタの出力端子と接続され、第１０のスイッチトランジスタの入力端子に、第１の低周波電位信号を入力し、第１０のスイッチトランジスタの出力端子は、第１の基準点と接続される。第１１のスイッチトランジスタの制御端子は、第２のスイッチトランジスタの出力端子と接続され、第１１のスイッチトランジスタの入力端子は、定電圧Ｌｏｗレベル源と接続され、第１１のスイッチトランジスタの出力端子は、第１の基準点と接続される。第１２のスイッチトランジスタの制御端子に、第１の低周波電位信号を入力し、第１２のスイッチトランジスタの入力端子に、第１の低周波電位信号を入力する。第１３のスイッチトランジスタの制御端子は、第２のスイッチトランジスタの出力端子と接続され、第１３のスイッチトランジスタの入力端子は、定電圧Ｌｏｗレベル源と接続され、第１３のスイッチトランジスタの出力端子は、第１０のスイッチトランジスタの制御端子と接続される。第１４のスイッチトランジスタの制御端子は、第２の基準点と接続され、第１４のスイッチトランジスタの入力端子は、定電圧Ｌｏｗレベル源と接続され、第１４のスイッチトランジスタの出力端子は、第２のスイッチトランジスタの出力端子と接続される。第１５のスイッチトランジスタの制御端子は、第２の基準点と接続され、第１５のスイッチトランジスタの入力端子は、定電圧Ｌｏｗレベル源と接続され、第１５のスイッチトランジスタの出力端子は、駆動モジュールの出力端子と接続される。第１６のスイッチトランジスタの制御端子は、第１８のスイッチトランジスタの出力端子と接続され、第１６のスイッチトランジスタの入力端子に、第２の低周波電位信号を入力し、第１６のスイッチトランジスタの出力端子は、第２の基準点と接続される。第１７のスイッチトランジスタの制御端子は、第２のスイッチトランジスタの出力端子と接続され、第１７のスイッチトランジスタの入力端子は、定電圧Ｌｏｗレベル源と接続され、第１７のスイッチトランジスタの出力端子は、第２の基準点と接続される。第１８のスイッチトランジスタの制御端子に、第２の低周波電位信号を入力し、第１８のスイッチトランジスタの入力端子に、第２の低周波電位信号を入力する。第１９のスイッチトランジスタの制御端子は、第２のスイッチトランジスタの出力端子と接続され、第１９のスイッチトランジスタの入力端子は、定電圧Ｌｏｗレベル源と接続され、第１９のスイッチトランジスタの出力端子は、第１６のスイッチトランジスタの制御端子と接続される。
好ましくは、第１の低周波電位信号と第２の低周波電位信号とは、逆相信号である。
本発明の表示装置の具体的作動原理は、上記走査駆動回路の好適実施例中の記述と同一でありまたは類似する。具体的には、走査駆動回路の好適実施例中の関連記述を参照されたい。
本発明の走査駆動回路および表示装置は、複数のスイッチトランジスタを有するプルアップ制御モジュールを設置することによって、しっかりと漏電現象の発生を防ぎ、走査駆動回路の信頼性を高めることができ、従来の走査駆動回路の漏電現象が発生しやすく、それによって走査駆動回路の信頼性に影響を及ぼすという技術的課題を解決した。
上記をまとめれば、本発明を好適実施例によって上述のように開示したが、上記好適実施例は、本発明を制限するためのものではない。当業者なら、本発明の精神および範囲を逸脱せずに、各種変更および装飾を行うことができ、このため、本発明の保護範囲は、請求項によって定義された範囲を基準とする。

Claims (20)

  1. カスケード走査線を駆動操作するための走査駆動回路であって、
    前段の走査信号を受信し、前記前段の走査信号に基づいて、対応する前記走査線の走査レベル信号を生成するためのプルアップ制御モジュールと、
    前記走査レベル信号および自段のクロック信号に基づいて、対応する前記走査線の自段の走査信号をプルアップするための駆動モジュールと、
    次段の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするためのプルダウンモジュールと、
    対応する前記走査線の走査レベル信号のＬｏｗレベルを維持するためのプルダウン維持モジュールと、
    プルダウンＬｏｗレベルを提供するための定電圧Ｌｏｗレベル源とを含み、
    前記プルアップ制御モジュールは、第１のスイッチトランジスタと、第２のスイッチトランジスタと、第３のスイッチトランジスタとを含み、前記第１のスイッチトランジスタの入力端子に、前記前段の走査信号を入力し、前記第１のスイッチトランジスタの制御端子に、前記前段の走査信号を入力し、前記第１のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの入力端子と接続され、前記第２のスイッチトランジスタの制御端子に、前記前段の走査信号を入力し、前記第２のスイッチトランジスタの出力端子は、前記走査レベル信号を出力し、前記第３のスイッチトランジスタの入力端子は、定電圧Ｈｉｇｈレベル源と接続され、前記第３のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの入力端子と接続され、前記第３のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続された、走査駆動回路。
  2. 前記前段の走査信号は、前の４段の走査信号であり、前記次段の走査信号は、次の５段の走査信号である、請求項１に記載の走査駆動回路。
  3. 前記駆動モジュールは、第４のスイッチトランジスタと、第５のスイッチトランジスタとを含み、
    前記第４のスイッチトランジスタの制御端子は、前記プルアップ制御モジュールの出力と接続され、前記第４のスイッチトランジスタの入力端子に、前記自段のクロック信号を入力し、前記第４のスイッチトランジスタの出力端子は、自段のカスケード信号を出力し、前記第５のスイッチトランジスタの制御端子は、前記プルアップ制御モジュールの出力と接続され、前記第５のスイッチトランジスタの入力端子に、前記自段のクロック信号を入力し、前記第５のスイッチトランジスタの出力端子は、自段の走査信号を出力する、請求項１に記載の走査駆動回路。
  4. 前記走査線の自段の走査信号のＨｉｇｈレベルを生成するためのブートストラップキャパシタをさらに含み、
    前記ブートストラップキャパシタの一端は、前記プルアップ制御モジュールの出力と接続され、前記ブートストラップキャパシタの他端は、前記第５のスイッチトランジスタの出力端子と接続された、請求項３に記載の走査駆動回路。
  5. 前記プルダウンモジュールは、第６のスイッチトランジスタと、第７のスイッチトランジスタとを含み、
    前記第６のスイッチトランジスタの制御端子に、前記次段の走査信号を入力し、前記第６のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第６のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続され、
    前記第７のスイッチトランジスタの制御端子に、前記次段の走査信号を入力し、前記第７のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第７のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続された、請求項１に記載の走査駆動回路。
  6. 前記プルダウン維持モジュールは、第８のスイッチトランジスタと、第９のスイッチトランジスタと、第１０のスイッチトランジスタと、第１１のスイッチトランジスタと、第１２のスイッチトランジスタと、第１３のスイッチトランジスタと、第１４のスイッチトランジスタと、第１５のスイッチトランジスタと、第１６のスイッチトランジスタと、第１７のスイッチトランジスタと、第１８のスイッチトランジスタと、第１９のスイッチトランジスタとを含み、
    前記第８のスイッチトランジスタの制御端子は、第１の基準点と接続され、前記第８のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第８のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続され、
    前記第９のスイッチトランジスタの制御端子は、前記第１の基準点と接続され、前記第９のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第９のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続され、
    前記第１０のスイッチトランジスタの制御端子は、前記第１２のスイッチトランジスタの出力端子と接続され、前記第１０のスイッチトランジスタの入力端子に、第１の低周波電位信号を入力し、前記第１０のスイッチトランジスタの出力端子は、前記第１の基準点と接続され、
    前記第１１のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１１のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１１のスイッチトランジスタの出力端子は、前記第１の基準点と接続され、
    前記第１２のスイッチトランジスタの制御端子に、前記第１の低周波電位信号を入力し、前記第１２のスイッチトランジスタの入力端子に、前記第１の低周波電位信号を入力し、
    前記第１３のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１３のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１３のスイッチトランジスタの出力端子は、前記第１０のスイッチトランジスタの制御端子と接続され、
    前記第１４のスイッチトランジスタの制御端子は、第２の基準点と接続され、前記第１４のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１４のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続され、
    前記第１５のスイッチトランジスタの制御端子は、前記第２の基準点と接続され、前記第１５のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１５のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続され、
    前記第１６のスイッチトランジスタの制御端子は、前記第１８のスイッチトランジスタの出力端子と接続され、前記第１６のスイッチトランジスタの入力端子に、第２の低周波電位信号を入力し、前記第１６のスイッチトランジスタの出力端子は、前記第２の基準点と接続され、
    前記第１７のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１７のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１７のスイッチトランジスタの出力端子は、前記第２の基準点と接続され、
    前記第１８のスイッチトランジスタの制御端子に、前記第２の低周波電位信号を入力し、前記第１８のスイッチトランジスタの入力端子に、前記第２の低周波電位信号を入力し、
    前記第１９のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１９のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１９のスイッチトランジスタの出力端子は、前記第１６のスイッチトランジスタの制御端子と接続された、請求項１に記載の走査駆動回路。
  7. 前記第１の低周波電位信号と前記第２の低周波電位信号とは、逆相信号である、請求項６に記載の走査駆動回路。
  8. カスケード走査線を駆動操作するための走査駆動回路であって、
    前段の走査信号を受信し、前記前段の走査信号に基づいて、対応する前記走査線の走査レベル信号を生成するためのプルアップ制御モジュールと、
    前記走査レベル信号および自段のクロック信号に基づいて、対応する前記走査線の自段の走査信号をプルアップするための駆動モジュールと、
    次段の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするためのプルダウンモジュールと、
    対応する前記走査線の走査レベル信号のＬｏｗレベルを維持するためのプルダウン維持モジュールと、
    プルダウンＬｏｗレベルを提供するための定電圧Ｌｏｗレベル源とを含み、
    前記プルアップ制御モジュールは、第１のスイッチトランジスタと、第２のスイッチトランジスタと、第３のスイッチトランジスタとを含み、前記第１のスイッチトランジスタの入力端子に、前記前段の走査信号を入力し、前記第１のスイッチトランジスタの制御端子に、前記前段の走査信号を入力し、前記第１のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの入力端子と接続され、前記第２のスイッチトランジスタの制御端子に、前記前段の走査信号を入力し、前記第２のスイッチトランジスタの出力端子は、前記走査レベル信号を出力し、前記第３のスイッチトランジスタの入力端子は、駆動モジュールの出力端子と接続され、前記第３のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの入力端子と接続され、前記第３のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続された、走査駆動回路。
  9. 前記前段の走査信号は、前の４段の走査信号であり、前記次段の走査信号は、次の５段の走査信号である、請求項８に記載の走査駆動回路。
  10. 前記駆動モジュールは、第４のスイッチトランジスタと、第５のスイッチトランジスタとを含み、
    前記第４のスイッチトランジスタの制御端子は、前記プルアップ制御モジュールの出力と接続され、前記第４のスイッチトランジスタの入力端子に、前記自段のクロック信号を入力し、前記第４のスイッチトランジスタの出力端子は、自段のカスケード信号を出力し、前記第５のスイッチトランジスタの制御端子は、前記プルアップ制御モジュールの出力と接続され、前記第５のスイッチトランジスタの入力端子に、前記自段のクロック信号を入力し、前記第５のスイッチトランジスタの出力端子は、自段の走査信号を出力する、請求項８に記載の走査駆動回路。
  11. 前記走査線の自段の走査信号のＨｉｇｈレベルを生成するためのブートストラップキャパシタをさらに含み、
    前記ブートストラップキャパシタの一端は、前記プルアップ制御モジュールの出力と接続され、前記ブートストラップキャパシタの他端は、前記第５のスイッチトランジスタの出力端子と接続された、請求項１０に記載の走査駆動回路。
  12. 前記プルダウンモジュールは、第６のスイッチトランジスタと、第７のスイッチトランジスタとを含み、
    前記第６のスイッチトランジスタの制御端子に、前記次段の走査信号を入力し、前記第６のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第６のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続され、
    前記第７のスイッチトランジスタの制御端子に、前記次段の走査信号を入力し、前記第７のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第７のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続された、請求項８に記載の走査駆動回路。
  13. 前記プルダウン維持モジュールは、第８のスイッチトランジスタと、第９のスイッチトランジスタと、第１０のスイッチトランジスタと、第１１のスイッチトランジスタと、第１２のスイッチトランジスタと、第１３のスイッチトランジスタと、第１４のスイッチトランジスタと、第１５のスイッチトランジスタと、第１６のスイッチトランジスタと、第１７のスイッチトランジスタと、第１８のスイッチトランジスタと、第１９のスイッチトランジスタとを含み、
    前記第８のスイッチトランジスタの制御端子は、第１の基準点と接続され、前記第８のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第８のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続され、
    前記第９のスイッチトランジスタの制御端子は、前記第１の基準点と接続され、前記第９のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第９のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続され、
    前記第１０のスイッチトランジスタの制御端子は、前記第１２のスイッチトランジスタの出力端子と接続され、前記第１０のスイッチトランジスタの入力端子に、第１の低周波電位信号を入力し、前記第１０のスイッチトランジスタの出力端子は、前記第１の基準点と接続され、
    前記第１１のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１１のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１１のスイッチトランジスタの出力端子は、前記第１の基準点と接続され、
    前記第１２のスイッチトランジスタの制御端子に、前記第１の低周波電位信号を入力し、前記第１２のスイッチトランジスタの入力端子に、前記第１の低周波電位信号を入力し、
    前記第１３のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１３のスイッチトランジスタの出力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１３のスイッチトランジスタの入力端子は、前記第１０のスイッチトランジスタの制御端子と接続され、
    前記第１４のスイッチトランジスタの制御端子は、第２の基準点と接続され、前記第１４のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１４のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続され、
    前記第１５のスイッチトランジスタの制御端子は、前記第２の基準点と接続され、前記第１５のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１５のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続され、
    前記第１６のスイッチトランジスタの制御端子は、前記第１８のスイッチトランジスタの出力端子と接続され、前記第１６のスイッチトランジスタの入力端子に、第２の低周波電位信号を入力し、前記第１６のスイッチトランジスタの出力端子は、前記第２の基準点と接続され、
    前記第１７のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１７のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１７のスイッチトランジスタの出力端子は、前記第２の基準点と接続され、
    前記第１８のスイッチトランジスタの制御端子に、前記第２の低周波電位信号を入力し、前記第１８のスイッチトランジスタの入力端子に、前記第２の低周波電位信号を入力し、
    前記第１９のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１９のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１９のスイッチトランジスタの出力端子は、前記第１６のスイッチトランジスタの制御端子と接続された、請求項８に記載の走査駆動回路。
  14. 前記第１の低周波電位信号と前記第２の低周波電位信号とは、逆相信号である、請求項１３に記載の走査駆動回路。
  15. カスケード走査線を駆動操作するための走査駆動回路を含む表示装置であって、前記走査駆動回路は、
    前段の走査信号を受信し、前記前段の走査信号に基づいて、対応する前記走査線の走査レベル信号を生成するためのプルアップ制御モジュールと、
    前記走査レベル信号および自段のクロック信号に基づいて、対応する前記走査線の自段の走査信号をプルアップするための駆動モジュールと、
    次段の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするためのプルダウンモジュールと、
    対応する前記走査線の走査レベル信号のＬｏｗレベルを維持するためのプルダウン維持モジュールと、
    プルダウンＬｏｗレベルを提供するための定電圧Ｌｏｗレベル源とを含み、
    前記プルアップ制御モジュールは、第１のスイッチトランジスタと、第２のスイッチトランジスタと、第３のスイッチトランジスタとを含み、前記第１のスイッチトランジスタの入力端子に、前記前段の走査信号を入力し、前記第１のスイッチトランジスタの制御端子に、前記前段の走査信号を入力し、前記第１のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの入力端子と接続され、前記第２のスイッチトランジスタの制御端子に、前記前段の走査信号を入力し、前記第２のスイッチトランジスタの出力端子は、前記走査レベル信号を出力し、前記第３のスイッチトランジスタの入力端子は、定電圧Ｈｉｇｈレベル源と接続され、前記第３のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの入力端子と接続され、前記第３のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続された、表示装置。
  16. 前記前段の走査信号は、前の４段の走査信号であり、前記次段の走査信号は、次の５段の走査信号である、請求項１５に記載の表示装置。
  17. 前記駆動モジュールは、第４のスイッチトランジスタと、第５のスイッチトランジスタとを含み、
    前記第４のスイッチトランジスタの制御端子は、前記プルアップ制御モジュールの出力と接続され、前記第４のスイッチトランジスタの入力端子に、前記自段のクロック信号を入力し、前記第４のスイッチトランジスタの出力端子は、自段のカスケード信号を出力し、前記第５のスイッチトランジスタの制御端子は、前記プルアップ制御モジュールの出力と接続され、前記第５のスイッチトランジスタの入力端子に、前記自段のクロック信号を入力し、前記第５のスイッチトランジスタの出力端子は、自段の走査信号を出力する、請求項１５に記載の表示装置。
  18. 前記走査駆動回路は、前記走査線の自段の走査信号のＨｉｇｈレベルを生成するためのブートストラップキャパシタをさらに含み、
    前記ブートストラップキャパシタの一端は、前記プルアップ制御モジュールの出力と接続され、前記ブートストラップキャパシタの他端は、前記第５のスイッチトランジスタの出力端子と接続された、請求項１７に記載の表示装置。
  19. 前記プルダウンモジュールは、第６のスイッチトランジスタと、第７のスイッチトランジスタとを含み、
    前記第６のスイッチトランジスタの制御端子に、前記次段の走査信号を入力し、前記第６のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第６のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続され、
    前記第７のスイッチトランジスタの制御端子に、前記次段の走査信号を入力し、前記第７のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第７のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続された、請求項１５に記載の表示装置。
  20. 前記プルダウン維持モジュールは、第８のスイッチトランジスタと、第９のスイッチトランジスタと、第１０のスイッチトランジスタと、第１１のスイッチトランジスタと、第１２のスイッチトランジスタと、第１３のスイッチトランジスタと、第１４のスイッチトランジスタと、第１５のスイッチトランジスタと、第１６のスイッチトランジスタと、第１７のスイッチトランジスタと、第１８のスイッチトランジスタと、第１９のスイッチトランジスタとを含み、
    前記第８のスイッチトランジスタの制御端子は、第１の基準点と接続され、前記第８のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第８のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続され、
    前記第９のスイッチトランジスタの制御端子は、前記第１の基準点と接続され、前記第９のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第９のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続され、
    前記第１０のスイッチトランジスタの制御端子は、前記第１２のスイッチトランジスタの出力端子と接続され、前記第１０のスイッチトランジスタの入力端子に、第１の低周波電位信号を入力し、前記第１０のスイッチトランジスタの出力端子は、前記第１の基準点と接続され、
    前記第１１のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１１のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１１のスイッチトランジスタの出力端子は、前記第１の基準点と接続され、
    前記第１２のスイッチトランジスタの制御端子に、前記第１の低周波電位信号を入力し、前記第１２のスイッチトランジスタの入力端子に、前記第１の低周波電位信号を入力し、
    前記第１３のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１３のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１３のスイッチトランジスタの出力端子は、前記第１０のスイッチトランジスタの制御端子と接続され、
    前記第１４のスイッチトランジスタの制御端子は、第２の基準点と接続され、前記第１４のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１４のスイッチトランジスタの出力端子は、前記第２のスイッチトランジスタの出力端子と接続され、
    前記第１５のスイッチトランジスタの制御端子は、前記第２の基準点と接続され、前記第１５のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１５のスイッチトランジスタの出力端子は、前記駆動モジュールの出力端子と接続され、
    前記第１６のスイッチトランジスタの制御端子は、前記第１８のスイッチトランジスタの出力端子と接続され、前記第１６のスイッチトランジスタの入力端子に、第２の低周波電位信号を入力し、前記第１６のスイッチトランジスタの出力端子は、前記第２の基準点と接続され、
    前記第１７のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１７のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１７のスイッチトランジスタの出力端子は、前記第２の基準点と接続され、
    前記第１８のスイッチトランジスタの制御端子に、前記第２の低周波電位信号を入力し、前記第１８のスイッチトランジスタの入力端子に、前記第２の低周波電位信号を入力し、
    前記第１９のスイッチトランジスタの制御端子は、前記第２のスイッチトランジスタの出力端子と接続され、前記第１９のスイッチトランジスタの入力端子は、前記定電圧Ｌｏｗレベル源と接続され、前記第１９のスイッチトランジスタの出力端子は、前記第１６のスイッチトランジスタの制御端子と接続された、請求項１５に記載の表示装置。
JP2019516242A 2016-09-21 2016-12-20 走査駆動回路および表示装置 Expired - Fee Related JP6692002B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610836750.1 2016-09-21
CN201610836750.1A CN106128409B (zh) 2016-09-21 2016-09-21 扫描驱动电路及显示装置
PCT/CN2016/111055 WO2018053957A1 (zh) 2016-09-21 2016-12-20 扫描驱动电路及显示装置

Publications (2)

Publication Number Publication Date
JP2019537044A JP2019537044A (ja) 2019-12-19
JP6692002B2 true JP6692002B2 (ja) 2020-05-13

Family

ID=57271506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019516242A Expired - Fee Related JP6692002B2 (ja) 2016-09-21 2016-12-20 走査駆動回路および表示装置

Country Status (6)

Country Link
US (1) US10068544B2 (ja)
EP (1) EP3518225A4 (ja)
JP (1) JP6692002B2 (ja)
KR (1) KR102134172B1 (ja)
CN (1) CN106128409B (ja)
WO (1) WO2018053957A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336291B (zh) * 2015-12-04 2018-11-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法与显示装置
CN106128409B (zh) * 2016-09-21 2018-11-27 深圳市华星光电技术有限公司 扫描驱动电路及显示装置
CN106571123B (zh) * 2016-10-18 2018-05-29 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN106683631B (zh) * 2016-12-30 2018-06-22 深圳市华星光电技术有限公司 一种igzo薄膜晶体管的goa电路及显示装置
CN106531109A (zh) 2016-12-30 2017-03-22 深圳市华星光电技术有限公司 一种goa电路以及液晶显示器
CN106782395B (zh) * 2016-12-30 2019-02-26 深圳市华星光电技术有限公司 Goa电路的驱动方法和驱动装置
CN106486078B (zh) * 2016-12-30 2019-05-03 深圳市华星光电技术有限公司 一种扫描驱动电路、驱动电路及显示装置
CN106898290B (zh) * 2017-04-21 2019-08-02 深圳市华星光电半导体显示技术有限公司 扫描驱动电路
US10431135B2 (en) 2017-04-21 2019-10-01 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Scanning driving circuit
CN107039016B (zh) * 2017-06-07 2019-08-13 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示器
KR102348667B1 (ko) * 2017-06-15 2022-01-06 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 디스플레이 장치
CN107146589A (zh) * 2017-07-04 2017-09-08 深圳市华星光电技术有限公司 Goa电路及液晶显示装置
CN107705762B (zh) * 2017-09-27 2020-03-10 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动装置和显示装置
CN108538268B (zh) * 2018-04-20 2020-08-04 南京中电熊猫液晶显示科技有限公司 一种双向扫描栅极驱动电路
CN108831367B (zh) * 2018-06-29 2021-07-09 厦门天马微电子有限公司 扫描驱动单元、电路和显示面板
CN109581773B (zh) * 2018-12-29 2021-11-19 厦门天马微电子有限公司 显示面板和显示装置
CN109935204B (zh) * 2019-01-18 2022-06-03 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN110264940B (zh) * 2019-07-16 2020-11-10 深圳市华星光电半导体显示技术有限公司 驱动电路
CN110689858B (zh) 2019-10-18 2022-04-15 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN110890077A (zh) * 2019-11-26 2020-03-17 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶显示面板
CN111105763A (zh) * 2019-12-19 2020-05-05 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
US10984696B1 (en) 2019-12-19 2021-04-20 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Gate on array circuit and display panel
CN111627402B (zh) * 2020-06-01 2021-09-24 武汉华星光电技术有限公司 Goa电路、显示面板以及显示装置
CN114360431B (zh) * 2022-01-28 2023-08-22 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501048B2 (ja) * 2000-12-28 2010-07-14 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに表示駆動装置、読取駆動装置
KR20080047110A (ko) * 2006-11-24 2008-05-28 배병성 시프터 레지스터 성능 개선을 위한 입력 회로
CN101853705B (zh) * 2010-05-27 2012-10-31 友达光电股份有限公司 移位缓存器电路
TWI425473B (zh) * 2011-12-29 2014-02-01 Au Optronics Corp 閘極驅動電路
CN103680386B (zh) * 2013-12-18 2016-03-09 深圳市华星光电技术有限公司 用于平板显示的goa电路及显示装置
CN103928007B (zh) * 2014-04-21 2016-01-20 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
TWI486959B (zh) * 2014-05-05 2015-06-01 Au Optronics Corp 移位暫存器電路
CN104008739B (zh) * 2014-05-20 2017-04-12 深圳市华星光电技术有限公司 一种扫描驱动电路和一种液晶显示装置
KR102315888B1 (ko) * 2014-06-09 2021-10-21 삼성디스플레이 주식회사 게이트 회로 및 이를 이용한 표시 장치
CN104409057B (zh) * 2014-11-14 2017-09-29 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104700801B (zh) * 2015-03-24 2016-11-02 深圳市华星光电技术有限公司 Pmos栅极驱动电路
KR102281753B1 (ko) * 2015-04-14 2021-07-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
CN105096863B (zh) * 2015-08-05 2018-04-10 深圳市华星光电技术有限公司 一种液晶显示装置及其栅极驱动电路
CN105118419B (zh) * 2015-09-28 2017-11-10 深圳市华星光电技术有限公司 一种显示装置、tft基板及goa驱动电路
CN105405421B (zh) * 2015-11-09 2018-04-20 深圳市华星光电技术有限公司 液晶显示设备及goa电路
CN105609041B (zh) * 2016-03-23 2018-08-07 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN106128409B (zh) * 2016-09-21 2018-11-27 深圳市华星光电技术有限公司 扫描驱动电路及显示装置

Also Published As

Publication number Publication date
CN106128409B (zh) 2018-11-27
US20180218698A1 (en) 2018-08-02
KR20190070924A (ko) 2019-06-21
EP3518225A4 (en) 2020-06-17
CN106128409A (zh) 2016-11-16
KR102134172B1 (ko) 2020-07-15
US10068544B2 (en) 2018-09-04
WO2018053957A1 (zh) 2018-03-29
EP3518225A1 (en) 2019-07-31
JP2019537044A (ja) 2019-12-19

Similar Documents

Publication Publication Date Title
JP6692002B2 (ja) 走査駆動回路および表示装置
JP6691991B2 (ja) 走査駆動回路
JP6486486B2 (ja) 走査駆動回路
JP6539737B2 (ja) 走査駆動回路
EP3361479B1 (en) Display device comprising a shift register and operation method therefor
JP6321280B2 (ja) ブーストラップ機能を具えるゲート電極駆動回路
JP6775691B2 (ja) Ｇｏａ駆動回路及び液晶表示装置
KR101624441B1 (ko) 시프트 레지스터 유닛 및 게이트 드라이버 회로
KR101937963B1 (ko) 주사 구동 회로
JP2018503852A5 (ja)
JP2020517994A (ja) 走査駆動回路
JP2018507426A (ja) 液晶表示装置用ｇｏａ回路
JP2020500333A (ja) Ｉｇｚｏ薄膜トランジスタのｇｏａ回路及び表示装置
US10043585B2 (en) Shift register unit, gate drive device, display device, and control method
US9444450B2 (en) Scan driving circuit
JP2017528749A (ja) ブーストラップ機能を具えるゲート電極駆動回路
JP2017521717A (ja) ブーストラップ機能を具えるゲート電極駆動回路
KR101639496B1 (ko) 시프트 레지스터, 게이트 구동 회로, 어레이 기판, 및 디스플레이 디바이스
GB2548047A (en) Shift register, level-transmission gate drive circuit, and display panel
JP2017528748A (ja) ブーストラップ機能を具えるゲート電極駆動回路
US10297203B2 (en) Scanning driving circuit and flat display apparatus having the scanning driving circuit
CN110007628B (zh) Goa电路及显示面板
JP6773305B2 (ja) Ｇｏａ回路及び液晶ディスプレイ
CN110264940B (zh) 驱动电路
CN109935192B (zh) Goa电路及显示面板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200413

R150 Certificate of patent or registration of utility model

Ref document number: 6692002

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees