JP6691991B2 - 走査駆動回路 - Google Patents

走査駆動回路 Download PDF

Info

Publication number
JP6691991B2
JP6691991B2 JP2019086202A JP2019086202A JP6691991B2 JP 6691991 B2 JP6691991 B2 JP 6691991B2 JP 2019086202 A JP2019086202 A JP 2019086202A JP 2019086202 A JP2019086202 A JP 2019086202A JP 6691991 B2 JP6691991 B2 JP 6691991B2
Authority
JP
Japan
Prior art keywords
switch transistor
pull
reference point
scan
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2019086202A
Other languages
English (en)
Other versions
JP2019179239A (ja
Inventor
軍城 肖
軍城 肖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2019179239A publication Critical patent/JP2019179239A/ja
Application granted granted Critical
Publication of JP6691991B2 publication Critical patent/JP6691991B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Dc-Dc Converters (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Description

本発明は、表示駆動分野、特に走査駆動回路に関する。
Ｇａｔｅ Ｄｒｉｖｅｒ Ｏｎ Ａｒｒａｙ（ＧＯＡ）とは、従来の薄膜トランジスタ液晶ディスプレイのアレイ基板に走査駆動回路を制作することにより、走査線を行毎に走査することを実現する駆動方式である。従来の走査駆動回路の構造模式図を図１に示す。該走査駆動回路１０は、プルアップ制御モジュール１０１、プルアップモジュール１０２、下りモジュール１０３、プルダウンモジュール１０４、ブートストラップコンデンサ１０５及びプルダウン維持モジュール１０６を含む。
該走査駆動回路１０が高温状態で動作する場合、スイッチトランジスタの閾値電圧は負の値に変化することにより、走査駆動回路１０の各モジュールのスイッチトランジスタに漏電が発生しやすく、該走査駆動回路の信頼性に影響を与える。
そのため、従来技術における問題を解決するために、走査駆動回路を提供する必要がある。
本発明は、漏電が少なく且つ信頼性が高い走査駆動回路を提供することにより、従来技術における、走査駆動回路に漏電が発生し易く、走査駆動回路の信頼性に影響を与えるという技術問題を解決することを目的とする。
前記の問題を解決するために、本発明は以下の技術案を提供する。
本発明の実施例は、カスケード接続された走査線を駆動操作する走査駆動回路を提供する。該走査駆動回路は、
直前の走査信号を受信し、前記直前の走査信号に基づいて、対応する前記走査線の走査レベル信号を生成するプルアップ制御モジュールと、
前記走査レベル信号及び現在のクロック信号に基づいて、対応する前記走査線の現在の走査信号をプルアップするプルアップモジュールと、
直後の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするプルダウンモジュールと、
対応する前記走査線の走査レベル信号をローレベルに維持するプルダウン維持モジュールと、
前記走査線の現在の走査信号をハイレベルにするブートストラップコンデンサと、
現在の前記走査線の走査レベル信号をリセット操作するリセットモジュールと、
プルダウンローレベルを提供する定電圧ローレベル源と、
を含み、
前記プルアップ制御モジュールはそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続され、前記定電圧ローレベル源はそれぞれ前記プルダウン維持モジュール及び前記プルダウンモジュールに接続され、
前記プルアップ制御モジュールは第１スイッチトランジスタをさらに含み、前記第１スイッチトランジスタの制御端は前記直前の走査信号を入力し、前記第１スイッチトランジスタの入力端は前記直前の走査信号を入力し、前記第１スイッチトランジスタの出力端はそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続される。
本発明に記載の走査駆動回路において、前記プルアップモジュールは第２スイッチトランジスタを含み、前記第２スイッチトランジスタの制御端は前記プルアップ制御モジュールの第１スイッチトランジスタの出力端に接続され、前記第２スイッチトランジスタの入力端は前記現在のクロック信号を入力し、前記第２スイッチトランジスタの出力端は現在の走査信号を出力する。
本発明に記載の走査駆動回路において、前記プルダウンモジュールは第３スイッチトランジスタを含み、前記第３スイッチトランジスタの制御端は前記直後の走査信号を入力し、前記第３スイッチトランジスタの入力端は前記プルアップ制御モジュールの第１スイッチトランジスタの出力端に接続され、前記第３スイッチトランジスタの出力端は前記定電圧ローレベル源に接続される。
本発明に記載の走査駆動回路において、前記プルダウン維持モジュールは第１プルダウン維持部、第２プルダウン維持部、第１３スイッチトランジスタ及び第１４スイッチトランジスタを含む。
前記第１３スイッチトランジスタの制御端は前記第１スイッチトランジスタの出力端に接続され、前記第１３スイッチトランジスタの出力端は基準点Ｋ（Ｎ）に接続され、前記第１３スイッチトランジスタの入力端は基準点Ｐ（Ｎ）に接続される。
前記第１４スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１４スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続され、前記第１４スイッチトランジスタの入力端は前記基準点Ｐ（Ｎ）に接続される。
前記第１プルダウン維持部は第９スイッチトランジスタ、第１０スイッチトランジスタ、第６スイッチトランジスタ、第８スイッチトランジスタ、第１６スイッチトランジスタを含む。
前記第１０スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第１０スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１０スイッチトランジスタの出力端は前記第２スイッチトランジスタの出力端に接続される。
前記第９スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第９スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第９スイッチトランジスタの出力端は前記第１スイッチトランジスタの出力端に接続される。
前記第６スイッチトランジスタの制御端は第１パルス信号に接続され、前記第６スイッチトランジスタの入力端は前記第１パルス信号に接続され、前記第６スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続される。
前記第１６スイッチトランジスタの制御端は第２パルス信号に接続され、前記第１６スイッチトランジスタの入力端は前記第１パルス信号に接続され、前記第１６スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続される。
前記第８スイッチトランジスタの制御端は前記第１スイッチトランジスタの出力端に接続され、前記第８スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第８スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続される。
前記第２プルダウン維持部は第１１スイッチトランジスタ、第１２スイッチトランジスタ、第５スイッチトランジスタ、第１５スイッチトランジスタ、第７スイッチトランジスタを含む。
前記第１１スイッチトランジスタの制御端は前記基準点Ｐ（Ｎ）に接続され、前記第１１スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１１スイッチトランジスタの出力端は前記第２スイッチトランジスタの出力端に接続される。
前記第１２スイッチトランジスタの制御端は前記基準点Ｐ（Ｎ）に接続され、前記第１２スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１２スイッチトランジスタの出力端は前記第１スイッチトランジスタの出力端に接続される。
前記第５スイッチトランジスタの制御端は第２パルス信号に接続され、前記第５スイッチトランジスタの入力端は前記第２パルス信号に接続され、前記第５スイッチトランジスタの出力端は前記基準点Ｐ（Ｎ）に接続される。
前記第１５スイッチトランジスタの制御端は第１パルス信号に接続され、前記第１５スイッチトランジスタの入力端は前記第２パルス信号に接続され、前記第１５スイッチトランジスタの出力端は前記基準点Ｐ（Ｎ）に接続される。
前記第７スイッチトランジスタの制御端は前記第１スイッチトランジスタの出力端に接続され、前記第７スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第７スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続される。
本発明に記載の走査駆動回路において、前記第１パルス信号は前記第２パルス信号の電位と逆である。
本発明に記載の走査駆動回路において、前記第１プルダウン維持部は第１８スイッチトランジスタをさらに含み、前記第１８スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１８スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１８スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続される。
前記第２プルダウン維持部は第１７スイッチトランジスタをさらに含み、前記第１７スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１７スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１７スイッチトランジスタの出力端は前記基準点Ｐ（Ｎ）に接続される。
本発明に記載の走査駆動回路において、前記第１プルダウン維持部は第１８スイッチトランジスタをさらに含み、前記第１８スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１８スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１８スイッチトランジスタの出力端は前記第１パルス信号に接続される。
前記第２プルダウン維持部は第１７スイッチトランジスタをさらに含み、前記第１７スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１７スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１７スイッチトランジスタの出力端は前記第２パルス信号に接続される。
本発明に記載の走査駆動回路において、前記第１プルダウン維持部は第２０スイッチトランジスタをさらに含み、前記第２０スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第２０スイッチトランジスタの入力端は前記基準点Ｋ（Ｎ）に接続され、前記第２０スイッチトランジスタの出力端は前記第１パルス信号に接続される。
前記第２プルダウン維持部は第１９スイッチトランジスタをさらに含み、前記第１９スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第１９スイッチトランジスタの入力端は前記基準点Ｋ（Ｎ）に接続され、前記第１９スイッチトランジスタの出力端は前記第２パルス信号に接続される。
本発明に記載の走査駆動回路において、前記第１パルス信号及び前記第２パルス信号は高周波パルス信号又は低周波電位信号である。
本発明の実施例は、カスケード接続された走査線を駆動操作する走査駆動回路をさらに提供する。該走査駆動回路は、
直前の走査信号を受信し、前記直前の走査信号に基づいて、対応する前記走査線の走査レベル信号を生成するプルアップ制御モジュールと、
前記走査レベル信号及び現在のクロック信号に基づいて、対応する前記走査線の現在の走査信号をプルアップするプルアップモジュールと、
直後の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするプルダウンモジュールと、
対応する前記走査線の走査レベル信号をローレベルに維持するプルダウン維持モジュールと、
前記走査線の現在の走査信号をハイレベルにするブートストラップコンデンサと、
プルダウンローレベルを提供する定電圧ローレベル源と、
を含み、
前記プルアップ制御モジュールはそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続され、前記定電圧ローレベル源はそれぞれ前記プルダウン維持モジュール及び前記プルダウンモジュールに接続される。
本発明に記載の走査駆動回路において、前記プルアップ制御モジュールは第１スイッチトランジスタをさらに含み、前記第１スイッチトランジスタの制御端は前記直前の走査信号を入力し、前記第１スイッチトランジスタの入力端は前記直前の走査信号を入力し、前記第１スイッチトランジスタの出力端はそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続される。
本発明に記載の走査駆動回路において、前記プルアップモジュールは第２スイッチトランジスタを含み、前記第２スイッチトランジスタの制御端は前記プルアップ制御モジュールの第１スイッチトランジスタの出力端に接続され、前記第２スイッチトランジスタの入力端は前記現在のクロック信号を入力し、前記第２スイッチトランジスタの出力端は現在の走査信号を出力する。
本発明に記載の走査駆動回路において、前記プルダウンモジュールは第３スイッチトランジスタを含み、前記第３スイッチトランジスタの制御端は前記直後の走査信号を入力し、前記第３スイッチトランジスタの入力端は前記プルアップ制御モジュールの第１スイッチトランジスタの出力端に接続され、前記第３スイッチトランジスタの出力端は前記定電圧ローレベル源に接続される。
本発明に記載の走査駆動回路において、前記プルダウン維持モジュールは第１プルダウン維持部、第２プルダウン維持部、第１３スイッチトランジスタ及び第１４スイッチトランジスタを含む。
前記第１３スイッチトランジスタの制御端は前記第１スイッチトランジスタの出力端に接続され、前記第１３スイッチトランジスタの出力端は基準点Ｋ（Ｎ）に接続され、前記第１３スイッチトランジスタの入力端は基準点Ｐ（Ｎ）に接続される。
前記第１４スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１４スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続され、前記第１４スイッチトランジスタの入力端は前記基準点Ｐ（Ｎ）に接続される。
前記第１プルダウン維持部は第９スイッチトランジスタ、第１０スイッチトランジスタ、第６スイッチトランジスタ、第８スイッチトランジスタ、第１６スイッチトランジスタを含む。
前記第１０スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第１０スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１０スイッチトランジスタの出力端は前記第２スイッチトランジスタの出力端に接続される。
前記第９スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第９スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第９スイッチトランジスタの出力端は前記第１スイッチトランジスタの出力端に接続される。
前記第６スイッチトランジスタの制御端は第１パルス信号に接続され、前記第６スイッチトランジスタの入力端は前記第１パルス信号に接続され、前記第６スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続される。
前記第１６スイッチトランジスタの制御端は第２パルス信号に接続され、前記第１６スイッチトランジスタの入力端は前記第１パルス信号に接続され、前記第１６スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続される。
前記第８スイッチトランジスタの制御端は前記第１スイッチトランジスタの出力端に接続され、前記第８スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第８スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続される。
前記第２プルダウン維持部は第１１スイッチトランジスタ、第１２スイッチトランジスタ、第５スイッチトランジスタ、第１５スイッチトランジスタ、第７スイッチトランジスタを含む。
前記第１１スイッチトランジスタの制御端は前記基準点Ｐ（Ｎ）に接続され、前記第１１スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１１スイッチトランジスタの出力端は前記第２スイッチトランジスタの出力端に接続される。
前記第１２スイッチトランジスタの制御端は前記基準点Ｐ（Ｎ）に接続され、前記第１２スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１２スイッチトランジスタの出力端は前記第１スイッチトランジスタの出力端に接続される。
前記第５スイッチトランジスタの制御端は第２パルス信号に接続され、前記第５スイッチトランジスタの入力端は前記第２パルス信号に接続され、前記第５スイッチトランジスタの出力端は前記基準点Ｐ（Ｎ）に接続される。
前記第１５スイッチトランジスタの制御端は第１パルス信号に接続され、前記第１５スイッチトランジスタの入力端は前記第２パルス信号に接続され、前記第１５スイッチトランジスタの出力端は前記基準点Ｐ（Ｎ）に接続される。
前記第７スイッチトランジスタの制御端は前記第１スイッチトランジスタの出力端に接続され、前記第７スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第７スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続される。
本発明に記載の走査駆動回路において、前記第１パルス信号は前記第２パルス信号の電位と逆である。
本発明に記載の走査駆動回路において、前記第１プルダウン維持部は第１８スイッチトランジスタをさらに含み、前記第１８スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１８スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１８スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続される。
前記第２プルダウン維持部は第１７スイッチトランジスタをさらに含み、前記第１７スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１７スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１７スイッチトランジスタの出力端は前記基準点Ｐ（Ｎ）に接続される。
本発明に記載の走査駆動回路において、前記第１プルダウン維持部は第１８スイッチトランジスタをさらに含み、前記第１８スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１８スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１８スイッチトランジスタの出力端は前記第１パルス信号に接続される。
前記第２プルダウン維持部は第１７スイッチトランジスタをさらに含み、前記第１７スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１７スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１７スイッチトランジスタの出力端は前記第２パルス信号に接続される。
本発明に記載の走査駆動回路において、前記第１プルダウン維持部は第２０スイッチトランジスタをさらに含み、前記第２０スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第２０スイッチトランジスタの入力端は前記基準点Ｋ（Ｎ）に接続され、前記第２０スイッチトランジスタの出力端は前記第１パルス信号に接続される。
前記第２プルダウン維持部は第１９スイッチトランジスタをさらに含み、前記第１９スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第１９スイッチトランジスタの入力端は前記基準点Ｋ（Ｎ）に接続され、前記第１９スイッチトランジスタの出力端は前記第２パルス信号に接続される。
本発明に記載の走査駆動回路において、前記第１パルス信号及び前記第２パルス信号は高周波パルス信号又は低周波電位信号である。
本発明に記載の走査駆動回路において、前記走査駆動回路は、現在の前記走査線の走査レベル信号をリセット操作するリセットモジュールをさらに含む。
従来の走査駆動回路に比べて、本発明の走査駆動回路は、プルアップ制御モジュールを設置することにより、漏電の発生を回避し、走査駆動回路の信頼性を向上させることができ、従来の走査駆動回路に漏電が発生しやすく、走査駆動回路の信頼性に影響を与えるという技術問題を解決する。
は従来の走査駆動回路の構造模式図である。 は本発明の走査駆動回路の第１の好ましい実施例の構造模式図である。 は本発明の走査駆動回路の第１の好ましい実施例の信号波形図である。 は本発明の走査駆動回路の第２の好ましい実施例の構造模式図である。 は本発明の走査駆動回路の第３の好ましい実施例の構造模式図である。 は本発明の走査駆動回路の第４の好ましい実施例の構造模式図である。 は本発明の走査駆動回路の第５の好ましい実施例の構造模式図である。 は本発明の走査駆動回路の第５の好ましい実施例の信号波形図である。
以下の各実施例は、図面を参照して説明され、本発明の実施可能な特定な実施例を例示するものである。本発明でいう方向用語、例えば「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」、「側面」等は、図面における方向に過ぎない。よって、用いられる方向用語は、本発明を説明及び理解するためのもので、本発明を制限しない。
図面において、構造が類似する単位を同一の符号で表示する。
図２と図３において、図２は本発明の走査駆動回路の第１の好ましい実施例の構造模式図であり、図３は本発明の走査駆動回路の第１の好ましい実施例の信号波形図である。本好ましい実施例の走査駆動回路２０はプルアップ制御モジュール２１、プルアップモジュール２２、プルダウンモジュール２３、プルダウン維持モジュール２４、ブートストラップコンデンサＣｂ及び定電圧ローレベル源ＶＳＳを含む。プルアップ制御モジュール２１は直前の走査信号Ｇ（Ｎ−１）を受信し、直前の走査信号Ｇ（Ｎ−１）に基づいて、対応する走査線の走査レベル信号Ｑ（Ｎ）を生成し、プルアップモジュール２２は走査レベル信号Ｑ（Ｎ）及び現在のクロック信号ＣＫ（Ｎ）（後述の第２パルス信号ＣＫＮと同等）に基づいて、対応する走査線の現在の走査信号Ｇ（Ｎ）をプルアップし、プルダウンモジュール２３は、直後の走査信号Ｇ（Ｎ＋１）に基づいて、対応する走査線の走査レベル信号Ｑ（Ｎ）をプルダウンし、プルダウン維持モジュール２４は対応する走査線の走査レベル信号Ｑ（Ｎ）をローレベルに維持し、ブートストラップコンデンサＣｂは、第１スイッチトランジスタＴ１の出力端と第２スイッチトランジスタＴ２の出力端との間に設置され、走査線の現在の走査信号Ｇ（Ｎ）をハイレベルにする。定電圧ローレベル源ＶＳＳはプルダウンローレベルを提供する。
ここで、プルアップ制御モジュール２１はそれぞれプルアップモジュール２２、プルダウンモジュール２３、プルダウン維持モジュール２４及びブートストラップコンデンサＣｂに接続され、定電圧ローレベル源ＶＳＳはそれぞれプルダウン維持モジュール２４及びプルダウンモジュール２３に接続される。
プルアップ制御モジュール２１は第１スイッチトランジスタＴ１を含み、第１スイッチトランジスタＴ１の制御端は直前の走査信号Ｇ（Ｎ−１）を入力し、第１スイッチトランジスタＴ１の入力端は直前の走査信号Ｇ（Ｎ−１）を入力し、第１スイッチトランジスタＴ１の出力端はそれぞれプルアップモジュール２２、プルダウンモジュール２３、プルダウン維持モジュール２４及びブートストラップコンデンサＣｂに接続される。
プルアップモジュール２２は第２スイッチトランジスタＴ２を含み、第２スイッチトランジスタＴ２の制御端はプルアップ制御モジュール２１の第１スイッチトランジスタＴ１の出力端に接続され、第２スイッチトランジスタＴ２の入力端は現在のクロック信号ＣＫ（Ｎ）を入力し、第２スイッチトランジスタＴ２の出力端は現在の走査信号Ｇ（Ｎ）を出力する。
プルダウンモジュール２３は第３スイッチトランジスタＴ３を含み、第３スイッチトランジスタＴ３の制御端は直後の走査信号Ｇ（Ｎ＋１）を入力し、第３スイッチトランジスタＴ３の入力端はプルアップ制御モジュール２１の第１スイッチトランジスタＴ１の出力端に接続され、第３スイッチトランジスタＴ３の出力端は定電圧ローレベル源ＶＳＳに接続される。
プルダウン維持モジュール２４は第１プルダウン維持部２４１、第２プルダウン維持部２４２、第１３スイッチトランジスタＴ１３及び第１４スイッチトランジスタＴ１４を含む。
第１３スイッチトランジスタＴ１３の制御端は第１スイッチトランジスタＴ１の出力端に接続され、第１３スイッチトランジスタＴ１３の出力端は基準点Ｋ（Ｎ）に接続され、第１３スイッチトランジスタＴ１３の入力端は基準点Ｐ（Ｎ）に接続される。
第１４スイッチトランジスタＴ１４の制御端は直前の走査信号Ｇ（Ｎ−１）を入力し、第１４スイッチトランジスタＴ１４の出力端は基準点Ｋ（Ｎ）に接続され、第１４スイッチトランジスタＴ１４の入力端は基準点Ｐ（Ｎ）に接続される。
第１プルダウン維持部２４１は第９スイッチトランジスタＴ９、第１０スイッチトランジスタＴ１０、第６スイッチトランジスタＴ６、第８スイッチトランジスタＴ８、第１６スイッチトランジスタＴ１６を含む。
第１０スイッチトランジスタＴ１０の制御端は基準点Ｋ（Ｎ）に接続され、第１０スイッチトランジスタＴ１０の入力端は定電圧ローレベル源ＶＳＳに接続され、第１０スイッチトランジスタＴ１０の出力端は第２スイッチトランジスタＴ２の出力端に接続される。
第９スイッチトランジスタＴ９の制御端は基準点Ｋ（Ｎ）に接続され、第９スイッチトランジスタＴ９の入力端は定電圧ローレベル源ＶＳＳに接続され、第９スイッチトランジスタＴ９の出力端は第１スイッチトランジスタＴ１の出力端に接続される。
第６スイッチトランジスタＴ６の制御端は第１パルス信号ＸＣＫＮ（即ち、クロック信号）に接続され、第６スイッチトランジスタＴ６の入力端は第１パルス信号ＸＣＫＮに接続され、第６スイッチトランジスタＴ６の出力端は基準点Ｋ（Ｎ）に接続される。
第１６スイッチトランジスタＴ１６の制御端は第２パルス信号ＣＫＮ（即ち、ＸＣＫＮと逆方法のクロック信号）に接続され、第１６スイッチトランジスタＴ１６の入力端は第１パルス信号ＸＣＫＮに接続され、第１６スイッチトランジスタＴ１６の出力端は基準点Ｋ（Ｎ）に接続される。
第８スイッチトランジスタＴ８の制御端は第１スイッチトランジスタＴ１の出力端に接続され、第８スイッチトランジスタＴ８の入力端は定電圧ローレベル源ＶＳＳに接続され、第８スイッチトランジスタＴ８の出力端は基準点Ｋ（Ｎ）に接続される。
第２プルダウン維持部２４２は第１１スイッチトランジスタＴ１１、第１２スイッチトランジスタＴ１２、第５スイッチトランジスタＴ５、第７スイッチトランジスタＴ８、第１５スイッチトランジスタＴ１５を含む。
第１１スイッチトランジスタＴ１１の制御端は基準点Ｐ（Ｎ）に接続され、第１１スイッチトランジスタＴ１１の入力端は定電圧ローレベル源ＶＳＳに接続され、第１１スイッチトランジスタＴ１１の出力端は第２スイッチトランジスタＴ２の出力端に接続される。
第１２スイッチトランジスタＴ１２の制御端は基準点Ｐ（Ｎ）に接続され、第１２スイッチトランジスタＴ１２の入力端は定電圧ローレベル源ＶＳＳに接続され、第１２スイッチトランジスタＴ１２の出力端は第１スイッチトランジスタＴ１の出力端に接続される。
第５スイッチトランジスタＴ５の制御端は第２パルス信号ＣＫＮに接続され、第５スイッチトランジスタＴ５の入力端は第２パルス信号ＣＫＮに接続され、第５スイッチトランジスタＴ５の出力端は基準点Ｐ（Ｎ）に接続される。
第１５スイッチトランジスタＴ１５の制御端は第１パルス信号ＸＣＫＮに接続され、第１５スイッチトランジスタＴ１５の入力端は第２パルス信号ＣＫＮに接続され、第１５スイッチトランジスタＴ１５の出力端は基準点Ｐ（Ｎ）に接続される。
第７スイッチトランジスタＴ７の制御端は第１スイッチトランジスタＴ１の出力端に接続され、第７スイッチトランジスタＴ７の入力端は定電圧ローレベル源ＶＳＳに接続され、第７スイッチトランジスタＴ７の出力端は基準点Ｐ（Ｎ）に接続される。
第１パルス信号ＸＣＫＮは第２パルス信号ＣＫＮの電位と逆であり、第１パルス信号ＸＣＫＮと第２パルス信号ＣＫＮとのデューティ比は約０．５である。
好ましくは、本好ましい実施例の走査駆動回路２０は、現在の走査線の走査レベル信号Ｑ（Ｎ）をリセット操作するリセットモジュール２５を含んでも良い。該リセットモジュール２５はスイッチトランジスタＴ４を含み、スイッチトランジスタＴ４の制御端にハイレベル信号を入力することにより、走査線の走査レベル信号Ｑ（Ｎ）（即ち、基準点Ｑ（Ｎ））にリセット処理を行う。
図２と図３を参照すると、本好ましい実施例の走査駆動回路２０が動作状態にあって、直前の走査信号Ｇ（Ｎ−１）はハイレベルである場合に、第１スイッチトランジスタＴ１がオンし、直前の走査信号Ｇ（Ｎ−１）は第１スイッチトランジスタＴ１を介してブートストラップコンデンサＣｂを充電することにより、基準点Ｑ（Ｎ）はより高いレベルになる。そして、直前の走査信号Ｇ（Ｎ−１）はローレベルになり、第１スイッチトランジスタＴ１がオフし、基準点Ｑ（Ｎ）はブートストラップコンデンサＣｂにより比較的に高いレベルに維持され、第２スイッチトランジスタＴ２がオンする。
次に、現在のクロック信号ＣＫ（Ｎ）はハイレベルになり、クロック信号ＣＫ（Ｎ）は第２スイッチトランジスタＴ２を介して引き続きブートストラップコンデンサＣｂを充電することにより、基準点Ｑ（Ｎ）はより高いレベルに達し、現在の走査信号Ｇ（Ｎ）もハイレベルになる。
この場合、第１３スイッチトランジスタＴ１３がオンし、第７スイッチトランジスタＴ７と第８スイッチトランジスタＴ８の制御端はともにハイレベルの走査制御信号Ｑ（Ｎ）を入力することにより、第７スイッチトランジスタＴ７と第８スイッチトランジスタＴ８がオンし、基準点Ｐ（Ｎ）と基準点Ｋ（Ｎ）は定電圧ローレベル源ＶＳＳの制御によりローレベルに保持されるとともに、第９スイッチトランジスタＴ９、第１０スイッチトランジスタＴ１０、第１１スイッチトランジスタＴ１１及び第１２スイッチトランジスタＴ１２はオフ状態に保持されることで、走査制御信号Ｑ（Ｎ）のハイレベルが保証される。
直後の走査信号Ｇ（Ｎ＋１）はハイレベルになった場合に、第３スイッチトランジスタＴ３がオンし、基準点Ｑ（Ｎ）、即ち走査制御信号Ｑ（Ｎ）は定電圧ローレベル源ＶＳＳによりローレベルにプルダウンされ、この場合に第１３スイッチトランジスタＴ１３及び第２スイッチトランジスタＴ２がオフする。第１プルダウン維持部２４１又は第２プルダウン維持部２４２は、第１パルス信号ＸＣＫＮと第２パルス信号ＣＫＮの作用により基準点Ｑ（Ｎ）がローレベルに維持される。
第１高周波パルス信号ＸＣＫＮはハイレベル、第２高周波パルス信号ＣＫＮはローレベルである場合に、第１５スイッチトランジスタＴ１５及び第６スイッチトランジスタＴ６がオンし、基準点Ｋ（Ｎ）は第６スイッチトランジスタＴ６によりハイレベルにプルアップされ、基準点Ｐ（Ｎ）は第１５スイッチトランジスタＴ１５によりローレベルに維持されることにより、第９スイッチトランジスタＴ９及び第１０スイッチトランジスタＴ１０がオンし、基準点Ｑ（Ｎ）は第１プルダウン維持部２４１の第９スイッチトランジスタＴ９により定電圧ローレベル源ＶＳＳに接続されることで、基準点Ｑ（Ｎ）のローレベルが保持され、現在の走査信号Ｇ（Ｎ）は第１プルダウン維持部２４１の第１０スイッチトランジスタＴ１０により定電圧ローレベル源ＶＳＳに接続されることで、現在の走査信号Ｇ（Ｎ）のローレベルが保持される。
第１高周波パルス信号ＸＣＫＮはローレベル、第２高周波パルス信号ＣＫＮはハイレベルである場合に、第５スイッチトランジスタＴ５及び第１６スイッチトランジスタＴ１６がオンし、基準点Ｐ（Ｎ）は第５スイッチトランジスタＴ５によりハイレベルにプルアップされ、基準点Ｋ（Ｎ）は第１６スイッチトランジスタＴ１６によりローレベルに保持されることにより、第１１スイッチトランジスタＴ１１及び第１２スイッチトランジスタＴ１２がオンし、基準点Ｐ（Ｎ）は第２プルダウン維持部２４２の第１２スイッチトランジスタＴ１２により定電圧ローレベル源ＶＳＳに接続されることで、基準点Ｑ（Ｎ）のローレベルが保持され、現在の走査信号Ｇ（Ｎ）は第２プルダウン維持部２４２の第１１スイッチトランジスタＴ１１により定電圧ローレベル源ＶＳＳに接続されることで、現在の走査信号Ｇ（Ｎ）のローレベルが保持される。
上記より、本好ましい実施例の走査駆動回路２０のプルダウン維持部２４は、基準点Ｑ（Ｎ）が高電位状態にある場合に第９スイッチトランジスタＴ９、第１０スイッチトランジスタＴ１０、第１１スイッチトランジスタＴ１１及び第１２スイッチトランジスタＴ１２をオフすることにより、基準点Ｑ（Ｎ）の高電位を良好に保持することができる。また、基準点Ｑ（Ｎ）が低電位状態にある場合に、順次に第１プルダウン維持部２４１及び第２プルダウン維持部２４２の作用により、基準点Ｑ（Ｎ）及び現在の走査信号Ｇ（Ｎ）の低電位を保持することができる。
本発明の走査駆動回路は、プルアップ制御モジュールを設置することにより、漏電の発生を良好に回避し、走査駆動回路の信頼性を向上させることができる。
図４は本発明の走査駆動回路の第２の好ましい実施例の構造模式図である。第１の好ましい実施例に基づいて、本好ましい実施例の走査駆動回路４０の第１プルダウン維持部４４１は第１８スイッチトランジスタＴ１８をさらに含み、第１８スイッチトランジスタＴ１８の制御端は直前の走査信号Ｇ（Ｎ−１）を入力し、第１８スイッチトランジスタＴ１８の入力端は定電圧ローレベル源ＶＳＳに接続され、第１８スイッチトランジスタＴ１８の出力端は基準点Ｋ（Ｎ）に接続される。本好ましい実施例の走査駆動回路４０の第２プルダウン維持部４４２は第１７スイッチトランジスタＴ１７をさらに含み、第１７スイッチトランジスタＴ１７の制御端は直前の走査信号Ｇ（Ｎ−１）を入力し、第１７スイッチトランジスタＴ１７の入力端は定電圧ローレベル源ＶＳＳに接続され、第１７スイッチトランジスタＴ１７の出力端は基準点Ｐ（Ｎ）に接続される。
本好ましい実施例の第７スイッチトランジスタＴ７、第８スイッチトランジスタＴ８、第１７スイッチトランジスタＴ１７及び第１８スイッチトランジスタＴ１８はいずれも基準点Ｑ（Ｎ）に接続されていないため、基準点Ｑ（Ｎ）のＲＣインピーダンスをより良く低減することができるとともに、第７スイッチトランジスタＴ７及び第１７スイッチトランジスタＴ１７により基準点Ｐ（Ｎ）の電位、また第８スイッチトランジスタＴ８及び第１８スイッチトランジスタＴ１８により基準点Ｋ（Ｎ）の電位を良好にプルダウンすることができる。
図５は本発明の走査駆動回路の第３の好ましい実施例の構造模式図である。第１の好ましい実施例に基づいて、本好ましい実施例の走査駆動回路５０の第１プルダウン維持部５４１は第１８スイッチトランジスタＴ１８をさらに含み、第１８スイッチトランジスタＴ１８の制御端は直前の走査信号Ｇ（Ｎ−１）を入力し、第１８スイッチトランジスタＴ１８の入力端は定電圧ローレベル源ＶＳＳに接続され、第１８スイッチトランジスタＴ１８の出力端は第１高周波パルス信号ＸＣＫＮに接続される。本好ましい実施例の走査駆動回路５０の第２プルダウン維持部５４２は第１７スイッチトランジスタＴ１７をさらに含み、第１７スイッチトランジスタＴ１７の制御端は直前の走査信号Ｇ（Ｎ−１）を入力し、第１７スイッチトランジスタＴ１７の入力端は定電圧ローレベル源ＶＳＳに接続され、第１７スイッチトランジスタＴ１７の出力端は第２高周波パルス信号ＣＫＮに接続される。
本好ましい実施例の第７スイッチトランジスタＴ７、第８スイッチトランジスタＴ８、第１７スイッチトランジスタＴ１７及び第１８スイッチトランジスタＴ１８がオンする場合に、第１高周波パルス信号ＸＣＫＮ及び第２高周波パルス信号ＣＫＮをプルダウンすることができるため、現在の走査信号Ｇ（Ｎ）はハイレベルになると、基準点Ｐ（Ｎ）及び基準点Ｋ（Ｎ）の電位を良好にプルダウンすることができる。
図６は本発明の走査駆動回路の第４の好ましい実施例の構造模式図である。第３の好ましい実施例に基づいて、本好ましい実施例の走査駆動回路６０の第１プルダウン維持部６４１は第２０スイッチトランジスタＴ２０をさらに含み、第２０スイッチトランジスタＴ２０の制御端は基準点Ｋ（Ｎ）に接続され、第２０スイッチトランジスタＴ２０の入力端は基準点Ｋ（Ｎ）に接続され、第２０スイッチトランジスタＴ２０の出力端は第１高周波パルス信号ＸＣＫＮに接続される。第２プルダウン維持部６４２は第１９スイッチトランジスタＴ１９をさらに含み、第１９スイッチトランジスタＴ１９の制御端は基準点Ｋ（Ｎ）に接続され、第１９スイッチトランジスタＴ１９の出力端は第２高周波パルス信号ＣＫＮに接続される。
第１９スイッチトランジスタＴ１９及び第２０スイッチトランジスタＴ２０の設置により、第５スイッチトランジスタＴ５、第６スイッチトランジスタＴ６、第１５スイッチトランジスタＴ１５及び第１６スイッチトランジスタＴ１６のうちの１つ又は複数のスイッチトランジスタが故障しても、直前の走査信号Ｇ（Ｎ−１）がハイレベルである場合に、基準点Ｐ（Ｎ）と基準点Ｋ（Ｎ）の電位をプルダウンすることができ、基準点Ｑ（Ｎ）の高電位が保証される。
図７と図８において、図７は本発明の走査駆動回路の第５の好ましい実施例の構造模式図であり、図８は本発明の走査駆動回路の第５の好ましい実施例の信号波形図である。本好ましい実施例及び走査駆動回路の第２の好ましい実施例との相違点は、第１高周波パルス信号ＸＣＫＮの代わりに、第１低周波電位信号ＬＣ２を使用し、第２高周波パルスＣＫＮの代わりに、第２低周波電位信号ＬＣ１を使用することにある。第１低周波電位信号ＬＣ２及び第２低周波電位信号ＬＣ１は、数フレームの画面または数十フレームの画面の後に電位を変換することにより、走査駆動回路のインパルススイッチ操作を減らして走査駆動回路の消費電力を節約することができる。
本発明の走査駆動回路は、プルアップ制御モジュールを設置することにより、漏電の発生を良好に回避し、走査駆動回路の信頼性を向上させることができ、従来の走査駆動回路に漏電が発生しやすく、走査駆動回路の信頼性に影響を与えるという技術問題が解決される。
上記より、本発明は好ましい実施例により開示されたが、上記の好ましい実施例は本発明を限定するものでなく、本発明の趣旨及び範囲を脱出しない限り、当業者であれば、様々な変更及び修飾を加えることができるため、本発明の保護範囲は、特許請求の範囲に基づくものである。

Claims (12)

  1. カスケード接続された走査線を駆動操作する走査駆動回路であって、
    直前の走査信号を受信し、前記直前の走査信号に基づいて、対応する前記走査線の走査レベル信号を生成するプルアップ制御モジュールと、
    前記走査レベル信号及び現在のクロック信号に基づいて、対応する前記走査線の現在の走査信号をプルアップするプルアップモジュールと、
    直後の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするプルダウンモジュールと、
    対応する前記走査線の走査レベル信号をローレベルに維持するプルダウン維持モジュールと、
    前記走査線の現在の走査信号をハイレベルにするブートストラップコンデンサと、
    現在の前記走査線の走査レベル信号をリセット操作するリセットモジュールと、
    プルダウンローレベルを提供する定電圧ローレベル源と、
    を含み、
    前記プルアップ制御モジュールはそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続され、前記定電圧ローレベル源はそれぞれ前記プルダウン維持モジュール及び前記プルダウンモジュールに接続され、
    前記プルアップ制御モジュールは、第１スイッチトランジスタを更に含み、前記第１スイッチトランジスタの制御端は前記直前の走査信号を入力し、前記第１スイッチトランジスタの入力端は前記直前の走査信号を入力し、前記第１スイッチトランジスタの出力端はそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続され、
    前記プルダウン維持モジュールは、第１プルダウン維持部、第２プルダウン維持部、第１３スイッチトランジスタ及び第１４スイッチトランジスタを含み、
    前記第１３スイッチトランジスタの制御端は前記第１スイッチトランジスタの出力端に接続され、前記第１３スイッチトランジスタの出力端は基準点Ｋ（Ｎ）に接続され、前記第１３スイッチトランジスタの入力端は基準点Ｐ（Ｎ）に接続され、
    前記第１４スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１４スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続され、前記第１４スイッチトランジスタの入力端は前記基準点Ｐ（Ｎ）に接続され、
    前記第１プルダウン維持部は、第９スイッチトランジスタ、第１０スイッチトランジスタ、第６スイッチトランジスタ、第８スイッチトランジスタ、第１６スイッチトランジスタを含み、
    前記第１０スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第１０スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１０スイッチトランジスタの出力端は第２スイッチトランジスタの出力端に接続され、
    前記第９スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第９スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第９スイッチトランジスタの出力端は前記第１スイッチトランジスタの出力端に接続され、
    前記第６スイッチトランジスタの制御端は第１パルス信号に接続され、前記第６スイッチトランジスタの入力端は前記第１パルス信号に接続され、前記第６スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続され、
    前記第１６スイッチトランジスタの制御端は第２パルス信号に接続され、前記第１６スイッチトランジスタの入力端は前記第１パルス信号に接続され、前記第１６スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続され、
    前記第８スイッチトランジスタの制御端は前記第１スイッチトランジスタの出力端に接続され、前記第８スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第８スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続され、
    前記第２プルダウン維持部は、第１１スイッチトランジスタ、第１２スイッチトランジスタ、第５スイッチトランジスタ、第１５スイッチトランジスタ、第７スイッチトランジスタを含み、
    前記第１１スイッチトランジスタの制御端は前記基準点Ｐ（Ｎ）に接続され、前記第１１スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１１スイッチトランジスタの出力端は前記第２スイッチトランジスタの出力端に接続され、
    前記第１２スイッチトランジスタの制御端は前記基準点Ｐ（Ｎ）に接続され、前記第１２スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１２スイッチトランジスタの出力端は前記第１スイッチトランジスタの出力端に接続され、
    前記第５スイッチトランジスタの制御端は第２パルス信号に接続され、前記第５スイッチトランジスタの入力端は前記第２パルス信号に接続され、前記第５スイッチトランジスタの出力端は前記基準点Ｐ（Ｎ）に接続され、
    前記第１５スイッチトランジスタの制御端は第１パルス信号に接続され、前記第１５スイッチトランジスタの入力端は前記第２パルス信号に接続され、前記第１５スイッチトランジスタの出力端は前記基準点Ｐ（Ｎ）に接続され、
    前記第７スイッチトランジスタの制御端は前記第１スイッチトランジスタの出力端に接続され、前記第７スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第７スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続される走査駆動回路。
  2. 前記第１パルス信号は前記第２パルス信号の電位と逆である請求項１に記載の走査駆動回路。
  3. 前記第１プルダウン維持部は第１８スイッチトランジスタをさらに含み、前記第１８スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１８スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１８スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続され、
    前記第２プルダウン維持部は第１７スイッチトランジスタをさらに含み、前記第１７スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１７スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１７スイッチトランジスタの出力端は前記基準点Ｐ（Ｎ）に接続される請求項１に記載の走査駆動回路。
  4. 前記第１プルダウン維持部は第１８スイッチトランジスタをさらに含み、前記第１８スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１８スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１８スイッチトランジスタの出力端は前記第１パルス信号に接続され、
    前記第２プルダウン維持部は第１７スイッチトランジスタをさらに含み、前記第１７スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１７スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１７スイッチトランジスタの出力端は前記第２パルス信号に接続される請求項１に記載の走査駆動回路。
  5. 前記第１プルダウン維持部は第２０スイッチトランジスタをさらに含み、前記第２０スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第２０スイッチトランジスタの入力端は前記基準点Ｋ（Ｎ）に接続され、前記第２０スイッチトランジスタの出力端は前記第１パルス信号に接続され、
    前記第２プルダウン維持部は第１９スイッチトランジスタをさらに含み、前記第１９スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第１９スイッチトランジスタの入力端は前記基準点Ｋ（Ｎ）に接続され、前記第１９スイッチトランジスタの出力端は前記第２パルス信号に接続される請求項４に記載の走査駆動回路。
  6. 前記第１パルス信号と前記第２パルス信号は高周波パルス信号又は低周波電位信号である請求項１に記載の走査駆動回路。
  7. カスケード接続された走査線を駆動操作する走査駆動回路であって、
    直前の走査信号を受信し、前記直前の走査信号に基づいて、対応する前記走査線の走査レベル信号を生成するプルアップ制御モジュールと、
    前記走査レベル信号及び現在のクロック信号に基づいて、対応する前記走査線の現在の走査信号をプルアップするプルアップモジュールと、
    直後の走査信号に基づいて、対応する前記走査線の走査レベル信号をプルダウンするプルダウンモジュールと、
    対応する前記走査線の走査レベル信号をローレベルに維持するプルダウン維持モジュールと、
    前記走査線の現在の走査信号をハイレベルにするブートストラップコンデンサと、
    プルダウンローレベルを提供する定電圧ローレベル源と、
    を含み、
    前記プルアップ制御モジュールはそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続され、前記定電圧ローレベル源はそれぞれ前記プルダウン維持モジュール及び前記プルダウンモジュールに接続され、
    前記プルアップ制御モジュールは第１スイッチトランジスタをさらに含み、前記第１スイッチトランジスタの制御端は前記直前の走査信号を入力し、前記第１スイッチトランジスタの入力端は前記直前の走査信号を入力し、前記第１スイッチトランジスタの出力端はそれぞれ前記プルアップモジュール、前記プルダウンモジュール、前記プルダウン維持モジュール及び前記ブートストラップコンデンサに接続され、
    前記プルダウン維持モジュールは第１プルダウン維持部、第２プルダウン維持部、第１３スイッチトランジスタ及び第１４スイッチトランジスタを含み、
    前記第１３スイッチトランジスタの制御端は前記第１スイッチトランジスタの出力端に接続され、前記第１３スイッチトランジスタの出力端は基準点Ｋ（Ｎ）に接続され、前記第１３スイッチトランジスタの入力端は基準点Ｐ（Ｎ）に接続され、
    前記第１４スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１４スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続され、前記第１４スイッチトランジスタの入力端は前記基準点Ｐ（Ｎ）に接続され、
    前記第１プルダウン維持部は第９スイッチトランジスタ、第１０スイッチトランジスタ、第６スイッチトランジスタ、第８スイッチトランジスタ、第１６スイッチトランジスタを含み、
    前記第１０スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第１０スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１０スイッチトランジスタの出力端は第２スイッチトランジスタの出力端に接続され、
    前記第９スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第９スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第９スイッチトランジスタの出力端は前記第１スイッチトランジスタの出力端に接続され、
    前記第６スイッチトランジスタの制御端は第１パルス信号に接続され、前記第６スイッチトランジスタの入力端は前記第１パルス信号に接続され、前記第６スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続され、
    前記第１６スイッチトランジスタの制御端は第２パルス信号に接続され、前記第１６スイッチトランジスタの入力端は前記第１パルス信号に接続され、前記第１６スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続され、
    前記第８スイッチトランジスタの制御端は前記第１スイッチトランジスタの出力端に接続され、前記第８スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第８スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続され、
    前記第２プルダウン維持部は第１１スイッチトランジスタ、第１２スイッチトランジスタ、第５スイッチトランジスタ、第１５スイッチトランジスタ、第７スイッチトランジスタを含み、
    前記第１１スイッチトランジスタの制御端は前記基準点Ｐ（Ｎ）に接続され、前記第１１スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１１スイッチトランジスタの出力端は前記第２スイッチトランジスタの出力端に接続され、
    前記第１２スイッチトランジスタの制御端は前記基準点Ｐ（Ｎ）に接続され、前記第１２スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１２スイッチトランジスタの出力端は前記第１スイッチトランジスタの出力端に接続され、
    前記第５スイッチトランジスタの制御端は第２パルス信号に接続され、前記第５スイッチトランジスタの入力端は前記第２パルス信号に接続され、前記第５スイッチトランジスタの出力端は前記基準点Ｐ（Ｎ）に接続され、
    前記第１５スイッチトランジスタの制御端は第１パルス信号に接続され、前記第１５スイッチトランジスタの入力端は前記第２パルス信号に接続され、前記第１５スイッチトランジスタの出力端は前記基準点Ｐ（Ｎ）に接続され、
    前記第７スイッチトランジスタの制御端は前記第１スイッチトランジスタの出力端に接続され、前記第７スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第７スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続される走査駆動回路。
  8. 前記第１パルス信号は前記第２パルス信号の電位と逆である請求項７に記載の走査駆動回路。
  9. 前記第１プルダウン維持部は第１８スイッチトランジスタをさらに含み、前記第１８スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１８スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１８スイッチトランジスタの出力端は前記基準点Ｋ（Ｎ）に接続され、
    前記第２プルダウン維持部は第１７スイッチトランジスタをさらに含み、前記第１７スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１７スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１７スイッチトランジスタの出力端は前記基準点Ｐ（Ｎ）に接続される請求項７に記載の走査駆動回路。
  10. 前記第１プルダウン維持部は第１８スイッチトランジスタをさらに含み、前記第１８スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１８スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１８スイッチトランジスタの出力端は前記第１パルス信号に接続され、
    前記第２プルダウン維持部は第１７スイッチトランジスタをさらに含み、前記第１７スイッチトランジスタの制御端は直前の走査信号を入力し、前記第１７スイッチトランジスタの入力端は前記定電圧ローレベル源に接続され、前記第１７スイッチトランジスタの出力端は前記第２パルス信号に接続される請求項７に記載の走査駆動回路。
  11. 前記第１プルダウン維持部は第２０スイッチトランジスタをさらに含み、前記第２０スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第２０スイッチトランジスタの入力端は前記基準点Ｋ（Ｎ）に接続され、前記第２０スイッチトランジスタの出力端は前記第１パルス信号に接続され、
    前記第２プルダウン維持部は第１９スイッチトランジスタをさらに含み、前記第１９スイッチトランジスタの制御端は前記基準点Ｋ（Ｎ）に接続され、前記第１９スイッチトランジスタの入力端は前記基準点Ｋ（Ｎ）に接続され、前記第１９スイッチトランジスタの出力端は前記第２パルス信号に接続される請求項１０に記載の走査駆動回路。
  12. 前記第１パルス信号と前記第２パルス信号は高周波パルス信号又は低周波電位信号である請求項７に記載の走査駆動回路。
JP2019086202A 2014-11-14 2019-04-26 走査駆動回路 Expired - Fee Related JP6691991B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410649999.2A CN104409056B (zh) 2014-11-14 2014-11-14 一种扫描驱动电路
CN201410649999.2 2014-11-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017543862A Division JP2018503138A (ja) 2014-11-14 2014-12-09 走査駆動回路

Publications (2)

Publication Number Publication Date
JP2019179239A JP2019179239A (ja) 2019-10-17
JP6691991B2 true JP6691991B2 (ja) 2020-05-13

Family

ID=52646680

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017543862A Pending JP2018503138A (ja) 2014-11-14 2014-12-09 走査駆動回路
JP2019086202A Expired - Fee Related JP6691991B2 (ja) 2014-11-14 2019-04-26 走査駆動回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017543862A Pending JP2018503138A (ja) 2014-11-14 2014-12-09 走査駆動回路

Country Status (8)

Country Link
US (1) US9437152B2 (ja)
JP (2) JP2018503138A (ja)
KR (1) KR101994369B1 (ja)
CN (1) CN104409056B (ja)
DE (1) DE112014007168T5 (ja)
EA (1) EA032788B1 (ja)
GB (1) GB2548287B (ja)
WO (1) WO2016074303A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409058B (zh) * 2014-11-14 2017-02-22 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104505036B (zh) * 2014-12-19 2017-04-12 深圳市华星光电技术有限公司 一种栅极驱动电路
CN104700801B (zh) * 2015-03-24 2016-11-02 深圳市华星光电技术有限公司 Pmos栅极驱动电路
CN105469763B (zh) * 2015-12-28 2018-09-11 深圳市华星光电技术有限公司 栅极驱动单元、栅极驱动电路及显示装置
CN105609137B (zh) * 2016-01-05 2019-06-07 京东方科技集团股份有限公司 移位寄存器、栅线集成驱动电路、阵列基板及显示装置
CN106205528B (zh) * 2016-07-19 2019-04-16 深圳市华星光电技术有限公司 一种goa电路及液晶显示面板
CN106057157B (zh) * 2016-08-01 2018-10-16 深圳市华星光电技术有限公司 Goa电路及液晶显示面板
CN106157916A (zh) * 2016-08-31 2016-11-23 深圳市华星光电技术有限公司 一种栅极驱动单元及驱动电路
CN107221295B (zh) * 2017-06-27 2019-04-05 南京中电熊猫平板显示科技有限公司 栅极扫描驱动电路及液晶显示装置
CN107154244B (zh) * 2017-07-10 2019-08-02 深圳市华星光电技术有限公司 Goa电路及液晶显示装置
CN108269541B (zh) * 2017-12-27 2019-09-20 南京中电熊猫平板显示科技有限公司 栅极扫描驱动电路
US10825412B2 (en) * 2018-07-27 2020-11-03 Shenzhen China Star Optoelectronics Technology Co., Ltd. Liquid crystal panel including GOA circuit and driving method thereof
US11087713B1 (en) * 2020-08-17 2021-08-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Gate driving circuit and display panel
CN113763862B (zh) * 2021-09-24 2023-09-26 深圳市华星光电半导体显示技术有限公司 Goa电路及显示装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4415467B2 (ja) * 2000-09-06 2010-02-17 株式会社日立製作所 画像表示装置
JP3944394B2 (ja) * 2002-01-08 2007-07-11 株式会社日立製作所 表示装置
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
JP4493359B2 (ja) * 2004-02-05 2010-06-30 東北パイオニア株式会社 自発光表示モジュールおよびその駆動方法
TW200703195A (en) * 2005-03-22 2007-01-16 Koninkl Philips Electronics Nv A shift register circuit
KR101182770B1 (ko) * 2006-06-12 2012-09-14 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
JP2008131407A (ja) * 2006-11-22 2008-06-05 Matsushita Electric Ind Co Ltd 固体撮像素子およびそれを用いた撮像装置
CN101677021B (zh) * 2008-09-19 2013-07-17 北京京东方光电科技有限公司 移位寄存器的级、栅线驱动器、阵列基板和液晶显示装置
CN102012591B (zh) * 2009-09-04 2012-05-30 北京京东方光电科技有限公司 移位寄存器单元及液晶显示器栅极驱动装置
WO2011080936A1 (ja) * 2009-12-28 2011-07-07 シャープ株式会社 シフトレジスタ
CN102629459A (zh) * 2011-10-26 2012-08-08 北京京东方光电科技有限公司 栅线驱动方法、移位寄存器及栅线驱动装置
CN102708794B (zh) * 2012-02-27 2014-10-15 京东方科技集团股份有限公司 像素单元驱动电路、像素单元驱动方法及像素单元
CN103413514A (zh) * 2013-07-27 2013-11-27 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置
US10223975B2 (en) * 2013-10-18 2019-03-05 Apple Inc. Organic light emitting diode displays with improved driver circuitry
CN103680453B (zh) * 2013-12-20 2015-09-16 深圳市华星光电技术有限公司 阵列基板行驱动电路
CN103943054B (zh) * 2014-01-27 2016-07-13 上海中航光电子有限公司 栅极驱动电路、tft阵列基板、显示面板及显示装置
CN103928007B (zh) * 2014-04-21 2016-01-20 深圳市华星光电技术有限公司 一种用于液晶显示的goa电路及液晶显示装置
CN104167191B (zh) * 2014-07-04 2016-08-17 深圳市华星光电技术有限公司 用于平板显示的互补型goa电路
CN104064150A (zh) 2014-07-08 2014-09-24 苏州卓能微电子技术有限公司 一种led驱动芯片双通道信号传输方法
CN104064160B (zh) * 2014-07-17 2016-06-15 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
US9390674B2 (en) * 2014-11-03 2016-07-12 Shenzhen China Star Optoelectronics Technology Co., Ltd GOA circuit based on LTPS semiconductor TFT
US9407260B2 (en) * 2014-11-03 2016-08-02 Shenzhen China Star Optoelectronics Technology Co., Ltd GOA circuit based on LTPS semiconductor TFT
CN104464662B (zh) * 2014-11-03 2017-01-25 深圳市华星光电技术有限公司 基于低温多晶硅半导体薄膜晶体管的goa电路
US9418613B2 (en) * 2014-11-03 2016-08-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. GOA circuit of LTPS semiconductor TFT

Also Published As

Publication number Publication date
EA201791060A1 (ru) 2017-08-31
KR20170084243A (ko) 2017-07-19
CN104409056B (zh) 2017-01-11
DE112014007168T5 (de) 2017-07-27
GB2548287A (en) 2017-09-13
US9437152B2 (en) 2016-09-06
EA032788B1 (ru) 2019-07-31
GB2548287B (en) 2021-03-10
US20160189652A1 (en) 2016-06-30
GB201709378D0 (en) 2017-07-26
CN104409056A (zh) 2015-03-11
WO2016074303A1 (zh) 2016-05-19
JP2018503138A (ja) 2018-02-01
KR101994369B1 (ko) 2019-06-28
JP2019179239A (ja) 2019-10-17

Similar Documents

Publication Publication Date Title
JP6691991B2 (ja) 走査駆動回路
JP6486486B2 (ja) 走査駆動回路
JP6692002B2 (ja) 走査駆動回路および表示装置
JP6539737B2 (ja) 走査駆動回路
JP6321280B2 (ja) ブーストラップ機能を具えるゲート電極駆動回路
KR102190083B1 (ko) Goa 구동 회로 및 액정 디스플레이 장치
KR102080730B1 (ko) 양방향 스캐닝 게이트 구동 회로
JP6340484B2 (ja) 走査駆動回路
JP6329690B2 (ja) ブーストラップ機能を具えるゲート電極駆動回路
JP6423957B2 (ja) Ｉｇｚｏ製造工程に基づくゲート電極駆動回路
JP6415684B2 (ja) ブーストラップ機能を具えるゲート電極駆動回路
JP6423956B2 (ja) Ｉｇｚｏ製造工程に基づくゲート電極駆動回路
KR101989718B1 (ko) 시프트 레지스터, 레벨 전송 게이트 구동 회로 및 디스플레이 패널
JP6329691B2 (ja) ブーストラップ機能を具えるゲート電極駆動回路
KR102057824B1 (ko) 게이트 구동 회로 및 디스플레이 장치
JP2018503852A5 (ja)
JP2017521717A (ja) ブーストラップ機能を具えるゲート電極駆動回路
WO2021012313A1 (zh) 栅极驱动电路
TWI460702B (zh) 顯示裝置及其移位暫存電路
CN109345998B (zh) Goa电路及显示面板
CN110767189B (zh) Goa电路及显示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200413

R150 Certificate of patent or registration of utility model

Ref document number: 6691991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees