JP6678166B2 - 注入を用いた流動性膜特性のチューニング - Google Patents

注入を用いた流動性膜特性のチューニング Download PDF

Info

Publication number
JP6678166B2
JP6678166B2 JP2017513770A JP2017513770A JP6678166B2 JP 6678166 B2 JP6678166 B2 JP 6678166B2 JP 2017513770 A JP2017513770 A JP 2017513770A JP 2017513770 A JP2017513770 A JP 2017513770A JP 6678166 B2 JP6678166 B2 JP 6678166B2
Authority
JP
Japan
Prior art keywords
layer
features
fluidized bed
flowable
species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017513770A
Other languages
English (en)
Other versions
JP2017537455A (ja
Inventor
エリー ワイ． イー，
エリー ワイ． イー，
ルドヴィーク ゴデット，
ルドヴィーク ゴデット，
チュン シュエ，
チュン シュエ，
シュリーニヴァース ディー． ネマニ，
シュリーニヴァース ディー． ネマニ，
トンチン （カレン） リー，
トンチン （カレン） リー，
エリカ チェン，
エリカ チェン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2017537455A publication Critical patent/JP2017537455A/ja
Application granted granted Critical
Publication of JP6678166B2 publication Critical patent/JP6678166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Analytical Chemistry (AREA)
  • Element Separation (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本願は、「ＦＬＯＷＡＢＬＥ ＦＩＬＭ ＰＲＯＰＥＲＴＩＥＳ ＴＵＮＩＮＧ ＵＳＩＮＧ ＩＭＰＬＡＮＴＡＴＩＯＮ」と題する、２０１４年９月１２日出願の先願である米国通常（Ｎｏｎ−Ｐｒｏｖｉｓｉｏｎａｌ）特許出願第１４／４８５，５０５号に対して優先権を主張する。同願は、その全体が参照によって本書に援用される。
本発明の実施形態は、電子デバイス製造の分野に関し、具体的には誘電体層の特性の変更に関する。
誘電体材料は、常にサイズの縮小を続ける電子デバイスを生産するため、半導体産業において幅広く使用されている。概して誘電体材料は、間隙充填膜、浅トレンチ分離（ＳＴＩ）、ビア充填材、マスク、ゲート誘電体、またはその他の電子デバイス特徴として使用される。
概して、二酸化ケイ素（ＳｉＯ２）は誘電体材料である。間隙充填膜として使用される、化学気相堆積（ＣＤＶ）プロセスを用いて堆積させたＳｉＯ２は、通常、低い密度（約１．５ｇ／ｃｍ３）を有する。堆積した膜の密度を向上するために、現在、オゾン硬化プロセスと５００°Ｃの蒸気アニールプロセスという、２つの硬化プロセスが用いられている。しかし、これらの２つの特別なプロセスからは、技術的な課題が誘起される。蒸気アニールプロセスは、パターン密度依存性を有する。蒸気アニールプロセスによって硬化された後のＳｉＯ２膜の密度は、通常、パターンのオープン（ＩＳＯ）エリア内の方がパターンのデンスエリア内よりも高い。このような不均一な膜の品質は、種々のパターンエリアにまたがる、大きく異なったエッチング結果につながる。
さらに、５００°Ｃの蒸気アニールによって、膜収縮が誘起され、膜応力が増加する。パターンのＩＳＯエリアとデンスエリアとで膜密度と膜応力が異なることによって、エッチングにおける劇的な負荷効果がもたらされる。特に、デンスパターンエリアでは、応力が高いことによって、通常、膜のひび割れやはがれ、またはその両方が生じる。さらに、膜収縮と高い膜応力とによって、深トレンチ内及びビア充填材内、並びに他の用途における誘電体膜が著しく阻害される。
流動性層の特性をチューニングするための方法及び装置が、開示される。一実施形態では、基板上の流動性層に対して、種（ｓｐｅｃｉｅｓ）が供給される。流動性層の特性は、流動性層に対して種を注入することによって変更される。特性は、密度、応力、膜収縮、エッチング選択性、またはこれらの任意の組合せを含む。
一実施形態では、基板上の流動性層に対して、種が供給される。流動性層の特性は、流動性層に対して種を注入することによって変更される。特性は、密度、応力、膜収縮、エッチング選択性、またはこれらの任意の組合せを含む。流動性層は、絶縁充填層、ハードマスク層、またはこの両者として機能する。
一実施形態では、基板上の流動性層に対して、種が供給される。流動性層の特性は、流動性層に対して種を注入することによって変更される。特性は、密度、応力、膜収縮、エッチング選択性、またはこれらの任意の組合せを含む。流動性層の特性を制御するために、種の温度、エネルギー、ドーズ量、及び質量のうちの少なくとも１つが調整される。
一実施形態では、基板上の流動性層に対して、種が供給される。流動性層の特性は、流動性層に対して種を注入することによって変更される。特性は、密度、応力、膜収縮、エッチング選択性、またはこれらの任意の組合せを含む。種は、ケイ素、水素、ゲルマニウム、ホウ素、炭素、酸素、窒素、アルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラドン、ヒ素、リン、またはこれらの任意の組合せを含む。
一実施形態では、基板上に複数のフィン構造が形成される。フィン構造間に、流動性層が充填される。流動性層は、酸化される。流動性層に種が供給される。流動性層の特性は、流動性層に対して種を注入することによって変更される。特性は、密度、応力、膜収縮、エッチング選択性、またはこれらの任意の組合せを含む。変更された流動性層の少なくとも一部が、除去される。
一実施形態では、基板上のハードマスク層がパターニングされて複数のトレンチを形成する。流動性層は、複数のトレンチ内に充填される。流動性層に種が供給される。流動性層の特性は、流動性層に対して種を注入することによって変更される。特性は、密度、応力、膜収縮、エッチング選択性、またはこれらの任意の組合せを含む。変更後、パターニングされたハードマスク層が除去される一方、流動性層の一部はそのまま残される。
一実施形態では、基板上の流動性層が酸化される。流動性層に種が供給される。流動性層の特性は、流動性層に対して種を注入することによって変更される。特性は、密度、応力、膜収縮、エッチング選択性、またはこれらの任意の組合せを含む。
一実施形態では、基板上の複数の特徴上に、流動性層を堆積させる。流動性層の密度を増加させるため、種が流動性層に注入される。流動性層の密度を制御するため、種の温度が調整される。
一実施形態では、基板上の複数の特徴上に、流動性層を堆積させる。複数の特徴は、フィン構造を含む。フィン構造上に、保護層を堆積させる。流動性層の密度を増加させるため、種が流動性層に注入される。流動性層の密度を制御するため、種の温度が調整される。
一実施形態では、基板上の複数の特徴上に、流動性層を堆積させる。流動性層は、酸化される。流動性層の密度を増加させるため、種が流動性層に注入される。流動性層の密度を制御するため、種の温度が調整される。
一実施形態では、基板上の複数の特徴上に、流動性層を堆積させる。複数の特徴は、ハードマスクの特徴を含む。流動性層の密度を増加させるため、種が流動性層に注入される。流動性層の密度を制御するため、種の温度が調整される。ハードマスクの特徴は、選択的に除去される。
一実施形態では、基板上の複数の特徴上に、流動性層を堆積させる。流動性層の密度を増加させるため、種が流動性層に注入される。流動性層の密度を制御するため、種の温度が調整される。流動性層の密度を制御するために、種のエネルギー、ドーズ量、質量のうちの少なくとも１つが調整される。
一実施形態では、基板上の複数の特徴上に、流動性層を堆積させる。流動性層の密度を増加させるため、種が流動性層に注入される。流動性層の密度を制御するため、種の温度が調整される。流動性層は、酸化物層、窒化物層、炭化物層、またはこれらの任意の組合せである。
一実施形態では、基板上の複数の特徴上に、流動性層を堆積させる。流動性層の密度を増加させるため、種が流動性層に注入される。流動性層の密度を制御するため、種の温度が調整される。種は、ケイ素、ゲルマニウム、水素、ホウ素、炭素、酸素、窒素、アルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラドン、ヒ素、リン、またはこれらの任意の組合せを含む。
一実施形態では、電子デバイスを製造する装置は、処理チャンバを含む。処理チャンバは、基板上に流動性層を含むワークピースを保持する、ペデスタルを備える。流動性層に種を供給するため、チャンバと電磁石システムにイオン源が連結される。イオン源に、プロセッサが連結される。プロセッサは、流動性層への種の注入を制御することによって流動性層の特性を変更する、第１の構成を有する。特性は、密度、応力、膜収縮、エッチング選択性、またはこれらの任意の組合せを含む。
一実施形態では、電子デバイスを製造する装置は、処理チャンバを含む。処理チャンバは、基板上に流動性層を含むワークピースを保持する、ペデスタルを備える。流動性層は、絶縁充填層、ハードマスク層、またはこの両者として機能する。流動性層に種を供給するため、チャンバと電磁石システムにイオン源が連結される。イオン源に、プロセッサが連結される。プロセッサは、流動性層への種の注入を制御することによって流動性層の特性を変更する、第１の構成を有する。特性は、密度、応力、膜収縮、エッチング選択性、またはこれらの任意の組合せを含む。
一実施形態では、電子デバイスを製造する装置は、処理チャンバを含む。処理チャンバは、基板上に流動性層を含むワークピースを保持する、ペデスタルを備える。流動性層に種を供給するため、チャンバと電磁石システムにイオン源が連結される。イオン源に、プロセッサが連結される。プロセッサは、流動性層への種の注入を制御することによって流動性層の特性を変更する、第１の構成を有する。特性は、密度、応力、膜収縮、エッチング選択性、またはこれらの任意の組合せを含む。プロセッサは、流動性層の特性を制御するために、種の温度、エネルギー、ドーズ量、及び質量のうちの少なくとも１つを調整する、第２の構成を有する。
一実施形態では、電子デバイスを製造する装置は、処理チャンバを含む。処理チャンバは、基板上に流動性層を含むワークピースを保持する、ペデスタルを備える。流動性層に種を供給するため、チャンバと電磁石システムにイオン源が連結される。種は、ケイ素、ゲルマニウム、水素、ホウ素、炭素、酸素、窒素、アルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラドン、ヒ素、リン、またはこれらの任意の組合せを含む。イオン源に、プロセッサが連結される。プロセッサは、流動性層への種の注入を制御することによって流動性層の特性を変更する、第１の構成を有する。特性は、密度、応力、膜収縮、エッチング選択性、またはこれらの任意の組合せを含む。
一実施形態では、電子デバイスを製造する装置は、処理チャンバを含む。処理チャンバは、基板上に流動性層を含むワークピースを保持する、ペデスタルを備える。流動性層に種を供給するため、チャンバと電磁石システムにイオン源が連結される。イオン源に、プロセッサが連結される。プロセッサは、流動性層への種の注入を制御することによって流動性層の特性を変更する、第１の構成を有する。特性は、密度、応力、膜収縮、エッチング選択性、またはこれらの任意の組合せを含む。プロセッサは、流動性層の酸化を制御する、第３の構成を有する。プロセッサは、変更された流動性層の少なくとも一部の除去を制御する、第４の構成を有する。
一実施形態では、電子デバイスを製造する装置は、処理チャンバを含む。処理チャンバは、基板上のパターニングされたハードマスク層の上に堆積した流動性層を含むワークピースを保持する、ペデスタルを備える。流動性層に種を供給するため、チャンバと電磁石システムにイオン源が連結される。イオン源に、プロセッサが連結される。プロセッサは、流動性層への種の注入を制御することによって流動性層の特性を変更する、第１の構成を有する。特性は、密度、応力、膜収縮、エッチング選択性、またはこれらの任意の組合せを含む。プロセッサは、変更された流動性層の一部をそのまま残しながらパターニングされたハードマスク層を除去することを制御する、第５の構成を有する。
一実施形態では、電子デバイスを製造する装置は、処理チャンバを含む。処理チャンバは、基板上の複数の特徴の上に堆積した流動性層を含むワークピースを保持する、ペデスタルを備える。流動性層の密度を増加させるべく流動性層に種を注入するため、チャンバと電磁石システムにイオン源が連結される。イオン源に、プロセッサが連結される。プロセッサは、流動性層の密度を制御するために、種の温度を調整する、第１の構成を有する。
一実施形態では、電子デバイスを製造する装置は、処理チャンバを含む。処理チャンバは、基板上の複数の特徴の上に堆積した流動性層を含むワークピースを保持する、ペデスタルを備える。複数の特徴は、フィン構造を含む。フィン構造上に、保護層を堆積させる。流動性層の密度を増加させるべく流動性層に種を注入するため、チャンバと電磁石システムにイオン源が連結される。イオン源に、プロセッサが連結される。プロセッサは、流動性層の密度を制御するために、種の温度を調整する、第１の構成を有する。
一実施形態では、電子デバイスを製造する装置は、処理チャンバを含む。処理チャンバは、基板上の複数の特徴の上に堆積した流動性層を含むワークピースを保持する、ペデスタルを備える。流動性層の密度を増加させるべく流動性層に種を注入するため、チャンバと電磁石システムにイオン源が連結される。イオン源に、プロセッサが連結される。プロセッサは、流動性層の酸化を制御する第１の構成を有する。プロセッサは、流動性層の密度を制御するために、種の温度を調整する、第２の構成を有する。
一実施形態では、電子デバイスを製造する装置は、処理チャンバを含む。処理チャンバは、基板上の複数の特徴の上に堆積した流動性層を含むワークピースを保持する、ペデスタルを備える。複数の特徴は、ハードマスクの特徴を含む。流動性層の密度を増加させるべく流動性層に種を注入するため、チャンバと電磁石システムにイオン源が連結される。イオン源に、プロセッサが連結される。プロセッサは、流動性層の密度を制御するために、種の温度を調整する、第１の構成を有する。プロセッサは、ハードマスクの特徴の選択的除去を制御する、第３の構成を有する。
一実施形態では、電子デバイスを製造する装置は、処理チャンバを含む。処理チャンバは、基板上の複数の特徴の上に堆積した流動性層を含むワークピースを保持する、ペデスタルを備える。流動性層の密度を増加させるべく流動性層に種を注入するため、チャンバと電磁石システムにイオン源が連結される。イオン源に、プロセッサが連結される。プロセッサは、流動性層の密度を制御するために、種の温度を調整する、第１の構成を有する。プロセッサは、流動性層の密度を制御するために、種のエネルギー、ドーズ量、及び質量のうちの少なくとも１つを調整する、第４の構成を有する。
一実施形態では、電子デバイスを製造する装置は、処理チャンバを含む。処理チャンバは、基板上の複数の特徴の上に堆積した流動性層を含むワークピースを保持する、ペデスタルを備える。流動性層は、酸化物層、窒化物層、炭化物層、またはこれらの任意の組合せである。流動性層の密度を増加させるべく流動性層に種を注入するため、チャンバと電磁石システムにイオン源が連結される。イオン源に、プロセッサが連結される。プロセッサは、流動性層の密度を制御するために、種の温度を調整する、第１の構成を有する。
一実施形態では、電子デバイスを製造する装置は、処理チャンバを含む。処理チャンバは、基板上の複数の特徴の上に堆積した流動性層を含むワークピースを保持する、ペデスタルを備える。流動性層の密度を増加させるべく流動性層に種を注入するため、チャンバと電磁石システムにイオン源が連結される。種は、ケイ素、ゲルマニウム、水素、ホウ素、炭素、酸素、窒素、アルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラドン、ヒ素、リン、またはこれらの任意の組合せを含む。イオン源に、プロセッサが連結される。プロセッサは、流動性層の密度を制御するために、種の温度を調整する、第１の構成を有する。
本発明の他の特徴は、添付の図面及び以下の詳細な説明から明らかになるであろう。
本書に記載の実施形態では、限定ではなく例示のために添付図面を用いて記載されており、図面においては同様の要素は類似の参照符号で示されている。
本発明の一実施形態による、絶縁領域が形成される電子デバイス構造の側面図を示す。 本発明の一実施形態による、デバイス層の特徴上に流動性層が堆積した後の、図１Ａと同様の図を示す。 本発明の一実施形態による、流動性層の酸化を示す、図１Ｂと同様の図を示す。 本発明の一実施形態による、流動性層への種の注入を示す、図１Ｃと同様の図を示す。 本発明の一実施形態による、種の注入によって変更された流動性層の一部が除去された後の、図１Ｄと同様の図を示す。 本発明の一実施形態による、種の注入によって変更された特徴の上部が除去された後の、図１Ｅと同様の図を示す。 本発明の一実施形態による、残された特徴部の上に再成長部が堆積した後の、図１Ｆと同様の図を示す。 図２Ａは、本発明の一実施形態による、マスクを形成するための、電子デバイス構造の側面図を示す。図２Ｂは、本発明の一実施形態による、パターニングされたハードマスク層の特徴の間のトレンチ内に流動性層が堆積した後の、図２Ａと同様の図を示す。図２Ｃは、本発明の一実施形態による、流動性層への種の注入を示す、図２Ｂと同様の図を示す。図２Ｄは、本発明の一実施形態による、ハードマスク層の特徴が除去された後の、図２Ｃと同様の図を示す。図２Ｅは、本発明の一実施形態による、流動性層の一部をハードマスクとして用いてデバイス層がエッチングされた後の、図２Ｄと同様の図を示す。図２Ｆは、本発明の一実施形態による、ハードマスク層の１つ以上の特徴が除去された後の、図２Ｅと同様の図を示す。 図３Ａは、本発明の一実施形態による、電極を形成する、電子デバイス構造の側面図を示す。図３Ｂは、本発明の一実施形態による、流動性層の一部が種の注入によって変更された後の、図３Ａと同様の図を示す。図３Ｃは、本発明の一実施形態による、ダミー電極が除去された後の、図３Ｂと同様の図を示す。図３Ｄは、本発明の一実施形態による、実ゲート電極がトレンチ内に堆積した後の、図３Ｃと同様の図を示す。図３Ｅは、本発明の一実施形態による、変更された流動性層の一部が除去された後の、図３Ｄと同様の図を示す。 本発明の一実施形態による、トライゲートトランジスタ構造の斜視図である。 図５Ａは、本発明の別の実施形態による、絶縁領域が形成される、電子デバイス構造の側面図を示す。図５Ｂは、本発明の別の実施形態による、デバイス特徴の上に再成長部が形成された後の、図５Ａと同様の図を示す。図５Ｃは、本発明の一実施形態による、種によって変更された第２の流動性層が再成長部の頂部上及び側壁上に堆積した後の、図５Ｂと同様の図を示す。図５Ｄは、一実施形態による、種の注入によって変更された流動性層の一部が除去された後の、図５Ｃと同様の図を示す。 本発明の一実施形態による、デンスパターンエリア及びオープン（ＩＳＯ）エリアにおける、ＦＣＶＤ誘電体層をエッチングした後の図を示す。 本発明の一実施形態による、注入を用いたＦＣＶＤ二酸化ケイ素膜の特性のチューニングを表すグラフを示す。 本発明の一実施形態による、種々の注入種の二次イオン質量分析法（ＳＩＭＳ）のモデリングを表すグラフを示す。 本発明の一実施形態による、注入を用いて流動性層の特性を変更する処理システムの一実施形態のブロック図を示す。
以下の記載では、本発明の１つ以上の実施形態の十分な理解を提供するため、素子の具体的な材料、化学的性質、寸法などといった、数々の具体的な詳細が説明されている。しかし、本発明のこれらの１つ以上の実施形態が、これらの具体的な詳細がなくても実践され得ることは、当業者には明らかであろう。他の例では、この記載を不必要に不明瞭にしないため、半導体製造のプロセス、技法、材料、装置などは詳細には記載されていない。当業者は、これらの記載によって、必要以上の実験を行うことなく適切な機能を実施し得るであろう。
本発明の特定の例示的実施形態が記載され、添付の図面に示されているが、こうした実施形態が単に例示のためであり本発明を限定するものではないこと、並びに、当業者が変更形態に想到し得るため、本発明は示され記載された具体的な構造及び構成に限定されないことは、理解されるべきである。
本明細書全体を通じて、「一実施形態」、「別の実施形態」または「ある実施形態」 への言及は、この実施形態に関連して記載される特定の特徴、構造、または特質が、本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書の様々な箇所に現れる「一実施形態で」または「ある実施形態で」とのフレーズは、全て必ずしも同じ実施形態を指すものではない。さらに、特定の特徴、構造、または特質は、１つ以上の実施形態において、任意の適当な方法で組み合わされ得る。
さらに、進歩性を有する態様が存在する特徴は、開示される単一の実施形態の全ての特徴よりは少ない。したがって、「発明を実施するための形態」に続く「特許請求の範囲」は、各請求項が本発明の個別の実施形態として独立した状態で、ここにこの「発明を実施するための形態」に明示的に援用される。本発明はいくつかの実施形態に関連して記載されているが、本発明が記載された実施形態に限定されず、添付の特許請求の範囲の要旨及び範囲内で、修正及び変更を伴って実施され得ることは、当業者によって認識されよう。したがって、記載は限定するものというよりもむしろ例示のためのものと見なされるべきである。
電子デバイスを製造するために流動性層の特性をチューニングする方法及び装置が、開示される。概して、流動性材料とは、充填材またはバックフィル材として用いられる、流動性粘稠度を有する自己充填性材料を意味する。通常、流動性材料は、下にある層のトポロジーと共形になるように、例えば下にある層の、例えば、トレンチ、ひび割れ、孔、ボイド、スロット、ピット、及びその他の開口といった開口を充填するようにして、堆積する。
一実施形態では、基板上の流動性層に対して、種が供給される。流動性層の特性は、流動性層に対して種を注入することによって変更される。特性は、密度、応力、エッチング耐性、エッチング選択性、またはこれらの任意の組合せを含む。一実施形態では、種は、イオン化原子、イオン化分子、イオン群、他のイオン化粒子、またはこれらの任意の組合せを含む。
本書に記載の、流動性層を処理する注入プロセスによって、既存の流動性層硬化技法と比較して、基板上に堆積する流動性層の密度が向上し、流動性層の応力が低減し、エッチング耐性及び、種々の膜の間のエッチング選択性が向上するという利点が提供される。流動性層は、種を注入することによって変更され、それによって局所密度の均一性及び、流動性層に沿った局所的エッチング選択性が増加する。
さらに、注入種及び注入条件を選択することによって、流動性層の化学的組成は有利に微調整され、流動性層に新たな特性（例えば、密度、応力、エッチング選択性、またはこれらの任意の組合せ）が提供される。注入プロセスを用いた流動性層の特性の微調整によって、流動性層の用途が有利に広げられる。例えば、種の注入による流動性層の特性変更は、以下でさらに詳細に記載するように、パターニングスキーム内のトーンパターニングを有利にリバースし、オーバーレイ要件を緩和することができる。一実施形態では、注入プロセスを用いた流動性層の特性変更によって、以下でさらに詳細に記載するように、パターンの負荷効果を有利に取り除くことができる。
図１Ａは、一実施形態による、絶縁領域が形成される電子デバイス構造１００の側面図を示す。電子デバイス構造１００は、基板を含む。一実施形態では、基板１０１は、例えばケイ素（「Ｓｉ」）、ゲルマニウム（「Ｇｅ」）、シリコンゲルマニウム（「ＳｉＧｅ」）、ＩＩＩ−Ｖ族材料ベースの材料、またはこれらの任意の組合せといった、半導体材料を含む。一実施形態では、基板１０１は、集積回路用の金属被覆相互接続層を含む。一実施形態では、基板１０１は、例えば層間絶縁膜、トレンチ絶縁層、または電子デバイス製造の技術における当業者に知られた任意の他の絶縁層といった、電気的絶縁層によって仕切られている、例えばトランジスタ、メモリ、コンデンサ、抵抗器、光電子デバイス、スイッチ、及び任意の他の能動または受動の電子デバイスといった、電子デバイスを含む。少なくともいくつかの実施形態では、基板１０１は、複数の金属化層を接続するように構成された、例えばビアといったインターコネクトを含む。一実施形態では、基板１０１は、バルク下部基板、中間絶縁層、上部単結晶層を含む、ＳＯＩ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｓｏｌａｔｏｒ）基板である。上部単結晶層は、例えばケイ素といった、任意の上記の材料を含み得る。
基板１０１上に、デバイス層１０２が堆積している。一実施形態では、デバイス層１０２は、特徴１０３、１０４、及び１０５といった複数の特徴を備える。図１Ａに示すように、トレンチ１３１といった複数のトレンチが、基板１０１上の特徴間に形成されている。トレンチは、底部１３２並びに、対向する側壁１３３及び１３４を有する。底部１３２は、特徴１０４と１０５の間の、基板１０１が露出した部分である。側壁１３３は特徴１０５の側壁であり、側壁１３４は特徴１０４の側壁である。一実施形態では、デバイス層１０２は、基板１０１上に形成された１つ以上の半導体フィンを含む。一実施形態では、例えば１０３、１０４、及び１０５といった特徴は、例えば、図４に示すトランジスタ４００といった複数のトランジスタを含むトライゲートトランジスタアレイを形成するためのフィン構造である。
一実施形態では、特徴１０３、１０４、１０５の高さはおよそ、約３０ｎｍから約５００ｎｍ（μｍ）の範囲である。一実施形態では、特徴１０３と１０４の間の距離は、約２ｎｍから約１００ｎｍである。
一実施形態では、デバイス層１０２は、限定しないが例として、例えばプラズマ化学気相堆積（ＰＥＣＶＤ）といった化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、分子線エピタキシ（ＭＢＥ）、有機金属気相成長（ＭＯＣＶＤ）、原子層堆積（ＡＬＤ）、または電子デバイス製造の技術における当業者に知られた他の堆積技法といった、１つ以上の堆積技法を用いて基板１０１上に堆積させた、１つ以上の層を含む。一実施形態では、このデバイス層１０２の１つ以上の層は、電子デバイス製造の技術における当業者に知られたパターニング技法及びエッチング技法を用いてパターニング及びエッチングされ、特徴１０３、１０４、及び１０５といった特徴を形成する。一実施形態では、デバイス層１０２の特徴のそれぞれは、１つ以上の層のスタックである。一実施形態では、デバイス層１０２の特徴は、例えばトランジスタ、メモリ、コンデンサ、抵抗器、光電子デバイス、スイッチ、及び任意の他の能動及び受動の電子デバイスといった、電子デバイスの特徴である。
一実施形態では、デバイス層１０２の特徴は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、例えばＧａＡｓ、ＩｎＳｂ、ＧａＰ、ＧａＳｂベースの材料といったＩＩＩ−Ｖ族材料ベースの材料層、カーボンナノチューブベースの材料、またはこれらの任意の組合せといった、半導体材料層を含む。一実施形態では、デバイス層１０２の特徴は、例えば、酸化ケイ素、酸化アルミニウム（「Ａｌ２Ｏ３」）、酸窒化ケイ素（「ＳｉＯＮ」）、といった酸化物層、窒化ケイ素層、電子デバイスの設計によって決定される他の電気的絶縁層、またはこれらの任意の組合せといった、絶縁層を含む。一実施形態では、デバイス層１０２の特徴は、ポリイミド、エポキシ、ベンゾシクロブテン（ＢＣＢ）及びＷＰＲシリーズ材料といった感光性材料、またはスピンオングラスを含む。
一実施形態では、デバイス層１０２の特徴のそれぞれは、導電層を含む。一実施形態では、デバイス層１０２の特徴は、例えば銅（Ｃｕ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、錫（Ｓｎ）、鉛（Ｐｂ）、銀（Ａｇ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、金（Ａｕ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、鉄（Ｆｅ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、バナジウム（Ｖ）、モリブデン（Ｍｏ）、パラジウム（Ｐｄ）、金（Ａｕ）、プラチナ（Ｐｔ）といった金属、ポリシリコン、電子デバイス製造の技術における当業者に知られた他の導電層、またはこれらの任意の組合せを含む。
図１Ａに示すように、デバイス層１０２の特徴の上に、オプションで保護層１１５が堆積している。図１Ａに示すように、保護層１１５は、デバイス層１０５の特徴のそれぞれの頂部１１６といった、頂部を覆っている。保護層１１５は、デバイス層１０２の特徴をその後の段階の処理から保護するために堆積する。一実施形態では、デバイス層１０５の特徴は、ケイ素の特徴である。一実施形態では、保護層１１５はハードマスク層である。別の実施形態では、保護層は、デバイス層１０５の特徴それぞれの、頂部及び、側壁１１７及び側壁１１８といった側壁を覆っている。一実施形態では、保護層１１５は、例えば窒化ケイ素、窒化チタンといった窒化物層か、例えば酸化ホウ素といった酸化物層か、ホウ素ドープガラス層か、酸化ケイ素層か、他の保護層か、またはこれらの任意の組合せである。一実施形態では、保護層１１５の厚さは、約２ｎｍから約５０ｎｍである。
保護層１１５は、限定しないが例として、例えばプラズマ化学気相堆積（ＰＥＣＶＤ）といった化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、分子線エピタキシ（ＭＢＥ）、有機金属気相成長（ＭＯＣＶＤ）、原子層堆積（ＡＬＤ）、または電子デバイス製造の技術における当業者に知られた他の堆積技法といった、１つ以上の堆積技法を用いて堆積させることができる。
図１Ｂは、デバイス層１０２の特徴上に流動性層１０６が堆積した後の、図１Ａと同様の図１１０を示す。図１Ｂに示すように、流動性層１０６は、頂部上に堆積したオプションの保護層１１５、デバイス層の特徴の側壁、及び、底部１３２といったトレンチの底部上を覆っている。別の実施形態では、流動性層１０６は、デバイス層１０２の特徴の頂部上及び側壁上に、保護層１１５なしで直接堆積する。
図１Ｂに示すように、流動性層１０６は、デバイス層１０２の特徴の間のスペースを充填して、基板１０１の一部上に堆積している。一実施形態では、流動性層１０６は誘電体層である。一実施形態では、流動体層１０６の密度は、約１．５ｇ／ｃｍ３であるか、またはそれより小さい。概して、材料の密度とは、単位体積当たりの材料の質量（質量÷体積）である。一実施形態では、流動性層１０６はポア（図示せず）を有する。概して、材料中のポアとは、検討される材料以外の何か（例えば、空気、真空、液体、固体、または気体もしくはガス状混合物）を含む領域を意味する。このために、流動性層の密度は場所によって異なる。
一実施形態では、流動性層１０６は、例えば酸化ケイ素（例えばＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）もしくは他の酸化物層といった酸化物層、例えば窒化ケイ素（例えばＳｉ３Ｎ４）もしくは他の窒化物層といった窒化物層、炭化物層（例えばＳｉＯＣ）もしくは他の炭化物層、酸窒化物層（例えばＳｉＯＮ）、またはこれらの任意の組合せである。
一実施形態では、流動性層１０６は、５０ｎｍ未満の間隙充填用途用に、炭素非含有の膜として開発された流動性ＣＶＤ膜である。一実施形態では、炭素非含有のＳｉ分子（例えばＴＳＡ−トリシルアミン）及びＮＨ３が、堆積の前駆体として選択される。ＮＨ３は、プラズマ源（例えば遠隔プラズマ源）を通じてイオン化される。ＮＨｘ＊ラジカルが生成され、シリコン前駆体中のＳｉ−Ｈ結合と反応してポリシラザンタイプの膜を形成する。Ａｓ堆積膜は、通常、Ｓｉ−Ｈ結合、Ｓｉ−Ｎ結合、及び−ＮＨ結合を含む。次いで膜は、酸化環境で、硬化とアニールを通じてＳｉ−Ｏネットワークに変換される。一実施形態では、流動性層１０６は、有機金属前駆体、スピンオンベースの材料、または他の流動性材料である。
一実施形態では、流動性層１０６は、Ｃａｌｉｆｏｒｎｉａ州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．によって開発された１つ以上の流動性化学気相堆積（「ＦＣＶＤ」）堆積技法、または他のＦＣＶＤ技法を用いて堆積させられる。
一実施形態では、流動性層１０６は、限定しないが例として、例えばプラズマ化学気相堆積（ＰＥＣＶＤ）といった化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、分子線エピタキシ（ＭＢＥ）、有機金属気相成長（ＭＯＣＶＤ）、原子層堆積（ＡＬＤ）、または電子デバイス製造の技術における当業者に知られた他の堆積技法といった堆積技法のうちの１つを用いて堆積させられる。
一実施形態では、流動性層１０６の厚さは、約３０ｎｍから約５００ｎｍである。より具体的な実施形態では、流動性層１０６の厚さは、約４０ｎｍから約１００ｎｍである。
一実施形態では、流動性層１０６は間隙充填層として機能する。一実施形態では、流動性層１０６は、基板のある部分上では間隙充填層として機能し、基板の他の部分上ではハードマスク層として機能する。
図１Ｃは、一実施形態による、流動性層１０６の酸化Ｏｘ１１１を示す、図１Ｂと同様の図１３０を示す。一実施形態では、流動性層１０６は、酸素ガス（Ｏ２）、オゾン（Ｏ３）、またはこれらの任意の組合せによって酸化され、デバイス層１０２の特徴間に絶縁領域を形成する。一実施形態では、流動性層１０６は、およそ約１００°Ｃから約２００°Ｃの範囲の温度で（より具体的な実施形態では、約１４５°Ｃで）、オゾンによって酸化される。一実施形態では、流動性層１０６はオゾンによって処理され、浅トレンチ分離（ＳＴＩ）領域を形成する。一実施形態では、ＦＣＶＤ二酸化ケイ素の流動性層１０６は、約２５°Ｃから約５００°Ｃの温度で、オゾン（Ｏ３）、酸素（Ｏ２）ガス環境、またはこの両方によって処理される。一実施形態では、流動性層１０６は、電子デバイス製造の技術における当業者に知られた酸素硬化技法のうちの１つを用いて、酸素によって硬化される。一実施形態では、流動性層１０６は、種の注入によって処理される前に、酸化される。代替的な実施形態では、流動性層１０６は、種の注入によって処理された後に、酸化される。
図１Ｄは、本発明の一実施形態による、流動性層１０６への種１０７の注入１０８を示す、図１Ｃと同様の図１４０を示す。図１Ｄに示すように、種１０７といった種が、流動性層１０６に対して供給される。一実施形態では、種１０７は、イオン化原子、イオン化分子、イオン群、他のイオン化粒子、またはこれらの任意の組合せを含む。
一実施形態では、種１０７は、ケイ素、ゲルマニウム、ホウ素、炭素、水素、酸素、窒素、アルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラドン、ヒ素、リン、またはこれらの任意の組合せを含む。図１Ｄに示すように、種１０７が誘電体層１０６内に注入される。上部１３５といった特徴の上部は、種によって変更される。一実施形態では、種１０７は、特徴１０４及び１０５の上部の結晶材料をアモルファス材料に変換する。より具体的な実施形態では、種１０７は、シリコン特徴の上部をアモルファスシリコンの部分に変換する。別の実施形態では、デバイス層１０２の特徴は、保護層１１５によって種から保護される。一実施形態では、デバイス層１０２の特徴が種によって損傷されないことを確実にするため、種の温度が室温Ｔｒｏｏｍから温度Ｔｈｏｔに上げられる。一実施形態では、室温Ｔｒｏｏｍは、約２０°Ｃから約３５°Ｃである。一実施形態では、上げられた温度Ｔｈｏｔは、およそ約１００°Ｃから約５５０°Ｃの範囲の温度（より具体的な実施形態では、約３５０°Ｃ）である。ポアを取り除き、流動性層１０６の密度を増加するため、種１０７が注入される。
流動性層１０６の特性は、流動性層に対して種を注入することによって変更される。一実施形態では、注入によって変更される流動性層の特性は、密度、応力、膜収縮、エッチング選択性、またはこれらの任意の組合せである。一実施形態では、種１０７の注入によって、流動性層の密度は増加する。一実施形態では、種１０７の注入によって、流動性層の応力は減少する。一実施形態では、種１０７の注入によって、流動性層のエッチング選択性の均一性が増加する。一実施形態では、種１０７の注入によって、流動性層のエッチング耐性は増加する。
一実施形態では、流動性層の特性を制御するため、例えば温度、エネルギー、ドーズ量、質量、またはこれらの任意の組合せといった、種の１つ以上のパラメータが調整される。一実施形態では、流動性層の密度を制御するため、種１０７の温度が上げられる。
一実施形態では、層の密度を増加させ応力を減少させるため、ケイ素及び酸素を含む種１０７がＦＣＶＤ ＳｉＯ２層内に注入される。一実施形態では、層の密度を増加させ応力を減少させるため、ケイ素及び酸素を含む種１０７がＦＣＶＤ ＳｉＯ２層内に注入される。一実施形態では、種１０７の温度は、およそ約２０°Ｃから約５５０°Ｃの範囲である。一実施形態では、ケイ素及び酸素を含む種１０７のそれぞれのドーズ量は、およそ約１Ｅ１６（１×１０１５）から約１Ｅ２２（１×１０２１）ａｔｏｍｓ／ｃｍ２の範囲である。一実施形態では、注入種の温度及びドーズ量を変更することによって、流動性誘電体膜の密度は、約１．５から約２．２５に増加する。一実施形態では、イオン注入プロセスで流動性膜を処理することによって、標準的な蒸気アニール処理と比べて、膜の密度及びエッチング耐性は増加し、膜応力及び膜厚収縮は減少する。さらに、流動性層の応力は、注入種の化学的性質、質量、温度及びドーズ量を選択することによってチューニング可能である。さらに、流動性層の化学組成は、注入種の化学的性質を選択することによって変更可能である。例えば、ＦＣＶＤ ＳｉＯ２の化学組成を変更して所望の膜特性を獲得するため、ケイ素注入物及び酸素注入物に、他の種（例えば注入炭素）が加えられ得る。
一実施形態では、流動性膜１０６の特性を調整するため、１つ以上の注入操作が用いられ得る。一実施形態では、種々の条件における複数の注入操作によって、ケイ素、酸素及びアルゴンを含む種がＦＣＶＤ ＳｉＯ２の誘電体層に注入される。例えば、第１の注入操作において、約２０ｋｅＶから約４０ｋｅＶ（より具体的な実施形態では約３０ｋｅＶ）のエネルギー、且つ約１×１０１６ａｔｏｍｓ／ｃｍ２から約１×１０１７ａｔｏｍｓ／ｃｍ２（より具体的な実施形態では約５×１０１６ａｔｏｍｓ／ｃｍ２）のドーズ量で、ケイ素イオンがＦＣＶＤ ＳｉＯ２誘電体層に供給され、約１０ｋｅＶから約３０ｋｅＶ（より具体的な実施形態では約２０ｋｅＶ）のエネルギー、且つ約１×１０１６ａｔｏｍｓ／ｃｍ２から約１×１０１７ａｔｏｍｓ／ｃｍ２（より具体的な実施形態では約５×１０１６ａｔｏｍｓ／ｃｍ２）のドーズ量で、酸素イオンがＦＣＶＤ ＳｉＯ２誘電体層に供給され、約４０ｋｅＶから約６０ｋｅＶ（より具体的な実施形態では約５０ｋｅＶ）のエネルギー、且つ約１×１０１６ａｔｏｍｓ／ｃｍ２から約１×１０１７ａｔｏｍｓ／ｃｍ２（より具体的な実施形態では約５×１０１６ａｔｏｍｓ／ｃｍ２）のドーズ量で、アルゴンイオンがＦＣＶＤ ＳｉＯ２誘電体層に供給される。例えば、第２の注入操作において、約５ｋｅＶから約１０ｋｅＶ（より具体的な実施形態では約７ｋｅＶ）のエネルギー、且つ約５×１０１５ａｔｏｍｓ／ｃｍ２から約５×１０１６ａｔｏｍｓ／ｃｍ２（より具体的な実施形態では約１×１０１６ａｔｏｍｓ／ｃｍ２）のドーズ量で、ケイ素イオンがＦＣＶＤ ＳｉＯ２誘電体層に供給され、約２ｋｅＶから約６ｋｅＶ（より具体的な実施形態では約４ｋｅＶ）のエネルギー、且つ約５×１０１５ａｔｏｍｓ／ｃｍ２から約５×１０１６ａｔｏｍｓ／ｃｍ２（より具体的な実施形態では約１×１０１６ａｔｏｍｓ／ｃｍ２）のドーズ量で、酸素イオンがＦＣＶＤ ＳｉＯ２誘電体層に供給され、約８ｋｅＶから約１２ｋｅＶ（より具体的な実施形態では約１０ｋｅＶ）のエネルギー、且つ約５×１０１５ａｔｏｍｓ／ｃｍ２から約５×１０１６ａｔｏｍｓ／ｃｍ２（より具体的な実施形態では約１×１０１６ａｔｏｍｓ／ｃｍ２）のドーズ量で、アルゴンイオンがＦＣＶＤ ＳｉＯ２誘電体層に供給される。一実施形態では、種１０７は、室温（例えば約２０°Ｃから約３５°Ｃ）で流動性層１０６に注入される。一実施形態では、デバイス層１０２の下にある特徴を損傷するのを避けるため、種１０７は、室温よりも高い温度（例えば、およそ約４０°Ｃから約５５０°Ｃの範囲）で流動性層１０６に注入される。一実施形態では、種１０７は、室温よりも低い温度（例えば、およそ約−１００°Ｃから約２０°Ｃ）で流動性層１０６に注入される。
図１Ｅは、一実施形態による、種の注入によって変更された流動性層の部分が除去された後の、図１Ｄと同様の図１５０を示す。図１Ｅに示すように、保護層１１５及び変更された流動性層１０６は、特徴１０３、１０４、及び１０５の頂部から除去される。図１Ｅに示すように、部分１０９といった流動性層１０６の部分は、特徴１０３、１０４、及び１０５といったデバイス特徴の間のスペースを充填する。
一実施形態では、変更された流動性層１０６及び保護層１１５は、電子デバイス製造の技術における当業者に知られた化学機械研磨（ＣＭＰ）技法のうちの１つを用いて、デバイス層１０２の特徴の頂部から除去される。一実施形態では、保護層１１５及び変更された流動性層１０６は、ウエットエッチング技法、または電子デバイス製造の技術における当業者に知られた他のエッチング技法のうちの１つを用いて、所定の深さまでウエットエッチングされる。
図１Ｆは、本発明の一実施形態による、種の注入によって変更された特徴の上部が除去された後の、図１Ｅと同様の図１６０を示す。図１Ｆに示すように、特徴１０５の変更された上部１３５が除去され、トレンチ１３６が形成されている。トレンチ１３６は、底部１３７並びに、対向する側壁１３８及び１３９を有する。底部１３７は、特徴１０５の残存している非変更部を含む。側壁１３８は、流動性層１０６の変更部分１４１の側壁の一部である。側壁１３９は、流動性層の変更部分１０９の側壁の一部である。
一実施形態では、特徴１０３、１０４、及び１０５の変更部分は、残存している層よりも大幅に高い選択性を有するプラズマの化学的性質を用いた選択的エッチングによって除去される。一実施形態では、特徴１０３、１０４、及び１０５の変更部分は、プラズマエッチング技法、または電子デバイス製造の技術における当業者に知られた選択的エッチング技法のうちの１つを用いて、選択的にエッチングされる。
図１Ｇは、本発明の一実施形態による、特徴の残存部分上に再成長部が堆積した後の、図１Ｆと同様の図１７０を示す。図１Ｇに示すように、特徴１０５の残存部分上には再成長部１４２が形成され、特徴１０４の残存部分上には再成長部１４３が形成される。
一実施形態では、再成長部は、デバイス特徴の材料とは異なる材料を含む。非限定的な例では、特徴１０５はケイ素であり、再成長部１４２はシリコンゲルマニウムである。別の実施形態では、再成長部は、特徴の材料と同一の材料を含む。非限定的な例では、特徴１０５はケイ素であり、再成長部１４２もケイ素である。再成長部は、電子デバイス製造の技術における当業者に知られた１つ以上の再成長技法を用いて、特徴上に形成され得る。
一実施形態では、再成長部１４２は、下にあるデバイス特徴１０５の一部である。別の実施形態では、再成長部１４２は、別のデバイス特徴の一部である。一実施形態では、再成長部１４２及び１４３は、図１Ａに関連して上記されたデバイス特徴を表す。
図１Ｇに示すように、隣接するデバイス特徴１０３、１０４、及び１０５を絶縁して漏電を防止するため、種によって変更された流動性層１０６が基板１０１の部分の上に堆積している。変更された流動性誘電体層１０６は、標準的な誘電体層と比べてｋ値が上昇し、漏電が減少している。図１Ｇに示すように、変更された流動体層１０６は、ＳＴＩのトレンチ充填材として使用される。
図２Ａは、一実施形態によるマスクを形成する、電子デバイス構造２００の側面図を示す。電子デバイス構造２００は、基板２０１を含む。基板２０１は、基板１０１に相当する。基板２０１上に、エッチングストップ層２０２が堆積している。一実施形態では、エッチングストップ層２０２は、例えば、酸化チタン（ＴｉＯ２）といった酸化物層、窒化チタン（ＴｉＮ）、酸化ケイ素、酸化アルミニウム（「Ａｌ２Ｏ３」）、酸窒化ケイ素（「ＳｉＯＮ」）、窒化ケイ素層、電子デバイスの設計によって決定される他の電気的絶縁層、またはこれらの任意の組合せといった、絶縁層を含む。一実施形態では、エッチングストップ層２０２は、ポリイミド、エポキシ、ベンゾシクロブテン（ＢＣＢ）及びＷＰＲシリーズ材料といった感光性材料、またはスピンオングラスを含む。
エッチングストップ層２０２は、限定しないが例として、例えばプラズマ化学気相堆積（ＰＥＣＶＤ）といった化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、分子線エピタキシ（ＭＢＥ）、有機金属気相成長（ＭＯＣＶＤ）、原子層堆積（ＡＬＤ）、または電子デバイス製造の技術における当業者に知られた他の堆積技法といった、１つ以上の堆積技法を用いて、基板２０１上に堆積させられ得る。
複数の特徴２０４、２０６、２０５、及び２０７を含むパターニングされたハードマスク層２０３が、エッチングストップ層２０２上に堆積している。図２Ａに示すように、特徴２０４、２０６、２０５、及び２０７は、トレンチ２５１及びトレンチ２５２といった、トレンチによって仕切られている。図２Ａに示すように、（側壁スペーサ２２１及び側壁スペーサ２２２といった）側壁スペーサが、特徴のそれぞれの、対向する側壁上に形成されている。一実施形態では、側壁スペーサの材料は、特徴の材料とは異なる。一実施形態では、特徴のそれぞれは、酸化ケイ素、窒化ケイ素、炭化ケイ素、または他の誘電体材料といった、誘電体材料を含む。一実施形態では、側壁スペーサのそれぞれは、酸化ケイ素、窒化ケイ素、炭化ケイ素、または電子デバイス製造の技術における当業者に知られた任意の他のスペーサ材料といった、誘電体材料を含む。より具体的な実施形態では、特徴は酸化ケイ素を含み、その上に堆積した側壁スペーサは、窒化ケイ素を含む。別のより具体的な実施形態では、特徴は窒化ケイ素を含み、その上に堆積した側壁スペーサは、酸化ケイ素を含む。側壁スペーサは、特徴２０４、２０６、２０５、及び２０７上にスペーサ層（図示せず）を堆積させ、次いで、電子デバイス製造の技術における当業者に知られるように、このスペーサ層をエッチングすることによって、形成され得る。
一実施形態では、特徴２０４、２０６、２０５、及び２０７のそれぞれの高さは、およそ、約３０ｎｍから約５００ｎｍの範囲である。一実施形態では、特徴２０４、２０６、２０５及び２０７の間の距離は、約５ｎｍから約１００ｎｍである。
一実施形態では、エッチングストップ層２０２上に堆積しているハードマスク層は、電子デバイス製造の技術における当業者に知られたパターニング技法及びエッチング技法を用いてパターニング及びエッチングされ、特徴を形成する。一実施形態では、パターニングされたハードマスク層２０３の特徴（複数）は、同一の材料から作られている。一実施形態では、パターニングされたハードマスク層２０３の特徴（複数）は、種々の材料から作られている。
一実施形態では、ハードマスク層２０３の特徴２０４、２０５、２０６、及び２０７は、単一のリソグラフィ処理及びエッチングを用いて形成される。別の実施形態では、特徴２０４及び２０５といったいくつかの特徴は１つのリソグラフィ処理及びエッチングを用いて形成され、特徴２０６及び２０７といったハードマスク層２０３の他の特徴は、別のリソグラフィ処理及びエッチングを用いて形成される。
図２Ｂは、本発明の一実施形態による、特徴２０４、２０５、２０６、及び２０７上に、並びにパターニングされたハードマスク層２０３の特徴間のトレンチ２５１及び２５２といったトレンチ内に、流動性層２０８が堆積した後の、図２Ａと同様の図２１０を示す。部分２１２及び２１３といった複数の流動性層部分が、パターニングされたハードマスク層２０３の特徴間に形成されている。図２Ｂに示すように、流動性層２０８は、パターニングされたハードマスク層２０３の特徴の間のスペースを充填して、エッチングストップ層２０２の一部上に堆積している。一実施形態では、流動性層２０８は、流動性層１０６に関連して上記されたように、誘電体層である。別の実施形態では、流動性層２０８は、例えば酸化ルテニウム、または他の流動性導電層といった、導電層である。
一実施形態では、流動性層２０８は、例えば酸化ケイ素（例えばＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）もしくは他の酸化物層といった酸化物層、例えば窒化ケイ素（例えばＳｉ３Ｎ４）もしくは他の窒化物層といった窒化物層、炭化物層（例えばＳｉＯＣ）もしくは他の炭化物層、酸窒化層（例えばＳｉＯＮ）、またはこれらの任意の組合せである。一実施形態では、流動性層２０８はハードマスク層として機能する。一実施形態では、流動性層２０８は、特徴の材料及び側壁スペーサの材料とは異なる材料を含む。
一実施形態では、流動性層２０８は、Ｃａｌｉｆｏｒｎｉａ州Ｓａｎｔａ ＣｌａｒａのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．によって開発された１つ以上の流動性化学気相堆積（「ＦＣＶＤ」）堆積技法、または他のＦＣＶＤ技法を用いて堆積させられる。
一実施形態では、流動性層２０８は、限定しないが例として、例えばプラズマ化学気相堆積（ＰＥＣＶＤ）といった化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、分子線エピタキシ（ＭＢＥ）、有機金属気相成長（ＭＯＣＶＤ）、原子層堆積（ＡＬＤ）、または電子デバイス製造の技術における当業者に知られた他の堆積技法といった堆積技法のうちの１つを用いて堆積させられる。
図２Ｃは、本発明の一実施形態による、流動性層２０８への種２１１の注入２０９を示す、図２Ｂと同様の図２２０を示す。図２Ｃに示すように、種２１１といった種が、流動性層２０８、側壁スペーサ２２１、２２２、及び特徴２０４、２０５、２０６、２０７に対して供給される。一実施形態では、種２１１は、イオン化原子、イオン化分子、イオン群、他のイオン化粒子、またはこれらの任意の組合せを含む。
一実施形態では、種２１１は、ケイ素、ゲルマニウム、ホウ素、炭素、水素、酸素、窒素、アルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラドン、ヒ素、リン、またはこれらの任意の組合せを含む。図２Ｃに示すように、種２１１は、流動性層２０８、側壁スペーサ２２１、２２２、及び特徴２０４、２０５、２０６、２０７内に注入される。一実施形態では、流動性層２０８、側壁スペーサ２２１、２２２、並びに特徴２０４、２０５、２０６、及び２０７のうちの少なくとも１つの特性が、種の注入によって変更される。一実施形態では、流動性層２０８は、流動性層１０６に関連して上記されたように、種の注入によって変更される。一実施形態では、種は特徴２０４、２０５、２０６、及び２０７内に注入され、それによってこれらの特徴の材料が変更されて、流動性層２０８及び側壁スペーサのエッチング速度よりも速いエッチング速度を有するようになる。一実施形態では、種は側壁スペーサ２２１及び２２２内に注入され、それによってこれらの側壁スペーサの材料が変更されて、流動性層２０８及び特徴のエッチング速度よりも速いエッチング速度を有するようになる。
特徴（例えば特徴２０４）、流動性層の一部（例えば部分２１２）、側壁スペーサ（例えば側壁スペーサ２２２）、またはこれらの任意の組合せを除去する所望のエッチング選択性を達成するため、種の化学的性質が選択され、注入条件（例えばドーズ量、エネルギー、温度）が最適化される。一実施形態では、側壁スペーサ（例えば側壁スペーサ２２１及び２２２）、流動性層２０８の一部、エッチングストップ層２０２、またはこれらの任意の組合せよりも、特徴２０４、２０５、２０６、及び２０７の方がエッチング選択性が高くなるようにするために、種の化学的性質が選択され、注入条件（例えばドーズ量、エネルギー、温度）が最適化される。別の実施形態では、特徴２０４、２０５、２０６、及び２０７、流動性層２０８の一部、エッチングストップ層２０２、またはこれらの任意の組合せよりも、側壁スペーサ（例えば側壁スペーサ２２１及び２２２）の方がエッチング選択性が高くなるようにするために、種の化学的性質が選択され、注入条件（例えばドーズ量、エネルギー、温度）が最適化される。さらに別の実施形態では、特徴２０４、２０５、２０６、及び２０７、側壁スペーサ（例えば側壁スペーサ２２１及び２２２）、エッチングストップ層２０２、またはこれらの任意の組合せよりも、流動性層２０８の一部の方がエッチング選択性が高くなるようにするために、種の化学的性質が選択され、注入条件（例えばドーズ量、エネルギー、温度）が最適化される。一実施形態では、流動性層１０６に関連して上記されたように、流動性層の特性を制御するため、例えば温度、エネルギー、ドーズ量、質量、またはこれらの任意の組合せといった、種の１つ以上のパラメータが調整される。
図２Ｄは、本発明の一実施形態による、変更された流動性層の一部が除去された後の、図２Ｃと同様の図２３０を示す。図２Ｄに示すように、流動性層の部分２１２及び２１３の頂表面は、特徴２０４、２０５、２０６、及び２０７、並びに側壁スペーサ２２１及び２２２の頂表面とほぼ均一である。一実施形態では、流動性層２０８の一部は、電子デバイス製造の技術における当業者に知られたＣＭＰ技法のうちの１つを用いて、ハードマスク層２０３の特徴の頂部及び側壁スペーサの頂部から除去される。
図２Ｅは、本発明の一実施形態による、特徴上にパターニングされたマスク層が形成された後の、図２Ｄと同様の図２４０を示す。パターニングされたマスク層は、側壁スペーサ２２１及び２２２といった側壁スペーサの頂部上、特徴２０４、２０５、２０６、２０７の頂部上、並びに部分２１２及び２１３といった変更された流動性層の頂部上に、堆積したハードマスク層２２４上のフォトレジスト層２２５を含む。流動性層１０６の変更された部分２１２及び２１３、側壁スペーサの頂部、並びに特徴２０６を露光させるため、フォトレジスト層２２５及びハードマスク層２２４を通って開口２２６が形成されている。
一実施形態では、ハードマスク層２２４は、有機ハードマスクを含む。一実施形態では、ハードマスク層２２４は、化学元素（例えばホウ素、ケイ素、アルミニウム、ガリウム、インジウム、または他の化学元素）でドープされたアモルファスカーボン層を含む。一実施形態では、ハードマスク層２２４は、ホウ素ドープアモルファス炭素層（「ＢＡＣＬ」）を含む。一実施形態では、ハードマスク層２２４は、酸化アルミニウム（例えばＡｌ２Ｏ３）、ポリシリコン、アモルファスシリコン、ポリゲルマニウム（「Ｇｅ」）、（例えばタングステン「Ｗ」、モリブデン「Ｍｏ」、他の高融点金属といった）高融点金属、またはこれらの任意の組合せを含む。
図２Ｆは、本発明の一実施形態による、ハードマスク層２０３の１つ以上の特徴が除去された後の、図２Ｅと同様の図２５０を示す。特徴２０６は、選択的エッチングによって除去される。特徴２０６は、エッチングストップ層２０２の一部を露光させるため、開口２２６を通じて選択的にエッチングされる。変更された流動性層２０８の部分２１２及び２１３、並びに側壁スペーサ２２７及び２２８は、エッチングによってそのまま残される。上記のように、変更された流動性層の一部及び側壁スペーサに対する特徴２０６のエッチング選択性は、注入によって増加する。注入によってエッチング選択性が増加することによって、フォトレジストのアラインメント要件は緩和され、それによって、図２Ｅ及び２Ｆに示すように、フォトレジスト層２４０及びハードマスク層２２４内の開口２２６の大きさは、除去された特徴２０６のサイズ２３２よりも大きくなることができる。
一実施形態では、種の注入によって変更された流動性層２０８のエッチング耐性は、上記のように、標準的な流動性層のエッチング耐性よりも増加している。図２Ｆに示すように、エッチング耐性が増加したため、部分２１２及び２１３といった変更された流動性層２０８は、特徴２０４及び２０３のエッチングによって影響されない。一実施形態では、ハードマスク層２０３の１つ以上の特徴は、プラズマエッチング技法または電子デバイス製造の技術における当業者に知られた他のドライエッチング技法を用いて、除去される。
図２Ｅは、本発明の一実施形態による、流動性層２０８の部分２１３及び２１２といった一部をハードマスクとして用いてエッチングストップ層２０２がエッチングされた後の、図２Ｄと同様の図２４０を示す。図２Ｅに示すように、エッチングストップ層２０２は、流動性層の一部を通じて基板２０１に至るまでエッチングされ、デバイス特徴２１５及びデバイス特徴２１６といった複数のデバイス特徴が形成される。即ち、リバーストーンのハードマスクの形成といったパターニングスキームの中で、種の注入による流動性層２０８の処理が用いられる。デバイス特徴２１５及び２１６上の変更された流動性層２０８の一部は、プラズマエッチング技法または電子デバイス製造の技術における当業者に知られた他のドライエッチング技法もしくはウエットエッチング技法のうちの１つを用いて、除去される。
図３Ａは、一実施形態による電極を形成する、電子デバイス構造３００の側面図を示す。電子デバイス構造３００は、フィン層３０１を含む。一実施形態では、フィン層３０１は基板上のデバイス層を含む。この基板は、基板１０１及び２０１のうちの１つに相当する。デバイス層は、デバイス層１０２及び２０２のうちの１つに相当する。一実施形態では、複数のトランジスタを含むトライゲートトランジスタアレイを形成するため、フィン層３０１が使用される。
ダミーゲート電極３０２及びダミーゲート電極３０３といった複数のダミーゲート電極が、フィン層３０１上に形成されている。ダミーゲート電極は、任意の好適なダミーゲート電極材料から形成され得る。一実施形態では、ダミーゲート電極３０２及び３０３は、多結晶シリコンを含む。一実施形態では、ゲート誘電体３２１といったゲート誘電体が、フィン層３０１上のダミーゲート電極３０２の下に堆積する。ゲート誘電体層は、任意の周知のゲート誘電体層であり得る。別の実施形態では、ダミーゲート電極は、フィン層３０１上に直接堆積する。一実施形態では、ソース領域３２２及びドレイン領域３２３といったソース領域及びドレイン領域が、各ダミーゲート電極の両側で、フィン層３０１上に形成されている。別の実施形態では、ダミーゲート電極は、ドレイン領域及びソース領域が上に形成されていないフィン層上に、堆積している。
ソース領域とドレイン領域の間に位置するフィン層３０１の一部は、通常、トランジスタのチャネル領域を規定している。チャネル領域はまた、ゲート電極によって囲まれたフィン領域としても規定されることができる。ソース領域及びドレイン領域は、電子デバイス製造の技術における当業者に知られた、任意のソース及びドレインの形成技法を用いて形成され得る。
図４は、一実施形態による、トライゲートトランジスタ構造４００の斜視図である。フィン４０２を備えるフィン層が、基板４０１上に形成されている。一実施形態では、Ａ−Ａ１軸によるフィン４０２の断面は、フィン層３０１に相当する。一実施形態では、トライゲートトランジスタ４００は、複数のトライゲートトランジスタを含むトライゲートトランジスタアレイの一部である。一実施形態では、図１Ａ〜１Ｅに関連して上記されたように、基板４０１上の１つの電子デバイスを他のデバイスから絶縁するフィールド絶縁（例えばＳＴＩ）領域を提供するため、種の注入によって変更された流動性誘電体層が、フィン４０２に隣接する基板４０１上に形成される。
図４に示すように、フィン４０２は基板４０１の表面から突出している。フィン４０２は、限定しないが例えば、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（Ｓｉｘ Ｇｅｙ）、ガリウムヒ素（ＧａＡｓ）、ＩｎＳｂ、ＧａＰ、ＧａＳｂ、及びカーボンナノチューブといった、任意の周知の半導体材料から形成され得る。ゲート誘電体層（図示せず）が、フィン４０２の３つの辺の上及びその周囲に堆積する。ゲート誘電体層は、フィン４０２の、対向する側壁上及び頂表面上に形成される。図４に示すように、ゲート電極４０６が、フィン４０２のゲート誘電体層上に堆積する。ゲート電極４０６は、図４に示すように、フィン４０２のゲート誘電体層の上及び周囲に形成される。図４に示すように、フィン４０２内のゲート電極４０６の両側に、ドレイン領域４０５及びソース領域４０３が形成される。一実施形態では、ソース領域４０３はソース領域３２２に相当し、ドレイン領域４０５はドレイン領域３２３に相当する。
再び図３Ａを参照すると、スペーサ３０５及びスペーサ３０６といったスペーサが、ダミーゲート電極の側壁上に堆積している。スペーサは、電子デバイス製造の技術における当業者に知られた任意のスペーサ形成技法を用いて、ダミーゲート電極上に形成され得る。一実施形態では、スペーサ３０５及び３０６は、窒化ケイ素といった窒化物材料、または電子デバイス製造の技術における当業者に知られた任意の他のスペーサ材料を含む。
フィン層３０１上のダミー電極上に、誘電体層３０７が堆積している。誘電体層３０７は、誘電体層１０７及び誘電体層２０８のうちの１つに相当する。図３Ａに示すように、種３０９といった種が、誘電体層３０７に対して供給される。種３０９は、種１０７及び２１１のうちの１つに相当する。一実施形態では、誘電体層３０７は、種の注入によって処理される前に、酸化される。別の実施形態では、誘電体層３０７は、種の注入によって処理された後に、酸化される。
図３Ａに示すように、種３０９が誘電体層３０７内に注入される。図３Ａに示すように、スペーサ３０５及び３０６といったダミー電極３０２及び３０３上のスペーサは、ほぼ種がないままで残される。一実施形態では、図１Ｄに関連して上記されたように、スペーサが種による損傷を防ぐため、種の温度３０４が、室温Ｔｒｏｏｍから温度Ｔｈｏｔに上げられる。上記のように、誘電体層３０７の特性は、種３０９の注入によって変更される。
図３Ｂは、一実施形態による、種の注入によって変更された誘電体層３０７の部分が除去された後の、図３Ａと同様の図３１０を示す。図３Ｂに示すように、ダミー電極３０２及び３０３上の変更された誘電体層３０７の一部が、除去される。スペーサ３０５及び３０６といったスペーサに隣接している、及びスペーサを覆っている変更された誘電体層３０７の一部は、そのまま残される。図３Ｂに示すように、誘電体層３０７の一部の頂表面は、ダミー電極３０２及び３０３の頂表面とほぼ均一である。一実施形態では、変更された誘電体層１０６の一部は、電子デバイス製造の技術における当業者に知られた化学機械研磨（ＣＭＰ）技法のうちの１つを用いて、ダミーゲート電極の頂部から除去される。
図３Ｃは、本発明の一実施形態による、ダミー電極３０２及び３０３が除去された後の、図３Ｂと同様の図３２０を示す。図３Ｃに示すように、フィン層３０１の一部を露出するため、ダミーゲート電極３０２及び３０３が除去される。上記のように、変更された誘電体層３０７のエッチング耐性は、標準的な誘電体層のエッチング耐性と比べて増加している。図３Ｃに示すように、部分３１１といった、スペーサに隣接する変更された誘電体層３０７の部分は、ダミー電極のエッチングによってそのまま残され、それによってトレンチ３３２及び３３３がスペーサ―間に形成される。スペーサに隣接する変更された誘電体層の部分は、ダミー電極の除去中にスペーサが崩壊することを有利に防止する。一実施形態では、ダミーゲート電極３０２及び３０３は、プラズマエッチング技法、または電子デバイス製造の技術における当業者に知られた他のドライエッチング技法もしくはウエットエッチング技法のうちの１つを用いて、除去される。
図３Ｄは、本発明の一実施形態による、実ゲート電極がスペーサ間のトレンチ内に堆積した後の、図３Ｃと同様の図３３０を示す。図３Ｄに示すように、ゲート電極３１２及び３１３といった実ゲート電極が、スペーサ間のフィン層３０１の部分上に形成されている。実ゲート電極は、任意の好適なゲート電極材料から形成され得る。一実施形態では、ゲート電極は、限定しないが、タングステン、タンタル、チタン、及びこれらの窒化物といった、金属ゲート電極であり得る。ゲート電極１０４が必ずしも単一の材料でなくともよく、限定しないが例として、多結晶シリコン／金属電極、金属／多結晶シリコン電極といった複合的積層物であり得ることは、認識されるべきである。ゲート電極３１２及び３１３は、電子デバイス製造の技術における当業者に知られた１つ以上のゲート電極堆積技法を用いて、フィン層上に堆積させられ得る。
図３Ｅは、一実施形態による、変更された誘電体層３０７の部分がフィン層３０１から除去された後の、図３Ｄと同様の図３４０を示す。図３Ｅに示すように、実ゲート電極３１２及び３１３の側壁から、スペーサが除去される。一実施形態では、変更された誘電体層３０７の一部及びスペーサは、プラズマエッチング技法、または電子デバイス製造の技術における当業者に知られた他のドライエッチング技法のうちの１つを用いたエッチングによって、除去される。一実施形態では、ゲート電極４０６は、実ゲート電極３１２及び３１３のうちの１つに相当する。
図５Ａは、別の実施形態による、絶縁領域が形成される電子デバイス構造５００の側面図を示す。電子デバイス構造は、基板５０１を含む。基板５０１は、上記の基板のうちの１つに相当する。デバイス特徴５０２及びデバイス特徴５０２といったデバイス特徴が、基板上に形成されている。デバイス特徴５０２及び５０３は、図１Ａに関連して上記されたデバイス特徴に相当する。上記のように、種の注入によって変更された第１の誘電体層５０４が、デバイス特徴５０２と５０３の間の基板５０１上に堆積している。誘電体層５０４は、誘電体層１０６、２０８、及び３０７のうちの１つに相当する。上記のように、種５０７といった種が、誘電体層５０４に対して供給される。種５０７は、種１０７、２１１及び３０９のうちの１つに相当する。一実施形態では、誘電体層５０４は、種の注入によって処理される前に、酸化される。別の実施形態では、誘電体層５０４は、種の注入によって処理された後に、酸化される。
図５Ｂは、本発明の一実施形態による、デバイス特徴の上に再成長部が形成された後の、図５Ａと同様の図５１０を示す。図５Ｂに示すように、デバイス特徴５０２の頂部上には再成長部５０５が形成され、デバイス特徴５０３の頂部上には再成長部５０６が形成される。種の注入によって変更された誘電体層５０４は、上記のように、標準的な誘電体層と比べて密度及びエッチング選択性が増加し、応力が低減している。変更された誘電体層５０４は、再成長プロセスによってほぼ影響されない。一実施形態では、再成長部５０５は、下にあるデバイス特徴５０２の一部である。別の実施形態では、再成長部５０５は、別のデバイス特徴の一部である。一実施形態では、再成長部５０５及び５０６は、図１Ａに関連して上記されたデバイス特徴に相当する。
一実施形態では、再成長部は、デバイス特徴と同一の材料を含む。非限定的な例では、デバイス特徴５０２はケイ素を含み、再成長部５０５もケイ素を含む。別の実施形態では、成長部は、デバイス特徴の材料とは異なる材料を含む。非限定的な例では、デバイス特徴５０２はケイ素を含み、再成長部５０５はゲルマニウムを含む。再成長部は、電子デバイス製造の技術における当業者に知られた１つ以上の再成長技法を用いて、デバイス特徴上に形成され得る。
図５Ｃは、本発明の一実施形態による、種によって変更された第２の誘電体層５０９が再成長部５０５及び５０６の頂部上及び側壁上、並びに誘電体層５０６上に堆積した後の、図５Ｂと同様の図５２０を示す。
上記のように、誘電体層５０９の特性は、種５０８の注入によって変更される。誘電体層５０９は、誘電体層１０６、２０８、及び３０７のうちの１つに相当する。上記のように、種５０８といった種が、誘電体層５０９に対して注入される。種５０８は、種１０７、２１１及び３０９のうちの１つに相当する。一実施形態では、誘電体層５０９は、種の注入によって処理される前に、酸化される。別の実施形態では、誘電体層５０９は、種の注入によって処理された後に、酸化される。
図５Ｄは、一実施形態による、種の注入によって変更された誘電体層５０９の部分が除去された後の、図５Ｃと同様の図５３０を示す。図５Ｄに示すように、変更された誘電体層５０９及び５０６の部分は、特徴５１５及び５１６の頂部及び側壁の上部から除去される。図５に示すように、デバイス特徴５１５は特徴５０２上に再成長部５０５を含み、デバイス特徴５１６は特徴５０３上に再成長部５０６を含む。図５Ｄに示すように、変更された誘電体層５０６上の変更された誘電体層５０９を含む変更された誘電体層５１７が、デバイス特徴５１５と５１６の間のスペース５１１を充填している。
一実施形態では、変更された誘電体層５１７の部分は、電子デバイス製造の技術における当業者に知られた化学機械研磨（ＣＭＰ）技法のうちの１つを用いて、デバイス特徴５１５及び５１６の頂部から除去される。一実施形態では、変更された誘電体層５１７は、プラズマエッチング技法、または電子デバイス製造の技術における当業者に知られた他のドライエッチング技法のうちの１つを用いて、所定の深さまでエッチングされる。図５Ｄに示すように、隣接するデバイス特徴５１５及び５１６を絶縁して漏電を防止するため、種によって変更された誘電体層５１７が基板５０１の部分の上に堆積している。変更された誘電体層５１７は、標準的な誘電体層と比べてｋ値が上昇し、漏電が減少している。図５Ｄに示すように、変更された誘電体層５１７は、ＳＴＩのトレンチ充填材として機能する。
図６は、本発明の一実施形態による、デンスパターンエリア６０１及びオープン（ＩＳＯ）エリア６０２における、ＦＣＶＤ誘電体層をエッチングした後の図を示す。ＦＣＶＤ誘電体層は、エッチング前に高温の蒸気アニールを用いて処理される。高温蒸気アニールによって、ＦＣＶＤ誘電体層の収縮と、高い引張応力が生じる。図６に示すように、ＦＣＶＤ誘電体層の品質が不均一であることによって、デンスエリア６０１とＩＳＯエリア６０２とで、エッチング結果は著しく異なるものになる。
図７は、本発明の一実施形態による、注入を用いたＦＣＶＤ二酸化ケイ素膜の特性のチューニングを表すグラフを示す。グラフ７０１は、未処理のＦＣＶＤ二酸化ケイ素膜の密度７０２、１４５°Ｃでオゾンによって硬化したＦＣＶＤ二酸化ケイ素膜の密度７０３、５００°Ｃの蒸気アニールで硬化したＦＣＶＤ二酸化ケイ素膜の密度７０４、５×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量で、温度３５０°Ｃの酸素注入（高温酸素）によって硬化したＦＣＶＤ二酸化ケイ素膜の密度７０５、５×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量で、温度３５０°Ｃのケイ素注入（高温ケイ素）によって硬化したＦＣＶＤ二酸化ケイ素膜の密度７０６、５×１０１７ａｔｏｍｓ／ｃｍ２のドーズ量で、温度３５０°Ｃのケイ素注入（高温ケイ素）によって硬化したＦＣＶＤ二酸化ケイ素膜の密度７０７、５×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量で、室温のケイ素注入によって硬化したＦＣＶＤ二酸化ケイ素膜の密度７０８、５×１０１７ａｔｏｍｓ／ｃｍ２のドーズ量で、室温のケイ素注入によって硬化したＦＣＶＤ二酸化ケイ素膜の密度７０９を示す。グラフ７０１に示すように、注入によって硬化した後のＦＣＶＤ膜の密度は、非処理のＦＣＶＤ膜と比較して、約５．５％から約７．７％増加している。グラフ７０１に示すように、密度の増加は、ドーパントの質量、ドーズ量、またはこの両方からほぼ独立している。グラフ７１１は、未処理のＦＣＶＤ二酸化ケイ素膜の応力７１２、オゾンによって硬化したＦＣＶＤ二酸化ケイ素膜の応力７１３、５００°Ｃの蒸気アニールで硬化したＦＣＶＤ二酸化ケイ素膜の応力７１４、５×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量で、温度３５０°Ｃの酸素注入（高温酸素）によって硬化したＦＣＶＤ二酸化ケイ素膜の応力７１５、５×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量で、温度３５０°Ｃのケイ素注入（高温ケイ素）によって硬化したＦＣＶＤ二酸化ケイ素膜の応力７１６、５×１０１７ａｔｏｍｓ／ｃｍ２のドーズ量で、温度３５０°Ｃのケイ素注入（高温ケイ素）によって硬化したＦＣＶＤ二酸化ケイ素膜の応力７１７、５×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量で、室温のケイ素注入によって硬化したＦＣＶＤ二酸化ケイ素膜の応力７１８、５×１０１７ａｔｏｍｓ／ｃｍ２のドーズ量で、室温のケイ素注入によって硬化したＦＣＶＤ二酸化ケイ素膜の応力７１９を示す。グラフ７１１に示すように、注入によって硬化された膜の応力は、高温の蒸気アニールによって処理された膜の応力よりも小さい。注入によって処理された膜の応力は、注入された種の質量、注入された種のドーズ量、またはこの両方に依存する。より小さい質量を有する注入物（例えば酸素）によって処理された膜の応力は、より大きい質量を有する注入物（例えばケイ素）によって処理された膜の応力よりも小さい。より高いドーズ量の注入物によって処理された膜の応力は、より小さいドーズ量の注入物によって処理された膜の応力よりも小さい。グラフ７２１は、オゾンによって硬化したＦＣＶＤ二酸化ケイ素膜の収縮７２２、５００°Ｃの蒸気アニールで硬化したＦＣＶＤ二酸化ケイ素膜の収縮７２３、５×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量で、温度３５０°Ｃの酸素注入（高温酸素）によって硬化したＦＣＶＤ二酸化ケイ素膜の収縮７２４、５×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量で、温度３５０°Ｃのケイ素注入（高温ケイ素）によって硬化したＦＣＶＤ二酸化ケイ素膜の収縮７２５、５×１０１７ａｔｏｍｓ／ｃｍ２のドーズ量で、温度３５０°Ｃのケイ素注入（高温ケイ素）によって硬化したＦＣＶＤ二酸化ケイ素膜の収縮７２６、５×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量で、室温のケイ素注入によって硬化したＦＣＶＤ二酸化ケイ素膜の収縮７２７、５×１０１７ａｔｏｍｓ／ｃｍ２のドーズ量で、室温のケイ素注入によって硬化したＦＣＶＤ二酸化ケイ素膜の収縮７２８を示す。グラフ７２１に示すように、高温で注入によって処理された膜の収縮は、蒸気アニールによって処理された膜と比べて増加する。室温で注入によって処理された膜の収縮は、上記アニールによって処理された膜と比べて低減する。
図８は、本発明の一実施形態による、種々の注入種の二次イオン質量分析法（ＳＩＭＳ）のモデリングを表すグラフを示す。グラフ８０１は、種々の注入条件における酸素注入の原子濃度と、ＦＣＶＤ二酸化ケイ素膜の厚さとを示す。曲線８０２は、５×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量及び２０ｋｅＶのエネルギーにおける、酸素注入の原子濃度と、ＦＣＶＤ二酸化ケイ素膜の厚さとを示し、曲線８０３は、１０１６ａｔｏｍｓ／ｃｍ２のドーズ量及び４ｋｅＶのエネルギーにおける、酸素注入の原子濃度と、ＦＣＶＤ二酸化ケイ素膜の厚さとを示し、曲線８０４は、曲線８０２と８０３の合計を示す。グラフ８１１は、種々の注入条件におけるケイ素注入の原子濃度と、ＦＣＶＤ二酸化ケイ素膜の厚さとを示す。曲線８１２は、５×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量及び３０ｋｅＶのエネルギーにおける、ケイ素注入の原子濃度と、ＦＣＶＤ二酸化ケイ素膜の厚さとを示し、曲線８１３は、１０１６ａｔｏｍｓ／ｃｍ２のドーズ量及び７ｋｅＶのエネルギーにおける、ケイ素注入の原子濃度と、ＦＣＶＤ二酸化ケイ素膜の厚さとを示し、曲線８１４は、曲線８１２と８１３の合計を示す。グラフ８２１は、種々の注入条件におけるアルゴン注入の原子濃度と、ＦＣＶＤ二酸化ケイ素膜の厚さとを示す。曲線８２２は、５×１０１６ａｔｏｍｓ／ｃｍ２のドーズ量及び５０ｋｅＶのエネルギーにおける、アルゴン注入の原子濃度と、ＦＣＶＤ二酸化ケイ素膜の厚さとを示し、曲線８２３は、１０１６ａｔｏｍｓ／ｃｍ２のドーズ量及び１０ｋｅＶのエネルギーにおける、アルゴン注入の原子濃度と、ＦＣＶＤ二酸化ケイ素膜の厚さとを示し、曲線８２４は、曲線８２２と８２３の合計を示す。図８に示すように、種々の注入条件（例えばドーズ量、エネルギー、またはこの両方）における複数の注入操作を用いることによって、ＦＣＶＤ誘電体膜の厚さに沿った注入種のほぼ均一な分布が達成される。
図９は、本発明の一実施形態による、注入を用いて誘電体層の特性を変更する処理システム１００の一実施形態のブロック図を示す。図９に示すように、システム９００は処理チャンバ９０１を有する。ワークピース９０３を保持する可動ペデスタル９０２が、処理チャンバ９０１内に置かれている。ペデスタル９０２は、静電チャック（「ＥＳＣ」）、ＥＳＣ内に埋設されたＤＣ電極、及び冷却／加熱ベースを備える。一実施形態では、ＥＳＣはＡｌ２Ｏ３材料、Ｙ２Ｏ３、または電子デバイス製造の技術における当業者に知られた他のセラミック材料を含む。ペデスタル１０２のＤＣ電極には、ＤＣ電源１０４が接続されている。
図９に示すように、開口９０８を通ってワークピース９０３がロードされ、ペデスタル９０２上に置かれている。一実施形態では、上記のように、ワークピースは基板上に誘電体層を含む。処理チャンバ９０１及び電磁石システム９２０に、イオン源９１３が連結されている。システム９００は、１つ以上のガス９１２を受け入れ、この１つ以上のガスをイオン源９１３に供給する、吸気口９１１を備える。イオン源９１３は、１つ以上のガスから種９１５を生成するため、処理チャンバに連結されている。電磁石システム９２０は、上記のように、誘電体層に注入するために種９１５を形成し、誘導し、集中させるのに用いられる。イオン源９１３は、ソース電力９１０に連結されている。種９１５は、例えばイオン化原子、イオン化分子、イオン群、他のイオン化粒子、またはこれらの任意の組合せといった、陽イオンを含む。
処理チャンバ９０１には、電磁石システム電源９０５が連結されている。図９に示すように、圧力制御システム９０９が、処理チャンバ９０１に対して圧力を供給する。図９に示すように、チャンバ９０１は、チャンバ内の処理中に生成された揮発性生成物を排気するため、１つ以上の排気口９１６によって排気される。制御システム９１７が、チャンバ９０１に連結されている。制御システム９１７は、プロセッサ９１８、プロセッサ９１８に連結された温度コントローラ９１９、プロセッサ９１８に連結されたメモリ９２０、プロセッサ９１８に連結された入力／出力装置９２１を備える。プロセッサは、誘電体層への種の注入を制御することによって誘電体層の特性を変更する、第１の構成を有する。特性は、上記のように、密度、応力、エッチング選択性、またはこれらの任意の組合せを含む。上記のように、プロセッサは、誘電体層の特性を制御するために、種の温度、エネルギー、ドーズ量、及び質量のうちの少なくとも１つを調整する、第２の構成を有する。プロセッサは、上記のように、誘電体層の酸化を制御する、第３の構成を有する。プロセッサは、変更された誘電体層の少なくとも一部の除去を制御する、第４の構成を有する。プロセッサは、変更された誘電体層の一部をそのまま残しながらパターニングされたハードマスク層を除去することを制御する、第５の構成を有する。制御システム９１７は、本書に記載の方法を実行するように構成されており、ソフトウェアもしくはハードウェア、または両者の組み合わせであってよい。メモリ９２０は、本書に記載の方法または機能のうちの任意の１つ以上を具現化する命令の１つ以上のセット（例えばソフトウェア）が保存されているマシンアクセス可能記憶媒体（または具体的には、コンピュータ可読記憶媒体）を含み得る。このソフトウェアは、制御システム９１７によって実行されている間、完全にまたは少なくとも部分的に、メモリ９２０内及び／またはプロセッサ９１８内に常駐していてよく、メモリ９２０及びプロセッサ９１８もまた、マシン可読記憶媒体を構成していてよい。このソフトウェアはさらに、ネットワークインターフェースデバイス（図示せず）を介して、ネットワーク（図示せず）上で送信または受信され得る。
処理システム１００は、限定しないが例として、イオン注入システム、プラズマシステム、または電子デバイスを製造する任意の他の種処理システムといった、当技術分野で知られた任意のタイプの高性能半導体処理システムであってよい。一実施形態では、システム９００は、例えばＣａｌｉｆｏｒｎｉａ州Ｓａｎｔａ Ｃｌａｒａ所在のＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．によって製造されているビームライン（Ｂｅａｍｌｉｎｅ）、トライデント（Ｔｒｉｄｅｎｔ）、クライオン（Ｃｒｉｏｎ）の各システムといった注入システム、または任意の他の種処理システムのうちの１つに相当し得る。
明細書中ではここまで、本発明の実施形態は、本発明の特定の例示的実施形態に関連して記載されてきた。以下の特許請求の範囲で記載されるように、本発明の実施形態のより広い主旨及び範囲から逸脱することなく、本発明に様々な変更が加えられ得ることは、明らかであろう。したがって、明細書及び図面は、限定を意味するよりも、例示を意味すると見なされるべきである。

Claims (15)

  1. ポアを有する流動性層に種を注入することであって、前記流動性層は基板上の複数の特徴の上の保護層の上に堆積され、前記複数の特徴は半導体材料を含み、前記種を前記流動性層に注入することで前記流動性層のエッチング耐性を、前記保護層によって前記種から保護される前記特徴と比較して増加させることと、
    前記流動性層の前記種の注入の後、オゾン（Ｏ ３ ）を含む気体を用いて前記流動性層を酸化することと、
    前記流動性層の酸化の後、注入された種を含む前記流動性層に対して、前記特徴を選択的エッチングすることと、
    を含む、電子デバイスを製造する方法。
  2. 特性を制御するために、前記種の温度、エネルギー、ドーズ量、及び質量のうちの少なくとも１つを調整すること
    をさらに含む、請求項１に記載の方法。
  3. 前記種は、ケイ素、水素、ゲルマニウム、ホウ素、炭素、酸素、窒素、アルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラドン、ヒ素、リン、またはこれらの任意の組合せを含む、請求項１に記載の方法。
  4. 前記基板上に複数のフィン構造を形成すること、
    前記フィン構造間に前記流動性層を充填すること、及び
    前記流動性層の少なくとも一部を除去すること
    をさらに含む、請求項１に記載の方法。
  5. 前記複数の特徴はハードマスクの特徴であり、前記方法は、
    複数のトレンチを形成するためにハードマスク層を前記基板上にパターニングすること、及び
    前記流動性層を前記複数のトレンチ内に充填すること、をさらに含む、請求項１に記載の方法。
  6. 基板上の半導体材料を含む複数の特徴の上の保護層上に、ポアを有する流動性層を堆積させることと、
    前記保護層によって種から保護される前記複数の特徴と比較して前記流動性層のエッチング耐性を増加させるため、前記流動性層に前記種を注入することと、
    前記流動性層への種の注入のあと、前記流動性層をオゾン（Ｏ ３ ）を含む気体を用いて酸化することと、
    前記流動性層の酸化の後、前記注入された種を含む前記流動性層に対して、前記特徴を選択的エッチングすることと、
    を含む、電子デバイスを製造する方法。
  7. 前記種の温度を調整すること
    をさらに含む、請求項６に記載の方法。
  8. 前記流動性層を酸化すること
    をさらに含む、請求項６に記載の方法。
  9. 前記複数の特徴の上に側壁スペーサを形成することをさらに含む、請求項６に記載の方法。
  10. 前記エッチング耐性を制御するため、前記種のエネルギー、ドーズ量、及び質量のうちの少なくとも１つを調整すること
    をさらに含む、請求項６に記載の方法。
  11. 基板上に流動性層を含むワークピースを保持するペデスタルを備える処理チャンバと、
    前記処理チャンバ及び電磁石システムに連結された、前記流動性層に種を供給するイオン源と、
    前記イオン源に連結されたプロセッサであって、前記プロセッサは、前記流動性層への前記種の注入を制御することによって前記流動性層の特性を調整する第１の構成を有し、前記特性は、密度、応力、膜収縮、エッチング選択性、またはこれらの任意の組合せを含む、プロセッサと
    を備える、請求項１に記載の方法によって電子デバイスを製造する装置。
  12. 前記プロセッサは、前記特性を制御するために、前記種の温度、エネルギー、ドーズ量、及び質量のうちの少なくとも１つを調整する、第２の構成を有する、請求項１１に記載の装置。
  13. 前記種は、ケイ素、水素、ゲルマニウム、ホウ素、炭素、酸素、窒素、アルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラドン、ヒ素、リン、またはこれらの任意の組合せを含む、請求項１１に記載の装置。
  14. 前記プロセッサは、前記流動性層の酸化を制御するための第３の構成を有し、変更された流動性層の少なくとも一部の除去を制御する第４の構成を有する、請求項１１に記載の装置。
  15. 前記流動性層は前記基板上のパターニングされたハードマスク層上に堆積し、前記プロセッサは、変更された流動性層の一部をそのまま残しながらパターニングされたハードマスク層を除去することを制御する、第５の構成を有する、請求項１１に記載の装置。
JP2017513770A 2014-09-12 2015-08-14 注入を用いた流動性膜特性のチューニング Active JP6678166B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/485,505 US20160079034A1 (en) 2014-09-12 2014-09-12 Flowable film properties tuning using implantation
US14/485,505 2014-09-12
PCT/US2015/045393 WO2016039935A1 (en) 2014-09-12 2015-08-14 Flowable film properties tuning using implantation

Publications (2)

Publication Number Publication Date
JP2017537455A JP2017537455A (ja) 2017-12-14
JP6678166B2 true JP6678166B2 (ja) 2020-04-08

Family

ID=55455413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017513770A Active JP6678166B2 (ja) 2014-09-12 2015-08-14 注入を用いた流動性膜特性のチューニング

Country Status (6)

Country Link
US (1) US20160079034A1 (ja)
JP (1) JP6678166B2 (ja)
KR (1) KR102591569B1 (ja)
CN (1) CN106716599A (ja)
TW (1) TWI669780B (ja)
WO (1) WO2016039935A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10202684B2 (en) 2010-08-23 2019-02-12 Exogenesis Corporation Method for neutral beam processing based on gas cluster ion beam technology and articles produced thereby
RU2579749C2 (ru) 2010-08-23 2016-04-10 Эксодженезис Корпорейшн Способ и устройство обработки нейтральным пучком, основанные на технологии пучка газовых кластерных ионов
US9852902B2 (en) * 2014-10-03 2017-12-26 Applied Materials, Inc. Material deposition for high aspect ratio structures
SG10202000545RA (en) * 2014-10-24 2020-03-30 Versum Materials Us Llc Compositions and methods using same for deposition of silicon-containing films
US9859129B2 (en) * 2016-02-26 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method of the same
TWI692011B (zh) * 2016-07-20 2020-04-21 美商艾克索傑尼席斯公司 用於基於氣體簇離子束技術的中性束處理之方法及藉其製造之物件
US9824937B1 (en) 2016-08-31 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flowable CVD quality control in STI loop
US10020401B2 (en) * 2016-11-29 2018-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for straining a transistor gate through interlayer dielectric (ILD) doping schemes
US10460995B2 (en) * 2016-11-29 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of a FinFET device
US10177006B2 (en) * 2016-11-30 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Process for making multi-gate transistors and resulting structures
US10354875B1 (en) * 2018-01-08 2019-07-16 Varian Semiconductor Equipment Associates, Inc. Techniques for improved removal of sacrificial mask
US10504777B2 (en) * 2018-02-13 2019-12-10 Raytheon Company Method of manufacturing wafer level low melting temperature interconnections
US10515802B2 (en) * 2018-04-20 2019-12-24 Varian Semiconductor Equipment Associates, Inc. Techniques for forming low stress mask using implantation
CN110943031B (zh) * 2018-09-21 2022-03-04 长鑫存储技术有限公司 半导体器件的制备方法
CN110265290B (zh) * 2019-06-27 2020-06-30 英特尔半导体(大连)有限公司 增强半导体蚀刻能力的方法
US20210175075A1 (en) * 2019-12-09 2021-06-10 Applied Materials, Inc. Oxygen radical assisted dielectric film densification
US11615984B2 (en) * 2020-04-14 2023-03-28 Applied Materials, Inc. Method of dielectric material fill and treatment
US11615966B2 (en) 2020-07-19 2023-03-28 Applied Materials, Inc. Flowable film formation and treatments
US11699571B2 (en) 2020-09-08 2023-07-11 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
US11887811B2 (en) 2020-09-08 2024-01-30 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
CN113506732A (zh) * 2021-06-21 2021-10-15 上海华力集成电路制造有限公司 一种减小FinFET器件伪栅极切断效应的方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02133926A (ja) * 1988-11-15 1990-05-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH03180029A (ja) * 1989-12-08 1991-08-06 Mitsubishi Electric Corp 半導体装置の製造方法
EP0877420A3 (en) * 1991-07-31 1999-05-12 STMicroelectronics, Inc. Method of forming a polysilicon buried contact and a structure thereof
JPH0950968A (ja) * 1995-08-04 1997-02-18 Hitachi Ltd 半導体素子製造方法および半導体素子
KR100286736B1 (ko) * 1998-06-16 2001-04-16 윤종용 트렌치 격리 형성 방법
DE19837395C2 (de) * 1998-08-18 2001-07-19 Infineon Technologies Ag Verfahren zur Herstellung eines eine strukturierte Isolationsschicht enthaltenden Halbleiterbauelements
JP3931016B2 (ja) * 1999-07-07 2007-06-13 沖電気工業株式会社 半導体装置及びその製造方法
US7166524B2 (en) * 2000-08-11 2007-01-23 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
JP3597122B2 (ja) * 2000-09-13 2004-12-02 シャープ株式会社 半導体装置の製造方法
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US7072695B2 (en) * 2004-02-17 2006-07-04 Nokia Corporation Mechanical interaction with a phone using a cradle
US7582555B1 (en) * 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
KR100640640B1 (ko) * 2005-04-19 2006-10-31 삼성전자주식회사 미세 피치의 하드마스크를 이용한 반도체 소자의 미세 패턴형성 방법
JP2008160064A (ja) * 2006-11-28 2008-07-10 Toyota Motor Corp 半導体装置の製造方法
US7745352B2 (en) * 2007-08-27 2010-06-29 Applied Materials, Inc. Curing methods for silicon dioxide thin films deposited from alkoxysilane precursor with harp II process
KR101026486B1 (ko) * 2008-10-22 2011-04-01 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP2012231007A (ja) * 2011-04-26 2012-11-22 Elpida Memory Inc 半導体装置の製造方法
US9240350B2 (en) * 2011-05-16 2016-01-19 Varian Semiconductor Equipment Associates, Inc. Techniques for forming 3D structures
US20130217243A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Doping of dielectric layers
US9041158B2 (en) * 2012-02-23 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming fin field-effect transistors having controlled fin height
US8871656B2 (en) * 2012-03-05 2014-10-28 Applied Materials, Inc. Flowable films using alternative silicon precursors
US8716765B2 (en) * 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8673723B1 (en) * 2013-02-07 2014-03-18 Globalfoundries Inc. Methods of forming isolation regions for FinFET semiconductor devices
MY171887A (en) * 2013-02-19 2019-11-06 Applied Materials Inc Hdd patterning using flowable cvd film

Also Published As

Publication number Publication date
WO2016039935A1 (en) 2016-03-17
JP2017537455A (ja) 2017-12-14
CN106716599A (zh) 2017-05-24
TW201616603A (zh) 2016-05-01
KR102591569B1 (ko) 2023-10-18
KR20170051517A (ko) 2017-05-11
US20160079034A1 (en) 2016-03-17
TWI669780B (zh) 2019-08-21

Similar Documents

Publication Publication Date Title
JP6678166B2 (ja) 注入を用いた流動性膜特性のチューニング
CN107154395B (zh) 半导体结构及其制造方法
TWI645506B (zh) 形成具有氣隙之半導體元件的方法
US9209243B2 (en) Method of forming a shallow trench isolation structure
US8741710B2 (en) Methods of fabricating semiconductor devices using a plasma process with non-silane gas including deuterium
CN106601676A (zh) 半导体装置的形成方法
CN106992146B (zh) 半导体结构、其制造方法及半导体制造装置
KR20160030048A (ko) 자기정렬된 콘택트 스킴을 위한 희생적 pmd
US20210175075A1 (en) Oxygen radical assisted dielectric film densification
JP2024020242A (ja) メモリ用途のための垂直トランジスタの作製
CN110416154A (zh) 半导体装置的制造方法
US10901317B2 (en) Extreme ultraviolet (EUV) lithography patterning methods utilizing EUV resist hardening
US10276369B2 (en) Material deposition for high aspect ratio structures
KR20220166338A (ko) 유전체 재료 충전 및 처리 방법들
US10861706B2 (en) Etch selectivity improved by laser beam
JP5387176B2 (ja) 半導体装置の製造方法
US9853025B1 (en) Thin film metallic resistors formed by surface treatment of insulating layer
CN114914198A (zh) 栅极间隙壁、其形成方法及半导体装置
TW202139294A (zh) 半導體裝置及其製造方法
US20230268223A1 (en) Semiconductor devices and methods of manufacture
KR20060023429A (ko) 반도체 장치의 소자분리 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200316

R150 Certificate of patent or registration of utility model

Ref document number: 6678166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250