CN106992146B - 半导体结构、其制造方法及半导体制造装置 - Google Patents

半导体结构、其制造方法及半导体制造装置 Download PDF

Info

Publication number
CN106992146B
CN106992146B CN201611114132.2A CN201611114132A CN106992146B CN 106992146 B CN106992146 B CN 106992146B CN 201611114132 A CN201611114132 A CN 201611114132A CN 106992146 B CN106992146 B CN 106992146B
Authority
CN
China
Prior art keywords
low
dielectric layer
etch stop
forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611114132.2A
Other languages
English (en)
Other versions
CN106992146A (zh
Inventor
林翔伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN106992146A publication Critical patent/CN106992146A/zh
Application granted granted Critical
Publication of CN106992146B publication Critical patent/CN106992146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

根据一些实施例，本发明提供了一种制造半导体结构的方法。方法包括：在衬底上方形成第一低k介电层；在第一低k介电层中形成第一和第二金属部件；在第一低k介电层中形成第一沟槽，第一沟槽跨越在第一和第二金属部件之间；对于第一低k介电层的位于第一沟槽中的侧壁执行紫外线(UV)处理；在第一沟槽中形成第一蚀刻停止层；以及在第一蚀刻停止层上沉积第二低k介电层，从而在第一沟槽中形成气隙，本发明还提供了半导体结构的制造方法及半导体制造装置。

Description

半导体结构、其制造方法及半导体制造装置
技术领域
本发明的实施例一般地涉及半导体技术领域，更具体地，涉及半导体结构和其制造方法。
背景技术
半导体集成电路(IC)工业已经经历了快速发展。IC材料和设计的技术进步产生了多代IC，其中，每一代都具有比先前一代更小且更复杂的电路。然而，这些进步已经增大了处理和制造IC的复杂程度，并且为了实现这些进步，需要IC处理和制造中的类似发展。在集成电路演化过程中，功能密度(即，每芯片面积的互连器件的数量)通常在增大，而几何尺寸(即，可以使用制造工艺产生的最小组件(或线))减小。
IC可以包括形成在衬底上的电子组件，诸如晶体管、电容器等。然后，诸如通孔和导线的互连结构形成在电子组件上方以在电子组件之间提供连接并且提供至外部器件的连接。为了降低互连结构的寄生电容，互连结构可以形成在包括低k介电材料的介电层中。在互连结构的形成过程中，可以蚀刻低k介电材料以形成沟槽和通孔开口。然而，低k电介质的蚀刻可以导致对于低k介电材料的损害，这导致泄漏问题。因此，需要一种电路结构及其制造方法以解决上述问题。
发明内容
根据本发明的一方面，提供了一种制造半导体结构的方法，包括：在衬底上方形成第一低k介电层；在所述第一低k介电层中形成第一金属部件和第二金属部件；在所述第一低k介电层中形成第一沟槽，所述第一沟槽跨越在所述第一金属部件与所述第二金属部件之间；对所述第一低k介电层的位于所述第一沟槽中的侧壁执行紫外线(UV)处理；在所述第一沟槽中形成第一蚀刻停止层；以及在所述第一蚀刻停止层上沉积第二低k介电层，从而在所述第一沟槽中形成气隙。
根据本发明的另一方面，提供了一种半导体结构，包括：金属层，设置在半导体衬底上方，其中，所述金属层包括第一金属部件和第二金属部件，所述第一金属部件和所述第二金属部件在第一方向上定向并且在与所述第一方向垂直的第二方向上彼此间隔开；第一低k介电层，设置在所述第一金属部件与所述第二金属部件之间并且沿着所述第一方向具有彼此间隔开的侧壁；蚀刻停止层，设置在所述第一低k介电层的侧壁以及所述第一金属部件和所述第二金属部件的侧壁上；以及第二低k介电层，形成在所述蚀刻停止层上，从而限定被所述第二低k介电层围绕的气隙。
根据本发明的又一方面，提供了一种半导体制造装置，包括：处理室；衬底工作台，配置在所述处理室中并且设计为固定半导体晶圆；第一紫外线(UV)源，配置在所述处理室中，其中，所述第一紫外线源能够生成具有第一光谱的第一紫外线辐射，以有效地破坏Si-CH3键；第二紫外线源，配置在所述处理室中，其中，所述第二紫外线源能够生成具有第二光谱的第二紫外线辐射，以有效地破坏O-H键，其中，所述第二光谱与所述第一光谱不同；以及化学品供应器，连接至所述处理室并且可操作地向所述处理室输送包含CH3化学基团的气体。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以最好地理解本发明的各个实施例。当结合附图进行阅读时，根据下面详细的描述可以最好地理解本发明的各个实施例。应该注意，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是示出了根据本发明的一个或多个实施例的形成半导体器件或其部分的方法的实施例的流程图。
图2、图3A、图4、图5A、图5C、图6、图11、图12A、图12B、图13A和图13B是根据一些实施例构建的处于各个制造阶段的半导体结构的截面图。
图3B、图5B和图12C是根据一些实施例构建的处于各个制造阶段的半导体结构的顶视图。
图7是根据一些实施例构建的半导体制造系统的示意图。
图8是示出根据一些实施例的图7中的半导体制造系统的UV源的光谱的示图。
图9是示出了根据一些实施例的图7中的半导体制造系统的UV源的功率的示图。
图10是示出了根据一些实施例的图6中的半导体结构的低k介电层的碳浓度分布曲线的示图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的具体实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
现在参考图1，其中示出了用于制造半导体结构的方法100的一个实施例的流程图。图2是在一个或多个实施例中的根据本发明的各个实施例构建的并且处于各个制造阶段期间的半导体结构200的截面图。下文参考图1、图2和其他附图一起描述方法100和IC结构200。
方法100包括操作102以在半导体衬底202上形成金属部件。半导体衬底202包括硅。可选地或附加地，衬底202可包括诸如锗的其他元素半导体。衬底202还可以包括化合物半导体，诸如，碳化硅、砷化镓、砷化铟和磷化铟。衬底202可以包括合金半导体，诸如硅锗、碳化硅锗、磷砷化镓和磷化镓铟。在一个实施例中，衬底202包括外延层。例如，衬底可以具有位于块状半导体上面的外延层。此外，衬底202可以包括绝缘体上半导体(SOI)结构。例如，衬底可包括通过诸如注氧隔离(SIMOX)的工艺或其他适当的技术(诸如，晶圆接合和研磨)形成的隐埋氧化物(BOX)层。衬底202还包括通过诸如离子注入和/或扩散工艺而实现各种p型掺杂区域和/或n型掺杂区域。这些掺杂区域包括n阱、p阱、轻掺杂区域(LDD)、重掺杂源极和漏极(S/D)和被配置为形成各种集成电路(IC)器件(诸如，互补金属氧化物半导体场效应晶体硅(CMOSFET)、成像传感器、发光二极管(LED)、各种存储器件或它们的组合)的各种沟道掺杂分布。衬底202还可包括形成在衬底中或衬底上的其他功能部件(诸如，电阻器或电容器)。衬底202还包括横向隔离部件，该隔离部件被设置为分离形成在衬底202中的各种器件。在一个实施例中，浅沟槽隔离(STI)部件用于横向隔离。
在一些实施例中，衬底202是不平坦的并且具有诸如鳍状有源区域的有源区域的三维轮廓。鳍状有源区域延伸至STI部件上面。鳍状有源区域的形成包括在衬底中形成STI部件，并且然后，通过选择性蚀刻使STI部件凹进或通过选择性外延生长(SEG)生长有源区域。形成在鳍状有源区域上的场效应晶体管也称为鳍FET(FinFET)。
在图2中，示出了示例性场效应晶体管204，其包括源极204A、漏极204B和夹置在源极与漏极之间的栅极堆叠件204C。图2中示意性地示出了另一示例性器件或结构206。形成在衬底202中或上的半导体器件206可以包括：有源组件，诸如FET或双极结型晶体管(BJT)；或无源组件，诸如电阻器、电容器或电感器。半导体器件200可以包括数百万或数十亿的这些半导体器件，但是为了简化的目的，图2中仅示出了一些半导体器件。
多个介电层和导电部件可以被集成为形成互连结构，其中，该互连结构被配置为将多种p型和n型掺杂区与其他功能部件(诸如栅电极)连接，以得到功能集成电路。互连结构包括多层互连(MLI)结构和与MLI结构集成的层间介电(ILD)层，从而提供电布线以将衬底202中的多种器件与输入/输出功率和信号连接。互连结构包括多种金属线、接触件和通孔(或通孔塞)。金属线提供水平的电布线。接触件提供衬底和金属线之间的垂直连接，而通孔部件提供不同金属层中的金属线之间的垂直连接。
在本实例中，半导体结构200可以包括互连结构的部分208(子集)，诸如一个或两个金属层。在以下描述中，互连结构的部分208简称为互连结构208。如图2中的实例所示，在一些实施例中，互连结构208形成在衬底202上方。互连结构208包括多个图案化的介电层和连接层，该连接层用于在半导体结构200的各个掺杂的部件、电路和输入/输出端之间提供互连件(如，引线)。例如，互连结构208包括层间介电层(ILD)210和形成在ILD中的各个导电部件。ILD 210可以包括氧化硅、低k介电材料、其他合适的介电材料或它们的组合。为了说明的目的，互连结构208包括耦合至衬底202上的各个器件的接触件212、导电线214、通孔216。应该注意，示出的接触件212、导电线214和通孔216仅为示例性的，并且根据设计和制造需要，导电线和接触件/通孔的实际定位、数量和配置可以变化。互连结构208包括通过合适的方法形成的导电线，包括物理汽相沉积(PVD)、化学汽相沉积(CVD)、原子层沉积(ALD)、镀敷、溅射、其他合适的工艺和它们的组合。通过诸如光刻和蚀刻工艺的合适的工艺来限定互连结构208。互连结构208的导电线和/或通孔可以包括多层，诸如阻挡层、晶种层、附着层和/或其他合适的部件。在一些实施例中，互连结构208包括具有铜的导电线214。互连结构208的其他合适的组分包括铝、铝/硅/铜合金、金属硅化物(诸如，硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或它们的组合)、铜合金、钛、氮化钛、钽、氮化钽、钨、多晶硅、金、银和/或它们的组合。金属线214的形成可以包括镶嵌工艺，诸如单镶嵌或双镶嵌。在一些实施例中，金属线的形成可以包括与该方法中使用的类似的工序以在上面的金属层中形成金属线，稍后将对其进行描述。
在衬底202上形成介电层220。在一些实施例中，介电层220包括形成在衬底202上方的蚀刻停止层222和低k介电层224，诸如形成在互连结构208上。在一些实施例中，蚀刻停止层222设置在互连结构208上方。可选地，可以在半导体结构200中省略互连结构208，并且蚀刻停止层222可以直接形成在衬底202上方。蚀刻停止层222可以包括介电材料，诸如氮化硅、氮氧化硅、碳化硅、其他适当的材料、和/或它们的组合。在一些实施例中，蚀刻停止层222可以包括多层，诸如氮化硅层、碳氮化硅层、氮氧化硅层、其他合适的层、和/或它们的组合。
低k介电层224形成在蚀刻停止层222上方。可以通过在蚀刻停止层222上方沉积低k介电材料来形成低k介电层224。低k材料可以包括介电常数低于SiO2的介电常数(如，3.9)的介电材料。低k介电材料可以包括含碳材料、有机硅酸盐(OSG)玻璃、含致孔剂材料、氢倍半硅氧烷(HSQ，hydrogen silsesquioxane)介电材料、甲基倍半硅氧烷(MSQ，methylsilsesquioxane)介电材料、掺碳氧化物(CDO)介电材料、氢化碳氧化硅(SiCOH，hydrogenated silicon oxy-carbide)介电材料、苯并环丁烯(BCB)介电材料、芳香族环丁烯基(arylcyclobutene based)介电材料、对位聚苯基(polyphenylene，聚压笨基)介电材料、其他合适的材料、和/或它们的组合。
在各个实施例中，可以使用化学汽相沉积(CVD)方法、等离子体增强的CVD(PECVD)、低压CVD(LPCVD)、原子层化学汽相沉积(ALCVD)、旋涂、和/或其他合适的沉积工艺来沉积低k介电层224。在一些实施例中，低k介电层224可以具有介于20nm和200nm之间的厚度。在一些实施例中，高度介于40nm和60nm之间。
在操作102中，如图3A所示，金属部件300形成在介电层220中。在图3A中，示出了三个示例性金属部件300A、300B和300C。在一些实施例中，金属部件是位于上面的金属层中的金属线。图3B是根据一些实施例构建的半导体结构200的部分的顶视图。图3A是沿着虚线AA'的图3B的截面图。在本实施例中，金属线300在X方向上彼此间隔开并且沿着Y方向定向。
类似地，金属部件300的形成可以包括：图案化介电层224以在介电层224中形成沟槽；利用金属材料填充沟槽；以及执行化学机械抛光(CMP)工艺以平坦化顶面并且去除多余的金属材料。在一些实施例中，图案化工艺包括：形成图案化的抗蚀剂层；以及使用图案化的抗蚀剂层作为蚀刻掩模来蚀刻下面的材料层。之后可以去除图案化的抗蚀剂层。通过光刻工艺形成图案化的抗蚀剂层，该光刻工艺可以包括：涂覆抗蚀剂层；通过辐射(诸如紫外线辐射)暴露抗蚀剂层；以及曝光后烘焙和显影。上述光刻工艺可以仅仅呈现与光刻图案化技术相关的处理步骤的子集。光刻工艺可以进一步包括诸如按照合适顺序的清洗和烘焙的其他步骤。
与金属线214类似，金属部件300可以包括铜、铝、钨、其他合适的金属或金属合金或它们的组合。金属部件300可以包括多层，诸如加衬于沟槽中的阻挡层302和填充在加衬的沟槽中的块状金属304。阻挡层302可以包括钛、氮化钛、钽、氮化钽或它们的组合。在一些实施例中，可以通过PVD、ALD或其他合适的技术沉积阻挡层302。在一些实施例中，通过包括以下步骤的工序来沉积块状金属304：镀敷以形成晶种层、以及镀敷以进一步沉积在晶种层上、从而填充沟槽。
再次参考图1和图4，方法100可以包括操作104以在介电层220上形成蚀刻停止层400。蚀刻停止层400设计为具有组分和厚度以在诸如蚀刻的各种之后的操作期间保护形成在介电层220中的金属部件300。在一些实施例中，蚀刻停止层400可以包括多层膜。蚀刻停止层400可以包括介电材料，诸如氮化硅、氮氧化硅、碳化硅、其他适当的材料、和/或它们的组合。
参考图1和图5A，方法100进行至操作106以在介电层220中形成一个或多个沟槽500，诸如两个示例性沟槽500A和500B。为了更好的观察，图5A和图5B中去除(eliminate，或省略)衬底202中的各个部件和互连结构208。沟槽500的形成包括：通过光刻图案化工艺来图案化蚀刻停止层400以形成开口502；以及蚀刻介电层220以形成沟槽502。在本实施例中，图案化的蚀刻停止层400在蚀刻期间用作蚀刻掩模。在一些实施例中，蚀刻工艺包括使用含氟蚀刻剂的干蚀刻工艺、使用合适的蚀刻剂的湿蚀刻工艺。例如，使用诸如CxFy的(其中，x和y为适当的整数)含氟蚀刻剂来应用干蚀刻工艺以蚀刻低k介电层224，例如，CxFy为CF4。干蚀刻工艺中的蚀刻剂可以附加地包括氧。湿蚀刻工艺的蚀刻剂包括氢氟酸(HF)，诸如HF、H2O2和H2O的溶液。在一些实施例中，湿蚀刻工艺可以设计为使蚀刻停止层222开口并且可以包括选择性地蚀刻该蚀刻停止层222的蚀刻剂。例如，湿蚀刻工艺的蚀刻剂包括氢氟酸以用于氧化硅的蚀刻停止层222或磷酸以用于氮化硅的蚀刻停止层222。
图5B是根据一些实施例构建的半导体结构200的部分的顶视图。图5A是沿着虚线AA'的图5B的截面图。图5C是沿着虚线BB'的图5B的截面图。开口502暴露介于邻近的金属部件300之间的介电层220的一个或多个区域。以沟槽500A为例，沟槽500A沿着X方向从金属部件300A跨越至金属部件300B并且沿着Y方向从低k介电层224的侧壁504A跨越至该低k介电层的侧壁504B。X和Y彼此垂直。
然而，蚀刻工艺(诸如湿蚀刻或干蚀刻)可以对低k介电层224造成损害并且降低低k介电层224的碳含量。例如，干蚀刻去除并且降低了低k介电层224的碳含量，并且湿蚀刻形成Si-OH接合。较低的碳含量导致H2O并且增加低k介电层的介电常数。尤其是，损坏介电层220的侧壁504A和504B，从而使低k介电层224具有泄漏问题，诸如金属部件300A与300B之间的通过损坏的侧壁的泄漏。
再次参考图1和图6，方法100进行至操作108以对低k介电层224执行处理工艺600，尤其是对低k介电层224的侧壁。在本实施例中，处理工艺600包括紫外线(UV)处理。在一些实施例中，处理工艺可以包括UV处理工艺、e-Beam处理工艺、热处理、其他合适的处理工艺、和/或它们的组合。
在一些实施例中，UV处理包括：将UV辐射照射在第一低k介电层的侧壁上；以及在UV辐射的照射期间将含CH3化学基团的第一气体供应至第一低k介电层。在本实例中，含CH3化学基团的第一气体包括选自由甲基硅烷(SiCH6)、二甲基硅烷(SiC2H8)、三甲基硅烷(SiC3H10)、四甲基硅烷(SiC4H12)和它们的组合所组成的基团的气体。在一些实例中，UV处理附加地包括供应第二气体以将第一气体运载至(carry)第一低k介电层的侧壁。第二气体为惰性气体，诸如氮或氩。在一些实施例中，UV处理包括将来自UV辐射源的UV辐射照射至第一低k介电层224的侧壁(504A和504B)，该UV辐射源具有有效地破坏低k介电层224的Si-CH3键(第一气体的)和O-H键的光谱。
可以在生产工具中执行处理工艺，该生产工具还用于PECVD、原子层沉积(ALD)、LPCVD等。参考图7的实例，在一些实施例中，在UV处理装置700中对低k介电层224执行UV处理工艺。UV处理装置700包括处理室702和配置在处理室702中的衬底工作台704。衬底工作台704可操作地固定诸如半导体衬底200的半导体晶圆705、并且旋转固定在其上的半导体晶圆705。
UV处理装置700包括UV源以利用UV辐射照射低k介电层224。UV源可以为具有弧或微波激励的单个准分子灯或宽谱源。在一些实施例中，可以使用过滤器来从UV辐射中选择性地去除不期望的波长。在一些实施例中，UV源包括具有有效地破坏Si-CH3键和O-H键的光谱的单个UV源。在一些实施例中，UV源包括两个或多个UV源，诸如具有不同光谱的UV源706A和706B。例如，UV源706A具有有效地破坏第一气体的Si-CH3键的第一光谱，并且UV源706B具有有效地破坏O-H键的第二光谱。在又一实施例中，如图8所示，第一UV源706A具有第一光谱802，并且第二UV源706B具有第二光谱804。第一光谱802在第一中心频率f1处具有峰值，并且第二光谱804在与第一中心频率f1不同的第二中心频率f2处具有峰值，诸如第二中心频率f2大于第一中心频率f1。例如，第一中心频率f1处的光子能量h*f1约为或大于Si-CH3键的键能，诸如对于Si-CH3的Si-Ch键能的约310Kj/mol；并且第二中心频率f2处的光子能量h*f2约为或大于O-H键的键能，诸如约459kl/mol。
在一些实施例中，可以在真空环境或包含惰性气体He、Ne、Ar、Kr、Xe、Rn或它们的组合的环境中执行UV照射。再次参考图7，UV处理装置700包括连接至第一气体(包含CH3基团)源的第一供应机构708以提供第一气体。在本实施例中，UV处理装置700还包括连接至第二气体(惰性气体)源的第二供应机构710以提供第二气体。在本实施例中，UV处理装置700也包括排气机构712，诸如气泵，以去除气体并且维持处理室702中的适当的压力。UV处理装置700还可以包括与UV源706A和706B连接的控制器714并且可操作地控制UV源的功率以优化的处理效果。
在一些实施例中，可以控制UV处理工艺(如，通过控制辐射波长、曝光时间、功率强度、温度、压力)，从而使得处理的低k介电层224具有期望的特性(如，增加的碳浓度)。控制器714可以随着处理工艺动态控制UV源706A和706B的功率。例如，如图9所示，因为当在UV处理期间，化学反应从侧壁504A和504B进行的更深时，需要更多的功率，所以第一UV源706A具有处于约同一等于的第一功率902，而第二UV源706B随着处理工艺600具有增加的第二功率904。水平轴表示处理工艺600的时间。在一些实例中，UV处理工艺的总时间在10秒至60秒的范围内。在一些实例中，在UV处理期间，将半导体衬底200加热至介于200℃和400℃之间的范围内的高温。通过加热、UV照射或两者一起来产生高温。
在一些实例中，UV处理条件包括介于约200℃和约400℃之间的温度、和介于约10秒和约60秒之间的工艺时间。在具体实例中，在应用UV处理之前，在抽至低于10-3torr的压力的处理室702中执行UV处理工艺。
再次参考图6，UV处理工艺600恢复低k介电层224的碳损失。如以上所述，应用于低k介电层224的蚀刻工艺导致碳损失并且将低k介电层改变为具有亲水性。这种碳损失还导致低k介电层吸收水并且使其导电，从而导致泄漏问题。UV处理600从侧壁(504A和504B)将碳引入低k介电层224并且增加了其中的碳含量。在具体实施例中，如图6所示，随着从侧壁504A和504B引入碳，低k介电层224中的碳浓度从侧壁至块状部分是具有梯度的(grade，又称阶梯式的，或分等级的)，诸如从侧壁504B沿着方向“T”至块状部分是具有梯度的。在图10中进一步示出这种梯度。水平轴表示沿着“T”方向从侧壁504A和504B(在“0”距离处)至块状低k介电层的距离，并且垂直轴表示碳浓度。碳浓度在侧壁504A和504B处更高；在远离侧壁504A和504B的位置1002处向下倾斜；以及然后增加至低k介电层224的块状部分的碳浓度1004。
参考图1和图11，方法100可以进行至操作110以形成介电层1102，诸如蚀刻停止层。就组分和沉积而言，介电层1102可以与蚀刻停止层400类似。例如，介电层1102包括氧化硅、氮化硅、氮氧化硅、其他合适的材料或它们的组合的多层。介电层1102具有在之后的阶段控制气隙的适当的形成的厚度。在一些实例中，介电层1102具有介于10nm和50nm之间的范围内的厚度。在本实施例中，介电层1102与沟槽500A共形。
参考图1、图12A、图12B和图12C，方法100进行至操作112，以在第二低k介电层1204中形成气隙1202。操作112包括诸如通过CVD沉积第二低k介电层1204。利用沉积速率和轮廓来调整沉积，从而使得当填充沟槽500时第二低k介电层闭合(close up)，由此在沟槽500中形成被第二低k介电层1204围绕的气隙1202。
操作112还可以包括在沉积之后应用于第二低k介电层1204的固化工艺。在各个实施例中，固化工艺包括热退火、UV辐射或它们的组合，诸如UV辅助退火工艺。就功能、UV光谱、功率和持续时间和气体供应而言，操作112中的UV辐射与操作108中的UV处理不同。例如，UV辅助退火包括使用具有在λ1nm处的强度最大值的单色UV源和具有分布为低于λ2的强度光谱的宽波段UV源(broadband UV source)。在沉积和固化之后，操作112还可以包括CMP工艺以平坦化半导体衬底200的顶面。
图12C为根据一些实施例构建的半导体结构200的一部分(仅从金属部件300A至金属部件300B的一部分)的顶视图。图12A为沿着图12C中的虚线AA'的半导体结构200的截面图，并且图12B为沿着图12C中的虚线BB'的半导体结构200的截面图。在图12C中，气隙1202被第二低k介电层1204围绕，该第二低k介电层进一步被由相邻的金属部件300和第一低k介电层224所限定的区域(对应于沟槽500，还被称为沟槽区域)中的介电层1102围绕。沟槽区域沿着X方向从金属部件300A跨越至金属部件300B并且沿着Y方向从第一低k介电层224的侧壁504A跨越至该低k介电层的侧壁504B。尤其是，如图10所描述的，第一低k介电层224的碳浓度从侧壁至块状部分是具有梯度的。
方法100还包括在以上操作之前、期间或之后的其他操作。参考图1和图13A，方法100可以进行至另一操作114以在第二低k介电层1204上形成一个或多个金属部件。例如，CMP工艺可以用于去除第二低k介电层1204和其他材料(诸如蚀刻停止层400和1102)，以暴露金属部件300。操作114包括形成介电层1300，该介电层可以包括蚀刻停止层1302和位于蚀刻停止层1302上的第三低k介电层1304。操作114还包括：图案化介电层1300以形成一个或多个沟槽；填充金属至沟槽以形成金属部件1306；以及执行CMP工艺以去除多余的金属并且平坦化顶面。金属部件1306的形成可以与金属部件300的形成类似。金属部件1306可以为接合在金属部件300A上的通孔部件并且将金属部件300A连接至上面的金属层上的金属线。金属部件1306可以包括多层，诸如阻挡层和被阻挡层围绕的块状金属。操作114还可以包括以与形成气隙1202的工序类似的工序在邻近的金属部件1306之间形成一个或多个气隙的操作。
尽管未被示出，但是可以存在其他处理操作以形成各个掺杂区域，诸如源极和漏极区域和/或诸如栅电极的器件部件。在一个实例中，衬底可以可选地包括其他材料层以通过所公开的方法进行图案化，诸如其他图案化的金属层。在另一实例中，附加的图案化步骤可以应用至衬底以形成栅极堆叠件。在另一实例中，诸如金属部件300的各个金属部件可以包括通过双镶嵌工艺形成的金属线和通孔部件，诸如图13B中所示出的金属部件。在图13B中，金属部件300B为金属线，而金属部件300A和300C包括金属线和金属通孔。
公开了具有气隙的导体结构及其制造方法。方法包括对第一低k介电层224的侧壁进行UV处理，并且在第一低k介电层224的处理的侧壁之间形成气隙1202。第一低k介电层224从第一低k介电层224的侧壁504A和504B至块状部分具有阶梯式碳浓度(graded carbonconcentration)。UV处理装置700可以用于实施UV处理。
本发明的各种应用中存在多个优点。不要求所有的实施例都具有特定的优点，并且不同的实施例可以提供不同的优点。在一些实施例中，多个优点之一在于：恢复了第一低k介电层224的碳损失，并且消除了泄漏问题。
因此，根据一些实施例，本发明提供了一种制造半导体结构的方法。方法包括：在衬底上方形成第一低k介电层；在第一低k介电层中形成第一和第二金属部件；在第一低k介电层中形成第一沟槽，第一沟槽跨越在第一和第二金属部件之间；对于第一低k介电层的位于第一沟槽中的侧壁执行紫外线(UV)处理；在第一沟槽中形成第一蚀刻停止层；以及在第一蚀刻停止层上沉积第二低k介电层，从而在第一沟槽中形成气隙。
在一个实施例中，在所述第一低k介电层中形成所述第一金属部件和所述第二金属部件包括：图案化所述第一低k介电层，从而在所述第一低k介电层中形成第二沟槽；利用金属材料填充所述第二沟槽；以及对所述金属材料执行抛光，从而形成所述第一金属部件和所述第二金属部件。
在一个实施例中，在所述第一低k介电层中形成所述第一沟槽包括：在所述第一低k介电层上形成具有开口的蚀刻掩模；以及通过所述开口蚀刻所述第一低k介电层，从而形成所述第一沟槽，所述第一沟槽在第一方向上从所述第一金属部件跨越至所述第二金属部件并且在与所述第一方向不同的第二方向上跨越在所述第一低k介电层的侧壁之间。
在一个实施例中，在所述第一低k介电层中形成所述第一沟槽包括：在所述第一金属部件和所述第二金属部件以及所述第一低k介电层上方形成第二蚀刻停止层；图案化所述第二蚀刻停止层以在所述第二蚀刻停止层中形成开口，其中，所述开口暴露介于所述第一金属部件与所述第二金属部件之间的区域中的所述第一低k介电层；使用含氟蚀刻剂，通过所述开口对所述第一低k介电层执行干蚀刻工艺；以及通过所述开口对所述第一低k介电层执行湿蚀刻工艺。
在一个实施例中，在形成所述第一蚀刻停止层之前并且在于所述第一低k介电层中形成所述第一沟槽之后，对所述第一低k介电层的侧壁执行所述紫外线处理。
在一个实施例中，对所述第一低k介电层的侧壁执行所述紫外线处理包括：将紫外线辐射照射在所述第一低k介电层的侧壁上；以及在所述紫外线辐射的照射期间，将包含CH3化学基团的第一气体供应至所述第一低k介电层。
在一个实施例中，供应包含所述CH3化学基团的第一气体包括供应选自由甲基硅烷(SiCH6)、二甲基硅烷(SiC2H8)、三甲基硅烷(SiC3H10)、四甲基硅烷(SiC4H12)和它们的组合所构成的基团的气体。
在一个实施例中，将所述紫外线辐射照射至所述第一低k介电层的侧壁包括：供应具有有效地破坏Si-CH3键和O-H键的光谱的紫外线辐射源。
在一个实施例中，对所述第一低k介电层的侧壁执行所述紫外线处理还包括：供应第二气体以将所述第一气体运载至所述第一低k介电层的侧壁，其中，所述第二气体为选自由氮和氩构成的基团的惰性气体。
在一个实施例中，形成所述第一蚀刻停止层包括形成与所述第一沟槽共形的所述第一蚀刻停止层。
在一个实施例中，制造半导体结构的方法还包括：在于所述第一蚀刻停止层上沉积所述第二低k介电层之后，对所述第二低k介电层执行的化学机械抛光工艺。
根据一些实施例，本发明还提供了一种半导体，半导体结构包括：金属层，设置在半导体衬底上方，其中，金属层包括第一金属部件和第二金属部件，第一金属部件和第二金属部件在第一方向上定向并且在与第一方向垂直的第二方向上彼此间隔开；低k介电层，设置在第一和第二金属部件之间并且沿着第一方向具有彼此间隔开的侧壁；蚀刻停止层，设置在低k介电层的侧壁以及第一和第二金属部件的侧壁上；以及第二低k介电层，形成在蚀刻停止层上，从而限定被第二低k介电层围绕的气隙。
在一个实施例中，半导体结构还包括：第三金属部件，接合在所述第一金属部件上，其中，所述第三金属部件在所述第二低k介电层之上垂直延伸。
在一个实施例中，所述第三金属部件垂直位于所述气隙之上。
在一个实施例中，所述第一低k介电层包括每一个都具有阶梯式碳浓度的多个侧壁部分。
在一个实施例中，所述第一低k介电层的每一个侧壁部分中的阶梯式碳浓度都包括在远离所述第一低k介电层的每一个侧壁部分的位置处的碳浓度最小值。
在一个实施例中，所述阶梯式碳浓度从所述碳浓度最小值朝向所述第一低k介电层的每一个侧壁部分增加。
在一个实施例中，所述蚀刻停止层包括选自由氮化硅、碳化硅、氧化硅、氮氧化硅和它们的组合构成的组的介电材料。
根据一些实施例，本发明还提供了一种半导体制造装置。半导体制造装置包括：处理室；衬底工作台，配置在处理室中并且设计为固定半导体晶圆；第一紫外线(UV)源，配置在处理室中，其中，第一UV源能够生成具有第一光谱的第一UV辐射，以有效地破坏Si-CH3键；第二UV源，配置在处理室中，其中，第二UV源能够生成具有第二光谱的第二UV辐射，以有效地破坏O-H键，其中，第二光谱与第一光谱不同；以及化学品供应器，连接至处理室并且可操作地将包含CH3化学基团的气体输送至处理室。
在一个实施例中，半导体制造装置还包括：惰性气体供应器，连接至所述处理室并且可操作地向所述处理室输送氮气；泵，连接至所述处理室并且设计为从所述处理室排出所述氮气；以及控制器，连接至所述第一紫外线源和所述第二紫外线源并且设计为控制所述第一紫外线源和所述第二紫外线源的功率。
尽管已经详细地描述了本发明的实施例及其优点，但应该理解，在不背离所附权利要求限定的本发明的精神和范围的情况下，可以对本发明作出各种改变、替换和更改。此外，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，根据本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造、物质组分、工具、方法或步骤可以被使用。因此，所附权利要求旨在将这些工艺、机器、制造、物质组成、工具、方法或步骤包括在它们的范围内。

Claims (20)

1.一种制造半导体结构的方法，包括：
在衬底上方形成第一低k介电层；
在所述第一低k介电层中形成第一金属部件和第二金属部件；
在所述第一低k介电层中形成第一沟槽，所述第一沟槽跨越在所述第一金属部件与所述第二金属部件之间；
对所述第一低k介电层的位于所述第一沟槽中的侧壁执行紫外线(UV)处理；
在所述第一沟槽中形成第一蚀刻停止层；
在所述第一蚀刻停止层上沉积第二低k介电层，从而在所述第一沟槽中形成气隙；以及
在所述第二低k介电层上方形成第二蚀刻停止层，其中，所述第二蚀刻停止层接触所述第一蚀刻停止层并且限定所述第一低k介电层的顶面，并且其中，所述第二低k介电层由所述第一蚀刻停止层和所述第二蚀刻停止层包围，
其中，在所述紫外线(UV)处理之后，所述第一低k介电层在远离所述第一蚀刻停止层的方向上具有阶梯式碳浓度，并且其中，所述阶梯式碳浓度从所述第一低k介电层的侧壁在远离所述第一低k介电层的侧壁的方向上先减小，然后增加至所述第一低k介电层的块状部分的碳浓度。
2.根据权利要求1所述的制造半导体结构的方法，其中，在所述第一低k介电层中形成所述第一金属部件和所述第二金属部件包括：
图案化所述第一低k介电层，从而在所述第一低k介电层中形成第二沟槽；
利用金属材料填充所述第二沟槽；以及
对所述金属材料执行抛光，从而形成所述第一金属部件和所述第二金属部件。
3.根据权利要求1所述的制造半导体结构的方法，其中，在所述第一低k介电层中形成所述第一沟槽包括：
在所述第一低k介电层上形成具有开口的蚀刻掩模；以及
通过所述开口蚀刻所述第一低k介电层，从而形成所述第一沟槽，所述第一沟槽在第一方向上从所述第一金属部件跨越至所述第二金属部件并且在与所述第一方向不同的第二方向上跨越在所述第一低k介电层的侧壁之间。
4.根据权利要求1所述的制造半导体结构的方法，其中，在所述第一低k介电层中形成所述第一沟槽包括：
在所述第一金属部件和所述第二金属部件以及所述第一低k介电层上方形成第三蚀刻停止层；
图案化所述第三蚀刻停止层以在所述第三蚀刻停止层中形成开口，其中，所述开口暴露介于所述第一金属部件与所述第二金属部件之间的区域中的所述第一低k介电层；
使用含氟蚀刻剂，通过所述开口对所述第一低k介电层执行干蚀刻工艺；以及
通过所述开口对所述第一低k介电层执行湿蚀刻工艺。
5.根据权利要求1所述的制造半导体结构的方法，其中，在形成所述第一蚀刻停止层之前并且在于所述第一低k介电层中形成所述第一沟槽之后，对所述第一低k介电层的侧壁执行所述紫外线处理。
6.根据权利要求1所述的制造半导体结构的方法，其中，对所述第一低k介电层的侧壁执行所述紫外线处理包括：
将紫外线辐射照射在所述第一低k介电层的侧壁上；以及
在所述紫外线辐射的照射期间，将包含CH3化学基团的第一气体供应至所述第一低k介电层。
7.根据权利要求6所述的制造半导体结构的方法，其中，供应包含所述CH3化学基团的第一气体包括供应选自由甲基硅烷(SiCH6)、二甲基硅烷(SiC2H8)、三甲基硅烷(SiC3H10)、四甲基硅烷(SiC4H12)和它们的组合所构成的基团的气体。
8.根据权利要求7所述的制造半导体结构的方法，其中，将所述紫外线辐射照射至所述第一低k介电层的侧壁包括：供应具有有效地破坏Si-CH3键和O-H键的光谱的紫外线辐射源。
9.根据权利要求6所述的制造半导体结构的方法，其中，对所述第一低k介电层的侧壁执行所述紫外线处理还包括：供应第二气体以将所述第一气体运载至所述第一低k介电层的侧壁，其中，所述第二气体为选自由氮和氩构成的基团的惰性气体。
10.根据权利要求1所述的制造半导体结构的方法，其中，形成所述第一蚀刻停止层包括形成与所述第一沟槽共形的所述第一蚀刻停止层。
11.根据权利要求1所述的制造半导体结构的方法，还包括：在于所述第一蚀刻停止层上沉积所述第二低k介电层之后，对所述第二低k介电层执行的化学机械抛光工艺。
12.一种半导体结构，包括：
金属层，设置在半导体衬底上方，其中，所述金属层包括第一金属部件和第二金属部件，所述第一金属部件和所述第二金属部件在第一方向上定向并且在与所述第一方向垂直的第二方向上彼此间隔开；
第一低k介电层，设置在所述第一金属部件与所述第二金属部件之间并且沿着所述第一方向具有彼此间隔开的侧壁；
第一蚀刻停止层，设置在所述第一低k介电层的侧壁以及所述第一金属部件和所述第二金属部件的侧壁上；
第二低k介电层，形成在所述第一蚀刻停止层上，从而限定被所述第二低k介电层围绕的气隙；以及
第二蚀刻停止层，设置在所述第二低k介电层上方，其中，所述第二蚀刻停止层接触所述第一蚀刻停止层并且限定所述第一低k介电层的顶面，并且其中，所述第二低k介电层由所述第一蚀刻停止层和所述第二蚀刻停止层包围，
其中，所述第一低k介电层在远离所述第一蚀刻停止层的方向上具有阶梯式碳浓度，并且其中，所述阶梯式碳浓度从所述第一低k介电层的侧壁在远离所述第一低k介电层的侧壁的方向上先减小，然后增加至所述第一低k介电层的块状部分的碳浓度。
13.根据权利要求12所述的半导体结构，还包括：第三金属部件，接合在所述第一金属部件上，其中，所述第三金属部件在所述第二低k介电层之上垂直延伸。
14.根据权利要求13所述的半导体结构，其中，所述第三金属部件垂直位于所述气隙之上。
15.根据权利要求12所述的半导体结构，其中，所述第一低k介电层包括每一个都具有阶梯式碳浓度的多个侧壁部分。
16.根据权利要求15所述的半导体结构，其中，所述第一低k介电层的每一个侧壁部分中的阶梯式碳浓度都包括在远离所述第一低k介电层的每一个侧壁部分的位置处的碳浓度最小值。
17.根据权利要求16所述的半导体结构，其中，所述阶梯式碳浓度从所述碳浓度最小值朝向所述第一低k介电层的每一个侧壁部分增加。
18.根据权利要求12所述的半导体结构，其中，所述第一蚀刻停止层包括选自由氮化硅、碳化硅、氧化硅、氮氧化硅和它们的组合构成的组的介电材料。
19.一种半导体制造装置，包括：
处理室；
衬底工作台，配置在所述处理室中并且设计为固定半导体晶圆；
第一紫外线(UV)源，配置在所述处理室中，其中，所述第一紫外线源能够生成具有第一光谱的第一紫外线辐射，以有效地破坏Si-CH3键；
第二紫外线源，配置在所述处理室中，其中，所述第二紫外线源能够生成具有第二光谱的第二紫外线辐射，以有效地破坏O-H键，其中，所述第二光谱与所述第一光谱不同；以及
化学品供应器，连接至所述处理室并且可操作地向所述处理室输送包含CH3化学基团的气体；
控制器，连接至所述第一紫外线源和所述第二紫外线源并且设计为控制所述第一紫外线源和所述第二紫外线源的功率，
其中，在紫外线处理期间，当化学反应从所述半导体晶圆上的低k介电层的侧壁进行的更深时，所述第一紫外线源处于同一等于的第一功率，而所述第二紫外线源具有增加的第二功率。
20.根据权利要求19所述的半导体制造装置，还包括：
惰性气体供应器，连接至所述处理室并且可操作地向所述处理室输送氮气；以及
泵，连接至所述处理室并且设计为从所述处理室排出所述氮气。
CN201611114132.2A 2015-12-29 2016-12-07 半导体结构、其制造方法及半导体制造装置 Active CN106992146B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562272414P 2015-12-29 2015-12-29
US62/272,414 2015-12-29
US15/276,456 US9887128B2 (en) 2015-12-29 2016-09-26 Method and structure for interconnection
US15/276,456 2016-09-26

Publications (2)

Publication Number Publication Date
CN106992146A CN106992146A (zh) 2017-07-28
CN106992146B true CN106992146B (zh) 2021-12-21

Family

ID=59088461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611114132.2A Active CN106992146B (zh) 2015-12-29 2016-12-07 半导体结构、其制造方法及半导体制造装置

Country Status (3)

Country Link
US (3) US9887128B2 (zh)
CN (1) CN106992146B (zh)
TW (1) TWI622110B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887128B2 (en) 2015-12-29 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for interconnection
KR102460075B1 (ko) * 2016-01-27 2022-10-31 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US10074558B1 (en) * 2017-09-28 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET structure with controlled air gaps
US10700207B2 (en) * 2017-11-30 2020-06-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device integrating backside power grid and related integrated circuit and fabrication method
DE102018127448B4 (de) 2017-11-30 2023-06-22 Taiwan Semiconductor Manufacturing Co. Ltd. Metallschienenleiter für nicht-planare Halbleiter-Bauelemente
KR102557400B1 (ko) * 2018-01-17 2023-07-20 삼성전자주식회사 반도체 장치
CN110858562B (zh) * 2018-08-23 2023-07-11 联华电子股份有限公司 半导体元件制造方法及其制得的半导体元件
US10672665B2 (en) * 2018-09-28 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor device structure and method for forming the same
CN110148583B (zh) * 2019-05-14 2021-06-18 上海华虹宏力半导体制造有限公司 形成金属互连结构的方法
US11227831B2 (en) * 2020-05-28 2022-01-18 Nanya Technology Corporation Semiconductor device with alleviation feature
US11443987B2 (en) * 2020-05-29 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside air gap dielectric
US11482447B2 (en) * 2020-07-08 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an integrated chip having a cavity between metal features
US11776895B2 (en) * 2021-05-06 2023-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for manufacturing the same
US11842966B2 (en) 2021-06-23 2023-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated chip with inter-wire cavities

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350293A (zh) * 2007-07-19 2009-01-21 Asm日本子公司 控制uv照射以固化半导体衬底的方法
WO2012087620A2 (en) * 2010-12-20 2012-06-28 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using uv treatment
CN103608898A (zh) * 2011-06-28 2014-02-26 应用材料公司 藉由紫外线辅助的光化学沉积而对等离子体损坏的低介电常数薄膜的介电恢复
CN103928370A (zh) * 2014-04-08 2014-07-16 上海华力微电子有限公司 用于多孔低k介质的紫外线照射装置和照射方法
CN105097663A (zh) * 2014-05-15 2015-11-25 台湾积体电路制造股份有限公司 具有气隙结构的半导体器件及其制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6165273A (en) * 1997-10-21 2000-12-26 Fsi International Inc. Equipment for UV wafer heating and photochemistry
US7042095B2 (en) * 2002-03-29 2006-05-09 Renesas Technology Corp. Semiconductor device including an interconnect having copper as a main component
US7138329B2 (en) * 2002-11-15 2006-11-21 United Microelectronics Corporation Air gap for tungsten/aluminum plug applications
JP4052950B2 (ja) * 2003-01-17 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7851232B2 (en) * 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US10037905B2 (en) * 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US7667271B2 (en) 2007-04-27 2010-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistors
US7868455B2 (en) * 2007-11-01 2011-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Solving via-misalignment issues in interconnect structures having air-gaps
US7910453B2 (en) 2008-07-14 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Storage nitride encapsulation for non-planar sonos NAND flash charge retention
US8080302B2 (en) 2008-09-19 2011-12-20 Macneil Ip Llc All vehicle mats
US8310013B2 (en) 2010-02-11 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US8399931B2 (en) 2010-06-30 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Layout for multiple-fin SRAM cell
US8729627B2 (en) 2010-05-14 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel integrated circuit devices
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US8723272B2 (en) 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
KR20170002668A (ko) * 2011-12-20 2017-01-06 인텔 코포레이션 등각 저온 밀봉 유전체 확산 장벽들
US8377779B1 (en) 2012-01-03 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices and transistors
US8735993B2 (en) 2012-01-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET body contact and method of making same
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8736056B2 (en) 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US9312168B2 (en) * 2013-12-16 2016-04-12 Applied Materials, Inc. Air gap structure integration using a processing system
US9230911B2 (en) * 2013-12-30 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming the same
US9385037B2 (en) * 2014-04-16 2016-07-05 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement comprising metal cap and dielectric layer defining air gap
CN106033741B (zh) * 2015-03-20 2020-09-15 联华电子股份有限公司 金属内连线结构及其制作方法
US9887128B2 (en) 2015-12-29 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for interconnection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101350293A (zh) * 2007-07-19 2009-01-21 Asm日本子公司 控制uv照射以固化半导体衬底的方法
WO2012087620A2 (en) * 2010-12-20 2012-06-28 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using uv treatment
CN103608898A (zh) * 2011-06-28 2014-02-26 应用材料公司 藉由紫外线辅助的光化学沉积而对等离子体损坏的低介电常数薄膜的介电恢复
CN103928370A (zh) * 2014-04-08 2014-07-16 上海华力微电子有限公司 用于多孔低k介质的紫外线照射装置和照射方法
CN105097663A (zh) * 2014-05-15 2015-11-25 台湾积体电路制造股份有限公司 具有气隙结构的半导体器件及其制造方法

Also Published As

Publication number Publication date
TWI622110B (zh) 2018-04-21
US10629534B2 (en) 2020-04-21
TW201724300A (zh) 2017-07-01
US20180158726A1 (en) 2018-06-07
US9887128B2 (en) 2018-02-06
CN106992146A (zh) 2017-07-28
US10943868B2 (en) 2021-03-09
US20170186683A1 (en) 2017-06-29
US20200251418A1 (en) 2020-08-06

Similar Documents

Publication Publication Date Title
CN106992146B (zh) 半导体结构、其制造方法及半导体制造装置
US10163691B2 (en) Low-K dielectric interconnect systems
US10026811B2 (en) Integrated circuit structure and method with solid phase diffusion
CN107154395B (zh) 半导体结构及其制造方法
TWI669780B (zh) 利用佈植的可流動膜性質調諧
US10483170B2 (en) Method of semiconductor integrated circuit fabrication
US9972529B2 (en) Method of forming metal interconnection
US9299603B2 (en) Air gap formation by damascene process
KR102055811B1 (ko) 반도체 디바이스를 위한 상호연결 구조물 및 그 제조 방법
US9362162B2 (en) Methods of fabricating BEOL interlayer structures
US20180005869A1 (en) Method of semiconductor integrated circuit fabrication
US20220102150A1 (en) Patterning material including silicon-containing layer and method for semiconductor device fabrication
US9570347B2 (en) Method of semiconductor integrated circuit fabrication
US9275953B2 (en) Semiconductor integrated circuit and fabricating the same
US20220102200A1 (en) Patterning material including carbon-containing layer and method for semiconductor device fabrication
CN113053740A (zh) 半导体器件及其制造方法
TW202243126A (zh) 積體電路結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant