CN106716599A - 利用注入的可流动膜性质调谐 - Google Patents

利用注入的可流动膜性质调谐 Download PDF

Info

Publication number
CN106716599A
CN106716599A CN201580048959.5A CN201580048959A CN106716599A CN 106716599 A CN106716599 A CN 106716599A CN 201580048959 A CN201580048959 A CN 201580048959A CN 106716599 A CN106716599 A CN 106716599A
Authority
CN
China
Prior art keywords
layer
species
flowable
flowable layer
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580048959.5A
Other languages
English (en)
Inventor
怡利·Y·叶
卢多维克·戈代
薛君
斯里尼瓦斯·D·内曼尼
李冬青
埃莉卡·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN106716599A publication Critical patent/CN106716599A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

将物种供应到在基板上的可流动层。通过将所述物种注入到所述可流动层来修改所述可流动层的性质。所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。

Description

利用注入的可流动膜性质调谐
相关申请
本专利申请主张于2014年9月12日提出的标题为“利用注入的可流动膜性质调谐(FLOWABLE FILM PROPERTIES TUNING USING IMPLANTATION)”的美国非临时专利申请第14/485,505号的申请的优先权权益，所述美国申请在此以引用方式全部并入本文中。
技术领域
本发明的实施方式涉及电子器件制造的领域，尤其是涉及修改介电层的性质。
背景技术
电介质材料被广泛使用于半导体产业中，用以生产尺寸不断缩小的电子器件。一般来说，电介质材料被用来作为缝隙填充膜、浅沟槽隔离(STI)、通孔填充物、掩模、栅介质、或作为其他的电子器件特征。
一般来说，二氧化硅(SiO2)是电介质材料。典型地，使用化学气相沉积(CVD)工艺沉积、被用作缝隙填充膜的SiO2具有不良的密度(约1.5g/cm3)。目前，有两种固化工艺(臭氧固化工艺和在500℃的蒸汽退火工艺)被用来改良沉积薄膜的密度。然而，这两种额外的工艺会导致技术上的挑战。蒸汽退火工艺具有图案密度依赖性。典型地，在蒸汽退火工艺固化之后，在图案空旷(ISO)区域中的SiO2膜密度大于在图案密集区域中的SiO2膜密度。这种不均匀的膜质量导致横跨不同的图案区域有非常不同的蚀刻结果。
此外，500℃蒸汽退火会导致膜收缩并增加薄膜应力。图案的ISO区域和密集区域之间的不同薄膜密度和应力会在蚀刻中引起剧烈的负载效应。特别是在密集图案区域中，高的应力通常会造成破裂、薄膜剥离或上述两者。此外，薄膜收缩和高薄膜应力会在深沟槽和通孔填充及其他应用中明显妨碍电介质薄膜。
发明内容
本发明描述了用以调谐可流动层的性质的方法和设备。在一个实施方式中，物种被供应到基板上的可流动层。通过将物种注入到可流动层来修改可流动层的性质。所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。
在一个实施方式中，物种被供应到基板上的可流动层。通过将物种注入到可流动层来修改可流动层的性质。所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。所述可流动层作为绝缘填充层、硬掩模层或上述两者。
在一个实施方式中，物种被供应到基板上的可流动层。通过将物种注入到可流动层来修改可流动层的性质。所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。调整物种的温度、能量、剂量及质量中的至少一个，以控制可流动层的所述性质。
在一个实施方式中，物种被供应到基板上的可流动层。通过将物种注入到可流动层来修改可流动层的性质。所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。所述物种包含硅、氢、锗、硼、碳、氧、氮、氩、氦、氖、氪、氙、氡、砷、磷或上述的任意组合。
在一个实施方式中，多个鳍结构被形成在基板上。可流动层被填充在所述多个鳍结构之间。可流动层被氧化。物种被供应到可流动层。通过将物种注入到可流动层来修改可流动层的性质。所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。至少一部分的经修改可流动层被去除。
在一个实施方式中，图案化基板上的硬掩模层以形成多个沟槽。将可流动层填入多个沟槽中。物种被供应到可流动层。通过将物种注入到可流动层来修改可流动层的性质。所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。修改之后，去除图案化硬掩模层，同时使可流动层的多个部分保持完整。
在一个实施方式中，基板上的可流动层被氧化。物种被供应到可流动层。通过将物种注入到可流动层来修改可流动层的性质。所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。
在一个实施方式中，将可流动层沉积在基板上的多个特征上。将物种注入到可流动层，以提高可流动层的密度。调整物种的温度以控制可流动层的密度。
在一个实施方式中，将可流动层沉积在基板上的多个特征上。所述多个特征包含鳍结构。将保护层沉积在鳍结构上。将物种注入到可流动层，以提高可流动层的密度。调整物种的温度以控制可流动层的密度。
在一个实施方式中，将可流动层沉积在基板上的多个特征上。将可流动层氧化。将物种注入到可流动层，以提高可流动层的密度。调整物种的温度以控制可流动层的密度。
在一个实施方式中，将可流动层沉积在基板上的多个特征上。所述多个特征包含硬掩模特征。将物种注入到可流动层，以提高可流动层的密度。调整物种的温度以控制可流动层的密度。所述硬掩模特征被选择性地去除。
在一个实施方式中，将可流动层沉积在基板上的多个特征上。将物种注入到可流动层，以提高可流动层的密度。调整物种的温度以控制可流动层的密度。调整所述物种的能量、剂量及质量中的至少一个，以控制可流动层的密度。
在一个实施方式中，将可流动层沉积在基板上的多个特征上。将物种注入到可流动层，以提高可流动层的密度。调整物种的温度以控制可流动层的密度。所述可流动层为氧化物层、氮化物层、碳化物层或上述的任意组合。
在一个实施方式中，将可流动层沉积在基板上的多个特征上。将物种注入到可流动层，以提高可流动层的密度。调整物种的温度以控制可流动层的密度。所述物种包含硅、锗、氢、硼、碳、氧、氮、氩、氦、氖、氪、氙、氡、砷、磷或上述的任意组合。
在一个实施方式中，一种制造电子器件的设备包含处理腔室。处理腔室包含底座，所述底座用以保持工件，所述工件包含在基板上的可流动层。离子源被耦接到处理腔室和电磁系统，用以供应物种到可流动层。处理器被耦接到离子源。处理器具有第一配置，用以通过控制到可流动层的物种注入来修改可流动层的性质。所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。
在一个实施方式中，一种制造电子器件的设备包含处理腔室。处理腔室包含底座，所述底座用以保持工件，所述工件包含在基板上的可流动层。所述可流动层作为绝缘填充层、硬掩模层或上述两者。离子源被耦接到腔室和电磁系统，用以供应物种到可流动层。处理器被耦接到离子源。处理器具有第一配置，用以通过控制到可流动层的物种注入来修改可流动层的性质。所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。
在一个实施方式中，一种制造电子器件的设备包含处理腔室。处理腔室包含底座，所述底座用以保持工件，所述工件包含在基板上的可流动层。离子源被耦接到腔室和电磁系统，用以供应物种到可流动层。处理器被耦接到离子源。处理器具有第一配置，用以通过控制到可流动层的物种注入来修改可流动层的性质。所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。处理器具有第二配置，用以调整所述物种的温度、能量、剂量及质量中的至少一个，以控制可流动层的性质。
在一个实施方式中，一种制造电子器件的设备包含处理腔室。处理腔室包含底座，所述底座用以保持工件，所述工件包含在基板上的可流动层。离子源被耦接到腔室和电磁系统，用以供应物种到可流动层。所述物种包含硅、锗、氢、硼、碳、氧、氮、氩、氦、氖、氪、氙、氡、砷、磷或上述的任意组合。处理器被耦接到离子源。处理器具有第一配置，用以通过控制到可流动层的物种注入来修改可流动层的性质。所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。
在一个实施方式中，一种制造电子器件的设备包含处理腔室。处理腔室包含底座，所述底座用以保持工件，所述工件包含在基板上的可流动层。离子源被耦接到腔室和电磁系统，用以供应物种到可流动层。处理器被耦接到离子源。处理器具有第一配置，用以通过控制到可流动层的物种注入来修改可流动层的性质。所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。处理器具有第三配置，用以控制氧化可流动层。处理器具有第四配置，用以控制去除至少一部分的经修改的可流动层。
在一个实施方式中，一种制造电子器件的设备包含处理腔室。处理腔室包含底座，所述底座用以保持工件，所述工件包含被沉积在基板上的图案化硬掩模层上的可流动层。离子源被耦接到腔室和电磁系统，用以供应物种到可流动层。处理器被耦接到离子源。处理器具有第一配置，用以通过控制到可流动层的物种注入来修改可流动层的性质。所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。处理器具有第五配置，用以控制去除图案化硬掩模层，同时使经修改的可流动层的多个部分保持完整。
在一个实施方式中，一种制造电子器件的设备包含处理腔室。处理腔室包含底座，所述底座用以保持工件，所述工件包含被沉积在基板上的多个特征上的可流动层。离子源被耦接到腔室和电磁系统，以将物种注入到可流动层来提高可流动层的密度。处理器被耦接到离子源。处理器具有第一配置，用以调整所述物种的温度，以控制可流动层的密度。
在一个实施方式中，一种制造电子器件的设备包含处理腔室。处理腔室包含底座，所述底座用以保持工件，所述工件包含被沉积在基板上的多个特征上的可流动层。所述多个特征包含鳍结构。将保护层沉积在鳍结构上。离子源被耦接到腔室和电磁系统，以将物种注入到可流动层来提高可流动层的密度。处理器被耦接到离子源。处理器具有第一配置，用以调整物种的温度，以控制可流动层的密度。
在一个实施方式中，一种制造电子器件的设备包含处理腔室。处理腔室包含底座，所述底座用以保持工件，所述工件包含被沉积在基板上的多个特征上的可流动层。离子源被耦接到腔室和电磁系统，以将物种注入到可流动层来提高可流动层的密度。处理器被耦接到离子源。处理器具有第一配置，用以控制氧化可流动层。处理器具有第二配置，用以调整物种的温度，以控制可流动层的密度。
在一个实施方式中，一种制造电子器件的设备包含处理腔室。处理腔室包含底座，所述底座用以保持工件，所述工件包含被沉积在基板上的多个特征上的可流动层。所述多个特征包含硬掩模特征。离子源被耦接到腔室和电磁系统，以将物种注入到可流动层来提高可流动层的密度。处理器被耦接到离子源。处理器具有第一配置，用以调整物种的温度，以控制可流动层的密度。处理器具有第三配置，用以控制选择性去除硬掩模特征。
在一个实施方式中，一种制造电子器件的设备包含处理腔室。处理腔室包含底座，所述底座用以保持工件，所述工件包含被沉积在基板上的多个特征上的可流动层。离子源被耦接到腔室和电磁系统，以将物种注入到可流动层来提高可流动层的密度。处理器被耦接到离子源。处理器具有第一配置，用以调整物种的温度，以控制可流动层的密度。处理器具有第四配置，用以调整物种的能量、剂量及质量中的至少一个，以控制可流动层的密度。
在一个实施方式中，一种制造电子器件的设备包含处理腔室。处理腔室包含底座，所述底座用以保持工件，所述工件包含被沉积在基板上的多个特征上的可流动层。所述可流动层为氧化物层、氮化物层、碳化物层或上述的任意组合。离子源被耦接到腔室和电磁系统，以将物种注入到可流动层来提高可流动层的密度。处理器被耦接到离子源。处理器具有第一配置，用以调整物种的温度，以控制可流动层的密度。
在一个实施方式中，一种制造电子器件的设备包含处理腔室。处理腔室包含底座，所述底座用以保持工件，所述工件包含被沉积在基板上的多个特征上的可流动层。离子源被耦接到腔室和电磁系统，以将物种注入到可流动层来提高可流动层的密度。所述物种包含硅、锗、氢、硼、碳、氧、氮、氩、氦、氖、氪、氙、氡、砷、磷或上述的任意组合。处理器被耦接到离子源。处理器具有第一配置，用以调整物种的温度，以控制可流动层的密度。
从附图和以下的实施方式，本发明的其他特征将是显而易见的。
附图说明
将本文所述的实施方式以举例而不是限制的方式示出在附图的图式中，在附图中类似的元件符号表示类似的元件。
图1A示出了依据本发明的一个实施方式的用以形成绝缘区域的电子器件结构的侧视图。
图1B为依据本发明的一个实施方式的将可流动层沉积在器件层的特征上方之后的类似于图1A的视图。
图1C为类似于图1B的视图，示出了依据本发明的一个实施方式的氧化可流动层。
图1D为类似于图1C的视图，示出了依据本发明的一个实施方式的将物种注入到可流动层。
图1E为依据本发明的一个实施方式的在去除一部分通过注入物种修改的可流动层之后的类似于图1D的视图。
图1F为依据本发明的一个实施方式的在去除通过注入物种修改的特征的上部后的类似于图1E的视图。
图1G为依据本发明的一个实施方式的在特征的剩余部分上沉积再生长部分之后的类似于图1F的视图。
图2A为依据本发明的一个实施方式的用以形成掩模的电子器件结构的侧视图。
图2B为依据本发明的一个实施方式的在可流动层被沉积到图案化硬掩模层的特征之间的沟槽中之后的类似于图2A的视图。
图2C为类似于图2B的视图，示出了依据本发明的一个实施方式的注入物种到可流动层。
图2D为依据本发明的一个实施方式的在去除硬掩模层的特征之后的类似于图2C的视图。
图2E为依据本发明的一个实施方式的在使用可流动层的多个部分作为硬掩模蚀刻器件层之后的类似于图2D的视图。
图2F为依据本发明的一个实施方式的在去除硬掩模层的一个或多个特征之后的类似于图2E的视图。
图3A为依据本发明的一个实施方式的用以形成电极的电子器件结构的侧视图。
图3B为依据本发明的一个实施方式的在通过注入物种修改一部分的可流动层之后的类似于图3A的视图。
图3C为依据本发明的一个实施方式的去除虚拟电极之后的类似于图3B的视图。
图3D为依据本发明的一个实施方式的在实际栅极被沉积到沟槽中之后的类似于图3C的视图。
图3E为依据本发明的一个实施方式的在经修改的可流动层的多个部分被去除之后的类似于图3D的视图。
图4为依据本发明的一个实施方式的的三栅极晶体管结构的立体图。
图5A为依据本发明的另一个实施方式的用以形成绝缘区域的电子器件结构的侧视图。
图5B为依据本发明的另一个实施方式的在器件特征上形成再生长部分之后的类似于图5A的视图。
图5C为依据本发明的一个实施方式的将通过物种修改的第二可流动层沉积在再生长部分的顶部和侧壁上之后的类似于图5B的视图。
图5D为依据一个实施方式的在去除一部分通过注入物种修改的可流动层之后的类似于图5C的视图。
图6示出了依据本发明的一个实施方式的在密集图案区域和空旷(ISO)区域中进行FCVD介电层蚀刻之后的影像。
图7显示的图示出了依据本发明的一个实施方式的通过注入实现的FCVD二氧化硅膜调谐性质。
图8显示的图表示出了依据本发明的一个实施方式的不同注入物种的二次离子质谱仪(SIMS)模拟。
图9示出了依据本发明的一个实施方式的通过注入修改可流动层特性的处理系统的一个实施方式的方块图。
具体实施方式
在以下的描述中阐述许多具体的细节，例如具体的材料、化学物质、元件的尺寸等，以便彻底理解本发明的一个或多个实施方式。然而，将显而易见的是，对本领域技术人员来说，可以在没有这些具体细节的情况下实施本发明的一个或多个实施方式。在其他的情况下，并没有非常详细地描述半导体制造工艺、技术、材料、设备等，以避免不必要地混淆本描述。本领域技术人员利用所包括的描述将能够实施适当的功能性而无需过多的实验。
虽然在附图中描述并示出了本发明的某些示例性实施方式，但应当理解的是，这样的实施方式只是说明性的而非限制本发明，而且本发明并不限于所示出和描述的特定结构和配置，因为本领域技术人员可以轻易想到多种修改。
在整个说明书中，提及“一个实施方式”、“另一个实施方式”或“一实施方式”意指结合实施方式描述的特定特征、结构或特性被包括在本发明的至少一个实施方式中。因此，在整个说明书各处出现的词语“在一个实施方式中”或“在一实施方式中”并不一定全都指相同的实施方式。此外，在一个或多个实施方式中可以以任何适当的方式组合所述特定特征、结构或特性。
此外，创造性方面具有比单一公开实施方式的所有特征更少的特征。因此，将详细说明之后的权利要求特此明确并入此详细说明中，且每项权利要求自身即表示本发明的分开的实施方式。虽然已经以数个实施方式的形式描述了本发明，但本领域技术人员将知晓是，本发明并不限于所描述的实施方式，而是可以在所附权利要求的精神和范围内实施修改和变更。因此，所述描述被视为说明性的而非限制性的。
本发明描述了用以调谐可流动层的性质以制造电子器件的方法和设备。一般来说，可流动材料是指具有可流动稠度、被用作填充或回填材料的自密实材料。典型地，可流动材料的沉积是与下层的形貌共形，例如用以填充下层中的开口，例如沟槽、裂纹、孔洞、空隙、狭缝、凹部及其他开口。
在一个实施方式中，物种被供应到基板上的可流动层。通过将物种注入到可流动层来修改可流动层的性质。所述性质包含密度、应力、抗蚀刻性、蚀刻选择性或上述的任意组合。在一个实施方式中，物种包含离子化原子、离子化分子、离子团簇、其他离子化粒子或上述的任意组合。
如本文所述用以处理可流动层的注入工艺提供的优点是，与现有的可流动层固化技术相比，所述工艺改良被沉积在基板上的可流动层的密度、降低可流动层的应力并提高抗蚀刻性和不同薄膜之间的蚀刻选择性。可流动层是通过注入物种来修改，使得沿着可流动层的局部密度均匀度和局部蚀刻选择性均匀度提高。
此外，通过选择注入物种和注入条件，可流动层的化学成分可被有利地微调，以提供可流动层新的性质(例如密度、应力、蚀刻选择性或上述性质的任意组合)。使用注入工艺微调可流动层的性质有利地扩大了可流动层的应用。例如，通过注入物种来修改可流动层的性质可以在图案化方案中有利地反转色调图案化，以如以下进一步详细描述的放松重叠的要求。在一个实施方式中，使用注入工艺修改可流动层的性质有利地消除了图案负载效应，如以下进一步详细描述的。
图1A示出了依据一个实施方式的用以形成隔离区域的电子器件结构100的侧视图。电子器件结构100包含基板。在一个实施方式中，基板101包含半导体材料，例如硅(“Si”)、锗(“Ge”)、硅锗(“SiGe”)、III-V族材料系材料或上述的任意组合。在一个实施方式中，基板101包括用于集成电路的金属化互连层。在一个实施方式中，基板101包括电子器件，例如晶体管、内存、电容器、电阻器、光电器件、开关以及任何其他由电绝缘层分隔的主动和被动电子器件，所述电绝缘层例如层间电介质、沟槽隔离层或电子器件制造技术领域中的技术人员公知的任何其他绝缘层。在至少一些实施方式中，基板101包括互连件，例如设置用来连接金属化层的通孔。在一个实施方式中，基板101为包括块体下基板、中间绝缘层以及顶部单晶层的绝缘体上半导体(SOI)基板。顶部单晶层可以包含上列的任意材料，例如硅。
器件层102被沉积在基板101上。在一个实施方式中，器件层102包含多个特征，例如特征103、104以及105。如图1A所示，多个沟槽，例如沟槽131被形成在基板101上介于所述多个特征之间。沟槽具有底部部分132以及相对的侧壁133和134。底部部分132是介于特征104和105之间基板101的暴露部分。侧壁133是特征105的侧壁，而侧壁134是特征104的侧壁。在一个实施方式中，器件层102包括一个或多个被形成在基板101上的半导体鳍片。在一个实施方式中，特征例如103、104以及105是鳍结构，以形成例如包括多个晶体管的三栅极晶体管阵列，所述晶体管例如图4中所示的晶体管400。
在一个实施方式中，特征103、104和105的高度是在从约30nm至约500nm(μm)的近似范围中。在一个实施方式中，特征103和104之间的距离为约2nm至约100nm。
在一个实施方式中，器件层102包含一个或多个利用一种或多种沉积技术沉积在基板101上的层，所述沉积技术例如但不限于化学气相沉积(“CVD”)、例如等离子体增强化学气相沉积(“PECVD”)、物理气相沉积(“PVD”)、分子束外延(“MBE”)、金属有机化学气相沉积(“MOCVD”)、原子层沉积(“ALD”)或电子器件制造技术领域中的技术人员公知的其他沉积技术。在一个实施方式中，器件层102的一个或多个层被使用电子器件制造技术领域中的技术人员公知的图案化和蚀刻技术图案化并蚀刻，以形成特征，例如特征103、104以及105。在一个实施方式中，器件层102的每个特征是一个或多个层的堆叠。在一个实施方式中，器件层102的特征是电子器件的特征，所述电子器件例如晶体管、内存、电容器、电阻器、光电器件、开关以及任何其他主动和被动电子器件。
在一个实施方式中，器件层102的特征包含半导体材料层，例如Si、Ge、SiGe、III-V族材料系材料层(例如GaAs、InSb、GaP、GaSb系材料)、碳纳米管系材料或上述的任意组合。在一个实施方式中，器件层102的特征包含绝缘层，例如氧化物层，诸如氧化硅、氧化铝(“Al2O3”)、氮氧化硅(“SiON”)、氮化硅层、其他由电子器件设计决定的电绝缘层或上述的任意组合。在一个实施方式中，器件层102的特征包含聚酰亚胺、环氧树脂、光可界定材料(例如苯并环丁烯(BCB))、以及WPR系列材料或旋涂玻璃。
在一个实施方式中，器件层102的特征包含导电层。在一个实施方式中，器件层102的特征包含金属，例如铜(Cu)、铝(Al)、铟(In)、锡(Sn)、铅(Pb)、银(Ag)、锑(Sb)、铋(Bi)、锌(Zn)、镉(Cd)、金(Au)、钌(Ru)、镍(Ni)、钴(Co)、铬(Cr)、铁(Fe)、锰(Mn)、钛(Ti)、铪(Hf)、钽(Ta)、钨(W)、钒(V)、钼(Mo)、钯(Pd)、金(Au)、铂(Pt)、多晶硅、电子器件制造技术领域中的技术人员公知的其他导电层或上述的任意组合。
如图1A所示，保护层115被可选地沉积在器件层102的特征上方。保护层115覆盖顶部部分，例如器件层105的每个特征的顶部部分116，如图1A所示。沉积保护层115以保护器件层102的特征免于在稍后阶段的处理。在一个实施方式中，器件层105的特征是硅特征。在一个实施方式中，保护层115是硬掩模层。在另一个实施方式中，保护层覆盖顶部部分和侧壁，例如器件层105的每个特征的侧壁117和侧壁118。在一个实施方式中，保护层115是氮化物层(例如氮化硅、氮化钛)、氧化物层(例如氧化硼层、掺硼的玻璃层、氧化硅层)、其他保护层或上述的任意组合。在一个实施方式中，保护层115的厚度为约2nm至约50nm。
保护层115可以使用一种或多种沉积技术来沉积，所述沉积技术例如但不限于化学气相沉积(“CVD”)、例如等离子体增强化学气相沉积(“PECVD”)、物理气相沉积(“PVD”)、分子束外延(“MBE”)、金属有机化学气相沉积(“MOCVD”)、原子层沉积(“ALD”)或电子器件制造技术领域中的技术人员公知的其他沉积技术。
图1B为将可流动层106沉积在器件层102的特征上方之后的类似于图1A的视图110。如图1B所示，可流动层106覆盖被沉积在顶部部分上的可选保护层115、器件层的特征的侧壁以及沟槽的底部部分，例如底部部分132。在另一个实施方式中，可流动层106被直接沉积在器件层102的特征的顶部部分和侧壁上而没有保护层115。
如图1B所示，可流动层106被沉积在基板101的多个部分上填充器件层102的特征之间的空间。在一个实施方式中，可流动层106是介电层。在一个实施方式中，可流动可流动层106的密度小于或约为1.5g/cm3。一般来说，材料的密度是指每单位体积的材料质量(质量除以体积)。在一个实施方式中，可流动层106具有孔(未示出)。一般来说，材料中的孔是指含有考虑材料以外的东西(例如空气、真空、液体、固体、或气体或气体混合物)的区域，使得可流动层的密度视位置而改变。
在一个实施方式中，可流动层106为氧化物层，例如氧化硅(例如SiO2)、氧化铝(“Al2O3”)或其他氧化物层；氮化物层，例如氮化硅(例如Si3N4)或其他氮化物层；碳化物层(例如碳、SiOC)或其他碳化物层；氮氧化物层(例如SiON)或上述的任意组合。
在一个实施方式中，可流动层106为被显影为不含碳膜的可流动CVD膜，用于次50nm缝隙填充的应用。在一个实施方式中，在沉积中选择不含碳的Si分子(例如TSA-三硅烷胺)和NH3作为前驱物。NH3通过等离子体源(例如远程等离子体源)离子化。NHx*基团被产生并与硅前驱物中的Si-H键反应，以形成聚硅氮烷型薄膜。刚沉积好的薄膜通常含有Si-H、Si-N以及-NH键。然后所述薄膜在氧化环境中通过固化和退火被转化成Si-O网络。在一个实施方式中，可流动层106为金属有机前驱物、旋涂类材料或其他可流动材料。
在一个实施方式中，可流动层106是使用一种或多种由位于美国加州圣克拉拉的应用材料公司(Applied Materials,Inc.located in Santa Clara,California)开发的可流动化学气相沉积(“FCVD”)沉积技术或其他FCVD技术沉积。
在一个实施方式中，可流动层106是使用一种沉积技术沉积，所述沉积技术例如但不限于化学气相沉积(“CVD”)、例如等离子体增强化学气相沉积(“PECVD”)、物理气相沉积(“PVD”)、分子束外延(“MBE”)、金属有机化学气相沉积(“MOCVD”)、原子层沉积(“ALD”)或电子器件制造技术领域中的技术人员公知的其他沉积技术。
在一个实施方式中，可流动层106的厚度为从约30nm至约500nm。在更具体的实施方式中，可流动层106的厚度为从约40nm至约100nm。
在一个实施方式中，可流动层106作为缝隙填充层。在一个实施方式中，可流动层106在基板的一部分上方作为缝隙填充层，并且在基板的其他部分上方作为硬掩模层。
图1C为类似于图1B的视图130，示出了依据一个实施方式的氧化Ox111可流动层106。在一个实施方式中，可流动层106被氧气(O2)、臭氧(O3)或上述的任意组合氧化，以在器件层102的特征之间形成绝缘区域。在一个实施方式中，可流动层106在近似范围从约100℃至约200℃的温度下被臭氧氧化，而且在更具体的实施方式中，可流动层106在约145℃下被臭氧氧化。在一个实施方式中，可流动层106被臭氧处理，以形成浅沟槽隔离(STI)区。在一个实施方式中，FCVD二氧化硅的可流动层106被使用臭氧(O3)、氧(O2)气环境或以上两者在从约25℃至500℃的温度下处理。在一各实施方式中，可流动层106是使用电子器件制造技术领域中的技术人员公知的其中一种氧固化技术氧固化。在一个实施方式中，可流动层106在被物种注入处理之前被氧化。在替代的实施方式中，可流动层106在被物种注入处理之后被氧化。
图1D为类似于图1C的视图140，示出了依据本发明的一个实施方式的将物种107注入108到可流动层106。诸如物种107的物种被供应到可流动层106，如图1D所示。在一个实施方式中，物种107包含离子化原子、离子化分子、离子团簇、其他离子化粒子或上述的任意组合。
在一个实施方式中，物种107包含硅、锗、硼、碳、氢、氧、氮、氩、氦、氖、氪、氙、氡、砷、磷或上述的任意组合。如图1D所示，物种107被注入到可流动层106中。特征的上部(例如上部135)被物种修改。在一个实施方式中，物种107将特征104和105的上部的结晶材料转化为非晶材料。在更具体的实施方式中，物种107将硅特征的上部转化为非晶硅部分。在另一个实施方式中，器件层102的特征被保护层115保护以免受物种破坏。在一个实施方式中，将物种的温度从室温Troom升高到温度Thot，以确保器件层102的特征不被物种破坏。在一个实施方式中，室温Troom为从约20℃至约35℃。在一个实施方式中，升高的温度Thot是在从约100℃至约550℃的近似范围中(而且在更具体的实施方式中为约350℃)。注入物种107以消除孔隙并提高可流动层106的密度。
可流动层106的性质是通过注入物种到可流动层来修改。在一个实施方式中，通过注入修改的可流动层性质为密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。在一各实施方式中，注入物种107提高可流动层的密度。在一个实施方式中，注入物种107降低可流动层的应力。在一个实施方式中，注入物种107提高可流动层的蚀刻选择性的均匀度。在一个实施方式中，注入物种107增强可流动层的抗蚀刻性。
在一个实施方式中，调整物种的一个或多个参数，例如温度、能量、剂量、质量或上述参数的任意组合，以控制可流动层的性质。在一个实施方式中，升高物种107的温度来控制可流动层的密度。
在一个实施方式中，包含硅和氧的物种107被注入到FCVD SiO2层中，以增加层的密度并减少应力。在一个实施方式中，包含硅和氧的物种107被注入到FCVD SiO2层中，以增加层的密度并减少应力。在一个实施方式中，物种107的温度是在从约20℃至约550℃的近似范围中。在一个实施方式中，包含硅和氧的物种107的每一剂量是在从约1E16(1x10^15)至约1E22(1x10^21)原子/cm2的近似范围中。在一个实施方式中，通过改变注入物种的温度和剂量，可流动电介质膜的密度从约1.5增加到约2.25。在一个实施方式中，与标准蒸汽退火处理相比，通过离子注入工艺处理可流动膜提高膜的密度、抗蚀刻性、并减少薄膜应力、薄膜厚度收缩。此外，可流动层的应力可通过选择注入物种的化学性质、质量、温度以及剂量来调整。此外，可流动层的化学成分可以通过选择注入物种的化学性质来改变。例如，可以添加其他物种(例如注入碳)到硅和氧注入物中，以改变FCVD SiO2的化学成分而获得所需的薄膜性质。
在一个实施方式中，使用一个或多个注入操作来调整可流动膜106的性质。在一个实施方式中，包含硅、氧和氩的物种通过不同条件下的多个注入操作被注入到FCVD SiO2介电层中。例如，在第一注入操作中，硅离子被以从约20keV至约40keV(而且在更具体的实施方式中以约30keV)的能量以及从约1x1016原子/cm2至约1x1017原子/cm2(而且在更具体的实施方式中以约5x1016原子/cm2)的剂量供应到FCVD SiO2介电层；氧离子被以从约10keV至约30keV(而且在更具体的实施方式中以约20keV)的能量以及从约1x1016原子/cm2至约1x1017原子/cm2(而且在更具体的实施方式中以约5x1016原子/cm2)的剂量供应到FCVD SiO2介电层；氩离子被以从约40keV至约60keV(而且在更具体的实施方式中以约50keV)的能量以及从约1x1016原子/cm2至约1x1017原子/cm2(而且在更具体的实施方式中以约5x1016原子/cm2)的剂量供应到FCVD SiO2介电层。例如，在第二注入操作中，硅离子被以从约5keV至约10keV(而且在更具体的实施方式中以约7keV)的能量以及从约5x1015原子/cm2至约5x1016原子/cm2(而且在更具体的实施方式中以约1x1016原子/cm2)的剂量供应到FCVD SiO2介电层；氧离子被以从约2keV至约6keV(而且在更具体的实施方式中以约4keV)的能量以及从约5x1015原子/cm2至约5x1016原子/cm2(而且在更具体的实施方式中以约1x1016原子/cm2)的剂量供应到FCVD SiO2介电层；氩离子被以从约8keV至约12keV(而且在更具体的实施方式中以约10keV)的能量以及从约5x1015原子/cm2至约5x1016原子/cm2(而且在更具体的实施方式中以约1x1016原子/cm2)的剂量供应到FCVD SiO2介电层。在一个实施方式中，物种107在室温下(例如从约20℃至约35℃)被注入到可流动层106。在一个实施方式中，物种107在高于室温的温度下(例如在从约40℃至约550℃的近似范围中)被注入到可流动层106，以避免损坏器件层102的基本特征。在一个实施方式中，物种107在低于室温的温度下(例如在从约零下100℃至约20℃的近似范围中)被注入到可流动层106。
图1E为依据一个实施方式的在去除一部分通过注入物种修改的可流动层之后的类似于图1D的视图150。如图1E所示，保护层115和经修改可流动层106被从特征103、104以及105的顶部部分去除。如图1E所示，可流动层106的多个部分，例如部分109填充器件特征(例如特征103、104以及105)之间的空间。
在一个实施方式中，经修改的可流动层106和保护层115被使用电子器件制造技术领域中的技术人员公知的其中一种化学机械研磨(CMP)技术从器件层102的特征的顶部去除。在一个实施方式中，保护层115和经修改的可流动层106被使用其中一种湿蚀刻技术或电子器件制造技术领域中的技术人员公知的其他蚀刻技术湿蚀刻到预定的深度。
图1F为依据本发明的一个实施方式的在去除通过注入物种修改的特征的上部后的类似于图1E的视图160。如图1F所示，特征105的经修改上部135被去除，以形成沟槽136。沟槽136具有底部部分137以及相对的侧壁138和139。底部部分137包含特征105的剩余未修改部分。侧壁138是可流动层106的经修改部分141的一部分侧壁。侧壁139是可流动层的经修改部分109的一部分侧壁。
在一个实施方式中，特征103、104以及105的经修改部分通过选择性蚀刻去除，所述选择性蚀刻使用相对于剩余的层具有相当高的选择性的等离子体化学品。在一个实施方式中，特征103、104以及105的经修改部分被使用等离子体蚀刻技术或电子器件制造技术领域中的技术人员公知的其他选择性蚀刻技术选择性地蚀刻。
图1G为依据本发明的一个实施方式的在特征的剩余部分上沉积再生长部分之后的类似于图1F的视图170。如图1G所示，再生长部分142被形成在特征105的剩余部分上，而再生长部分143被形成在特征104的剩余部分上。
在一个实施方式中，再生长部分包含与器件特征的材料不同的材料。对于非限制性的实例来说，特征105是硅，并且再生长部分142是硅锗。在另一个实施方式中，再生长部分包含与特征的材料相同的材料。对于非限制性的实例来说，特征105是硅，并且再生长部分142是硅。再生长部分可以被使用电子器件制造技术领域中的技术人员公知的一种或多种再生长技术形成在特征上。
在一个实施方式中，再生长部分142是基本器件特征105的一部分。在另一个实施方式中，再生长部分142是另一个器件特征的一部分。在一个实施方式中，再生长部分142和143表示以上针对图1A描述的器件特征。
如图1G所图示，将通过物种修改的可流动层106沉积在基板101的多个部分上，以隔离相邻的器件特征103、104以及105，并防止泄漏。与标准的介电层相比，经修改的可流动介电层106具有提高的k值和减少的泄漏。如图1G所示，经修改的可流动层106被用作STI沟槽填充。
图2A为依据一个实施方式用以形成掩模的电子器件结构200的侧视图。电子器件结构200包含基板201。基板201相当于基板101。蚀刻终止层202被沉积在基板201上。在一个实施方式中，蚀刻终止层202包含绝缘层，例如氧化物层，诸如氧化钛(TiO2)、氮化钛(TiN)、氧化硅、氧化铝(“Al2O3”)、氮氧化硅(“SiON”)、氮化硅层、由电子器件设计决定的其他电绝缘层或上述的任意组合。在一个实施方式中，蚀刻终止层202包含聚酰亚胺、环氧树脂、光可界定材料(例如苯并环丁烯(BCB))、及WPR系列材料或旋涂玻璃。
蚀刻终止层202可以使用一种或多种沉积技术沉积在基板201上，所述沉积技术例如但不限于化学气相沉积(“CVD”)、例如等离子体增强化学气相沉积(“PECVD”)、物理气相沉积(“PVD”)、分子束外延(“MBE”)、金属有机化学气相沉积(“MOCVD”)、原子层沉积(“ALD”)或电子器件制造技术领域中的技术人员公知的其他沉积技术。
包含多个特征204、206、205以及207的图案化硬掩模层203被沉积在蚀刻终止层202上。特征204、206、205以及207被沟槽分隔，例如沟槽251和沟槽252，如图2A所示。如图2A所示，侧壁间隔物--例如侧壁间隔物221和侧壁间隔物222--被形成在每个特征的相对侧壁上。在一个实施方式中，侧壁间隔物的材料与特征的材料不同。在一个实施方式中，每个特征均包含电介质材料，例如氧化硅、氮化硅、碳化硅或其他电介质材料。在一个实施方式中，每个侧壁间隔物均包含电介质材料，例如氧化硅、氮化硅、碳化硅或电子器件制造技术领域中的技术人员公知的任何其他间隔物材料。在更具体的实施方式中，所述特征包含氧化硅，被沉积在特征上的侧壁间隔物侧壁间隔物包含氮化硅。在另一个更具体的实施方式中，所述特征包含氮化硅，并且被沉积在特征上的侧壁间隔物侧壁间隔物包含氧化硅。侧壁间隔物可以通过在特征204、206、205以及207上沉积间隔物层(未示出)然后蚀刻所述间隔物层来形成，如电子器件制造技术领域中的技术人员公知的。
在一个实施方式中，每个特征204、206、205以及207的高度均在从约30nm至约500nm的近似范围中。在一个实施方式中，特征204、206、205以及207的间的距离为从约5nm至约100nm。
在一个实施方式中，被沉积在蚀刻终止层202上方的硬掩模层被使用电子器件制造技术领域中的技术人员公知的图案化和蚀刻技术图案化和蚀刻以形成特征。在一个实施方式中，图案化硬掩模层203的特征是由相同的材料制成。在一个实施方式中，图案化硬掩模层203的特征是由不同的材料制成。
在一实施方式中，硬掩模层203的特征204、205、206以及207是使用单一平版印刷术处理和蚀刻形成。在另一个实施方式中，一些特征(例如特征204和205)是使用一种平版印刷术处理和蚀刻形成，而其他的特征(例如硬掩模层203的特征206和207)是使用另一种平版印刷术处理和蚀刻形成。
图2B为依据本发明的一个实施方式的在可流动层208被沉积在特征204、205、206以及207上并进入沟槽(例如图案化硬掩模层203的特征之间的沟槽251和252)中之后的类似于图2A的视图210。多个可流动层部分，例如部分212和213被形成在图案化硬掩模层203的特征之间。如图2B所示，可流动层208被沉积在蚀刻终止层202的多个部分上填充图案化硬掩模层203的特征之间的空间。在一个实施方式中，可流动层208是介电层，如以上针对可流动层106所描述的。在另一个实施方式中，可流动层208为导电层，例如氧化钌或其他可流动导电层。
在一个实施方式中，可流动层208为氧化物层，例如氧化硅(例如SiO2)、氧化铝(“Al2O3”)或其他氧化物层；氮化物层，例如氮化硅(例如Si3N4)或其他氮化物层；碳化物层(例如碳、SiOC)或其他碳化物层；氮氧化物层(例如SiON)或上述的任意组合。在一个实施方式中，可流动层208作为硬掩模层。在一个实施方式中，可流动层208包含与特征的材料以及侧壁间隔物的材料不同的材料。
在一个实施方式中，可流动层208是使用一种或多种由位于美国加州圣克拉拉的应用材料公司开发的可流动化学气相沉积(“FCVD”)沉积技术或其他FCVD技术沉积。
在一个实施方式中，可流动层208是使用其中一种沉积技术沉积，所述沉积技术例如但不限于化学气相沉积(“CVD”)、例如等离子体增强化学气相沉积(“PECVD”)、物理气相沉积(“PVD”)、分子束外延(“MBE”)、金属有机化学气相沉积(“MOCVD”)、原子层沉积(“ALD”)或电子器件制造技术领域中的技术人员公知的其他沉积技术。
图2C为类似于图2B的视图220，示出了依据本发明的一个实施方式的注入209物种211到可流动层208。诸如物种211的物种被供应到可流动层208、侧壁间隔物221、222、以及特征204、205、206和207，如图2C所示。在一个实施方式中，物种211包含离子化原子、离子化分子、离子团簇、其他离子化粒子或上述的任意组合。
在一个实施方式中，物种211包含硅、锗、硼、碳、氢、氧、氮、氩、氦、氖、氪、氙、氡、砷、磷或上述的任意组合。如图2C所示，物种211被注入到可流动层208、侧壁间隔物221、222、以及特征204、205、206和207中。在一个实施方式中，可流动层208、侧壁间隔物221、222、以及特征204、205、206和207中的至少一个的性质是通过注入物种来修改。在一个实施方式中，可流动层208是通过注入物种来修改，如以上针对可流动层106所描述的。在一个实施方式中，物种被注入到特征204、205、206以及207中，使得特征的材料被修改成具有比可流动层208和侧壁间隔物的蚀刻速率更快的蚀刻速率。在一个实施方式中，物种被注入到侧壁间隔物221和222中，使得侧壁间隔物的材料被修改成具有比可流动层208的蚀刻速率和特征的蚀刻速率更快的蚀刻速率。
选择物种的化学性质并优化注入条件(例如剂量、能量、温度)，以实现所需的蚀刻选择性来去除特征(例如特征204)、一部分的可流动层(例如部分212)、侧壁间隔物(例如侧壁间隔物222)或上述的任意组合。在一个实施方式中，选择物种的化学性质并优化注入条件(例如剂量、能量、温度)，以提高特征204、205、206以及207相对于侧壁间隔物(例如侧壁间隔物221和222)、可流动层208的多个部分、蚀刻终止层202或上述的任意组合的蚀刻选择性。在另一个实施方式中，选择物种的化学性质并优化注入条件(例如剂量、能量、温度)，以提高侧壁间隔物(例如侧壁间隔物221和222)相对于特征204、205、206以及207、可流动层208的多个部分、蚀刻终止层202或上述的任意组合的蚀刻选择性。在又另一个实施方式中，选择物种的化学性质并优化注入条件(例如剂量、能量、温度)，以提高可流动层208的多个部分相对于特征204、205、206以及207、侧壁间隔物(例如侧壁间隔物221和222)、蚀刻终止层202或上述的任意组合的蚀刻选择性。在一个实施方式中，调整物种的一个或多个参数，例如温度、能量、剂量、质量或上述的任意组合，以控制可流动层的性质，如以上针对可流动层106所描述的。
图2D为依据本发明的一个实施方式的在去除部分的经修改可流动层之后的类似于图2C的视图230。如图2D所示，可流动层部分212和213的顶表面大体上与特征204、205、206和207以及侧壁间隔物221和222的顶表面拉平。在一个实施方式中，可流动层208的多个部分被使用电子器件制造技术领域中的技术人员公知的其中一种CMP技术从硬掩模层203的特征的顶部部分和从侧壁间隔物的顶部部分去除。
图2E为依据本发明的一个实施方式的在特征上形成图案化掩模层之后的类似于图2D的视图240。图案化掩模层包含硬掩模层224上的光刻胶层225，硬掩模层224被沉积在侧壁间隔物(例如侧壁间隔物221和222)的顶部部分、特征204、205、206、207的顶部部分以及经修改可流动层的顶部部分(例如部分212和213)上。开口226形成通过光刻胶层225和硬掩模层224，以暴露可流动层106的经修改部分212和213、侧壁间隔物和特征206的顶部部分。
在一个实施方式中，硬掩模层224包含有机硬掩模。在一个实施方式中，硬掩模层224包含掺杂有化学元素(例如硼、硅、铝、镓、铟或其他化学元素)的非晶碳层。在一个实施方式中，硬掩模层224包含掺杂硼的非晶碳层(“BACL”)。在一个实施方式中，硬掩模层224包含氧化铝(例如Al2O3)；多晶硅、非晶硅、聚锗(“Ge”)、耐火金属(例如钨(“W”)、钼(“Mo”)、其他耐火金属或上述的任意组合。
图2F为依据本发明的一个实施方式的在去除硬掩模层203的一个或多个特征之后的类似于图2E的视图250。特征206是通过选择性蚀刻去除。特征206被选择性蚀刻通过开口226，以暴露一部分蚀刻终止层202。经修改的可流动层208的部分212和213以及侧壁间隔物227和228被蚀刻完整留下。特征206相对于经修改的可流动层的多个部分和侧壁间隔物的蚀刻选择性是通过注入提高，如以上所述。通过注入提高蚀刻选择性可放松光刻胶的对准要求，使得光刻胶层240和硬掩模层224中开口226的尺寸可以大于被去除的特征206的尺寸232，如图2E和图2F所示。
在一个实施方式中，与标准可流动层的抗蚀刻性相比，通过注入物种所修改的可流动层208的抗蚀刻性提高了，如以上所述。如图2F所示，由于提高的抗蚀刻性，经修改的可流动层208的多个部分，例如部分212和213不受特征204 203的蚀刻影响。在一个实施方式中，硬掩模层203的一个或多个特征被使用其中一种等离子体蚀刻技术或电子器件制造技术领域中的技术人员公知的其他干蚀刻技术去除。
图2E为依据本发明的一个实施方式的在使用多个部分(例如可流动层208的部分213和212)作为硬掩模蚀刻蚀刻终止层202之后的类似于图2D的视图240。如图2E所示，蚀刻终止层202通过可流动层的多个部分被向下蚀刻到基板201以形成多个器件特征，例如器件特征215和器件特征215。也就是说，通过注入物种来处理可流动层208被用在图案化方案中，例如反色调硬掩模的形成。器件特征215和216上方的经修改的可流动层208的多个部分被使用其中一种等离子体蚀刻技术或电子器件制造技术领域中的技术人员公知的其他干或湿蚀刻技术去除。
图3A为依据一个实施方式的用以形成电极的电子器件结构300的侧视图。电子器件结构300包含鳍片层301。在一个实施方式中，鳍片层301包含基板上的器件层。所述基板表示基板101和201其中之一。所述器件层表示器件层102和202其中之一。在一个实施方式中，鳍片层301被用来形成包括多个晶体管的三栅极晶体管阵列。
多个虚拟栅极电极(例如虚拟栅极电极302和虚拟栅极电极303)被形成在鳍片层301上。虚拟栅极电极可以由任何适当的虚拟栅极电极材料形成。在一个实施方式中，虚拟栅极电极302和303包含多晶硅。在一个实施方式中，栅介质(例如栅介质321)被沉积在虚拟栅极电极302下方在鳍片层301上。栅介质可以是任一众所周知的栅介质。在另一个实施方式中，虚拟栅极电极被直接沉积在鳍片层301上。在一个实施方式中，源极和漏极区(例如源极区322和漏极区323)被形成在鳍片层301上在每个虚拟栅极电极的相对侧。在另一个实施方式中，虚拟栅极电极被沉积在上面未形成漏极和源极区的鳍片层上。
位于源极和漏极区之间的鳍片层301部分通常界定晶体管的通道区。也可以将通道区界定为鳍片被栅极电极包围的区域。源区和漏极区可以使用电子器件制造技术领域中的技术人员公知的任何源极和漏极形成技术形成。
图4为依据一个实施方式的的三栅极晶体管结构400的立体图。包含鳍片402的鳍片层被形成在基板401上。在一个实施方式中，鳍片层301表示鳍片402沿着A-A1轴的剖视图。在一个实施方式中，三栅极晶体管400是包括多个三栅极晶体管的三栅极晶体管阵列的一部分。在一个实施方式中，通过注入物种所修改的可流动介电层被形成在基板401上邻接鳍片402，以提供在基板401上将一个电子器件与其他器件隔离的场隔离(例如STI)区，如以上针对图1A-1E所描述的。
如图4所示，鳍片402从基板401的顶表面突出。鳍片402可以由任何众所周知的半导体材料形成，所述半导体材料例如但不限于硅(Si)、锗(Ge)、硅锗(Six Gey)、砷化镓(GaAs)、InSb、GaP、GaSb以及碳纳米管。栅介质层(未示出)被沉积在鳍片402的三侧上和周围。栅介质层被形成在鳍片402的相对侧壁上和顶表面上。如图4所示，栅极电极406被沉积在鳍片402上的栅介质层上。栅极电极406被形成在鳍片402上的栅介质层上和周围，如图4所示。漏极区405和源极区403被形成在栅极电极406的相对侧边在鳍片402中，如图4所示。在一个实施方式中，源极区322表示源极区403，并且漏极区323表示漏极区405。
返回参照图3A，间隔物(例如间隔物305和间隔物306)被沉积在虚拟栅极电极的侧壁上。间隔物可以被使用电子器件制造技术领域中的技术人员公知的任何间隔物形成技术形成在虚拟栅极电极上。在一个实施方式中，间隔物305和306包含氮化物材料(例如氮化硅)或电子器件制造技术领域中的技术人员公知的任何其他间隔物材料。
介电层307被沉积在鳍片层301上的虚拟电极上方。介电层307表示介电层107和介电层208其中之一。物种(例如物种309)被供应到介电层307，如图3A所示。物种309表示物种107和211其中之一。在一个实施方式中，介电层307在被物种注入处理之前被氧化。在另一个实施方式中，介电层307在被物种注入处理之后被氧化。
如图3A所示，物种309被注入到介电层307中。如图3A所示，让虚拟电极302和303上的间隔物(例如间隔物305和306)保持基本上不含物种。在一个实施方式中，将物种的温度304从室温Troom升高到温度Thot，以防止物种破坏间隔物，如以上针对图1D所描述的。介电层307的性质是通过注入物种309来修改，如上所描述的。
图3B为依据一个实施方式的在去除一部分通过注入物种修改的介电层307之后的类似于图3A的视图310。如图3B所示，虚拟电极302和303上方的经修改的介电层307部分被去除。经修改的介电层307邻接并覆盖间隔物(例如间隔物305和306)的部分保持完整无缺。如图3B所示，介电层307的多个部分的顶表面大体上与虚拟栅极电极302和303的顶表面拉平。在一个实施方式中，经修改的介电层106的部分被使用电子器件制造技术领域中的技术人员公知的其中一种化学机械研磨(CMP)技术从虚拟栅极电极的顶部去除。
图3C为依据本发明的一个实施方式去除虚拟电极302和303之后的类似于图3B的视图320。去除虚拟栅极电极302和303以暴露鳍片层301的多个部分，如图3C所示。如以上所述，与标准介电层的抗蚀刻性相比，经修改的介电层307的抗蚀刻性提高了。如图3C所示，蚀刻虚拟电极让经修改的介电层307邻接间隔物的部分(例如部分311)保持完整无缺，使得沟槽332和333被形成在间隔物之间。经修改的介电层邻接间隔物的部分有利地防止间隔物在去除虚拟电极的过程中倒塌。在一个实施方式中，虚拟栅极电极302和303是使用其中一种等离子体蚀刻技术或电子器件制造技术领域中的技术人员公知的其他干或湿蚀刻技术去除。
图3D为依据本发明的一个实施方式的在实际栅极电极被沉积到间隔物之间的沟槽中之后的类似于图3C的视图330。如图3D所示，实际栅极电极(例如栅极电极312和313)被形成在间隔物之间的鳍片层301部分上。实际栅极电极可以由任何适当的栅极电极材料形成。在一个实施方式中，闸极电极可以是金属栅极电极，例如但不限于钨、钽、钛以及上述金属的氮化物。应理解的是，栅极电极104不需要一定是单一种材料，而且可以是薄膜的复合叠层，例如但不限于多晶硅/金属电极或金属/多晶硅电极。栅极电极312和313可以被使用电子器件制造技术领域中的技术人员公知的一种或多种栅极电极沉积技术沉积在鳍片层上。
图3E为依据一个实施方式的在经修改的介电层307的多个部分被从鳍片层301去除之后的类似于图3D的视图340。如图3E所示，间隔物被从实际栅极电极312和313的侧壁去除。在一个实施方式中，经修改的介电层307的多个部分和间隔物被使用其中一种等离子体蚀刻技术或电子器件制造技术领域中的技术人员公知的其他干蚀刻技术通过蚀刻去除。在一个实施方式中，栅极电极406表示实际栅极电极312和313其中之一。
图5A为依据另一个实施方式的用以形成绝缘区域的电子器件结构500的侧视图。电子器件结构包含基板501。基板501表示上述其中一个基板。器件特征(例如器件特征502和器件特征503)被形成在基板上。器件特征502和503表示以上针对图1A描述的器件特征。将通过注入物种所修改的第一介电层504沉积在基板501上介于器件特征503和504之间，如以上所述。介电层504表示介电层106、208及307其中之一。物种(例如物种507)被注入到介电层507中，如以上所述。物种507表示物种107、211及309其中之一。在一个实施方式中，介电层504在被物种注入处理之前被氧化。在另一个实施方式中，介电层504在被物种注入处理之后被氧化。
图5B为依据本发明的一个实施方式的在器件特征上形成再生长部分之后的类似于图5A的视图510。如图5B所示，再生长部分505被形成在器件特征502的顶部上，并且再生长部分506被形成在器件特征502的顶部上。与标准介电层相比，通过注入物种所修改的介电层504具有增加的密度、蚀刻选择性及减少的应力，如以上所述。经修改的介电层504基本上不受再生长处理影响。在一个实施方式中，再生长部分505是基本器件特征502的一部分。在另一个实施方式中，再生长部分505是另一个器件特征的一部分。在一个实施方式中，再生长部分505和506表示以上针对图1A描述的器件特征。
在一个实施方式中，再生长部分包含与器件特征相同的材料。对于非限制性的实例来说，器件特征502包含硅，并且再生长部分505包含硅。在另一个实施方式中，再生长部分包含与器件特征的材料不同的材料。对于非限制性的实例来说，器件特征502包含硅，并且再生长部分505包含锗。再生长部分可以被使用电子器件制造技术领域中的技术人员公知的一种或多种再生长技术形成在器件特征上。
图5C为依据本发明的一个实施方式的将通过物种修改的第二介电层509沉积在再生长部分505和506的顶部和侧壁以及介电层506上之后的类似于图5B的视图520。
介电层509的性质是通过注入物种508来修改，如以上所述。介电层509表示介电层106、208以及307其中之一。物种(例如物种508)被注入到介电层509中，如以上所述。物种508表示物种107、211以及309其中之一。在一个实施方式中，介电层509在被物种注入处理之前被氧化。在另一个实施方式中，介电层509在被物种注入处理之后被氧化。
图5D为依据一个实施方式的在去除一部分通过注入物种所修改的介电层509之后的类似于图5C的视图530。如图5D所示，经修改的介电层509和506的部分被从特征515和516的侧壁的顶部和上部去除。如图5所示，器件特征515包含在特征502上的再生长部分505，并且器件特征516包含在特征503上的再生长部分506。如图5D所示，在经修改的介电层506上包含经修改的介电层509的经修改的介电层517填充器件特征515和516之间的空间511。
在一个实施方式中，一部分经修改的介电层517被使用电子器件制造技术领域中的技术人员公知的一种化学机械研磨(CMP)技术从器件特征515和516的顶部去除。在一个实施方式中，经修改的介电层517被使用一种等离子体蚀刻技术或电子器件制造技术领域中的技术人员公知的其他干蚀刻技术蚀刻到预定的深度。如图5D所示，通过物种修改的介电层517被沉积在基板501的多个部分上，以隔离相邻的器件特征515和516并防止泄漏。与标准介电层相比，经修改的介电层517具有增加的k值和减少的泄漏。如图5D所示，经修改的介电层517作为STI沟槽填充。
图6示出了依据本发明的一个实施方式的在密集图案区域601和空旷(ISO)区域602中进行FCVD介电层蚀刻之后的影像。在蚀刻之前，FCVD介电层已被使用高温蒸汽退火处理。高温蒸汽退火导致FCVD介电层收缩和高拉伸应力。如图6所示，FCVD介电层的不均匀质量导致在密集区域601和ISO区域602中有极其不同的蚀刻结果。
图7显示的图表示出了依据本发明的一个实施方式的通过注入实现的FCVD二氧化硅膜调谐性质。图表701显示未处理FCVD二氧化硅膜的密度702、在145℃通过臭氧固化的FCVD二氧化硅膜的密度703、通过500℃蒸汽退火固化的FCVD二氧化硅膜的密度704、在350℃的温度下通过注入剂量5x1016原子/cm2的氧(热氧)固化的FCVD二氧化硅膜的密度705、在350℃的温度下通过注入剂量5x1016原子/cm2的硅(热硅)固化的FCVD二氧化硅膜的密度706；在350℃的温度下通过注入剂量5x1017原子/cm2的硅(热硅)固化的FCVD二氧化硅膜的密度707；在室温下通过注入剂量5x1016原子/cm2的硅固化的FCVD二氧化硅膜的密度708、以及在室温下通过注入剂量5x1017原子/cm2的硅固化的FCVD二氧化硅膜的密度709。如图表701所示，与未处理FCVD膜相比，通过注入固化之后FCVD膜的密度增加了约5.5％至约7.7％。如图表701所示，密度增加实质上与掺杂剂的质量、剂量或上述两者无关。图表711显示未处理FCVD二氧化硅膜密度的应力712、通过臭氧固化的FCVD二氧化硅膜的应力713、通过500℃蒸汽退火固化的FCVD二氧化硅膜的应力714、在350℃的温度下通过注入剂量5x1016原子/cm2的氧(热氧)固化的FCVD二氧化硅膜的应力715、在350℃的温度下通过注入剂量5x1016原子/cm2的硅(热硅)固化的FCVD二氧化硅膜的应力716；在350℃的温度下通过注入剂量5x1017原子/cm2的硅(热硅)固化的FCVD二氧化硅膜的应力717；在室温下藉由注入剂量5x1016原子/cm2的硅固化的FCVD二氧化硅膜的应力718、以及在室温下通过注入剂量5x1017原子/cm2的硅固化的FCVD二氧化硅膜的应力719。如图表711所示，通过注入物固化的薄膜的应力比通过高温蒸汽退火处理的薄膜的应力小。通过注入物处理的薄膜的应力取决于注入物种的质量、注入物种的剂量或上述两者。通过质量较小的注入物(例如氧)处理的薄膜的应力小于通过质量较大的注入物(例如硅)处理的薄膜的应力。使用较高剂量的注入物处理的薄膜的应力小于通过较低剂量的注入物处理的薄膜的应力。图表721示出了通过臭氧固化的FCVD二氧化硅膜的收缩率722、通过500℃蒸汽退火固化的FCVD二氧化硅膜的收缩率723、在350℃的温度下通过注入剂量5x1016原子/cm2的氧(热氧)固化的FCVD二氧化硅膜的收缩率724、在350℃的温度下通过注入剂量5x1016原子/cm2的硅(热硅)固化的FCVD二氧化硅膜的收缩率725；在350℃的温度下通过注入剂量5x1017原子/cm2的硅(热硅)固化的FCVD二氧化硅膜的收缩率726；在室温下通过注入剂量5x1016原子/cm2的硅固化的FCVD二氧化硅膜的收缩率727、以及在室温下通过注入剂量5x1017原子/cm2的硅固化的FCVD二氧化硅膜的收缩率728。如图表721所示，与通过蒸汽退火处理的薄膜相比，通过热注入物处理的薄膜的薄膜收缩率提高了。与通过蒸汽退火处理的薄膜相比，在室温下通过注入物处理的薄膜的薄膜收缩率减少了。
图8显示的图表示出了依据本发明的一个实施方式的不同注入物种的二次离子质谱仪(SIMS)模拟。图表801显示在不同注入条件下的氧注入物的原子浓度对FCVD二氧化硅膜深度。曲线802显示在5x1016原子/cm2的剂量和20keV的能量下氧注入物的原子浓度对FCVD二氧化硅膜的深度；曲线803显示在1016原子/cm2的剂量和4keV的能量下氧注入物的原子浓度对FCVD二氧化硅膜的深度；曲线804显示曲线802和803的总和。曲线图811显示在不同注入条件下的硅注入物的原子浓度对FCVD二氧化硅膜深度。曲线812显示在5x1016原子/cm2的剂量和30keV的能量下硅注入物的原子浓度对FCVD二氧化硅膜的深度；曲线813显示在1016原子/cm2的剂量和7keV的能量下硅注入物的原子浓度对FCVD二氧化硅膜的深度；曲线814显示曲线812和813的总和。曲线图821显示在不同注入条件下的氩注入物的原子浓度对FCVD二氧化硅膜深度。曲线822显示在5x1016原子/cm2的剂量和50keV的能量下氩注入物的原子浓度对FCVD二氧化硅膜的深度；曲线823显示在1016原子/cm2的剂量和10keV的能量下氩注入物的原子浓度对FCVD二氧化硅膜的深度；曲线824显示曲线822和823的总和。如图8所示，通过使用在不同注入条件(例如剂量、能量或上述两者)下的多个注入操作，沿着FCVD电介质膜的深度实现了大体上均匀的注入物种分布。
图9示出了依据本发明的一个实施方式的通过注入修改介电层特性的处理系统100的一个实施方式的方块图。如图9所示，系统900具有处理腔室901。用以保持工件903的可移动底座902被放在处理腔室901中。底座902包含静电夹盘“ESC”)、被嵌入ESC的直流电极以及冷却/加热基座。在一个实施方式中，ESC包含Al2O3材料、Y2O3或电子器件制造技术领域中的技术人员公知的其他陶瓷材料。直流电源104被连接到底座102的直流电极。
如图9所示，工件903通过开口908被载入并放在底座902上。在一个实施方式中，工件包含在基板上方的介电层，如以上所述。离子源913被耦接到处理腔室901和电磁系统920。系统900包含入口911，用以接收一种或多种气体912并将所述一种或多种气体供应到离子源913。离子源913被耦接到处理腔室，以从所述一种或多种气体产生物种915。电磁系统920被用来塑造、操纵以及聚焦物种915，用于注入到介电层中，如以上所述。离子源913被耦接到电源910。物种915包含正离子，例如离子化原子、离子化分子、离子团簇、其他离子化粒子或上述的任意组合。
电磁系统电源905被耦接到处理腔室901。如图9所示，压力控制系统909提供压力到处理腔室901。如图9所示，腔室901经由一个或多个排气出口916被排空，以排空在处理过程中在腔室中产生的挥发性产物。控制系统917被耦接到腔室901。控制系统917包含处理器918、耦接到处理器918的温度控制器919、耦接到处理器918的内存920以及耦接到处理器920的输入/输出装置921。处理器具有第一配置，以通过控制到介电层的物种注入来修改介电层的性质。所述性质包含密度、应力、蚀刻选择性或上述的任意组合，如以上所述。处理器具有第二配置，用以调整物种的温度、能量、剂量以及质量中的至少一个以控制介电层性质，如以上所述。处理器具有第三配置，用以控制介电层的氧化，如以上所述。处理器具有第四配置，用以控制去除至少一部分的经修改的介电层，如以上所述。处理器具有第五配置，用以控制去除图案化硬掩模层，同时使经修改的介电层的多个部分保持完整。控制系统917经设置以进行本文所描述的方法，而且可以是软件或硬件或上述两者的组合。内存920可以包括机器可存取的存储介质(或更具体为计算机可读存储介质)，所述机器可存取的存储介质上存储体现本文所描述的任一种或多种方法或功能的一个或多个指令集(例如软件)。在由控制系统917执行软件的过程中，所述软件还可以完全或至少部分地驻留在内存920内和/或处理器918内，内存920和处理器918还构成机器可读存储介质。所述软件可以被进一步经由网络接口装置(未示出)透过网络(未示出)传送或接收。
处理系统100可以是本领域中公知的、任何类型的高性能半导体处理系统，例如但不限于离子注入系统、等离子体系统或任何其他物种处理系统，用以制造电子器件。在一个实施方式中，系统900可以表示一种注入系统，例如由位于美国加州圣克拉拉的应用材料公司制造的Beamline、Trident、Crion系统或任何其他物种处理系统。
在上述的说明书中，已参照具体的示例性实施方式描述了本发明的实施方式。将明显的是，可以在不脱离以下权利要求中阐述的发明实施方式的更宽精神和范围下，对本发明的实施方式进行各种修改。因此，说明书和附图应当被以说明性的意义看待而不是限制性的意义看待。

Claims (15)

1.一种制造电子器件的方法，所述方法包含以下步骤：
供应物种到在基板上的可流动层；以及
通过将所述物种注入到所述可流动层来调整所述可流动层的性质，其中所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述任意组合。
2.如权利要求1所述的方法，进一步包含以下步骤：
调整所述物种的温度、能量、剂量以及质量中的至少一个，以控制所述性质。
3.如权利要求1所述的方法，其中所述物种包含硅、氢、锗、硼、碳、氧、氮、氩、氦、氖、氪、氙、氡、砷、磷或上述的任意组合。
4.如权利要求1所述的方法，进一步包含以下步骤：
在所述基板上形成多个鳍结构；
在所述多个鳍结构之间填充所述可流动层；
以及
去除至少一部分的所述可流动层。
5.如权利要求1所述的方法，进一步包含以下步骤：
图案化硬掩模层以形成多个沟槽；
将所述可流动层填入所述多个沟槽中；以及
去除至少一部分的图案化硬掩模层，同时使所述可流动层的多个部分保持完整，其中所述掩模层是通过注入所述物种进行修改，以提高所述蚀刻选择性。
6.一种制造电子器件的方法，所述方法包含以下步骤：
在基板上的多个特征上沉积可流动层；
注入物种到所述多个特征上的所述可流动层，以调整所述可流动层与所述多个特征中的至少一个的蚀刻选择性。
7.如权利要求6所述的方法，进一步包含以下步骤：
调节所述物种的温度。
8.如权利要求6所述的方法，进一步包含以下步骤：
氧化所述可流动层。
9.如权利要求6所述的方法，进一步包含以下步骤：
在所述多个特征上形成侧壁间隔物；
选择性去除所述多个特征中的至少一个。
10.如权利要求6所述的方法，其中进一步包含以下步骤：
调整:所述物种的能量、剂量以及质量中的至少一个，以控制所述蚀刻选择性。
11.一种制造电子器件的设备，所述设备包含：
处理腔室，所述处理腔室包含底座，所述底座用以保持工件，所述工件包含在基板上的可流动层；
离子源，所述离子源被耦接到所述处理腔室和电磁系统，用以供应物种到所述可流动层；
处理器，所述处理器被耦接到所述离子源，其中所述处理器具有第一配置，用以通过控制到所述可流动层的物种注入来调整所述可流动层的性质，其中所述性质包含密度、应力、薄膜收缩率、蚀刻选择性或上述的任意组合。
12.如权利要求15所述的设备，其中所述处理器具有第二配置，用以调整所述物种的温度、能量、剂量以及质量中的至少一个，以控制所述性质。
13.如权利要求15所述的设备，其中所述物种包含硅、氢、锗、硼、碳、氧、氮、氩、氦、氖、氪、氙、氡、砷、磷或上述的任意组合。
14.如权利要求15所述的设备，其中所述处理器具有第三配置，用以控制氧化所述可流动层，以及其中所述处理器具有第四配置，用以控制去除至少一部分的经修改的可流动层。
15.如权利要求15所述的设备，其中所述可流动层被沉积在所述基板上的图案化硬掩模层上，并且所述处理器具有第五配置，用以控制去除所述图案化硬掩模层，同时使所述经修改的可流动层的多个部分保持完整。
CN201580048959.5A 2014-09-12 2015-08-14 利用注入的可流动膜性质调谐 Pending CN106716599A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/485,505 2014-09-12
US14/485,505 US20160079034A1 (en) 2014-09-12 2014-09-12 Flowable film properties tuning using implantation
PCT/US2015/045393 WO2016039935A1 (en) 2014-09-12 2015-08-14 Flowable film properties tuning using implantation

Publications (1)

Publication Number Publication Date
CN106716599A true CN106716599A (zh) 2017-05-24

Family

ID=55455413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580048959.5A Pending CN106716599A (zh) 2014-09-12 2015-08-14 利用注入的可流动膜性质调谐

Country Status (6)

Country Link
US (1) US20160079034A1 (zh)
JP (1) JP6678166B2 (zh)
KR (1) KR102591569B1 (zh)
CN (1) CN106716599A (zh)
TW (1) TWI669780B (zh)
WO (1) WO2016039935A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265290A (zh) * 2019-06-27 2019-09-20 英特尔半导体(大连)有限公司 增强半导体蚀刻能力的方法
CN110943031A (zh) * 2018-09-21 2020-03-31 长鑫存储技术有限公司 半导体器件的制备方法
CN113506732A (zh) * 2021-06-21 2021-10-15 上海华力集成电路制造有限公司 一种减小FinFET器件伪栅极切断效应的方法
CN115398617A (zh) * 2020-04-14 2022-11-25 应用材料公司 介电材料的填充和处理方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10202684B2 (en) 2010-08-23 2019-02-12 Exogenesis Corporation Method for neutral beam processing based on gas cluster ion beam technology and articles produced thereby
CA2811750C (en) 2010-08-23 2018-08-07 Exogenesis Corporation Method and apparatus for neutral beam processing based on gas cluster ion beam technology
US9852902B2 (en) * 2014-10-03 2017-12-26 Applied Materials, Inc. Material deposition for high aspect ratio structures
WO2016065221A1 (en) * 2014-10-24 2016-04-28 Air Products And Chemicals, Inc. Compositions and methods using same for deposition of silicon-containing films
US9859129B2 (en) * 2016-02-26 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method of the same
TWI692011B (zh) * 2016-07-20 2020-04-21 美商艾克索傑尼席斯公司 用於基於氣體簇離子束技術的中性束處理之方法及藉其製造之物件
US9824937B1 (en) 2016-08-31 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flowable CVD quality control in STI loop
US10460995B2 (en) * 2016-11-29 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of a FinFET device
US10020401B2 (en) * 2016-11-29 2018-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for straining a transistor gate through interlayer dielectric (ILD) doping schemes
US10177006B2 (en) 2016-11-30 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Process for making multi-gate transistors and resulting structures
US10354875B1 (en) 2018-01-08 2019-07-16 Varian Semiconductor Equipment Associates, Inc. Techniques for improved removal of sacrificial mask
US10504777B2 (en) * 2018-02-13 2019-12-10 Raytheon Company Method of manufacturing wafer level low melting temperature interconnections
US10515802B2 (en) * 2018-04-20 2019-12-24 Varian Semiconductor Equipment Associates, Inc. Techniques for forming low stress mask using implantation
US20210175075A1 (en) * 2019-12-09 2021-06-10 Applied Materials, Inc. Oxygen radical assisted dielectric film densification
US11615966B2 (en) * 2020-07-19 2023-03-28 Applied Materials, Inc. Flowable film formation and treatments
US11887811B2 (en) 2020-09-08 2024-01-30 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch
US11699571B2 (en) 2020-09-08 2023-07-11 Applied Materials, Inc. Semiconductor processing chambers for deposition and etch

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410174A (en) * 1991-07-31 1995-04-25 Sgs-Thomson Microelectronics, Inc. Contact structure for integrated circuits
US20050191828A1 (en) * 2000-08-11 2005-09-01 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
US20070123037A1 (en) * 2005-04-19 2007-05-31 Ji-Young Lee Method of forming pattern using fine pitch hard mask
US20100096691A1 (en) * 2008-10-22 2010-04-22 Shin Jong Han Semiconductor device having vertically aligned pillar structures that have flat side surfaces and method for manufacturing the same
US20120276713A1 (en) * 2011-04-26 2012-11-01 Elpida Memory, Inc. Method for manufacturing semiconductor device
US20130217243A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Doping of dielectric layers
US20130248927A1 (en) * 2012-03-23 2013-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US20140231384A1 (en) * 2013-02-19 2014-08-21 Applied Materials, Inc. Hdd patterning using flowable cvd film

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02133926A (ja) * 1988-11-15 1990-05-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH03180029A (ja) * 1989-12-08 1991-08-06 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0950968A (ja) * 1995-08-04 1997-02-18 Hitachi Ltd 半導体素子製造方法および半導体素子
KR100286736B1 (ko) * 1998-06-16 2001-04-16 윤종용 트렌치 격리 형성 방법
DE19837395C2 (de) * 1998-08-18 2001-07-19 Infineon Technologies Ag Verfahren zur Herstellung eines eine strukturierte Isolationsschicht enthaltenden Halbleiterbauelements
JP3931016B2 (ja) * 1999-07-07 2007-06-13 沖電気工業株式会社 半導体装置及びその製造方法
JP3597122B2 (ja) * 2000-09-13 2004-12-02 シャープ株式会社 半導体装置の製造方法
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US7072695B2 (en) * 2004-02-17 2006-07-04 Nokia Corporation Mechanical interaction with a phone using a cradle
US7582555B1 (en) * 2005-12-29 2009-09-01 Novellus Systems, Inc. CVD flowable gap fill
JP2008160064A (ja) * 2006-11-28 2008-07-10 Toyota Motor Corp 半導体装置の製造方法
US7745352B2 (en) * 2007-08-27 2010-06-29 Applied Materials, Inc. Curing methods for silicon dioxide thin films deposited from alkoxysilane precursor with harp II process
US9240350B2 (en) * 2011-05-16 2016-01-19 Varian Semiconductor Equipment Associates, Inc. Techniques for forming 3D structures
US9041158B2 (en) * 2012-02-23 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming fin field-effect transistors having controlled fin height
US8871656B2 (en) * 2012-03-05 2014-10-28 Applied Materials, Inc. Flowable films using alternative silicon precursors
US8673723B1 (en) * 2013-02-07 2014-03-18 Globalfoundries Inc. Methods of forming isolation regions for FinFET semiconductor devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410174A (en) * 1991-07-31 1995-04-25 Sgs-Thomson Microelectronics, Inc. Contact structure for integrated circuits
US20050191828A1 (en) * 2000-08-11 2005-09-01 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
US20070123037A1 (en) * 2005-04-19 2007-05-31 Ji-Young Lee Method of forming pattern using fine pitch hard mask
US20100096691A1 (en) * 2008-10-22 2010-04-22 Shin Jong Han Semiconductor device having vertically aligned pillar structures that have flat side surfaces and method for manufacturing the same
US20120276713A1 (en) * 2011-04-26 2012-11-01 Elpida Memory, Inc. Method for manufacturing semiconductor device
US20130217243A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Doping of dielectric layers
US20130248927A1 (en) * 2012-03-23 2013-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US20140231384A1 (en) * 2013-02-19 2014-08-21 Applied Materials, Inc. Hdd patterning using flowable cvd film

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943031A (zh) * 2018-09-21 2020-03-31 长鑫存储技术有限公司 半导体器件的制备方法
CN110943031B (zh) * 2018-09-21 2022-03-04 长鑫存储技术有限公司 半导体器件的制备方法
CN110265290A (zh) * 2019-06-27 2019-09-20 英特尔半导体(大连)有限公司 增强半导体蚀刻能力的方法
CN115398617A (zh) * 2020-04-14 2022-11-25 应用材料公司 介电材料的填充和处理方法
CN113506732A (zh) * 2021-06-21 2021-10-15 上海华力集成电路制造有限公司 一种减小FinFET器件伪栅极切断效应的方法

Also Published As

Publication number Publication date
KR102591569B1 (ko) 2023-10-18
JP2017537455A (ja) 2017-12-14
JP6678166B2 (ja) 2020-04-08
TW201616603A (zh) 2016-05-01
WO2016039935A1 (en) 2016-03-17
TWI669780B (zh) 2019-08-21
KR20170051517A (ko) 2017-05-11
US20160079034A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
CN106716599A (zh) 利用注入的可流动膜性质调谐
DE102018100058B4 (de) Verfahren auf Basis von Atomlagenabscheidung für Kontaktsperrschicht
US9536738B2 (en) Vertical gate all around (VGAA) devices and methods of manufacturing the same
CN100385635C (zh) 用来提高晶体管沟道中的应变效应的方法和设备
US10084033B2 (en) Semiconductor device and method for forming same
CN101809713B (zh) 阻止晶体管栅极电极的预非晶化
KR100764918B1 (ko) 상감 세공 컨택 및 게이트 공정으로 제조된 자기-정렬 소스 및 드레인 확장부
CN108122776A (zh) Finfef器件及其形成方法
CN104517891A (zh) 形成沟槽结构的方法
TW201239984A (en) Semiconductor device with doped inter-level dielectric layers and method of fabrication thereof
TW201041047A (en) Method for fabricating a semiconductor device with self-aligned stressor and extension regions
DE102018119795B4 (de) Spannungsmodulation für dielektrische Schichten
TW200849386A (en) A first inter-layer dielectric stack for non-volatile memory
TWI260732B (en) Method of self-aligning a damascene gate structure to isolation regions
CN106505103A (zh) 半导体装置及其制造方法
CN108122983A (zh) 用于制造多栅极晶体管的工艺和产生的结构
TW202027278A (zh) 半導體元件及其製造方法
TW202109925A (zh) 半導體裝置
DE102021100467A1 (de) Halbleitervorrichtung und verfahren
JP7293258B2 (ja) 半導体層の上のグラフェン及びボロン窒化物ヘテロ構造デバイスの統合
CN107464783A (zh) 一种cmos器件及其制作方法
US10475901B1 (en) Cap removal for gate electrode structures with reduced complexity
CN107134450A (zh) 半导体器件及其制造方法
CN102054769B (zh) 互补型金属氧化物半导体结构的形成方法
DE102019112519B4 (de) Verfahren zur herstellung eines halbleiter-bauelements

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524