JP6575738B1 - 電子部品パッケージの製造方法 - Google Patents

電子部品パッケージの製造方法 Download PDF

Info

Publication number
JP6575738B1
JP6575738B1 JP2019533248A JP2019533248A JP6575738B1 JP 6575738 B1 JP6575738 B1 JP 6575738B1 JP 2019533248 A JP2019533248 A JP 2019533248A JP 2019533248 A JP2019533248 A JP 2019533248A JP 6575738 B1 JP6575738 B1 JP 6575738B1
Authority
JP
Japan
Prior art keywords
layer
electronic component
metal particle
copper plating
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019533248A
Other languages
English (en)
Other versions
JPWO2019167778A1 (ja
Inventor
白髪　潤
潤 白髪
深澤　憲正
憲正 深澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DIC Corp
Original Assignee
DIC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DIC Corp filed Critical DIC Corp
Application granted granted Critical
Publication of JP6575738B1 publication Critical patent/JP6575738B1/ja
Publication of JPWO2019167778A1 publication Critical patent/JPWO2019167778A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本発明は、グランドパターンを有する回路基板上に実装された電子部品と、前記電子部品を封止するエポキシ樹脂を有する封止体と、前記封止体上に形成されたシールド層とを有する電子部品パッケージであって、前記シールド層が、前記封止体側から、金属粒子層、銅めっき層、及びニッケルめっき層の順で積層されたものであり、前記シールド層が前記グランドパターンに接地されたことを特徴とする電子部品パッケージ及びその製造方法を提供する。当該電子部品パッケージは、シールド層の密着力に優れる。

Description

本発明は、電子部品パッケージ及びその製造方法に関するものである。
近年、スマートフォンなどの携帯型情報端末においては、１つの半導体パッケージにＩＣおよび多数の電子部品を実装することによって１つの機能ブロックとして動作する、いわゆるシステムインパッケージ（ＳｉＰ）と呼ばれる半導体パッケージが広く用いられている。このような半導体パッケージは、外来ノイズによる誤動作を防止するとともに、自らがノイズ源とならないよう、電磁波ノイズ対策が施される。例えば、システムインパッケージに関するものではないが、特許文献１には、電磁波ノイズをシールドする層として複数のめっき層を備えた電子部品パッケージが開示されている。
しかしながら、上記の電子部品パッケージは、電子部品を封止した封止体の上に、シールド層として直接めっき層を設けているが、めっき層が封止体から剥がれやすいという欠点があった。
特開２００５−１０９３０６号公報
本発明が解決しようとする課題は、電子部品を封止した封止体の上に、シールド層として銅めっき層とニッケルめっき層を設けた電子部品パッケージにおいて、シールド層と封止体との密着力に優れる電子部品パッケージ及びその製造方法を提供することである。
本発明者らは、上記の課題を解決すべく鋭意研究した結果、電子部品を封止するエポキシ樹脂を有する封止体と、前記封止体上に形成されたシールド層とを有する電子部品パッケージにおいて、前記シールド層が、前記封止体側から、金属粒子層、銅めっき層、及びニッケルめっき層の順で積層されたものが、シールド層と封止体の密着力が著しく優れること、電磁波シールド性に優れることを見いだし、本発明を完成した。
すなわち、本発明は、グランドパターンを有する回路基板上に実装された電子部品と、前記電子部品を封止するエポキシ樹脂を有する封止体とを有する電子部品パッケージの封止体の表面に、高分子を含有する流動体を塗布し乾燥して高分子層を形成し、前記高分子層上に金属粒子を有する分散液を塗布し乾燥して金属粒子層を形成し、前記金属粒子層上に無電解銅めっき及び電解銅めっきからなる群から選ばれる１種以上で銅めっき層を形成し、無電解ニッケルめっき及び電解ニッケルめっきからなる群から選ばれる１種以上でニッケルめっき層を形成して、金属粒子層、銅めっき層及びニッケルめっき層を有するシールド層を形成する電子部品パッケージの製造方法において、高分子層を形成した後、前記高分子層の上から、ダイシングして封止体で封止された電子部品を個片化し、個片化した電子部品を仮固定基材に仮固定し、個片化した電子部品の前記高分子層の表面、及びダイシングにより生じた切削面に、金属粒子層を形成した後、銅めっき層及びニッケルめっき層を形成してシールド層を形成し、前記シールド層を前記グランドパターンに接地した後、前記仮固定基材から個片化した電子部品を取り出すことを特徴とする電子部品パッケージの製造方法を提供するものである。
本発明の電子部品パッケージは、例えば、半導体装置の電磁波ノイズの遮蔽効果を高めるためにシールド層を設けた半導体パッケージや、高周波モジュール、フィルターを含むフロントエンドモジュール、送受信の通信モジュールなどの各機能を一つに機能統合して複数のモジュールを高密度実装した統合モジュールとしても好適に用いることができる。
図１は、シールド層付電子部品パッケージの全体を表したものである。 図２は、図１の電子部品パッケージの断面（Ａ−Ａ）を表したものである。 図３は、封止体の表面に高分子層を設けた電子部品パッケージの断面を表したものである。 図４は、封止体の表面に高分子層を設け、分割予定ラインに沿ってスリット部を形成し、その上に金属粒子層を設けた状態の断面を表したものである。なお、最終的には、金属粒子層上に銅めっき層、及びニッケルめっき層を順次積層し、本発明の電子部品パッケージとなる。
本発明の電子部品パッケージは、グランドパターンを有する回路基板上に実装された電子部品と、前記電子部品を封止するエポキシ樹脂を有する封止体と、前記封止体上に形成されたシールド層とを有する電子部品パッケージであって、前記シールド層が、前記封止体側から、金属粒子層、銅めっき層、及びニッケルめっき層の順で積層されたものであり、前記シールド層が前記グランドパターンに接地されたことを特徴とする電子部品パッケージである。
前記グランドパターンを有する回路基板としては、グランドパターンの一部が封止体の表面に露出する構造であることが好ましく、後述するシールド層とグランドパターンを接続することによって、優れた電磁波シールド性が得られる。
前記グランドパターンを有する回路基板としては、ガラスエポキシ樹脂等の絶縁材からなる基材に、グランドパターンや配線パターンが少なくとも２層以上で形成されていてもよい。また、前記回路基板が２層以上で形成されている場合は、ビアホールで層間を電気的に接続されている構造が好ましい。
また、前記グランドパターンを有する回路基板としては、絶縁材からなる基材に、少なくとも２個以上の半導体装置を平面的に、または立体的に配置して搭載するための回路基板や、高周波モジュール、フィルターを含むフロントエンドモジュール、送受信の通信モジュールなどの各機能を一つに機能統合して複数のモジュールを高密度実装した統合モジュール用の回路基板を用いることもできる。
前記グランドパターンを有する回路基板の材料としては、ガラスエポキシ樹脂、液晶ポリマ、ポリテトラフルオロエチレンに代表されるフッ素樹脂、シリコーン樹脂、ポリイミド樹脂、ポリイミド樹脂やポリベンゾオキサゾール樹脂などの感光性絶縁材料、熱硬化性エポキシ樹脂を含むビルドアップフィルムや、ビルドアップフィルムにガラスクロスを入れたものなどが挙げられ、これらを単独で、または２種以上を複合化した材料を基材として用いることができる。
本発明では、前記グランドパターンを有する回路基板上に電子部品を実装した後、エポキシ樹脂を有する材料で封止体を形成する。前記エポキシ樹脂を有する材料としては、熱硬化性エポキシ樹脂を、フェノール系硬化剤、シアネートエステル系硬化剤、活性エステル系硬化剤等の硬化剤で硬化させたものや、これらにシリカ粒子に代表される無機質フィラーを加えたものなど一般的に使用される封止材料が使用できる。封止体を成形する方法としては、トランスファー成型法や、圧縮成型法が挙げられ、また、封止用樹脂シートを使用してラミネーターやプレス装置を用いて封止する方法などが挙げられる。
また、前記封止体の表面は、後述する金属粒子層や、後述する高分子層との密着性をより向上させるため、例えば、コロナ放電処理法等のプラズマ放電処理法；紫外線処理法等の乾式処理法；水、酸性またはアルカリ性薬液、有機溶剤等を用いた湿式処理法によって、表面処理されていてもよい。また、前述した特許文献１には、封止体の表面を薬剤で粗化処理することが記載されているが、本発明では封止体表面を粗化しないことが好ましい。
次に、本発明では、前記封止体上にシールド層を形成するために金属粒子層を設ける。金属粒子層は、封止体と後述する銅めっき層とを密着させるために、また、後述する銅めっき層を形成するためのめっき下地層として機能し、無電解銅めっきの触媒、または電解銅めっきの下地導電層として用いられる。
本発明では、前記封止体上に、封止体と前記シールド層との密着性をさらに向上させるために、封止体と金属粒子層の間に高分子層を設けることが好ましい。高分子層を形成する高分子としては、例えば、ウレタン樹脂、ビニル樹脂、アクリル樹脂、ウレタン−アクリル複合樹脂、エポキシ樹脂、イミド樹脂、アミド樹脂、メラミン樹脂、フェノール樹脂、ポリビニルアルコール、ポリビニルピロリドン等の各種樹脂が挙げられる。
前記高分子として用いる樹脂の中でも、ウレタン樹脂、アクリル樹脂、ウレタン−アクリル複合樹脂、エポキシ樹脂が好ましく、ポリエーテル構造を有するウレタン樹脂、ポリカーボネート構造を有するウレタン樹脂、ポリエステル構造を有するウレタン樹脂、アクリル樹脂、ウレタン−アクリル複合樹脂及びエポキシ樹脂からなる群より選ばれる１種以上の樹脂がより好ましい。また、ウレタン−アクリル複合樹脂は、密着性、導電性に優れた配線パターンが得られるのでさらに好ましい。
また、前記金属粒子層が、後述する高分子分散剤により分散された金属粒子から構成され、高分子分散剤中に、後述する反応性官能基［Ｙ］を有する化合物（ｂ１）を含有する場合、前記高分子層を形成する高分子は、反応性官能基［Ｙ］との反応性を有する官能基［Ｘ］を有する化合物（ａ１）であることが好ましい。前記反応性官能基［Ｘ］を有する化合物（ａ１）としては、例えば、アミノ基、アミド基、アルキロールアミド基、カルボキシル基、無水カルボキシル基、カルボニル基、アセトアセチル基、エポキシ基、脂環エポキシ基、オキセタン環、ビニル基、アリル基、（メタ）アクリロイル基、（ブロック化）イソシアネート基、（アルコキシ）シリル基等を有する化合物、シルセスキオキサン化合物などが挙げられる。
特に、前記金属粒子層の後述する高分子分散剤中の反応性官能基［Ｙ］を有する化合物（ｂ１）に、後述する塩基性窒素原子含有基を有する化合物を用いる場合、前記高分子層を形成する高分子は、反応性官能基［Ｘ］として、カルボキシル基、カルボニル基、アセトアセチル基、エポキシ基、脂環エポキシ基、アルキロールアミド基、イソシアネート基、ビニル基、（メタ）アクリロイル基、アリル基を有することが、最終的に得られる前記封止体と前記シールド層との密着性をより向上できるので好ましい。
前記高分子層は、前記封止体の上の全面に薄膜として設けられていることが好ましいが、電子部品パッケージのグランドパターンとシールド層を接続するためには、封止体から露出したグランドパターンを避けて高分子層が設けられていることが好ましい。また、前記高分子層は、電子部品パッケージのシールド層を形成しない箇所には高分子層を形成しないことが好ましい。電子部品パッケージのシールド層を形成しない箇所とは、例えば、電子部品パッケージのシールド層とは反対側の回路基板側、はんだボールが形成された箇所、はんだボールが形成される予定の箇所等が挙げられる。
前記高分子層を形成する高分子を前記封止体の表面に塗布する際には、前記高分子を溶媒中に溶解又は分散した流動体を用いる。塗布する方法としては、例えば、コーティング方式、ディッピング方式、ローラーコート方式、スピンコート方式、ロータリー方式、スプレー方式、ディスペンサー方式、インクジェット印刷法、パッド印刷法、反転印刷法、フレキソ印刷法、スクリーン印刷法、グラビア印刷法、グラビアオフセット印刷法等が挙げられる。
また、前記高分子を含有する流動体を塗布する際に、高分子層を塗布したくない箇所をマスキングテープやシール材料で保護した後に、前記流動体を塗布することもできる。
次に、前記高分子を含有する流動体は、前記高分子層を形成するために塗布した後乾燥させる。前記乾燥は、前記高分子を含有する流動体に含まれる溶媒を揮発させるために行う。前記乾燥は、８０〜３００℃の温度範囲で、１〜２００分程度行うことが好ましい。
前記高分子を用いて形成する高分子層の厚さは、前記封止体と後述する金属粒子層との密着性をより向上できることから、５〜５，０００ｎｍの範囲が好ましく、最終的に得られるシールド層の封止体への密着力に優れる点から、１０〜２００ｎｍの範囲がより好ましい。
本発明におけるシールド層を形成する金属粒子層は、前記封止体や、前記高分子層との密着性に優れることから、高分子分散剤により分散された金属粒子から構成されることが好ましい。
前記高分子分散剤は、金属粒子に配位する官能基を有する高分子が好ましい。前記官能基としては、例えば、カルボキシル基、アミノ基、シアノ基、アセトアセチル基、リン原子含有基、チオール基、チオシアナト基、グリシナト基等が挙げられる。
前記高分子分散剤は、前記封止体や、前記高分子層との密着力を向上させるため、反応性官能基［Ｙ］を有する化合物（ｂ１）を含有するものが好ましい。
前記化合物（ｂ１）が有する反応性官能基［Ｙ］は、前記封止体中に存在するエポキシ基、フェノール性水酸基、水酸基、または前記高分子中の反応性官能基［Ｘ］との結合に関与するものであり、具体例としては、アミノ基、アミド基、アルキロールアミド基、カルボキシル基、無水カルボキシル基、カルボニル基、アセトアセチル基、エポキシ基、脂環エポキシ基、オキセタン環、ビニル基、アリル基、（メタ）アクリロイル基、（ブロック化）イソシアネート基、（アルコキシ）シリル基等を有する化合物、シルセスキオキサン化合物等が挙げられる。
特に、前記封止体や、前記高分子層との密着性をより向上させるため、前記反応性官能基［Ｙ］が塩基性窒素原子含有基であることが好ましい。
前記塩基性窒素原子含有基としては、例えばイミノ基、１級アミノ基、２級アミノ基等が挙げられる。
また、前記化合物（ｂ１）として、１分子中に複数の塩基性窒素原子含有基を有する化合物を用いることで、前記塩基性窒素原子含有基の一方は、前記封止体に存在するエポキシ基、または前記高分子層を形成する高分子が有する前記反応性官能基［Ｘ］との結合に関与し、他方は、前記金属粒子層中に含まれる金属粒子との相互作用に寄与し、最終的に得られる後述の金属めっき層と前記封止体との密着性をさらに向上できるため好ましい。
前記塩基性窒素原子含有基を有する化合物は、前記金属粒子の分散安定性、及び前記高分子層との密着性をより向上できることから、ポリアルキレンイミン、または、オキシエチレン単位を含むポリオキシアルキレン構造を有するポリアルキレンイミンが好ましい。
前記を有するポリアルキレンイミンとしては、ポリエチレンイミンとポリオキシアルキレンとが、直鎖状の結合したものであってもよく、前記ポリエチレンイミンからなる主鎖に対して、その側鎖に前記ポリオキシアルキレンがグラフトしたものであってもよい。
前記ポリオキシアルキレン構造を有するポリアルキレンイミンの具体例としては、ポリエチレンイミンとポリオキシエチレンとのブロック共重合体、ポリエチレンイミンの主鎖中に存在するイミノ基の一部にエチレンオキサイドを付加反応させてポリオキシエチレン構造を導入したもの、ポリアルキレンイミンが有するアミノ基と、ポリオキシエチレングリコールが有する水酸基と、エポキシ樹脂が有するエポキシ基とを反応させたもの等が挙げられる。
前記ポリアルキレンイミンの市販品としては、株式会社日本触媒製の「エポミン（登録商標）ＰＡＯシリーズ」の「ＰＡＯ２００６Ｗ」、「ＰＡＯ３０６」、「ＰＡＯ３１８」、「ＰＡＯ７１８」等が挙げられる。
前記ポリアルキレンイミンの数平均分子量は、３，０００〜３０，０００の範囲が好ましい。
前記化合物（ｂ１）が有する反応性官能基［Ｙ］が、カルボキシル基、アミノ基、シアノ基、アセトアセチル基、リン原子含有基、チオール基、チオシアナト基、グリシナト基等である場合は、これらの官能基は金属粒子と配位する官能基としても機能するため、前記化合物（ｂ１）は金属粒子の高分子分散剤としても用いることができる。
次に、前記金属層を構成する金属粒子としては、遷移金属またはその化合物が挙げられ、前記遷移金属の中でもイオン性の遷移金属が好ましい。前記イオン性の遷移金属としては、例えば、銅、銀、金、ニッケル、パラジウム、白金、コバルト等の金属やこれら金属の複合体が挙げられる。これらの金属粒子は、１種で用いることも２種以上併用することもできる。また、これらの金属粒子の中でも、特に酸化劣化などの取り扱い上の問題点が少ないことやコストの面から、銀粒子が好ましい。
前記金属粒子としては、１〜２０，０００ｎｍ程度の平均粒子径を有する粒子状のものを用いることが好ましく、１〜２００ｎｍの平均粒子径を有する金属ナノ粒子を用いることが、マイクロメートルオーダーの平均粒子径を有する金属粒子を用いる場合と比較して、後述する銅めっき工程において、無電解銅めっきの触媒として用いる際の銅めっき析出性や、電解銅めっきの下地層として用いる際の抵抗値をより低下できることからより好ましい。なお、本発明において、平均粒子径は、前記導電性物質（ｂ２）を分散良溶媒にて希釈し、動的光散乱法により測定した体積平均値である。この測定にはマイクロトラック社製「ナノトラックＵＰＡ」を用いることができる。
前記金属粒子層を形成するためには、前記封止体に後述する各種塗布方式で塗布することが好ましく、そのためには、金属粒子を各種溶媒に分散させた金属粒子分散液として用いることが好ましい。前記溶媒としては、例えば、蒸留水、イオン交換水、純水、超純水等の水性媒体；アルコール溶剤、エーテル溶剤、ケトン溶剤、エステル溶剤等の有機溶剤が挙げられる。
前記アルコール溶剤またはエーテル溶剤としては、例えば、メタノール、エタノール、ｎ−プロパノール、イソプロピルアルコール、ｎ−ブタノール、イソブチルアルコール、ｓｅｃ−ブタノール、ｔｅｒｔ−ブタノール、ヘプタノール、ヘキサノール、オクタノール、ノナノール、デカノール、ウンデカノール、ドデカノール、トリデカノール、テトラデカノール、ペンタデカノール、ステアリルアルコール、アリルアルコール、シクロヘキサノール、テルピネオール、ターピネオール、ジヒドロターピネオール、２−エチル−１，３−ヘキサンジオール、エチレングリコール、ジエチレングリコール、トリエチレングリコール、ポリエチレングリコール、プロピレングリコール、ジプロピレングリコール、１，２−ブタンジオール、１，３−ブタンジオール、１，４−ブタンジオール、２，３−ブタンジオール、グリセリン、エチレングリコールモノメチルエーテル、エチレングリコールモノエチルエーテル、エチレングリコールモノブチルエーテル、ジエチレングリコールモノエチルエーテル、ジエチレングリコールモノメチルエーテル、ジエチレングリコールモノブチルエーテル、テトラエチレングリコールモノブチルエーテル、プロピレングリコールモノメチルエーテル、ジプロピレングリコールモノメチルエーテル、トリプロピレングリコールモノメチルエーテル、プロピレングリコールモノプロピルエーテル、ジプロピレングリコールモノプロピルエーテル、プロピレングリコールモノブチルエーテル、ジプロピレングリコールモノブチルエーテル、トリプロピレングリコールモノブチルエーテル等が挙げられる。
前記ケトン溶剤としては、例えば、アセトン、シクロヘキサノン、メチルエチルケトン等が挙げられる。また、前記エステル溶剤としては、例えば、酢酸エチル、酢酸ブチル、３―メトキシブチルアセテート、３−メトキシ−３−メチル−ブチルアセテート等が挙げられる。さらに、その他の有機溶剤として、トルエン等の炭化水素溶剤、特に炭素原子数８以上の炭化水素溶剤が挙げられる。
前記炭素原子数８以上の炭化水素溶剤としては、例えば、オクタン、ノナン、デカン、ドデカン、トリデカン、テトラデカン、シクロオクタン、キシレン、メシチレン、エチルベンゼン、ドデシルベンゼン、テトラリン、トリメチルベンゼンシクロヘキサン等の非極性溶剤が挙げられ、他の溶媒と必要に応じて組み合わせて用いることができる。さらに、混合溶剤であるミネラルスピリット、ソルベントナフサ等の溶媒を併用することもできる。
前記金属粒子分散液は、例えば、前記高分子分散剤と、前記金属粒子と、必要に応じて前記溶媒とを混合することによって製造することができる。具体的には、ポリアルキレンイミン鎖と、親水性セグメントと、疎水性セグメントとを有する化合物を分散した媒体中に、予め調製した前記金属のイオン溶液を加え、該金属イオンを還元することによって製造することができる。
また、前記金属粒子分散液には、水性媒体、有機溶剤等の溶媒中における導電性物質の分散安定性、被塗布面への濡れ性を向上するために、必要に応じて、界面活性剤、消泡剤、レオロジー調整剤等を加えてもよい。
前記金属粒子層は、前記封止体の上の全面及び側面に薄膜として設けられていてもよいが、電子部品パッケージのグランドパターンとシールド層を接続するためには、封止体から露出したグランドパターンと接触するように金属粒子層が設けられることが必要である。また、金属粒子層は、電子部品パッケージのシールド層を形成しない箇所には金属粒子層を形成しないことが好ましい。電子部品パッケージのシールド層を形成しない箇所とは、例えば、電子部品パッケージのシールド層とは反対側のはんだボールが形成された箇所、はんだボールが形成される予定の箇所等が挙げられる。
前記金属粒子層は、前記封止体のシールド層を形成したい箇所の全面に設けられることもできるが、前記金属粒子分散液を後述する塗布方法によってパターンを形成することもできる。金属粒子層でパターンを形成した場合は、後述する銅めっき層、ニッケルめっき層は金属粒子層のパターンの上のみに形成されるため、シールド層自体をパターニングすることができる。前記金属粒子層のパターンは、電磁波シールド性を阻害しない範囲で、金属粒子層が無い部分を形成することができるが、例えば、金属粒子層にドット状に穴が空いたパターンや、金属粒子層が格子状に配置されたパターン、その他種々のパターンを形成することができる。
前記金属粒子分散液を前記封止体の表面及び側面に塗布する際には、塗布する方法としては、例えば、コーティング方式、ディッピング方式、ローラーコート方式、スピンコート方式、ロータリー方式、スプレー方式、ディスペンサー方式、インクジェット印刷法、パッド印刷法、反転印刷法、フレキソ印刷法、スクリーン印刷法、グラビア印刷法、グラビアオフセット印刷法等が挙げられる。金属粒子層のパターンを形成する場合は、インクジェット印刷法、パッド印刷法、反転印刷法、フレキソ印刷法、スクリーン印刷法、グラビア印刷法、グラビアオフセット印刷法を用いることが好ましい。
前記塗布方式の中でも、特に、金属粒子層を薄膜で均質に形成する塗布方式を選択することが好ましく、ディッピング方式、スピンコート方式、スプレー方式、インクジェット印刷法、フレキソ印刷法を選択することが好ましい。
また、前記金属粒子分散液を塗布する際に、金属粒子層を形成しない箇所をマスキングテープやシール材料で保護した後に、金属粒子分散液を塗布することもできる。前記マスキングテープやシール材料としては、例えば、めっき用マスキング粘着テープ、プリント基板用マスキングテープ、半導体ウエハの加工時に使用されるダイシングテープ、電子部品工程用熱剥離シートなどが挙げられ、前記シールド層を形成しない箇所についてシール材料を敷設し、金属粒子を塗布した後、後述する金属めっき工程時にもシールド層を形成しない箇所が保護できる材料を選択することが好ましい。
次に、前記金属粒子分散液は、金属粒子層を形成するために塗布した後乾燥させる。前記乾燥は、金属粒子分散液に含まれる溶媒を揮発させるため、また、後述する電解銅めっきの導電層として用いる場合には、金属粒子同士を密着し接合することで導電性を有する金属粒子層を形成するために行う。前記乾燥は、８０〜３００℃の温度範囲で、１〜２００分程度行うことが好ましい。ここで、前記封止体や前記高分子層との密着性に優れた金属粒子層（めっき下地層）を得るためには、前記乾燥の温度を１００〜２００℃の範囲にすることがより好ましい。
前記乾燥は大気中で行っても良いが、金属粒子のすべてが酸化することを防止するため、乾燥工程の一部または全部を還元雰囲気下で行ってもよい。
また、前記乾燥工程は、例えば、オーブン、熱風式乾燥炉、赤外線乾燥炉、レーザー照射、マイクロウェーブ、光照射（フラッシュ照射装置）等を用いて行うことができる。
上記のような方法により、前記金属粒子分散液を用いて形成された金属粒子層は、前記パターン中に８０〜９９．９質量％の範囲で導電性物質を含有し、０．１〜２０質量％の範囲で高分子分散剤を含有するものであることが好ましい。
前記金属粒子分散液を用いて形成された金属層の厚さは、後述する無電解銅めっき工程でのめっき触媒としての活性（めっき析出性）や、電解銅めっき工程での導電層としての抵抗値を低くできることから、５〜５００ｎｍの範囲が好ましい。
本発明のシールド層を構成する銅めっき層は、電界ノイズをシールドするために用いられる。銅めっき層の形成方法としては、例えば、無電解銅めっき、電解銅めっき等の湿式めっき法が挙げられ、これらのめっき法を組み合わせて銅めっき層を形成してもよい。例えば、前記金属粒子層を無電解銅めっき触媒として用いて無電解銅めっきを行い、その無電解銅めっき層を導電層として電解銅めっきを行う方法や、前記金属粒子層を導電層として用いて電解銅めっきを行うことができる。
前記めっき法の中でも、前記金属粒子層と、前記めっき法で形成した銅めっき層との密着性がより向上し、また、銅めっき工程の生産性に優れることから電解銅めっき法がより好ましい。
前記無電解めっき法は、例えば、前記金属粒子層に、無電解銅めっき液を接触させることで、無電解銅めっき液中に含まれる銅金属を析出させ金属皮膜からなる無電解銅めっき層を形成する方法である。
前記無電解銅めっき液としては、例えば、銅と、還元剤と、水性媒体、有機溶剤等の溶媒とを含有するものが挙げられる。
前記還元剤としては、例えば、ジメチルアミノボラン、次亜燐酸、次亜燐酸ナトリウム、ジメチルアミンボラン、ヒドラジン、ホルムアルデヒド、水素化ホウ素ナトリウム、フェノール等が挙げられる。
また、前記無電解銅めっき液としては、必要に応じて、酢酸、蟻酸等のモノカルボン酸；マロン酸、コハク酸、アジピン酸、マレイン酸、フマール酸等のジカルボン酸化合物；リンゴ酸、乳酸、グリコール酸、グルコン酸、クエン酸等のヒドロキシカルボン酸化合物；グリシン、アラニン、イミノジ酢酸、アルギニン、アスパラギン酸、グルタミン酸等のアミノ酸化合物；イミノジ酢酸、ニトリロトリ酢酸、エチレンジアミンジ酢酸、エチレンジアミンテトラ酢酸、ジエチレントリアミンペンタ酢酸等のアミノポリカルボン酸化合物などの有機酸、またはこれらの有機酸の可溶性塩（ナトリウム塩、カリウム塩、アンモニウム塩等）、エチレンジアミン、ジエチレントリアミン、トリエチレンテトラミン等のアミン化合物等の錯化剤を含有するものを用いることができる。
前記無電解銅めっき液は、２０〜９８℃の範囲で用いることが好ましい。
前記電解銅めっき法は、例えば、前記金属粒子層を構成する金属、または、前記無電解銅めっきによって形成された無電解銅めっき層の表面に、電解銅めっき液を接触した状態で通電することにより、前記電解銅めっき液中に含まれる銅等の金属を、カソードに設置した前記金属粒子層、または前記無電解銅めっきによって形成された無電解銅めっき層の表面に析出させ、電解銅めっき層を形成する方法である。
前記電解銅めっき液としては、例えば、銅の硫化物と、硫酸と、水性媒体とを含有するもの等が挙げられる。具体的には、硫酸銅と硫酸と水性媒体とを含有するものが挙げられる。
前記電解銅めっき液は、２０〜９８℃の範囲で用いることが好ましい。
前記めっき処理の方法は、毒性の高い物質を用いることなく、作業性がよいため、電解銅めっき法が好ましい。また、電解銅めっきは、無電解銅めっきと比較して、めっき時間が短縮でき、めっきの膜厚の制御が容易であることから好ましい。
前記銅めっき法で形成した銅めっき層の厚さは、電界シールド性に優れることから、０．５〜３０μｍの範囲が好ましい。また、電解銅めっき法により銅めっき層を形成する場合、その層の厚さは、めっき処理工程における処理時間、電流密度、めっき用添加剤の使用量等を制御することによって調整することができる。
本発明のシールド層を構成するニッケルめっき層は、磁界ノイズをシールドするために用いられる。また、前記ニッケルめっき層は、銅めっき層表面の酸化劣化や腐食を防止するためにも用いられる。ニッケルめっき層の形成方法としては、例えば、無電解ニッケルめっき、電解ニッケルめっき等の湿式めっき法が挙げられ、これらのめっき法を組み合わせてニッケルめっき層を形成してもよい。磁界シールド性に優れることから、前記ニッケル層は電解ニッケルめっきで形成することが好ましい。
前記ニッケルめっき層の上に別の金属のめっき層が積層されていてもよく、例えば、金めっき層、スズめっき層、クロムめっき層を設けるとニッケルめっき層表面の腐食が防止できる。また、前記ニッケルめっき層の上に、前記金属粒子層を保護膜として形成することもできる。金属粒子層としては、例えば、銀ナノ粒子層が挙げられる。さらに、前記ニッケルめっき層の上に、保護膜として樹脂皮膜を形成してもよい。前記樹脂被膜としては、前記高分子密着層として例示した樹脂などが挙げられる。
前記ニッケルめっき法で形成したニッケルめっき層の厚さは、磁界シールド性に優れることから、０．５〜１０μｍの範囲が好ましい。
次に、本発明の電子部品パッケージの製造方法について述べる。製造方法としては、例えば、グランドパターンを有する回路基板上に実装された電子部品と、前記電子部品を封止するエポキシ樹脂を有する封止体とを有する電子部品パッケージの封止体の表面に、金属粒子を有する分散液を塗布し乾燥して金属粒子層を形成し、前記金属粒子層上に無電解銅めっき及び電解銅めっきからなる群から選ばれる１種以上で銅めっき層を形成し、無電解ニッケルめっき及び電解ニッケルめっきからなる群から選ばれる１種以上でニッケルめっき層を形成して、金属粒子層、銅めっき層及びニッケルめっき層を有するシールド層を形成する製造方法が挙げられる。
ここで、製造方法として、前記封止体の表面に、高分子を含有する流動体を塗布し乾燥して高分子層を形成し、前記高分子層上に金属粒子を有する分散液を塗布し乾燥して金属粒子層を形成し、その後、前記銅めっき層、ニッケルめっき層を有する前記シールド層を形成する製造方法が、前記封止体と前記シールド層の密着力に優れるため好ましい。
前記高分子層は、前記封止体の上の全面に薄膜として設けられていることが好ましいが、電子部品パッケージのグランドパターンとシールド層を接続するためには、封止体から露出したグランドパターンを避けて高分子層が設けられていることが好ましい。また、前記高分子層は、電子部品パッケージのシールド層を形成しない箇所には高分子層を形成しないことが好ましい。電子部品パッケージのシールド層を形成しない箇所とは、例えば、電子部品パッケージのシールド層とは反対側の回路基板側、はんだボールが形成された箇所、はんだボールが形成される予定の箇所等が挙げられる。
前記封止体の表面や前記高分子密着層の上に、前記金属粒子層を形成する方法としては、金属粒子分散液を塗布または印刷する方法や、乾燥する方法は、上記で例示した方法で実施することができ、前記金属粒子が銀ナノ粒子等のナノ粒子の場合、上記方法で乾燥することで金属粒子同士が融着して導電層を形成し、前記電解めっきにおけるめっき下地層として機能させることができるため好ましい。
前記封止体の表面に、前記高分子層を形成する方法としては、高分子を含む流動体を塗布または印刷する方法や、乾燥する方法は、上記で例示した方法で実施することができ、必要に応じて高分子を加熱硬化、紫外線で硬化させて高分子層を形成することができる。
また、前記電子部品パッケージの製造方法において、前記電子部品パッケージを個片化する前にシールド層を形成する方法としては、前記高分子層を形成した後、前記高分子層の上から、前記グランドパターンが露出するように前記封止体の一部を切削して、分割予定ラインにスリット部を形成し、前記高分子層の表面、及びスリット部の切削面に、金属粒子層を形成した後、銅めっき層及びニッケルめっき層を形成してシールド層を形成した後、前記スリット部を用いて電子部品を個片化する製造方法が挙げられる。
前記製造方法では、多量の前記電子部品パッケージに前記シールド層を効率的に製造でき、生産性に優れるため好ましい。
ここで、前記分割予定ラインに形成する前記スリット部は、前記電子部品パッケージの回路基板に含まれるグランドパターンと、金属粒子層、銅めっき層、ニッケルめっき層から成るシールド層とを接続するために設けるものであり、金属粒子層を形成する際には、グランドパターンと接触するように金属粒子を含む流動体を塗布して金属粒子層を形成することが好ましい。
前記分割予定ラインに形成する前記スリット部は、電子部品パッケージを封止する前または封止した後に、支持体に固定した後、スリット部を形成することもできる。前記支持対とは、後述する仮固定基材と同じものを使用することができる。
また、前記電子部品パッケージの製造方法において、前記電子部品パッケージを個片化した後にシールド層を形成する方法としては、前記高分子層を形成した後、前記高分子層の上から、ダイシングして封止体で封止された電子部品を個片化し、個片化した電子部品を仮固定基材に仮固定し、個片化した電子部品の前記高分子層の表面、及びダイシングにより生じた切削面に、金属粒子層を形成した後、銅めっき層及びニッケルめっき層を形成してシールド層を形成し、前記シールド層を前記グランドパターンに接地した後、前記仮固定基材から個片化した電子部品を取り出す製造方法が挙げられる。
ここで、前記仮固定基材としては、例えば、支持体に粘着加工された粘着シートや粘着フィルムとして、フッ素樹脂フィルムを支持体としたフッ素樹脂粘着フィルム、めっき用マスキング粘着テープ、プリント基板用マスキングテープ、半導体ウエハの加工時に使用されるダイシングテープ、電子部品工程用熱剥離シートなどが挙げられる。前記仮固定基材は、前記シールド層を形成しない前記箇所を保護することを目的としても使用することができる。
次に、金属粒子層の上に、電解めっきまたは無電解めっきにより銅めっき層やニッケルめっき層を形成する方法は、前述で例示した湿式めっき法で実施することができ、特に、電解めっき法を用いることが、生産性や得られる金属膜の力学的特性、コスト面、ニッケルめっきにおいては磁界シールド性に優れることから好ましい。
このようにして製造される本発明の電子部品パッケージは、前述で例示した用途における電子部品パッケージとして用いることができる。
以下、実施例により本発明を詳細に説明する。
（調製例１：金属粒子分散液の調製）
エチレングリコール３０質量部と、イオン交換水７０質量部との混合溶媒に、分散剤としてポリエチレンイミンにポリオキシエチレンが付加した化合物を用いて平均粒径３０ｎｍの銀粒子を分散させた後、イオン交換水、エタノール及び界面活性剤を添加して、その粘度を１０ｍＰａ・ｓに調整することによって、金属粒子分散液を調製した。なお、この金属粒子分散液は、金属粒子と、反応性官能基として塩基性窒素原子含有基を有する高分子分散剤とを含有するものである。
（製造例１：高分子層用樹脂の製造）
攪拌機、還流冷却管、窒素導入管、温度計を備えた反応容器に、ポリカーボネートポリオール（１，４−シクロヘキサンジメタノールと炭酸エステルとを反応させて得られる酸基当量１，０００ｇ／当量のポリカーボネートジオール）を１００質量部、２，２―ジメチロールプロピオン酸９．７質量部、１，４−シクロヘキサンジメタノール５．５質量部、ジシクロヘキシルメタンジイソシアネート５１．４質量部を、メチルエチルケトン１１１質量部の混合溶剤中で反応させることによって、分子末端にイソシアネート基を有するウレタンプレポリマーの有機溶剤溶液を得た。
次いで、前記ウレタン樹脂の有機溶剤溶液にトリエチルアミンを７．３質量部加えることで、前記ウレタン樹脂が有するカルボキシル基の一部または全部を中和し、さらに水３５５質量部を加え十分に攪拌することにより、ウレタン樹脂の水性分散液を得た。
次いで、前記水性分散液に、２５質量％のエチレンジアミン水溶液を４．３質量部加え、攪拌することによって、粒子状のポリウレタン樹脂を鎖伸長させ、次いでエージング・脱溶剤することによって、固形分濃度３０質量％のウレタン樹脂の水性分散液を得た。
攪拌機、還流冷却管、窒素導入管、温度計、単量体混合物滴下用滴下漏斗、重合触媒滴下用滴下漏斗を備えた反応容器に脱イオン水１４０質量部、前記で得たウレタン樹脂の水分散液１００質量部を入れ、窒素を吹き込みながら８０℃まで昇温した。８０℃まで昇温した反応容器内に、攪拌下、メタクリル酸メチル６０質量部、アクリル酸ｎ−ブチル１０質量部、Ｎ−ｎ−ブトキシメチルアクリルアミド３０質量部を含有する単量体混合物と、過硫酸アンモニウム水溶液（濃度：０．５質量％）２０質量部を別々の滴下漏斗から、反応容器内温度を８０±２℃に保ちながら１２０分間かけて滴下し重合した。
滴下終了後、同温度にて６０分間攪拌し、その後、前記反応容器内の温度を４０℃に冷却し、ついで、不揮発分が２０質量％になるように脱イオン水を添加した後、２００メッシュ濾布で濾過することによって、反応性官能基としてカルボキシル基とＮ−ｎ−ブトキシメチルアクリルアミド基を含有する高分子層用樹脂を得た。
（調製例２：高分子層用樹脂を含有する流動体の調製）
前記高分子層用樹脂の製造で得られた高分子層用樹脂１０質量部に、エタノール９０質量部を攪拌混合し、高分子層用樹脂を含有する流動体を得た。
（実施例１）
グランドパターンを有する回路基板上に実装された電子部品を、エポキシ樹脂と、フェノール樹脂硬化剤と、充填材とを含む半導体封止用樹脂組成物で封止した。封止体の表面に、調製例１で調製した金属粒子分散液を、スプレー装置（スプレーイングシステムジャパン合同会社製スプレーノズルのスプレーチップＱＴＫＡ（流量サイズ０．１Ｌ／分）を備えたスプレー装置）で、金属粒子層としての乾燥後の膜厚が１５０ｎｍになるように塗布した。その後１８０℃で１０分間乾燥し、金属粒子層を形成した。この金属粒子層の表面抵抗値は４Ω／□であった。
次に、上記方法で形成した金属粒子層の上に、含リン銅を陽極に設定し、硫酸銅を含有する電解めっき液を用いて電流密度２．５Ａ／ｄｍ２で１０分間電解銅めっきを行うことによって、金属粒子層の表面に、厚さ５μｍの銅めっき層を積層した。前記電解銅めっき液としては、硫酸銅７０ｇ／Ｌ、硫酸２００ｇ／Ｌ、塩素イオン５０ｍｇ／Ｌ、添加剤（奥野製薬工業株式会社製「トップルチナＳＦ−Ｍ」）５ｍＬ／Ｌを使用した。
次に、上記方法で形成した銅めっき層の上に、硫酸ニッケルでニッケルイオンを供給しながら電流密度２Ａ／ｄｍ２で５分間電解ニッケルめっきを行うことによって、銅めっき層の上に、厚さ２μｍのニッケルめっき層を積層してシールド層を形成した。
（実施例２）
グランドパターンを有する回路基板上に実装された電子部品を、エポキシ樹脂と、フェノール樹脂硬化剤と、充填材とを含む半導体封止用樹脂組成物で封止した。封止体の表面に、調製例２で調製した高分子層用樹脂を含有する流動体を、スプレー装置（スプレーイングシステムジャパン合同会社製スプレーノズルのスプレーチップＱＴＫＡ（流量サイズ０．１Ｌ／分）を備えたスプレー装置）で、高分子層としての乾燥後の膜厚が２００ｎｍになるように塗布した。その後１５０℃で１０分間乾燥し、高分子層を形成した。
次に、上記方法で形成した高分子層の上に、調製例１で調製した金属粒子分散液を、スプレー装置（スプレーイングシステムジャパン合同会社製スプレーノズルのスプレーチップＱＴＫＡ（流量サイズ０．１Ｌ／分）を備えたスプレー装置）で、金属粒子層としての乾燥後の膜厚が１５０ｎｍになるように塗布した。その後１８０℃で１０分間乾燥し、金属粒子層を形成した。この金属粒子層の表面抵抗値は４Ω／□であった。
次に、上記方法で形成した金属粒子層の上に、実施例１と同様にしての電解銅めっき、電解ニッケルめっきを行い、厚さ５μｍの銅めっき層と厚さ２μｍのニッケルめっき層からなるシールド層を形成した。
（実施例３）
グランドパターンを有する回路基板上に実装された電子部品を、エポキシ樹脂と、フェノール樹脂硬化剤と、充填材とを含む半導体封止用樹脂組成物で封止した。次に、電子部品を封止した封止体の、シールド層を形成しない回路基板側に、めっき用マスキング粘着テープを貼り付けた。次に、封止体の表面に、調製例２で調製した高分子層用樹脂を含有する流動体を、スプレー装置（スプレーイングシステムジャパン合同会社製スプレーノズルのスプレーチップＱＴＫＡ（流量サイズ０．１Ｌ／分）を備えたスプレー装置）で、高分子層としての乾燥後の膜厚が２００ｎｍになるように塗布した。その後１５０℃で１０分間乾燥し、高分子層を形成した。
次に、上記方法で形成した高分子層の表面を、ダイシング装置のダイヤモンドブレードで分割予定ラインに沿ってハーフダイシングを行い、スリット部を形成した。スリット部には、高分子層は無く、回路基板のグランド線が露出していることを確認した。
次に、上記で得られた高分子層が形成されハーフダイシングしてスリット部が形成された封止体に、調製例１で調製した金属粒子分散液を印刷した。金属粒子分散液の印刷は、インクジェットプリンター（コニカミノルタＩＪ株式会社製インクジェット試験機ＥＢ１００、評価用プリンタヘッドＫＭ５１２Ｌ、吐出量１４ｐＬ）を用いて、最初にスリット部に沿って印刷し、次いで、封止体の表面全体を印刷した。その後、１５０℃で１０分間乾燥することによって、金属粒子層を形成した。この金属粒子層の膜厚は各箇所の平均膜厚として８０ｎｍであった。
次に、上記方法で形成した金属粒子層の上に、無電解銅めっきを施し、厚さ０．２μｍの無電解銅めっき膜を形成した。なお、無電解銅めっきは、ＡＲＧカッパー（奥野製薬工業株式会社製）を、標準推奨条件（ＡＲＧカッパー１：３０ｍＬ／Ｌ、ＡＲＧカッパー２：１５ｍＬ／Ｌ、ＡＲＧカッパー３：２００ｍＬ／Ｌ）で建浴し、浴温４５℃で保持し、これに上記の金属粒子層を形成した基板を１５分間浸漬して、銅めっき膜を析出させることにより行った。
次に、上記方法で形成した無電解銅めっき層の上に、実施例１と同様にして電解銅めっき、電解ニッケルめっきを行い、厚さ５μｍの銅めっき層と厚さ２μｍのニッケルめっき層からなるシールド層を形成した。
（実施例４）
グランドパターンを有する回路基板上に実装された電子部品を、エポキシ樹脂と、フェノール樹脂硬化剤と、充填材とを含む半導体封止用樹脂組成物で封止した。次に、封止体の表面に、高分子層（Ａ−１）用樹脂を含有する流動体を、スプレー装置（スプレーイングシステムジャパン合同会社製スプレーノズルのスプレーチップＱＴＫＡ（流量サイズ０．１Ｌ／分）を備えたスプレー装置）で、高分子層としての乾燥後の膜厚が２００ｎｍになるように塗布した。その後１２０℃で１０分間乾燥し、高分子層を形成した。
次に、上記方法で形成した高分子層の表面を、ダイシング装置のダイヤモンドブレードで分割ラインに沿って縦１０ｍｍ、横１０ｍｍのサイズにダイシングを行い個片化した。個片化した封止体のダイヤモンドブレードが接触した部分には、高分子層は無く、回路基板のグランド線が露出していることを確認した。次に、個片化した封止体４０個を２ｍｍ間隔で電子部品工程用熱剥離シートに貼り付けた。
次に、上記方法で電子部品工程用熱剥離シートに貼り付けた封止体の表面に、調製例１で調製した金属粒子分散液を印刷した。金属粒子分散液の印刷は、インクジェットプリンター（コニカミノルタＩＪ株式会社製インクジェット試験機ＥＢ１００、評価用プリンタヘッドＫＭ５１２Ｌ、吐出量１４ｐＬ）を用いて、封止体の表面、ダイシングで切り出した側面、封止体が貼り付けられた電子部品工程用熱剥離シートの表面にも印刷した。その後、１００℃で１０分間乾燥することによって、金属粒子層を形成した。この金属粒子層の膜厚は、各箇所の平均膜厚として９０ｎｍであった。
次に、上記方法で形成した金属粒子層の上に、実施例３と同様にして無電解銅めっきを施し、厚さ０．２μｍの無電解銅めっき層を形成した。
次に、上記方法で形成した無電解銅めっき層の上に、実施例１と同様にして電解銅めっき、電解ニッケルめっきを行い、厚さ５μｍの銅めっき層と厚さ２μｍのニッケルめっき層からなるシールド層を形成した。
（比較例１）
グランドパターンを有する回路基板上に実装された電子部品を、エポキシ樹脂と、フェノール樹脂硬化剤と、充填材とを含む半導体封止用樹脂組成物で封止した。封止体の表面を粗化するために、フッ酸を用いて封止体中の充填材を溶解して封止体表面の粗化処理を行った。前記粗化処理には、６２％硝酸１０００ｍＬ／Ｌにフッ化アンモニウム１５０ｇ／Ｌを溶解した薬剤を使用した。粗化処理温度は４０℃とし、粗化処理時間は２０分間行った。
次に、上記方法で粗化処理した封止体を、無電解銅めっき触媒としてパラジウムの塩化第一錫保護コロイド溶液からなる触媒液（奥野製薬工業株式会社製「キャタリストＣ」４０ｍＬ／Ｌ及び３５％塩酸１８０ｍＬ／Ｌを含有する水溶液）中に３０℃で３分間浸漬した。次に、９８％硫酸を１００ｍＬ／Ｌ含有する水溶液中に４０℃で３分間浸漬して無電解銅めっき触媒を活性化した。
次に、上記方法で粗化処理と、無電解銅めっき触媒の付与と活性化処理をした封止体に、実施例３と同様にして無電解銅めっきを施し、厚さ０．２μｍの無電解銅めっき層を形成した。
次に、上記方法で形成した無電解銅めっき層の上に、実施例１と同様にして電解銅めっき、電解ニッケルめっきを行い、厚さ５μｍの銅めっき層と厚さ２μｍのニッケルめっき層からなるシールド層を形成した。
（比較例２）
グランドパターンを有する回路基板上に実装された電子部品を、エポキシ樹脂と、フェノール樹脂硬化剤と、充填材とを含む半導体封止用樹脂組成物で封止した。封止体の表面
マグネトロンスパッタの製膜方式でスパッタ処理を行った。このスパッタ法で、銅膜を厚さ０．２μｍで形成した。
次に、上記方法で形成した銅膜の上に、実施例１と同様にして電解銅めっき、電解ニッケルめっきを行い、厚さ５μｍの銅めっき層と厚さ２μｍのニッケルめっき層からなるシールド層を形成した。
＜シールド層の密着力（ピール強度）の測定＞
上記で得られた各シールド層が形成された電子部品パッケージについて、株式会社島津製作所製「オートグラフＡＧＳ−Ｘ ５００Ｎ」を用いて封止体とシールド層間のピール強度を測定した。なお、測定に用いるリード幅は１ｍｍ、そのピールの角度は９０°とした。また、本発明でのピール強度の測定は、シールド層の厚さ７μｍにおける測定値を基準として実施した。
＜加熱後のシールド層の密着力（ピール試験）の測定＞
上記で得られた各シールド層が形成された電子部品パッケージについて、１５０℃に設定した乾燥機内に１６８時間保管して加熱した。加熱後、上記と同様の方法でピール強度を測定した。
＜耐熱性の評価＞
上記で測定した加熱前後のピール強度値を用いて、加熱前後での保持率を算出し、下記の基準にしたがって耐熱性を評価した。
Ａ：保持率が８０％以上である。
Ｂ：保持率が７０％以上８０％未満である。
Ｃ：保持率が５０％以上７０％未満である。
Ｄ：保持率が５０％未満である。
実施例１〜４、比較例１及び２で得られたシールド層が形成された電子部品パッケージのシールド層の加熱前後のピール強度の測定結果及び耐熱性の評価結果を表１に示す。
Figure 0006575738
表１に示した結果から、本発明のシールド層が形成された電子部品パッケージである実施例１〜４で得られたシールド層は、封止体とシールド層間のピール強度が高く、加熱後のピール強度の低下もわずかで、加熱後のピール強度の保持率も高く、優れた耐熱性を有することが確認できた。
一方、比較例１で得られたシールド層が形成された電子部品パッケージは、封止体を粗化処理してから金属めっき膜を形成した例であるが、加熱前後ともにピール強度が非常に低いことが確認できた。
また、比較例２で得られたシールド層が形成された電子部品パッケージは、支持体にスパッタリング法を用いて金属層を形成後、金属めっきを行った例であるが、加熱前後ともにピール強度が非常に低いことが確認できた。
１・・・・回路基板
２・・・・シールド層
３・・・・金属粒子層
４・・・・銅めっき層
５・・・・ニッケル層
６・・・・グランドパターン
７・・・・配線パターン
８・・・・別の回路基板などとの接続パッド部
９・・・・半導体装置などの電子部品
１０・・・・高分子層

Claims (1)

  1. グランドパターンを有する回路基板上に実装された電子部品と、前記電子部品を封止するエポキシ樹脂を有する封止体とを有する電子部品パッケージの封止体の表面に、高分子を含有する流動体を塗布し乾燥して高分子層を形成し、前記高分子層上に金属粒子を有する分散液を塗布し乾燥して金属粒子層を形成し、前記金属粒子層上に無電解銅めっき及び電解銅めっきからなる群から選ばれる１種以上で銅めっき層を形成し、無電解ニッケルめっき及び電解ニッケルめっきからなる群から選ばれる１種以上でニッケルめっき層を形成して、金属粒子層、銅めっき層及びニッケルめっき層を有するシールド層を形成する電子部品パッケージの製造方法において、高分子層を形成した後、前記高分子層の上から、ダイシングして封止体で封止された電子部品を個片化し、個片化した電子部品を仮固定基材に仮固定し、個片化した電子部品の前記高分子層の表面、及びダイシングにより生じた切削面に、金属粒子層を形成した後、銅めっき層及びニッケルめっき層を形成してシールド層を形成し、前記シールド層を前記グランドパターンに接地した後、前記仮固定基材から個片化した電子部品を取り出すことを特徴とする電子部品パッケージの製造方法。
JP2019533248A 2018-02-27 2019-02-21 電子部品パッケージの製造方法 Active JP6575738B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018033326 2018-02-27
JP2018033326 2018-02-27
PCT/JP2019/006474 WO2019167778A1 (ja) 2018-02-27 2019-02-21 電子部品パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP6575738B1 true JP6575738B1 (ja) 2019-09-18
JPWO2019167778A1 JPWO2019167778A1 (ja) 2020-04-16

Family

ID=67805764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019533248A Active JP6575738B1 (ja) 2018-02-27 2019-02-21 電子部品パッケージの製造方法

Country Status (6)

Country Link
US (2) US11315885B2 (ja)
JP (1) JP6575738B1 (ja)
KR (1) KR102659068B1 (ja)
CN (1) CN111492472B (ja)
TW (1) TWI791769B (ja)
WO (1) WO2019167778A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
CN112563396B (zh) * 2019-09-25 2022-04-22 天津德高化成新材料股份有限公司 一种用于潮气敏感的高色域背光应用的芯片级封装结构及制造方法
CN110752189B (zh) * 2019-10-23 2020-08-21 杭州见闻录科技有限公司 一种emi屏蔽材料、emi屏蔽工艺以及通信模块产品
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
JP7487519B2 (ja) * 2020-03-27 2024-05-21 株式会社レゾナック 半導体パッケージの製造方法
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
KR102208360B1 (ko) * 2020-04-21 2021-01-28 엔트리움 주식회사 반도체 패키지 및 그 제조 방법
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109306A (ja) 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
JP4780105B2 (ja) * 2005-06-02 2011-09-28 凸版印刷株式会社 電磁波シールド性光透過部材の製造方法
JP5054938B2 (ja) * 2006-07-12 2012-10-24 理想科学工業株式会社 非水系顔料インク
US20090198009A1 (en) * 2006-08-09 2009-08-06 Dic Corporation Metal nanoparticle dispersion and production process of the same
US20110168430A1 (en) 2008-09-11 2011-07-14 Takuya Hata Method of forming metal wiring and electronic part including metal wiring
KR20120120166A (ko) * 2009-12-14 2012-11-01 스미또모 베이크라이트 가부시키가이샤 전자 장치의 제조 방법, 전자 장치, 전자 장치 패키지의 제조 방법 및 전자 장치 패키지
JP2011228492A (ja) * 2010-04-20 2011-11-10 Denso Corp 半導体装置およびその製造方法
EP2833705B1 (en) 2012-03-28 2019-01-16 DIC Corporation Electroconductive pattern, electric circuit, electromagnetic wave shield, and method for manufacturing electroconductive pattern
JP5802695B2 (ja) * 2013-03-19 2015-10-28 株式会社東芝 半導体装置、半導体装置の製造方法
US10507524B2 (en) * 2013-07-25 2019-12-17 Ishihara Sangyo Kaisha, Ltd. Metallic copper dispersion, method for manufacturing same, and usage for same
TW201522071A (zh) * 2013-09-10 2015-06-16 Dainippon Ink & Chemicals 積層體、導電性圖案、電路及積層體之製造方法
WO2015137132A1 (ja) * 2014-03-10 2015-09-17 Dic株式会社 シールドフィルム、シールドプリント配線板及びそれらの製造方法
TWI614870B (zh) * 2014-07-25 2018-02-11 矽品精密工業股份有限公司 封裝結構及其製法
DE112014007248T5 (de) * 2014-12-12 2017-08-31 Meiko Electronics Co., Ltd. Gekapseltes Schaltungsmodul und Herstellungsverfahren dafür
KR20160111262A (ko) * 2015-03-16 2016-09-26 삼성전자주식회사 반도체 패키지 및 반도체 패키지 기판
US10242954B2 (en) * 2016-12-01 2019-03-26 Tdk Corporation Electronic circuit package having high composite shielding effect
CN107507823B (zh) * 2016-06-14 2022-12-20 三星电子株式会社 半导体封装和用于制造半导体封装的方法
KR102419046B1 (ko) * 2016-06-14 2022-07-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
WO2018030202A1 (ja) * 2016-08-08 2018-02-15 Dic株式会社 積層体、メタルメッシュ及びタッチパネル
US9953930B1 (en) * 2016-10-20 2018-04-24 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US10629519B2 (en) * 2016-11-29 2020-04-21 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR102568983B1 (ko) * 2018-04-10 2023-08-22 엘지이노텍 주식회사 지문 인식 모듈 및 이를 포함하는 전자 디바이스

Also Published As

Publication number Publication date
KR20200125577A (ko) 2020-11-04
TWI791769B (zh) 2023-02-11
US11315885B2 (en) 2022-04-26
CN111492472A (zh) 2020-08-04
US20200373248A1 (en) 2020-11-26
TW201937006A (zh) 2019-09-16
KR102659068B1 (ko) 2024-04-22
WO2019167778A1 (ja) 2019-09-06
JPWO2019167778A1 (ja) 2020-04-16
US20220102287A1 (en) 2022-03-31
CN111492472B (zh) 2024-10-01

Similar Documents

Publication Publication Date Title
JP6575738B1 (ja) 電子部品パッケージの製造方法
JP5975195B1 (ja) シールドフィルム、シールドプリント配線板及びそれらの製造方法
TWI585184B (zh) 組成物套組、導電性基板及其製造方法以及導電性接著材組成物
KR100282749B1 (ko) 이방 전기전도성 조성물
KR100709724B1 (ko) 도전막 형성을 위한 금속 페이스트
JP2008007849A (ja) 無電解めっき用プライマー組成物及び無電解めっき方法
JP7131908B2 (ja) 金属含有粒子、接続材料、接続構造体及び接続構造体の製造方法
WO2015137132A1 (ja) シールドフィルム、シールドプリント配線板及びそれらの製造方法
KR20210023828A (ko) 프린트 배선판의 제조 방법
JP6296290B2 (ja) 金属ベースプリント配線板及びその製造方法
JP5569662B1 (ja) 積層体、導電性パターン及び電気回路
JP2019140116A (ja) 導電性粒子、導電材料及び接続構造体
JP2012218020A (ja) 接合方法
CN102246607B (zh) 电极连接结构、用于电极连接结构的导电粘合剂、以及电子装置
JP5622067B1 (ja) 受容層形成用組成物、それを用いて得られる受容基材、印刷物、導電性パターン及び電気回路
JP2005150233A (ja) 回路基板形成方法
WO2020085136A1 (ja) 積層体、及び、積層体の製造方法
WO2023286873A1 (ja) 積層体および積層体を備えた電子機器
CN115734480A (zh) 感应器内置基板的制造方法
TW202234954A (zh) 半加成工法用積層體及使用其之印刷配線板
JP2017117931A (ja) 積層体、導電性パターン、電子回路、透明電極及び電磁波シールド材の製造方法
KR20090093295A (ko) 도전성 미세 패턴을 갖는 전자파 차단 또는 안테나 용 필름
WO2019013039A1 (ja) 積層体、それを用いたプリント配線板、フレキシブルプリント配線板及び成形品
JP2016171247A (ja) 配線構造、及び配線構造の製造方法、並びに電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190619

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190619

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190805

R151 Written notification of patent or utility model registration

Ref document number: 6575738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250