CN111492472A - 电子部件封装及其制造方法 - Google Patents

电子部件封装及其制造方法 Download PDF

Info

Publication number
CN111492472A
CN111492472A CN201980006586.3A CN201980006586A CN111492472A CN 111492472 A CN111492472 A CN 111492472A CN 201980006586 A CN201980006586 A CN 201980006586A CN 111492472 A CN111492472 A CN 111492472A
Authority
CN
China
Prior art keywords
layer
electronic component
group
polymer
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980006586.3A
Other languages
English (en)
Inventor
白发润
深泽宪正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DIC Corp
Original Assignee
DIC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DIC Corp filed Critical DIC Corp
Publication of CN111492472A publication Critical patent/CN111492472A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Ceramic Capacitors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

本发明提供一种电子部件封装及其制造方法，该电子部件封装为具有电子部件、密封体和屏蔽层的电子部件封装，所述电子部件安装于具有接地图案的电路基板上，所述密封体密封所述电子部件并且具有环氧树脂，所述屏蔽层形成在所述密封体上，所述电子部件封装的特征在于，所述屏蔽层为从所述密封体侧开始以金属粒子层、镀铜层、和镀镍层的顺序层叠而成的层，所述屏蔽层接地至所述接地图案。该电子部件封装中屏蔽层的密合力优异。

Description

电子部件封装及其制造方法
技术领域
本发明涉及电子部件封装及其制造方法。
背景技术
近年来，在智能手机等便携信息终端中，广泛使用通过在1个半导体封装中安装IC和多个电子部件从而作为一个功能区块进行动作的所谓的被称为系统级封装(SiP)的半导体封装。这样的半导体封装在防止由外来噪声引起的误动作的同时，实施电磁波噪声对策，以避免自身成为噪声源。例如，专利文献1中公开了具备多个镀敷层作为屏蔽电磁波噪声的层的电子部件封装，但并未涉及系统级封装。
然而，上述电子部件封装虽然在密封电子部件的密封体上直接设有镀敷层作为屏蔽层，但存在镀敷层容易从密封体剥落这样的缺点。
现有技术文献
专利文献
专利文献1：日本特开2005-109306号公报
发明内容
发明要解决的课题
本发明要解决的课题在于提供一种电子部件封装及其制造方法，在密封电子部件的密封体上设有镀铜层和镀镍层作为屏蔽层的电子部件封装中，屏蔽层与密封体的密合力优异。
用于解决课题的方法
本发明人等为了解决上述课题而进行了积极研究，结果发现，在具备密封电子部件并且具有环氧树脂的密封体、和形成在上述密封体上的屏蔽层的电子部件封装中，上述屏蔽层为从上述密封体侧开始以金属粒子层、镀铜层、和镀镍层的顺序层叠而成的层，屏蔽层与密封体的密合力显著优异，且电磁波屏蔽性优异，从而完成了本发明。
即，本发明提供一种电子部件封装及其制造方法，该电子部件封装为具有电子部件、密封体和屏蔽层的电子部件封装，上述电子部件安装于具有接地图案的电路基板上，上述密封体密封上述电子部件并且具有环氧树脂，上述屏蔽层形成在上述密封体上，该电子部件封装的特征在于，上述屏蔽层为从上述密封体侧开始以金属粒子层、镀铜层、和镀镍层的顺序层叠而成的层，上述屏蔽层接地至上述接地图案。
发明效果
本发明的电子部件封装例如也可以适宜地用作：为了提高半导体装置的电磁波噪声的屏蔽效果而设有屏蔽层的半导体封装；将高频模块、包含滤波器的前端模块、发送接收的通信模块等的各功能统合为一个功能而高密度安装有多个模块的统合模块。
附图说明
图1为表示带屏蔽层的电子部件封装的整体的图。
图2为表示图1的电子部件封装的截面(A-A)的图。
图3为表示在密封体的表面设有高分子层的电子部件封装的截面的图。
图4为表示在密封体的表面设置高分子层，沿着分割预定线形成狭缝部，且在其上设有金属粒子层的状态的截面的图。需要说明的是，最终在金属粒子层上依次层叠镀铜层和镀镍层，成为本发明的电子部件封装。
具体实施方式
本发明的电子部件封装为具有电子部件、密封体和屏蔽层的电子部件封装，上述电子部件安装于具有接地图案的电路基板上，上述密封体密封上述电子部件并且具有环氧树脂，上述屏蔽层形成在上述密封体上，该电子部件封装的特征在于，上述屏蔽层为从上述密封体侧开始以金属粒子层、镀铜层、和镀镍层的顺序层叠而成的层，上述屏蔽层接地至上述接地图案。
作为上述具有接地图案的电路基板，优选为接地图案的一部分露出于密封体表面的结构，通过将后述的屏蔽层与接地图案连接，可得到优异的电磁波屏蔽性。
作为上述具有接地图案的电路基板，也可以在包含玻璃环氧树脂等绝缘材的基材上形成有至少2层以上的接地图案、配线图案。另外，上述电路基板形成有2层以上时，优选为以通孔将层间进行电连接的结构。
另外，作为上述具有接地图案的电路基板，也可以使用：用于在包含绝缘材的基材上平面地或立体地配置而搭载至少2个以上半导体装置的电路基板；将高频模块、包含滤波器的前端模块、发送接收的通信模块等的各功能统合为一个功能而高密度安装有多个模块的统合模块用的电路基板。
作为上述具有接地图案的电路基板的材料，可列举包含玻璃环氧树脂、液晶聚合物、以聚四氟乙烯为代表的氟树脂、有机硅树脂、聚酰亚胺树脂、聚酰亚胺树脂、聚苯并
Figure BDA0002544213820000031
唑树脂等感光性绝缘材料、热固性环氧树脂的增层膜(build-up film)、或在增层膜中加入有玻璃布的材料等，它们可以单独用作基材，或者将复合化有两种以上的材料用作基材。
本发明中，在上述具有接地图案的电路基板上安装电子部件后，由具有环氧树脂的材料形成密封体。作为上述具有环氧树脂的材料，可以使用将热固性环氧树脂用酚系固化剂、氰酸酯系固化剂、活性酯系固化剂等固化剂进行固化而成的材料；在它们中加入以二氧化硅粒子为代表的无机质填料而成的材料等通常使用的密封材料。作为将密封体成形的方法，可列举传递成型法、压缩成型法，另外还可列举使用密封用树脂片并使用层压机、压制装置进行密封的方法等。
另外，为了进一步提高与后述的金属粒子层、后述的高分子层的密合性，上述密封体的表面例如可以通过电晕放电处理法等等离子体放电处理法；紫外线处理法等干式处理法；使用水、酸性或碱性药液、有机溶剂等的湿式处理法而进行表面处理。另外，虽然上述专利文献1中记载了将密封体的表面用药剂进行粗糙化处理，但本发明中优选不使密封体表面粗糙化。
接着，本发明中，为了在上述密封体上形成屏蔽层而设置金属粒子层。金属粒子层是为了使密封体与后述的镀铜层密合，另外作为用于形成后述的镀铜层的镀敷基底层发挥功能，且作为无电解镀铜的催化剂、或电镀铜的基底导电层使用。
本发明中，在上述密封体上，为了进一步提高密封体与上述屏蔽层的密合性，优选在密封体与金属粒子层之间设置高分子层。作为形成高分子层的高分子，例如可列举聚氨酯树脂、乙烯基树脂、丙烯酸树脂、氨基甲酸酯-丙烯酸复合树脂、环氧树脂、酰亚胺树脂、酰胺树脂、三聚氰胺树脂、酚醛树脂、聚乙烯醇、聚乙烯吡咯烷酮等各种树脂。
作为上述高分子使用的树脂中，优选为聚氨酯树脂、丙烯酸树脂、氨基甲酸酯-丙烯酸复合树脂、环氧树脂，更优选为选自由具有聚醚结构的聚氨酯树脂、具有聚碳酸酯结构的聚氨酯树脂、具有聚酯结构的聚氨酯树脂、丙烯酸树脂、氨基甲酸酯-丙烯酸复合树脂和环氧树脂组成的组中的一种以上的树脂。另外，氨基甲酸酯-丙烯酸复合树脂由于可得到密合性、导电性优异的配线图案，因而进一步优选。
另外，上述金属粒子层由通过后述的高分子分散剂进行了分散的金属粒子构成，在高分子分散剂中含有具有后述的反应性官能团[Y]的化合物(b1)时，形成上述高分子层的高分子优选为具有官能团[X]的化合物(a1)，该官能团[X]具有与反应性官能团[Y]的反应性。作为具有上述反应性官能团[X]的化合物(a1)，例如可列举具有氨基、酰胺基、烷醇酰胺基、羧基、羧酸酐基、羰基、乙酰乙酰基、环氧基、脂环环氧基、氧杂环丁烷环、乙烯基、烯丙基、(甲基)丙烯酰基、(封端化)异氰酸酯基、(烷氧基)甲硅烷基等的化合物、倍半硅氧烷化合物等。
特别是在上述金属粒子层的后述的高分子分散剂中的具有反应性官能团[Y]的化合物(b1)使用具有后述的含氮原子的碱性基团的化合物的情况下，形成上述高分子层的高分子具有羧基、羰基、乙酰乙酰基、环氧基、脂环环氧基、烷醇酰胺基、异氰酸酯基、乙烯基、(甲基)丙烯酰基、烯丙基作为反应性官能团[X]时，能够进一步提高最终得到的上述密封体与上述屏蔽层的密合性，因而优选。
上述高分子层优选以薄膜的形式设置在上述密封体上的整面，但为了连接电子部件封装的接地图案与屏蔽层，优选避开从密封体露出的接地图案而设置高分子层。另外，上述高分子层优选在电子部件封装的不形成屏蔽层的部位不形成高分子层。所谓电子部件封装的不形成屏蔽层的部位，例如可列举电子部件封装的与屏蔽层为相反侧的电路基板侧、形成有焊球的部位、要形成焊球的预定部位等。
在将形成上述高分子层的高分子涂布于上述密封体的表面时，使用将上述高分子溶解或分散于溶剂中而得的流体。作为涂布的方法，例如可列举涂布方式、浸渍方式、辊涂方式、旋涂方式、旋转方式、喷雾方式、分配器方式、喷墨印刷法、移印法、反转印刷法、柔版印刷法、丝网印刷法、凹版印刷法、凹版平版印刷法等。
另外，在涂布含有上述高分子的流体时，也可以将不想涂布高分子层的部位用屏蔽胶带(masking tape)、密封材料保护后，涂布上述流体。
接着，含有上述高分子的流体为了形成上述高分子层而在涂布后进行干燥。上述干燥是为了使含有上述高分子的流体所含的溶剂挥发而进行的。上述干燥优选在80～300℃的温度范围进行1～200分钟程度。
从能够进一步提高上述密封体与后述的金属粒子层的密合性出发，使用上述高分子形成的高分子层的厚度优选为5～5,000nm的范围，从最终得到的屏蔽层与密封体的密合力优异的方面出发，更优选为10～200nm的范围。
从与上述密封体、上述高分子层的密合性优异出发，本发明中的形成屏蔽层的金属粒子层优选由通过高分子分散剂进行了分散的金属粒子构成。
上述高分子分散剂优选为具有与金属粒子配位的官能团的高分子。作为上述官能团，例如可列举羧基、氨基、氰基、乙酰乙酰基、含磷原子基团、硫醇基、硫氰基、甘氨酸基等。
为了提高与上述密封体、上述高分子层的密合力，上述高分子分散剂优选含有具有反应性官能团[Y]的化合物(b1)。
上述化合物(b1)所具有的反应性官能团[Y]为参与与上述密封体中存在的环氧基、酚羟基、羟基、或上述高分子中的反应性官能团[X]的键结的官能团，作为具体例，可列举具有氨基、酰胺基、烷醇酰胺基、羧基、羧酸酐基、羰基、乙酰乙酰基、环氧基、脂环环氧基、氧杂环丁烷环、乙烯基、烯丙基、(甲基)丙烯酰基、(封端化)异氰酸酯基、(烷氧基)甲硅烷基等的化合物、倍半硅氧烷化合物等。
特别是为了进一步提高与上述密封体、上述高分子层的密合性，优选上述反应性官能团[Y]为含氮原子的碱性基团。
作为上述含氮原子的碱性基团，例如可列举亚氨基、伯氨基、仲氨基等。
另外，通过使用在1分子中具有多个含氮原子的碱性基团的化合物作为上述化合物(b1)，从而上述含氮原子的碱性基团的一者参与与上述密封体中存在的环氧基、或形成上述高分子层的高分子所具有的上述反应性官能团[X]的键结，另一者有助于与上述金属粒子层中所含的金属粒子的相互作用，能够进一步提高最终得到的后述的镀金属层与上述密封体的密合性，因而优选。
从能够进一步提高上述金属粒子的分散稳定性、和与上述高分子层的密合性出发，具有上述含氮原子的碱性基团的化合物优选为聚亚烷基亚胺、或具有含氧化乙烯单元的聚氧化烯结构的聚亚烷基亚胺。
作为具有上述的聚亚烷基亚胺，可以为聚乙烯亚胺与聚氧化烯进行直链状键结而成的聚亚烷基亚胺，也可以为相对于包含上述聚乙烯亚胺的主链而在其侧链接枝上述聚氧化烯而成的聚亚烷基亚胺。
作为具有上述聚氧化烯结构的聚亚烷基亚胺的具体例，可列举：聚乙烯亚胺与聚氧化乙烯的嵌段共聚物；对于在聚乙烯亚胺的主链中存在的亚氨基的一部分，使环氧乙烷进行加成反应而导入了聚氧化乙烯结构的聚亚烷基亚胺；使聚亚烷基亚胺所具有的氨基、聚氧乙二醇所具有的羟基、和环氧树脂所具有的环氧基进行反应而得的聚亚烷基亚胺等。
作为上述聚亚烷基亚胺的市售品，可列举株式会社日本触媒制的“EPOMIN(注册商标)PAO系列”的“PAO2006W”、“PAO306”、“PAO318”、“PAO718”等。
上述聚亚烷基亚胺的数均分子量优选为3,000～30,000的范围。
上述化合物(b1)所具有的反应性官能团[Y]为羧基、氨基、氰基、乙酰乙酰基、含磷原子基团、硫醇基、硫氰基、甘氨酸基等时，这些官能团也作为与金属粒子配位的官能团发挥功能，因此上述化合物(b1)也可作为金属粒子的高分子分散剂使用。
接着，作为构成上述金属层的金属粒子，可列举过渡金属或其化合物，上述过渡金属中，优选离子性的过渡金属。作为上述离子性的过渡金属，例如可列举铜、银、金、镍、钯、铂、钴等金属或这些金属的复合体。这些金属粒子可以使用一种，也可以并用两种以上。另外，尤其是从氧化劣化等操作上的问题点少、成本的方面出发，这些金属粒子中，优选银粒子。
作为上述金属粒子，优选使用具有1～20,000nm程度的平均粒径的粒子状的金属粒子；使用具有1～200nm平均粒径的金属纳米粒子时，与使用具有微米级的平均粒径的金属粒子的情况相比，在后述的镀铜工序中，能够进一步降低作为无电解镀铜的催化剂使用时的镀铜析出性、作为电镀铜的基底层使用时的电阻值，因而更优选。需要说明的是，在本发明中，平均粒径为将上述导电性物质(b2)用分散良溶剂稀释，且通过动态光散射法测定的体积平均值。该测定可以使用Microtrac公司制“Nanotrac UPA”。
为了形成上述金属粒子层，优选对上述密封体以后述的各种涂布方式进行涂布，因此，优选作为使金属粒子分散于各种溶剂而得的金属粒子分散液使用。作为上述溶剂，例如可列举蒸馏水、离子交换水、纯水、超纯水等水性介质；醇溶剂、醚溶剂、酮溶剂、酯溶剂等有机溶剂。
作为上述醇溶剂或醚溶剂，例如可列举甲醇、乙醇、正丙醇、异丙醇、正丁醇、异丁醇、仲丁醇、叔丁醇、庚醇、己醇、辛醇、壬醇、癸醇、十一醇、十二醇、十三醇、十四醇、十五醇、硬脂醇、烯丙醇、环己醇、松油醇、萜品醇、二氢萜品醇、2-乙基-1,3-己二醇、乙二醇、二乙二醇、三乙二醇、聚乙二醇、丙二醇、二丙二醇、1,2-丁二醇、1,3-丁二醇、1,4-丁二醇、2,3-丁二醇、丙三醇、乙二醇单甲醚、乙二醇单乙醚、乙二醇单丁醚、二乙二醇单乙醚、二乙二醇单甲醚、二乙二醇单丁醚、四乙二醇单丁醚、丙二醇单甲醚、二丙二醇单甲醚、三丙二醇单甲醚、丙二醇单丙醚、二丙二醇单丙醚、丙二醇单丁醚、二丙二醇单丁醚、三丙二醇单丁醚等。
作为上述酮溶剂，例如可列举丙酮、环己酮、甲基乙基酮等。另外，作为上述酯溶剂，例如可列举乙酸乙酯、乙酸丁酯、乙酸3-甲氧基丁酯、乙酸3-甲氧基-3-甲基-1-丁酯等。进一步，作为其他的有机溶剂，可列举甲苯等烃溶剂，尤其是碳原子数8以上的烃溶剂。
作为上述碳原子数8以上的烃溶剂，例如可列举辛烷、壬烷、癸烷、十二烷、十三烷、十四烷、环辛烷、二甲苯、均三甲苯、乙苯、十二烷基苯、四氢化萘、三甲基苯环己烷等非极性溶剂，根据需要可与其他的溶剂组合而使用。进一步，也可以并用作为混合溶剂的矿油精、溶剂石脑油等溶剂。
上述金属粒子分散液例如可以通过混合上述高分子分散剂、上述金属粒子、和根据需要的上述溶剂来制造。具体而言，可以通过在分散有具有聚亚烷基亚胺链、亲水性链段、和疏水性链段的化合物的介质中，加入预先调制的上述金属的离子溶液，还原该金属离子而制造。
另外，在上述金属粒子分散液中，为了提高导电性物质在水性介质、有机溶剂等溶剂中的分散稳定性、对被涂布面的润湿性，也可以根据需要加入表面活性剂、消泡剂、流变调整剂等。
上述金属粒子层可以以薄膜的形式设置在上述密封体上的整面和侧面，但为了连接电子部件封装的接地图案与屏蔽层，需要以与从密封体露出的接地图案接触的方式设置金属粒子层。另外，金属粒子层优选在电子部件封装的不形成屏蔽层的部位不形成金属粒子层。所谓电子部件封装的不形成屏蔽层的部位，例如可列举电子部件封装的与屏蔽层为相反侧的形成了焊球的部位、要形成焊球的预定部位等。
上述金属粒子层也可以设置在上述密封体的想要形成屏蔽层的部位的整面，还可以将上述金属粒子分散液通过后述的涂布方法形成图案。由金属粒子层形成图案时，由于后述的镀铜层、镀镍层仅形成于金属粒子层的图案上，因此能够将屏蔽层本身进行图案化。上述金属粒子层的图案在不阻碍电磁波屏蔽性的范围内可形成没有金属粒子层的部分，例如，可形成在金属粒子层有点状开孔的图案、金属粒子层配置为栅格状的图案、其他各种图案。
在将上述金属粒子分散液涂布于上述密封体的表面和侧面时，作为涂布的方法，例如可列举涂布方式、浸渍方式、辊涂方式、旋涂方式、旋转方式、喷雾方式、分配器方式、喷墨印刷法、移印法、反转印刷法、柔版印刷法、丝网印刷法、凹版印刷法、凹版平版印刷法等。形成金属粒子层的图案时，优选使用喷墨印刷法、移印法、反转印刷法、柔版印刷法、丝网印刷法、凹版印刷法、凹版平版印刷法。
上述涂布方式中，尤其优选选择将金属粒子层均质地形成为薄膜的涂布方式，优选选择浸渍方式、旋涂方式、喷雾方式、喷墨印刷法、柔版印刷法。
另外，在涂布上述金属粒子分散液时，也可以在将不形成金属粒子层的部位用屏蔽胶带、密封材料保护后，涂布金属粒子分散液。作为上述屏蔽胶带、密封材料，例如可列举镀敷用屏蔽粘着胶带、印刷基板用屏蔽胶带、在半导体晶片加工时使用的切割胶带、电子部件工序用热剥离片等，优选选择对不形成上述屏蔽层的部位敷设密封材料并涂布金属粒子后，在后述的镀金属工序时也可保护不形成屏蔽层的部位的材料。
接着，上述金属粒子分散液为了形成金属粒子层而在涂布后进行干燥。上述干燥是为了使金属粒子分散液所含的溶剂挥发而进行的，另外，作为后述的电镀铜的导电层使用时，是为了通过使金属粒子彼此密合并接合来形成具有导电性的金属粒子层而进行的。上述干燥优选在80～300℃的温度范围进行1～200分钟程度。这里，为了得到与上述密封体、上述高分子层的密合性优异的金属粒子层(镀敷基底层)，更优选将上述干燥的温度设为100～200℃的范围。
上述干燥可以在大气中进行，但为了防止金属粒子全部氧化，也可以在还原气氛下进行干燥工序的一部分或全部。
另外，上述干燥工序例如可以使用烘箱、热风式干燥炉、红外线干燥炉、激光照射、微波、光照射(闪光照射装置)等进行。
通过如上所述的方法，使用上述金属粒子分散液所形成的金属粒子层优选在上述图案中以80～99.9质量％的范围含有导电性物质、以0.1～20质量％的范围含有高分子分散剂。
从能够降低作为在后述的无电解镀铜工序中的镀敷催化剂的活性(镀敷析出性)、作为在电镀铜工序中的导电层的电阻值出发，使用上述金属粒子分散液所形成的金属层的厚度优选为5～500nm的范围。
构成本发明的屏蔽层的镀铜层可用于屏蔽电场噪声。作为镀铜层的形成方法，例如可列举无电解镀铜、电镀铜等湿式镀敷法，也可以组合这些镀敷法来形成镀铜层。例如，将上述金属粒子层作为无电解镀铜催化剂使用而进行无电解镀铜，且将该无电解镀铜层作为导电层而进行电镀铜的方法；可将上述金属粒子层作为导电层使用而进行电镀铜。
上述镀敷法中，从上述金属粒子层与通过上述镀敷法形成的镀铜层的密合性进一步提高，另外镀铜工序的生产率优异出发，更优选为电镀铜法。
上述无电解镀法例如为通过使无电解镀铜液接触上述金属粒子层而使无电解镀铜液中所含的铜金属析出，形成包含金属皮膜的无电解镀铜层的方法。
作为上述无电解镀铜液，例如可列举含有铜、还原剂以及水性介质、有机溶剂等溶剂的无电解镀铜液。
作为上述还原剂，例如可列举二甲氨基硼烷、次磷酸、次磷酸钠、二甲基胺硼烷、肼、甲醛、硼氢化钠、酚等。
另外，作为上述无电解镀铜液，根据需要，可以使用含有乙酸、甲酸等单羧酸；丙二酸、琥珀酸、己二酸、马来酸、富马酸等二羧酸化合物；苹果酸、乳酸、乙醇酸、葡糖酸、柠檬酸等羟基羧酸化合物；甘氨酸、丙氨酸、亚氨二乙酸、精氨酸、天冬氨酸、谷氨酸等氨基酸化合物；亚氨二乙酸、次氮基三乙酸、乙二胺二乙酸、乙二胺四乙酸、二乙三胺五乙酸等氨基多羧酸化合物等有机酸、或这些有机酸的可溶性盐(钠盐、钾盐、铵盐等)、乙二胺、二乙三胺、三乙四胺等胺化合物等络合剂的无电解镀铜液。
上述无电解镀铜液优选以20～98℃的范围使用。
上述电镀铜法例如为如下方法：在使电镀铜液接触构成上述金属粒子层的金属、或通过上述无电解镀铜所形成的无电解镀铜层的表面的状态下进行通电，从而使上述电镀铜液中所含的铜等金属析出于设置于阴极的上述金属粒子层、或通过上述无电解镀铜所形成的无电解镀铜层的表面，形成电镀铜层。
作为上述电镀铜液，例如可列举含有铜的硫化物、硫酸、和水性介质的电镀铜液等。具体而言，可列举含有硫酸铜、硫酸和水性介质的电镀铜液。
上述电镀铜液优选以20～98℃的范围使用。
上述镀敷处理的方法中，电镀铜法由于不使用毒性高的物质且作业性佳而优选。另外，电镀铜与无电解镀铜相比能够缩短镀敷时间，且镀敷的膜厚的控制容易，因而优选。
从电场屏蔽性优异出发，通过上述镀铜法所形成的镀铜层的厚度优选为0.5～30μm的范围。另外，通过电镀铜法形成镀铜层时，该层的厚度可以通过控制镀敷处理工序中的处理时间、电流密度、镀敷用添加剂的使用量等进行调整。
构成本发明的屏蔽层的镀镍层可用于屏蔽磁场噪声。另外，上述镀镍层也可用于防止镀铜层表面的氧化劣化、腐蚀。作为镀镍层的形成方法，例如可列举无电解镀镍、电镀镍等湿式镀敷法，也可以组合这些镀敷法来形成镀镍层。从磁场屏蔽性优异出发，上述镍层优选通过电镀镍来形成。
也可以在上述镀镍层上层叠不同金属的镀敷层，例如，如果设置镀金层、镀锡层、镀铬层，则能够防止镀镍层表面的腐蚀。另外，也可以在上述镀镍层上形成上述金属粒子层作为保护膜。作为金属粒子层，例如可列举银纳米粒子层。进一步，也可以在上述镀镍层上形成树脂皮膜作为保护膜。作为上述树脂被膜，可列举作为上述高分子密合层所例示的树脂等。
从磁场屏蔽性优异出发，通过上述镀镍法所形成的镀镍层的厚度优选为0.5～10μm的范围。
接着，对本发明的电子部件封装的制造方法进行描述。作为制造方法，例如可列举如下制造方法：在具备安装于具有接地图案的电路基板上的电子部件、和密封上述电子部件并且具有环氧树脂的密封体的电子部件封装的密封体的表面，涂布具有金属粒子的分散液并进行干燥，形成金属粒子层，在上述金属粒子层上通过选自由无电解镀铜和电镀铜组成的组中的一种以上来形成镀铜层，通过选自由无电解镀镍和电镀镍组成的组中的一种以上来形成镀镍层，从而形成具有金属粒子层、镀铜层和镀镍层的屏蔽层。
这里，作为制造方法，在上述密封体的表面涂布含有高分子的流体并进行干燥，形成高分子层，在上述高分子层上涂布具有金属粒子的分散液并进行干燥，形成金属粒子层，然后，形成具有上述镀铜层、镀镍层的上述屏蔽层的制造方法，由于上述密封体与上述屏蔽层的密合力优异而优选。
上述高分子层优选以薄膜的形式设置在上述密封体上的整面，但为了连接电子部件封装的接地图案与屏蔽层，优选避开从密封体露出的接地图案而设置高分子层。另外，上述高分子层优选为在电子部件封装的不形成屏蔽层的部位不形成高分子层。所谓电子部件封装的不形成屏蔽层的部位，例如可列举电子部件封装的与屏蔽层为相反侧的电路基板侧、形成了焊球的部位、要形成焊球的预定部位等。
作为在上述密封体的表面、上述高分子密合层上形成上述金属粒子层的方法，将金属粒子分散液进行涂布或印刷的方法、干燥的方法可以通过上述所例示的方法实施，上述金属粒子为银纳米粒子等纳米粒子时，可以通过上述方法进行干燥，从而使金属粒子彼此熔合，形成导电层，作为上述电镀中的镀敷基底层发挥功能，因而优选。
作为在上述密封体的表面形成上述高分子层的方法，将包含高分子的流体进行涂布或印刷的方法、干燥的方法可以通过上述所例示的方法实施，根据需要可将高分子加热固化、利用紫外线进行固化，从而形成高分子层。
另外，在上述电子部件封装的制造方法中，作为在将上述电子部件封装单片化之前形成屏蔽层的方法，可列举如下制造方法：形成上述高分子层后，从上述高分子层上以使上述接地图案露出的方式切削上述密封体的一部分而在分割预定线形成狭缝部，在上述高分子层的表面和狭缝部的切削面形成金属粒子层后，形成镀铜层和镀镍层而形成屏蔽层后，使用上述狭缝部，将电子部件单片化。
上述制造方法由于能够对大量的上述电子部件封装有效率地制造上述屏蔽层，并且生产率优异，因而优选。
这里，在上述分割预定线形成的上述狭缝部是为了连接上述电子部件封装的电路基板所含的接地图案与由金属粒子层、镀铜层、镀镍层构成的屏蔽层而设置的，在形成金属粒子层时，优选以与接地图案接触的方式涂布包含金属粒子的流体而形成金属粒子层。
在上述分割预定线形成的上述狭缝部，也可以在密封电子部件封装之前或密封之后且固定于支撑体之后，形成狭缝部。所谓上述支撑体，可以使用与后述的暂时固定基材相同的材料。
另外，在上述电子部件封装的制造方法中，作为在将上述电子部件封装单片化之后形成屏蔽层的方法，可列举如下制造方法：形成上述高分子层后，从上述高分子层上进行切割而将被密封体密封的电子部件单片化，将经单片化的电子部件暂时固定于暂时固定基材，在经单片化的电子部件的上述高分子层的表面和通过切割而产生的切削面形成金属粒子层后，形成镀铜层和镀镍层而形成屏蔽层，将上述屏蔽层接地于上述接地图案后，从上述暂时固定基材取出经单片化的电子部件。
这里，作为上述暂时固定基材，例如可列举作为粘着加工于支撑体的粘着片、粘着膜的以氟树脂膜为支撑体的氟树脂粘着膜；镀敷用屏蔽粘着胶带；印刷基板用屏蔽胶带；在半导体晶片加工时使用的切割胶带；电子部件工序用热剥离片等。上述暂时固定基材也可以出于保护不形成上述屏蔽层的上述部位的目的而使用。
接着，在金属粒子层上通过电镀或无电解镀而形成镀铜层、镀镍层的方法，可以通过上述例示的湿式镀敷法实施，尤其是使用电镀法时，由于生产率、得到的金属膜的力学特性、成本方面、镀镍时磁场屏蔽性优异，因而优选。
如此制造的本发明的电子部件封装可作为上述例示的用途中的电子部件封装使用。
实施例
以下，通过实施例详细地说明本发明。
(调制例1：金属粒子分散液的调制)
在乙二醇30质量份与离子交换水70质量份的混合溶剂中，使用对聚乙烯亚胺加成聚氧化乙烯而成的化合物作为分散剂，使平均粒径30nm的银粒子分散后，添加离子交换水、乙醇和表面活性剂，将其粘度调整为10mPa·s，从而调制金属粒子分散液。需要说明的是，该金属粒子分散液含有金属粒子、和具有作为反应性官能团的含氮原子的碱性基团的高分子分散剂。
(制造例1：高分子层用树脂的制造)
在具备搅拌机、回流冷却管、氮气导入管、温度计的反应容器中，在甲基乙基酮111质量份的混合溶剂中，使聚碳酸酯多元醇(使1,4-环己烷二甲醇与碳酸酯反应而得到的酸基当量1,000g/当量的聚碳酸酯二醇)100质量份、2,2-二羟甲基丙酸9.7质量份、1,4-环己烷二甲醇5.5质量份、二环己基甲烷二异氰酸酯51.4质量份进行反应，从而得到在分子末端具有异氰酸酯基的氨基甲酸酯预聚物的有机溶剂溶液。
接着，通过在上述聚氨酯树脂的有机溶剂溶液中加入三乙胺7.3质量份而中和上述聚氨酯树脂所具有的羧基的一部份或全部，进一步加入水355质量份并充分地搅拌，从而得到聚氨酯树脂的水性分散液。
接着，通过在上述水性分散液中加入25质量％的乙二胺水溶液4.3质量份并进行搅拌而使粒子状的聚氨酯树脂进行链伸长，接着，进行熟化、脱溶剂，从而得到固体成分浓度30质量％的聚氨酯树脂的水性分散液。
在具备搅拌机、回流冷却管、氮气导入管、温度计、单体混合物滴加用滴液漏斗、聚合催化剂滴加用滴液漏斗的反应容器中，放入去离子水140质量份、上述所得的聚氨酯树脂的水分散体100质量份，一边吹入氮气一边升温至80℃。在升温至80℃的反应容器内，在搅拌下，一边将反应容器内温度保持为80±2℃，一边将含有甲基丙烯酸甲酯60质量份、丙烯酸正丁酯10质量份、N-正丁氧基甲基丙烯酰胺30质量份的单体混合物、以及过硫酸铵水溶液(浓度：0.5质量％)20质量份从各个滴液漏斗用120分钟滴加，进行聚合。
滴加结束后，在该温度搅拌60分钟，然后，将上述反应容器内的温度冷却至40℃，接着，添加去离子水以使不挥发成分成为20质量％后，用200目滤布进行过滤，从而得到含有羧基和N-正丁氧基甲基丙烯酰胺基作为反应性官能团的高分子层用树脂。
(调制例2：含有高分子层用树脂的流体的调制)
在上述高分子层用树脂的制造中得到的高分子层用树脂10质量份中，搅拌混合乙醇90质量份，得到含有高分子层用树脂的流体。
(实施例1)
将安装于具有接地图案的电路基板上的电子部件用包含环氧树脂、酚醛树脂固化剂和填充材的半导体密封用树脂组合物进行密封。在密封体的表面，将调制例1中调制的金属粒子分散液用喷雾装置(具备Spraying Systems日本合同会社制喷嘴的喷嘴梢QTKA(流量尺寸0.1L/分钟)的喷雾装置)进行涂布，使作为金属粒子层的干燥后的膜厚成为150nm。然后，在180℃干燥10分钟，形成金属粒子层。该金属粒子层的表面电阻值为4Ω/□。
接着，在通过上述方法所形成的金属粒子层上，将含磷铜设定为阳极，使用含有硫酸铜的电镀液，以电流密度2.5A/dm2进行10分钟电镀铜，从而在金属粒子层的表面层叠厚度5μm的镀铜层。作为上述电镀铜液，使用硫酸铜70g/L、硫酸200g/L、氯离子50mg/L、添加剂(奥野制药工业株式会社制“Top Lucina SF-M”)5mL/L。
接着，在通过上述方法所形成的镀铜层上，一边以硫酸镍供给镍离子，一边以电流密度2A/dm2进行5分钟电镀镍，从而在镀铜层上层叠厚度2μm的镀镍层，从而形成屏蔽层。
(实施例2)
将安装于具有接地图案的电路基板上的电子部件用包含环氧树脂、酚醛树脂固化剂和填充材的半导体密封用树脂组合物进行密封。在密封体的表面，将含有调制例2中调制的高分子层用树脂的流体用喷雾装置(具备Spraying Systems日本合同会社制喷嘴的喷嘴梢QTKA(流量尺寸0.1L/分钟)的喷雾装置)进行涂布，使作为高分子层的干燥后的膜厚成为200nm。然后，在150℃干燥10分钟，形成高分子层。
接着，在通过上述方法所形成的高分子层上，将调制例1中调制的金属粒子分散液用喷雾装置(具备Spraying Systems日本合同会社制喷嘴的喷嘴梢QTKA(流量尺寸0.1L/分钟)的喷雾装置)进行涂布，使作为金属粒子层的干燥后的膜厚成为150nm。然后，在180℃干燥10分钟，形成金属粒子层。该金属粒子层的表面电阻值为4Ω/□。
接着，在通过上述方法所形成的金属粒子层上，与实施例1同样地操作，进行电镀铜、电镀镍，形成包含厚度5μm的镀铜层与厚度2μm的镀镍层的屏蔽层。
(实施例3)
将安装于具有接地图案的电路基板上的电子部件用包含环氧树脂、酚醛树脂固化剂和填充材的半导体密封用树脂组合物进行密封。接着，在密封电子部件的密封体的不形成屏蔽层的电路基板侧，贴附镀敷用屏蔽粘着胶带。接着，在密封体的表面，将含有调制例2中调制的高分子层用树脂的流体用喷雾装置(具备Spraying Systems日本合同会社制喷嘴的喷嘴梢QTKA(流量尺寸0.1L/分钟)的喷雾装置)进行涂布，使作为高分子层的干燥后的膜厚成为200nm。然后，在150℃干燥10分钟，形成高分子层。
接着，将通过上述方法所形成的高分子层的表面用切割装置的金刚石刀沿着分割预定线进行半切割，形成狭缝部。在狭缝部确认到没有高分子层，且电路基板的接地线露出了。
接着，对于上述所得的形成高分子层且进行半切割而形成了狭缝部的密封体，印刷调制例1中调制的金属粒子分散液。金属粒子分散液的印刷使用喷墨印刷机(KonicaMinolta IJ株式会社制喷墨试验机EB100，评价用印刷头KM512L，排出量14pL)，最初沿着狭缝部进行印刷，接着印刷密封体的表面整体。然后，在150℃干燥10分钟，从而形成金属粒子层。该金属粒子层的膜厚以各处的平均膜厚计为80nm。
接着，在通过上述方法所形成的金属粒子层上实施无电解镀铜，形成厚度0.2μm的无电解镀铜膜。需要说明的是，无电解镀铜通过如下方式进行：将ARG copper(奥野制药工业株式会社制)以标准推荐条件(ARG copper 1：30mL/L，ARG copper 2：15mL/L，ARGcopper 3：200mL/L)建浴，在浴温45℃保持，将形成有上述金属粒子层的基板在其中浸渍15分钟，使镀铜膜析出。
接着，在通过上述方法所形成的无电解镀铜层上，与实施例1同样地操作，进行电镀铜、电镀镍，形成包含厚度5μm的镀铜层与厚度2μm的镀镍层的屏蔽层。
(实施例4)
将安装于具有接地图案的电路基板上的电子部件用包含环氧树脂、酚醛树脂固化剂和填充材的半导体密封用树脂组合物进行密封。接着，在密封体的表面，将含有高分子层(A-1)用树脂的流体用喷雾装置(具备Spraying Systems日本合同会社制喷嘴的喷嘴梢QTKA(流量尺寸0.1L/分钟)的喷雾装置)进行涂布，使作为高分子层的干燥后的膜厚成为200nm。然后，在120℃干燥10分钟，形成高分子层。
接着，将通过上述方法所形成的高分子层的表面用切割装置的金刚石刀沿着分割线切割成纵向10mm、横向10mm的尺寸而单片化。在经单片化的密封体的金刚石刀所接触的部分，确认到没有高分子层，且电路基板的接地线露出了。接着，将经单片化的40个密封体以2mm间隔贴附于电子部件工序用热剥离片。
接着，在通过上述方法贴附于电子部件工序用热剥离片的密封体的表面，印刷调制例1中调制的金属粒子分散液。金属粒子分散液的印刷使用喷墨印刷机(Konica MinoltaIJ株式会社制喷墨试验机EB100，评价用印刷头KM512L，排出量14pL)，也印刷在密封体的表面、通过切割所切出的侧面、贴附有密封体的电子部件工序用热剥离片的表面。然后，在100℃干燥10分钟，从而形成金属粒子层。该金属粒子层的膜厚以各处的平均膜厚计为90nm。
接着，在通过上述方法所形成的金属粒子层上，与实施例3同样地操作，实施无电解镀铜，形成厚度0.2μm的无电解镀铜层。
接着，在通过上述方法所形成的无电解镀铜层上，与实施例1同样地操作，进行电镀铜、电镀镍，形成包含厚度5μm的镀铜层与厚度2μm的镀镍层的屏蔽层。
(比较例1)
将安装于具有接地图案的电路基板上的电子部件用包含环氧树脂、酚醛树脂固化剂和填充材的半导体密封用树脂组合物进行密封。为了将密封体的表面粗糙化，使用氢氟酸将密封体中的填充材溶解而进行密封体表面的粗糙化处理。上述粗糙化处理中使用在62％硝酸1000mL/L中溶解氟化铵150g/L而得的药剂。粗糙化处理温度设为40℃，粗糙化处理时间进行20分钟。
接着，将通过上述方法进行了粗糙化处理的密封体在作为无电解镀铜催化剂的包含钯的二氯化锡保护胶体溶液的催化剂液(含有奥野制药工业株式会社制“Catalyst C”40mL/L和35％盐酸180mL/L的水溶液)中，在30℃浸渍3分钟。接着，在含有100mL/L的98％硫酸的水溶液中，在40℃浸渍3分钟，将无电解镀铜催化剂活化。
接着，在通过上述方法进行了粗糙化处理、无电解镀铜催化剂的赋予和活化处理的密封体上，与实施例3同样地操作，实施无电解镀铜，形成厚度0.2μm的无电解镀铜层。
接着，在通过上述方法所形成的无电解镀铜层上，与实施例1同样地操作，进行电镀铜、电镀镍，形成包含厚度5μm的镀铜层与厚度2μm的镀镍层的屏蔽层。
(比较例2)
将安装于具有接地图案的电路基板上的电子部件用包含环氧树脂、酚醛树脂固化剂和填充材的半导体密封用树脂组合物进行密封。密封体的表面以磁控溅射的制膜方式进行溅射处理。通过该溅射法，以厚度0.2μm形成铜膜。
接着，在通过上述方法所形成的铜膜上，与实施例1同样地操作，进行电镀铜、电镀镍，形成包含厚度5μm的镀铜层与厚度2μm的镀镍层的屏蔽层。
<屏蔽层的密合力(剥离强度)的测定>
针对形成有上述得到的各屏蔽层的电子部件封装，使用株式会社岛津制作所制“Autograph AGS-X 500N”测定密封体与屏蔽层间的剥离强度。需要说明的是，测定所使用的引线宽度设为1mm，其剥离角度设为90°。另外，本发明中的剥离强度的测定以屏蔽层的厚度7μm时的测定值为基准来实施。
<加热后的屏蔽层的密合力(剥离试验)的测定>
针对形成有上述得到的各屏蔽层的电子部件封装，在设定为150℃的干燥机内保管168小时而进行加热。加热后，通过与上述同样的方法测定剥离强度。
<耐热性的评价>
使用上述所测定的加热前后的剥离强度值，算出在加热前后的保持率，并依据下述的基准评价耐热性。
A：保持率为80％以上。
B：保持率为70％以上且小于80％。
C：保持率为50％以上且小于70％。
D：保持率小于50％。
将形成有实施例1～4、比较例1和2中得到的屏蔽层的电子部件封装的屏蔽层的加热前后的剥离强度的测定结果和耐热性的评价结果示于表1。
[表1]
Figure BDA0002544213820000181
由表1所示的结果确认到，为形成有本发明的屏蔽层的电子部件封装的实施例1～4所得到的屏蔽层中，密封体与屏蔽层间的剥离强度高，加热后的剥离强度的降低也轻微，加热后的剥离强度的保持率也高，具有优异的耐热性。
另一方面，形成有比较例1中得到的屏蔽层的电子部件封装为将密封体进行粗糙化处理之后形成了镀金属膜的例子，但确认到在加热前后剥离强度均非常低。
另外，形成有比较例2中得到的屏蔽层的电子部件封装为对支撑体使用溅射法而形成金属层后进行了金属镀敷的例子，但确认到在加热前后剥离强度均非常低。
符号说明
1…电路基板
2…屏蔽层
3…金属粒子层
4…镀铜层
5…镍层
6…接地图案
7…配线图案
8…与另外的电路基板等的连接衬垫部
9…半导体装置等电子部件
10…高分子层。

Claims (10)

1.一种电子部件封装，其为具有电子部件、密封体和屏蔽层的电子部件封装，所述电子部件安装于具有接地图案的电路基板上，所述密封体密封所述电子部件并且具有环氧树脂，所述屏蔽层形成在所述密封体上，所述电子部件封装的特征在于，所述屏蔽层为从所述密封体侧开始以金属粒子层、镀铜层、和镀镍层的顺序层叠而成的层，所述屏蔽层接地至所述接地图案。
2.根据权利要求1所述的电子部件封装，所述屏蔽层隔着在所述密封体的表面形成的高分子层而形成。
3.根据权利要求1或2所述的电子部件封装，所述金属粒子层中的金属粒子由高分子分散剂被覆。
4.根据权利要求3所述的电子部件封装，所述高分子分散剂具有反应性官能团[Y]，所述高分子层为含有具有反应性官能团[X]的高分子的层，所述反应性官能团[Y]与所述反应性官能团[X]形成键。
5.根据权利要求4所述的电子部件封装，所述反应性官能团[Y]为含氮原子的碱性基团。
6.根据权利要求4或5所述的电子部件封装，具有所述反应性官能团[Y]的高分子为选自由聚亚烷基亚胺、和具有含氧化乙烯单元的聚氧化烯结构的聚亚烷基亚胺组成的组中的一种以上。
7.根据权利要求4～6中任一项所述的电子部件封装，所述反应性官能团[X]为选自由酮基、乙酰乙酰基、环氧基、羧基、N-羟醇基、异氰酸酯基、乙烯基、(甲基)丙烯酰基、烯丙基组成的组中的一种以上。
8.一种电子部件封装的制造方法，其特征在于，在具备安装于具有接地图案的电路基板上的电子部件、和密封所述电子部件并且具有环氧树脂的密封体的电子部件封装的密封体的表面，涂布含有高分子的流体并进行干燥，形成高分子层，在所述高分子层上涂布具有金属粒子的分散液并进行干燥，形成金属粒子层，在所述金属粒子层上通过选自由无电解镀铜和电镀铜组成的组中的一种以上来形成镀铜层，通过选自由无电解镀镍和电镀镍组成的组中的一种以上来形成镀镍层，从而形成具有金属粒子层、镀铜层和镀镍层的屏蔽层。
9.根据权利要求8所述的电子部件封装的制造方法，在形成高分子层后，以使所述接地图案从所述高分子层上露出的方式切削所述密封体的一部分而形成狭缝部，在所述高分子层的表面和狭缝部的切削面形成金属粒子层后，形成镀铜层和镀镍层而形成屏蔽层，然后使用所述狭缝部将电子部件单片化。
10.根据权利要求8所述的电子部件封装的制造方法，在形成高分子层后，从所述高分子层上进行切割而将被密封体密封的电子部件单片化，将经单片化的电子部件暂时固定于暂时固定基材，在经单片化的电子部件的所述高分子层的表面和通过切割而产生的切削面形成金属粒子层后，形成镀铜层和镀镍层而形成屏蔽层，将所述屏蔽层接地于所述接地图案后，从所述暂时固定基材取出经单片化的电子部件。
CN201980006586.3A 2018-02-27 2019-02-21 电子部件封装及其制造方法 Pending CN111492472A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-033326 2018-02-27
JP2018033326 2018-02-27
PCT/JP2019/006474 WO2019167778A1 (ja) 2018-02-27 2019-02-21 電子部品パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
CN111492472A true CN111492472A (zh) 2020-08-04

Family

ID=67805764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980006586.3A Pending CN111492472A (zh) 2018-02-27 2019-02-21 电子部件封装及其制造方法

Country Status (6)

Country Link
US (2) US11315885B2 (zh)
JP (1) JP6575738B1 (zh)
KR (1) KR102659068B1 (zh)
CN (1) CN111492472A (zh)
TW (1) TWI791769B (zh)
WO (1) WO2019167778A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022103527A1 (en) * 2020-11-16 2022-05-19 Applied Materials, Inc. Package structures with built-in emi shielding
US11362235B2 (en) 2019-05-10 2022-06-14 Applied Materials, Inc. Substrate structuring methods
US11398433B2 (en) 2019-05-10 2022-07-26 Applied Materials, Inc. Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
US11742330B2 (en) 2020-03-10 2023-08-29 Applied Materials, Inc. High connectivity device stacking
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112563396B (zh) * 2019-09-25 2022-04-22 天津德高化成新材料股份有限公司 一种用于潮气敏感的高色域背光应用的芯片级封装结构及制造方法
CN110752189B (zh) * 2019-10-23 2020-08-21 杭州见闻录科技有限公司 一种emi屏蔽材料、emi屏蔽工艺以及通信模块产品
JP7487519B2 (ja) 2020-03-27 2024-05-21 株式会社レゾナック 半導体パッケージの製造方法
KR102208360B1 (ko) * 2020-04-21 2021-01-28 엔트리움 주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109306A (ja) 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
US8012362B2 (en) * 2005-06-02 2011-09-06 Toppan Printing Co., Ltd. Electromagnetic shielding light-transmitting member and method for manufacturing same
JP5054938B2 (ja) * 2006-07-12 2012-10-24 理想科学工業株式会社 非水系顔料インク
US20090198009A1 (en) * 2006-08-09 2009-08-06 Dic Corporation Metal nanoparticle dispersion and production process of the same
US20110168430A1 (en) 2008-09-11 2011-07-14 Takuya Hata Method of forming metal wiring and electronic part including metal wiring
WO2011074520A1 (ja) * 2009-12-14 2011-06-23 住友ベークライト株式会社 電子装置の製造方法、電子装置、電子装置パッケージの製造方法および電子装置パッケージ
US20150060132A1 (en) 2012-03-28 2015-03-05 Dic Corporation Conductive pattern, electric circuit, electromagnetic wave shield, and method for producing conductive pattern
KR20160035004A (ko) * 2013-07-25 2016-03-30 이시하라 산교 가부시끼가이샤 금속 구리 분산액 및 그 제조 방법 그리고 그 용도
TW201522071A (zh) * 2013-09-10 2015-06-16 Dainippon Ink & Chemicals 積層體、導電性圖案、電路及積層體之製造方法
WO2015137132A1 (ja) * 2014-03-10 2015-09-17 Dic株式会社 シールドフィルム、シールドプリント配線板及びそれらの製造方法
TWI614870B (zh) * 2014-07-25 2018-02-11 矽品精密工業股份有限公司 封裝結構及其製法
WO2016092691A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
KR20160111262A (ko) * 2015-03-16 2016-09-26 삼성전자주식회사 반도체 패키지 및 반도체 패키지 기판
US10242954B2 (en) * 2016-12-01 2019-03-26 Tdk Corporation Electronic circuit package having high composite shielding effect
KR102419046B1 (ko) * 2016-06-14 2022-07-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN107507823B (zh) * 2016-06-14 2022-12-20 三星电子株式会社 半导体封装和用于制造半导体封装的方法
WO2018030202A1 (ja) * 2016-08-08 2018-02-15 Dic株式会社 積層体、メタルメッシュ及びタッチパネル
US9953930B1 (en) * 2016-10-20 2018-04-24 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US10629519B2 (en) * 2016-11-29 2020-04-21 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR102568983B1 (ko) * 2018-04-10 2023-08-22 엘지이노텍 주식회사 지문 인식 모듈 및 이를 포함하는 전자 디바이스

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11715700B2 (en) 2019-05-10 2023-08-01 Applied Materials, Inc. Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
US11476202B2 (en) 2019-05-10 2022-10-18 Applied Materials, Inc. Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
US11521935B2 (en) 2019-05-10 2022-12-06 Applied Materials, Inc. Package structure and fabrication methods
US11887934B2 (en) 2019-05-10 2024-01-30 Applied Materials, Inc. Package structure and fabrication methods
US11362235B2 (en) 2019-05-10 2022-06-14 Applied Materials, Inc. Substrate structuring methods
US11417605B2 (en) 2019-05-10 2022-08-16 Applied Materials, Inc. Reconstituted substrate for radio frequency applications
US11398433B2 (en) 2019-05-10 2022-07-26 Applied Materials, Inc. Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11881447B2 (en) 2019-11-27 2024-01-23 Applied Materials, Inc. Package core assembly and fabrication methods
US11742330B2 (en) 2020-03-10 2023-08-29 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11927885B2 (en) 2020-04-15 2024-03-12 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
WO2022103527A1 (en) * 2020-11-16 2022-05-19 Applied Materials, Inc. Package structures with built-in emi shielding
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Also Published As

Publication number Publication date
KR102659068B1 (ko) 2024-04-22
US20220102287A1 (en) 2022-03-31
US11315885B2 (en) 2022-04-26
TW201937006A (zh) 2019-09-16
JPWO2019167778A1 (ja) 2020-04-16
JP6575738B1 (ja) 2019-09-18
KR20200125577A (ko) 2020-11-04
US20200373248A1 (en) 2020-11-26
TWI791769B (zh) 2023-02-11
WO2019167778A1 (ja) 2019-09-06

Similar Documents

Publication Publication Date Title
CN111492472A (zh) 电子部件封装及其制造方法
US9676969B2 (en) Composition set, conductive substrate and method of producing the same, and conductive adhesive composition
WO2010087336A1 (ja) 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
JP5975195B1 (ja) シールドフィルム、シールドプリント配線板及びそれらの製造方法
US20100193751A1 (en) Silver Paste for Forming Conductive Layers
JP2015167106A (ja) 異方導電性フィルム及び接続構造体
CN112237053B (zh) 印刷配线板的制造方法
TW201545640A (zh) 屏蔽膜、屏蔽印刷佈線板及其等之製造方法
US20150072109A1 (en) Fixed-array anisotropic conductive film using conductive particles with block copolymer coating
CN113225907A (zh) 印刷电路板和印刷电路板的制造方法
JP7143685B2 (ja) 導電性積層体の製造方法、導電性積層体及び２剤型導電膜形成剤
JP6601533B2 (ja) 異方導電性フィルム、接続構造体、異方導電性フィルムの製造方法、及び接続構造体の製造方法
CN117529403A (zh) 层叠体及具备层叠体的电子设备
CN117561164A (zh) 层叠体及具备层叠体的电子设备
CN115734480A (zh) 感应器内置基板的制造方法
JP2021089894A (ja) 異方導電性フィルム及び接続構造体
TW202234954A (zh) 半加成工法用積層體及使用其之印刷配線板
CN113225906A (zh) 印刷线路板、印刷电路板和印刷线路板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination