JP6451738B2 - 送信装置および通信システム - Google Patents
送信装置および通信システム Download PDFInfo
- Publication number
- JP6451738B2 JP6451738B2 JP2016510188A JP2016510188A JP6451738B2 JP 6451738 B2 JP6451738 B2 JP 6451738B2 JP 2016510188 A JP2016510188 A JP 2016510188A JP 2016510188 A JP2016510188 A JP 2016510188A JP 6451738 B2 JP6451738 B2 JP 6451738B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- transition
- level voltage
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/04—Wireless resource allocation
- H04W72/044—Wireless resource allocation based on the type of the allocated resource
- H04W72/0473—Wireless resource allocation based on the type of the allocated resource the resource being transmission power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0286—Provision of wave shaping within the driver
- H04L25/0288—Provision of wave shaping within the driver the shape being matched to the transmission line
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/04—TPC
- H04W52/38—TPC being performed in particular situations
- H04W52/42—TPC being performed in particular situations in systems with time, space, frequency or polarisation diversity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/04—TPC
- H04W52/38—TPC being performed in particular situations
- H04W52/50—TPC being performed in particular situations at the moment of starting communication in a multiple access environment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Information Transfer Systems (AREA)
- Logic Circuits (AREA)
Description
1.第1の実施の形態
2.第2の実施の形態
3.第3の実施の形態
4.適用例
[構成例]
図1は、第1の実施の形態に係る送信装置が適用された通信システムの一構成例を表すものである。通信システム1は、3つの電圧レベルを有する信号を用いて通信を行うものである。通信システム1は、送信装置10と、受信装置100とを備えている。
続いて、本実施の形態の通信システム1の動作および作用について説明する。
まず、図1,2を参照して、通信システム1の全体動作概要を説明する。送信部11Aは、制御信号UPA,DNA,MMAに基づいて信号SIGAを生成し、伝送線路9Aを介して受信装置100に送信する。同様に、送信部11Bは、制御信号UPB,DNB,MMBに基づいて信号SIGBを生成し、伝送線路9Bを介して受信装置100に送信し、送信部11Cは、制御信号UPC,DNC,MMCに基づいて信号SIGCを生成し、伝送線路9Cを介して受信装置100に送信する。そして、受信装置100は、信号SIGA,SIGB,SIGCを受信する。
各送信部11(送信部11A〜11C)では、制御部20が、制御信号UP,DN,MMに基づいて、信号UP2,DN2,UP3,DN3を生成する。そして、ドライバ部13が、信号UP2,DN2,UP3,DN3に基づいて信号SIG(信号SIGA〜SIGC)を生成する。以下に、送信部11の詳細動作について説明する。
次に、比較例に係る送信部11Rについて説明する。
以上のように本実施の形態では、各遷移の開始タイミングをずらすようにしたので、通信品質を高めることができる。
上記実施の形態では、信号SIGを中レベル電圧VMに設定する際にドライバ部13をテブナン終端したが、これに限定されるものではない。以下に、本変形例に係る送信部14について詳細に説明する。
上記実施の形態では、信号DN2をドライバ回路30の負入力端子に供給するとともに、信号DN3をドライバ回路40の負入力端子に供給したが、これに限定されるものではない。これに代えて、例えば、図19に示す送信部15のように、信号DN2をドライバ回路40の負入力端子に供給するとともに、信号DN3をドライバ回路30の負入力端子に供給してもよい。この場合には、信号SIGを中レベル電圧VMに設定する際、ドライバ回路30のトランジスタ32と、ドライバ回路40のトランジスタ43とがオン状態になる。このように構成しても、上記第1の実施の形態に係る送信部11と同様の効果を得ることができる。
上記実施の形態では、遅延回路21,22は、入力信号を遅延量td1だけ遅延し、遅延回路23は、入力信号を遅延量td2だけ遅延したが、これに限定されるものではなく、これに代えて、例えば、図20に示す送信部16のように、遅延量を変更可能に構成してもよい。この送信部16は、制御部60を有している。制御部60は、遅延回路61〜63と、遅延量設定部64とを有している。遅延回路61は、遅延制御信号CTL1に基づいて遅延量を変更可能に構成されたものであり、制御信号UPを遅延して信号UP1として出力するものである。遅延回路62は、遅延制御信号CTL2に基づいて遅延量を変更可能に構成されたものであり、制御信号DNを遅延して信号DN1として出力するものである。遅延回路63は、遅延制御信号CTL3に基づいて遅延量を変更可能に構成されたものであり、制御信号MMを遅延して信号MM1として出力するものである。遅延量設定部64は、遅延制御信号CTL1〜CTL3を介して、遅延回路61〜63の遅延量を設定するものである。これにより、送信部16では、遅延回路61〜63の遅延量を調整することができ、その結果、アイ開口E1,E2の時間幅を調整することができる。
次に、第2の実施の形態に係る通信システム3について説明する。本実施の形態は、プリエンファシスを行う送信部を備えたものである。その他の構成は、上記第1の実施の形態(図1など)と同様である。なお、上記第1の実施の形態に係る通信システム1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
上記実施の形態では、信号SIGを中レベル電圧VMに設定する際にドライバ部13をテブナン終端したが、これに限定されるものではない。以下に、本変形例に係る送信部84について詳細に説明する。
上記第2の実施の形態に係る送信部81に、上記第1の実施の形態の各変形例を適用してもよい。
次に、第3の実施の形態に係る通信システム4について説明する。本実施の形態は、第2の実施の形態に係る送信部81とは異なる方法でプリエンファシスを行う送信部を備えたものである。その他の構成は、上記第1の実施の形態(図1など)と同様である。なお、上記第1の実施の形態に係る通信システム1と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
上記実施の形態では、信号SIGを中レベル電圧VMに設定する際にドライバ部13をテブナン終端したが、これに限定されるものではない。以下に、本変形例に係る送信部124について詳細に説明する。
上記第3の実施の形態に係る送信部121に、上記第1の実施の形態の各変形例を適用してもよい。
次に、上記実施の形態および変形例で説明した送信装置の適用例について説明する。
前記出力端子の電圧を複数の電圧の間で遷移させるドライバ部と、
前記複数の電圧の間の電圧遷移のうちの一の電圧遷移における遷移開始タイミングを、他の一の電圧遷移における遷移開始タイミングよりも遅くするように、前記ドライバ部を制御する制御部と
を備えた送信装置。
前記(1)に記載の送信装置。
前記(2)に記載の送信装置。
前記(2)または(3)に記載の送信装置。
前記(1)から(4)のいずれかに記載の送信装置。
前記(5)に記載の送信装置。
各ドライバ回路は、
一端が前記第1の電圧に対応する電圧を出力する第1の電源に導かれ、他端が前記出力端子に導かれた第1のスイッチと、
一端が前記第2の電圧に対応する電圧を出力する第2の電源に導かれ、他端が前記出力端子に導かれた第2のスイッチと
を有する
前記(2)または(3)に記載の送信装置。
前記(7)に記載の送信装置。
前記(7)に記載の送信装置。
前記(8)または(9)に記載の送信装置。
前記第1のスイッチのそれぞれをオン状態にするとともに前記第2のスイッチのそれぞれをオフ状態にすることにより、前記出力端子の電圧を前記第1の電圧に設定し、
前記第2のスイッチのそれぞれをオン状態にするとともに前記第1のスイッチのそれぞれをオフ状態にすることにより、前記出力端子の電圧を前記第2の電圧に設定し、
前記第1のスイッチのうちの一方をオン状態にし他方をオフ状態にするとともに前記第2のスイッチのうちの一方をオン状態にし他方をオフ状態にすることにより、前記出力端子の電圧を前記第3の電圧に設定する
前記(7)から(10)のいずれかに記載の送信装置。
一端が前記第1の電圧に対応する電圧を出力する第1の電源に導かれ、他端が前記出力端子に導かれた第1のスイッチと、
一端が前記第2の電圧に対応する電圧を出力する第2の電源に導かれ、他端が前記出力端子に導かれた第2のスイッチと
を有する
前記(2)または(3)に記載の送信装置。
前記(12)に記載の送信装置。
前記(12)に記載の送信装置。
前記第1のスイッチをオン状態にするとともに前記第2のスイッチをオフ状態にすることにより、前記出力端子の電圧を前記第1の電圧に設定し、
前記第2のスイッチをオン状態にするとともに前記第1のスイッチをオフ状態にすることにより、前記出力端子の電圧を前記第2の電圧に設定し、
前記第1のスイッチおよび前記第2のスイッチをオフ状態にすることにより、1または複数の終端抵抗素子を介して、前記出力端子の電圧を前記第3の電圧に設定する
前記(12)から(14)のいずれかに記載の送信装置。
受信装置と
を備え、
前記送信装置は、
出力端子と、
前記出力端子の電圧を複数の電圧の間で遷移させるドライバ部と、
前記複数の電圧の間の電圧遷移のうちの一の電圧遷移における遷移開始タイミングを、他の一の電圧遷移における遷移開始タイミングよりも遅くするように、前記ドライバ部を制御する制御部と
を有する
通信システム。
前記制御部は、前記1または複数のパラメータに基づいて、前記遷移開始タイミングを設定する
前記(16)に記載の通信システム。
前記(17)に記載の通信システム。
前記ドライバ部は、前記キャリブレーションモードにおいて、所定パターンを有する所定の信号を送信し、
前記検出部は、前記所定の信号に基づいて前記1または複数のパラメータを取得し、
前記制御部は、前記1または複数のパラメータに基づいて、前記遷移開始タイミングを設定する
前記(17)または(18)に記載の通信システム。
Claims (14)
- 出力端子と、
前記出力端子の電圧を複数の電圧の間で遷移させるドライバ部と、
前記複数の電圧の間の電圧遷移のうちの一の電圧遷移における遷移開始タイミングを、他の一の電圧遷移における遷移開始タイミングよりも遅くするように、前記ドライバ部を制御する制御部と
を備え、
前記複数の電圧は、第1の電圧と、第2の電圧と、前記第1の電圧と前記第2の電圧との間の第3の電圧とを含み、
前記第3の電圧から前記第1の電圧または前記第2の電圧への電圧遷移における遷移開始タイミングは、前記第1の電圧と前記第2の電圧との間の電圧遷移における交差タイミングと一致するように、前記第1の電圧と前記第2の電圧との間の電圧遷移における遷移開始タイミングよりも遅いタイミングに設定された
送信装置。 - 前記第1の電圧と前記第2の電圧との間の電圧遷移における遷移開始タイミングは、前記第1の電圧と前記第2の電圧との間の電圧遷移における交差タイミングが前記第1の電圧または前記第2の電圧から前記第3の電圧への電圧遷移における遷移終了タイミングと一致するように、前記第1の電圧または前記第2の電圧から前記第3の電圧への電圧遷移における遷移開始タイミングよりも遅いタイミングに設定された
請求項1に記載の送信装置。 - 前記制御部は、各遷移開始タイミングを設定する1または複数の遅延回路を有する
請求項1または請求項2に記載の送信装置。 - 前記1または複数の遅延回路のうちの少なくとも1つは、遅延量が変更可能に構成されている
請求項3に記載の送信装置。 - 前記ドライバ部は、2つのドライバ回路を有し、
各ドライバ回路は、
一端が前記第1の電圧に対応する電圧が供給された第1の電源ノードに導かれ、他端が前記出力端子に導かれた第1のスイッチと、
一端が前記第2の電圧に対応する電圧が供給された第2の電源ノードに導かれ、他端が前記出力端子に導かれた第2のスイッチと
を有する
請求項1から請求項4のいずれか一項に記載の送信装置。 - 前記第1の電圧から前記第3の電圧への電圧遷移の際、前記制御部は、所定期間において前記第2のスイッチのそれぞれを一旦オン状態にするとともに前記第1のスイッチをそれぞれを一旦オフ状態にした後に、前記第2のスイッチのうちの一方をオフ状態にするとともに前記第1のスイッチのうちの一方をオン状態にする
請求項5に記載の送信装置。 - 前記第1の電圧から前記第3の電圧への電圧遷移の際、前記制御部は、所定期間において前記第1のスイッチのそれぞれおよび第2のスイッチのそれぞれを一旦オン状態にした後に、前記第1のスイッチのうちの一方および前記第2のスイッチのうちの一方をオフ状態にする
請求項5に記載の送信装置。 - 前記制御部は、前記所定期間の時間長を設定する1または複数の遅延回路を有する
請求項6または請求項7に記載の送信装置。 - 前記ドライバ部は、
前記第1のスイッチのそれぞれをオン状態にするとともに前記第2のスイッチのそれぞれをオフ状態にすることにより、前記出力端子の電圧を前記第1の電圧に設定し、
前記第2のスイッチのそれぞれをオン状態にするとともに前記第1のスイッチのそれぞれをオフ状態にすることにより、前記出力端子の電圧を前記第2の電圧に設定し、
前記第1のスイッチのうちの一方をオン状態にし他方をオフ状態にするとともに前記第2のスイッチのうちの一方をオン状態にし他方をオフ状態にすることにより、前記出力端子の電圧を前記第3の電圧に設定する
請求項5から請求項8のいずれか一項に記載の送信装置。 - 前記ドライバ部は、
一端が前記第1の電圧に対応する電圧が供給された第1の電源ノードに導かれ、他端が前記出力端子に導かれた第1のスイッチと、
一端が前記第2の電圧に対応する電圧が供給された第2の電源ノードに導かれ、他端が前記出力端子に導かれた第2のスイッチと
を有する
請求項1から請求項4のいずれか一項に記載の送信装置。 - 前記第1の電圧から前記第3の電圧への電圧遷移の際、前記制御部は、所定期間において前記第2のスイッチを一旦オン状態にするとともに前記第1のスイッチをオフ状態にした後に、前記第2のスイッチをオフ状態にする
請求項10に記載の送信装置。 - 前記第1の電圧から前記第3の電圧への電圧遷移の際、前記制御部は、所定期間において前記第1のスイッチおよび第2のスイッチをそれぞれ一旦オン状態にした後に、前記第1のスイッチおよび前記第2のスイッチをそれぞれオフ状態にする
請求項10に記載の送信装置。 - 前記ドライバ部は、
前記第1のスイッチをオン状態にするとともに前記第2のスイッチをオフ状態にすることにより、前記出力端子の電圧を前記第1の電圧に設定し、
前記第2のスイッチをオン状態にするとともに前記第1のスイッチをオフ状態にすることにより、前記出力端子の電圧を前記第2の電圧に設定し、
前記第1のスイッチおよび前記第2のスイッチをオフ状態にすることにより、1または複数の終端抵抗素子を介して、前記出力端子の電圧を前記第3の電圧に設定する
請求項10から請求項12のいずれか一項に記載の送信装置。 - 送信装置と
受信装置と
を備え、
前記送信装置は、
出力端子と、
前記出力端子の電圧を複数の電圧の間で遷移させるドライバ部と、
前記複数の電圧の間の電圧遷移のうちの一の電圧遷移における遷移開始タイミングを、他の一の電圧遷移における遷移開始タイミングよりも遅くするように、前記ドライバ部を制御する制御部と
を有し、
前記複数の電圧は、第1の電圧と、第2の電圧と、前記第1の電圧と前記第2の電圧との間の第3の電圧とを含み、
前記第3の電圧から前記第1の電圧または前記第2の電圧への電圧遷移における遷移開始タイミングは、前記第1の電圧と前記第2の電圧との間の電圧遷移における交差タイミングと一致するように、前記第1の電圧と前記第2の電圧との間の電圧遷移における遷移開始タイミングよりも遅いタイミングに設定された
通信システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014062570 | 2014-03-25 | ||
JP2014062570 | 2014-03-25 | ||
PCT/JP2015/056305 WO2015146511A1 (ja) | 2014-03-25 | 2015-03-04 | 送信装置および通信システム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018232595A Division JP6624273B2 (ja) | 2014-03-25 | 2018-12-12 | 送信装置および通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2015146511A1 JPWO2015146511A1 (ja) | 2017-04-13 |
JP6451738B2 true JP6451738B2 (ja) | 2019-01-16 |
Family
ID=54195041
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016510188A Active JP6451738B2 (ja) | 2014-03-25 | 2015-03-04 | 送信装置および通信システム |
JP2018232595A Active JP6624273B2 (ja) | 2014-03-25 | 2018-12-12 | 送信装置および通信システム |
JP2019213455A Active JP6795078B2 (ja) | 2014-03-25 | 2019-11-26 | 送信装置および通信システム |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018232595A Active JP6624273B2 (ja) | 2014-03-25 | 2018-12-12 | 送信装置および通信システム |
JP2019213455A Active JP6795078B2 (ja) | 2014-03-25 | 2019-11-26 | 送信装置および通信システム |
Country Status (7)
Country | Link |
---|---|
US (5) | US10194443B2 (ja) |
EP (2) | EP3125485B1 (ja) |
JP (3) | JP6451738B2 (ja) |
KR (1) | KR102265253B1 (ja) |
CN (3) | CN111294296B (ja) |
TW (1) | TWI752898B (ja) |
WO (1) | WO2015146511A1 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI748976B (zh) | 2016-02-02 | 2021-12-11 | 日商新力股份有限公司 | 發送裝置及通信系統 |
TWI722090B (zh) | 2016-02-22 | 2021-03-21 | 日商新力股份有限公司 | 傳送裝置、傳送方法及通訊系統 |
TWI787166B (zh) * | 2016-03-01 | 2022-12-21 | 日商新力股份有限公司 | 信號之發送裝置、信號之發送方法及通信系統 |
US9722822B1 (en) * | 2016-03-04 | 2017-08-01 | Inphi Corporation | Method and system using driver equalization in transmission line channels with power or ground terminations |
US9819523B2 (en) * | 2016-03-09 | 2017-11-14 | Qualcomm Incorporated | Intelligent equalization for a three-transmitter multi-phase system |
JP6790435B2 (ja) * | 2016-04-20 | 2020-11-25 | ソニー株式会社 | 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法 |
WO2018020852A1 (ja) * | 2016-07-26 | 2018-02-01 | ソニーセミコンダクタソリューションズ株式会社 | 送信装置、送信方法、および通信システム |
US10763901B2 (en) * | 2016-12-14 | 2020-09-01 | Sony Semiconductor Solutions Corporation | Transmission device, transmission method, and communication system |
US10530617B2 (en) | 2017-08-07 | 2020-01-07 | Micron Technology, Inc. | Programmable channel equalization for multi-level signaling |
US10447512B2 (en) | 2017-08-07 | 2019-10-15 | Micron Technology, Inc. | Channel equalization for multi-level signaling |
US10425260B2 (en) | 2017-08-07 | 2019-09-24 | Micron Technology, Inc. | Multi-level signaling in memory with wide system interface |
US10277435B2 (en) | 2017-08-07 | 2019-04-30 | Micron Technology, Inc. | Method to vertically align multi-level cells |
US10403337B2 (en) | 2017-08-07 | 2019-09-03 | Micron Technology, Inc. | Output driver for multi-level signaling |
US10128842B1 (en) | 2018-03-23 | 2018-11-13 | Micron Technology, Inc. | Output impedance calibration for signaling |
JP7449785B2 (ja) * | 2020-06-17 | 2024-03-14 | 日立Astemo株式会社 | 電子制御装置、判定方法 |
JPWO2022130880A1 (ja) * | 2020-12-17 | 2022-06-23 |
Family Cites Families (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4972309A (en) * | 1989-03-14 | 1990-11-20 | Hughes Aircraft Company | N-phase sinewave converter |
US5903231A (en) * | 1996-12-16 | 1999-05-11 | Vidicast Ltd. | System for encoding base N data using a multi-level coding scheme |
JP3636910B2 (ja) * | 1998-11-24 | 2005-04-06 | 日本電気エンジニアリング株式会社 | ラインドライバ回路 |
US6333654B1 (en) * | 2000-03-15 | 2001-12-25 | Nortel Networks Limited | Variable power supply technique for use with a high efficiency line driver |
JP3573701B2 (ja) * | 2000-09-14 | 2004-10-06 | Necエレクトロニクス株式会社 | 出力バッファ回路 |
JP3574410B2 (ja) * | 2001-01-25 | 2004-10-06 | シャープ株式会社 | 電圧変換回路及びこれを備えた半導体集積回路装置 |
WO2003023962A1 (en) * | 2001-09-07 | 2003-03-20 | Xtremespectrum, Inc. | Narrow-pulse-width bipolar monocycle generator |
US7126378B2 (en) * | 2003-12-17 | 2006-10-24 | Rambus, Inc. | High speed signaling system with adaptive transmit pre-emphasis |
GB0310844D0 (en) * | 2003-05-12 | 2003-06-18 | Adiabatic Logic Ltd | Improvements to resonant line drivers |
KR100520648B1 (ko) * | 2003-05-16 | 2005-10-13 | 삼성전자주식회사 | 반도체 광 증폭기를 이용한 듀오바이너리 광 전송장치 |
JP2005006444A (ja) * | 2003-06-13 | 2005-01-06 | Japan Aviation Electronics Industry Ltd | 照明灯電源装置 |
JP3984222B2 (ja) * | 2003-12-15 | 2007-10-03 | 株式会社東芝 | 信号レベル変換回路 |
JP2005217999A (ja) * | 2004-02-02 | 2005-08-11 | Hitachi Ltd | デジタルデータ伝送回路 |
WO2005101635A1 (en) * | 2004-04-16 | 2005-10-27 | System General Corp. | Soft-switching power converter having power saving means |
JP5106757B2 (ja) * | 2004-06-24 | 2012-12-26 | 三星電子株式会社 | 電圧レベルコーディングシステム及び方法 |
EP2375662B1 (en) * | 2005-01-20 | 2018-09-26 | Rambus Inc. | High-speed signaling systems with adaptable pre-emphasis and equalization |
KR100670653B1 (ko) * | 2005-06-29 | 2007-01-17 | 주식회사 하이닉스반도체 | 반도체 소자의 출력 드라이버 |
JP4937609B2 (ja) * | 2006-03-15 | 2012-05-23 | 株式会社日立製作所 | 出力バッファ回路と差動出力バッファ回路並びに伝送方法 |
JP2008054220A (ja) * | 2006-08-28 | 2008-03-06 | Rohm Co Ltd | パルス発生器およびそれを用いた電子機器ならびにパルス発生方法 |
US7724161B1 (en) * | 2006-12-12 | 2010-05-25 | Marvell International Ltd. | Truncation for three-level digital amplifier |
US8064535B2 (en) | 2007-03-02 | 2011-11-22 | Qualcomm Incorporated | Three phase and polarity encoded serial interface |
US7432747B1 (en) * | 2007-04-04 | 2008-10-07 | Etron Technology Inc. | Gate driving circuit |
JP2009077099A (ja) * | 2007-09-20 | 2009-04-09 | Panasonic Corp | 信号送信機、信号受信機及び多重差動伝送システム |
JP4960833B2 (ja) * | 2007-10-31 | 2012-06-27 | パナソニック株式会社 | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 |
KR20090049290A (ko) * | 2007-11-13 | 2009-05-18 | 삼성전자주식회사 | 멀티 레벨 펄스 진폭 변조 트랜스시버 및 데이터 송수신방법 |
US8848810B2 (en) * | 2008-03-05 | 2014-09-30 | Qualcomm Incorporated | Multiple transmitter system and method |
US7795915B2 (en) * | 2008-08-04 | 2010-09-14 | Chil Semiconductor Corporation | Multi-level signaling |
JP5384910B2 (ja) * | 2008-11-11 | 2014-01-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路及びクロック同期化制御方法 |
JP5167373B2 (ja) * | 2008-12-25 | 2013-03-21 | パナソニック株式会社 | 表示駆動装置、表示モジュールパッケージ、表示パネルモジュール及びテレビセット |
US7919984B2 (en) * | 2008-12-31 | 2011-04-05 | Intel Corporation | System and apparatus of reconfigurable transceiver design for multi-mode signaling |
KR20100116253A (ko) * | 2009-04-22 | 2010-11-01 | 삼성전자주식회사 | 입출력 회로 및 이를 포함하는 집적회로 장치 |
US9843309B2 (en) * | 2009-11-19 | 2017-12-12 | Rambus Inc. | Receiver with time-varying threshold voltage |
KR101356292B1 (ko) * | 2009-12-28 | 2014-01-28 | 엘지디스플레이 주식회사 | Dc―dc 컨버터 및 그 제어방법과 이를 이용한 표시장치 |
CN102111066B (zh) * | 2009-12-28 | 2013-05-15 | 精英电脑股份有限公司 | 节能电子装置、散热风扇电源控制系统及其控制方法 |
US9059816B1 (en) * | 2010-05-20 | 2015-06-16 | Kandou Labs, S.A. | Control loop management and differential delay correction for vector signaling code communications links |
JP2012044394A (ja) * | 2010-08-18 | 2012-03-01 | Sony Corp | 信号伝送装置、及び伝送制御方法 |
CN202050285U (zh) * | 2011-04-26 | 2011-11-23 | 广东康菱动力科技有限公司 | 大型数据存储中心大马力高压柴油发电机组电力系统 |
JP5866920B2 (ja) * | 2011-09-22 | 2016-02-24 | セイコーエプソン株式会社 | スイッチング装置及びその制御方法 |
WO2013157196A1 (ja) * | 2012-04-19 | 2013-10-24 | パナソニック株式会社 | 多値信号伝送システム |
US9438236B2 (en) * | 2012-07-06 | 2016-09-06 | Freescale Semiconductor, Inc. | Input/output driver circuit, integrated circuit and method therefor |
EP2704301B1 (en) * | 2012-08-31 | 2016-07-27 | Stichting IMEC Nederland | DC-DC converter and control method thereof |
JP2014062570A (ja) | 2012-09-20 | 2014-04-10 | Nsk Ltd | ボールねじ用ナットの製造方法 |
KR20140105932A (ko) * | 2013-02-25 | 2014-09-03 | 삼성전자주식회사 | 전압 레벨 변환 회로 및 이를 포함하는 디스플레이 장치 |
WO2014138081A1 (en) * | 2013-03-05 | 2014-09-12 | Silicon Image, Inc. | Calibration of single-ended high-speed interfaces |
US20140368667A1 (en) * | 2013-06-14 | 2014-12-18 | Intel Corporation | Apparatus, system, and method for n-phase data mapping |
CN103457616B (zh) * | 2013-09-03 | 2015-05-27 | 广州润芯信息技术有限公司 | 一种直接变频发射机的正交失配校准方法和装置 |
US9215063B2 (en) * | 2013-10-09 | 2015-12-15 | Qualcomm Incorporated | Specifying a 3-phase or N-phase eye pattern |
US10015027B2 (en) * | 2014-10-22 | 2018-07-03 | Micron Technology, Inc. | Apparatuses and methods for adding offset delays to signal lines of multi-level communication architectures |
KR102349415B1 (ko) * | 2017-08-07 | 2022-01-11 | 삼성전자주식회사 | 펄스 진폭 변조 송신기 및 펄스 진폭 변조 수신기 |
-
2015
- 2015-02-24 TW TW104105928A patent/TWI752898B/zh active
- 2015-03-04 KR KR1020167024471A patent/KR102265253B1/ko active IP Right Grant
- 2015-03-04 WO PCT/JP2015/056305 patent/WO2015146511A1/ja active Application Filing
- 2015-03-04 CN CN202010099191.7A patent/CN111294296B/zh active Active
- 2015-03-04 EP EP15768268.3A patent/EP3125485B1/en active Active
- 2015-03-04 JP JP2016510188A patent/JP6451738B2/ja active Active
- 2015-03-04 US US15/122,312 patent/US10194443B2/en active Active
- 2015-03-04 CN CN201580014380.7A patent/CN106105124B/zh active Active
- 2015-03-04 CN CN202010097896.5A patent/CN111314251B/zh active Active
- 2015-03-04 EP EP21210248.7A patent/EP3979581A1/en active Pending
-
2018
- 2018-12-12 JP JP2018232595A patent/JP6624273B2/ja active Active
- 2018-12-28 US US16/235,555 patent/US10687336B2/en active Active
-
2019
- 2019-11-26 JP JP2019213455A patent/JP6795078B2/ja active Active
-
2020
- 2020-05-13 US US15/930,723 patent/US11096174B2/en active Active
-
2021
- 2021-07-09 US US17/371,916 patent/US11606795B2/en active Active
-
2023
- 2023-02-17 US US18/111,071 patent/US20230232392A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CN106105124B (zh) | 2020-03-13 |
CN106105124A (zh) | 2016-11-09 |
US20190327745A1 (en) | 2019-10-24 |
EP3979581A1 (en) | 2022-04-06 |
CN111294296B (zh) | 2022-10-11 |
JPWO2015146511A1 (ja) | 2017-04-13 |
TWI752898B (zh) | 2022-01-21 |
JP2019071629A (ja) | 2019-05-09 |
CN111294296A (zh) | 2020-06-16 |
EP3125485A1 (en) | 2017-02-01 |
US20230232392A1 (en) | 2023-07-20 |
EP3125485A4 (en) | 2018-03-21 |
US20160374091A1 (en) | 2016-12-22 |
CN111314251A (zh) | 2020-06-19 |
TW201541910A (zh) | 2015-11-01 |
US11606795B2 (en) | 2023-03-14 |
CN111314251B (zh) | 2022-11-18 |
KR20160135716A (ko) | 2016-11-28 |
EP3125485B1 (en) | 2021-12-29 |
US11096174B2 (en) | 2021-08-17 |
US20200280990A1 (en) | 2020-09-03 |
JP6795078B2 (ja) | 2020-12-02 |
US20210377946A1 (en) | 2021-12-02 |
WO2015146511A1 (ja) | 2015-10-01 |
US10687336B2 (en) | 2020-06-16 |
JP6624273B2 (ja) | 2019-12-25 |
KR102265253B1 (ko) | 2021-06-16 |
US10194443B2 (en) | 2019-01-29 |
JP2020039172A (ja) | 2020-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6451738B2 (ja) | 送信装置および通信システム | |
US10756579B2 (en) | Transmission unit, reception unit, and communication system | |
WO2015198804A1 (ja) | 送信装置および通信システム | |
JP6569682B2 (ja) | 送信装置および通信システム | |
JP2020065298A (ja) | 受信装置および通信システム | |
JP2018174584A (ja) | 送信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181126 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6451738 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |