KR20090049290A - 멀티 레벨 펄스 진폭 변조 트랜스시버 및 데이터 송수신방법 - Google Patents

멀티 레벨 펄스 진폭 변조 트랜스시버 및 데이터 송수신방법 Download PDF

Info

Publication number
KR20090049290A
KR20090049290A KR1020070115489A KR20070115489A KR20090049290A KR 20090049290 A KR20090049290 A KR 20090049290A KR 1020070115489 A KR1020070115489 A KR 1020070115489A KR 20070115489 A KR20070115489 A KR 20070115489A KR 20090049290 A KR20090049290 A KR 20090049290A
Authority
KR
South Korea
Prior art keywords
voltage
voltage level
reference signal
differential
signal
Prior art date
Application number
KR1020070115489A
Other languages
English (en)
Inventor
장영찬
정회주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070115489A priority Critical patent/KR20090049290A/ko
Priority to US12/230,578 priority patent/US20090122904A1/en
Priority to TW097137997A priority patent/TW200937915A/zh
Priority to CNA2008101745406A priority patent/CN101436910A/zh
Publication of KR20090049290A publication Critical patent/KR20090049290A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H04L25/062—Setting decision thresholds using feedforward techniques only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

멀티 레벨 펄스 진폭 변조 트랜스시버(Multi-level Pulse Amplitude Modulation Transceiver) 및 데이터 송수신 방법이 개시된다. 상기 멀티 레벨 펄스 진폭 변조 트랜스시버는 송신부 및 수신부를 구비할 수 있다. 상기 송신부는 입력 데이터에 응답하여 제 1 내지 제 n 전압 레벨(n은 2x, x는 2이상의 자연수)의 신호들 중 차동 신호쌍을 출력한다. 상기 수신부는 상기 차동 신호쌍을 수신하고, 상기 수신된 차동 신호쌍 및 상기 차동 신호쌍에 대응하는 기준 신호쌍을 이용하여 데이터를 생성한다. 상기 송신부는 상기 제 k 및 제 k+1 전압 레벨(k는 n/2)간의 전압 차이와 다른 인접한 전압 레벨간의 전압 차이가 상이하도록 조정한다. 상기 멀티 레벨 펄스 진폭 변조 트랜스시버 및 데이터 송수신 방법은 종래보다 적은 개수의 기준 신호를 이용하면서 타이밍 마진(timing margin) 및 전압 마진(voltage margin)을 향상시킬 수 있는 장점이 있다.

Description

멀티 레벨 펄스 진폭 변조 트랜스시버 및 데이터 송수신 방법{Multi-level pulse amplitude modulation transceiver and method for transmitting and receiving data}
본 발명은 트랜스시버(transceiver)에 관한 것으로, 특히 멀티 레벨 펄스 진폭 변조(Multi-level Pulse Amplitude Modulation) 트랜스시버 및 멀티 레벨 펄스 진폭 변조 트랜스시버를 이용한 데이터 송수신 방법에 관한 것이다.
데이터 전송 속도를 높이지 않고 더 많은 양의 데이터를 송수신하기 위한 수단으로 멀티 레벨(multi-level) 입출력 방식 개념이 등장하였다. 즉, 멀티 레벨 입출력 방식은 송수신하는 신호들의 주파수를 증가시키지 않고 전송될 수 있는 데이터량을 증가시킬 수 있다. 멀티 레벨 입출력 방식에는 여러 가지 디지털 변조 방식들, 예를 들어 펄스 진폭 변조(PAM : Pulse Amplitude Modulation), 펄스 지속 변조(PDM : Pulse Duration Modulation) 및 펄스 위치 변조(PPM : Pulse Position Modulation) 등이 있다. 이 중, 펄스 진폭 변조(이하 PAM이라 한다)는 펄스의 폭 및 주기를 일정하게 하고 진폭만을 변화하는 방식으로서 2-PAM, 4-PAM 등이 있다. PAM 방식은 심볼이 N 레벨 중 하나의 레벨이라고 가정할 수 있는데, 이 경우 N-PAM 이라고 기재한다. 즉, 2-PAM은 심볼이 2개의 레벨 중 하나의 레벨을 가지는 경우이고, 4-PAM은 심볼이 4개의 레벨 중 하나의 레벨을 가지는 경우이다.
멀티 레벨 신호를 수신하는 수신부에서는 심볼의 전압 레벨을 판단하기 위하여 일정한 전압 레벨을 가지는 기준 신호가 필요하다. 예를 들어, 2-PAM 방식의 경우에는 하나의 기준 신호가 필요하고, 4-PAM 방식의 경우에는 3개의 기준 신호가 필요하다.
N-PAM 방식에서, 심볼은 N 레벨 중 하나이기 때문에 N개의 전압 레벨들 사이에 전압 마진(voltage margin)이 큰 것이 좋다. 즉, 상기 전압 마진이 작은 경우 수신된 심볼을 기준 신호와 비교하였을 때 송신한 데이터와 다른 데이터로 판단할 수 있기 때문이다.
본 발명이 해결하고자 하는 과제는 타이밍 마진(timing margin) 및 전압 마진(voltage margin)이 향상된 멀티 레벨 펄스 진폭 변조 트랜스시버(Multi-level Pulse Amplitude Modulation Transceiver)를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 종래보다 적은 개수의 기준 신호를 생성하면서도 데이터를 수신할 수 있는 멀티 레벨 펄스 진폭 변조 수신기(Multi-level Pulse Amplitude Modulation Receiver)를 제공하는데 있다.
본 발명이 해결하고자 하는 또 다른 과제는 상기 멀티 레벨 펄스 진폭 변조 트랜스시버를 이용한 데이터 송수신 방법을 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명의 실시예에 따른 멀티 레벨 펄스 진폭 변조 트랜스시버는 송신부 및 수신부를 구비할 수 있다. 상기 송신부는 입력 데이터에 응답하여 제 1 내지 제 n 전압 레벨(n은 2x, x는 2이상의 자연수)의 신호들 중 차동 신호쌍을 출력한다. 상기 수신부는 상기 차동 신호쌍을 수신하고, 상기 수신된 차동 신호쌍 및 상기 차동 신호쌍에 대응하는 기준 신호쌍을 이용하여 데이터를 생성한다. 상기 송신부는 상기 제 k 및 제 k+1 전압 레벨(k는 n/2)간의 전압 차이와 다른 인접한 전압 레벨간의 전압 차이가 상이하도록 조정한다.
상기 송신부는 상기 제 k 및 제 k+1 전압 레벨간의 전압 차이가 다른 인접한 전압 레벨간의 전압 차이보다 작아지도록 조정하는 것이 바람직하다.
상기 송신부는 상기 제 k 전압 레벨이 상기 제 k+1 전압 레벨보다 작은 경우, 상기 기준 신호의 노이즈 크기에 대응하는 비율로 상기 제 1 내지 제 k 전압 레벨을 증가시키고 상기 제 k+1 내지 제 n 전압 레벨을 감소시키는 것이 바람직하다.
상기 송신부는 상기 입력 데이터 및 상기 입력 데이터가 반전된 반전 입력 데이터의 각각의 비트에 대응하여 상기 제 1 내지 제 n 전압 레벨 중 하나의 전압 레벨을 결정하는 복수의 출력 드라이버를 구비하고, 상기 각각의 출력 드라이버는 상기 입력 데이터의 비트가 게이트에 인가되고 제 1 단은 대응하는 채널에 연결되는 제 1 트랜지스터, 상기 반전 입력 데이터의 비트가 게이트에 인가되고 제 1 단은 대응하는 채널에 연결되며 제 2 단은 상기 제 1 트랜지스터의 제 2 단과 연결되는 제 2 트랜지스터 및 게이트에 제어 전압이 인가되고 제 1 단은 상기 제 1 및 제 2 트랜지스터의 제 2 단과 연결되며 제 2 단은 접지 전압과 연결되는 제 3 트랜지스터를 구비하는 것이 바람직하다.
상기 송신부는 상기 각각의 출력 드라이버의 상기 제 1 내지 제 3 트랜지스터 중 적어도 하나 이상의 트랜지스터의 폭(width) 및/또는 상기 제어 전압을 조정하여 상기 제 1 내지 제 n 전압 레벨을 조정하는 것이 바람직하다.
상기 멀티 레벨 펄스 진폭 변조 트랜스시버는 상기 조정된 전압 레벨에 대응하여 상기 기준 신호의 전압 레벨을 조정하여 출력하는 기준 신호 발생부를 더 구비하는 것이 바람직하다.
상기 기준 신호 발생부는 상기 차동 신호쌍의 조정된 전압 레벨들 사이의 중간값과 상기 기준 신호의 전압 레벨이 일치하도록 상기 기준 신호의 전압 레벨을 조정하여 출력하는 것이 바람직하다.
상기 기준 신호 발생부는 상기 차동 신호쌍 및 상기 기준 신호를 적분하는 적분기, 상기 차동 신호쌍의 적분값 및 상기 기준 신호의 적분값을 비교하는 비교기, 상기 비교 결과에 응답하여 상기 기준 신호의 전압 레벨을 제어하는 제어 신호를 출력하는 카운터 및 상기 제어 신호에 응답하여 상기 기준 신호의 전압 레벨을 조정하는 전압 레벨 조정부를 구비하는 것이 바람직하다.
상기 전압 레벨 조정부는 전원 전압과 접지 전압 사이에 연결되는 복수의 저항들 및 상기 제어 신호에 응답하여 상기 각각의 저항들 사이에 연결될 수 있는 스위치를 구비하는 것이 바람직하다.
상기 다른 과제를 달성하기 위한 본 발명의 실시예에 따른 멀티 레벨 펄스 진폭 변조 수신기는 제 1 내지 제 n 전압 레벨(n은 2x, x는 2이상의 자연수)의 입력 신호들 중 차동 신호쌍을 이용하여 데이터를 수신하는 멀티 레벨 펄스 진폭 변조 수신기에 있어서 중앙 차동 증폭부, 제 1 내지 제 m 차동 증폭부(m은 자연수) 및 데이터 변환부를 구비할 수 있다. 상기 중앙 차동 증폭부는 상기 차동 신호쌍을 이용하여 중앙 출력 신호를 출력한다. 상기 제 1 내지 제 m 차동 증폭부는 상기 차동 신호쌍 및 상기 차동 신호쌍에 대응하는 기준 신호쌍을 이용하여 제 1 내지 제 m 출력 신호를 출력한다. 상기 데이터 변환부는 상기 제 1 내지 제 m 출력 신호 및 상기 중앙 출력 신호에 응답하여 대응하는 데이터로 변환한다.
상기 또 다른 과제를 달성하기 위한 본 발명의 실시예에 따른 멀티 레벨 펄스 진폭 변조 트랜스시버의 데이터 송수신 방법은 입력 데이터에 응답하여 제 1 내지 제 n 전압 레벨(n은 2x, x는 2이상의 자연수)의 신호들 중 차동 신호쌍을 송신하는 단계, 상기 송신한 차동 신호쌍을 수신하는 단계 및 상기 수신된 차동 신호쌍 및 상기 차동 신호쌍에 대응하는 기준 신호쌍을 이용하여 데이터를 생성하는 단계를 구비하고, 상기 차동 신호쌍을 송신하는 단계는 상기 제 k 및 제 k+1 전압 레벨(k는 n/2)간의 전압 차이와 다른 인접한 전압 레벨간의 전압 차이가 상이하도록 조정하는 단계를 구비할 수 있다.
상기 멀티 레벨 펄스 진폭 변조 트랜스시버의 데이터 송수신 방법은 상기 조정된 전압 레벨에 대응하여 상기 기준 신호의 전압 레벨을 조정하여 출력하는 단계를 더 구비하는 것이 바람직하다.
상기 또 다른 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 멀티 레벨 펄스 진폭 변조 수신기의 데이터 수신 방법은 제 1 내지 제 n 전압 레벨(n은 2x, x는 2이상의 자연수)의 입력 신호를 이용하는 멀티 레벨 펄스 진폭 변조 수신기의 데이터 수신 방법에 있어서, 상기 입력 신호들 중 차동 신호쌍을 수신하는 단계, 상기 수신된 차동 신호쌍을 이용하여 중앙 출력 신호를 출력하는 단계, 상기 차동 신호쌍 및 상기 차동 신호쌍에 대응하는 기준 신호쌍을 이용하여 제 1 내지 제 m 출력 신호(m은 자연수)를 출력하는 단계 및 상기 중앙 출력 신호 및 상기 제 1 내 지 제 m 출력 신호에 응답하여 대응하는 데이터를 생성하는 단계를 구비할 수 있다.
본 발명에 따른 멀티 레벨 펄스 진폭 변조 트랜스시버(Multi-level Pulse Amplitude Modulation Transceiver) 및 데이터 송수신 방법은 종래보다 적은 개수의 기준 신호를 이용하면서 타이밍 마진(timing margin) 및 전압 마진(voltage margin)을 향상시킬 수 있는 장점이 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 멀티 레벨 펄스 진폭 변조 수신기(Multi-level Pulse Amplitude Modulation Receiver)의 블록도이다.
도 1을 참조하면, 제 1 내지 제 n 전압 레벨(n은 2x, x는 2이상의 자연수)의 입력 신호를 이용하여 데이터를 수신하는 멀티 레벨 펄스 진폭 변조 수신기(이하 n-PAM 수신기라고 한다)(100)는 제 1 내지 제 m 차동 증폭부(m은 자연수)(110, 130), 중앙 차동 증폭부(120) 및 데이터 변환부(150)를 구비할 수 있다.
중앙 차동 증폭부(120) 및 제 1 내지 제 m 차동 증폭부(110, 130)의 개수는 n-1개인 것이 바람직하다. 예를 들어, 4-PAM 수신기는 제 1 차동 증폭부, 제 2 차동 증폭부 및 중앙 차동 증폭부를 구비하는 것이 바람직하고, 8-PAM 수신기는 제 1 내지 제 6 차동 증폭부 및 중앙 차동 증폭부를 구비하는 것이 바람직하다.
중앙 차동 증폭부(120)는 수신되는 차동 신호쌍을 비교하여 중앙 출력 신호를 출력한다. 즉, 중앙 차동 증폭부(120)는 기준 신호쌍과 무관하게 상기 수신된 차동 신호쌍의 전압 레벨간의 차이를 비교하여 상기 중앙 출력 신호를 출력한다. 제 1 내지 제 m 차동 증폭부(110, 130)는 상기 차동 신호쌍 및 상기 차동 신호쌍에 대응하는 기준 신호쌍을 비교하여 제 1 내지 제 m 출력 신호를 출력한다.
데이터 변환부(150)는 상기 제 1 내지 제 m 출력 신호 및 상기 중앙 출력 신호에 응답하여 대응하는 데이터로 변환한다. 데이터 변환부(150)는 써모미터 코드(thermometer code)를 바이너리 코드(binary code)의 데이터로 변환하여 출력하는 써모미터 투 바이너리 로직(thermometer to binary logic)으로 구현될 수 있다. 데이터 변환부(150)의 구체적인 동작은 도 1의 4-PAM 수신기와 관련하여 상세하게 설명한다.
이하에서는 도 1을 참조하여 4-PAM 수신기의 일 실시예에 대하여 설명한다. 다만, 본 발명은 상기 n-PAM(예를 들어, 2-PAM, 4-PAM, 8-PAM 등) 수신기의 경우에도 도 1과 동일한 방식으로 구성함으로써 본 발명과 동일한 효과를 얻을 수 있고 본 발명이 도 1의 4-PAM 수신기에 한정되지 않음은 당해 기술분야에서 통상의 지식 을 가진 자에게 자명한 사항이다.
도 1의 4-PAM 수신기(100)는 중앙 차동 증폭부(120), 제 1 차동 증폭부(110), 제 2 차동 증폭부(130) 및 데이터 변환부(150)를 구비할 수 있다. 이하에서, 4-PAM 수신기(100)는 제 1 내지 제 4 전압 레벨의 입력 신호 중 차동 입력 신호쌍(inp, inm)을 수신하고 상기 제 1 전압 레벨부터 상기 제 4 전압 레벨까지 전압 레벨의 크기가 순차적으로 증가하는 것으로 가정한다.
제 1 차동 증폭부(110)는 수신되는 차동 입력 신호쌍(inp, inm) 및 기준 신호쌍(refh, refl)을 비교하여 제 1 출력 신호를 출력한다. 제 1 차동 증폭부(110)는 차동 입력 신호쌍(inp, inm) 및 기준 신호쌍(refh, refl)의 전압 레벨을 비교하는 비교기(COMP_1), 비교기(COMP_1)의 출력 신호를 래치(latch)하는 래치부(LATCH_1) 및 래치부(LATCH_1)의 출력 신호를 증폭하는 버퍼(BUF_1)를 구비할 수 있다.
수학식 1은 비교기(COMP_1)의 전압 마진(voltage margin)을 나타내는 수학식이다. 즉, 제 1 차동 증폭부(110)의 입력단의 회로는 수학식 1과 같은 연산을 하도록 구성되어 있다.
Figure 112007081297075-PAT00001
Vinp 및 Vinm은 차동 입력 신호쌍(inp, inm)의 전압 레벨을 의미하고 Vrefh 및 Vrefl은 기준 전압의 전압 레벨을 의미한다. 즉, 비교기(COMP_1)의 전압 마진은 차동 입력 신호쌍(inp, inm)의 전압 레벨(Vinp, Vinm)의 차이 및 기준 신호쌍(refh, refl)의 전압 레벨(Vrefh, Vrefl)의 차이 간의 전압 레벨 차이로 표현할 수 있다.
제 2 차동 증폭부(130)는 제 1 차동 증폭부(110)와 마찬가지로 차동 입력 신호쌍(inp, inm) 및 기준 신호쌍(refh, refl)을 비교하여 제 2 출력 신호를 출력한다. 제 2 차동 증폭부(130)도 제 1 차동 증폭부(110)와 동일한 동작을 수행하는 비교기(COMP_2), 래치부(LATCH_2) 및 버퍼(BUF_2)를 구비할 수 있다.
수학식 2는 비교기(COMP_2)의 전압 마진을 나타내는 수학식이다.
Figure 112007081297075-PAT00002
수학식 2는 수학식 1과 달리 기준 신호쌍의 전압 레벨의 차이를 구하는 경우 기준 신호(refl)의 전압 레벨(Vrefl)에서 기준 신호(refh)의 전압 레벨(Vrefh)을 감산하고 있다.
중앙 차동 증폭부(120)는 차동 신호쌍(inp, inm)을 비교하여 중앙 출력 신호를 출력한다. 중앙 차동 증폭부(120)는 차동 신호쌍(inp, inm)을 비교하는 비교기(COMP_C), 비교기(COMP_C)의 출력 신호를 래치(latch)하는 래치부(LATCH_C) 및 래치부(LATCH_C)의 출력 신호를 증폭하는 버퍼(BUF_C)를 구비할 수 있다. 다만, 비교기(COMP_C)의 입력 신호들은 비교기(COMP_1, COMP_2)의 입력 신호들과 상이하다. 즉, 비교기(COMP_1, COMP_2)의 경우에는 기준 신호쌍(refh, refl)이 입력되고 있으나, 비교기(COMP_C)의 경우에는 기준 신호쌍(refh, refl)은 입력되지 않고 차동 신호쌍(inp, inm)만이 입력된다.
수학식 3은 비교기(COMP_C)의 전압 마진(voltage margin)을 나타내는 수학식이다.
Figure 112007081297075-PAT00003
수학식 3에서 알 수 있듯이 비교기(COMP_C)의 전압 마진은 별도의 기준 신호쌍(refh, refl)의 전압 레벨(Vrefh, Vrefl)을 필요로 하지 않고 입력되는 차동 신호쌍(inp, inm)의 전압레벨(Vinp, Vinm)의 차이로 표현할 수 있다. 따라서, 본 발명의 n-PAM 수신기는 종래보다 하나 적은 개수의 기준 신호를 이용하여 데이터를 수신할 수 있다.
도 1에서는 도시하지 않았으나 n-PAM 수신기는 상기 기준 신호쌍을 생성하여 출력하는 기준 신호 발생부를 더 구비할 수 있다. 앞서 설명한 바와 같이 본 발명의 n-PAM 수신기는 종래보다 적은 개수의 기준 신호를 이용하므로, 상기 기준 신호 발생부는 종래보다 적은 개수의 기준 신호를 생성하면 된다.
데이터 변환부(150)는 제 1 출력 신호, 제 2 출력 신호 및 중앙 출력 신호에 응답하여 대응하는 데이터로 변환한다.
데이터 변환부(150)가 상기 써모미터 투 바이너리 로직(thermometer to binary logic)인 경우, 데이터 변환부(150)는 상기 제 1 출력 신호, 중앙 출력 신호 및 제 2 출력 신호를 이용하여 대응하는 데이터를 변환한다. 예를 들어, 차동 신호쌍(inp, inm)에서 상기 제 4 전압 레벨이 논리 하이 상태에 대응하고 제 1 전압 레벨이 논리 로우 상태에 대응하는 경우, 각각의 제 1 차동 증폭부(110), 중앙 차동 증폭부(120) 및 제 2 차동 증폭부(130)가 동작하여 상기 제 1 출력 신호, 중앙 출력 신호 및 제 2 출력 신호는 모두 제 1 논리 상태가 된다. 이하에서, 제 1 논리 상태는 논리 하이 상태를 의미하고 '1'로 표시한다. 상기 제 1 출력 신호, 중앙 출력 신호 및 제 2 출력 신호는 순서대로 '111'로 표시될 수 있고, 데이터 변환부(150)는 대응하는 데이터(D1, D0)를 '11'로 생성할 수 있다.
만약, 차동 신호쌍(inp, inm)에서 상기 제 3 전압 레벨이 논리 하이 상태에 대응하고 제 2 전압 레벨이 논리 로우 상태에 대응하는 경우, 상기 제 1 출력 신호는 제 2 논리 상태이고, 중앙 출력 신호 및 제 2 출력 신호는 제 1 논리 상태가 된다. 이하에서, 제 2 논리 상태는 논리 로우 상태를 의미하고 '0'으로 표시한다. 상기 제 1 출력 신호, 중앙 출력 신호 및 제 2 출력 신호는 순서대로 '011'로 표시될 수 있고, 데이터 변환부(150)는 대응하는 데이터(D1, D0)를 '10'으로 생성할 수 있다.
반대로, 차동 신호쌍(inp, inm)에서 상기 제 2 전압 레벨이 논리 하이 상태에 대응하고 제 3 전압 레벨이 논리 로우 상태에 대응하는 경우, 상기 제 1 출력 신호 및 중앙 출력 신호는 제 2 논리 상태이고 상기 제 2 출력 신호는 제 1 논리 상태가 된다. 상기 제 1 출력 신호, 중앙 출력 신호 및 제 2 출력 신호는 순서대로 '001'로 표시될 수 있고, 데이터 변환부(150)는 대응하는 데이터(D1, D0)를 '01'로 생성할 수 있다.
마찬가지로, 차동 신호쌍(inp, inm)에서 상기 제 1 전압 레벨이 논리 하이 상태에 대응하고 제 4 전압 레벨이 논리 로우 상태에 대응하는 경우, 상기 제 1 출력 신호, 중앙 출력 신호 및 상기 제 2 출력 신호는 제 2 논리 상태가 된다. 상기 제 1 출력 신호, 중앙 출력 신호 및 제 2 출력 신호는 순서대로 '000'으로 표시될 수 있고, 데이터 변환부(150)는 대응하는 데이터(D1, D0)를 '00'으로 생성할 수 있다.
다만, 본 발명이 상기의 일 예에 한정되는 것은 아니며, 상기 출력 신호와 대응하는 데이터를 다르게 정의하여도 본 발명과 동일한 효과를 얻을 수 있음은 당해 기술분야에서 통상의 지식을 가진 자에게 자명한 사항이다. 예를 들어, 상기 각각의 출력 신호의 배열 '111', '011', '001' 및 '000'을 각각의 데이터 '00', '01', '10' 및 '11' 에 대응시켜도 본 발명과 동일한 효과를 얻을 수 있다.
상기의 예와 같이, 3개의 차동 증폭부(110, 120, 130)를 이용하는 4-PAM 수신기(100)의 경우 3비트의 출력 신호를 이용하여 4가지 경우의 수를 가질 수 있으므로, 2비트의 데이터를 수신할 수 있다. 예를 들어, 7개의 차동 증폭부를 이용하는 8-PAM 수신기의 경우에는 7비트의 출력 신호를 이용하여 8가지 경우를 수를 가질 수 있으므로, 3비트의 데이터를 수신할 수 있다
도 2(a)는 도 1의 제 1 및 제 2 차동 증폭부(110, 130)의 입력단의 일 실시예를 도시한 회로도이다.
도 2(a)를 참조하면, 제 1 차동 증폭부(110)의 입력단의 회로가 수학식 1과 같은 연산을 하기 위하여 a 에 입력 신호(inp)를 인가하고, b에 기준 신호(refh), c에 기준 신호(refl), d에 입력 신호(inm)을 인가한다. 제 2 차동 증폭부(110)의 입력단의 회로가 수학식 2와 같은 연산을 하기 위하여 a 에 입력 신호(inp)를 인가하고, b에 기준 신호(refl), c에 기준 신호(refh), d에 입력 신호(inm)을 인가한다. 도 2(a)는 입력 신호들을 차동 증폭하는 일반적인 회로이므로 회로의 동작에 대한 상세한 설명을 생략한다. 도 2(a)는 제 1 및 제 2 차동 증폭부(110, 130)의 입력단의 일 실시예를 도시한 회로도일 뿐 다른 회로도를 이용하여도 수학식 1 및 수학식 2와 같은 연산이 가능하다면 본 발명과 동일한 효과를 얻을 수 있음은 당해 기술분야에서 통상의 지식을 가진 자에게 자명한 사항이다.
도 2(b)는 도 1의 중앙 차동 증폭부(120)의 입력단의 일 실시예를 도시한 회로도이다.
도 2(b)를 참조하면, 중앙 차동 증폭부(120)의 입력단의 회로가 수학식 3과 같은 연산을 하기 위하여 도 2(a)의 회로도에서 c 및 d의 신호를 차동 증폭하는 회로를 삭제하였다. 앞서 설명한 바와 같이 중앙 차동 증폭부(120)의 입력단은 기준 신호쌍(refh, refl)과 무관하게 입력 신호쌍(inp. inm)만을 차동 증폭하면 되므로 c 및 d의 신호를 차동 증폭하는 회로가 불필요하기 때문이다. 다만, 도 2(b)는 제 1 및 제 2 차동 증폭부(110, 130)의 입력단의 일 실시예를 도시한 회로도일 뿐 다른 회로도를 이용하여도 수학식 3과 같은 연산이 가능하다면 본 발명과 동일한 효과를 얻을 수 있음은 당해 기술분야에서 통상의 지식을 가진 자에게 자명한 사항이 다.
도 3은 본 발명의 실시예에 따른 멀티 레벨 펄스 진폭 변조 트랜스시버(Multi-level Pulse Amplitude Modulation Transceiver)(300)의 블록도이다.
도 3을 참조하면, 멀티 레벨 펄스 진폭 변조 트랜스시버(300)는 송신부(310) 및 수신부(100)를 구비할 수 있다. 송신부(310)는 입력 데이터(B0, B1)에 응답하여 제 1 내지 제 n 전압 레벨(n은 2x, x는 2이상의 자연수)의 신호들 중 차동 신호쌍(inp, inm)을 출력한다. 이하에서는, 제 1 내지 제 n 전압 레벨을 이용하여 데이터를 송수신하는 멀티 레벨 펄스 진폭 변조 트랜스시버를 n-PAM 트랜스시버라고 한다. 송신부(310)는 제 k 및 제 k+1 전압 레벨(k는 n/2)간의 전압 차이와 다른 인접한 전압 레벨간의 전압 차이가 상이하도록 조정한다. 송신부(310)는 상기 입력 데이터 및 상기 입력 데이터가 반전된 반전 입력 데이터의 각각의 비트에 대응하여 제 1 내지 제 n 전압 레벨 중 하나의 전압 레벨을 결정하는 복수의 출력 드라이버를 구비할 수 있다. 상기 각각의 출력 드라이버의 구성에 대하여는 도 6에서 보다 상세히 설명한다.
수신부(100)는 도 1의 n-PAM 수신기(100)와 동일한 구성을 하고 있으므로 수신부(100)의 구성에 대한 상세한 설명은 생략한다.
n-PAM 트랜스시버(300)는 기준 신호(refh, refl)를 발생하여 출력하는 기준 신호 발생부(350)를 더 구비할 수 있다. 기준 신호 발생부(350)는 송신부(310)에서 조정한 전압 레벨에 대응하여 기준 신호(refh, refl)의 전압 레벨을 조정한다. 기 준 신호 발생부(350)는 적분기/비교기(INT&COMP)(360), 카운터(370) 및 전압 레벨 조정부(380)를 구비할 수 있다. 적분기/비교기(360)는 수신된 차동 신호쌍(inp, inm) 및 피드백(feed back)된 기준 신호쌍(refh, refl)을 적분하여, 차동 신호쌍(inp, inm)의 적분값 및 기준 신호쌍(refh, refl)의 적분값을 비교한다. 카운터(370)는 상기 비교 결과에 응답하여 기준 신호(refh, refl)의 전압 레벨을 제어하는 제어 신호(CTRL)를 출력한다. 전압 레벨 조정부(380)는 제어 신호(CTRL)에 응답하여 기준 신호(refh, refl)의 전압 레벨을 조정한다. 전압 레벨 조정부(380)의 구체적인 구성 및 동작에 관하여는 도 7에서 보다 상세히 설명한다.
도 4(a)는 종래의 4-PAM 트랜스시버의 시간 마진(time margin) 및 전압 마진(voltage margin)을 설명하기 위한 도면이다.
도 4(b)는 본 발명의 4-PAM 트랜스시버의 시간 마진 및 전압 마진을 설명하기 위한 도면이다.
이하에서는 도 3 내지 도 4(b)를 참조하여 4-PAM 트랜스시버(300)의 일 실시예에 대하여 설명한다. 다만, 본 발명은 n-PAM(예를 들어, 2-PAM, 4-PAM, 8-PAM 등) 트랜스시버의 경우에도 도 3과 동일한 방식으로 구성함으로써 본 발명과 동일한 효과를 얻을 수 있고 본 발명이 도 3의 4-PAM 트랜스시버(300)에 한정되지 않음은 당해 기술분야에서 통상의 지식을 가진 자에게 자명한 사항이다.
4-PAM 트랜스시버(300)는 2비트의 데이터를 송수신할 수 있다. 따라서, 송신부(310)는 2비트의 데이터(B0, B1)를 제 1 내지 제 4 전압 레벨(V0, V1, V2, V3)를 이용하여 송신한다.
예를 들어, 상기 입력 데이터(B<1:0>)가 '11'인 경우, 송신부(310)에서 출력하는 신호(inp)는 제 4 전압 레벨(V3)을 가지고, 신호(inm)는 제 1 전압 레벨(V0)을 가진다고 가정하자.
신호(inp)가 논리 하이에 대응하고 신호(inm)이 논리 로우에 대응한다고 하면, 수신부(100)에서는 제 1 차동 증폭부(110), 중앙 차동 증폭부(120) 및 제 2 차동 증폭부(130)가 각각 출력 신호를 출력한다. 도 3의 송신부(310)에서 전압 레벨을 조정하지 않는 종래 기술의 경우 제 1 차동 증폭부(110)의 전압 마진은 수학식 4와 같이 표현할 수 있다.
Figure 112007081297075-PAT00004
도 4(a)에서는 상기 각각의 기준 신호에 3α의 전압 크기를 가지는 노이즈가 있다고 가정하였다. 즉, 두 개의 기준 신호(refh, refl)가 각각 3α의 노이즈를 가지므로 상기 수학식 4의 전압 마진은 6α 만큼의 손실이 있다.
종래의 일반적인 4-PAM 트랜스시버는 제 1 내지 제 4 전압 레벨(V0, V1, V2, V3)이 모두 동일한 간격을 가지므로 수학식 4와 같은 전압 마진을 가지고, 도 5(a)에서 알 수 있듯이 Teye1의 시간 마진을 가진다.
그러나, 본 발명에서는 상기 전압 마진 및 상기 시간 마진을 향상하기 위하여 상기 전압 레벨을 조정한다. 본 발명의 일 실시예에 따른 4-PAM 트랜스시버(300)의 송신부(310)는 제 2 전압 레벨(V1) 및 제 3 전압 레벨(V2)을 종래와 다 르게 조정한다. 즉, 송신부(310)는 종래의 제 3 전압 레벨(V2)을 감소시켜 새로운 제 3 전압 레벨(V2')을 출력하고, 종래의 제 2 전압 레벨(V1)을 증가시켜 새로운 제 2 전압 레벨(V1')을 출력한다. 이 경우, 송신부(310)는 상기 기준 신호의 노이즈 크기(3α)에 대응하는 비율로 조정할 수 있다. 예를 들어, 송신부(310)는 제 3 전압 레벨(V2)을 2α 만큼 감소시켜 새로운 제 3 전압 레벨(V2' = V2-2α)을 생성하고, 제 2 전압 레벨(V1)을 2α 만큼 증가시켜 새로운 제 2 전압 레벨(V1' = V1+2α)을 생성할 수 있다. 다만, 전압 증가 폭 또는 전압 감소 폭은 필요에 따라 임의로 조정할 수 있으며 본 발명이 2α의 증가 폭 또는 감소 폭을 가지는 경우로 한정되지 않음은 당해 기술분야에서 통상의 지식을 가진 자에게 자명한 사항이다.
제 2 전압 레벨(V1') 및 제 3 전압 레벨(V2')이 변경되었으므로, 기준 신호 발생부(350)는 종래의 기준 신호의 전압 레벨(Vrefh, Vrefl)과 상이한 전압 레벨(Vrefh', Vrefl')의 기준 신호를 발생한다. 상기 각각의 기준 신호는 인접한 전압 레벨들의 중간값을 가지는 것이 바람직하다. 따라서, 상기 예와 같이 제 2 전압 레벨(V1)이 2α 만큼 증가한 경우 기준 전압(refl)의 전압 레벨(Vrefl)은 1α 만큼 증가한 새로운 전압 레벨(Vrefl' = Vrefl+1α)을 가지는 것이 바람직하다. 또한, 제 3 전압 레벨(V2)이 2α 만큼 감소한 경우에도 기준 전압(refh)의 전압 레벨(Vrefh)은 1α 만큼 감소한 새로운 전압 레벨(Vrefh' = Vrefh-α)을 가지는 것이 바람직하다. 상기 예의 경우에 전압 마진은 수학식 5와 같이 표현할 수 있다.
Figure 112007081297075-PAT00005
수학식 4 및 수학식 5를 비교하면, 종래에 비하여 전압 마진은 2α 만큼 증가한 것을 알 수 있다. 또한, 도 4(b)에서 알 수 있듯이, 시간 마진(Teye2)도 도 5(a)의 시간 마진(Teye2)에 비하여 조금 향상되었다.
다른 예로서 상기 입력 데이터(B<1:0>)가 '10'인 경우, 송신부(310)에서 출력하는 신호(inp)는 제 3 전압 레벨(V2)을 가지고, 신호(inm)는 제 2 전압 레벨(V1)을 가진다고 가정하자.
도 3의 송신부(310)에서 전압 레벨을 조정하지 않는 종래 기술의 경우 상기 중앙 차동 증폭부의 전압 마진은 수학식 6와 같이 표현할 수 있다.
Figure 112007081297075-PAT00006
수학식 3에서 살펴보았듯이, 상기 중앙 차동 증폭부의 전압 마진은 차동 신호쌍(inp, inm)의 전압 차이로서 정의되므로, 수학식 6과 같이 전압 마진을 나타낼 수 있고, 도 4(a)에서 알 수 있듯이 Teye1의 시간 마진을 가진다.
그러나, 상기 입력 데이터(B<1:0>)가 '11'인 경우와 마찬가지로 상기 전압 레벨들을 조정한 경우, 상기 전압 마진은 수학식 7과 같이 표현할 수 있다.
Figure 112007081297075-PAT00007
즉, 제 2 전압 레벨(V1)은 2α 만큼 증가하여 새로운 제 2 전압 레벨(V1' = V1+2α)이 되었고, 제 3 전압 레벨(V2)은 2α 만큼 감소하여 새로운 제 3 전압 레벨(V2' = V2-2α)이 되었으므로, 전체적인 전압 마진은 도 4(a)와 같은 종래의 경우보다 4α 만큼 감소한다. 또한, 도 4(b)에서 알 수 있듯이, 시간 마진(Teye1')도 도 5(a)의 시간 마진(Teye1)에 비하여 조금 감소하였다.
상기 두 가지 경우를 비교하여 보면, 제 1 및 제 2 차동 증폭부(110, 130)의 전압 마진 및 시간 마진은 종래에 비하여 증가하였으나, 중앙 차동 증폭부(120)의 전압 마진 및 시간 마진은 종래에 비하여 감소하였다. 그러나, n-PAM 트랜스시버 자체의 전압 마진 및 시간 마진을 고려하는 경우에는 모든 수신되는 데이터에서 에러가 발생하지 않을 확률을 높여야 하므로 최악의 경우의 전압 마진 및 시간 마진을 고려해야 한다. 따라서, 최악의 경우를 비교하여 보면 본 발명은 종래에 비하여 전압 마진이 2α 정도 향상되고 시간 마진도 조금 향상되었다.
도 5는 본 발명의 다른 실시예에 따른 멀티 레벨 펄스 진폭 변조 트랜스시버(Multi-level Pulse Amplitude Modulation Transceiver)(500)의 블록도이다.
도 5를 참조하면, n-PAM 트랜스시버(500)는 기준 신호 발생부(550)를 송신부(510) 측에 구비할 수 있다. 즉, 도 3의 n-PAM 트랜스시버(300)는 기준 신호 발 생부(350)를 수신부(100) 측에 구비하고 있으나, 도 5의 n-PAM 트랜스시버(500)는 기준 신호 발생부(550)에서 출력된 신호를 별도의 채널(535)을 통하여 수신부(100)에 전달한다. 따라서, 도 5의 n-PAM 트랜스시버(500)는 도 3의 n-PAM 트랜스시버(300)에 비하여 다이나믹 노이즈(dynamic noise)에 보다 잘 적응할 수 있는 장점이 있고, 도 3의 n-PAM 트랜스시버(300)는 도 5의 n-PAM 트랜스시버(500)에 비하여 채널을 감소시킬 수 있는 장점이 있다.
기준 신호 발생부(550)는 도 3의 기준 신호 발생부(350)와 동일하게 적분기/비교기(INT&COMP)(560), 카운터(570) 및 전압 레벨 조정부(580)를 구비할 수 있으며, 도 3에서 각 구성요소에 대한 설명을 하였으므로 이하에서는 설명을 생략한다. 송신부(510) 및 수신부(100)도 앞서 설명한 바와 동일하므로 설명을 생략한다.
도 6은 도 3 또는 도 5의 송신부(310, 510)의 회로도이다.
도 3의 송신부(310)와 도 5의 송신부(510)는 동일하게 동작하므로 도 3의 송신부(310)에 대하여만 설명한다. 이하에서는 도 3 및 도 6을 참조하여 송신부(310)에서 전압 레벨을 조정하는 방법에 대하여 설명한다.
송신부(310)는 제 1 출력 드라이버(DRIV_1) 및 제 2 출력 드라이버(DRIV_2)를 구비할 수 있다. 도 3의 4-PAM 트랜스시버(300)는 출력 드라이버를 2개 구비하고 있고, 8-PAM 트랜스시버인 경우에는 출력 드라이버를 3개 구비한다. 즉, x 비트의 데이터를 수신하는 n-PAM 트랜스시버(n은 2x)는 x개의 출력 드라이버를 구비하고 각각의 출력 드라이버는 한 비트의 데이터를 수신한다.
제 1 출력 드라이버(DRIV_1) 및 제 2 출력 드라이버(DRIV_2)는 수신되는 데이터(B0, B1)에 응답하여 차동 신호쌍(inp, inm)을 채널(530)을 통하여 수신부(100)로 출력한다. 도 6의 경우, 제 1 출력 드라이버(DRIV_1)는 상기 입력 데이터의 최상위 비트(MSB)가 인가되고, 제 2 출력 드라이버(DRIV_2)는 상기 입력 데이터의 최하위 비트(LSB)가 인가되는 것이 바람직하다.
제 1 출력 드라이버(DRIV_1)는 제 1 내지 제 3 트랜지스터(NM_10, NM_11, NM_12)를 구비할 수 있다. 제 1 트랜지스터(NM_10)는 데이터 비트(B1)가 게이트에 인가되고 제 1 단은 대응하는 채널(530)에 연결되며, 제 2 트랜지스터(NM_11)는 상기 데이터 비트(B1)가 반전된 반전 데이터 비트(/B1)가 게이트에 인가되고 제 1 단은 대응하는 채널(530)에 연결되며 제 2 단이 제 1 트랜지스터(NM_10)의 제 2 단에 연결된다. 제 3 트랜지스터(NM_12)는 게이트에 제어 전압(CON_1)이 인가되고 제 1 단은 제 1 및 제 2 트랜지스터(NM_10, NM_11)의 제 2 단과 연결되며 제 2 단에는 접지 전압(VSS)이 인가된다.
제 2 출력 드라이버(DRIV_2)도 제 1 출력 드라이버(DRIV_1)와 동일하게 제 1 내지 제 3 트랜지스터(NM_20, NM_21, NM_22)를 구비할 수 있다. 제 1 트랜지스터(NM_20)는 데이터 비트(B0)가 게이트에 인가되고 제 1 단은 대응하는 채널(530)에 연결되며, 제 2 트랜지스터(NM_21)는 상기 데이터 비트(B0)가 반전된 반전 데이터 비트(/B0)가 게이트에 인가되고 제 1 단은 대응하는 채널(530)에 연결되며 제 2 단이 제 1 트랜지스터(NM_20)의 제 2 단에 연결된다. 제 3 트랜지스터(NM_22)는 게이트에 제어 전압(CON_2)이 인가되고 제 1 단은 제 1 및 제 2 트랜지스터(NM_20, NM_21)의 제 2 단과 연결되며 제 2 단에는 접지 전압(VSS)이 인가된다.
본 발명의 송신부(310)는 종래와 동일한 구성의 출력 드라이버를 이용하면서 제 1 내지 제 3 트랜지스터(NM_10, NM_11, NM_12, NM_20, NM_21, NM_22) 중 적어도 하나 이상의 트랜지스터의 폭(width) 및/또는 제어 전압(CON_1, CON_2)을 조정하여 상기 제 2 및 제 3 전압 레벨을 V2 및 V3에서 V2' 및 V3'로 조정한다.
도 7은 도 3 또는 도 5의 전압 레벨 조정부(380, 580)의 회로도이다.
도 3의 전압 레벨 조정부(380)와 도 5의 전압 레벨 조정부(580)는 동일하게 동작하므로 도 3의 전압 레벨 조정부(380)에 대하여만 설명한다. 이하에서는 도 3, 도 4(b) 및 도 7을 참조하여 기준 신호 발생부(350)에서 조정된 전압 레벨의 기준 신호를 발생하는 방법에 대하여 설명한다.
송신부(310)에서 제 2 전압 레벨(V1') 및 제 3 전압 레벨(V2')을 조정하고 차동 신호쌍(inp, inm)을 송신하면, 기준 신호 발생부(350)의 적분기/비교기(360)는 수신된 차동 신호쌍(inp, inm) 및 피드백된 기준 신호쌍(refh, refl)을 적분하여, 차동 신호쌍(inp, inm)의 적분값 및 기준 신호쌍(refh, refl)의 적분값을 비교한다. 카운터(370)는 상기 비교 결과에 응답하여 기준 신호(refh, refl)의 전압 레벨을 제어하는 제어 신호(CTRL)를 출력한다. 도 7의 전압 레벨 조정부(380)는 각각의 기준 신호(refh, refl)의 전압 레벨을 8개의 저항을 이용하여 조정하므로, 제어 신호(CTRL)는 3비트의 디지털 신호를 이용할 수 있다. 만약, 다른 개수의 저항을 이용하여 상기 각각의 기준 신호의 전압 레벨을 조정하는 경우에는 대응하는 비트의 제어 신호(CTRL)를 이용할 수 있음은 당해 기술분야에서 통상의 지식을 가진 자 에게 자명한 사항이다.
전압 레벨 조정부(380)는 복수의 저항들(RL1, RL2, ... , RH8) 및 스위치(SW)를 이용하여 기준 신호(refh, refl)의 전압 레벨을 조정한다. 복수의 저항들(RL1, RL2, ... , RH8)은 전원 전압(VDD)과 접지 전압(VSS) 사이에 연결된다. 스위치(SW)는 제어 신호(CTRL)에 응답하여 상기 각각의 저항들 사이에 연결될 수 있다.
먼저 기준 신호(refh)의 전압 레벨을 조정하는 경우, 스위치(SW)는 제어 신호(CTRL)에 응답하여 H1에서 H8 사이에 연결될 수 있다. 제어 신호(CTRL)에 응답하여 스위치(SW)가 H1에서 H8 사이에 연결되면, 전압 레벨 조정부(380)는 복수의 저항들(RL1, RL2, ... , RH8)을 이용하여 전압 분배를 함으로서 기준 신호(refh)의 전압 레벨을 결정한다. Vref는 기준 전압(Vrefh, Vrefl)을 생성하기 위하여 일정한 기준이 되는 전압이다. 즉, 스위치(SW)가 L1에 연결되면 기준 전압(Vrefl)은 Vref가 되므로, 기준 전압(Vrefl)의 가장 낮은 전압 레벨은 Vref가 될 수 있다.
기준 신호(refl)의 전압 레벨을 조정하는 경우도 마찬가지로 스위치(SW)는 제어 신호(CTRL)에 응답하여 L1에서 L8 사이에 연결될 수 있다. 제어 신호(CTRL)에 응답하여 스위치(SW)가 L1에서 L8 사이에 연결되면, 전압 레벨 조정부(380)는 복수의 저항들(RL1, RL2, ... , RH8)을 이용하여 전압 분배를 함으로서 기준 신호(refl)의 전압 레벨을 결정한다.
도 8은 도 3 또는 도 5의 n-PAM 트랜스시버(300, 500)의 데이터 송수신 방법 의 흐름도이다.
도 3의 n-PAM 트랜스시버(300)와 도 5의 n-PAM 트랜스시버(500)는 기준 전압 발생부(350, 550)가 송신부(310, 510)에서 동작하는지 수신부(100)에서 동작하는지를 제외하고는 동일하게 동작하므로 도 3의 n-PAM 트랜스시버(300)를 이용하여 설명한다. 이하에서는 4-PAM 트랜스시버의 데이터 송수신 방법에 대하여 설명하지만 본 발명의 권리범위는 이에 한정되지 않으면 n-PAM 트랜스시버의 데이터 송수신 방법에서도 동일하게 적용될 수 있음은 당해 기술분야에서 통상의 지식을 가진 자에게 자명한 사항이다.
도 3, 도 4(b) 및 도 8을 참조하면, 송신부(310)는 제 1 내지 제 4 전압 레벨(V0, V1', V2', V3) 중 차동 신호쌍(inp, inm)을 송신한다. 이 경우, 송신부(310)는 제 2 전압 레벨(V1')과 제 3 전압 레벨(V2')간의 전압 차이와 다른 인접한 전압 레벨간의 전압 차이(예를 들어, V0와 V1'간의 전압 차이, V2'과 V3간의 전압 차이)와 상이하도록 조정한다(S810 단계). 즉, 제 2 전압 레벨(V1')을 종래보다 증가시키고 제 3 전압 레벨(V2')을 종래보다 감소시킨다.
차동 신호쌍(inp, inm)은 채널(330)을 통하여 수신부(100) 및 기준 신호 발생부(350)에 전달된다. 기준 신호 발생부(350)는 수신된 차동 신호쌍(inp, inm) 및 피드백된 기준 신호(refh, refl)을 이용하여 전압 레벨이 조정된 기준 신호쌍을 출력한다(S820 단계). 제 2 전압 레벨(V1')이 종래에 비하여 증가하였으므로 기준 전압(refl)의 전압 레벨(Vrefl')도 종래의 전압 레벨(Vrefl)에서 증가한다. 또한, 제 3 전압 레벨(V2')이 종래에 비하여 감소하였으므로 기준 전압(refh)의 전압 레벨(Vrefh')도 종래의 전압 레벨(Vrefh)에서 감소한다.
수신부(100)는 수신된 차동 신호쌍(inp, inm) 및 기준 신호쌍(refh, refl)을 이용하여 대응하는 데이터를 생성한다(S830 단계). 즉, 차동 신호쌍(inp, inm)이 수신되면 제 1 차동 증폭부(110), 중앙 차동 증폭부(120) 및 제 2 차동 증폭부(120)가 제 1 출력 신호, 중앙 출력 신호 및 제 2 출력 신호를 출력한다. 데이터 변환부(150)는 상기 제 1 출력 신호, 중앙 출력 신호 및 제 2 출력 신호에 응답하여 데이터(D0, D1)를 생성한다.
도 9(a)는 종래의 4-PAM 트랜스시버의 전압 마진을 설명하기 위한 아이 다이어그램(eye-diagram)이고, 도 9(b)는 본 발명의 실시예에 따른 4-PAM 트랜스시버의 전압 마진을 설명하기 위한 아이 다이어그램이다.
도 9(a)는 도 4(a)의 시뮬레이션 결과이고, 도 9(b)는 도 4(b)의 시뮬레이션 결과이다. 도 9(a)를 참조하면, 제 2 전압레벨(V1)과 제 3 전압 레벨(V2)간의 전압 마진은 156[mV]이고, 제 3 전압 레벨(V2)과 제 4 전압 레벨(V3)간의 전압 마진은 104[mV]이다. 이상적으로는 제 2 전압레벨(V1)과 제 3 전압 레벨(V2)간의 전압 마진과 제 2 전압레벨(V1)과 제 3 전압 레벨(V2)간의 전압 마진이 동일해야 하지만, 기준전압(Vrefh)에 노이즈가 있으므로 실질적으로 제 3 전압레벨(V2)과 제 4 전압 레벨(V3)간의 전압 마진은 줄어들게 된다.
도 9(b)를 참조하면, 본 발명의 실시예에 의하여 제 2 전압 레벨이 V1에서 V1'로 변경되었고, 제 3 전압 레벨이 V2에서 V2'로 변경되었다. 제 2 전압 레벨(V1')과 제 3 전압 레벨(V2')간의 전압 마진은 129[mV]이고, 제 3 전압 레벨(V2')과 제 4 전압 레벨(V3')간의 전압 마진은 126[mV]이다.
도 9(a) 및 도 9(b)를 참조하면, 제 3 전압 레벨(V2)과 제 4 전압 레벨(V3)간의 전압 마진이 104[mV]에서 126[mV]로 향상되었다.
도 10(a)는 종래의 4-PAM 트랜스시버의 시간 마진을 설명하기 위한 아이 다이어그램(eye-diagram)이고, 도 10(b)는 본 발명의 실시예에 따른 4-PAM 트랜스시버의 시간 마진을 설명하기 위한 아이 다이어그램이다.
도 10(a)는 도 4(a)의 시뮬레이션 결과이고, 도 9(b)는 도 4(b)의 시뮬레이션 결과이다. 도 10(a)를 참조하면, 제 2 전압레벨(V1)과 제 3 전압 레벨(V2)간의 시간 마진은 150.46[ps]이고, 제 3 전압 레벨(V2)과 제 4 전압 레벨(V3)간의 시간 마진은 119.05[ps]이다.
도 10(b)를 참조하면, 도 10(b)는 본 발명의 실시예에 의하여 제 2 전압 레벨이 V1에서 V1'로 변경되었고, 제 3 전압 레벨이 V2에서 V2'로 변경되었다. 그러므로, 제 2 전압 레벨(V1')과 제 3 전압 레벨(V2')간의 시간 마진은 138.19[ps]이고, 제 3 전압 레벨(V2')과 제 4 전압 레벨(V3')간의 시간 마진은 124.09[ps]이다.
도 10(a) 및 도 10(b)를 참조하면, 제 3 전압 레벨(V2)과 제 4 전압 레벨(V3)간의 시간 마진이 119.05[ps]에서 124.09[ps]로 향상되었다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 멀티 레벨 펄스 진폭 변조 수신기(Multi-level Pulse Amplitude Modulation Receiver)의 블록도이다.
도 2(a)는 도 1의 제 1 및 제 2 차동 증폭부의 입력단의 일 실시예를 도시한 회로도이다.
도 2(b)는 도 1의 중앙 차동 증폭부의 입력단의 일 실시예를 도시한 회로도이다.
도 3은 본 발명의 실시예에 따른 멀티 레벨 펄스 진폭 변조 트랜스시버(Multi-level Pulse Amplitude Modulation Transceiver)의 블록도이다.
도 4(a)는 종래의 4-PAM 트랜스시버의 시간 마진(time margin) 및 전압 마진(voltage margin)을 설명하기 위한 도면이다.
도 4(b)는 본 발명의 4-PAM 트랜스시버의 시간 마진 및 전압 마진을 설명하기 위한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 멀티 레벨 펄스 진폭 변조 트랜스시버의 블록도이다.
도 6은 도 3 또는 도 5의 송신부의 회로도이다.
도 7은 도 3 또는 도 5의 전압 레벨 조정부의 회로도이다.
도 8은 도 3 또는 도 5의 n-PAM 트랜스시버의 데이터 송수신 방법의 흐름도 이다.
도 9(a)는 종래의 4-PAM 트랜스시버의 전압 마진을 설명하기 위한 아이 다이어그램(eye-diagram)이고, 도 9(b)는 본 발명의 실시예에 따른 4-PAM 트랜스시버의 전압 마진을 설명하기 위한 아이 다이어그램이다.
도 10(a)는 종래의 4-PAM 트랜스시버의 시간 마진을 설명하기 위한 아이 다이어그램(eye-diagram)이고, 도 10(b)는 본 발명의 실시예에 따른 4-PAM 트랜스시버의 시간 마진을 설명하기 위한 아이 다이어그램이다.

Claims (36)

  1. 입력 데이터에 응답하여 제 1 내지 제 n 전압 레벨(n은 2x, x는 2이상의 자연수)의 신호들 중 차동 신호쌍을 출력하는 송신부; 및
    상기 차동 신호쌍을 수신하고, 상기 수신된 차동 신호쌍 및 상기 차동 신호쌍에 대응하는 기준 신호쌍을 이용하여 데이터를 생성하는 수신부를 구비하고,
    상기 송신부는,
    상기 제 k 및 제 k+1 전압 레벨(k는 n/2)간의 전압 차이와 다른 인접한 전압 레벨간의 전압 차이가 상이하도록 조정하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버.
  2. 제1항에 있어서, 상기 송신부는,
    상기 제 k 및 제 k+1 전압 레벨간의 전압 차이가 다른 인접한 전압 레벨간의 전압 차이보다 작아지도록 조정하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버.
  3. 제1항에 있어서, 상기 송신부는,
    상기 제 k 전압 레벨이 상기 제 k+1 전압 레벨보다 작은 경우, 상기 기준 신호의 노이즈 크기에 대응하는 비율로 상기 제 1 내지 제 k 전압 레벨을 증가시키고 상기 제 k+1 내지 제 n 전압 레벨을 감소시키는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버.
  4. 제1항에 있어서, 상기 송신부는,
    상기 입력 데이터 및 상기 입력 데이터가 반전된 반전 입력 데이터의 각각의 비트에 대응하여 상기 제 1 내지 제 n 전압 레벨 중 하나의 전압 레벨을 결정하는 복수의 출력 드라이버를 구비하고,
    상기 각각의 출력 드라이버는,
    상기 입력 데이터의 비트가 게이트에 인가되고 제 1 단은 대응하는 채널에 연결되는 제 1 트랜지스터;
    상기 반전 입력 데이터의 비트가 게이트에 인가되고 제 1 단은 대응하는 채널에 연결되며 제 2 단은 상기 제 1 트랜지스터의 제 2 단과 연결되는 제 2 트랜지스터; 및
    게이트에 제어 전압이 인가되고 제 1 단은 상기 제 1 및 제 2 트랜지스터의 제 2 단과 연결되며 제 2 단은 접지 전압과 연결되는 제 3 트랜지스터를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버.
  5. 제4항에 있어서, 상기 송신부는,
    상기 각각의 출력 드라이버의 상기 제 1 내지 제 3 트랜지스터 중 적어도 하나 이상의 트랜지스터의 폭(width) 및/또는 상기 제어 전압을 조정하여 상기 제 1 내지 제 n 전압 레벨을 조정하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버.
  6. 제1항에 있어서, 상기 멀티 레벨 펄스 진폭 변조 트랜스시버는,
    상기 조정된 전압 레벨에 대응하여 상기 기준 신호의 전압 레벨을 조정하여 출력하는 기준 신호 발생부를 더 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버.
  7. 제6항에 있어서, 상기 기준 신호 발생부는,
    상기 차동 신호쌍의 조정된 전압 레벨들 사이의 중간값과 상기 기준 신호의 전압 레벨이 일치하도록 상기 기준 신호의 전압 레벨을 조정하여 출력하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버.
  8. 제6항에 있어서, 상기 기준 신호 발생부는,
    상기 제 k 전압 레벨이 상기 제 k+1 전압 레벨보다 작은 경우, 상기 제 k 전압 레벨보다 작은 기준 신호의 전압 레벨은 증가시키고 상기 제 k+1 전압 레벨보다 큰 기준 신호의 전압 레벨은 감소시키는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버.
  9. 제6항에 있어서, 상기 기준 신호 발생부는,
    상기 차동 신호쌍 및 상기 기준 신호를 적분하는 적분기;
    상기 차동 신호쌍의 적분값 및 상기 기준 신호의 적분값을 비교하는 비교기;
    상기 비교 결과에 응답하여 상기 기준 신호의 전압 레벨을 제어하는 제어 신호를 출력하는 카운터; 및
    상기 제어 신호에 응답하여 상기 기준 신호의 전압 레벨을 조정하는 전압 레벨 조정부를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버.
  10. 제9항에 있어서, 상기 전압 레벨 조정부는,
    전원 전압과 접지 전압 사이에 연결되는 복수의 저항들; 및
    상기 제어 신호에 응답하여 상기 각각의 저항들 사이에 연결될 수 있는 스위치를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버.
  11. 제6항에 있어서, 상기 수신부는,
    상기 기준 신호 발생부를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버.
  12. 제6항에 있어서, 상기 송신부는,
    상기 기준 신호 발생부를 구비하고,
    상기 멀티 레벨 펄스 진폭 변조 트랜스시버는,
    상기 기준 신호 발생부에서 출력하는 상기 기준 신호쌍을 상기 수신부로 전 송하는 채널을 더 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버.
  13. 제1항에 있어서, 상기 수신기는,
    상기 차동 신호쌍을 이용하여 중앙 출력 신호를 출력하는 중앙 차동 증폭부;
    상기 차동 신호쌍 및 상기 대응하는 기준 신호쌍을 이용하여 제 1 내지 제 m 출력 신호(m은 자연수)를 출력하는 제 1 내지 제 m 차동 증폭부; 및
    상기 제 1 내지 제 m 출력 신호 및 상기 중앙 출력 신호에 응답하여 대응하는 데이터로 변환하는 데이터 변환부를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버.
  14. 제13항에 있어서, 상기 중앙 차동 증폭부는,
    상기 차동 신호쌍의 전압 레벨간의 차이를 증폭하여 출력하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버.
  15. 제13항에 있어서, 상기 제 1 내지 제 m 차동 증폭부는,
    상기 차동 신호쌍의 전압 레벨 및 상기 기준 신호쌍의 전압 레벨의 차이를 증폭하여 출력하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버.
  16. 제 1 내지 제 n 전압 레벨(n은 2x, x는 2이상의 자연수)의 입력 신호들 중 차동 신호쌍을 이용하여 데이터를 수신하는 멀티 레벨 펄스 진폭 변조 수신기에 있어서,
    상기 차동 신호쌍을 이용하여 중앙 출력 신호를 출력하는 중앙 차동 증폭부;
    상기 차동 신호쌍 및 상기 차동 신호쌍에 대응하는 기준 신호쌍을 이용하여 제 1 내지 제 m 출력 신호(m은 자연수)를 출력하는 제 1 내지 제 m 차동 증폭부; 및
    상기 제 1 내지 제 m 출력 신호 및 상기 중앙 출력 신호에 응답하여 대응하는 데이터로 변환하는 데이터 변환부를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 수신기.
  17. 제16항에 있어서, 상기 중앙 차동 증폭부는,
    상기 차동 신호쌍의 전압 레벨의 차이를 증폭하여 출력하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 수신기.
  18. 제17항에 있어서, 상기 중앙 차동 증폭부는,
    상기 차동 신호쌍의 전압 레벨을 비교하는 비교기;
    상기 비교기의 출력 신호를 래치하는 래치부; 및
    상기 래치부의 출력 신호를 증폭하는 버퍼를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 수신기.
  19. 제16항에 있어서, 상기 제 1 내지 제 m 차동 증폭부는,
    상기 차동 신호쌍의 전압 레벨 및 상기 기준 신호쌍의 전압 레벨의 차이를 증폭하여 출력하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 수신기.
  20. 제19항에 있어서, 상기 제 1 내지 제 m 차동 증폭부는,
    상기 차동 신호쌍의 전압 레벨과 상기 기준 신호쌍의 전압 레벨을 비교하는 비교기;
    상기 비교기의 출력 신호를 래치하는 래치부; 및
    상기 래치부의 출력 신호를 증폭하는 버퍼를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 수신기.
  21. 제16항에 있어서, 상기 멀티 레벨 펄스 진폭 변조 수신기는,
    상기 기준 신호쌍을 생성하여 출력하는 기준 신호 발생부를 더 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 수신기.
  22. 입력 데이터에 응답하여 제 1 내지 제 n 전압 레벨(n은 2x, x는 2이상의 자연수)의 신호들 중 차동 신호쌍을 송신하는 단계;
    상기 송신한 차동 신호쌍을 수신하는 단계; 및
    상기 수신된 차동 신호쌍 및 상기 차동 신호쌍에 대응하는 기준 신호쌍을 이용하여 데이터를 생성하는 단계를 구비하고,
    상기 차동 신호쌍을 송신하는 단계는,
    상기 제 k 및 제 k+1 전압 레벨(k는 n/2)간의 전압 차이와 다른 인접한 전압 레벨간의 전압 차이가 상이하도록 조정하는 단계를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버의 데이터 송수신 방법.
  23. 제22항에 있어서, 상기 차동 신호쌍을 송신하는 단계는,
    상기 제 k 및 제 k+1 전압 레벨간의 전압 차이가 다른 인접한 전압 레벨간의 전압 차이보다 작아지도록 조정하는 단계를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버의 데이터 송수신 방법.
  24. 제22항에 있어서, 상기 차동 신호쌍을 송신하는 단계는,
    상기 제 k 전압 레벨이 상기 제 k+1 전압 레벨보다 작은 경우, 상기 기준 신호의 노이즈 크기에 대응하는 비율로 상기 제 1 내지 제 k 전압 레벨을 증가시키고 상기 제 k+1 내지 제 n 전압 레벨을 감소시키는 단계를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버의 데이터 송수신 방법.
  25. 제22항에 있어서, 상기 멀티 레벨 펄스 진폭 변조 트랜스시버의 데이터 송수 신 방법은,
    상기 조정된 전압 레벨에 대응하여 상기 기준 신호의 전압 레벨을 조정하여 출력하는 단계를 더 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버의 데이터 송수신 방법.
  26. 제25항에 있어서, 상기 기준 신호의 전압 레벨을 조정하여 출력하는 단계는,
    상기 차동 신호쌍의 조정된 전압 레벨들 사이의 중간값과 상기 기준 신호의 전압 레벨이 일치하도록 상기 기준 신호의 전압 레벨을 조정하여 출력하는 단계인 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버의 데이터 송수신 방법.
  27. 제25항에 있어서, 상기 기준 신호의 전압 레벨을 조정하여 출력하는 단계는,
    상기 제 k 전압 레벨이 상기 제 k+1 전압 레벨보다 작은 경우, 상기 제 k 전압 레벨보다 작은 기준 신호의 전압 레벨은 증가시키고 상기 제 k+1 전압 레벨보다 큰 기준 신호의 전압 레벨은 감소시키는 단계를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버의 데이터 송수신 방법.
  28. 제25항에 있어서, 상기 기준 신호의 전압 레벨을 조정하여 출력하는 단계는,
    상기 차동 신호쌍 및 상기 기준 신호를 적분하는 단계;
    상기 차동 신호쌍의 적분값 및 상기 기준 신호의 적분값을 비교하는 단계;
    상기 비교 결과에 응답하여 상기 기준 신호의 전압 레벨을 제어하는 제어 신 호를 출력하는 단계; 및
    상기 제어 신호에 응답하여 상기 기준 신호의 전압 레벨을 조정하는 단계를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버의 데이터 송수신 방법.
  29. 제28항에 있어서, 상기 기준 신호의 전압 레벨을 조정하는 단계는,
    상기 제어 신호에 응답하여 저항을 이용한 전압 분배를 이용하여 상기 기준 신호의 전압 레벨을 조정하는 단계인 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버의 데이터 송수신 방법.
  30. 제25항에 있어서, 상기 수신하는 단계는,
    채널을 통하지 않고 상기 조정된 기준 신호를 수신하는 단계를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버의 데이터 송수신 방법.
  31. 제25항에 있어서, 상기 수신하는 단계는,
    채널을 통하여 상기 조정된 기준 신호를 수신하는 단계를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버의 데이터 송수신 방법.
  32. 제22항에 있어서, 상기 차동 신호쌍 및 기준 신호쌍을 이용하여 데이터를 생성하는 단계는,
    상기 차동 입력 입력 신호쌍의 전압 레벨간의 차이를 증폭하여 중앙 출력 신호를 출력하는 단계;
    상기 차동 입력 신호쌍의 전압 레벨 및 상기 기준 신호쌍의 전압 레벨의 차이를 증폭하여 제 1 내지 제 m 출력 신호(m은 자연수)를 출력하는 단계; 및
    상기 중앙 출력 신호 및 제 1 내지 제 m 출력 신호에 응답하여 대응하는 데이터로 변환하는 단계를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 트랜스시버의 데이터 송수신 방법.
  33. 제 1 내지 제 n 전압 레벨(n은 2x, x는 2이상의 자연수)의 입력 신호들을 이용하는 멀티 레벨 펄스 진폭 변조 수신기의 데이터 수신 방법에 있어서,
    상기 입력 신호들 중 차동 신호쌍을 수신하는 단계;
    상기 수신된 차동 신호쌍을 이용하여 중앙 출력 신호를 출력하는 단계;
    상기 차동 신호쌍 및 상기 차동 신호쌍에 대응하는 기준 신호쌍을 이용하여 제 1 내지 제 m 출력 신호(m은 자연수)를 출력하는 단계; 및
    상기 중앙 출력 신호 및 상기 제 1 내지 제 m 출력 신호에 응답하여 대응하는 데이터를 생성하는 단계를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 수신기의 데이터 수신 방법.
  34. 제33항에 있어서, 상기 중앙 출력 신호를 출력하는 단계는,
    상기 차동 신호쌍의 전압 레벨의 차이를 증폭하여 출력하는 단계를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 수신기의 데이터 수신 방법.
  35. 제33항에 있어서, 상기 제 1 내지 제 m 출력 신호(m은 자연수)를 출력하는 단계는,
    상기 수신된 차동 입력 신호쌍의 전압 레벨 및 상기 기준 신호쌍의 전압 레벨의 차이를 증폭하여 출력하는 단계를 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 수신기의 데이터 수신 방법.
  36. 제33항에 있어서, 상기 멀티 레벨 펄스 진폭 변조 수신기의 데이터 수신 방법은,
    상기 기준 신호쌍을 생성하여 출력하는 단계를 더 구비하는 것을 특징으로 하는 멀티 레벨 펄스 진폭 변조 수신기의 데이터 수신 방법.
KR1020070115489A 2007-11-13 2007-11-13 멀티 레벨 펄스 진폭 변조 트랜스시버 및 데이터 송수신방법 KR20090049290A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070115489A KR20090049290A (ko) 2007-11-13 2007-11-13 멀티 레벨 펄스 진폭 변조 트랜스시버 및 데이터 송수신방법
US12/230,578 US20090122904A1 (en) 2007-11-13 2008-09-02 Apparatuses and method for multi-level communication
TW097137997A TW200937915A (en) 2007-11-13 2008-10-02 Apparatuses and method for multi-level communication
CNA2008101745406A CN101436910A (zh) 2007-11-13 2008-11-10 用于多电平通信的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070115489A KR20090049290A (ko) 2007-11-13 2007-11-13 멀티 레벨 펄스 진폭 변조 트랜스시버 및 데이터 송수신방법

Publications (1)

Publication Number Publication Date
KR20090049290A true KR20090049290A (ko) 2009-05-18

Family

ID=40623691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070115489A KR20090049290A (ko) 2007-11-13 2007-11-13 멀티 레벨 펄스 진폭 변조 트랜스시버 및 데이터 송수신방법

Country Status (4)

Country Link
US (1) US20090122904A1 (ko)
KR (1) KR20090049290A (ko)
CN (1) CN101436910A (ko)
TW (1) TW200937915A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102257212B1 (ko) * 2020-01-21 2021-05-28 고려대학교 산학협력단 4레벨 펄스 진폭 변조 신호 기반의 선형성 보상 회로 및 그 동작 방법
KR102257233B1 (ko) * 2020-01-31 2021-05-28 고려대학교 산학협력단 접지 신호 전송법 기반의 3레벨 펄스 진폭 송수신 장치
US11651799B2 (en) 2020-08-21 2023-05-16 Samsung Electronics Co., Ltd. Method of generating a multi-level signal using a selective level change, a method of transmitting data using the same, and a transmitter and memory system performing the same
US12111351B2 (en) 2020-12-04 2024-10-08 Samsung Electronics Co., Ltd. Test devices, test systems, and operating methods of test systems

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8983291B1 (en) * 2012-07-30 2015-03-17 Inphi Corporation Optical PAM modulation with dual drive mach zehnder modulators and low complexity electrical signaling
KR102214496B1 (ko) * 2014-01-20 2021-02-09 에스케이하이닉스 주식회사 캘리브레이션 회로 및 이를 포함한 반도체 장치
TWI752898B (zh) * 2014-03-25 2022-01-21 日商新力股份有限公司 發訊裝置及通訊系統
US9112550B1 (en) * 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
JP6557562B2 (ja) * 2015-03-17 2019-08-07 ルネサスエレクトロニクス株式会社 送信回路及び半導体装置
EP3070896A1 (en) 2015-03-17 2016-09-21 Renesas Electronics Corporation Transmitter circuit, semiconductor apparatus and data transmission method
US10345836B1 (en) * 2015-08-21 2019-07-09 Rambus Inc. Bidirectional signaling with asymmetric termination
CN109565337B (zh) * 2016-07-27 2020-10-23 华为技术有限公司 一种光传输方法、装置及系统
KR102349415B1 (ko) * 2017-08-07 2022-01-11 삼성전자주식회사 펄스 진폭 변조 송신기 및 펄스 진폭 변조 수신기
US10355893B2 (en) * 2017-10-02 2019-07-16 Micron Technology, Inc. Multiplexing distinct signals on a single pin of a memory device
US10725913B2 (en) 2017-10-02 2020-07-28 Micron Technology, Inc. Variable modulation scheme for memory device access or operation
JP6739488B2 (ja) * 2018-09-11 2020-08-12 アンリツ株式会社 Ｐａｍデコーダおよびｐａｍデコード方法と誤り検出装置および誤り検出方法
CN110266396B (zh) * 2019-06-21 2020-08-25 上海交通大学 一种光学pam-4信号接收机和全光量化方法
US11394589B1 (en) 2021-05-17 2022-07-19 Micron Technology, Inc. Techniques for communicating multi-level signals

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254883A (en) * 1992-04-22 1993-10-19 Rambus, Inc. Electrical current source circuitry for a bus
FR2718910B1 (fr) * 1994-04-18 1996-05-31 Sat Dispositif de décision à seuils adaptatifs pour modulation à multiétat.
US7269212B1 (en) * 2000-09-05 2007-09-11 Rambus Inc. Low-latency equalization in multi-level, multi-line communication systems
US7124221B1 (en) * 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US7072415B2 (en) * 1999-10-19 2006-07-04 Rambus Inc. Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation
US7113550B2 (en) * 2002-12-10 2006-09-26 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system
US7447262B2 (en) * 2005-05-12 2008-11-04 Rdc Semiconductor Co., Ltd. Adaptive blind start-up receiver architecture with fractional baud rate sampling for full-duplex multi-level PAM systems

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102257212B1 (ko) * 2020-01-21 2021-05-28 고려대학교 산학협력단 4레벨 펄스 진폭 변조 신호 기반의 선형성 보상 회로 및 그 동작 방법
KR102257233B1 (ko) * 2020-01-31 2021-05-28 고려대학교 산학협력단 접지 신호 전송법 기반의 3레벨 펄스 진폭 송수신 장치
US11651799B2 (en) 2020-08-21 2023-05-16 Samsung Electronics Co., Ltd. Method of generating a multi-level signal using a selective level change, a method of transmitting data using the same, and a transmitter and memory system performing the same
US12111351B2 (en) 2020-12-04 2024-10-08 Samsung Electronics Co., Ltd. Test devices, test systems, and operating methods of test systems

Also Published As

Publication number Publication date
TW200937915A (en) 2009-09-01
US20090122904A1 (en) 2009-05-14
CN101436910A (zh) 2009-05-20

Similar Documents

Publication Publication Date Title
KR20090049290A (ko) 멀티 레벨 펄스 진폭 변조 트랜스시버 및 데이터 송수신방법
US6556628B1 (en) Methods and systems for transmitting and receiving differential signals over a plurality of conductors
JP7074744B2 (ja) 電圧モードドライバのインピーダンスおよびスイング制御
US7193467B2 (en) Differential amplifiers and methods of using same
US10673535B2 (en) Optical receiver with three data slicers and one edge slicer
US9853642B1 (en) Data-dependent current compensation in a voltage-mode driver
US10171273B2 (en) Decision feedback equalizer and interconnect circuit
US9923809B2 (en) Data transmission apparatus, data reception apparatus, data transmission and reception system
EP3574585B1 (en) Threshold adjustment compensation of asymmetrical optical noise
US20050122143A1 (en) Low-power low-voltage multi--level variable-resistor line driver
US6690744B2 (en) Digital line driver circuit
KR102478277B1 (ko) 4레벨 pam 수신기
US7528629B2 (en) Low-power low-voltage multi-level variable-resistor line driver
KR20200099453A (ko) 싱글 엔디드 3-레벨 펄스 진폭 변조 시그널링을 위한 장치 및 방법
US9136948B2 (en) Electrical modulator driver circuit for generating multi-level drive signals for QAM optical transmission
Rashdan et al. Differential-time and pulse-amplitude modulation signaling for serial link transceivers
KR20200003522A (ko) 저전력 유선 채널 송신기 및 이를 포함하는 송수신기
KR102636015B1 (ko) 차동 모드 pam-4와 공통 모드 nrz를 이용한 pam-8 송수신기 및 송수신 방법
JP2007194967A (ja) 受信装置、送信装置、伝送システム、および受信方法
Madany et al. Pulse-position and pulse-amplitude modulation interface for serial data link applications
US20240039495A1 (en) Equalizer circuit
JP5106757B2 (ja) 電圧レベルコーディングシステム及び方法
KR102266069B1 (ko) Pam-4 기반의 유선 트랜시버
KR102688922B1 (ko) 메모리 전력 최적화 방법 및 장치
JP2009152970A (ja) 信号伝送システム

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid