JP6219468B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6219468B2
JP6219468B2 JP2016176490A JP2016176490A JP6219468B2 JP 6219468 B2 JP6219468 B2 JP 6219468B2 JP 2016176490 A JP2016176490 A JP 2016176490A JP 2016176490 A JP2016176490 A JP 2016176490A JP 6219468 B2 JP6219468 B2 JP 6219468B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
electrode
semiconductor layer
region
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016176490A
Other languages
English (en)
Other versions
JP2017011292A (ja
Inventor
岡崎　健一
健一 岡崎
正寛 渡邊
正寛 渡邊
光男 増山
光男 増山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017011292A publication Critical patent/JP2017011292A/ja
Application granted granted Critical
Publication of JP6219468B2 publication Critical patent/JP6219468B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

開示される発明の一態様は、半導体装置に関する。
近年、酸化物半導体を用いてトランジスタを作製し、電子デバイスや光デバイスに応用す
る技術が注目されている。例えば、特許文献１及び特許文献２には、酸化物半導体として
、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）を含む酸化物（以下「ＩＧＺＯ
」と呼ぶ）を用いてトランジスタを形成し、形成されたトランジスタを用いて表示装置を
作製することが開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
ＩＧＺＯは導電性が低いので、ＩＧＺＯを活性層とする酸化物半導体トランジスタは、例
えば、オン電流が低いという恐れがある。
以上を鑑み、開示される発明の一様態では、導電性が高い酸化物半導体層を有する酸化物
半導体トランジスタを提供することを課題の一とする。
開示される発明の一様態は、インジウム、ガリウム、亜鉛を含む酸化物（ＩＧＺＯ）及び
酸化インジウムの粒子を有する酸化物半導体層と、当該酸化物半導体層中のチャネル形成
領域と、ゲート絶縁膜を挟んで重畳するゲート電極と、当該酸化物半導体層中のソース領
域及びドレイン領域に重畳するソース電極及びドレイン電極とを有することを特徴とする
半導体装置に関する。
開示される発明の一態様において、酸化物半導体層は、ＩＧＺＯを構成する一部のインジ
ウムと酸素が結合し、酸化インジウム（Ｉｎ２Ｏ３）の結晶体が粒子としてＩＧＺＯ中に
存在する酸化物半導体層である。
酸化インジウムは、エネルギーギャップが２．８ｅＶであるような絶縁体に近い半導体で
ある。ＩＧＺＯを構成する一部のインジウムと酸素から、絶縁体に近い酸化インジウムの
粒子が形成されると、当該ＩＧＺＯに電荷の偏りが生じる。すなわち、ＩＧＺＯのうち、
酸化インジウムの粒子は絶縁体に近く、酸化インジウムの粒子を形成するためインジウム
と酸素が引き抜かれた部分は、他の部分と比べて導電性が高くなる。また酸化インジウム
の粒子は、酸化物半導体層中に散在しているため、キャリアの移動を妨げない。以上から
、酸化インジウムの粒子がＩＧＺＯ中に存在する酸化物半導体層は、高い導電性を有する
こととなる。
よってこのような高い導電性を有する酸化物半導体層を酸化物半導体トランジスタの酸化
物半導体層として用いると、キャリアの移動度が向上し、酸化物半導体トランジスタのオ
ン電流が高くなる。
開示される発明の一様態は、ゲート電極と、当該ゲート電極を覆うゲート絶縁膜と、当該
ゲート絶縁膜を挟んで当該ゲート電極に重畳し、インジウム、ガリウム、亜鉛を含む酸化
物及び酸化インジウムの粒子を有する酸化物半導体層と、当該酸化物半導体層中のソース
領域及びドレイン領域上に設けられたソース電極及びドレイン電極とを有することを特徴
とする半導体装置に関する。
開示される発明の一様態は、ゲート電極と、当該ゲート電極を覆うゲート絶縁膜と、当該
ゲート絶縁膜上に設けられたソース電極及びドレイン電極と、当該ゲート絶縁膜を挟んで
、当該ゲート電極、並びに、当該ソース電極及びドレイン電極上に設けられた、インジウ
ム、ガリウム、亜鉛を含む酸化物及び酸化インジウムの粒子を有する酸化物半導体層とを
有することを特徴とする半導体装置に関する。
開示される発明の一様態は、インジウム、ガリウム、亜鉛を含む酸化物及び酸化インジウ
ムの粒子を有する酸化物半導体層と、当該酸化物半導体層中のソース領域及びドレイン領
域上に設けられたソース電極及びドレイン電極と、当該酸化物半導体層、当該ソース電極
及びドレイン電極を覆うゲート絶縁膜と、当該ゲート絶縁膜を挟んで、当該酸化物半導体
層中のチャネル形成領域上に設けられたゲート電極とを有することを特徴とする半導体装
置に関する。
開示される発明の一様態は、ソース電極及びドレイン電極と、当該ソース電極及びドレイ
ン電極上に、ソース領域及びドレイン領域が重畳するように設けられた、インジウム、ガ
リウム、亜鉛を含む酸化物及び酸化インジウムの粒子を有する酸化物半導体層と、当該酸
化物半導体層を覆うゲート絶縁膜と、当該ゲート絶縁膜を挟んで、当該酸化物半導体層中
のチャネル形成領域上に設けられたゲート電極とを有することを特徴とする半導体装置に
関する。
開示される発明の一様態により、導電性が高い酸化物半導体層を有する酸化物半導体トラ
ンジスタを提供することができる。
半導体装置の断面図。 半導体装置の断面図。 酸化物半導体層の断面ＴＥＭ写真。 酸化物半導体層をＴＥＭ−ＦＦＴで解析した結果を示す図。 酸化物半導体トランジスタのドレイン電流（Ｉｄ）及びゲート電圧（Ｖｇ）の関係を示す図。 酸化物半導体トランジスタのドレイン電流（Ｉｄ）及びゲート電圧（Ｖｇ）の関係を示す図。 酸化物半導体トランジスタのドレイン電流（Ｉｄ）及びゲート電圧（Ｖｇ）の関係を示す図。 酸化物半導体トランジスタのドレイン電流（Ｉｄ）及びゲート電圧（Ｖｇ）の関係を示す図。 酸化物半導体トランジスタのドレイン電流（Ｉｄ）及びゲート電圧（Ｖｇ）の関係を示す図。 酸化物半導体トランジスタのドレイン電流（Ｉｄ）及びゲート電圧（Ｖｇ）の関係を示す図。 酸化物半導体トランジスタのドレイン電流（Ｉｄ）及びゲート電圧（Ｖｇ）の関係を示す図。 酸化物半導体トランジスタのドレイン電流（Ｉｄ）及びゲート電圧（Ｖｇ）の関係を示す図。
以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し
、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書
に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変
更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限
定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機
能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
なお本明細書に開示された発明において、半導体装置とは、半導体を利用することで機能
する素子及び装置全般を指し、電子回路、表示装置、発光装置等を含む電気装置およびそ
の電気装置を搭載した電子機器をその範疇とする。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、説明を分かりやすくす
るために、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示す
る発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同
を避けるために付すものであり、数的に限定するものではないことを付記する。
図１及び図２に本実施の形態の酸化物半導体トランジスタの構成を示す。
図１（Ａ）に示す酸化物半導体トランジスタ１０１は、基板１００上に下地絶縁膜１０２
が設けられ、下地絶縁膜１０２上に形成されたゲート電極１０３と、下地絶縁膜１０２及
びゲート電極１０３を覆うゲート絶縁膜１０４と、ゲート絶縁膜１０４を挟んでゲート電
極１０３と重畳し、活性層として機能する酸化物半導体層１０５と、酸化物半導体層１０
５のソース領域及びドレイン領域上に形成されたソース電極及びドレイン電極として機能
する電極１０６ａ及び電極１０６ｂとを有する。
図１（Ａ）に示す酸化物半導体トランジスタ１０１は、ゲート電極１０３が酸化物半導体
層１０５の下に形成されているボトムゲート型であり、なおかつ、ソース電極及びドレイ
ン電極として機能する電極１０６ａ及び電極１０６ｂが酸化物半導体層１０５の上に形成
されているトップコンタクト型である。
なお図１（Ａ）に示す酸化物半導体トランジスタ１０１は、ゲート電極１０３上の酸化物
半導体層１０５の領域（すなわちチャネル形成領域）が、エッチング等で他の領域より膜
厚が薄くなっている。このようにチャネル形成領域の膜厚が薄いトランジスタを、チャネ
ルエッチ型トランジスタと呼ぶこととする。図１（Ａ）に示す酸化物半導体トランジスタ
１０１は、チャネルエッチ型トランジスタだけでなく、チャネル形成領域上に保護絶縁膜
を形成する、チャネル保護型トランジスタであってもよい。
図１（Ｂ）に示す酸化物半導体トランジスタ１１１は、基板１１０上に下地絶縁膜１１２
が設けられ、下地絶縁膜１１２上に形成されたゲート電極１１３と、下地絶縁膜１１２及
びゲート電極１１３を覆うゲート絶縁膜１１４と、ゲート絶縁膜１１４上に設けられソー
ス電極及びドレイン電極として機能する電極１１６ａ及び電極１１６ｂと、ゲート絶縁膜
１１４を挟んでゲート電極１１３上に設けられ、ソース電極及びドレイン電極として機能
する電極１１６ａ及び電極１１６ｂ上に設けられ、活性層として機能する酸化物半導体層
１１５とを有する。
なお図１（Ｂ）において、ソース電極及びドレイン電極として機能する電極１１６ａ及び
電極１１６ｂは、ゲート電極１１３と重畳していないが、必要であれば、電極１１６ａの
一部及び電極１１６ｂの一部は、ゲート絶縁膜１１４を介して、それぞれゲート電極１１
３に重畳していてもよい。
図１（Ｂ）に示す酸化物半導体トランジスタ１１１は、ゲート電極１１３が酸化物半導体
層１１５の下に形成されているボトムゲート型であり、なおかつ、ソース電極及びドレイ
ン電極として機能する電極１１６ａ及び電極１１６ｂが酸化物半導体層１１５の一部の下
に形成されているボトムコンタクト型である。
図２（Ａ）に示す酸化物半導体トランジスタ２０１は、基板２００上に下地絶縁膜２０２
が設けられ、下地絶縁膜２０２上に形成された、活性層として機能する酸化物半導体層２
０３と、酸化物半導体層２０３上に形成されたソース電極及びドレイン電極として機能す
る電極２０４ａ及び電極２０４ｂと、酸化物半導体層２０３、電極２０４ａ及び電極２０
４ｂ上のゲート絶縁膜２０６と、ゲート絶縁膜２０６を挟んで酸化物半導体層２０３のチ
ャネル形成領域２０９上の重畳する位置に設けられたゲート電極２０７とを有する。
図２（Ａ）に示す酸化物半導体トランジスタ２０１は、ゲート電極２０７が酸化物半導体
層２０３の上に形成されているトップゲート型であり、なおかつ、ソース電極及びドレイ
ン電極として機能する電極２０４ａ及び電極２０４ｂが酸化物半導体層２０３の上に形成
されているトップコンタクト型である。
電極２０４ａ及び電極２０４ｂが酸化物半導体層２０３と重畳している領域２０８ａ及び
領域２０８ｂは、ソース領域及びドレイン領域として機能する。
また、チャネル形成領域２０９及び領域２０８ａとの間には領域２１１ａ、並びに、チャ
ネル形成領域２０９及び領域２０８ｂとの間には領域２１１ｂが設けられており、オフセ
ット領域として機能する。
図２（Ｂ）に示す酸化物半導体トランジスタ２２１は、基板２２０上に下地絶縁膜２２２
が設けられ、下地絶縁膜２２２上に形成された、ソース電極及びドレイン電極として機能
する電極２２４ａ及び電極２２４ｂと、活性層として機能し、電極２２４ａ及び電極２２
４ｂそれぞれの上にソース領域及びドレイン領域が重畳するように設けられた酸化物半導
体層２２３と、酸化物半導体層２２３、電極２２４ａ及び電極２２４ｂ上のゲート絶縁膜
２２６と、ゲート絶縁膜２２６を挟んで酸化物半導体層２２３のチャネル形成領域２２９
上の重畳する位置に設けられたゲート電極２２７を有する。
なお図２（Ｂ）において、ソース電極及びドレイン電極として機能する電極２２４ａ及び
電極２２４ｂは、ゲート電極２２７と重畳していないが、必要であれば、電極２２４ａの
一部及び電極２２４ｂの一部は、酸化物半導体層２２３及びゲート絶縁膜２２６を介して
、それぞれゲート電極２２７に重畳していてもよい。
図２（Ｂ）に示す酸化物半導体トランジスタ２２１は、ゲート電極２２７が酸化物半導体
層２２３の上に形成されているトップゲート型であり、なおかつ、ソース電極及びドレイ
ン電極として機能する電極２２４ａ及び電極２２４ｂが酸化物半導体層２２３の下に形成
されているボトムコンタクト型である。
電極２２４ａ及び電極２２４ｂそれぞれが酸化物半導体層２２３と重畳している領域２２
８ａ及び領域２２８ｂは、ソース領域及びドレイン領域として機能する。
また、チャネル形成領域２２９及び領域２２８ａとの間には領域２３１ａ、並びに、チャ
ネル形成領域２２９及び領域２２８ｂとの間には領域２３１ｂが設けられており、オフセ
ット領域として機能する。
図１（Ａ）の酸化物半導体トランジスタ１０１の酸化物半導体層１０５、図１（Ｂ）の酸
化物半導体トランジスタ１１１の酸化物半導体層１１５、図２（Ａ）の酸化物半導体トラ
ンジスタ２０１の酸化物半導体層２０３、図２（Ｂ）の酸化物半導体トランジスタ２２１
の酸化物半導体層２２３は、ＩＧＺＯ及び酸化インジウムの粒子を有する酸化物半導体層
である。
上述したように、ＩＧＺＯ及び酸化インジウムの粒子を有する酸化物半導体層とは、ＩＧ
ＺＯを構成する一部のインジウムと酸素が結合し、酸化インジウム（Ｉｎ２Ｏ３）の結晶
体が粒子としてＩＧＺＯ中に存在する酸化物半導体層である。
酸化インジウムは、エネルギーギャップが２．８ｅＶであるような絶縁体に近い半導体で
ある。ＩＧＺＯを構成する一部のインジウムと酸素から、絶縁体に近い酸化インジウムの
粒子が形成されると、当該ＩＧＺＯに電荷の偏りが生じる。すなわち、ＩＧＺＯのうち、
酸化インジウムの粒子は絶縁体に近く、酸化インジウムの粒子を形成するためインジウム
と酸素が引き抜かれた部分は、他の部分と比べて導電性が高い。また酸化インジウムの粒
子は、酸化物半導体層に散在しているため、キャリアの移動を妨げない。以上から、酸化
インジウムの粒子がＩＧＺＯ中に存在する酸化物半導体層は、高い導電性を有する。
そのため、ＩＧＺＯ及び酸化インジウムの粒子を有する酸化物半導体層を有する酸化物半
導体トランジスタは、導電性が高い。導電性が高い酸化物半導体トランジスタは、例えば
オン電流が高いという利点を有する。
図３は、本実施の形態に用いるＩＧＺＯ及び粒子を有する酸化物半導体層の断面ＴＥＭ写
真である。
図３に示すＩＧＺＯ及び粒子を有する酸化物半導体層は、基板温度２５０℃、スパッタ法
にて成膜した。
粒子をフーリエ変換透過電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍ
ｉｃｒｏｓｃｏｐｙ−Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ：ＴＥＭ−ＦＦＴ
）にて解析したところ、粒子は酸化インジウムであることが明らかになった。以下に粒子
が酸化インジウムであることを説明する。
ＴＥＭ−ＦＦＴでは、得られた格子像のパターンをフーリエ変換することで、パターンの
スポット位置を解析できる。これにより、結晶の面間隔や結晶面方位を解析することがで
きる。
本実施の形態では、酸化物半導体層中の粒子をＴＥＭ−ＦＦＴにて解析したところ、結晶
の面間隔を得た。酸化物半導体層中の粒子のｄ値として、Ａ：０．５０１ｎｍ、Ｂ：０．
２６５ｎｍ、Ｃ：０．３０２ｎｍが得られた（図４参照）。酸化インジウム（Ｉｎ２Ｏ３
）のｄ値は、Ａ：０．５０６ｎｍ、Ｂ：０．２７０ｎｍ、Ｃ：０．３２０ｎｍであるので
、粒子の成分が酸化インジウム（Ｉｎ２Ｏ３）であることが示唆された。
図５乃至図１２に本実施の形態の酸化物半導体層を用いた酸化物半導体トランジスタのド
レイン電流（Ｉｄ）及びゲート電圧（Ｖｇ）の関係を示す。
図５乃至図１２で用いた酸化物半導体トランジスタは、図１（Ａ）で示したボトムゲート
・トップコンタクト型の酸化物半導体トランジスタ１０１である。図５で用いた酸化物半
導体トランジスタ１０１において、下地絶縁膜１０２は、窒化珪素膜膜厚１００ｎｍに酸
窒化珪素膜膜厚１５０ｎｍを積層したものを用いた。ゲート電極１０３は、タングステン
（Ｗ）膜膜厚１００ｎｍを用いた。ゲート絶縁膜１０４は、酸素を含む窒化珪素膜膜厚１
００ｎｍを用いた。
酸化物半導体層１０５は、膜厚３５ｎｍ、成膜圧力０．３Ｐａ、成膜パワー９ｋＷ（ＡＣ
）、アルゴンに対する酸素（Ｏ２）流量比＝５０％、基板温度１５０℃で成膜した。また
上記条件で成膜後、窒素雰囲気中３５０℃で１時間焼成後、窒素及び酸素雰囲気中３５０
℃で１時間焼成した酸化物半導体層（図５、図７、図９、図１１）、並びに、窒素雰囲気
中４５０℃で１時間焼成後、窒素及び酸素雰囲気中４５０℃で１時間焼成した酸化物半導
体層（図６、図８、図１０、図１２）を酸化物半導体層１０５とした。
電極１０６ａ及び電極１０６ｂは、チタン膜膜厚１００ｎｍ、アルミニウム膜膜厚４００
ｎｍ、チタン膜膜厚１００ｎｍの積層した積層膜を用いて形成した。
また、チャネル長Ｌ及びチャネル幅Ｗが、３μｍ及び３μｍ（図５及び図６）、３μｍ及
び５０μｍ（図７及び図８）、６μｍ及び５０μｍ（図９及び図１０）、並びに、１０μ
ｍ及び５０μｍ（図１１及び図１２）の酸化物半導体トランジスタを作製した。
層間絶縁膜（図示しない）として、酸化珪素膜４００ｎｍ、及び感光性アクリル樹脂膜１
５００ｎｍで酸化物半導体トランジスタ１０１を覆うように形成した。
また最後に窒素雰囲気中２５０℃で１時間焼成を行った。
図５乃至図１２に示すように、図５乃至図１２の酸化物半導体トランジスタは、オン電流
に多少バラツキのあるものの、それぞれ高いオン電流を示した。よって本実施の形態によ
り、オン電流の高い良好な酸化物半導体トランジスタを得ることができた。
１００ 基板
１０１ 酸化物半導体トランジスタ
１０２ 下地絶縁膜
１０３ ゲート電極
１０４ ゲート絶縁膜
１０５ 酸化物半導体層
１０６ａ 電極
１０６ｂ 電極
１１０ 基板
１１１ 酸化物半導体トランジスタ
１１２ 下地絶縁膜
１１３ ゲート電極
１１４ ゲート絶縁膜
１１５ 酸化物半導体層
１１６ａ 電極
１１６ｂ 電極
２００ 基板
２０１ 酸化物半導体トランジスタ
２０２ 下地絶縁膜
２０３ 酸化物半導体層
２０４ａ 電極
２０４ｂ 電極
２０６ ゲート絶縁膜
２０７ ゲート電極
２０８ａ 領域
２０８ｂ 領域
２０９ チャネル形成領域
２１１ａ 領域
２１１ｂ 領域
２２０ 基板
２２１ 酸化物半導体トランジスタ
２２２ 下地絶縁膜
２２３ 酸化物半導体層
２２４ａ 電極
２２４ｂ 電極
２２６ ゲート絶縁膜
２２７ ゲート電極
２２８ａ 領域
２２８ｂ 領域
２２９ チャネル形成領域
２３１ａ 領域
２３１ｂ 領域

Claims (1)

  1. ゲート電極と、
    前記ゲート電極上のゲート絶縁膜と、
    前記ゲート絶縁膜上のインジウム、ガリウム、及び亜鉛を有する酸化物半導体層と、
    前記酸化物半導体層上のソース電極およびドレイン電極と、を有し、
    前記酸化物半導体層は、前記ソース電極と重なる第１の領域と、前記ドレイン電極と重なる第２の領域と、前記第１の領域および前記第２の領域の間の第３の領域と、を有し、
    前記酸化物半導体層の前記第３の領域における膜厚は、前記第１の領域における膜厚及び前記第２の領域における膜厚よりも小さく、
    前記酸化物半導体層は、インジウムと酸素とを有する粒子を有し、
    前記酸化物半導体層は、インジウムと酸素とが引き抜かれた部分を有し、
    前記粒子は、前記酸化物半導体層に散在していることを特徴とする半導体装置。
JP2016176490A 2011-08-18 2016-09-09 半導体装置 Expired - Fee Related JP6219468B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011178799 2011-08-18
JP2011178799 2011-08-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012165293A Division JP6006572B2 (ja) 2011-08-18 2012-07-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2017011292A JP2017011292A (ja) 2017-01-12
JP6219468B2 true JP6219468B2 (ja) 2017-10-25

Family

ID=47711996

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012165293A Active JP6006572B2 (ja) 2011-08-18 2012-07-26 半導体装置
JP2016176490A Expired - Fee Related JP6219468B2 (ja) 2011-08-18 2016-09-09 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012165293A Active JP6006572B2 (ja) 2011-08-18 2012-07-26 半導体装置

Country Status (3)

Country Link
US (1) US9614095B2 (ja)
JP (2) JP6006572B2 (ja)
KR (1) KR20130020582A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI686874B (zh) 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
CN106158857B (zh) * 2015-04-21 2020-12-22 联华电子股份有限公司 半导体元件及其制作方法
CN106558538B (zh) * 2015-09-18 2019-09-13 鸿富锦精密工业（深圳）有限公司 阵列基板、显示装置及阵列基板的制备方法

Family Cites Families (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
US7998372B2 (en) * 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5213421B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
WO2010029865A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR101658256B1 (ko) * 2008-12-15 2016-09-20 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟
US8330156B2 (en) 2008-12-26 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with a plurality of oxide clusters over the gate insulating layer
JP5328414B2 (ja) 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
JP2011139052A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置

Also Published As

Publication number Publication date
US20130043465A1 (en) 2013-02-21
JP6006572B2 (ja) 2016-10-12
JP2017011292A (ja) 2017-01-12
JP2013058738A (ja) 2013-03-28
US9614095B2 (en) 2017-04-04
KR20130020582A (ko) 2013-02-27

Similar Documents

Publication Publication Date Title
US8354715B2 (en) Semiconductor device and method of fabricating the same
JP4737471B2 (ja) 半導体装置およびその製造方法
JP5668085B2 (ja) セグメント化ゲートを有するパワートランジスタ
US20140091310A1 (en) Semiconductor device using 2-dimensional electron gas and 2-dimensional hole gas and method of manufacturing the semiconductor device
US20150123199A1 (en) Lateral diffused semiconductor device
JP6219468B2 (ja) 半導体装置
JP6901880B2 (ja) 窒化物半導体装置
JP2015056640A (ja) 半導体装置の製造方法
US9048251B2 (en) Semiconductor device and method of manufacturing the same
TWI701835B (zh) 高電子遷移率電晶體
WO2024078637A1 (zh) 一种高耐压、低导通电阻igzo薄膜晶体管及其制备方法
US9748393B2 (en) Silicon carbide semiconductor device with a trench
JP2018186127A (ja) 半導体装置、電源回路、及び、コンピュータ
JP2014078568A (ja) 半導体装置
Lee et al. A three-mask-processed coplanar a-IGZO TFT with source and drain offsets
US9252284B2 (en) Display substrate and method of manufacturing a display substrate
US11881515B2 (en) Vertical thin film transistor with single gate electrode with micro-perforations
JP2006344802A (ja) 半導体装置およびその製造方法
JP2014216573A (ja) 半導体装置
JP2016131205A (ja) 半導体装置
KR102382762B1 (ko) 실리콘계 박막 반도체 장치 및 실리콘계 박막 반도체 장치의 제조 방법
KR20110078978A (ko) 반도체 소자 및 그 제조 방법
JP2017162932A (ja) 半導体装置
WO2017086253A1 (ja) ダイヤモンド電子素子
WO2018157319A1 (zh) 隧穿场效应晶体管及其制造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170927

R150 Certificate of patent or registration of utility model

Ref document number: 6219468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees