JP6214132B2 - 光電変換装置、撮像システムおよび光電変換装置の製造方法 - Google Patents

Description

本発明は、複数の半導体基板を有する光電変換装置に関する。

従来の光電変換装置では、複数の光電変換素子を有する光電変換部と、光電変換部からの電気信号を処理する信号処理部と、光電変換部や信号処理部を制御する制御部を１枚の半導体基板にモノリシックに作り込んでいた。光電変換部の面積を拡張したり、光電変換装置の面積を小さくしたり、より高度な信号処理を実現したりすることが求められる。特許文献１では、複数の半導体基板を重ねて、一方の半導体基板に光電変換部を設け、他方の半導体基板に信号処理部を設けることが検討されている。

特開２０１１−１５９９５８号公報

信号処理部は光電変換部に比べて高速に（高周波数で）駆動されるため、信号処理部での消費電力は光電変換部に比べて大きく、消費電力に比例して発熱も大きくなる。複数の半導体基板を重ねる場合には、複数の半導体基板同士が近接するため、光電変換部と信号処理部とを単一の半導体基板にモノリシックに配する場合に比べて、信号処理部の発熱の影響が顕著になる。
そこで本発明は、信号処理部の発熱の影響が低減された光電変換装置を提供することを目的とする。

上記課題を解決するための本発明の第１の観点は、入射光に応じた信号電荷を発生する光電変換部を有する第１半導体基板と、前記信号電荷に基づく電気信号を処理する信号処理部を有する第２半導体基板と、を備え、前記光電変換部から前記第２半導体基板への正射影領域に前記信号処理部が位置しており、前記第１半導体基板と前記第２半導体基板の間に、複数の絶縁体層を含む多層膜が設けられた光電変換装置であって、前記第２半導体基板の厚みが５００μｍ未満であり、前記第２半導体基板の前記厚みが前記第２半導体基板から前記第１半導体基板の受光面までの距離よりも大きいことを特徴とする。

上記課題を解決するための本発明の第２の観点は、複数の光電変換素子群が配列された第１半導体ウエハと、前記第１半導体ウエハの表面の上に設けられた、絶縁体層を含む第１膜と、を含む第１部材と、複数の半導体素子群が配列された第２半導体ウエハと、前記第２半導体ウエハの表面の上に設けられた、絶縁体層を含む第２膜と、を含む第２部材と、を前記第１半導体ウエハと前記第２半導体ウエハとの間に前記第１膜および前記第２膜が介在した状態で接合して複合部材を作製する接合工程と、前記接合工程の後、前記複合部材の前記第１半導体ウエハを、前記第１半導体ウエハの裏面側から薄化する第１薄化工程と、前記第１薄化工程の後、前記複合部材の前記第２半導体ウエハを、前記第２半導体ウエハの裏面側から薄化する第２薄化工程と、を有し、薄化後の前記第２半導体ウエハの厚みが５００μｍ未満であり、薄化後の前記第２半導体ウエハの前記厚みが前記第１半導体ウエハの薄化後の裏面と前記第２半導体ウエハの前記表面との距離よりも大きいことを特徴とする光電変換装置の製造方法である。

本発明によれば、信号処理部の発熱の影響が低減された光電変換装置を提供することができる。

光電変換装置の主要部の模式図。 光電変換装置の主要部の模式図。 光電変換装置の模式図。 光電変換装置の模式図。 光電変換装置の製造方法の模式図。

以下、図面を参照して本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面を相互に参照することができる。また、同じか類似の構成については共通の符号を付しており、共通の符号を付した構成については適宜説明を省略する。

＜第１実施形態＞
光電変換装置の概要を説明する。図１（ａ）は光電変換装置の主要部である半導体デバイス１の斜視図である。図１（ｂ）、（ｃ）は半導体デバイス１の一例の分解斜視図である。図１（ａ）に示した半導体デバイス１は、図１（ａ）または図１（ｂ）に示したように、第１半導体基板１０と第２半導体基板２０が電気的に接続された状態で上下に重なっている。

半導体デバイス１は入射光に応じて信号電荷が発生する光電変換部１１を有する第１半導体基板１０を備える。光電変換部１１は複数の光電変換素子が２次元に配列されてなる。光電変換素子としてはフォトダイオードやフォトゲートを用いることができる。光電変換部１１は光電変換素子で発生した信号電荷に基づく電気信号を生成する信号生成回路を含み得る。信号生成回路は、転送トランジスタや増幅トランジスタ、リセットトランジスタで構成することができる。

また、半導体デバイス１は、信号処理部２２を有する第２半導体基板２０を備える。信号処理部２２は、光電変換部１１で発生した信号電荷に基づく電気信号を処理する。図１（ａ）では光電変換部１１を一点鎖線で囲んで示し、信号処理部２２を二点鎖線で囲んで示している。光電変換部１１から第２半導体基板２０への正射影領域に信号処理部２２が位置している。信号処理部２２は、ノイズ除去回路、増幅回路、変換回路、画像信号処理回路を含むことができる。ノイズ除去回路は、例えば相関二重サンプリング（ＣＤＳ）回路である。増幅回路は、例えば列アンプ回路である。変換回路は、例えばコンパレータとカウンタで構成されたアナログデジタル変換（ＡＤＣ）回路である。画像信号処理回路は、例えばメモリとプロセッサを含み、アナログデジタル変換されたデジタル信号から画像データを生成したり、画像データに画像処理を施したりする。光電変換部１１からの第２半導体基板２０へ正射影領域の全部に信号処理部２２の全部または一部が位置していてもよいし、光電変換部１１から第２半導体基板２０への正射影領域の一部に信号処理部２２の全部または一部が位置していてもよい。図１（ａ）は光電変換部１１から第２半導体基板２０への正射影領域の一部に信号処理部２２の一部が位置している例を示している。信号処理部２２の一部が第１半導体基板１０に設けられていてもよい。例えば、ノイズ除去回路や増幅回路などアナログ信号用の信号処理部を第１半導体基板１０に設け、変換回路や画像信号処理回路などデジタル信号用の信号処理部を第２半導体基板２０に設けることもできる。

第１半導体基板１０と第２半導体基板２０の間に、複数の絶縁体層を含む多層膜３０が設けられている。多層膜３０は複数の導電体層を含んでいてもよい。多層膜３０の導電体層は第１半導体基板１０や第２半導体基板２０に設けられた電気回路の配線として、また、第１半導体基板１０に設けられた電気回路と第２半導体基板２０に設けられた電気回路とを接続する配線として機能する。

図１（ｂ）、（ｃ）に示す様に、半導体デバイス１は、光電変換部１１を制御したり、信号処理部２２を制御したりする制御部をさらに備えることができる。制御部は、第１半導体基板１０と第２半導体基板２０の少なくとも一方に設けることができる。図１（ｂ）に示した例では制御部１２が第１半導体基板１０に設けられており、図１（ｃ）に示した例では制御部２１が第２半導体基板２０に設けられている。光電変換部１１用の制御部を第１半導体基板１０に、信号処理部２２用の制御部を第２半導体基板２０に分けて設けることもできる。制御部１２は垂直走査線を介して画素回路に駆動信号を供給する垂直駆動回路や、電源回路を含み得る。制御部２１は信号処理部２２を駆動するためのタイミング発生回路や、変換回路へ参照信号を供給する参照信号供給回路、増幅回路あるいは変換回路から信号を順次読み出すための水平走査回路を含み得る。

第１半導体基板１０の上には光電変換部１１への光を制御する不図示の光制御膜を設けることができる。光制御膜はカラーフィルタアレイやマイクロレンズアレイ、遮光層を含み得る。

図１（ａ）には、第１半導体基板１０の厚みをＴ１１、第２半導体基板２０の厚みをＴ２１、多層膜３０の厚みをＴ３０で示している。第１半導体基板１０の厚みＴ１１は第１半導体基板１０の表面１０３と第１半導体基板１０の裏面１０４の間隔である。第２半導体基板２０の厚みＴ２１は第２半導体基板２０の表面２０３と第２半導体基板２０の裏面２０６の間隔である。厚みＴ３０は第１半導体基板１０の表面１０３と第２半導体基板２０の表面２０３の間隔と実質的に等しい。また、第２半導体基板２０から第１半導体基板１０の受光面までの距離、すなわち第１半導体基板１０の受光面である第１半導体基板１０のの裏面１０４と第２半導体基板２０の表面２０３の間隔をＴ１３で示している。距離Ｔ１３は厚みＴ１１と厚みＴ３０の和に実質的に等しい。第２半導体基板の厚みＴ２１は第１半導体基板１０の受光面（裏面１０４）と第２半導体基板２０の間隔Ｔ１３よりも大きい（Ｔ１３＜Ｔ２１）。第２半導体基板２０の厚みＴ１３は２０μｍ以上であることが好ましい。第２半導体基板２０の厚みＴ２１は５００μｍ未満である。第２半導体基板２０がシリコン基板である場合、第２半導体基板２０の厚みＴ２１は４００μｍ以下であることが好ましい。第２半導体基板２０の厚みＴ２１が第１半導体基板１０の厚みＴ１１の１０倍以上であることが好ましい。また、第２半導体基板２０の厚みＴ２１が第１半導体基板１０の厚みＴ１１の１００倍以下であることが好ましい。

半導体デバイス１の一例を図２を用いて説明する。図２は、図１（ａ）に示した点Ｐと点Ｑを含む面における半導体デバイス１の断面図である。

第１半導体基板１０は、光電変換部の光電変換素子としてｎ型半導体領域３４とｐ型半導体領域３５を含むフォトダイオードＰＤを有する。フォトダイオードＰＤはｐ型半導体領域３２に設けられている。また、第１半導体基板１０の光電変換部には転送トランジスタとしてのＭＯＳトランジスタＴｒ１と、リセットトランジスタとしてのＭＯＳトランジスタＴｒ２とが設けられている。また、第１半導体基板１０の制御部を構成する半導体素子としてのＭＯＳトランジスタＴｒ３、Ｔｒ４が設けられている。本例では、第１半導体基板１０の表面１０３の一部は、フォトダイオードＰＤのｐ型半導体領域３５で構成されている。また、第１半導体基板１０の表面１０３の一部はＭＯＳトランジスタＴｒ１、Ｔｒ２、Ｔｒ３、Ｔｒ４のゲート絶縁膜と界面を成している。第１半導体基板１０には素子分離部３８が設けられている。素子分離部３８は第１半導体基板１０の表面１０３よりも第１半導体基板１０の深い位置まで設けられているとともに、第１半導体基板１０の表面１０３から突出して設けられている。第１半導体基板１０の上には、第１半導体基板１０の表面１０３を保護する保護層として絶縁体層４３ａ、４３ｂが設けられている。絶縁体層４３ｂの上には、層間絶縁層として絶縁体層３９ａ、３９ｂ、３９ｃ、３９ｄ、３９ｅが設けられている。第１半導体基板１０の上には、コンタクトプラグとしての導電体層４４と、配線層としての複数の導電体層４９ａ、４９ｂ、４９ｃが設けられている。導電体層４４はタングステンからなり、配線層４９ａ、４９ｂ、４９ｃは銅からなる。複数の絶縁体層４３ａ、４３ｂ、３９ａ、３９ｂ、３９ｃ、３９ｄ、３９ｅと、複数の導電体層４４、４９ａ、４９ｂ、４９ｃとが、第１多層膜３１を構成している。

第２半導体基板２０は、信号処理部を構成する半導体素子としてのＭＯＳトランジスタＴｒ６、Ｔｒ７、Ｔｒ８が設けられている。本例では、第２半導体基板２０の表面２０３の一部は、ＭＯＳトランジスタＴｒ６、Ｔｒ７、Ｔｒ８のゲート絶縁膜と界面を成している。第２半導体基板２０には素子分離部５０が設けられている。素子分離部５０は第２半導体基板２０の表面２０３よりも第２半導体基板２０の深い位置まで設けられているとともに、第２半導体基板２０の表面２０３から突出して設けられている。第２半導体基板２０の上には、第２半導体基板２０の表面２０３を保護する保護層として絶縁体層４３ｃ、４３ｄが設けられている。絶縁体層４３ｄの上には、層間絶縁層として絶縁体層４９ａ、４９ｂ、４９ｃ、４９ｄ、４９ｅ、４９ｆが設けられている。層間絶縁層４９ｆの上には応力緩和層としての絶縁体層５９が設けられている。第２半導体基板２０の上には、コンタクトプラグとしての導電体層５４と、配線層としての複数の導電体層５３ａ、５３ｂ、５３ｃ、５７が設けられている。導電体層５４はタングステンからなり、導電体層４９ａ、４９ｂ、４９ｃは銅からなり、導電体層５７はアルミニウムからなる。複数の絶縁体層４３ｃ、４３ｄ、４９ａ、４９ｂ、４９ｃ、４９ｄ、４９ｅ、４９ｆ、５９と、複数の導電体層５４、５３ａ、５３ｂ、５３ｃ、５７とが、第２多層膜３２を構成している。第２多層膜３２は、第２半導体基板２０の表面２０３を覆っている。

第１多層膜３１の絶縁体層３９ｅと第２多層膜３２の絶縁体層５９とは、接着層３３を介して接合されている。第１多層膜と第２多層膜と接着層３３が図１（ａ）で説明した多層膜３０に相当する。このよう、多層膜３０を介して、第１半導体基板１０と第２半導体基板２０が接合されている。

第１半導体基板１０を貫通して、導電体層４９ｃと導電体層５７を相互に接続する接続電極６８が設けられている。接続電極６８は銅またはタングステンからなる。接続電極６８は絶縁スペーサ４２に囲まれている。接続電極６８により、光電変換部１１と信号処理部２２、光電変換部１１と制御部２１、制御部１２と信号処理部２２とが電気的に接続されている。

第１半導体基板１０の裏面１０４側には、反射防止層６１、クラッド層６２、遮光層６３、コア層６９、平坦化層７１、カラーフィルタアレイ７３およびマイクロレンズアレイ７４を含む光制御膜４０が設けられている。コア層６９の屈折率はクラッド層６２の屈折率よりも高く、全反射によって光を導く光導波路７０が形成されている。光制御膜４０は第１半導体基板１０の受光面（裏面１０４）を構成するｐ型半導体領域３２に接している。光制御膜４０の第１半導体基板１０側とは反対側の面４０１が光制御膜の光入射面である。本例では光入射面はマイクロレンズアレイ７４で構成されている。

電極パッド７８は導電体層５７と同レベルの層に配されており、アルミニウムからなる。電極パッド７８の上には、複数の絶縁体層、第１半導体基板１０、光制御膜４０を貫通する開口７７が設けられている。開口７７には、電極パッド７８に接続するボンディングワイヤ７９が設けられている。

本例の半導体デバイス１は、第１半導体基板１０のトランジスタＴｒ１〜４が設けられた面（表面１０３）とは反対側の面（裏面１０４）が受光面となる裏面照射型の光電変換装置を構成する。第１半導体基板１０のトランジスタＴｒ１〜４が設けられた面（表面１０４）が受光面となる表面照射型の光電変換装置としてもよい。裏面照射型の光電変換装置において、第１半導体基板１０の厚みＴ１１は１０μｍ以下であり、典型的には３〜５μｍである。

図２には、第１半導体基板１０の厚みＴ１１と、第２半導体基板２０の厚みＴ２１と、第１半導体基板１０と第２半導体基板２０の距離Ｔ３０を示している。第１半導体基板１０の受光面と第２半導体基板２０との距離Ｔ１３は、厚みＴ１１と距離Ｔ３０の和である。本例では、第１多層膜３１の厚みＴ１２は、絶縁体層４３ａ、４３ｂ、３９ａ、３９ｂ、３９ｃ、３９ｄ、３９ｅの厚みの和に一致する。本例では、第２多層膜３２の厚みＴ２２は、絶縁体層４３ｃ、４３ｄ、４９ａ、４９ｂ、４９ｃ、４９ｄ、４９ｅ、４９ｆ、５９の厚みの和に一致する。接着層３３の厚みをＴ３３で示している。Ｔ３０はＴ１２とＴ２２とＴ３３の和である。光制御膜４０の厚みＴ４０とＴ１３とＴ２１の和が半導体デバイス１の全体の厚みＴ５０（Ｔ５０＝Ｔ４０＋Ｔ１３＋Ｔ２１＝Ｔ４０＋Ｔ１１＋Ｔ３０＋Ｔ２１）である。

図２では、第１多層膜３１と第２多層膜３２とを接着層３３を用いて接着した例を示した。しかし、第１多層膜３１の絶縁体層と第２多層膜３２の絶縁体層とをプラズマ接合などを用いて、絶縁体層同士を直接接合することもできる。また、第１多層膜３１の導電体層と第２多層膜３２の導電体層とを金属接合を用いて、導電体層同士を直接接合することもできる。金属接合される導電体層の材料には銅を好適に用いることができる。このように、直接接合される場合には、多層膜３０の厚みＴ３０は第１多層膜３１の厚みＴ３１と第２多層膜の厚みＴ３２の和ということになる。

以上説明したように、Ｔ１３＜Ｔ２１とすることにより、信号処理部２２の発熱の影響が低減できる。以下、この理由を説明する。信号処理部２２の発熱の影響としては次のものが挙げられる。例えば、信号処理部２２から第１半導体基板１０へ向かう経路における熱分布である。この経路には、概して半導体よりも熱伝導率の低い絶縁体（複数の絶縁体層）が位置する。典型的には、シリコン基板（熱伝導率：１５０Ｗ／ｍ・Ｋ）よりも熱伝導率の低い複数の酸化シリコン層（熱伝導率：１．５Ｗ／ｍ・Ｋ）や複数の窒化シリコン層（熱伝導率：３０Ｗ／ｍ・Ｋ）が位置する。ここで示した熱伝導率は一例である。そのため、多層膜３０内において第２半導体基板２０側の方が第１半導体基板１０側よりも温度が高くなる熱分布を有することになる。この熱分布は半導体デバイス１に熱応力を生じ、半導体デバイス１を反らせたり、接合面（本例では接着層３３）に剥がれを生じさせたりする可能性がある。なお、典型的には、多層膜３０は概して半導体より熱伝導率の高い導電体（複数の導電体層）を含む。熱伝導率の高い導電体を介して信号処理部２２から光電変換部１１へ熱が伝わることを抑制する上では、多層膜３０に占める導電体の密度を絶縁体の密度よりも低くすることが好ましい。

信号処理部２２の発熱は主に第２半導体基板２０の表面２０３のごく近傍で生じることが分かっている。これはＭＯＳトランジスタのリーク電流などが原因であると推測されている。そこで、第２半導体基板２０の表面２０３を基準として、半導体デバイス１の厚みＴ５０の内、第２半導体基板２０の表面２０３から第１半導体基板１０の受光面までの距離に相当するＴ１３と、第２半導体基板２０の表面２０３から第２半導体基板２０の裏面２０６までの距離に相当するＴ２１とをＴ１３＜Ｔ２１とすることにより、第２半導体基板２０に機械的強度を持たせることにより上記した問題を低減することができる。第２半導体基板２０の厚みＴ２１が５０μｍ以上であれば十分な機械的強度を得ることができ、第２半導体基板２０の厚みＴ２１を１００μｍ以上とすることがより好ましい。

一方で、第２半導体基板２０が極端に厚いと、第２半導体基板２０の表面２０３の熱が第２半導体基板２０の裏面２０６から放熱されにくい。第２半導体基板２０を５００μｍ未満とすることで実用的に放熱性を向上することができる。第２半導体基板２０がシリコン基板である場合、シリコンの熱抵抗に基づくシミュレーション算出結果を考慮すると、第２半導体基板２０の厚みＴ２１は４００μｍ以下が好ましいことが分かっている。

なお、光制御膜４００は第１半導体基板１０が光制御膜４００と第２半導体基板２０の間に位置することから、上記したような問題には大きな影響を与えない。しかし、半導体デバイス１全体の応力を考慮すると、光制御膜４０の厚みＴ４０が極端に大きいことは好ましくなく、Ｔ４０は第１半導体ウエハ１０１と第２半導体ウエハ２００との間の距離Ｔ３０を超えない（Ｔ４０＜Ｔ３０）ことが好ましい。また、Ｔ４０とＴ１３の和はＴ２１よりも小さい（Ｔ４０＋Ｔ１３＜Ｔ２１）ことが好ましい。さらに、半導体デバイス１の全体の厚みＴ５０は典型的には１０００μｍ未満であるが、Ｔ５０を５００μｍ未満とすることで、第２実施形態として後述するパッケージングの制約を小さくすることができる。一般的な光電変換部１１の厚み方向（断面方向）に直交する方向（平面方向）における寸法は１．０ｍｍ以上である。とりわけ光電変換部１１の平面方向における寸法が５．０ｍｍ以上である場合には、断面方向の熱伝導の影響が平面方向の熱伝導の影響に比べて大きくなるため、本実施形態が好適である。矩形を呈する典型的な光電変換部１１において、上記した平面方向における寸法は対角の長さに相当する。

＜第２実施形態＞
半導体デバイス１とパッケージ２を含む光電変換装置１０００の構成を、図３を用いて説明する。本実施形態ではパッケージ２は固定部材３、透明部材４、熱伝導部材５、支持部材６を含むがこの構成に限定されることはない。

図３（ａ−１）に示した第１例では、半導体デバイス１の信号処理部２２は、半導体デバイス１の電極パッド７８に接続されたボンディングワイヤ７９によってパッケージ２を構成する枠状の固定部材３に設けられた第１端子８１に接続されている。第１端子８１は不図示の配線によって第２端子８２に接続されている。本例では第２端子８２はＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）構造を有している。第２端子８２はＰＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒｙａ）構造を有していてもよいし、ＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）構造を有していてもよい。パッケージ２は、半導体デバイス１を覆う透明部材４を有する。本例では透明部材４は板形状の部材であるが、半導体デバイス１へ集光するために、レンズ形状を有していてもよい。透明部材４は固定部材３に固定された支持部材５で支持されている。

厚さＴ５０が１０００μｍ未満であるような半導体デバイス１は、パッケージ２を用いることにより光電変換装置１０００として、撮像システムに組み込むことができる。撮像システムへの組み込みでは、第２端子８２は不図示の実装部材に実装される。実装部材への実装形態は表面実装型でもよいし挿入型でもよいが、表面実装型を好ましく採用することができる。実装部材としては、プリント配線板を用いることができる。プリント配線板には、ガラスエポキシ基板等のリジッド基板、ポリイミド基板等のフレキシブル基板、あるいはリジッド基板とフレキシブル基板を組み合わせたフレキシブルリジッド基板を用いることができる。撮像システムは、光電変換装置１０００から得られた画像情報を表示する表示手段や、画像情報を記録する記録手段を備えることができる。表示手段はタッチパネルであってもよい。撮像システムとしては、スチルカメラやビデオカメラなどのカメラが挙げられるが、カメラ機能を有する情報端末であってもよい。撮像システムはインターネットや電話回線等に接続する通信手段を含み得る
図３（ａ−２）は図３（ａ−１）において丸で囲んだ部分の拡大図である。第２半導体基板２０に対して第１半導体基板１０とは反対側には、熱伝導性部材６が設けられている。熱伝導性部材６は枠状の固定部材３の開口部に位置しており、不図示の部分で固定部材３に固定されている。熱伝導性部材６を開口部に位置させることにより、光電変換装置の厚みの増加を抑制することができる。

この熱伝導性部材６は、多層膜３０の絶縁体層の熱伝導率よりも高い熱伝導率を有しており、半導体デバイス１の熱を放熱するための放熱部材（ヒートシンクあるいはヒートスプレッダ）として機能する。典型的には、絶縁体層の大部分が酸化シリコン層であるため、熱伝導性部材６の材料としては１０Ｗ／ｍ・Ｋ以上の熱伝導率を有する材料を用いるとよい。なお、絶縁体層の熱伝導率が異方性を有する場合には、第２半導体基板２０の法線方向における絶縁体層の熱伝導率を測定すべきである。熱伝導性部材６は、第２半導体基板２０の第１半導体基板１０側とは反対側の面である裏面２０６における、第１半導体基板１０の光電変換部１１の正射影領域２０６１に接して設けられる。なお、熱伝導性部材６と第２半導体基板２０との距離が、第１半導体基板１０と第２半導体基板２０との距離Ｔ３０よりも短い場合、熱伝導性部材６は第２半導体基板２０に接しているということができる。例えば、第２半導体基板２０６の裏面２０６が絶縁体層の熱伝導率以下の熱伝導率を有する絶縁体膜（例えば酸化シリコン層や窒化シリコン層を含む単層膜あるいは多層膜）で覆われている場合がある。あるいは熱伝導性部材６と第２半導体基板２０との間に空気層が存在している場合もある。これらの場合、絶縁体膜や空気層の厚みがＴ３０よりも小さく、熱伝導性部材６と第２半導体基板２０との距離がＴ３０未満となっていれば、熱伝導性部材６は第２半導体基板２０に接しているということができる。

熱伝導性部材６は、第２半導体基板２０の熱伝導率よりも高い熱伝導率を有する高熱伝導性部材であることが好ましい。第２半導体基板２がシリコン基板である場合、熱伝導性部材６の材料としては、例えばアルミニウム（２３６Ｗ／ｍ・Ｋ）、銅（３９８Ｗ／ｍ・Ｋ）を用いることが好ましい。

ここでは、熱伝導性部材６と固定部材３とを別体として示したが、セラミック等を用いることにより、一体の部材とすることができる。また、熱伝導性部材６は撮像システムの筐体であってもよい。

図３（ａ−２）に示す様に、熱伝導性部材６を複数の部分で構成することができる。例えば、熱伝導性部材６を、多層膜３０の絶縁体層の熱伝導率よりも高い熱伝導率を有する第１熱伝導部６１と第２半導体基板２０の熱伝導率よりも高い熱伝導率を有する第２熱伝導部６２で構成することができる。第１熱伝導部６１の熱伝導率は第２半導体基板２０の熱伝導率よりも低くてもよい。そして、例えば、第１熱伝導部６１を第２半導体基板２０と第２熱伝導部６２との間に設け、第１熱伝導部６１が第２半導体基板２０と第２熱伝導部６２の双方に接するようにする。この時、第１熱伝導部６１はフィルム状もしくはシート状であるとよい。第１半導体基板１０と第２熱伝導部６２との距離（第１熱伝導部６１の厚み）ＴＬは第１半導体基板１０と第２半導体基板２０の距離Ｔ３０よりも小さいことが好ましい。このようにすることにより、第２熱伝導部６２と第２半導体基板２０との間の熱抵抗を、第１半導体基板１０と第２半導体基板２０との間の熱抵抗（多層膜３０の熱抵抗）よりも小さくすることができる。

図３（ｂ−１）、（ｂ−２）に示した第２例は、第１例の変形例である。図３（ｂ−２）は図３（ｂ−１）において丸で囲んだ部分の拡大図である。熱伝導性部材６（本例では第２熱伝導部６２）は、第２半導体基板２０側とは反対側の面である表面６２０にフィン構造を有している。そのため、表面６２０における、第２半導体基板２０からの正射影領域６２０１の表面積は、第２半導体基板２０の熱伝導性部材６側の面である裏面２０６の表面積よりも大きい。熱伝導性部材６がフィン構造を正射影領域６２０１の表面積を大きくすることにより、効率的に放熱を行うことができる。ここでは板状の突起部を有するフィン構造を例に挙げたが、棒状の突起部を有する剣山構造を採用してもよい。本例のように、第２半導体基板２０は、駆動時に基板面内で温度分布を有する場合がある。温度が平均以上となるような高温部２０Ｈと、温度が平均以上となるような低温部２０Ｌを仮定すると、高温部２０Ｈが光電変換部１１からの正射影領域に位置する場合に効果的である。

図３（ｂ−１）では、光電変換装置が組み込まれる撮像システムが冷却手段としてのファン７を備えた例を示している。ファン７は、熱伝導性部材６を空冷によって強制冷却することにより、第２半導体基板２０を強制冷却することができる。強制冷却に水冷を用いてもよい。

図３（ｃ−１）に示した第３例では、第２半導体基板２０の高温部２０Ｈと低温部２０Ｌのうち、光電変換部１１の正射影領域に低温部２０Ｌを設けた場合を示している。図３（ｃ−２）は図３（ｃ−１）において丸で囲んだ部分の拡大図である。センサデバイスの設計段階において、回路ブロックのレイアウトおよびフロアプランが決定した段階で、どの部位および位置が発熱しやすいかは、シミュレーションによりほぼ特定できる。一般的には、水平走査回路やカウンタ回路は高温部２０Ｈになりやすい。裏面２０６の表面積を、高温部２０Ｈに対応した領域６２０Ｈでは大きく、低温部２０Ｌに対応した領域６２０Ｌでは、領域６２０Ｈよりも小さくしている。このようにすることにより、第２半導体基板２０内の温度分布を均熱化することが可能になる。

図３（ｄ−１）に示した第４例では、第１半導体基板１０に熱伝導性部材６３と熱伝導性部材６４を接続した例を示している。本例は、第１半導体基板１０が制御部１２を有し、制御部１２が光電変換部１１よりも温度が高い高温部１０Ｈとなる場合に好適である。図３（ｄ−２）は図３（ｄ−１）において丸で囲んだ部分の拡大図である。第１半導体基板１０側に熱伝導性部材６４を配置する場合は、光の入射を阻害しないように配置することが重要である。半導体デバイス１の前方にレンズを設ける場合には、そのレンズと半導体デバイス１との瞳距離により入射する最大の光の角度が把握できるため、その角度を考慮し放熱機構を設計する必要がある。

図４（ａ）は、第２半導体基板２０に凹部２１６を形成し、凹部２１６内に第１熱伝導部６１を配置し第１熱伝導部６１に接する第２熱伝導部６２をさらに設けた例を示している。

図４（ｂ）は、熱伝導性部材６を設けずに第２半導体基板２０の裏面２０６に複数の凹部２１６を形成した例である。このようにして、第２半導体基板２０の裏面２０６の表面積を、第２半導体基板２の表面２０３の表面積よりも大きくすることで、第２半導体基板２０からの放熱効率を向上することもできる。複数の凹部２１６はフィン構造あるいは剣山構造を成していることが好ましい。

このように熱伝導性部材６を設けない場合にも、空冷によって第２半導体基板２０を強制冷却することができる。

＜第３実施形態＞
図５を用いて、光電変換装置の製造方法を説明する。

（工程ａ） 第１半導体ウエハ１００の表面１０３０（おもて面）にイオン注入法等の公知の半導体素子形成技術を用いて複数の領域に光電変換素子群（不図示）を形成する。各光電変換素子群は、複数の光電変換素子が配列されてなる。（図５（ａ））。典型的な半導体ウエハである単結晶シリコンウエハの形状はＳＥＭＩ規格（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｅｑｕｉｐｍｅｎｔ ａｎｄ Ｍａｔｅｒｉａｌｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ）で定められている。以下、ＳＥＭＩ規格で定められたもののうち、光電変換装置の製造に実用的に使用されるシリコンウエハのサイズの一例を示す。直径が１５０．０００（±０．２０）ｍｍのウエハでは、ウエハの中心（センターポイント）の厚みは６７５（±２０）μｍである。直径が２００．０００（±０．２０）ｍｍのウエハでは、ウエハの中心（センターポイント）の厚みは７２５（±２０）μｍである。直径が３００．０００（±０．２０）ｍｍのウエハではウエハの中心の厚みは７７５（±２０）μｍである。なお、括弧付で±とした値は公差である。これらの厚みのいずれかを第１半導体ウエハ１００の厚みＴ１０として採用することができる。

（工程ｂ） 工程ａの後、第１半導体ウエハ１００の表面１０３０の上に、公知の多層配線技術を用いて、複数の絶縁体層と複数の導電体層を含む第１多層膜１１０を形成する。第１多層膜１１０の厚みはＴ１２である。典型的にＴ１２はＴ１０よりも小さい（Ｔ１２＜Ｔ１０）。複数の導電体層の全層が同じ材料であってもよいし、異なる材料であってもよく、例えばアルミニウム層と銅層とが混在していてもよい。このようにして、第１半導体ウエハ１００と、第１半導体ウエハ１００に第１多層膜１１０を含む第１部材１１１を用意する（図５（ｂ））。第１部材１１１の厚みはＴ１０とＴ１２の和である。

（工程ｃ） 第２半導体ウエハ２００の表面２０３０（おもて面）にイオン注入法等の公知の半導体素子形成技術を用いて複数の領域に半導体素子群（不図示）を形成する。各半導体素子群は、複数の半導体素子が配列されてなる。（図５（ｃ））。第２半導体ウエハ２００の厚みＴ２０も第１半導体ウエハ１００の厚みＴ１０同様に、ＳＥＭＩ規格で定められた厚みを採用することができる。なお、第１半導体ウエハ１００と第２半導体ウエハ２００は直径が同じものを用いることが望ましい。

（工程ｄ） 工程ｃの後、第２半導体ウエハ２００の表面２０３０に、公知の多層配線技術を用いて、複数の絶縁体層と複数の導電体層を含む第２多層膜２１０を形成する。第２多層膜２１０の厚みはＴ２２である。典型的にＴ２２はＴ２０よりも小さい（Ｔ２２＜Ｔ２０）。複数の導電体層の全層が同じ材料であってもよいし、異なる材料であってもよく、例えばアルミニウム層と銅層とが混在していてもよい。このようにして、第２半導体ウエハ２００と、第２半導体ウエハ２００に積層された第２多層膜２１０を含む第２部材２２２を用意する（図５（ｄ））。第１部材１１１の厚みはＴ１０とＴ１２の和である。なお、工程ｂと工程ｄの順序は特に限定されず、工程ｂと工程ｄを並行して行ってもよい。

（工程ｅ） 第１部材１１１と第２部材２２２の少なくとも一方に、次の工程ｅで説明する接合処理のための準備をしておく。本例では、第１部材１１１と第２部材２２２の接合面である、第１多層膜１１０あるいは第２多層膜２２０の表面の少なくとも一方に接着剤を塗布する。プラズマ接合を行う場合には、第１多層膜１１０あるいは第２多層膜２２０の表面の絶縁体層を少なくとも一方をプラズマ処理する。第１部材１１１と第２部材２２２を、第１半導体ウエハ１００と第２半導体ウエハ２００との間に第１多層膜１１０および第２多層膜１２０が介在した状態となるように、重ねる（図５（ｅ））。このとき、第１部材１１１と第２部材２２２の双方に予め形成されたアライメントマークを用いて、第１部材１１１と第２部材２２２のアライメントを行う。

（工程ｆ） 工程ｅの後、第１半導体ウエハ１００と第２半導体ウエハ２００との間に第１多層膜１１０および第２多層膜１２０が介在した状態を維持しながら、第１部材１１１と第２部材２２２とを接合する。なお、本例では、工程ｅで説明したように第１部材１１１と第２部材２２２との接合に不図示の接着剤を用いるため、接着剤の固化処理を行うことで、第１部材１１１と第２部材２２２とを接合する。固化処理としては光硬化処理や熱硬化処理、乾燥処理が挙げられる。必要に応じて第１部材１１１と第２部材２２２に圧力を加えることもできる。接合工程であるこの工程ｆによって、第１部材１１１と第２部材２２２が接合された複合部材３３０が作製される。第１多層膜１１０の厚みＴ１２と接着剤層の厚みと第２多層膜２１０の厚みＴ２２の和が第１半導体ウエハ１００と第２半導体ウエハ２００の距離Ｔ３０となる。接合工程であるこの工程ｆでは、第１半導体ウエハ１００の厚みＴ１０および第２半導体ウエハ２００の厚みＴ２０が５００μｍ以上である。

（工程ｇ） 工程ｆの後、複合部材３３０の第１半導体ウエハ１００を、第１半導体ウエハ１００の裏面１０４０側から薄化する。これにより、複合部材３３０よりも第１半導体ウエハが薄くなった複合部材３３１が得られる。第１半導体ウエハ１００の薄化処理法としては、ＣＭＰ（化学機械研磨）法、ＭＰ（機械研磨）法、ウエットエッチング、ドライエッチングなどが挙げられる。これらの方法を併用してもよい。第１薄化工程であるこの工程ｆによって、工程ｆまでは、厚みＴ１０を有していた第１半導体ウエハ１００が、厚みＴ１１（Ｔ１１＜Ｔ１０）を有する第１半導体ウエハ１０１となる。また、裏面１０４０を有する第１半導体ウエハ１００は、裏面１０４１を有する第１半導体ウエハ１０１となる。第２半導体ウエハ２００の表面（表面２０３０）から第１半導体ウエハ１１０の表面（表面１０３０）までの距離Ｔ１３は、距離Ｔ３０と厚みＴ１１の和となる。第１半導体ウエハ１０１の厚みＴ１１は１０μｍ以下であり、典型的には３〜５μｍである。

（工程ｈ） 工程ｇの後、必要に応じて第１多層膜１１０の導電体層と第２多層膜２１０の導電体層を接続する接続電極（不図示）を形成する。この接続電極は例えば第１半導体ウエハ１０１を貫通して設けることができるほか、予め第１半導体ウエハ１０１の一部を除去して、第１半導体ウエハ１０１が除去された部分に絶縁体層を配置して、この絶縁体層を貫通して設けられる。接続電極の形成方法の詳細は、特開２０１１−９６８５１号公報と特開２０１１−１５１３７５号公報と特開２０１１−２０４９１５号公報を参照すればよい。

また、第１半導体ウエハ１０１の裏面１０４１の上にカラーフィルタアレイやマイクロレンズアレイや遮光層の少なくともいずれかを含む、光制御膜４００を形成する。これにより、複合部材３３１よりも光制御膜４００の分だけ厚くなった複合部材３３２が得られる。カラーフィルタアレイは、原色光である赤色光、緑色光、青色光を透過する光透過部に加えて、白色光あるいは原色光の補色光を透過する光透過部を有することができる。マイクロレンズアレイは、リフロー法やエッチバック法を用いて形成することもできるが、第１半導体ウエハ１０１へのダメージを低減する上では、階調露光法を用いることが好ましい。光制御膜４００の厚みＴ４０は特に限定されることはないが、第１半導体ウエハ１０１と第２半導体ウエハ２００との距離Ｔ３０を超えない（Ｔ４０＜Ｔ３０）ことが好ましい。光制御膜４００を形成する工程は接続電極を形成する工程の後に行うことが好ましいが、逆でもよい。光制御膜４００の表面４０１０が光入射面となる。

（工程ｉ） 工程ｈの後、複合部材３３２の第２半導体ウエハ２００を、第２半導体ウエハ１００の裏面２０６０側から薄化する。これにより、複合部材３３２よりも第２半導体ウエハが薄くなった複合部材３３３が得られる。第１半導体ウエハ１００の薄化処理法としては、ＣＭＰ（化学機械研磨）法、ＭＰ（機械研磨）法、ウエットエッチング、ドライエッチングなどが挙げられる。これらの方法を併用してもよい。第２薄化工程であるこの工程ｉによって、工程ｈまでは、厚みＴ２０を有していた第２半導体ウエハ２００が、厚みＴ２１（Ｔ２１＜Ｔ２０）を有する第２半導体ウエハ２０１となる。厚みＴ２１は５００μｍ未満とすることが好ましい。また、裏面２０６０を有する第２半導体ウエハ２００は、裏面２０６１を有する第２半導体ウエハ２０１となる。典型的には、薄化後の第２半導体ウエハ２０１の厚みＴ２１は、薄化前の第２半導体ウエハ２００の厚みＴ２０の半分以下である。第２半導体ウエハ２００がシリコンウエハである場合、第２半導体ウエハ２０１の厚みＴ２１は４００μｍ以下が好ましい。そして、厚みＴ２１は第１半導体ウエハ１０１の裏面１０４１と第２半導体ウエハ２００（第２半導体ウエハ２０１）の表面２０３０との距離Ｔ１３よりも大きくすることが肝要である。第２半導体ウエハに形成された半導体素子群へのダメージを、Ｘ線トポグラフィ解析の結果に基づいて考慮すると、第２半導体ウエハ２０１の厚みＴ２１は２０μｍ以上であることが好ましく、５０μｍ以上であることがより好ましい。

なお、薄化の速度を考慮すると、第２半導体ウエハの厚みが比較的厚い（例えば３００μｍ以上）状態では機械研磨法を用いて薄化することが好ましい。一方、薄化による半導体素子群へのダメージを考慮すると、第２半導体ウエハの厚みが比較的薄い（例えば３００μｍ未満）状態では、化学機械研磨法を用いて薄化することが好ましい。例えば、第２半導体ウエハ２００として、直径が３００ｍｍのシリコンウエハを用いる場合には、７７５μｍから３００μｍまで薄化する段階では機械研磨法を用い、３００μｍから５０μｍまで薄化する段階では化学機械研磨法を用いる。さらに、ウエットエッチングによって薄化を行ってもよい。

（工程ｊ） 工程ｉの後、複合部材３３３を各々が光電変換素子群と半導体素子群を有する複数の半導体デバイス１に分割する。この分割工程の分割処理には、ダイシングブレード（ダイシングソー）を用いたブレードダイシング法を用いることができるが、レーザー光を用いたレーザーダイシング法を用いることもできる。分割処理は、複合部材３３３の第１半導体ウエハ１０１側から行うことが好ましいが、第２半導体ウエハ２０１側から行うこともできる。Ｔ２１＞Ｔ１３を満たした状態で分割工程を行うことにより、第２半導体ウエハ２０１が複合部材３３３の剛性を実質的に担うことになり、好適に分割工程を行うことができる。第１半導体ウエハ１０１を厚くして剛性を担うことも考えられるが、第１半導体ウエハ１０１には複数の光電変換素子群が配されるため、好適な第１半導体ウエハ１０１の厚さＴ１１は、光電変換性能で決まる。そのため、剛性を上げるために厚みを厚くするとしても制限がある。これに対して第２半導体ウエハ２０１はそのような制約が少ないため、第２半導体ウエハ２０１の厚さを厚くするのがよいのである。また必要に応じて、分割工程時に複合部材３３３を支持する支持部材を設けてもよい。複合部材３３３の厚みＴ５０が５０μｍ以上であれば、ブレードダイシング法を用いてもチッピングや接合面の剥離を生じる可能性を可及的に減少させて、この分割工程を行うことができる。複合部材３３３の厚みＴ５０が５０μｍ未満である場合、レーザーダイシング法を用いれば、チッピングや接合面の剥離を生じる可能性が低くなる。

（工程ｋ） 工程ｊの後、複数の半導体デバイス１の各々をパッケージングする。図３（ａ−１）に示した第２熱伝導部６２としてのヒートシンクおよび半導体デバイス１の第２半導体基板２の裏面２０６の少なくとも一方に、熱伝導性のダイボンドペーストを塗布し、これを固化させて、第１熱伝導部６１としての熱伝導膜を形成する。これにより、裏面２０６がヒートシンクに固定され、機械的接続と併せて、ヒートシンクと半導体デバイス１との熱的接続が得られる。

なお、図４（ａ）、（ｂ）に示した凹部２１６の形成は第２半導体ウエハ２００の薄化の後に形成することができる。例えば第２薄化工程の後に、ＣＶＤ等で酸化シリコン膜を第２半導体ウエハ２０１の裏面２０６に形成する。そして、酸化シリコン膜をレジストパターンとドライエッチングを用いて、所望の位置の酸化シリコン膜をパターニングする。次にパターニングされた酸化シリコン膜をハードマスクとして、例えばＴＭＡＨやＫＯＨといったアルカリ性のエッチャントを用いて、シリコンを所望の深さまでウエットエッチングすることで実現できる。あるいは、ドライエッチングには、ＳＦ_６を主成分としたガスを用いてのシリコンのエッチングと、Ｃ_４Ｆ_６を主成分としたガスを用いてのシリコンのエッチングとを繰り返してシリコン基板に凹部２１６を形成することができる。

１ 半導体デバイス
１０ 第１半導体基板
１１ 光電変換部
１００ 第１半導体ウエハ（薄化前）
１０１ 第１半導体ウエハ（薄化後）
１１０ 第１多層膜
１１１ 第１部材
２０ 第２半導体基板
２２ 信号処理部
３０ 多層膜
２００ 第２半導体ウエハ（薄化前）
２０１ 第２半導体ウエハ（薄化後）
２１０ 第２多層膜
２２２ 第２部材
３３０、３３１、３３２、３３３ 複合部材
４００ 光制御膜

Claims (16)

1. 複数の光電変換素子群が配列された第１半導体ウエハと、前記第１半導体ウエハの表面の上に設けられた、絶縁体層および導電体層を含む第１膜と、を含む第１部材と、複数の半導体素子群が配列された第２半導体ウエハと、前記第２半導体ウエハの表面の上に設けられた、絶縁体層および導電体層を含む第２膜と、を含む第２部材と、を前記第１半導体ウエハと前記第２半導体ウエハとの間に前記第１膜および前記第２膜が介在した状態で接合して複合部材を作製する接合工程と、
   前記接合工程の後、前記複合部材の前記第１半導体ウエハを、前記第１半導体ウエハの裏面側から薄化する第１薄化工程と、
   前記第１薄化工程の後、前記複合部材の前記第２半導体ウエハを、前記第２半導体ウエハの裏面側から薄化する第２薄化工程と、
   を有し、
   前記複合部材における前記複数の半導体素子群の各々は、前記複数の光電変換素子群の各々に対向し、かつ、前記第２半導体ウエハの前記表面に配されたトランジスタを含み、前記第２薄化工程における薄化後の前記第２半導体ウエハの厚みが５００μｍ未満であり、前記第２薄化工程における薄化後の前記第２半導体ウエハの前記厚みが前記第１薄化工程における薄化後の前記第１半導体ウエハの裏面と前記第２半導体ウエハの前記表面との距離よりも大きいことを特徴とする光電変換装置の製造方法。
2. 前記接合工程では、前記第１半導体ウエハおよび前記第２半導体ウエハの厚みが５００μｍ以上である、請求項１に記載の光電変換装置の製造方法。
3. 前記第２薄化工程における薄化後の前記第２半導体ウエハの前記厚みが、前記第１薄化工程における薄化後の前記第１半導体ウエハの厚みの１０倍以上１００倍以下である、請求項１または２に記載の光電変換装置の製造方法。
4. 前記第２半導体ウエハはシリコンウエハであり、前記第２薄化工程における薄化後の前記第２半導体ウエハの前記厚みが２０μｍ以上かつ４００μｍ以下である、請求項１乃至３のいずれか１項に記載の光電変換装置の製造方法。
5. 前記第２薄化工程における薄化後の前記第２半導体ウエハの前記厚みが５０μｍより大きく、３００μｍより小さい、請求項１乃至４のいずれか１項に記載の光電変換装置の製造方法。
6. 前記第１薄化工程における薄化後の前記第１半導体ウエハの厚みが１０μｍ以下であり、前記第２薄化工程における薄化後の前記第２半導体ウエハの前記厚みが１００μｍ以上である、請求項１乃至５のいずれか１項に記載の光電変換装置の製造方法。
7. 前記前記第２薄化工程では、機械研磨法を用いて前記第２半導体ウエハを薄化した後に、化学機械研磨法を用いて前記第２半導体ウエハを薄化する、請求項１乃至６のいずれか１項に記載の光電変換装置の製造方法。
8. 前記第１半導体ウエハおよび前記第２半導体ウエハの直径は１５０ｍｍ以上である、請求項１乃至７のいずれか１項に記載の光電変換装置の製造方法。
9. 前記第１薄化工程と前記第２薄化工程の間に、前記第１半導体ウエハの上に光制御膜を形成する工程を有し、前記光制御膜の厚みが前記光制御膜を形成する工程における前記第１半導体ウエハと前記第２半導体ウエハとの間の距離よりも小さい、請求項１乃至８のいずれか１項に記載の光電変換装置の製造方法。
10. 前記光制御膜の前記厚みと前記第１薄化工程における薄化後の前記第１半導体ウエハの厚みとの和が、前記第２薄化工程における薄化後の前記第２半導体ウエハの前記厚みよりも小さい、請求項９に記載の光電変換装置の製造方法。
11. 前記第２薄化工程の後に、前記複合部材を、各々が、前記光電変換素子群を含む第１半導体基板と前記半導体素子群を含む第２半導体基板とを有する、複数の半導体デバイスに分割する分割工程を有する、請求項１乃至１０のいずれか１項に記載の光電変換装置の製造方法。
12. 前記半導体デバイスは、前記光電変換素子群に含まれる光電変換素子が配列された光電変換部と、前記半導体素子群に含まれる半導体素子で構成された信号処理部と、を有し、前記光電変換部の正射影領域に前記信号処理部が位置する、請求項１１に記載の光電変換装置の製造方法。
13. 前記光電変換部は、前記第１半導体基板の前記表面に沿った方向において、対角の長さが５．０ｍｍ以上である矩形を呈する、請求項１２に記載の光電変換装置の製造方法。
14. 前記信号処理部はデジタル信号から画像データを生成する画像信号処理回路を含む、請求項１２または１３に記載の光電変換装置の製造方法。
15. 前記分割工程の後に、前記半導体デバイスの前記第２半導体基板を、前記第２半導体基板の熱伝導率よりも高い熱伝導率を有する熱伝導性部材の上に固定する工程を有する、請求項１１乃至１４のいずれか１項に記載の光電変換装置の製造方法。
16. 前記第２薄化工程の後であって前記分割工程の前に、前記前記第２薄化工程における薄化後の前記第２半導体ウエハの裏面に凹部を形成する工程を有する、請求項１１乃至１５のいずれか１項に記載の光電変換装置の製造方法。

Images