JP4637139B2 - 撮像素子及び撮像素子の製造方法 - Google Patents

Description

本発明は、撮像素子及び撮像素子の製造方法に関し、具体的には、半導体基板の裏面側からセンサ領域に光を照射し、表面側から信号電荷を読み出す裏面照射型の撮像素子及び撮像素子の製造方法に関する。

従来の撮像素子は、例えば固体撮像素子の場合、半導体基板の表面にフォトダイオード等の光電変換部が形成され、該表面上に、電荷転送電極、該電荷転送電極を遮光するための遮光膜などが形成された構成であるため、画素の微細化によって受光部が小さくなると、受光感度が低下してしまう。そこで、半導体基板の裏面側から光を照射し、表面側にセンサ領域を設けることで、入射光が遮られることを回避する、裏面照射型の撮像素子が提案されている。従来の裏面照射型の撮像素子としては、例えば下記特許文献に示すものがある。

特開２００５−１９１４９２号公報 特開２００５−３４７７０７号公報 特開２００５−３５３６３１号公報

裏面照射型の撮像素子は、該撮像素子の外部に設けられた配線基板等と電気的接続を行うため、センサ領域以外の周辺領域に、端子として機能するパッドを設ける必要がある。端子はアルミニウム等の導電性材料で構成され、製造する際の手順としては、半導体基板の表面にセンサ領域を形成し、半導体基板の表面にパッドを構成するアルミニウムの膜を形成する。そして、表面（光が入射しない側）にガラスやシリコン基板などからなる支持基板を貼り付け、機械的研磨やウエット又はドライエッチングで半導体基板をエッチングにより薄くし、半導体基板の裏面にボンディングパッド用の開口部を形成し、開口部から表面側に形成したアルミニウムを露出させる。
半導体基板を構成するシリコン結晶は、可視光を吸収するため、裏面側から入射した光が表面側に到達するように、製造時にはエッチングなどによって半導体基板の厚さを数μｍから数十μｍ程度に薄くする処理が行われている。
しかし、パッドを形成する開口部の深さは、半導体基板と同じ厚さとなるため、数μｍから数十μｍになる。一般的な半導体の加工技術ではこのような深い開口部を形成することが困難であり、また、このようなサイズの深い開口部を形成したとしても、その後のカラーフィルタやマイクロレンズの形成する際に、これらを形成するための塗布液が開口部に入ってしまい、除去が困難で導通不良の原因となったり、カラーフィルタやマイクロレンズを均一の厚さ及び形状に形成できなくなるという点で改善の余地があった。

本発明は、上記事情に鑑みてなされたもので、その目的は、半導体基板の撮像領域の周辺領域に形成されたパッドを備え、該パッドが形成された開口部にカラーフィルタ等の形成用の塗布液が入ることを防止できる撮像素子及び撮像素子の製造方法を提供することにある。

本発明の上記目的は、下記の構成によって達成される。
（１）半導体基板の裏面側から入射した光に応じて信号電荷を生成し、表面側から前記信号電荷を読み出す撮像素子であって、
前記半導体基板に形成されたセンサ領域と、
前記センサ領域の周辺領域において前記半導体基板の表面に形成した酸化シリコン層に設けた開口部から表面側に露出し、外部と電気的に接続可能な導電性の端子とを備え、
前記半導体基板の前記酸化シリコン層には、前記開口部に連通する支持基板側開口部が形成された支持基板が貼り合わされていることを特徴とする撮像素子。
（２）前記端子に、前記開口部及び前記支持基板側開口部を通してボンディングワイヤが接続されていることを特徴とする上記（１）に記載の撮像素子。
（３）前記開口部及び前記支持基板側開口部の内側に充填された導電性材料からなる接続端子が形成されていることを特徴とする上記（１）に記載の撮像素子。
（４）配線用基板を備え、前記配線用基板に形成された配線部と、前記接続端子とが、該配線部に設けられたマイクロバンプによって電気的に接続されていることを特徴とする上記（３）に記載の撮像素子。
（５）前記半導体基板が、シリコン基板と、前記シリコン基板に形成された酸化シリコン膜と、前記酸化シリコン膜の表面側に形成され、前記センサ領域が形成されたシリコン層とを備えていることを特徴とする上記（１）から（４）のいずれか１つに記載の撮像素子。
（６）前記支持基板の厚さが、４００μｍから５００μｍの範囲であることを特徴とする上記（１）から（５）のいずれか１つに記載の撮像素子。
（７）半導体基板の裏面側から入射した光に応じて信号電荷を生成し、表面側から前記信号電荷を読み出す撮像素子の製造方法であって、
前記半導体基板に形成されたセンサ領域の周辺領域において前記半導体基板の表面に形成した酸化シリコン層に開口部を設け、前記開口部から表面側に、外部と電気的に接続可能な導電性の端子を露出させる工程と、
前記半導体基板の前記酸化シリコン層に、前記開口部に連通する支持基板側開口部が形成された支持基板を貼り合わせる工程と、
前記半導体基板にダイシングを行い、所定のチップサイズに切り出す工程と、
前記端子に接続部材を電気的に接続する工程とを有することを特徴とする撮像素子の製造方法。
（８）前記支持基板を貼り合わせた後、前記支持基板の表面に保護テープを貼り合わせる工程を有することを特徴とする上記（７）に記載の撮像素子の製造方法。
（９）前記支持基板を貼り合せる前に、前記半導体基板の表面の前記酸化シリコン層に化学機械研磨を行うことを特徴とする上記（７）又は（８）に記載の撮像素子の製造方法。
（１０）前記半導体基板の表面側から前記開口部及び前記支持基板側開口部を通して前記端子にボンディングワイヤを接続することを特徴とする上記（７）から（９）のいずれか１つに記載の撮像素子の製造方法。
（１１）前記開口部及び前記支持基板側開口部の内側に導電性材料を充填することで接続端子を形成することを特徴とする上記（７）から（９）のいずれか１つに記載の撮像素子の製造方法。
（１２）前記半導体基板に配線部が形成された配線用基板を接続する工程を有し、前記配線部に形成されたマイクロバンプを前記接続端子に接触させて、前記配線部と前記接続端子との電気的に接続することを特徴とする上記（１１）に記載の撮像素子の製造方法。
（１３）半導体基板の裏面側から入射した光に応じて信号電荷を生成し、表面側から前記信号電荷を読み出す撮像素子の製造方法であって、
前記半導体基板に形成されたセンサ領域の周辺領域において前記半導体基板の表面に形成した酸化シリコン層に開口部を設け、前記開口部から表面側に、外部と電気的に接続可能な導電性の端子を露出させる工程と、
前記半導体基板の前記酸化シリコン層に、貼り合わせた状態で前記開口部に対向する位置に開口する溝部が形成された支持基板を貼り合わせる工程と、
前記支持基板を表面から研削し、前記溝部を表面側に開口させることで、前記開口部に連通する支持基板側開口部を形成する工程と、
前記半導体基板にダイシングを行い、所定のチップサイズに切り出す工程と、
前記端子に接続部材を電気的に接続する工程とを有することを特徴とする撮像素子の製造方法。
（１４）前記支持基板を貼り合わせた後、前記支持基板の表面に保護テープを貼り合わせる工程を有することを特徴とする上記（１３）に記載の撮像素子の製造方法。
（１５）前記支持基板を貼り合せる前に、前記半導体基板の表面の前記酸化シリコン層に化学機械研磨を行うことを特徴とする上記（１３）又は（１４）に記載の撮像素子の製造方法。
（１６）前記端子にワイヤーボンディングを行うことを特徴とする上記（１３）から（１５）のいずれか１つに記載の撮像素子の製造方法。
（１７）前記開口部及び前記支持基板側開口部の内側に導電性材料を充填することで接続端子を形成することを特徴とする上記（１３）から（１５）のいずれか１つに記載の撮像素子の製造方法。
（１８）前記半導体基板に配線部が形成された配線用基板を接続する工程を有し、前記配線部に形成されたマイクロバンプを前記接続端子に接触させて、前記配線部と前記接続端子との電気的に接続することを特徴とする上記（１７）に記載の撮像素子の製造方法。

本発明は、半導体基板の表面に、外部と電気的に接続可能な端子を露出させた開口部を形成するとともに、半導体基板の表面側に貼り合わされる支持基板に開口部と連通する支持基板側開口部を形成した構成である。こうすれば、製造時に、従来の裏面照射型の撮像素子のように、裏面に端子が露出した開口部を形成する際に、半導体基板の厚さにほぼ相当する深さの開口部を形成することを回避できる。また、支持基板は厚み等の寸法が半導体基板に比べて大きく、高い加工精度を得やすく、また、電気的及び機械的ダメージも防止することができる。さらに、支持基板に対しては機械的な加工や化学的なエッチングも可能である。半導体基板の裏面にセンサ領域を加工形成するときには、表面側に張り合わされた支持基板がスペーサの機能を奏するため、デバイス表面に製造装置のステージなどに接触することに起因する汚れや傷が生じることを防止することができる。

開口部及び支持基板側開口部の内側に充填された導電性材料からなる接続端子が形成されていることが好ましい。こうすれば、開口部及び支持基板側開口部の深さが深い場合に、ボンディングワイヤを端子に接続することが困難になってしまう問題を解決することができる。

上記撮像素子は、配線用基板と、配線用基板に形成された配線部と、配線部に電気的に接続され、接続端子に接続されたマイクロバンプを備えていることが好ましい。こうすれば、支持基板の表面に露出した接続端子にマイクロバンプを接触させることで、配線用基板と半導体基板とを確実に電気接続させることができる。マイクロバンプとしては、例えば、半田バンプを用いることができる。

上記撮像素子の製造方法において、支持基板を貼り合せる前に、半導体基板の表面に化学機械研磨を行うことが好ましい。こうすれば、半導体基板の表面を平坦化することで、支持基板を貼り合わせるのに必要な平坦度を得ることができる。

本発明によれば、半導体基板の撮像領域の周辺領域に形成されたパッドを備え、該パッドが形成された開口部にカラーフィルタ等の形成用の塗布液が入ることを防止できる撮像素子及び撮像素子の製造方法を提供できる。

以下、本発明の実施形態を図面に基づいて詳しく説明する。
本発明にかかる撮像素子は、半導体基板の裏面から入射した光を光電変換して信号電荷を発生させ、信号電荷を表面側から読み出す、所謂、裏面照射型構造を有するものである。以下、本発明にかかる実施形態の説明において、光が入射する側の面を「裏面」とし、裏面とは反対側、つまり、信号電荷を読み出す側の面を「表面」とする。図では、下側の面が裏面に相当し、上側の面が表面に相当する。

図１及び図２は、本発明にかかる撮像素子の製造方法の手順を説明するための図である。

図１（ａ）に基づいて、撮像素子に用いる半導体基板の概略構成を説明する。半導体基板は、シリコン基板１１と、シリコン基板１１の表面に積層された酸化シリコン膜（ＳｉＯ_２）１２と、酸化シリコン膜１２の表面側に形成されたシリコン層１３とを備えた、ＳＯＩ（Silicon on Insulator）ウエハである。

半導体基板は、図示しないが、入射した光を光電変換することで信号電荷を生成するための光電変換部、電荷蓄積部、電荷読み出し領域などが形成されたセンサ領域と、該センサ領域の周辺に位置し、外部の電圧印加手段に電気的に接続され、各画素に駆動電圧を印加するための端子が設けられる周辺領域とを備えている。なお、図１から図６は、撮像素子の周辺領域の断面の状態のみを示している。センサ領域において、信号電荷を読み出す構造は、例えば、固体撮像素子のように電荷転送電極に読み出す構造としてもよく、または、ＣＭＯＳ型の撮像素子のように、画素ごとに信号電荷を電荷検出領域に転送し、それぞれアンプに入力する構造としてもよい。本実施形態では、固体撮像素子の構成を例に説明する。

シリコン層１３の表面側には、順にＢＰＳＧ（Boron Phosphorus Silicon Glass）やＳｉＯ_２などの絶縁膜１４と、窒化シリコンなどからなるパッシベーション膜１５と、酸化シリコン層１６とが積層されている。絶縁膜１４とパッシベーション膜１５との界面に、アルミニウムなどの導電性材料から構成されたパッド電極２１が設けられている。本実施形態において、パッド電極２１が端子として機能する。

パッド電極２１は、平面視（表面側から見た状態）において１００μｍ四方の略正方形の平面を有する板状体であって、周辺領域に１００μｍ間隔で複数配列されている。

酸化シリコン層１６の表面には開口部１８が形成され、開口部１８によってパッド電極２１の少なくとも一部が表面側に露呈されている。

図１（ｂ）及び（ｃ）に示すように、半導体基板の表面側には、支持基板３１が貼り合わされている。支持基板３１は、その厚さが４００μｍから５００μｍの範囲である。支持基板３１の材料としては、例えば、光透過性を有するガラスを用いることができ、または、シリコン基板、金属、セラミック、樹脂なども使用できる。支持基板３１には、半導体基板に貼り合せた際に、その表面側から開口部１８に連通する支持基板側開口部３２が形成されている。支持基板側開口部３２を形成する手段としては、支持基板３１を機械的にドリル等の穿孔部材によってくり貫くことができる。支持基板側開口部３２を形成する際には、半導体基板の裏面又は支持基板３１に予め形成した位置合わせマークを基準として、支持基板側開口部３２とパッド電極２１との位置を合わせ、支持基板側開口部３２を開口させる。本実施形態では、支持基板側開口部３２は直径２００μｍの円孔とした。

支持基板を貼り合せる前に、半導体基板の表面に化学機械研磨（ＣＭＰ）を行うことが好ましい。こうすれば、半導体基板の表面を平坦化することで、支持基板を貼り合わせるのに必要な平坦度を得ることができる。

図１（ｃ）は、半導体基板に支持基板３１を貼り合わせた状態を示している。半導体基板に支持基板３１を貼り合せた状態で、開口部１８と支持基板側開口部３２とが連通し、支持基板３１の表面側からパッド電極２１が露呈した状態となる。半導体基板と支持基板３１との貼り合せには、両者の界面に接着剤を塗布して接合する。接着剤による接合には、陽極接合や直接接合などがある。半導体基板と支持基板３１との貼り合わせは、真空中で行うことが好ましい。しかし、半導体基板と支持基板３１との貼り合せは、このような接着剤による接合に限定されず、一般的に知られている手法を使うことができる。

支持基板３１を貼り合わせた後、図２（ａ）に示すように、シリコン基板１１の裏面をエッチングして除去することで、半導体基板を適当な厚さに加工する。エッチングの際には、機械的研削（研磨）も合わせて行うことができ、このとき、酸化シリコン膜１２をエッチングのストップ膜とする。このように半導体基板はＳＯＩ構造を有し、絶縁膜を有していることから、この絶縁膜をエッチングのストッパ膜と用いることができる利点がある。また、酸化シリコン膜１２を水酸化カリウム（ＫＯＨ）などの水溶液でエッチングしたときのストッパ膜とすることができる。

エッチングの際には、支持基板３１の表面側に支持基板側開口部３２を覆った状態で保護テープ３６が予め貼り合わされている。こうすれば、エッチングの際に、支持基板側開口部３２及び開口部１８を介して侵入したエッチング液がパッド電極２１をエッチングしてしまうことを防止することができる。

エッチングした後、図２（ｂ）に示すように、半導体基板の裏面に反射防止膜２４、カラーフィルタ２６、平坦化膜２８を順に形成する。また、平坦化膜２８の裏面には、マイクロレンズ２９を形成する。

その後、半導体基板を、所定のチップサイズにダイシングして分離し、分離されてチップとなった半導体基板ごとに、開口部１８及び支持基板側開口部３２を通して、パッド電極２１にボンディングワイヤ３４を接合する。

本実施形態の撮像素子は、半導体基板の表面に、外部と電気的に接続可能な端子を露出させた開口部１８を形成するとともに、半導体基板の表面側に貼り合わされる支持基板３１に開口部１８と連通する支持基板側開口部３２を形成した構成である。こうすれば、製造時に、従来の裏面照射型の撮像素子のように、裏面に端子が露出した開口部を形成する際に、半導体基板の厚さにほぼ相当する深さの開口部を形成することを回避できる。また、支持基板３１は厚み等の寸法が半導体基板に比べて大きく、高い加工精度を得やすく、また、電気的及び機械的ダメージも防止することができる。さらに、支持基板に対しては機械的な加工や化学的なエッチングも可能である。半導体基板の裏面にセンサ領域を加工形成するときには、表面側に張り合わされた支持基板３１がスペーサの機能を奏するため、デバイス表面に製造装置のステージなどに接触することに起因する汚れや傷が生じることを防止することができる。

次に、図３から図５を参照して本発明にかかる撮像素子及びその製造方法の別の手順を説明する図である。なお、以下の説明において、すでに説明した部材などと同等な構成・作用を有する部材等については、図中に同一符号又は相当符号を付すことにより、説明を簡略化或いは省略する。
図３（ａ）に示すように、上記手順の半導体基板と同様に、シリコン基板１１と、シリコン基板１１の表面に積層された酸化シリコン膜１２と、酸化シリコン膜１２の表面側に形成されたシリコン層１３とが形成され、また、シリコン層１３の表面側に、絶縁膜１４と、パッシベーション膜１５と、酸化シリコン層１６とが積層された半導体基板を用意する。また、絶縁膜１４とパッシベーション膜１５との界面にパッド電極２１が形成され、該パッド電極２１の少なくとも一部が酸化シリコン層１６に設けられた開口部１８によって半導体基板の表面側に露呈している。

半導体基板の表面側に、該半導体基板と貼り合わされる面（つまり、裏面）に、貫通することなく所定の深さで底を有する溝部４２が形成された支持基板４１を貼り合せる。また、支持基板４１としては、厚さ約７５０μｍのシリコン基板を用いることができる。溝部４２は、深さが２００μｍで、幅（図３において左右方向の寸法）が３００μｍであるスリット状の形状である。溝部４２は、支持基板４１の裏面に、丸ノコの様に多数の切れ刃を持つフライスで面加工を行う切削加工（フライス加工）を行うことで形成することができる。また、溝部４２の形成は、水酸化カリウム（ＫＯＨ）水溶液などによる化学的なエッチングや、レーザー溶融、ウォータージェット、サンドブラスト、ＲＩＥ（Reactive ion etching）等のドライエッチング、超音波加工など、一般的に知られている加工方法、特にＭＥＭＳ（Micro Electro Mechanical Systems）の分野で発達している方法を適用することが可能である。支持基板４１には、ＣＣＤなどのデバイスを形成していないので、通常の半導体加工で問題となる電気的なダメージを考慮することなく加工できる。

図３（ｂ）に示すように、支持基板４１を半導体基板に貼り合わせた状態で、開口部１８の表面側が支持基板４１の溝部４２の裏面側と重なり合う。このため、支持基板４１の表面側に開口部１８及びパッド電極２１が露呈しない。半導体基板と支持基板４１とを貼り合わせる際に、該支持基板４１がシリコンで構成されているため、可視光が遮断される。そこで、貼り合わせ時の位置合わせには、赤外線光を使用し、半導体基板に設けられた図示しない位置合わせマークを基準に支持基板４１を貼り合せる。なお、半導体基板と支持基板４１との貼り合わせには、上記手順と同様に、接着剤を用いた陽極接合や直接接合などにより貼り合せることができる。

半導体基板と支持基板４１とを貼り合わせた後、図４（ａ）に示すように、半導体基板の裏面（つまり、シリコン基板１１の裏面）に機械的研削及びエッチングを行うことで、シリコン基板１１を除去し、半導体基板の厚さを薄くする。また、支持基板４１の表面側には、保護テープ３６を貼り付ける。なお、本手順では、支持基板４１の表面側には開口部などが形成されていないため、パッド電極２１がエッチングされる点は回避することができるが、支持基板４１の表面を保護するため、保護テープ３６を貼り付けており、省略してもよい。

エッチング後、図４（ｂ）に示すように、反射防止膜２４、カラーフィルタ２６、平坦化膜２８、マイクロレンズ２９を順に形成する。

次に、図５（ａ）に示すように、支持基板４１の表面を機械的に研削することで、裏面側に向かって厚さを薄くし、溝部４２による開口を表面側に露呈させる。こうすることで、溝部４２が支持基板４１の厚さの方向に貫通し、上記手順と同様に支持基板側開口部となる。このため、パッド電極２１が、開口部１８及び支持基板側開口部（溝部４２）を介して支持基板４１の表面側に露呈する。

支持基板４１の研削の後、半導体基板をダイジングによって所定のチップサイズに分離した後、分離されてチップとなった半導体基板ごとに、開口部１８及び支持基板側開口部（溝部４２）を通して、パッド電極２１にボンディングワイヤ３４を接合する。

なお、本発明は、前述した実施形態に限定されるものではなく、適宜な変形、改良などが可能である。
例えば、上記実施形態では、開口部１８及び支持基板側開口部３２，４２にボンディングワイヤを通して、パッド電極２１に接合することで電気的な接続を行う構成としたが、電気的に接続する手段はこれに限定されない。

図６は、本発明にかかる撮像素子の他の構成例を説明する図である。図６（a）に示すように、開口部１８及び支持基板側開口部４２の内側に導電性材料を充填することで接続端子４４が設けられた構成である。接続端子４４の表面と、支持基板４２の表面とが略同一面となるように形成される。このような構成とすれば、支持基板４１の厚さに応じて支持基板側開口部４２及び開口部１８とで区画される開口部分の深さが深くなった場合に、ボンディングワイヤを通すことが困難になるが、接続端子４４を設けることで、支持基板４１の表面において電気的接続を行うことができる。

図６（ｂ）は、支持基板４１の表面において電気的接続を行う一例を示す。半導体基板に電気的に接続される配線用基板５１は、配線部５２と、配線部５２に電気的に接続され、接続端子４４に接続されるマイクロバンプ５３とを備えている。マイクロバンプ５３としては、例えば、半田バンプを用いることができる。接続時には、マイクロバンプ５３を支持基板４１の表面に露呈した接続端子４４の少なくとも一部に接合させることで、パッド電極２１と配線部５２とを電気的に接続することができる。

本発明にかかる撮像素子の製造方法の手順を説明する図である。 本発明にかかる撮像素子の製造方法の手順を説明する図である。 本発明にかかる撮像素子の製造方法の別の手順を説明する図である。 本発明にかかる撮像素子の製造方法の別の手順を説明する図である。 本発明にかかる撮像素子の製造方法の手順を説明する図である。 本発明にかかる撮像素子の他の構成例を説明する図である。

符号の説明

１１ シリコン基板
１２ 酸化シリコン層
１３ シリコン層
１８ 開口部
２１ パッド電極（端子）
３１，４１ 支持基板
３２ 支持基板側開口
３４ ボンディングワイヤ
４２ 溝部（支持基板側開口）
４４ 接続端子

Claims (18)

1. 半導体基板の裏面側から入射した光に応じて信号電荷を生成し、表面側から前記信号電荷を読み出す撮像素子であって、
   前記半導体基板に形成されたセンサ領域と、
   前記センサ領域の周辺領域において前記半導体基板の表面に形成した酸化シリコン層に設けた開口部から表面側に露出し、外部と電気的に接続可能な導電性の端子とを備え、
   前記半導体基板の前記酸化シリコン層には、前記開口部に連通する支持基板側開口部が形成された支持基板が貼り合わされていることを特徴とする撮像素子。
2. 前記端子に、前記開口部及び前記支持基板側開口部を通してボンディングワイヤが接続されていることを特徴とする請求項１に記載の撮像素子。
3. 前記開口部及び前記支持基板側開口部の内側に充填された導電性材料からなる接続端子が形成されていることを特徴とする請求項１に記載の撮像素子。
4. 配線用基板を備え、前記配線用基板に形成された配線部と、前記接続端子とが、該配線部に設けられたマイクロバンプによって電気的に接続されていることを特徴とする請求項３に記載の撮像素子。
5. 前記半導体基板が、シリコン基板と、前記シリコン基板に形成された酸化シリコン膜と、前記酸化シリコン膜の表面側に形成され、前記センサ領域が形成されたシリコン層とを備えていることを特徴とする請求項１から４のいずれか１つに記載の撮像素子。
6. 前記支持基板の厚さが、４００μｍから５００μｍの範囲であることを特徴とする請求項１から５のいずれか１つに記載の撮像素子。
7. 半導体基板の裏面側から入射した光に応じて信号電荷を生成し、表面側から前記信号電荷を読み出す撮像素子の製造方法であって、
   前記半導体基板に形成されたセンサ領域の周辺領域において前記半導体基板の表面に形成した酸化シリコン層に開口部を設け、前記開口部から表面側に、外部と電気的に接続可能な導電性の端子を露出させる工程と、
   前記半導体基板の前記酸化シリコン層に、前記開口部に連通する支持基板側開口部が形成された支持基板を貼り合わせる工程と、
   前記半導体基板にダイシングを行い、所定のチップサイズに切り出す工程と、
   前記端子に接続部材を電気的に接続する工程とを有することを特徴とする撮像素子の製造方法。
8. 前記支持基板を貼り合わせた後、前記支持基板の表面に保護テープを貼り合わせる工程を有することを特徴とする請求項７に記載の撮像素子の製造方法。
9. 前記支持基板を貼り合せる前に、前記半導体基板の表面の前記酸化シリコン層に化学機械研磨を行うことを特徴とする請求項７又は８に記載の撮像素子の製造方法。
10. 前記半導体基板の表面側から前記開口部及び前記支持基板側開口部を通して前記端子にボンディングワイヤを接続することを特徴とする請求項７から９のいずれか１つに記載の撮像素子の製造方法。
11. 前記開口部及び前記支持基板側開口部の内側に導電性材料を充填することで接続端子を形成することを特徴とする請求項７から９のいずれか１つに記載の撮像素子の製造方法。
12. 前記半導体基板に配線部が形成された配線用基板を接続する工程を有し、前記配線部に形成されたマイクロバンプを前記接続端子に接触させて、前記配線部と前記接続端子との電気的に接続することを特徴とする請求項１１に記載の撮像素子の製造方法。
13. 半導体基板の裏面側から入射した光に応じて信号電荷を生成し、表面側から前記信号電荷を読み出す撮像素子の製造方法であって、
    前記半導体基板に形成されたセンサ領域の周辺領域において前記半導体基板の表面に形成した酸化シリコン層に開口部を設け、前記開口部から表面側に、外部と電気的に接続可能な導電性の端子を露出させる工程と、
    前記半導体基板の前記酸化シリコン層に、貼り合わせた状態で前記開口部に対向する位置に開口する溝部が形成された支持基板を貼り合わせる工程と、
    前記支持基板を表面から研削し、前記溝部を表面側に開口させることで、前記開口部に連通する支持基板側開口部を形成する工程と、
    前記半導体基板にダイシングを行い、所定のチップサイズに切り出す工程と、
    前記端子に接続部材を電気的に接続する工程とを有することを特徴とする撮像素子の製造方法。
14. 前記支持基板を貼り合わせた後、前記支持基板の表面に保護テープを貼り合わせる工程を有することを特徴とする請求項１３に記載の撮像素子の製造方法。
15. 前記支持基板を貼り合せる前に、前記半導体基板の表面の前記酸化シリコン層に化学機械研磨を行うことを特徴とする請求項１３又は１４に記載の撮像素子の製造方法。
16. 前記端子にワイヤーボンディングを行うことを特徴とする請求項１３から１５のいずれか１つに記載の撮像素子の製造方法。
17. 前記開口部及び前記支持基板側開口部の内側に導電性材料を充填することで接続端子を形成することを特徴とする請求項１３から１５のいずれか１つに記載の撮像素子の製造方法。
18. 前記半導体基板に配線部が形成された配線用基板を接続する工程を有し、前記配線部に形成されたマイクロバンプを前記接続端子に接触させて、前記配線部と前記接続端子との電気的に接続することを特徴とする請求項１７に記載の撮像素子の製造方法。

Images