JP6181101B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6181101B2
JP6181101B2 JP2015080617A JP2015080617A JP6181101B2 JP 6181101 B2 JP6181101 B2 JP 6181101B2 JP 2015080617 A JP2015080617 A JP 2015080617A JP 2015080617 A JP2015080617 A JP 2015080617A JP 6181101 B2 JP6181101 B2 JP 6181101B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
transistor
oxide semiconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015080617A
Other languages
English (en)
Other versions
JP2015135989A (ja
Inventor
山崎 舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015080617A priority Critical patent/JP6181101B2/ja
Publication of JP2015135989A publication Critical patent/JP2015135989A/ja
Application granted granted Critical
Publication of JP6181101B2 publication Critical patent/JP6181101B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Description

発明の技術分野は、半導体装置に関する。ここで、半導体装置とは、半導体特性を利用す
ることで機能する素子および装置全般を指すものである。
金属酸化物は多様に存在し、さまざまな用途に用いられている。酸化インジウムはよく知
られた材料であり、液晶表示装置などに必要とされる透明電極の材料として用いられてい
る。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な金属酸化物をチャネル形成領域に用いた薄膜トランジスタが既に知られている(例えば
、特許文献1乃至特許文献4、非特許文献1等参照)。
ところで、金属酸化物には、一元系酸化物のみでなく多元系酸化物も知られている。例え
ば、ホモロガス相を有するInGaO(ZnO)(m:自然数)は、In、Gaおよ
びZnを有する多元系酸化物半導体として知られている(例えば、非特許文献2乃至非特
許文献4等参照)。
そして、上記のようなIn−Ga−Zn系酸化物で構成される酸化物半導体も、薄膜トラ
ンジスタのチャネル形成領域に適用可能であることが確認されている(例えば、特許文献
5、非特許文献5および非特許文献6等参照)。
また、トランジスタの動作の高速化などを達成するためには、トランジスタの微細化が求
められている。例えば、特許文献6では、チャネル層の厚さを10nm程度以下とした酸
化物半導体を用いた薄膜トランジスタが開示され、非特許文献7では、チャネル長を2μ
m〜100μmとした酸化物半導体を用いた薄膜トランジスタが開示されている。
特開昭60−198861号公報 特開平8−264794号公報 特表平11−505377号公報 特開2000−150900号公報 特開2004−103957号公報 特開2010−21170号公報
M. W. Prins, K. O. Grosse−Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf、「A ferroelectric transparent thin−film transistor」、 Appl. Phys. Lett.、17 June 1996、 Vol.68 p.3650−3652 M. Nakamura, N. Kimizuka, and T. Mohri、「The Phase Relations in the In2O3−Ga2ZnO4−ZnO System at 1350℃」、J. Solid State Chem.、1991、Vol.93, p.298−315 N. Kimizuka, M. Isobe, and M. Nakamura、「Syntheses and Single−Crystal Data of Homologous Compounds, In2O3(ZnO)m(m=3,4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m(m=7,8,9, and 16) in the In2O3−ZnGa2O4−ZnO System」、 J. Solid State Chem.、1995、Vol.116, p.170−178 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、InFeO3(ZnO)m(m:自然数)とその同型化合物の合成および結晶構造」、固体物理、1993年、Vol.28、No.5、p.317−327 K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono、「Thin−film transistor fabricated in single−crystalline transparent oxide semiconductor」、SCIENCE、2003、Vol.300、p.1269−1272 K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono、「Room−temperature fabrication of transparent flexible thin−film transistors using amorphous oxide semiconductors」、NATURE、2004、Vol.432 p.488−492 T. Kawamura,H. Uchiyama,S. Saito,H. Wakana,T. Mine, and M. Hatano、「Low−Voltage Operating Amorphous Oxide TFTs」、IDW’09、p.1689−1692
トランジスタを微細化する場合には、製造工程において発生する不良が大きな問題となる
。例えば、ソース配線またはドレイン配線、あるいは、ゲート配線等の配線上に、トラン
ジスタの半導体層を成膜する場合、該配線は半導体層と比較して大きな膜厚を有するため
、微細化に伴う半導体層の膜厚の縮小によって半導体層の被覆性が低下し、断線や接続不
良などが生じうる。
また、トランジスタを微細化する場合には、短チャネル効果の問題も生じる。短チャネル
効果とは、トランジスタの微細化(チャネル長(L)の縮小)に伴って顕在化する電気特
性の劣化である。短チャネル効果は、ドレインの電界の影響がソースにまでおよぶことに
起因するものである。短チャネル効果の具体例としては、しきい値電圧の低下、S値の増
大、漏れ電流の増大などがある。特に、酸化物半導体を用いたトランジスタは、シリコン
を用いたトランジスタのようにドーピングによるしきい値制御を適用することができない
ため、短チャネル効果が現れやすい傾向にある。
そこで、開示する発明の一態様は、不良を抑制しつつ微細化を達成した半導体装置の提供
を目的の一とする。または、良好な特性を維持しつつ微細化を達成した半導体装置の提供
を目的の一とする。
開示する発明の一態様の半導体装置は、第1の導電層と、第1の導電層よりも膜厚の小さ
い第2の導電層とを、それぞれ含むソース配線及びドレイン配線を有する。ソース配線及
びドレイン配線において、酸化物半導体層と接する領域を、高抵抗領域である膜厚の小さ
い第2の導電層の単層とすることで、ソースとドレイン間の電界を緩和すると共に、酸化
物半導体層の被覆性を向上させる。一方、外部回路と接続するために引き回される配線(
以下、引き回し配線)には、膜厚の大きい第1の導電層、または第1の導電層と第2の導
電層の積層を用いることで、引き回し配線の配線抵抗を縮小させる。
より具体的には、以下の構成を用いることができる。
本発明の一態様は、第1の導電層と、第1の導電層より膜厚の小さい第2の導電層と、を
それぞれ含むソース配線及びドレイン配線と、開口部を有し、ソース配線及びドレイン配
線上に設けられた絶縁層と、絶縁層上に設けられ、開口部においてソース配線またはドレ
イン配線の一部と接する酸化物半導体層と、酸化物半導体層上に設けられたゲート絶縁層
と、ゲート絶縁層上に設けられたゲート電極と、を有し、ソース配線またはドレイン配線
は、第2の導電層の単層でなる領域を有し、酸化物半導体層は、第2の導電層の単層でな
る領域において、ソース配線またはドレイン配線と接する半導体装置である。
また、本発明の別の一態様は、互いに離間して設けられたソース配線及びドレイン配線と
、ソース配線とドレイン配線との間隙を埋め込むように、ソース配線及びドレイン配線上
に設けられた絶縁層と、絶縁層上に設けられた酸化物半導体層と、酸化物半導体層上に設
けられたゲート絶縁層と、ゲート絶縁層上に設けられたゲート電極と、を有し、ソース配
線及びドレイン配線は、第1の導電層と、第1の導電層より膜厚の小さい第2の導電層と
、をそれぞれ含み、且つ、第2の導電層の単層でなる領域をそれぞれ有し、絶縁層は、ソ
ース配線及びドレイン配線の第2の導電層の単層でなる領域と重畳する領域に、それぞれ
開口部を有し、酸化物半導体層は、絶縁層に設けられた開口部において、ソース配線また
はドレイン配線の第2の導電層の一部と接する半導体装置である。
また、上記の半導体装置において、第2の導電層のチャネル長方向の長さは、第1の導電
層のチャネル長方向の長さよりも大きいのが好ましい。
また、上記の半導体装置において、第2の導電層の材料として、酸化物半導体層よりも仕
事関数の高い金属材料を用いるのが好ましい。
また、上記の半導体装置において、ソース配線及びドレイン配線において、外部回路と接
続するために引き回される領域に、第1の導電層の単層でなる領域、または第1の導電層
と第2の導電層の積層よりなる領域を用いるのが好ましい。
なお、上記トランジスタのチャネル長Lは、2μm未満とすることが好ましく、10nm
以上350nm(0.35μm)以下とすると、より好ましい。また、酸化物半導体層の
膜厚は、1nm以上50nm以下、好ましくは2nm以上20nm以下、より好ましくは
3nm以上15nm以下とする。これにより、高速かつ低消費電力な半導体装置が実現さ
れる。また、ゲート絶縁層として、酸化ハフニウムなどの高誘電率材料を用いる。例えば
、酸化ハフニウムは比誘電率が15程度であり、酸化シリコンの3〜4と比較して非常に
大きな値を有している。このような材料を用いることにより、酸化シリコン換算膜厚で1
5nm未満、好ましくは2nm以上10nm以下のゲート絶縁層を実現することも容易に
なる。すなわち、半導体装置の微細化が容易になる。また、酸化物半導体層としては、高
純度化され、真性化された酸化物半導体を用いる。これにより、酸化物半導体層の水素等
のドナーに起因するキャリア密度を、例えば、1×1012/cm未満、より好ましく
は、1.45×1010/cm未満とし、トランジスタのオフ電流を、100zA/μ
m(1zA(ゼプトアンペア)は1×10−21A)以下、望ましくは10zA/μm以
下とし、また、トランジスタのS値を65mV/dec以下、好ましくは63mV/de
c未満とすることができる。なお、上述の構成を採用する場合、トランジスタのオフ電流
を、理論的には1×10−24A/μm〜1×10−30A/μmとすることが可能であ
る。また、ゲート電極は、ソース配線およびドレイン配線と重畳する構造としても良いし
、ゲート電極の端のみが、ソース配線の端、およびドレイン配線の端と重畳するような構
造としても良い。
ここで半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば
、表示装置や記憶装置、集積回路などは半導体装置に含まれうる。
また、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」また
は「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極
」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外し
ない。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や
、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため
、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることがで
きるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子などが含まれる。
開示する発明の一態様によって、微細化に伴う問題点を解消することができるため、結果
として、トランジスタサイズを十分に小さくすることが可能になる。トランジスタサイズ
を十分に小さくすることで、半導体装置の占める面積が小さくなり、一基板あたりの半導
体装置の取り数が増大する。これにより、半導体装置の製造コストは抑制される。また、
半導体装置が小型化されるため、同程度の大きさでさらに機能が高められた半導体装置を
実現することができる。また、チャネル長の縮小による、動作の高速化、低消費電力化な
どの効果を得ることもできる。つまり、開示する発明の一態様により酸化物半導体を用い
たトランジスタの微細化が達成されることで、これに付随する様々な効果を得ることが可
能である。
このように、開示する発明の一態様によって、不良を抑制しつつ、または、良好な特性を
維持しつつ、微細化を達成した半導体装置を提供することができる。
半導体装置の上面図及び断面図。 半導体装置の上面図及び断面図。 半導体装置の作製工程を示す断面図。 半導体装置の上面図、断面図及び回路図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 開示する発明の一態様に係る半導体装置の回路図。 開示する発明の一態様に係る半導体装置の回路図。 開示する発明の一態様に係る半導体装置の回路図。 開示する発明の一態様に係るCPUを示すブロック図。 開示する発明の一態様に係る半導体装置の回路図および断面図。 電子機器の例を示す図。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下
の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および
詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下
に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実
際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必
ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第1」、「第2」、「第3」などの序数詞は、構成要素の混
同を避けるために付すものであり、数的に限定するものではないことを付記する。
(実施の形態1)
本実施の形態では、開示する発明の一態様に係る半導体装置の構成およびその作製方法に
ついて、図1乃至図3を参照して説明する。
〈半導体装置の構成例〉
図1及び図2には、半導体装置の構成例を示す。図1は、第1の構成例であり、図2は、
第2の構成例である。
図1(A)は、トランジスタ162の上面図であり、図1(B)は、図1(A)の線A−
Bにおける断面図である。また、図1(C)は、図1(A)の線C−Dにおける断面図で
ある。
図1におけるトランジスタ162は、被形成表面を有する基体140上に、第1の導電層
141a及び第2の導電層142aを含むソース配線と、第1の導電層141b及び第2
の導電層142bを含むドレイン配線と、ソース配線及びドレイン配線上に設けられ、開
口部を有する絶縁層143と、絶縁層143上に設けられ、開口部において第2の導電層
142a及び第2の導電層142bの一部と接する酸化物半導体層144と、酸化物半導
体層144を覆うゲート絶縁層146と、ゲート絶縁層146上のゲート電極148aと
、を有する。
図1に示すように、トランジスタの活性層に酸化物半導体を用いることで、良好な特性を
得ることができる。例えば、トランジスタのS値を65mV/dec以下、好ましくは6
3mV/dec未満とすることも可能である。
また、図1では、ゲート絶縁層146、ゲート電極148aなどを覆うように、絶縁層1
50および絶縁層152を設けている。但し、絶縁層150及び絶縁層152は、必ずし
も設けなくとも良い。
図1に示すトランジスタ162において、ソース配線を構成する第2の導電層142aの
膜厚は、第1の導電層141aの膜厚よりも小さく、同様に、ドレイン配線を構成する第
2の導電層142bの膜厚は、第1の導電層141bの膜厚よりも小さい。つまり、第2
の導電層142a及び142bにおいては、電荷の流れに垂直な断面の面積が小さくなっ
ている。抵抗は断面積に反比例するから、ソース配線において、膜厚の小さい第2の導電
層142aの単層よりなる領域は、第1の導電層141aの単層でなる領域、または、第
1の導電層141aと第2の導電層142aの積層よりなる領域と比較して高抵抗な領域
(以下、高抵抗領域とも表記する)であり、ドレイン配線において、膜厚の小さい第2の
導電層142bの単層よりなる領域は、第1の導電層141bの単層でなる領域、または
、第1の導電層141bと第2の導電層142bの積層よりなる領域と比較して高抵抗な
領域である。また、酸化物半導体層144のチャネル形成領域側において、ソース配線を
構成する第2の導電層142aのチャネル長方向の長さは、第1の導電層141aのチャ
ネル長方向の長さよりも大きく、第2の導電層142aは第1の導電層141aの端部よ
りチャネル長方向に伸長した高抵抗領域(第2の導電層142aの単層でなる領域)を有
する。同様に、酸化物半導体層144のチャネル形成領域側において、ドレイン配線を構
成する第2の導電層142bのチャネル長方向の長さは、第1の導電層141bのチャネ
ル長方向の長さよりも大きく、第2の導電層142bは第1の導電層141bの端部より
チャネル長方向に伸長した高抵抗領域(第2の導電層142bの単層でなる領域)を有す
る。
図1に示すトランジスタ162は、ソース配線またはドレイン配線の高抵抗領域において
、酸化物半導体層144と接することで、ソースとドレイン間の電界を緩和することがで
き、トランジスタサイズの縮小に伴う短チャネル効果を抑制することができる。また、第
2の導電層142aまたは142bの膜厚が小さいため、酸化物半導体層144上に設け
られるゲート絶縁層146の被覆性を良好とすることができる。また、ソース配線または
ドレイン配線の上面の一部と、酸化物半導体層144とが接することで、該酸化物半導体
層144の被覆性を良好とすることができる。一方、図1において、トランジスタ162
に電圧または電流を供給するソース配線またはドレイン配線の引き回し配線として機能す
る領域には、膜厚の大きい第1の導電層141aまたは141bを用いている。これによ
って、引き回し配線の配線抵抗を縮小させることができる。
ここで、酸化物半導体層144は水素などの不純物が十分に除去されることにより、また
は、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具
体的には、例えば、酸化物半導体層144の水素濃度は5×1019atoms/cm
以下、望ましくは5×1018atoms/cm以下、より望ましくは5×1017
toms/cm以下とする。なお、上述の酸化物半導体層144中の水素濃度は、二次
イオン質量分析法(SIMS:Secondary Ion Mass Spectro
metry)で測定されるものである。このように、水素濃度が十分に低減されて高純度
化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が
低減された酸化物半導体層144では、水素等のドナーに起因するキャリア濃度が1×1
12/cm未満、望ましくは、1×1011/cm未満、より望ましくは1.45
×1010/cm未満となる。また、例えば、室温(25℃)でのオフ電流(ここでは
、単位チャネル幅(1μm)あたりの値)は100zA(1zA(ゼプトアンペア)は1
×10−21A)以下、望ましくは10zA以下となる。このように、i型化(真性化)
または実質的にi型化された酸化物半導体を用いることで、極めて優れたオフ電流特性の
トランジスタ162を得ることができる。
なお、非特許文献7などに開示されているように、キャリア密度が2×1019/cm
と大きいn型の酸化物半導体を用いる場合には、チャネル長が2μm〜100μmといっ
た比較的大きいサイズのトランジスタは実現されうるが、このような材料を、微細化(チ
ャネル長が2μm未満)されたトランジスタに用いると、そのしきい値電圧は大幅にマイ
ナスシフトして、ノーマリーオフ型のトランジスタを実現することが極めて困難になる。
つまり、このような材料を用いて作製されたチャネル長が2μm未満のトランジスタは、
現実的には使い物にならない。一方で、高純度化され、真性または実質的に真性化された
酸化物半導体のキャリア密度は、少なくとも1×1014/cm未満であり、上述のよ
うにノーマリーオン化の問題が発生しないため、チャネル長が2μm未満のトランジスタ
を容易に実現することが可能である。
なお、トランジスタ162において、第1の導電層141a、141b、または、第2の
導電層142a、142bをテーパー形状としても良い。テーパー角は、例えば、30°
以上60°以下とすることができる。なお、テーパー角とは、テーパー形状を有する層(
例えば、第2の導電層142a)を、その断面(基体140の表面と直交する面)に垂直
な方向から観察した際に、当該層の側面と底面がなす傾斜角を示す。
図2におけるトランジスタ262は、トランジスタ162に類似した構造を有する。図2
(A)は、トランジスタ262の上面図であり、図2(B)は、図2(A)の線E−Fに
おける断面図である。また、図2(C)は、図2(A)の線G−Hにおける断面図である
。また、図2(D)は、図2(A)の線I−Jにおける断面図である。また、図2(E)
は、図2(A)の線K−Lにおける断面図である。
図2におけるトランジスタ262は、被形成表面を有する基体140上に、第1の導電層
241a及び第2の導電層242aを含むソース配線と、第1の導電層241b及び第2
の導電層242bを含むドレイン配線と、ソース配線及びドレイン配線上に設けられ、開
口部を有する絶縁層143と、絶縁層143上に設けられ、開口部において第2の導電層
242a及び第2の導電層242bの一部と接する酸化物半導体層144と、酸化物半導
体層144を覆うゲート絶縁層146と、ゲート絶縁層146上のゲート電極148aと
、を有する。
また、ゲート絶縁層146、ゲート電極148aなどを覆うように、絶縁層150および
絶縁層152を設けている。但し、絶縁層150及び絶縁層152は、必ずしも設けなく
とも良い。
また、図1に示すトランジスタ162と同様に、図2に示すトランジスタ262において
、ソース配線を構成する第2の導電層242aの膜厚は、第1の導電層241aの膜厚よ
りも小さく、ドレイン配線を構成する第2の導電層242bの膜厚は、第1の導電層24
1bの膜厚よりも小さい。
図2におけるトランジスタ262と、図1におけるトランジスタ162の相違点は、ソー
ス配線及びドレイン配線の配置である。トランジスタ162では、ソース配線及びドレイ
ン配線において、酸化物半導体層と接する領域を膜厚の小さい第2の導電層の単層とし、
引き回し配線には膜厚の大きい第1の導電層を用いる。一方、トランジスタ262では、
ソース配線及びドレイン配線において、酸化物半導体層と接する領域を膜厚の小さい第2
の導電層の単層とし、引き回し配線には、該第2の導電層と膜厚の大きい第1の導電層の
積層を用いる。なお、第1の導電層と第2の導電層の積層順は逆であっても良い。
図2の構成に起因する効果は、図1の場合と同様である。すなわち、ソース配線において
、膜厚の小さい第2の導電層242aの単層よりなる領域は、第1の導電層241aと第
2の導電層242aの積層よりなる領域と比較して高抵抗な領域であり、ドレイン配線に
おいて、膜厚の小さい第2の導電層242bの単層よりなる領域は、第1の導電層241
bと第2の導電層242bの積層よりなる領域と比較して高抵抗な領域である。また、ト
ランジスタ262において、ソース配線を構成する第2の導電層242aは第1の導電層
241aの端部よりチャネル幅方向に伸長し、高抵抗領域(第2の導電層242aの単層
でなる領域)を有する。同様に、ドレイン配線を構成する第2の導電層242bは第1の
導電層241bの端部よりチャネル幅方向に伸長し、高抵抗領域(第2の導電層241b
の単層でなる領域)を有する。
トランジスタ262のソース配線またはドレイン配線は、この高抵抗領域において酸化物
半導体層144と接することで、ソースとドレイン間の電界を緩和することができ、トラ
ンジスタサイズの縮小に伴う短チャネル効果を抑制することができる。また、第2の導電
層242aまたは242bの膜厚が小さいため、酸化物半導体層144上に設けられるゲ
ート絶縁層146の被覆性を良好とすることができる。また、ソース配線またはドレイン
配線の上面の一部と、酸化物半導体層144とが接することで、該酸化物半導体層144
の被覆性を良好とすることができる。さらに、ソース配線(またはドレイン配線)におい
て、ゲート電極148a(ゲート配線)と平行に走査する領域を第2の導電層242a(
または242b)の単層とすることで、レイアウトの縮小を図ることができる。一方、図
2において、トランジスタ262に電圧または電流を供給するソース配線またはドレイン
配線の引き回し配線として機能する領域には、膜厚の大きい第1の導電層241aと第2
の導電層242aの積層または第1の導電層241bと第2の導電層242bの積層を用
いている。これによって、引き回し配線の配線抵抗を縮小させることができる。
なお、第2の導電層242aのチャネル長方向の長さは、第1の導電層241aのチャネ
ル長方向の長さよりも大きいのが好ましく、第2の導電層242bのチャネル長方向の長
さは、第1の導電層241bのチャネル長方向の長さよりも大きいのが好ましい。
〈半導体装置の作製方法の例〉
次に、図1に示すトランジスタ162の作製方法の例について、図3を参照して説明する
。なお、図2に示すトランジスタ262は、ソース配線及びドレイン配線の配置以外は、
図1のトランジスタ162と同様に作製することができ、図3を参酌することができるた
め、詳細な記載は省略する。
まず、被形成表面を有する基体140上に、第1の導電層を形成し、該第1の導電層を選
択的にエッチングして第1の導電層141a、141bを形成する。その後、第1の導電
層141a、141b上に第2の導電層を形成し、該第2の導電層を選択的にエッチング
して第2の導電層142a、142bを形成する。これによって、第1の導電層141a
及び第2の導電層142aの積層されたソース配線と、第1の導電層141b及び第2の
導電層142bの積層されたドレイン配線と、を形成する(図3(A)参照)。
なお、基体140に使用することができる基板に大きな制限はないが、少なくとも、後の
加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、ガラス基板、
セラミック基板、石英基板、サファイア基板などの基板を用いることができる。また、絶
縁表面を有していれば、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体
基板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することも
可能であり、これらの基板上に半導体素子が設けられていてもよい。また、基体140上
に下地膜が設けられていても良い。
なお、基体140の被形成表面は、十分に平坦な表面であることが望ましい。例えば、そ
の二乗平均平方根粗さ(RMS)が1nm以下(好ましくは、0.5nm以下)である被
形成表面を適用する。このような表面にトランジスタ162を形成することで、その特性
を十分に向上させることができる。なお、基体140の被形成表面が平坦性に乏しい場合
には、当該表面にCMP(化学的機械研磨)処理やエッチング処理などを適用して、上述
のような平坦性を確保することが望ましい。
第1の導電層は、スパッタ法をはじめとするPVD法や、プラズマCVD法などのCVD
法を用いて形成することができる。第1の導電層の膜厚は、例えば、50nm以上500
nm以下とする。また、第1の導電層の材料としては、アルミニウム、クロム、銅、タン
タル、チタン、モリブデン、タングステンから選ばれた元素やこれらの窒化物、上述した
元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム
、ベリリウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。また、
アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、ス
カンジウムから選ばれた元素、またはこれらを複数組み合わせた材料を用いてもよい。な
お、第1の導電層は、第2の導電層よりも導電率の高い材料を用いるのがより好ましく、
例えばチタンまたは窒化チタン等を好適に用いることができる。引き回し配線に導電率の
高い材料を用いることで、トランジスタを高速に動作させることが可能となる。
第1の導電層は、単層構造であっても良いし、2層以上の積層構造としてもよい。例えば
、チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上に
チタン膜が積層された2層構造、チタン膜とアルミニウム膜とチタン膜とが積層された3
層構造などが挙げられる。なお、第1の導電層を単層構造とする場合には、テーパー形状
を有するソース配線またはドレイン配線への加工が容易であるというメリットがある。
また、第1の導電層は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化
物としては酸化インジウム(In)、酸化スズ(SnO)、酸化亜鉛(ZnO)
、酸化インジウム酸化スズ合金(In−SnO、ITOと略記する場合がある)
、酸化インジウム酸化亜鉛合金(In−ZnO)、または、これらの金属酸化物材
料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。
第2の導電層の膜厚は、好ましくは10nm以上15nm以下とする。第2の導電層は、
第1の導電層と同様の材料、同様の成膜方法で形成することができる。なお、第2の導電
層は単層構造であっても良いし、2層以上の積層構造としてもよい。第2の導電層を積層
構造とする場合には、積層された合計の膜厚を10nm以上15nm以下とするのが好ま
しい。
なお、第1の導電層(または第2の導電層)を積層構造とする場合、積層された各層を総
合して第1の導電層(または第2の導電層)と表記することとする。例えば、「第1の導
電層の単層でなる領域」との記載には、第1の導電層を構成する積層構造よりなる領域を
示す場合があることを付記する。
第2の導電層の材料として、後に形成する酸化物半導体層よりも仕事関数の高い金属材料
を用いると、酸化物半導体層との接触界面での抵抗を高めることができるため好ましい。
このような金属材料としては、例えば、金、白金、窒化タングステン、酸化インジウム酸
化スズ合金等が挙げられる。また、第2の導電層の材料として第1の導電層よりも高抵抗
な材料を用いると、作製されるトランジスタ162のソース配線及びドレイン配線におい
て、酸化物半導体層と接する領域が、その他の領域よりもさらに高抵抗となるため、ソー
スとドレインの間の電界を緩和して短チャネル効果を抑制することができ、好ましい。ま
た、第2の導電層はソース配線またはドレイン配線の一部となり酸化物半導体層と接する
から、第2の導電層には、酸化物半導体層との接触により化学反応しない材料を用いるの
が望ましい。
なお、第1または第2の導電層のエッチングは、ドライエッチング、ウェットエッチング
のいずれを用いて行っても良いが、微細化のためには、制御性の良いドライエッチングを
用いるのが好適である。また、形成されるソース配線、およびドレイン配線がテーパー形
状となるように行っても良い。テーパー角は、例えば、30°以上60°以下とすること
ができる。
トランジスタ162のチャネル長(L)は、第2の導電層142a、および第2の導電層
142bの上端部の間隔によって決定される。トランジスタのチャネル長(L)を微細化
することで、回路の動作速度を高めることが可能である。また、微細化によって、半導体
装置の消費電力を低減することも可能である。なお、チャネル長(L)が25nm未満の
トランジスタを形成する場合に用いるマスク形成の露光を行う際には、数nm〜数10n
mと波長の短い超紫外線(Extreme Ultraviolet)を用いるのが望ま
しい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される
トランジスタのチャネル長(L)を、2μm未満、好ましくは10nm以上350nm(
0.35μm)以下とすることも可能である。
次に、ソース配線及びドレイン配線を覆うように絶縁層143aを形成する(図3(B)
参照)。
絶縁層143aは、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化アルミニウム等
の無機絶縁材料を含む材料を用いて形成することができる。絶縁層143aには、後に酸
化物半導体層144が接することになるから、特に、酸化シリコンを用いたものにするの
が好適である。絶縁層143aの形成方法に特に限定はないが、酸化物半導体層144と
接することを考慮すれば、水素が十分に低減された方法によって形成するのが望ましい。
このような方法としては、例えば、スパッタ法がある。もちろん、プラズマCVD法をは
じめとする他の成膜法を用いても良い。また、絶縁層143aの膜厚は、15nm乃至2
0nmとするのが好ましい。
次に、第2の導電層142a及び第2の導電層142bと重畳する領域の絶縁層143a
を選択的に除去して、第2の導電層142a及び第2の導電層142bにまで達する開口
が形成された絶縁層143を形成する(図3(C)参照)。絶縁層143aの選択的除去
は、エッチングなどの方法によって行うことができる。
絶縁層143aのエッチングは、ドライエッチング、ウェットエッチングのいずれを用い
て行っても良い。また、絶縁層143aのエッチングは、形成される開口が斜面を有する
形状となるように行うのが望ましい。当該斜面は、例えば、当該斜面をその断面(基体1
40の表面と直交する面)に垂直な方向から観察した際に、基体140の表面と当該斜面
とのなす角が30°以上60°以下となる形状とすると良い。このような条件で絶縁層1
43aのエッチングを行うことにより、後に絶縁層143を覆うように形成される酸化物
半導体層の被覆性を向上し、酸化物半導体層の断線などを防止することができる。
絶縁層143に設けられた開口部においてソース配線またはドレイン配線の一部(より具
体的には第2の導電層の上面の一部)と、後に形成される酸化物半導体層とを接触させる
ことで、ソース配線またはドレイン配線と酸化物半導体層との接触面積を大幅に低減する
ことができる。このため、接触界面におけるコンタクト抵抗を増大させることができる。
また、開口部の面積が接触面積と概略等しくなるため、接触面積の制御が容易になる。つ
まり、ソース配線またはドレイン配線の抵抗の制御が容易になり、短チャネル効果の抑制
を効果的に行うことができる。また、ソース配線及びドレイン配線において、酸化物半導
体層と接する一部の領域以外を絶縁層143で覆うことで、回り込みなどによる電流のリ
ークを抑制することができる。
次に、開口部において第2の導電層142aおよび142bと接するように、スパッタ法
を用いて絶縁層143上に酸化物半導体層144を形成した後、当該酸化物半導体層14
4を覆うようにゲート絶縁層146を形成する(図3(D)参照)。
酸化物半導体層144は、四元系金属酸化物であるIn−Sn−Ga−Zn−O系や、三
元系金属酸化物であるIn−Ga−Zn−O系、In−Sn−Zn−O系、In−Al−
Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O
系や、二元系金属酸化物であるIn−Zn−O系、Sn−Zn−O系、Al−Zn−O系
、Zn−Mg−O系、Sn−Mg−O系、In−Mg−O系や、In−O系、Sn−O系
、Zn−O系などを用いて形成することができる。
中でも、In−Ga−Zn−O系の酸化物半導体材料は、無電界時の抵抗が十分に高くオ
フ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体
装置に用いる半導体材料としては好適である。
In−Ga−Zn−O系の酸化物半導体材料の代表例としては、InGaO(ZnO)
(m>0)で表記されるものがある。また、Gaに代えてMの表記を用い、InMO
(ZnO)(m>0)のように表記される酸化物半導体材料がある。ここで、Mは、ガ
リウム(Ga)、アルミニウム(Al)、鉄(Fe)、ニッケル(Ni)、マンガン(M
n)、コバルト(Co)などから選ばれた一の金属元素または複数の金属元素を示す。例
えば、Mとしては、Ga、GaおよびAl、GaおよびFe、GaおよびNi、Gaおよ
びMn、GaおよびCoなどを適用することができる。なお、上述の組成は結晶構造から
導き出されるものであり、あくまでも一例に過ぎないことを付記する。
また、酸化物半導体としてIn−Zn−O系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、In:Zn=50:1〜1:2(モル数比に換算するとIn
:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(モル数比に
換算するとIn:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn=1
5:1〜1.5:1(モル数比に換算するとIn:ZnO=15:2〜3:4)と
する。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子数比が
In:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
酸化物半導体層144をスパッタ法で作製するためのターゲットとしては、In:Ga:
Zn=1:x:y(xは0以上、yは0.5以上5以下)の組成式で表されるものを用い
るのが好適である。例えば、In:Ga:Zn=1:1:1[atom比](x=1、y
=1)、(すなわち、In:Ga:ZnO=1:1:2[mol数比])の
組成比を有するターゲットなどを用いることができる。また、In:Ga:Zn=1:1
:0.5[atom比](x=1、y=0.5)の組成比を有するターゲットや、In:
Ga:Zn=1:1:2[atom比](x=1、y=2)の組成比を有するターゲット
や、In:Ga:Zn=1:0:1[atom比](x=0、y=1)の組成比を有する
ターゲットを用いることもできる。
本実施の形態では、非晶質構造の酸化物半導体層144を、In−Ga−Zn−O系の金
属酸化物ターゲットを用いるスパッタ法により形成することとする。また、その膜厚は、
1nm以上50nm以下、好ましくは2nm以上20nm以下、より好ましくは3nm以
上15nm以下とする。本実施の形態のトランジスタ構造を適用することで、このような
厚さの酸化物半導体層144を用いた場合でも、微細化に伴う短チャネル効果を抑制する
ことが可能である。ただし、適用する酸化物半導体材料や、半導体装置の用途などにより
適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択することもで
きる。なお、開示する発明の一態様では、ソース配線またはドレイン配線の上面の一部と
、酸化物半導体層144とが接する。したがって、厚みの小さい酸化物半導体層であって
も、被覆性よく形成することが可能である。
金属酸化物ターゲット中の金属酸化物の相対密度は80%以上、好ましくは95%以上、
さらに好ましくは99.9%以上である。相対密度の高い金属酸化物ターゲットを用いる
ことにより、緻密な構造の酸化物半導体層を形成することが可能である。
酸化物半導体層144の形成雰囲気は、希ガス(代表的にはアルゴン)雰囲気、酸素雰囲
気、または、希ガス(代表的にはアルゴン)と酸素との混合雰囲気とするのが好適である
。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が、濃度1ppm以下
(望ましくは濃度10ppb以下)にまで除去された高純度ガス雰囲気を用いるのが好適
である。
酸化物半導体層144の形成の際には、例えば、減圧状態に保持された処理室内に被処理
物を保持し、被処理物の温度が100℃以上550℃未満、好ましくは200℃以上40
0℃以下となるように被処理物を熱する。または、酸化物半導体層144の形成の際の被
処理物の温度は、室温(25℃±10℃)としてもよい。そして、処理室内の水分を除去
しつつ、水素や水などが除去されたスパッタガスを導入し、上記ターゲットを用いて酸化
物半導体層144を形成する。被処理物を熱しながら酸化物半導体層144を形成するこ
とにより、酸化物半導体層144に含まれる不純物を低減することができる。また、スパ
ッタによる損傷を軽減することができる。処理室内の水分を除去するためには、吸着型の
真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサ
ブリメーションポンプなどを用いることができる。また、ターボポンプにコールドトラッ
プを加えたものを用いてもよい。クライオポンプなどを用いて排気することで、処理室か
ら水素や水などを除去することができるため、酸化物半導体層中の不純物濃度を低減でき
る。
酸化物半導体層144の形成条件としては、例えば、被処理物とターゲットの間との距離
が170mm、圧力が0.4Pa、直流(DC)電力が0.5kW、雰囲気が酸素(酸素
100%)雰囲気、またはアルゴン(アルゴン100%)雰囲気、または酸素とアルゴン
の混合雰囲気、といった条件を適用することができる。なお、パルス直流(DC)電源を
用いると、ごみ(成膜時に形成される粉状の物質など)を低減でき、膜厚分布も均一とな
るため好ましい。
なお、酸化物半導体層144をスパッタ法により形成する前には、アルゴンガスを導入し
てプラズマを発生させる逆スパッタを行い、形成表面(例えば絶縁層143の表面)の付
着物を除去しても良い。ここで、逆スパッタとは、通常のスパッタにおいては、スパッタ
ターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝突させることに
よってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法として
は、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、被処理物付近にプラズマを
生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などによ
る雰囲気を適用してもよい。
酸化物半導体層144の形成後には、酸化物半導体層144に対して熱処理(第1の熱処
理)を行うことが望ましい。この第1の熱処理によって酸化物半導体層144中の、過剰
な水素(水や水酸基を含む)を除去し、酸化物半導体層144の構造を整え、エネルギー
ギャップ中の欠陥準位を低減することができる。第1の熱処理の温度は、例えば、300
℃以上550℃未満、または400℃以上500℃以下とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、
450℃、1時間の条件で行うことができる。この間、酸化物半導体層は大気に触れさせ
ず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、GRTA(Gas Rap
id Thermal Anneal)装置、LRTA(Lamp Rapid The
rmal Anneal)装置等のRTA(Rapid Thermal Anneal
)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。
GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が
用いられる。
例えば、第1の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すGRTA処理を行ってもよい
。GRTA処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素
を含むガスに切り替えても良い。酸素を含む雰囲気において第1の熱処理を行うことで、
酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである
なお、不活性ガス雰囲気としては、窒素、または希ガス(ヘリウム、ネオン、アルゴン等
)を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上(
すなわち、不純物濃度が1ppm以下、好ましくは0.1ppm以下)とする。
いずれにしても、第1の熱処理によって不純物を低減し、i型(真性半導体)またはi型
に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実
現することができる。
ところで、上述の熱処理(第1の熱処理)には水素や水などを除去する効果があるから、
当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や
、脱水素化処理は、酸化物半導体層144の形成後やゲート絶縁層146の形成後、ゲー
ト電極の形成後、などのタイミングにおいて行うことも可能である。また、このような脱
水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
酸化物半導体層144の形成後には、当該酸化物半導体層144を島状の酸化物半導体層
に加工しても良い。島状の酸化物半導体層への加工は、例えば、エッチングによって行う
ことができる。エッチングは、上記熱処理の前、または上記熱処理の後のいずれにおいて
行っても良い。また、素子の微細化という観点からはドライエッチングを用いるのが好適
であるが、ウェットエッチングを用いても良い。エッチングガスやエッチング液について
は被エッチング材料に応じて適宜選択することができる。
ゲート絶縁層146は、CVD法やスパッタ法等を用いて形成することができる。また、
ゲート絶縁層146は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウ
ム、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート(HfS
ixOy(x>0、y>0))、窒素が添加されたハフニウムシリケート(HfSixO
y(x>0、y>0))、窒素が添加されたハフニウムアルミネート(HfAlxOy(
x>0、y>0))、などを含むように形成するのが好適である。ゲート絶縁層146は
、単層構造としても良いし、積層構造としても良い。また、その厚さは特に限定されない
が、半導体装置を微細化する場合には、トランジスタの動作を確保するために薄くするの
が望ましい。例えば、酸化シリコンを用いる場合には、1nm以上100nm以下、好ま
しくは10nm以上50nm以下とすることができる。
上述のように、ゲート絶縁層を薄くすると、トンネル効果などに起因するゲートリークが
問題となる。ゲートリークの問題を解消するには、ゲート絶縁層146に、酸化ハフニウ
ム、酸化タンタル、酸化イットリウム、ハフニウムシリケート(HfSixOy(x>0
、y>0))、窒素が添加されたハフニウムシリケート(HfSixOy(x>0、y>
0))、窒素が添加されたハフニウムアルミネート(HfAlxOy(x>0、y>0)
)、などの高誘電率(high−k)材料を用いると良い。high−k材料をゲート絶
縁層146に用いることで、電気的特性を確保しつつ、ゲートリークを抑制するために膜
厚を大きくすることが可能になる。例えば、酸化ハフニウムは比誘電率が15程度であり
、酸化シリコンの3〜4と比較して非常に大きな値を有している。このような材料を用い
ることにより、酸化シリコン換算膜厚で15nm未満、好ましくは2nm以上10nm以
下のゲート絶縁層を実現することも容易になる。なおhigh−k材料を含む膜と、酸化
シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウムなど
のいずれかを含む膜との積層構造としてもよい。
ゲート絶縁層146の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第2の熱
処理を行うのが望ましい。熱処理の温度は、200℃以上450℃以下、望ましくは25
0℃以上350℃以下である。例えば、窒素雰囲気下で250℃、1時間の熱処理を行え
ばよい。第2の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減
することができる。また、ゲート絶縁層146が酸素を含む場合、酸化物半導体層144
に酸素を供給し、該酸化物半導体層144の酸素欠損を補填して、i型(真性半導体)ま
たはi型に限りなく近い酸化物半導体層を形成することもできる。
なお、本実施の形態では、ゲート絶縁層146の形成後に第2の熱処理を行っているが、
第2の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に第2の
熱処理を行っても良い。また、第1の熱処理に続けて第2の熱処理を行っても良いし、第
1の熱処理に第2の熱処理を兼ねさせても良いし、第2の熱処理に第1の熱処理を兼ねさ
せても良い。
上述のように、第1の熱処理と第2の熱処理の少なくとも一方を適用することで、酸化物
半導体層144を、その主成分以外の不純物が極力含まれないように高純度化することが
できる。
次に、ゲート絶縁層146上にゲート電極148aを形成する(図3(D)参照)。
ゲート電極148aは、ゲート絶縁層146上に導電層を形成した後に、当該導電層を選
択的にエッチングすることによって形成することができる。ゲート電極148aとなる導
電層は、スパッタ法をはじめとするPVD法や、プラズマCVD法などのCVD法を用い
て形成することができる。詳細は、第1の導電層または第2の導電層などの場合と同様で
あり、これらの記載を参酌できる。
なお、図3(D)において、第2の導電層142a及び第2の導電層142bの一部が、
ゲート電極148aと重畳する構成を図示するが、開示する発明の態様はこれに限られな
い。例えば、第2の導電層142a及び/または第2の導電層142bの端部とゲート電
極148aの端部を略一致(すなわち、チャネル長(L)と、ゲート電極148aのチャ
ネル長方向の長さが略一致)した構成とすることも可能である。また、酸化物半導体層1
44、ゲート絶縁層146またはゲート電極148aの端部をエッチング等によって曲面
を有する形状として、さらに被覆性の向上を図ることも可能である。
次に、ゲート絶縁層146、ゲート電極148aなどを覆うように、絶縁層150および
絶縁層152を形成する(図3(E)参照)。絶縁層150および絶縁層152は、PV
D法やCVD法などを用いて形成することができる。また、酸化シリコン、酸窒化シリコ
ン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材料を用
いて形成することができる。
なお、絶縁層150や絶縁層152には、誘電率の低い材料や、誘電率の低い構造(多孔
性の構造など)を用いることが望ましい。絶縁層150や絶縁層152の誘電率を低くす
ることにより、配線や電極などの間に生じる容量を低減し、動作の高速化を図ることがで
きるためである。
なお、本実施の形態では、絶縁層150と絶縁層152の積層構造としているが、開示す
る発明の一態様はこれに限定されない。1層としても良いし、3層以上の積層構造として
も良い。また、絶縁層を設けない構成とすることも可能である。
なお、上記絶縁層152は、その表面が平坦になるように形成することが望ましい。表面
が平坦になるように絶縁層152を形成することで、半導体装置を微細化した場合などに
おいても、絶縁層152上に、電極や配線などを好適に形成することができるためである
。なお、絶縁層152の平坦化は、CMP(化学的機械的研磨)などの方法を用いて行う
ことができる。
以上により、高純度化された酸化物半導体層144を用いたトランジスタ162が完成す
る。
なお、上記工程の後に、各種配線や電極などを形成しても良い。配線や電極は、いわゆる
ダマシン法や、デュアルダマシン法などの方法を用いて形成することができる。
上述のように、開示する発明の一態様では、ソース配線及びドレイン配線において、酸化
物半導体層と接する領域を高抵抗領域にする(具体的には、絶縁層に設けられた開口部に
おいて酸化物半導体層と接触させることで接触面積を低減させ、且つ、膜厚の小さい第2
の導電層の単層でなる領域と接触させる)ことで、ソースとドレイン間の電界を緩和する
と共に、酸化物半導体層の被覆性を向上させる。一方、外部回路と接続するために引き回
される配線(以下、引き回し配線)には、膜厚の大きい第1の導電層、または第1の導電
層と第2の導電層の積層を用いることで、引き回し配線の配線抵抗を縮小させる。
また、開示する発明の一態様は、互いに離間して設けられた第2の導電層142aと第2
の導電層142bとの間隙を埋め込むように絶縁層143を設けることで回り込みなどに
よる電流のリークを抑制することができる。
また、酸化物半導体層144の被覆性を向上させることで、酸化物半導体層144の断線
や接続不良を防止し、良好な特性を有するトランジスタ162を提供することができる。
また、本実施の形態において示すトランジスタ162では、酸化物半導体層144が高純
度化されているため、その水素濃度は、5×1019atoms/cm以下、望ましく
は5×1018atoms/cm以下、より望ましくは5×1017atoms/cm
以下である。また、酸化物半導体層144の水素等のドナーに起因するキャリア密度は
、一般的なシリコンウェハにおけるキャリア密度(1×1014/cm程度)と比較し
て、十分に小さい値(例えば、1×1012/cm未満、より好ましくは、1.45×
1010/cm未満)をとる。そして、トランジスタ162のオフ電流も十分に小さく
なる。例えば、トランジスタ162の室温(25℃)でのオフ電流(ここでは、単位チャ
ネル幅(1μm)あたりの値)は100zA(1zA(ゼプトアンペア)は1×10−2
A)以下、望ましくは10zA以下となる。なお、上述の構成を採用する場合、トラン
ジスタのオフ電流を、理論的には1×10−24A/μm〜1×10−30A/μmとす
ることが可能である。
このように高純度化され、真性化された酸化物半導体層144を用いることで、トランジ
スタのオフ電流を十分に低減することが容易になる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、開示する発明の別の一態様に係る半導体装置の構成およびその作製方
法について、図4乃至図6を参照して説明する。
〈半導体装置の構成例〉
図4は、半導体装置の構成の一例である。図4(A)には、半導体装置の断面を、図4(
B)には、半導体装置の平面を、図4(C)には半導体装置の回路構成を、それぞれ示す
。なお、当該半導体装置の動作の詳細については後の実施の形態において詳述するから、
本実施の形態では主として半導体装置の構成について述べるものとする。なお、図4に示
す半導体装置は、所定の機能を有する半導体装置の一例であって、開示する発明の半導体
装置をもれなく表現したものではない。開示する発明に係る半導体装置は、電極の接続関
係等を適宜変更して、その他の機能を有するものとすることが可能である。
図4(A)は、図4(B)のM−NおよびO−Pにおける断面に相当する。図4(A)お
よび図4(B)に示される半導体装置は、先の実施の形態で説明したトランジスタ162
に加え、トランジスタ162下部のトランジスタ160、および容量素子164を備えて
いる。
ここで、トランジスタ162の半導体材料とトランジスタ160の半導体材料とは異なる
材料とすることが望ましい。例えば、トランジスタ162の半導体材料を酸化物半導体と
し、トランジスタ160の半導体材料を酸化物半導体以外の半導体材料(シリコンなど)
とすることができる。酸化物半導体を用いたトランジスタは、その特性により長時間の電
荷保持を可能とする。一方で、酸化物半導体以外の材料を用いたトランジスタは、高速動
作が容易である。
図4におけるトランジスタ160は、半導体材料(例えば、シリコンなど)を含む基板1
00に設けられたチャネル形成領域116と、チャネル形成領域116を挟むように設け
られた不純物領域120と、不純物領域120に接する金属化合物領域124と、チャネ
ル形成領域116上に設けられたゲート絶縁層108と、ゲート絶縁層108上に設けら
れたゲート電極110と、を有する。なお、図において、明示的にはソース電極やドレイ
ン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場
合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やド
レイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書
において、ソース電極との記載には、ソース領域が含まれうる。
また、基板100上にはトランジスタ160を囲むように素子分離絶縁層106が設けら
れており、トランジスタ160を覆うように絶縁層130が設けられている。なお、高集
積化を実現するためには、図4に示すようにトランジスタ160がサイドウォール絶縁層
を有しない構成とすることが望ましい。一方で、トランジスタ160の特性を重視する場
合には、ゲート電極110の側面にサイドウォール絶縁層を設け、不純物濃度が異なる領
域を含む不純物領域120を設けても良い。
図4におけるトランジスタ162の構成は、先の実施の形態におけるトランジスタ162
の構成と同様である。ただし、本実施の形態においては、トランジスタ162のソース配
線の第2の導電層142a(ドレイン配線の第2の導電層142bの場合もある)と、ト
ランジスタ160のゲート電極110とは接続されている。なお、トランジスタ162に
代えて、トランジスタ262を用いることができるのは言うまでもない。
図4における容量素子164は、第2の導電層142a、酸化物半導体層144、ゲート
絶縁層146、および電極148b、で構成される。すなわち、第2の導電層142aは
、容量素子164の一方の電極として機能し、電極148bは、容量素子164の他方の
電極として機能することになる。なお、電極148bは、トランジスタ162におけるゲ
ート電極148aと同様の工程で形成される。
なお、図4の容量素子164では、酸化物半導体層144とゲート絶縁層146を積層さ
せることにより、第2の導電層142aと、電極148bとの間の絶縁性を十分に確保す
ることができる。もちろん、十分な容量を確保するために、酸化物半導体層144を有し
ない構成の容量素子164を採用しても良い。また、容量が不要の場合は、容量素子16
4を設けない構成とすることも可能である。
本実施の形態では、トランジスタ162および容量素子164が、トランジスタ160と
重畳するように設けられている。このような、平面レイアウトを採用することにより、高
集積化が可能である。例えば、最小加工寸法をFとして、上記半導体装置の占める面積を
15F〜25Fとすることが可能である。
なお、開示する発明に係る半導体装置の構成は、図4に示されるものに限定されない。開
示する発明の技術的思想は、酸化物半導体と、酸化物半導体以外の材料と、を用いた積層
構造を形成する点にあるから、電極の接続関係等の詳細については、適宜変更することが
できる。
〈半導体装置の作製方法〉
次に、上記半導体装置の作製方法の一例について図5および図6を用いて説明する。なお
、トランジスタ162の作製方法は先の実施の形態と同様であるため、ここでは主として
、トランジスタ160の作製方法について説明する。
まず、半導体材料を含む基板100を用意する(図5(A)参照)。半導体材料を含む基
板100としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板
、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することができ
る。ここでは、半導体材料を含む基板100として、単結晶シリコン基板を用いる場合の
一例について示すものとする。なお、一般に「SOI基板」は、絶縁表面上にシリコン半
導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン
以外の材料からなる半導体層が設けられた構成の基板も含む概念として用いる。つまり、
「SOI基板」が有する半導体層は、シリコン半導体層に限定されない。また、SOI基
板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のもの
が含まれるものとする。
半導体材料を含む基板100として、特に、シリコンなどの単結晶半導体基板を用いる場
合には、半導体装置の読み出し動作を高速化することができるため好適である。
なお、トランジスタのしきい値電圧を制御するために、後にトランジスタ160のチャネ
ル形成領域116となる領域に、不純物元素を添加しても良い。ここでは、トランジスタ
160のしきい値電圧が正となるように導電性を付与する不純物元素を添加する。半導体
材料がシリコンの場合、該導電性を付与する不純物には、例えば、硼素、アルミニウム、
ガリウムなどがある。なお、不純物元素の添加後には、加熱処理を行い、不純物元素の活
性化や不純物元素の添加時に生じる欠陥の改善等を図るのが望ましい。
次いで、基板100上に、素子分離絶縁層を形成するためのマスクとなる保護層102を
形成する(図5(A)参照)。保護層102としては、例えば、酸化シリコンや窒化シリ
コン、酸化窒化シリコンなどを材料とする絶縁層を用いることができる。
次に、上記の保護層102をマスクとしてエッチングを行い、保護層102に覆われてい
ない領域(露出している領域)の、基板100の一部を除去する。これにより他の半導体
領域と分離された半導体領域104が形成される(図5(B)参照)。当該エッチングに
は、ドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い。
エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することが
できる。
次に、半導体領域104を覆うように絶縁層を形成し、半導体領域104に重畳する領域
の絶縁層を選択的に除去することで、素子分離絶縁層106を形成する(図5(C)参照
)。当該絶縁層は、酸化シリコンや窒化シリコン、酸窒化シリコンなどを用いて形成され
る。絶縁層の除去方法としては、CMP(化学的機械的研磨)処理などの研磨処理やエッ
チング処理などがあるが、そのいずれを用いても良い。なお、半導体領域104の形成後
、または、素子分離絶縁層106の形成後には、上記保護層102を除去する。
次に、半導体領域104の表面に絶縁層を形成し、当該絶縁層上に導電材料を含む層を形
成する。
絶縁層は後のゲート絶縁層となるものであり、例えば、半導体領域104表面の熱処理(
熱酸化処理や熱窒化処理など)によって形成することができる。熱処理に代えて、高密度
プラズマ処理を適用しても良い。高密度プラズマ処理は、例えば、He、Ar、Kr、X
eなどの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスを用いて行う
ことができる。もちろん、CVD法やスパッタリング法等を用いて絶縁層を形成しても良
い。当該絶縁層は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸
化アルミニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート(HfSix
Oy(x>0、y>0))、窒素が添加されたハフニウムシリケート(HfSixOy(
x>0、y>0))、窒素が添加されたハフニウムアルミネート(HfAlxOy(x>
0、y>0))等を含む単層構造または積層構造とすることが望ましい。また、絶縁層の
厚さは、例えば、1nm以上100nm以下、好ましくは10nm以上50nm以下とす
ることができる。
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料
を用いて形成することができる。また、多結晶シリコンなどの半導体材料を用いて、導電
材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、CVD法、スパッ
タリング法、スピンコート法などの各種成膜方法を用いることができる。なお、本実施の
形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例について示すもの
とする。
その後、絶縁層および導電材料を含む層を選択的にエッチングして、ゲート絶縁層108
、ゲート電極110を形成する(図5(C)参照)。
次に、半導体領域104にリン(P)やヒ素(As)などを添加して、チャネル形成領域
116および不純物領域120を形成する(図5(D)参照)。なお、ここではn型トラ
ンジスタを形成するためにリンやヒ素を添加しているが、p型トランジスタを形成する場
合には、硼素(B)やアルミニウム(Al)などの不純物元素を添加すればよい。ここで
、添加する不純物の濃度は適宜設定することができるが、半導体素子が高度に微細化され
る場合には、その濃度を高くすることが望ましい。
なお、ゲート電極110の周囲にサイドウォール絶縁層を形成して、不純物元素が異なる
濃度で添加された不純物領域を形成しても良い。
次に、ゲート電極110、不純物領域120等を覆うように金属層122を形成する(図
6(A)参照)。当該金属層122は、真空蒸着法やスパッタリング法、スピンコート法
などの各種成膜方法を用いて形成することができる。金属層122は、半導体領域104
を構成する半導体材料と反応することによって低抵抗な金属化合物となる金属材料を用い
て形成することが望ましい。このような金属材料としては、例えば、チタン、タンタル、
タングステン、ニッケル、コバルト、白金等がある。
次に、熱処理を施して、上記金属層122と半導体材料とを反応させる。これにより、不
純物領域120に接する金属化合物領域124が形成される(図6(A)参照)。なお、
ゲート電極110として多結晶シリコンなどを用いる場合には、ゲート電極110の金属
層122と接触する部分にも、金属化合物領域が形成されることになる。
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることができ
る。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応
の制御性を向上させるためには、ごく短時間の熱処理を実現できる方法を用いることが望
ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成され
るものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成するこ
とで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合物
領域124を形成した後には、金属層122は除去する。
次に、上述の工程により形成された各構成を覆うように、絶縁層130を形成する(図6
(B)参照)。絶縁層130は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ア
ルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。特に、絶縁層1
30に誘電率の低い(low−k)材料を用いることで、各種電極や配線の重なりに起因
する容量を十分に低減することが可能になるため好ましい。なお、絶縁層130には、こ
れらの材料を用いた多孔性の絶縁層を適用しても良い。多孔性の絶縁層では、密度の高い
絶縁層と比較して誘電率が低下するため、電極や配線に起因する容量をさらに低減するこ
とが可能である。また、絶縁層130は、ポリイミド、アクリル等の有機絶縁材料を用い
て形成することも可能である。なお、ここでは、絶縁層130の単層構造としているが、
開示する発明の一態様はこれに限定されない。2層以上の積層構造としても良い。
以上により、半導体材料を含む基板100を用いたトランジスタ160が形成される(図
6(B)参照)。このようなトランジスタ160は、高速動作が可能であるという特徴を
有する。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、
情報の読み出しを高速に行うことができる。
その後、トランジスタ162および容量素子164の形成前の処理として、絶縁層130
にCMP処理を施して、ゲート電極110の上面を露出させる(図6(C)参照)。ゲー
ト電極110の上面を露出させる処理としては、CMP処理の他にエッチング処理などを
適用することも可能であるが、トランジスタ162の特性を向上させるために、絶縁層1
30の表面は可能な限り平坦にしておくことが望ましい。
なお、上記の各工程の前後には、さらに電極や配線、半導体層、絶縁層などを形成する工
程を含んでいても良い。例えば、配線の構造として、絶縁層および導電層の積層構造でな
る多層配線構造を採用して、高度に集積化した半導体装置を実現することも可能である。
その後、トランジスタ162および容量素子164を形成することで、半導体装置が完成
する。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図7を参
照して説明する。ここでは、記憶装置の一例について説明する。なお、回路図においては
、酸化物半導体を用いたトランジスタであることを示すために、OSの符号を併せて付す
場合がある。
図7(A−1)に示す、記憶装置として用いることができる半導体装置において、第1の
配線(1st Line)とトランジスタ1000のソース電極とは、電気的に接続され
、第2の配線(2nd Line)とトランジスタ1000のドレイン電極とは、電気的
に接続されている。また、第3の配線(3rd Line)とトランジスタ1010のソ
ース電極またはドレイン電極の一方とは、電気的に接続され、第4の配線(4th Li
ne)と、トランジスタ1010のゲート電極とは、電気的に接続されている。そして、
トランジスタ1000のゲート電極と、トランジスタ1010のソース電極またはドレイ
ン電極の他方は、容量素子1020の電極の一方と電気的に接続され、第5の配線(5t
h Line)と、容量素子1020の電極の他方は電気的に接続されている。
ここで、トランジスタ1010には、酸化物半導体を用いたトランジスタが適用される。
ここで、酸化物半導体を用いたトランジスタとしては、例えば、先の実施の形態で示した
トランジスタ162またはトランジスタ262を用いることができる。酸化物半導体を用
いたトランジスタは、オフ電流が極めて小さいという特徴を有している。このため、トラ
ンジスタ1010をオフ状態とすることで、トランジスタ1000のゲート電極の電位を
極めて長時間にわたって保持することが可能である。さらに、先の実施の形態に示すトラ
ンジスタを用いることにより、トランジスタ1010の短チャネル効果を抑制し、且つ微
細化を達成することができる。そして、容量素子1020を有することにより、トランジ
スタ1000のゲート電極に与えられた電荷の保持が容易になり、また、保持された情報
の読み出しが容易になる。ここで、容量素子1020としては、例えば、先の実施の形態
で示した容量素子を用いることができる。
また、トランジスタ1000には、酸化物半導体以外の半導体材料を用いたトランジスタ
が適用される。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウ
ム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、
単結晶半導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい。このよ
うな半導体材料を用いたトランジスタは、高速動作が容易である。ここで、酸化物半導体
以外の半導体材料を用いたトランジスタとしては、例えば、先の実施の形態で示したトラ
ンジスタ160を用いることができる。
また、図7(B)に示すように、容量素子1020を設けない構成とすることも可能であ
る。
図7(A−1)に示す半導体装置では、トランジスタ1000のゲート電極の電位が保持
可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能で
ある。
はじめに、情報の書き込みおよび保持について説明する。まず、第4の配線の電位を、ト
ランジスタ1010がオン状態となる電位にして、トランジスタ1010をオン状態とす
る。これにより、第3の配線の電位が、トランジスタ1000のゲート電極、および容量
素子1020に与えられる。すなわち、トランジスタ1000のゲート電極には、所定の
電荷が与えられる(書き込み)。ここでは、異なる二つの電位を与える電荷(以下、低電
位を与える電荷を電荷Q、高電位を与える電荷を電荷Qという)のいずれかが与えら
れるものとする。なお、異なる三つまたはそれ以上の電位を与える電荷を適用して、記憶
容量を向上させても良い。その後、第4の配線の電位を、トランジスタ1010がオフ状
態となる電位にして、トランジスタ1010をオフ状態とすることにより、トランジスタ
1000のゲート電極に与えられた電荷が保持される(保持)。
トランジスタ1010のオフ電流は極めて小さいから、トランジスタ1000のゲート電
極の電荷は長時間にわたって保持される。
次に、情報の読み出しについて説明する。第1の配線に所定の電位(定電位)を与えた状
態で、第5の配線に適切な電位(読み出し電位)を与えると、トランジスタ1000のゲ
ート電極に保持された電荷量に応じて、第2の配線は異なる電位をとる。一般に、トラン
ジスタ1000をnチャネル型とすると、トランジスタ1000のゲート電極にQが与
えられている場合の見かけのしきい値Vth_Hは、トランジスタ1000のゲート電極
にQが与えられている場合の見かけのしきい値Vth_Lより低くなるためである。こ
こで、見かけのしきい値電圧とは、トランジスタ1000を「オン状態」とするために必
要な第5の配線の電位をいうものとする。したがって、第5の配線の電位をVth_H
th_Lの中間の電位Vとすることにより、トランジスタ1000のゲート電極に与
えられた電荷を判別できる。例えば、書き込みにおいて、Qが与えられていた場合には
、第5の配線の電位がV(>Vth_H)となれば、トランジスタ1000は「オン状
態」となる。Qが与えられていた場合には、第5の配線の電位がV(<Vth_L
となっても、トランジスタ1000は「オフ状態」のままである。このため、第2の配線
の電位を見ることで、保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置して用いる場合には、所望のメモリセルの情報のみを
読み出せることが必要になる。このように、所定のメモリセルの情報を読み出し、それ以
外のメモリセルの情報を読み出さない場合には、読み出しの対象ではないメモリセルの第
5の配線に対して、ゲート電極の状態にかかわらずトランジスタ1000が「オフ状態」
となるような電位、つまり、Vth_Hより小さい電位を与えればよい。または、ゲート
電極の状態にかかわらずトランジスタ1000が「オン状態」となるような電位、つまり
、Vth_Lより大きい電位を第5の配線に与えればよい。
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込みおよび
保持と同様に行われる。つまり、第4の配線の電位を、トランジスタ1010がオン状態
となる電位にして、トランジスタ1010をオン状態とする。これにより、第3の配線の
電位(新たな情報に係る電位)が、トランジスタ1000のゲート電極および容量素子1
020に与えられる。その後、第4の配線の電位を、トランジスタ1010がオフ状態と
なる電位にして、トランジスタ1010をオフ状態とすることにより、トランジスタ10
00のゲート電極は、新たな情報に係る電荷が与えられた状態となる。
このように、開示する発明に係る半導体装置は、再度の情報の書き込みによって直接的に
情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされ
る高電圧を用いてのフローティングゲートからの電荷の引き抜きが不要であり、消去動作
に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速動作が実
現される。
なお、トランジスタ1010のソース電極またはドレイン電極は、トランジスタ1000
のゲート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられるフ
ローティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。この
ため、図中、トランジスタ1010のソース電極またはドレイン電極とトランジスタ10
00のゲート電極が電気的に接続される部位をフローティングゲート部FGと呼ぶ場合が
ある。トランジスタ1010がオフの場合、当該フローティングゲート部FGは絶縁体中
に埋設されたと見ることができ、フローティングゲート部FGには電荷が保持される。酸
化物半導体を用いたトランジスタ1010のオフ電流は、シリコン半導体などで形成され
るトランジスタの10万分の1以下であるため、トランジスタ1010のリークによる、
フローティングゲート部FGに蓄積される電荷の消失を無視することが可能である。つま
り、酸化物半導体を用いたトランジスタ1010により、電力の供給が無くても情報の保
持が可能な不揮発性の記憶装置を実現することが可能である。
例えば、トランジスタ1010の室温でのオフ電流が10zA(1zA(ゼプトアンペア
)は1×10−21A)以下であり、容量素子1020の容量値が10fF程度である場
合には、少なくとも10秒以上のデータ保持が可能である。なお、当該保持時間が、ト
ランジスタ特性や容量値によって変動することはいうまでもない。
また、この場合、従来のフローティングゲート型トランジスタにおいて指摘されているゲ
ート絶縁膜(トンネル絶縁膜)の劣化という問題が存在しない。つまり、従来問題とされ
ていた、電子をフローティングゲートに注入する際のゲート絶縁膜の劣化という問題を解
消することができる。これは、原理的な書き込み回数の制限が存在しないことを意味する
ものである。また、従来のフローティングゲート型トランジスタにおいて書き込みや消去
の際に必要であった高電圧も不要である。
図7(A−1)に示す半導体装置は、当該半導体装置を構成するトランジスタなどの要素
が抵抗および容量を含むものとして、図7(A−2)のように考えることが可能である。
つまり、図7(A−2)では、トランジスタ1000および容量素子1020が、それぞ
れ、抵抗および容量を含んで構成されると考えていることになる。R1およびC1は、そ
れぞれ、容量素子1020の抵抗値および容量値であり、抵抗値R1は、容量素子102
0を構成する絶縁層による抵抗値に相当する。また、R2およびC2は、それぞれ、トラ
ンジスタ1000の抵抗値および容量値であり、抵抗値R2はトランジスタ1000がオ
ン状態の時のゲート絶縁層による抵抗値に相当し、容量値C2はいわゆるゲート容量(ゲ
ート電極と、ソース電極またはドレイン電極との間に形成される容量、及び、ゲート電極
とチャネル形成領域との間に形成される容量)の容量値に相当する。
トランジスタ1010がオフ状態にある場合のソース電極とドレイン電極の間の抵抗値(
実効抵抗とも呼ぶ)をROSとすると、トランジスタ1010のゲートリークが十分に小
さい条件において、R1およびR2が、R1≧ROS、R2≧ROSを満たす場合には、
電荷の保持期間(情報の保持期間ということもできる)は、主としてトランジスタ101
0のオフ電流によって決定されることになる。
逆に、当該条件を満たさない場合には、トランジスタ1010のオフ電流が十分に小さく
とも、保持期間を十分に確保することが困難になる。トランジスタ1010のオフ電流以
外のリーク電流(例えば、ソース電極とゲート電極の間において生じるリーク電流等)が
大きいためである。このことから、本実施の形態において開示する半導体装置は、上述の
関係を満たすものであることが望ましいといえる。
一方で、C1とC2は、C1≧C2の関係を満たすことが望ましい。C1を大きくするこ
とで、第5の配線によってフローティングゲート部FGの電位を制御する際に、第5の配
線の電位を効率よくフローティングゲート部FGに与えることができるようになり、第5
の配線に与える電位間(例えば、読み出しの電位と、非読み出しの電位)の電位差を低く
抑えることができるためである。
上述の関係を満たすことで、より好適な半導体装置を実現することが可能である。なお、
R1およびR2は、トランジスタ1000のゲート絶縁層や容量素子1020の絶縁層に
よって制御される。C1およびC2についても同様である。よって、ゲート絶縁層の材料
や厚さなどを適宜設定し、上述の関係を満たすようにすることが望ましい。
本実施の形態で示す半導体装置においては、フローティングゲート部FGが、フラッシュ
メモリ等のフローティングゲート型のトランジスタのフローティングゲートと同等の作用
をするが、本実施の形態のフローティングゲート部FGは、フラッシュメモリ等のフロー
ティングゲートと本質的に異なる特徴を有する。フラッシュメモリでは、コントロールゲ
ートに印加される電圧が高いため、その電位の影響が、隣接するセルのフローティングゲ
ートにおよぶことを防ぐために、セルとセルとの間隔をある程度保つ必要が生じる。この
ことは、半導体装置の高集積化を阻害する要因の一つである。そして、当該要因は、高電
界をかけてトンネル電流を発生させるというフラッシュメモリの根本的な原理に起因する
ものである。
また、フラッシュメモリの上記原理によって、絶縁膜の劣化が進行し、書き換え回数の限
界(10〜10回程度)という別の問題も生じる。
開示する発明に係る半導体装置は、酸化物半導体を用いたトランジスタのスイッチングに
よって動作し、上述のようなトンネル電流による電荷注入の原理を用いない。すなわち、
フラッシュメモリのような、電荷を注入するための高電界が不要である。これにより、隣
接セルに対する、コントロールゲートによる高電界の影響を考慮する必要がないため、高
集積化が容易になる。
また、トンネル電流による電荷の注入を用いないため、メモリセルの劣化の原因が存在し
ない。つまり、フラッシュメモリと比較して高い耐久性および信頼性を有することになる
また、高電界が不要であり、大型の周辺回路(昇圧回路など)が不要である点も、フラッ
シュメモリに対するアドバンテージである。
なお、容量素子1020を構成する絶縁層の比誘電率εr1と、トランジスタ1000を
構成する絶縁層の比誘電率εr2とを異ならせる場合には、容量素子1020を構成する
絶縁層の面積S1と、トランジスタ1000においてゲート容量を構成する絶縁層の面積
S2とが、2・S2≧S1(望ましくはS2≧S1)を満たしつつ、C1≧C2を実現す
ることが容易である。すなわち、容量素子1020を構成する絶縁層の面積を小さくしつ
つ、C1≧C2を実現することが容易である。具体的には、例えば、容量素子1020を
構成する絶縁層においては、酸化ハフニウムなどのhigh−k材料でなる膜、または酸
化ハフニウムなどのhigh−k材料でなる膜と酸化物半導体でなる膜との積層構造を採
用してεr1を10以上、好ましくは15以上とし、ゲート容量を構成する絶縁層におい
ては、酸化シリコンを採用して、εr2=3〜4とすることができる。
このような構成を併せて用いることで、開示する発明に係る半導体装置の、より一層の高
集積化が可能である。
なお、上記説明は、電子を多数キャリアとするn型トランジスタ(nチャネル型トランジ
スタ)を用いる場合についてのものであるが、n型トランジスタに代えて、正孔を多数キ
ャリアとするp型トランジスタを用いることができるのはいうまでもない。
以上示したように、開示する発明の一態様に係る半導体装置は、オフ状態でのソースとド
レイン間のリーク電流(オフ電流)が少ない書き込み用トランジスタ、該書き込み用トラ
ンジスタと異なる半導体材料を用いた読み出し用トランジスタ及び容量素子を含む不揮発
性のメモリセルを有している。
通常のシリコン半導体では、リーク電流(オフ電流)を、使用時の温度(例えば、25℃
)において100zA(1×10−19A)程度以下に低減することは困難であるが、酸
化物半導体を適切な条件で加工して得られたトランジスタにおいては達成しうる。このた
め、書き込み用トランジスタとして、酸化物半導体を含むトランジスタを用いることが好
ましい。
さらに酸化物半導体を用いたトランジスタはサブスレッショルドスイング値(S値)が小
さいため、比較的移動度が低くてもスイッチング速度を十分大きくすることが可能である
。よって、該トランジスタを書き込み用トランジスタとして用いることで、フローティン
グゲート部FGに与えられる書き込みパルスの立ち上がりを極めて急峻にすることができ
る。また、オフ電流が小さいため、フローティングゲート部FGに保持させる電荷量を少
なくすることが可能である。つまり、酸化物半導体を用いたトランジスタを書き込み用ト
ランジスタとして用いることで、情報の書き換えを高速に行うことができる。
読み出し用トランジスタとしては、オフ電流についての制限はないが、読み出しの速度を
高くするために、高速で動作するトランジスタを用いるのが望ましい。例えば、読み出し
用トランジスタとしてスイッチング速度が1ナノ秒以下のトランジスタを用いるのが好ま
しい。
このように、酸化物半導体を用いたトランジスタを書き込み用トランジスタとして用い、
酸化物半導体以外の半導体材料を用いたトランジスタを読み出し用トランジスタとして用
いることにより、長時間に渡っての情報の保持が可能で、且つ情報の読み出しを高速で行
うことが可能な、記憶装置として用いることができる半導体装置を実現することができる
さらに、書き込み用のトランジスタとして、先の実施の形態に示すトランジスタ162ま
たはトランジスタ262を用いることにより、書き込み用のトランジスタの短チャネル効
果を抑制し、且つ微細化を達成することができる。これにより、記憶装置として用いるこ
とができる半導体装置の高集積化を図ることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図8およ
び図9を用いて説明する。ここでは、記憶装置の一例について説明する。なお、回路図に
おいては、酸化物半導体を用いたトランジスタであることを示すために、OSの符号を併
せて付す場合がある。
図8(A)および図8(B)は、図7(A−1)に示す半導体装置(以下、メモリセル1
050とも記載する。)を複数用いて形成される、記憶装置として用いることができる半
導体装置の回路図である。図8(A)は、メモリセル1050が直列に接続された、いわ
ゆるNAND型の半導体装置の回路図であり、図8(B)は、メモリセル1050が並列
に接続された、いわゆるNOR型の半導体装置の回路図である。
図8(A)に示す半導体装置は、ソース線SL、ビット線BL、第1信号線S1、複数本
の第2信号線S2、複数本のワード線WL、複数のメモリセル1050を有する。図8(
A)では、ソース線SLおよびビット線BLを1本ずつ有する構成となっているが、これ
に限られることなく、ソース線SLおよびビット線BLを複数本有する構成としてもよい
各メモリセル1050において、トランジスタ1000のゲート電極と、トランジスタ1
010のソース電極またはドレイン電極の一方と、容量素子1020の電極の一方とは、
電気的に接続されている。また、第1信号線S1とトランジスタ1010のソース電極ま
たはドレイン電極の他方とは、電気的に接続され、第2信号線S2と、トランジスタ10
10のゲート電極とは、電気的に接続されている。そして、ワード線WLと、容量素子1
020の電極の他方は電気的に接続されている。
また、メモリセル1050が有するトランジスタ1000のソース電極は、隣接するメモ
リセル1050のトランジスタ1000のドレイン電極と電気的に接続され、メモリセル
1050が有するトランジスタ1000のドレイン電極は、隣接するメモリセル1050
のトランジスタ1000のソース電極と電気的に接続される。ただし、直列に接続された
複数のメモリセルのうち、一方の端に設けられたメモリセル1050が有するトランジス
タ1000のドレイン電極は、ビット線と電気的に接続される。また、直列に接続された
複数のメモリセルのうち、他方の端に設けられたメモリセル1050が有するトランジス
タ1000のソース電極は、ソース線と電気的に接続される。
図8(A)に示す半導体装置では、行ごとの書き込み動作および読み出し動作を行う。書
き込み動作は次のように行われる。書き込みを行う行の第2の信号線S2にトランジスタ
1010がオン状態となる電位を与え、書き込みを行う行のトランジスタ1010をオン
状態にする。これにより、指定した行のトランジスタ1000のゲート電極に第1の信号
線S1の電位が与えられ、該ゲート電極に所定の電荷が与えられる。このようにして、指
定した行のメモリセルにデータを書き込むことができる。
また、読み出し動作は次のように行われる。まず、読み出しを行う行以外のワード線WL
に、トランジスタ1000のゲート電極に与えられた電荷によらず、トランジスタ100
0がオン状態となるような電位を与え、読み出しを行う行以外のトランジスタ1000を
オン状態とする。それから、読み出しを行う行のワード線WLに、トランジスタ1000
のゲート電極が有する電荷によって、トランジスタ1000のオン状態またはオフ状態が
選択されるような電位(読み出し電位)を与える。そして、ソース線SLに定電位を与え
、ビット線BLに接続されている読み出し回路(図示しない)を動作状態とする。ここで
、ソース線SL−ビット線BL間の複数のトランジスタ1000は、読み出しを行う行を
除いてオン状態となっているため、ソース線SL−ビット線BL間のコンダクタンスは、
読み出しを行う行のトランジスタ1000の状態(オン状態またはオフ状態)によって決
定される。読み出しを行う行のトランジスタ1000のゲート電極が有する電荷によって
、トランジスタのコンダクタンスは異なるから、それに応じて、ビット線BLの電位は異
なる値をとることになる。ビット線の電位を読み出し回路によって読み出すことで、指定
した行のメモリセルから情報を読み出すことができる。
図8(B)に示す半導体装置は、ソース線SL、ビット線BL、第1信号線S1、第2信
号線S2、およびワード線WLをそれぞれ複数本有し、複数のメモリセル1050を有す
る。各トランジスタ1000のゲート電極と、トランジスタ1010のソース電極または
ドレイン電極の一方と、容量素子1020の電極の一方とは、電気的に接続されている。
また、ソース線SLとトランジスタ1000のソース電極とは、電気的に接続され、ビッ
ト線BLとトランジスタ1000のドレイン電極とは、電気的に接続されている。また、
第1信号線S1とトランジスタ1010のソース電極またはドレイン電極の他方とは、電
気的に接続され、第2信号線S2と、トランジスタ1010のゲート電極とは、電気的に
接続されている。そして、ワード線WLと、容量素子1020の電極の他方は電気的に接
続されている。
図8(B)に示す半導体装置では、行ごとの書き込み動作および読み出し動作を行う。書
き込み動作は、上述の図8(A)に示す半導体装置と同様の方法で行われる。読み出し動
作は次のように行われる。まず、読み出しを行う行以外のワード線WLに、トランジスタ
1000のゲート電極に与えられた電荷によらず、トランジスタ1000がオフ状態とな
るような電位を与え、読み出しを行う行以外のトランジスタ1000をオフ状態とする。
それから、読み出しを行う行のワード線WLに、トランジスタ1000のゲート電極が有
する電荷によって、トランジスタ1000のオン状態またはオフ状態が選択されるような
電位(読み出し電位)を与える。そして、ソース線SLに定電位を与え、ビット線BLに
接続されている読み出し回路(図示しない)を動作状態とする。ここで、ソース線SL−
ビット線BL間のコンダクタンスは、読み出しを行う行のトランジスタ1000の状態(
オン状態またはオフ状態)によって決定される。つまり、読み出しを行う行のトランジス
タ1000のゲート電極が有する電荷によって、ビット線BLの電位は異なる値をとるこ
とになる。ビット線の電位を読み出し回路によって読み出すことで、指定した行のメモリ
セルから情報を読み出すことができる。
なお、上記においては、各メモリセル1050に保持させる情報量を1ビットとしたが、
本実施の形態に示す半導体装置の構成はこれに限られない。トランジスタ1000のゲー
ト電極に与える電位を3以上用意して、各メモリセル1050が保持する情報量を増加さ
せても良い。例えば、トランジスタ1000のゲート電極にあたえる電位を4種類とする
場合には、各メモリセルに2ビットの情報を保持させることができる。
次に、図8に示す半導体装置などに用いることができる読み出し回路の一例について図9
を用いて説明する。
図9(A)には、読み出し回路の概略を示す。当該読み出し回路は、トランジスタとセン
スアンプ回路を有する。
読み出し時には、端子Aは読み出しを行うメモリセルが接続されたビット線に接続される
。また、トランジスタのゲート電極にはバイアス電位Vbiasが印加され、端子Aの電
位が制御される。
メモリセル1050は、格納されるデータに応じて、異なる抵抗値を示す。具体的には、
選択したメモリセル1050のトランジスタ1000がオン状態の場合には低抵抗状態と
なり、選択したメモリセル1050のトランジスタ1000がオフ状態の場合には高抵抗
状態となる。
メモリセルが高抵抗状態の場合、端子Aの電位が参照電位Vrefより高くなり、センス
アンプは端子Aの電位に対応する電位を出力する。一方、メモリセルが低抵抗状態の場合
、端子Aの電位が参照電位Vrefより低くなり、センスアンプ回路は端子Aの電位に対
応する電位を出力する。
このように、読み出し回路を用いることで、メモリセルからデータを読み出すことができ
る。なお、本実施の形態の読み出し回路は一例である。他の回路を用いても良い。また、
読み出し回路は、プリチャージ回路を有しても良い。参照電位Vrefの代わりに参照用
のビット線が接続される構成としても良い。
図9(B)に、センスアンプ回路の一例である差動型センスアンプを示す。差動型センス
アンプは、入力端子Vin(+)とVin(−)と出力端子Voutを有し、Vin(+
)とVin(−)の電位差を増幅する。Vin(+)の電位がVin(−)の電位より大
きければVoutの出力は、概ねHigh、Vin(+)の電位がVin(−)の電位よ
り小さければVoutの出力は、概ねLowとなる。当該差動型センスアンプを読み出し
回路に用いる場合、Vin(+)とVin(−)の一方は端子Aと接続し、Vin(+)
とVin(−)の他方には参照電位Vrefを与える。
図9(C)に、センスアンプ回路の一例であるラッチ型センスアンプを示す。ラッチ型セ
ンスアンプは、入出力端子V1およびV2と、制御用信号Sp、Snの入力端子を有する
。まず、制御用信号SpをHigh、制御用信号SnをLowとして、電源電位(Vdd
)を遮断する。そして、比較を行う電位V1inとV2inをそれぞれV1とV2に与え
る。その後、制御用信号SpをLow、制御用信号SnをHighとして、電源電位(V
dd)を供給すると、比較を行う電位V1inとV2inがV1in>V2inの関係に
あれば、V1の出力はHigh、V2の出力はLowとなり、V1in<V2inの関係
にあれば、V1の出力はLow、V2の出力はHighとなる。このような関係を利用し
て、V1inとV2inの差を増幅することができる。当該ラッチ型センスアンプを読み
出し回路に用いる場合、V1とV2の一方は、スイッチを介して端子Aおよび出力端子と
接続し、V1とV2の他方には参照電位Vrefを与える。
以上に示す、記憶装置として用いることができる半導体装置は、メモリセルの書き込み用
のトランジスタに、先の実施の形態に示すトランジスタ162またはトランジスタ262
を用いることにより、該書き込み用のトランジスタの短チャネル効果を抑制し、且つ微細
化を達成することができる。これにより、記憶装置として用いることができる半導体装置
の高集積化を図ることができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
(実施の形態5)
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図10を
参照して説明する。ここでは、中央演算処理装置(CPU)について説明する。
CPUのブロック図の一例を図10に示す。図10に示されるCPU1101は、タイミ
ングコントロール回路1102、命令解析デコーダー1103、レジスタアレイ1104
、アドレスロジックバッファ回路1105、データバスインターフェイス1106、AL
U(Arithmetic logic unit)1107、命令レジスタ1108な
どより構成されている。
これらの回路は、先の実施の形態に示したトランジスタ、インバータ回路、抵抗、容量な
どを用いて作製する。先の実施の形態に示すトランジスタ162またはトランジスタ26
2は、極めてオフ電流を小さくすることができるので、CPU1101の低消費電力化を
実現できる。さらに、先の実施の形態に示すトランジスタ162またはトランジスタ26
2を用いることにより、トランジスタの短チャネル効果を抑制し、且つ微細化を達成する
ことができる。
以下に、CPU1101が有する、それぞれの回路について簡単に説明する。タイミング
コントロール回路1102は外部からの命令を受け取り、それを内部用の情報に変換し、
他のブロックに送り出す。また、内部の動作に応じて、メモリデータの読み込み、書き込
みなどの指示を外部に与える。命令解析デコーダー1103は外部の命令を内部用の命令
に変換する機能を有する。レジスタアレイ1104はデータを一時的に保管する機能を有
する。アドレスロジックバッファ回路1105は外部メモリのアドレスを指定する機能を
有する。データバスインターフェイス1106は、外部のメモリまたはプリンタなどの機
器にデータを出し入れする機能を有する。ALU1107は演算を行う機能を有する。命
令レジスタ1108は命令を一時的に記憶しておく機能を有する。このような回路の組み
合わせによってCPUは構成されている。
CPU1101の少なくとも一部に、先の実施の形態に示したトランジスタ162または
トランジスタ262を用いることにより、トランジスタの短チャネル効果を抑制し、且つ
微細化を達成することができるので、CPU1101の高集積化を図ることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
(実施の形態6)
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図11を
参照して説明する。ここでは、対象物の情報を読み取るイメージセンサ機能を有する半導
体装置の一例について説明する。なお、回路図においては、酸化物半導体を用いたトラン
ジスタであることを示すために、OSの符号を併せて付す場合がある。
図11(A)に、イメージセンサ機能を有する半導体装置の一例を示す。図11(A)は
フォトセンサの等価回路であり、図11(B)はフォトセンサの一部を示す断面図である
フォトダイオード1202は、一方の電極がフォトダイオードリセット信号線1212に
、他方の電極がトランジスタ1204のゲート電極に電気的に接続されている。トランジ
スタ1204は、ソース電極又はドレイン電極の一方がフォトセンサ基準信号線1218
に、ソース電極又はドレイン電極の他方がトランジスタ1206のソース電極又はドレイ
ン電極の一方に電気的に接続されている。トランジスタ1206は、ゲート電極がゲート
信号線1214に、ソース電極又はドレイン電極の他方がフォトセンサ出力信号線121
6に電気的に接続されている。
ここで、図11(A)に示す、トランジスタ1204、トランジスタ1206は酸化物半
導体を用いたトランジスタが適用される。ここで、酸化物半導体を用いたトランジスタと
して、先の実施の形態で示したトランジスタ162またはトランジスタ262を用いるこ
とができる。先の実施の形態に示したトランジスタ162またはトランジスタ262は、
オフ状態でのリーク電流を極めて小さくすることができるので、フォトセンサの光検出精
度を向上させることができる。さらに、先の実施の形態に示すトランジスタ162または
トランジスタ262を用いることにより、トランジスタの短チャネル効果を抑制し、且つ
微細化を達成することができるので、フォトダイオードの面積を増大させ、フォトセンサ
の光検出精度を向上させることができる。
図11(B)は、フォトセンサにおけるフォトダイオード1202及びトランジスタ12
04の断面図であり、絶縁表面を有する基板1222(TFT基板)上に、センサとして
機能するフォトダイオード1202及びトランジスタ1204が設けられている。フォト
ダイオード1202、トランジスタ1204の上には接着層1228を用いて基板122
4が設けられている。また、トランジスタ1204上には、絶縁層1234、層間絶縁層
1236、層間絶縁層1238が設けられている。
また、トランジスタ1204のゲート電極と電気的に接続されるように、該ゲート電極と
同じ層にゲート電極層1240が設けられている。ゲート電極層1240は、絶縁層12
34及び層間絶縁層1236に設けられた開口を介して、層間絶縁層1236上に設けら
れた電極層1242と電気的に接続されている。フォトダイオード1202は、電極層1
242上に形成されているので、フォトダイオード1202とトランジスタ1204とは
、ゲート電極層1240および電極層1242を介して電気的に接続されている。
フォトダイオード1202は、電極層1242側から順に、第1半導体層1226a、第
2半導体層1226b及び第3半導体層1226cを積層した構造を有している。つまり
、フォトダイオード1202は、第1半導体層1226aで電極層1242と電気的に接
続されている。また、第3半導体層1226cにおいて、層間絶縁層1238上に設けら
れた電極層1244と電気的に接続されている。
ここでは、第1半導体層1226aとしてn型の導電型を有する半導体層と、第2半導体
層1226bとして高抵抗な半導体層(i型半導体層)、第3半導体層1226cとして
p型の導電型を有する半導体層を積層するpin型のフォトダイオードを例示している。
第1半導体層1226aは、n型半導体層であり、n型を付与する不純物元素を含むアモ
ルファスシリコン膜により形成する。第1半導体層1226aの形成には、15族の不純
物元素(例えばリン(P))を含む半導体材料ガスを用いて、プラズマCVD法により形
成する。半導体材料ガスとしてはシラン(SiH)を用いればよい。または、Si
、SiHCl、SiHCl、SiCl、SiF等を用いてもよい。また、不
純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用
いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不
純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合
にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長法、又はス
パッタリング法等を用いればよい。第1半導体層1226aの膜厚は20nm以上200
nm以下となるよう形成することが好ましい。
第2半導体層1226bは、i型半導体層(真性半導体層)であり、アモルファスシリコ
ン膜により形成する。第2半導体層1226bの形成には、半導体材料ガスを用いて、ア
モルファスシリコン膜をプラズマCVD法により形成する。半導体材料ガスとしては、シ
ラン(SiH)を用いればよい。または、Si、SiHCl、SiHCl
、SiCl、SiF等を用いてもよい。第2半導体層1226bの形成は、LPCV
D法、気相成長法、スパッタリング法等により行っても良い。第2半導体層1226bの
膜厚は200nm以上1000nm以下となるように形成することが好ましい。
第3半導体層1226cはp型半導体層であり、p型を付与する不純物元素を含むアモル
ファスシリコン膜により形成することができる。第3半導体層1226cの形成には13
族の不純物元素(例えばボロン(B))を含む半導体材料ガスを用いて、プラズマCVD
法により形成する。半導体材料ガスとしてはシラン(SiH)を用いればよい。または
、Si、SiHCl、SiHCl、SiCl、SiF等を用いてもよい
。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン
注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法
等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい
。この場合にアモルファスシリコン膜を形成する方法としては、LPCVD法、気相成長
法、又はスパッタリング法等を用いればよい。第3半導体層1226cの膜厚は10nm
以上50nm以下となるよう形成することが好ましい。
また、第1半導体層1226a、第2半導体層1226b、及び第3半導体層1226c
は、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶半導
体(セミアモルファス半導体(Semi Amorphous Semiconduct
or:SAS)を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、自由エネルギー的に安定な第3の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルのピーク位置が単結晶シリコンを示す520cm−1よりも低波数側に、シフ
トしている。即ち、単結晶シリコンを示す520cm−1とアモルファスシリコンを示す
480cm−1の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合
手(ダングリングボンド)を終端するため水素またはハロゲンを少なくとも1原子%また
はそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガ
ス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体
膜が得られる。
この微結晶半導体膜は、周波数が数十MHz〜数百MHzの高周波プラズマCVD法、ま
たは周波数が1GHz以上のマイクロ波プラズマCVD法により形成することができる。
代表的には、SiH、Si、SiHCl、SiHCl、SiCl、Si
などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び水
素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希
ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪素
に対して水素の流量比を5倍以上200倍以下、好ましくは50倍以上150倍以下、更
に好ましくは100倍とする。さらには、シリコンを含む気体中に、CH、C
の炭化物気体、GeH、GeF等のゲルマニウム化気体、F等を混入させてもよい
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、pin型の
フォトダイオードはp型の半導体層側を受光面とする方がよい特性を示す。ここでは、基
板1224側の面からフォトダイオード1202が入射光1230を受け、電気信号に変
換する例を示す。また、受光面とした半導体層側とは逆の導電型を有する半導体層側から
の光は外乱光となるため、電極層1242は遮光性を有する導電膜を用いるとよい。また
、n型の半導体層側を受光面として用いることもできる。
また、入射光1230を基板1224側の面から入射させることにより、トランジスタ1
204の酸化物半導体層の少なくともチャネル形成領域は、該トランジスタ1204のゲ
ート電極によって、入射光1230を遮光することができる。
絶縁層1234、層間絶縁層1236、層間絶縁層1238としては、絶縁性材料を用い
て、その材料に応じて、スパッタリング法、SOG法、スピンコート、ディップ、スプレ
ー塗布、液滴吐出法(インクジェット法、スクリーン印刷、オフセット印刷等)、ドクタ
ーナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて形成すること
ができる。
絶縁層1234としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層
、窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、酸化窒化アルミニウム層
、窒化アルミニウム層、又は窒化酸化アルミニウム層などの酸化物絶縁層又は窒化物絶縁
層の、単層又は積層を用いることができる。またμ波(2.45GHz)を用いた高密度
プラズマCVDは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。
層間絶縁層1236、層間絶縁層1238としては、表面凹凸を低減するため平坦化絶縁
膜として機能する絶縁層が好ましい。層間絶縁層1236、層間絶縁層1238としては
、例えばポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱
性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率
材料(low−k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボ
ロンガラス)等の単層、又は積層を用いることができる。
フォトダイオード1202は、入射光1230を検出することによって、被検出物の情報
を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源
を用いることができる。
以上に示すフォトセンサにおいて、酸化物半導体を用いたトランジスタとして、先の実施
の形態で示したトランジスタ162またはトランジスタ262を用いることができる。先
の実施の形態に示したトランジスタ162またはトランジスタ262は、オフ状態でのリ
ーク電流を極めて小さくすることができるので、フォトセンサの光検出精度を向上させる
ことができる。さらに、先の実施の形態に示すトランジスタ162またはトランジスタ2
62を用いることにより、トランジスタの短チャネル効果を抑制し、且つ微細化を達成す
ることができるので、フォトダイオードの面積を増大させ、フォトセンサの光検出精度を
向上させることができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
(実施の形態7)
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合に
ついて、図12を用いて説明する。本実施の形態では、コンピュータ、携帯電話機(携帯
電話、携帯電話装置ともいう)、携帯情報端末(携帯型ゲーム機、音響再生装置なども含
む)、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置(テレ
ビ、またはテレビジョン受信機ともいう)などの電子機器に、上述の半導体装置を適用す
る場合について説明する。
図12(A)は、ノート型のパーソナルコンピュータであり、筐体701、筐体702、
表示部703、キーボード704などによって構成されている。筐体701と筐体702
の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。そのため、例
えば、高速、かつ低消費電力なノート型のパーソナルコンピュータが実現される。
図12(B)は、携帯情報端末(PDA)であり、本体711には、表示部713と、外
部インターフェイス715と、操作ボタン714等が設けられている。また、携帯情報端
末を操作するスタイラス712などを備えている。本体711内には、先の実施の形態に
示す半導体装置が設けられている。そのため、例えば、高速、かつ低消費電力な携帯情報
端末が実現される。
図12(C)は、電子ペーパーを実装した電子書籍720であり、筐体721と筐体72
3の2つの筐体で構成されている。筐体721および筐体723には、それぞれ表示部7
25および表示部727が設けられている。筐体721と筐体723は、軸部737によ
り接続されており、該軸部737を軸として開閉動作を行うことができる。また、筐体7
21は、電源731、操作キー733、スピーカー735などを備えている。筐体721
、筐体723の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。
そのため、例えば、高速、かつ低消費電力な電子書籍が実現される。
図12(D)は、携帯電話機であり、筐体740と筐体741の2つの筐体で構成されて
いる。さらに、筐体740と筐体741は、スライドし、図12(D)のように展開して
いる状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。ま
た、筐体741は、表示パネル742、スピーカー743、マイクロフォン744、操作
キー745、ポインティングデバイス746、カメラ用レンズ747、外部接続端子74
8などを備えている。また、筐体740は、携帯電話機の充電を行う太陽電池セル749
、外部メモリスロット750などを備えている。また、アンテナは、筐体741に内蔵さ
れている。筐体740と筐体741の少なくとも一には、先の実施の形態に示す半導体装
置が設けられている。そのため、例えば、高速、かつ低消費電力な携帯電話機が実現され
る。
図12(E)は、デジタルカメラであり、本体761、表示部767、接眼部763、操
作スイッチ764、表示部765、バッテリー766などによって構成されている。本体
761内には、先の実施の形態に示す半導体装置が設けられている。そのため、例えば、
高速、かつ低消費電力なデジタルカメラが実現される。
図12(F)は、テレビジョン装置770であり、筐体771、表示部773、スタンド
775などで構成されている。テレビジョン装置770の操作は、筐体771が備えるス
イッチや、リモコン操作機780により行うことができる。筐体771およびリモコン操
作機780には、先の実施の形態に示す半導体装置が搭載されている。そのため、例えば
、高速、かつ低消費電力なテレビジョン装置が実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、半導体装置の微細化による高速化、低消費電力化が実現された
電子機器が得られる。
100 基板
102 保護層
104 半導体領域
106 素子分離絶縁層
108 ゲート絶縁層
110 ゲート電極
116 チャネル形成領域
120 不純物領域
122 金属層
124 金属化合物領域
128 絶縁層
130 絶縁層
140 基体
141a 導電層
141b 導電層
142a 導電層
142b 導電層
143a 絶縁層
143 絶縁層
144 酸化物半導体層
146 ゲート絶縁層
148a ゲート電極
148b 電極
150 絶縁層
152 絶縁層
160 トランジスタ
162 トランジスタ
164 容量素子
241a 導電層
241b 導電層
242a 導電層
242b 導電層
262 トランジスタ

Claims (3)

  1. ソース配線及びドレイン配線と、
    前記ソース配線上及び前記ドレイン配線上の絶縁層と、
    前記絶縁層上の、トランジスタのチャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層上のゲート絶縁層と、
    前記ゲート絶縁層を介して前記チャネル形成領域と重なるゲート電極と、を有し、
    前記絶縁層は、第1の開口及び第2の開口を有し、
    前記ゲート電極は、前記第1の開口を重なる領域を有さず、且つ前記第2の開口と重なる領域を有さず、
    前記ソース配線は、第1の導電層と第2の導電層とが積層された領域と、前記第2の導電層の単層でなる領域とを有し、
    前記ドレイン配線は、第3の導電層と第4の導電層とが積層された領域と、前記第4の導電層の単層でなる領域とを有し、
    前記第1の導電層上に、前記第2の導電層を有し、
    前記第3の導電層上に、前記第4の導電層を有し、
    前記第2の導電層の膜厚は、前記第1の導電層の膜厚より小さく、
    前記第4の導電層の膜厚は、前記第3の導電層の膜厚より小さく、
    前記第1の導電層及び前記第3の導電層は、第1の導電材料からなり、
    前記第2の導電層及び前記第4の導電層は、第2の導電材料からなり、
    前記第1の導電材料の導電率は、前記第2の導電材料の導電率よりも大きく、
    前記第1の導電層は、前記酸化物半導体層と接する領域を有さず、
    前記第2の導電層は、前記第1の開口において前記酸化物半導体層と接し、
    前記第3の導電層は、前記酸化物半導体層と接する領域を有さず、
    前記第4の導電層は、前記第2の開口において前記酸化物半導体層と接し、
    前記酸化物半導体層のキャリア密度は、1.45×1010/cm未満であることを特徴とする半導体装置。
  2. ソース配線及びドレイン配線と、
    前記ソース配線上及び前記ドレイン配線上の絶縁層と、
    前記絶縁層上の、トランジスタのチャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層上のゲート絶縁層と、
    前記ゲート絶縁層を介して前記チャネル形成領域と重なるゲート電極と、を有し、
    前記絶縁層は、第1の開口及び第2の開口を有し、
    前記ゲート電極は、前記第1の開口を重なる領域を有さず、且つ前記第2の開口と重なる領域を有さず、
    前記ソース配線は、第1の導電層と第2の導電層とが積層された領域と、前記第2の導電層の単層でなる領域とを有し、
    前記ドレイン配線は、第3の導電層と第4の導電層とが積層された領域と、前記第4の導電層の単層でなる領域とを有し、
    前記第1の導電層上に、前記第2の導電層を有し、
    前記第3の導電層上に、前記第4の導電層を有し、
    前記第2の導電層の膜厚は、前記第1の導電層の膜厚より小さく、
    前記第4の導電層の膜厚は、前記第3の導電層の膜厚より小さく、
    前記第1の導電層及び前記第3の導電層は、第1の導電材料からなり、
    前記第2の導電層及び前記第4の導電層は、第2の導電材料からなり、
    前記第1の導電材料の導電率は、前記第2の導電材料の導電率よりも大きく、
    前記第1の導電層は、前記酸化物半導体層と接する領域を有さず、
    前記第2の導電層は、前記第1の開口において前記酸化物半導体層と接し、
    前記第3の導電層は、前記酸化物半導体層と接する領域を有さず、
    前記第4の導電層は、前記第2の開口において前記酸化物半導体層と接し、
    前記トランジスタのS値は、63mV/dec未満であることを特徴とする半導体装置。
  3. ソース配線及びドレイン配線と、
    前記ソース配線上及び前記ドレイン配線上の絶縁層と、
    前記絶縁層上の、トランジスタのチャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層上のゲート絶縁層と、
    前記ゲート絶縁層を介して前記チャネル形成領域と重なるゲート電極と、を有し、
    前記絶縁層は、第1の開口及び第2の開口を有し、
    前記ゲート電極は、前記第1の開口を重なる領域を有さず、且つ前記第2の開口と重なる領域を有さず、
    前記ソース配線は、第1の導電層と第2の導電層とが積層された領域と、前記第2の導電層の単層でなる領域とを有し、
    前記ドレイン配線は、第3の導電層と第4の導電層とが積層された領域と、前記第4の導電層の単層でなる領域とを有し、
    前記第1の導電層上に、前記第2の導電層を有し、
    前記第3の導電層上に、前記第4の導電層を有し、
    前記第2の導電層の膜厚は、前記第1の導電層の膜厚より小さく、
    前記第4の導電層の膜厚は、前記第3の導電層の膜厚より小さく、
    前記第1の導電層及び前記第3の導電層は、第1の導電材料からなり、
    前記第2の導電層及び前記第4の導電層は、第2の導電材料からなり、
    前記第1の導電材料の導電率は、前記第2の導電材料の導電率よりも大きく、
    前記第1の導電層は、前記酸化物半導体層と接する領域を有さず、
    前記第2の導電層は、前記第1の開口において前記酸化物半導体層と接し、
    前記第3の導電層は、前記酸化物半導体層と接する領域を有さず、
    前記第4の導電層は、前記第2の開口において前記酸化物半導体層と接し、
    前記トランジスタの25℃でのチャネル幅あたりのオフ電流は、10zA/μm以下であることを特徴とする半導体装置。
JP2015080617A 2010-03-08 2015-04-10 半導体装置 Expired - Fee Related JP6181101B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015080617A JP6181101B2 (ja) 2010-03-08 2015-04-10 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010051021 2010-03-08
JP2010051021 2010-03-08
JP2015080617A JP6181101B2 (ja) 2010-03-08 2015-04-10 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011050049A Division JP2011211186A (ja) 2010-03-08 2011-03-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2015135989A JP2015135989A (ja) 2015-07-27
JP6181101B2 true JP6181101B2 (ja) 2017-08-16

Family

ID=44530558

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011050049A Withdrawn JP2011211186A (ja) 2010-03-08 2011-03-08 半導体装置
JP2015080617A Expired - Fee Related JP6181101B2 (ja) 2010-03-08 2015-04-10 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011050049A Withdrawn JP2011211186A (ja) 2010-03-08 2011-03-08 半導体装置

Country Status (5)

Country Link
US (1) US8530944B2 (ja)
JP (2) JP2011211186A (ja)
KR (1) KR101812467B1 (ja)
TW (1) TWI523223B (ja)
WO (1) WO2011111522A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130007597A (ko) * 2010-03-08 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
US8847233B2 (en) * 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
CN202332973U (zh) * 2011-11-23 2012-07-11 京东方科技集团股份有限公司 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件
CN105659369B (zh) 2013-10-22 2019-10-22 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US10147747B2 (en) 2014-08-21 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
CN105097942A (zh) * 2015-06-12 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、氧化物背板和显示装置
JP2022126268A (ja) * 2021-02-18 2022-08-30 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01281772A (ja) * 1988-05-07 1989-11-13 Seikosha Co Ltd トップスタガー型非晶質シリコン薄膜トランジスタ
JP2903759B2 (ja) * 1991-05-09 1999-06-14 富士通株式会社 薄膜トランジスタ及びその製造方法
WO1997006554A2 (en) * 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100483988B1 (ko) * 2001-11-29 2005-04-15 삼성에스디아이 주식회사 투명도전막의 투과도 변형방법
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4360519B2 (ja) * 2002-07-18 2009-11-11 シャープ株式会社 薄膜トランジスタの製造方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7057208B2 (en) * 2003-03-25 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302964B2 (en) * 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
CA2708337A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4880951B2 (ja) * 2005-09-06 2012-02-22 キヤノン株式会社 半導体素子、薄膜トランジスタ、及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
US20070073653A1 (en) * 2005-09-29 2007-03-29 Caterpillar Inc. Patent related search method and system
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) * 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007220818A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US8008735B2 (en) * 2006-03-20 2011-08-30 Semiconductor Energy Laboratory Co., Ltd. Micromachine device with a spatial portion formed within
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5415001B2 (ja) 2007-02-22 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI487118B (zh) * 2007-03-23 2015-06-01 Idemitsu Kosan Co Semiconductor device
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
US8748879B2 (en) * 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5309547B2 (ja) * 2007-12-13 2013-10-09 カシオ計算機株式会社 薄膜トランジスタパネルおよびその製造方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP2009206388A (ja) * 2008-02-29 2009-09-10 Toyama Univ 薄膜トランジスタとその製造方法
JP5202094B2 (ja) * 2008-05-12 2013-06-05 キヤノン株式会社 半導体装置
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8445903B2 (en) * 2008-10-23 2013-05-21 Idemitsu Kosan Co., Ltd. Thin film transistor having a crystalline semiconductor film including indium oxide which contains a hydrogen element and method for manufacturing same
WO2011089846A1 (en) * 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8436403B2 (en) * 2010-02-05 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor provided with sidewall and electronic appliance
WO2011105198A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130007597A (ko) * 2010-03-08 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 제작하는 방법
CN102782822B (zh) * 2010-03-08 2016-06-01 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
KR101812467B1 (ko) 2017-12-27
TW201205809A (en) 2012-02-01
KR20130029057A (ko) 2013-03-21
WO2011111522A1 (en) 2011-09-15
JP2011211186A (ja) 2011-10-20
TWI523223B (zh) 2016-02-21
US20110215385A1 (en) 2011-09-08
US8530944B2 (en) 2013-09-10
JP2015135989A (ja) 2015-07-27

Similar Documents

Publication Publication Date Title
JP6302010B2 (ja) 処理装置及び処理装置の作製方法
JP6026611B2 (ja) 半導体装置
JP6407941B2 (ja) 半導体装置
JP5789398B2 (ja) 半導体装置の作製方法
JP5789115B2 (ja) 半導体装置
JP5739257B2 (ja) 半導体装置の作製方法
JP6181101B2 (ja) 半導体装置
JP5567886B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170719

R150 Certificate of patent or registration of utility model

Ref document number: 6181101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees