JP6143507B2 - 半導体装置、表示モジュール、及び電子機器 - Google Patents

Description

本発明の一態様は、半導体装置、表示装置、発光装置、それらの駆動方法、又はそれらの製造方法に関する。特に、負荷に電流を供給する機能を有する半導体装置、表示装置、発光装置に関する。又は、特に、トランジスタの特性ばらつきを低減した半導体装置、表示装置、発光装置に関する。又は、本発明の一態様は、電子機器に関する。

近年、トランジスタを用いた半導体装置の開発が進められている。

上記半導体装置としては、例えば上記トランジスタのソースとドレインの間に流れる電流量を制御して所望の動作を行う半導体装置などが挙げられる（例えば特許文献１）。

特開２００５−３１６４７４号公報

本発明の一態様では、動作不良を抑制すること、トランジスタの閾値電圧のばらつきによる影響を低減すること、トランジスタの移動度のばらつきによる影響を低減すること、及びトランジスタの劣化による影響を低減することの一つ又は複数を課題の一つとする。

又は、本発明の一態様は、質の良い表示を行う半導体装置、発光装置、又は、表示装置を提供することを課題の一つとする。又は、本発明の一態様は、ムラの少ない表示を行う半導体装置、発光装置、又は、表示装置を提供することを課題の一つとする。又は、本発明の一態様は、少ないトランジスタ数で、所望の回路を実現できるような、半導体装置、発光装置、又は、表示装置を提供することを課題の一つとする。又は、本発明の一態様は、少ない配線数で、所望の回路を実現できるような、半導体装置、発光装置、又は、表示装置を提供することを課題の一つとする。又は、本発明の一態様は、発光素子の劣化の影響が抑えられる半導体装置、発光装置、又は、表示装置を提供することを課題の一つとする。又は、本発明の一態様は、少ない工程数で製造される半導体装置、発光装置、又は、表示装置を提供することを課題の一つとする。

なお、本発明の一態様により解決される課題は、上記に挙げた課題に限定されない。例えば、明細書、図面、特許請求の範囲の内容の少なくとも一部を上記以外の課題の一つ又は複数とすることもできる。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。

本発明の一態様では、トランジスタの閾値電圧を考慮して、トランジスタのゲート、ソース、及びドレインに印加される電位を制御し、動作時のトランジスタのソースとドレインの間に流れる電流量の制御を図る。

本発明の一態様は、第１の配線と、第１の容量素子と、第２の容量素子と、第１の配線と、第１及び第２の容量素子のそれぞれの一対の電極の一方との導通を制御する機能を有する第１のスイッチと、第２の配線と、ソース及びドレインの一方が第２の配線に電気的に接続され、ゲートが第１の容量素子の一対の電極の他方に電気的に接続されるトランジスタと、トランジスタのゲートと、トランジスタのソース及びドレインの一方の導通を制御する機能を有する第２のスイッチと、トランジスタのソース及びドレインの他方と、第１及び第２の容量素子のそれぞれの一対の電極の一方との導通を制御する機能を有する第３のスイッチと、第２の容量素子の一対の電極の他方と、トランジスタのソース及びドレインの他方との導通を制御する機能を有する第４のスイッチと、第３の配線と、第３の配線と、第２の容量素子の一対の電極の他方との導通を制御する機能を有する第５のスイッチと、を有する半導体装置である。

本発明の一態様は、第１の配線と、第１の容量素子と、第２の容量素子と、第１の配線と、第１及び第２の容量素子のそれぞれの一対の電極の一方との導通を制御する機能を有する第１のスイッチと、第２の配線と、ソース及びドレインの一方が第２の配線に電気的に接続され、ゲートが第１の容量素子の一対の電極の他方に電気的に接続されるトランジスタと、トランジスタのゲートと、トランジスタのソース及びドレインの一方との導通を制御する機能を有する第２のスイッチと、トランジスタのソース及びドレインの他方と、第１及び第２の容量素子のそれぞれの一対の電極の一方との導通を制御する機能を有する第３のスイッチと、第２の容量素子の一対の電極の他方と、トランジスタのソース及びドレインの他方との導通を制御する機能を有する第４のスイッチと、を有する半導体装置である。

本発明の一態様は、第１の配線と、第１の容量素子と、第２の容量素子と、第１の配線と、第１及び第２の容量素子のそれぞれの一対の電極の一方との導通を制御する機能を有する第１のスイッチと、第２の配線と、ソース及びドレインの一方が第２の配線に電気的に接続され、ゲートが第１の容量素子の一対の電極の他方に電気的に接続されるトランジスタと、トランジスタのゲートと、トランジスタのソース及びドレインの一方との導通を制御する機能を有する第２のスイッチと、トランジスタのソース及びドレインの他方と、第１及び第２の容量素子のそれぞれの一対の電極の一方との導通を制御する機能を有する第３のスイッチと、第３の配線と、第３の配線と、第２の容量素子の一対の電極の他方との導通を制御する機能を有する第４のスイッチと、を有する半導体装置である。

本発明の一態様は、第１の配線と、第１の容量素子と、第２の容量素子と、第１の配線と、第１及び第２の容量素子のそれぞれの一対の電極の一方との導通を制御する機能を有する第１のスイッチと、第２の配線と、ソース及びドレインの一方が第２の配線に電気的に接続され、ゲートが第１の容量素子の一対の電極の他方に電気的に接続されるトランジスタと、トランジスタのゲートと、トランジスタのソース及びドレインの一方との導通を制御する機能を有する第２のスイッチと、トランジスタのソース及びドレインの他方と、第１及び第２の容量素子のそれぞれの一対の電極の一方との導通を制御する機能を有する第３のスイッチと、を有する半導体装置である。

本発明の一態様は、第１の配線と、第１の容量素子と、第２の容量素子と、第１の配線と、第１及び第２の容量素子のそれぞれの一対の電極の一方との導通を制御する機能を有する第１のスイッチと、第２の配線と、ゲートが第１の容量素子の一対の電極の他方に電気的に接続されるトランジスタと、トランジスタのゲートと、トランジスタのソース及びドレインの一方との導通を制御する機能を有する第２のスイッチと、トランジスタのソース及びドレインの他方と、第１及び第２の容量素子のそれぞれの一対の電極の一方との導通を制御する機能を有する第３のスイッチと、第３の配線と、第３の配線と、第２の容量素子の一対の電極の他方との導通を制御する機能を有する第４のスイッチと、第４の配線と、第４の配線と、トランジスタのソース及びドレインの一方との導通を制御する機能を有する第５のスイッチと、第２の配線と、トランジスタのソース及びドレインの一方との導通を制御する機能を有する第６のスイッチと、を有する半導体装置である。

本発明の一態様により、動作不良を抑制すること、トランジスタの閾値電圧のばらつきによる影響を低減すること、トランジスタの移動度のばらつきによる影響を低減すること、及びトランジスタの劣化による影響を低減することの一つ又は複数の効果を得ることができる。

又は、本発明の一態様により、質の良い表示を行う半導体装置、発光装置、又は、表示装置を提供できる。又は、本発明の一態様により、ムラの少ない表示を行う半導体装置、発光装置、又は、表示装置を提供できる。又は、本発明の一態様により、少ないトランジスタ数で、所望の回路を実現できるような、半導体装置、発光装置、又は、表示装置を提供できる。又は、本発明の一態様により、少ない配線数で、所望の回路を実現できるような、半導体装置、発光装置、又は、表示装置を提供できる。又は、本発明の一態様により、発光素子の劣化の影響が抑えられる半導体装置、発光装置、又は、表示装置を提供できる。又は、本発明の一態様により、少ない工程数で製造される半導体装置、発光装置、又は、表示装置を提供できる。

半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 トランジスタの例を説明するための図。 半導体装置の構造例を説明するための図。 半導体装置の構造例を説明するための図。 半導体装置の構造例を説明するための図。 半導体装置の構造例を説明するための図。 半導体装置の例を説明するための図。 半導体装置の例を説明するための図。 電子機器の例を説明するための図。

本発明に係る実施の形態の一例について以下に説明する。なお、本発明の趣旨及び本発明の範囲から逸脱することなく実施の形態の内容を変更することは、当業者であれば容易である。よって、本発明は、以下に示す実施の形態の記載内容に限定されない。なお、以下に説明する構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。

なお、各実施の形態のそれぞれは、自身とは別の実施の形態の一部又は全部について、変更、追加、修正、削除、応用、上位概念化、又は、下位概念化した構成に相当する。従って、各実施の形態の一部又は全部について、他の実施の形態の一部又は全部と自由に適用、組合せ、及び置換を行うことができる。

第１、第２などの序数は、構成要素の混同を避けるために付しており、各構成要素の数は、序数の数に限定されない。

なお、本発明に係る実施の形態の一例は、様々な人が実施でき、例えば複数の人にまたがって実施される場合もある。例えば、送受信システムの場合において、Ａ社が送信機を製造及び販売し、Ｂ社が受信機を製造及び販売する場合がある。別の例としては、ＴＦＴ及び発光素子を有する発光装置の場合において、ＴＦＴが形成された半導体装置をＡ社が製造及び販売し、Ｂ社が該半導体装置を購入して該半導体装置に発光素子を成膜して発光装置として完成させる、という場合がある。

上記の場合、Ａ社又はＢ社のいずれに対しても特許侵害を主張できるように発明の一態様を構成できる。例えば、送受信システムの場合において、送信機のみで発明の一態様を構成でき、受信機のみで発明の一態様を構成できる。別の例では、ＴＦＴ及び発光素子を有する発光装置の場合において、ＴＦＴが形成された半導体装置のみで発明の一態様を構成でき、ＴＦＴ及び発光素子を有する発光装置で発明の一態様を構成できる。上記例に示すＡ社又はＢ社に対して特許侵害を主張できるような発明の一態様は、明確であり、本明細書等に記載されていると判断できる。

なお、接続とは、電気的に接続される場合、機能的に接続される場合、及び直接接続される場合を含む。さらに、実施の形態に示す各構成要素の接続関係は、図又は文章に示す接続関係のみに限定されない。

例えば、２つの対象物が電気的に接続される場合、電気的接続が可能な別の素子（例えば、スイッチ、トランジスタ、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を２つの対象物の間に設けてもよい。

２つの対象物が機能的に接続されている場合、機能的な接続が可能な別の回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、又は電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、又はレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、又は制御回路など）を２つの対象物の間に設けてもよい。

なお、スイッチは、オンオフを制御する機能を有する。つまり、スイッチは、導通状態（オン状態）若しくは非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能、又は電流を流す経路を選択して切り替える機能を有する。例えば、スイッチは、経路１に電流を流すことができるようにするか、経路２に電流を流すことができるようにするかを選択して切り替える機能を有する。

（実施の形態１）
本実施の形態では、半導体装置の例について説明する。一例として、電流源としての機能を有する半導体装置の例を示す。

なお、半導体装置とは、半導体特性を利用することで機能しうる装置のことをいい、例えば発光装置、表示装置、半導体回路、及び電子機器は、半導体装置の一例、又は、半導体装置を用いて構成した装置の一例として当てはまる場合がある。

電流源は、電流を供給する機能を有する。電流源により供給される電流は、理想的には、電流源の両端に印加される電圧の値に因らず一定とみなすことができる。

なお、電流源とは別の電源として、電圧源がある。電圧源は、それに接続された回路に流れる電流が変化しても、一定の電圧を供給する機能を有する。従って、電圧源も電流源も、電圧と電流とを供給する機能を有するが、少なくとも一部が異なる。例えば、電流源は、両端の電圧が変化しても一定の電流を供給する機能を有し、電圧源は、電流が変化しても、一定の電圧を供給する機能を有する。

本実施の形態に係る半導体装置の例について、図１乃至図１２を用いて説明する。

図１（Ａ）に示す半導体装置は、配線１０１と、配線１０２と、配線１０３と、容量素子１１１と、容量素子１１２と、スイッチ１１３と、トランジスタ１１４と、スイッチ１１５と、スイッチ１１６と、スイッチ１１７と、スイッチ１１８と、を有する。なお、図１（Ａ）に示す半導体装置の構成を、単位回路１００と、配線１０１と、配線１０２と、配線１０３と、を有する構成とみなすこともできる。このとき、単位回路１００が配線以外の素子（例えば図１（Ａ）では、容量素子１１１、容量素子１１２、スイッチ１１３、トランジスタ１１４、スイッチ１１５、スイッチ１１６、スイッチ１１７、及びスイッチ１１８）を有する。これに限定されず、単位回路１００が配線１０１乃至配線１０３を有するとみなすこともできる。なお、必ずしも容量素子１１１、容量素子１１２、スイッチ１１３、トランジスタ１１４、スイッチ１１５、スイッチ１１６、スイッチ１１７、スイッチ１１８、配線１０１、配線１０２、及び配線１０３の一つ又は複数を設けなくてもよい。

配線１０１は、例えばデータ信号、ソース信号、若しくは映像信号を、入力できる機能、供給できる機能、又は伝えることができる機能を有する。

配線１０１は、例えば、データ信号線、ソース信号線、又は映像信号線としての機能を有する。一例として、データ信号、ソース信号、映像信号は、アナログ信号である。ただし、本発明の一態様は、これに限定されず、一定の電位や、デジタル信号でもよい。

配線１０１は、例えば図２（Ａ）に示すように、回路１３１に接続されてもよい。回路１３１は、例えば駆動回路、ソースドライバなどを用いて構成される。なお、必ずしも回路１３１を設けなくてもよい。

本実施の形態では、配線１０１の電位を制御することにより、半導体装置の初期化又はプリチャージを行ってもよい。

本実施の形態では、ある期間とは別の期間に、該ある期間の逆バイアスを配線１０１に印加してもよい。

配線１０２は、例えば電源電位を与えることができる機能、供給することができる機能、又は伝えることができる機能を有する。又は、配線１０２は、トランジスタに電流を供給することができる機能を有する。又は、配線１０２は、負荷に電流を供給することができる機能を有する。

配線１０３は、例えば電位が与えられる配線（電位供給線）としての機能を有する。

配線１０２は、例えば図２（Ａ）に示すように、回路１３２に接続されてもよい。回路１３２は、例えば駆動回路、ソースドライバ、又は電源回路などを用いて構成される。なお、必ずしも回路１３２を設けなくてもよい。

本実施の形態では、配線１０２にパルス信号を供給してもよい。

配線１０３は、例えば図２（Ａ）に示すように、回路１３３に接続されてもよい。回路１３３は、例えば駆動回路、ソースドライバ、又は電源回路などを用いて構成される。なお、必ずしも回路１３３を設けなくてもよい。

本実施の形態では、配線１０３の電位を制御することにより、半導体装置の初期化又はプリチャージを行ってもよい。

本実施の形態では、ある期間とは別の期間に、該ある期間の逆バイアスを配線１０３に印加してもよい。

本実施の形態では、配線１０３にパルス信号を供給してもよい。

スイッチ１１３は、配線１０１と、容量素子１１１又は容量素子１１２のそれぞれの一対の電極の一方との導通を制御する機能を有する。

トランジスタ１１４のソース及びドレインの一方は、配線１０２に接続され、トランジスタ１１４のゲートは、容量素子１１１の一対の電極の他方に接続される。トランジスタ１１４は、ゲート、ソース、及びドレインの電位に応じて、ソースとドレインの間に流れる電流量が制御される。トランジスタ１１４が電流源の機能を有していてもよい。

スイッチ１１５は、トランジスタ１１４のソース及びドレインの一方と、トランジスタ１１４のゲートとの導通を制御する機能を有する。

スイッチ１１６は、容量素子１１１及び容量素子１１２のそれぞれの一対の電極の一方と、トランジスタ１１４のソース及びドレインの他方との導通を制御する機能を有する。

スイッチ１１７は、容量素子１１２の一対の電極の他方と、トランジスタ１１４のソース及びドレインの他方との導通を制御する機能を有する。

スイッチ１１８は、配線１０３と、容量素子１１２の一対の電極の他方との導通を制御する機能を有する。

なお、本実施の形態に係る半導体装置の構成は、図１（Ａ）に限定されない。

図１（Ｂ）に示す半導体装置は、図１（Ａ）に示す半導体装置の配線１０３及びスイッチ１１８が無い構成であり、図２（Ｂ）に示す半導体装置は、図２（Ａ）に示す半導体装置の配線１０３、スイッチ１１８及び回路１３３が無い構成である。

図１（Ｃ）に示す半導体装置は、図１（Ａ）に示す半導体装置のスイッチ１１７が無い構成であり、図２（Ｃ）に示す半導体装置は、図２（Ａ）に示す半導体装置のスイッチ１１７が無い構成である。

図１（Ｄ）に示す半導体装置は、図１（Ａ）に示す半導体装置のスイッチ１１７、配線１０３、及びスイッチ１１８が無い構成であり、図２（Ｄ）に示す半導体装置は、図２（Ａ）に示す半導体装置のスイッチ１１７、配線１０３、スイッチ１１８及び回路１３３が無い構成である。

図１（Ｅ）に示す半導体装置は、図１（Ａ）に示す半導体装置の構成に加え、さらに配線１０４、スイッチ１１９、及びスイッチ１２２を有し、スイッチ１１７がない構成であり、図２（Ｅ）に示す半導体装置は、図２（Ａ）に示す半導体装置の構成に加え、さらに配線１０４、スイッチ１１９、スイッチ１２２及び回路１３４を有し、スイッチ１１７がない構成である。図１（Ｅ）及び図２（Ｅ）に示す半導体装置において、スイッチ１２２は、配線１０４と、トランジスタ１１４のソース及びドレインの一方との導通を制御する機能を有する。

配線１０４は、例えば図２（Ｅ）に示すように、回路１３４に接続されてもよい。回路１３４は、例えば駆動回路、ソースドライバ、又は電源回路などを用いて構成される。なお、必ずしも回路１３４を設けなくてもよい。

本実施の形態では、配線１０４の電位を制御することにより、半導体装置の初期化又はプリチャージを行ってもよい。

本実施の形態では、ある期間とは別の期間に、該ある期間の逆バイアスを配線１０４に印加してもよい。

本実施の形態では、配線１０４にパルス信号を供給してもよい。

スイッチ１１３、スイッチ１１５、スイッチ１１６、スイッチ１１７、スイッチ１１８、スイッチ１１９、及びスイッチ１２２などのスイッチとしては、例えば電気的スイッチ又は機械的なスイッチなどを用いることができる。例えば、スイッチ１１３、スイッチ１１５、スイッチ１１６、スイッチ１１７、スイッチ１１８、スイッチ１１９、及びスイッチ１２２などのスイッチとしては、トランジスタ、ダイオード、微小電気機械システム（ＭＥＭＳともいう）、又はデジタルマイクロミラーデバイス（ＤＭＤともいう）などを用いることができる。なお、スイッチとしてトランジスタを用いる場合、該トランジスタの極性は特に限定されない。

スイッチ１１３、スイッチ１１５、スイッチ１１６、スイッチ１１７、スイッチ１１８、スイッチ１１９、及びスイッチ１２２などのスイッチとしては、複数のトランジスタを組み合わせた論理回路を用いてもよい。例えば、論理回路として相補型の論理回路（Ｎチャネル型トランジスタ及びＰチャネル型トランジスタを用いた論理回路）を用いてもよい。

スイッチ１１３、スイッチ１１５、スイッチ１１６、スイッチ１１７、スイッチ１１８、スイッチ１１９、及びスイッチ１２２としてトランジスタを適用する場合の半導体装置の例について図３を用いて説明する。

図３（Ａ）に示す半導体装置は、スイッチの代わりにトランジスタを用いて図２（Ａ）に示す半導体装置を構成した一例である。

図３（Ａ）に示す半導体装置において、トランジスタ１１３Ｔのソース及びドレインの一方は、配線１０１に接続される。トランジスタ１１３Ｔのゲートは、例えば回路１４３に接続されてもよい。

又は、図３（Ａ）に示す半導体装置において、容量素子１１１及び容量素子１１２のそれぞれの一対の電極の一方は、トランジスタ１１３Ｔのソース及びドレインの他方に接続される。

又は、図３（Ａ）に示す半導体装置において、トランジスタ１１５Ｔのソース及びドレインの一方は、配線１０２に接続され、トランジスタ１１５Ｔのソース及びドレインの他方は、トランジスタ１１４のゲートに接続される。トランジスタ１１５Ｔのゲートは、例えば回路１４５に接続されてもよい。

又は、図３（Ａ）に示す半導体装置において、トランジスタ１１６Ｔのソース及びドレインの一方は、容量素子１１１及び容量素子１１２のそれぞれの一対の電極の一方に接続され、トランジスタ１１６Ｔのソース及びドレインの他方は、トランジスタ１１４のソース及びドレインの他方に接続される。トランジスタ１１６Ｔのゲートは、例えば回路１４６に接続されてもよい。

又は、図３（Ａ）に示す半導体装置において、トランジスタ１１７Ｔのソース及びドレインの一方は、トランジスタ１１４のソース及びドレインの他方に接続され、トランジスタ１１７Ｔのソース及びドレインの他方は、容量素子１１２の一対の電極の他方に接続される。トランジスタ１１７Ｔのゲートは、例えば回路１４７に接続されてもよい。

又は、図３（Ａ）に示す半導体装置において、トランジスタ１１８Ｔのソース及びドレインの一方は、配線１０３に接続され、トランジスタ１１８Ｔのソース及びドレインの他方は、容量素子１１２の一対の電極の他方に接続される。トランジスタ１１８Ｔのゲートは、例えば回路１４８に接続されてもよい。

図３（Ｂ）に示す半導体装置は、図３（Ａ）に示す半導体装置の配線１０３及びトランジスタ１１８Ｔ及び回路１３３、回路１４８が無い構成である。

図３（Ｃ）に示す半導体装置は、図３（Ａ）に示す半導体装置のトランジスタ１１７Ｔ及び回路１４７が無い構成である。図３（Ｃ）に示す半導体装置において、トランジスタ１１８Ｔのソース及びドレインの他方は、トランジスタ１１４のソース及びドレインの他方に接続される。

図３（Ｄ）に示す半導体装置は、図３（Ｂ）に示す半導体装置のトランジスタ１１７Ｔ及び回路１４７が無い構成である。図３（Ｄ）に示す半導体装置において、トランジスタ１１４のソース及びドレインの他方は、容量素子１１２の一対の電極の他方に接続される。

図３（Ｅ）に示す半導体装置は、図３（Ａ）に示す半導体装置に加え、トランジスタ１１９Ｔ及びトランジスタ１２２Ｔ及び回路１３４、回路１４２、回路１４９を有し、スイッチ１１７を有さない構成である。図３（Ｅ）に示す半導体装置において、トランジスタ１２２Ｔのソース及びドレインの一方が配線１０４に接続され、トランジスタ１２２Ｔのソース及びドレインの他方は、トランジスタ１１４のソース及びドレインの一方に接続される。トランジスタ１２２Ｔのゲートは、例えば回路１４２に接続されてもよい。又は、トランジスタ１１９Ｔのソース及びドレインの一方は、配線１０２に接続され、トランジスタ１１９Ｔのソース及びドレインの他方は、トランジスタ１１４のソース及びドレインの一方に接続される。トランジスタ１１９Ｔのゲートは、例えば回路１４９に接続されてもよい。

図３（Ａ）乃至図３（Ｅ）に示す半導体装置において、トランジスタ１１３Ｔ、トランジスタ１１５Ｔ、トランジスタ１１６Ｔ、トランジスタ１１７Ｔ、トランジスタ１１８Ｔ、トランジスタ１１９Ｔ、及びトランジスタ１２２Ｔのそれぞれのゲートに信号が入力されてもよい。なお、複数のスイッチを同じタイミングでオン状態又はオフ状態にする場合、該複数のスイッチであるトランジスタのそれぞれのゲートには、同じ信号を入力してもよい。図３（Ａ）乃至図３（Ｅ）に示す半導体装置において、動作が同じであるならばトランジスタ１１３Ｔ、トランジスタ１１５Ｔ、トランジスタ１１６Ｔ、トランジスタ１１７Ｔ、トランジスタ１１８Ｔ、トランジスタ１１９Ｔ、及びトランジスタ１２２Ｔのいずれかの配線を共通にしてもよい。トランジスタ１１３Ｔ、トランジスタ１１５Ｔ、トランジスタ１１６Ｔ、トランジスタ１１７Ｔ、トランジスタ１１８Ｔ、トランジスタ１１９Ｔ、トランジスタ１２２Ｔの機能はスイッチに限定されない。

回路１４２、１４３、１４５、１４６、１４７、１４８、１４９は、例えば駆動回路、ソースドライバ、又は電源回路などを用いて構成される。なお、必ずしも回路１４２、１４３、１４５、１４６、１４７、１４８、１４９を設けなくてもよい。

負荷を有する半導体装置の例について、図４及び図５を用いて説明する。

図４（Ａ）に示す半導体装置は、図２（Ａ）に示す半導体装置の構成に加え、さらに配線１０５と、負荷１２０を有する。なお、単位回路１００が負荷１２０を含む構成にしてもよい。

配線１０５は、例えば電位供給線としての機能を有する。なお、配線１０５に与えられる電位は、配線１０３に与えられる電位と同じでもよい。このとき、配線１０５及び配線１０３を接続して１つの配線としてまとめてもよい。

配線１０５は、回路１３５に接続されてもよい。回路１３５は、例えば駆動回路、ソースドライバ、又は電源回路などを用いて構成される。なお、必ずしも回路１３５を設けなくてもよい。

本実施の形態では、配線１０５の電位を制御することにより、半導体装置の初期化又はプリチャージを行ってもよい。

本実施の形態では、ある期間とは別の期間に、該ある期間の逆バイアスを配線１０５に印加してもよい。

本実施の形態では、配線１０５にパルス信号を供給してもよい。

本実施の形態では、配線１０５を陰極又は対向電極としてもよい。

負荷１２０は、２つの端子を少なくとも有する。負荷１２０の２つの端子の一方は、容量素子１１２の一対の電極の他方に接続され、負荷１２０の２つの端子の他方は、配線１０５に接続される。

負荷１２０としては、例えば能動素子若しくは受動素子、又は該能動素子及び受動素子の一つ又は複数を用いた回路などを用いることができる。例えば、負荷１２０としては、表示素子又は発光素子などを用いることができる。負荷１２０としては、例えば液晶素子又はエレクトロルミネセンス素子（ＥＬ素子ともいう）などを用いることができる。例えば、液晶素子又はＥＬ素子の一部を負荷１２０としてもよい。本実施の形態では、負荷１２０が画素回路であってもよい。

また、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することができる。表示素子、表示装置、発光素子、又は発光装置の一例としては、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体などを用いることができ、例えばＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶともいう）、プラズマディスプレイ（ＰＤＰともいう）、デジタルマイクロミラーデバイス（ＤＭＤともいう）、圧電セラミックディスプレイ、又はカーボンナノチューブなどを用いることができる。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤともいう）、表面伝導型電子放出素子ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。

さらに、図４（Ｂ）に示す半導体装置は、図４（Ａ）に示す半導体装置のスイッチ１１８の代わりに、スイッチ１２３を有する構成である。図４（Ｂ）に示す半導体装置において、スイッチ１２３は、配線１０３と、容量素子１１２の一対の電極の一方との導通を制御する機能を有する。

図４（Ｃ）に示す半導体装置は、図４（Ａ）に示す半導体装置のスイッチ１１８の代わりに、スイッチ１２４を有する構成である。図４（Ｃ）に示す半導体装置において、スイッチ１２４は、配線１０３と、トランジスタ１１４のソース及びドレインの他方との導通を制御する機能を有する。

図４（Ｄ）に示す半導体装置は、図４（Ｃ）に示す半導体装置のスイッチ１１７の機能が異なる構成である。図４（Ｄ）に示す半導体装置において、スイッチ１１７は、負荷１２０の２つの端子の一方と、容量素子１１２の一対の電極の他方との導通を制御する機能を有する。

図４（Ｅ）に示す半導体装置は、図４（Ｂ）に示す半導体装置のスイッチ１１７の機能が異なる構成である。図４（Ｅ）に示す半導体装置において、スイッチ１１７は、負荷１２０の２つの端子の一方と、容量素子１１２の一対の電極の他方との導通を制御する機能を有する。

図５（Ａ）に示す半導体装置は、図４（Ａ）に示す半導体装置のスイッチ１１７が無い構成である。図５（Ａ）に示す半導体装置において、スイッチ１１８は、配線１０３と、容量素子１１２の一対の電極の他方並びにトランジスタ１１４のソース及びドレインの他方との導通を制御する機能を有する。

図５（Ｂ）に示す半導体装置は、図４（Ｂ）に示す半導体装置のスイッチ１１７が無い構成である。図５（Ｂ）に示す半導体装置において、スイッチ１２３は、配線１０３と、容量素子１１１及び容量素子１１２のそれぞれの一対の電極の一方との導通を制御する機能を有する。

図５（Ｃ）に示す半導体装置は、図５（Ａ）に示す半導体装置の配線１０３、及びスイッチ１１８、回路１３３が無い構成である。

図５（Ｄ）に示す半導体装置は、図４（Ａ）に示す半導体装置の構成に加え、配線１０４、スイッチ１２２及び回路１３４を有し、スイッチ１１７を有さない構成である。図５（Ｄ）に示す半導体装置において、スイッチ１２２は、配線１０４と、トランジスタ１１４のソース及びドレインの一方との導通を制御する機能を有する。

図５（Ｅ）に示す半導体装置は、図５（Ｄ）に示す半導体装置のスイッチ１１８が無い構成である。図５（Ｅ）に示す半導体装置において、容量素子１１２の一対の電極の他方、並びにトランジスタ１１４のソース及びドレインの他方は、配線１０３に接続される。

図５（Ｆ）に示す半導体装置は、図５（Ｄ）に示す半導体装置の配線１０３、スイッチ１１８及び回路１３３が無い構成である。

さらに、配線数の少ない半導体装置の例について、図６を用いて説明する。

図６（Ａ）に示す半導体装置は、図４（Ａ）に示す半導体装置の配線１０３及び配線１０５の代わりに、配線１０６を有し、回路１３３及び回路１３５の代わりに回路１３６を有する。

図６（Ｂ）に示す半導体装置は、図５（Ａ）に示す半導体装置の配線１０３及び配線１０５の代わりに、配線１０６を有し、回路１３３及び回路１３５の代わりに回路１３６を有する。

図６（Ｃ）に示す半導体装置は、図５（Ｄ）に示す半導体装置の配線１０３及び配線１０５の代わりに、配線１０６を有し、回路１３３及び回路１３５の代わりに回路１３６を有する。

配線１０６は、電位供給線としての機能を有する。図６（Ａ）乃至図６（Ｃ）に示す半導体装置において、スイッチ１１８は、配線１０６と、容量素子１１２の一対の電極の他方との導通を制御する機能を有する。負荷１２０の２つの端子の他方は、配線１０６に接続される。

配線１０６は、回路１３６に接続されてもよい。回路１３６は、例えば駆動回路、ソースドライバ、又は電源回路などを用いて構成される。なお、必ずしも回路１３６を設けなくてもよい。

本実施の形態では、配線１０６の電位を制御することにより、半導体装置の初期化又はプリチャージを行ってもよい。

本実施の形態では、ある期間とは別の期間に、該ある期間の逆バイアスを配線１０６に印加してもよい。

本実施の形態では、配線１０６にパルス信号を供給してもよい。

本実施の形態では、配線１０６を陰極又は対向電極としてもよい。

なお、図４（Ａ）、図５（Ａ）、及び図５（Ｄ）に示す半導体装置に限定されず、例えば図４（Ｃ）、図４（Ｄ）、図５（Ｅ）に示す半導体装置の配線１０３及び配線１０５の代わりに、配線１０６を設けてもよい。

負荷１２０の２つの端子の一方の端子に接続する容量素子を有する半導体装置の例について、図７を用いて説明する。

容量素子を、例えば図１乃至図６に示す半導体装置に追加できる。一例として図７（Ａ）に示す半導体装置は、図４（Ａ）に示す半導体装置の構成に加え、容量素子１４１を有する。図７（Ａ）に示す半導体装置において、容量素子１４１の一対の電極の一方は、容量素子１１２の一対の電極の他方に接続される。

図７（Ｂ）に示す半導体装置は、図４（Ｂ）に示す半導体装置の構成に加え、容量素子１４１を有し、スイッチ１２３、配線１０３、及び回路１３３を有さない構成、すなわち図７（Ａ）に示す半導体装置の配線１０３、スイッチ１１８及び回路１３３が無い構成である。

図７（Ｃ）に示す半導体装置は、図５（Ａ）に示す半導体装置の構成に加え、容量素子１４１を有する構成、すなわち図７（Ａ）に示す半導体装置のスイッチ１１７が無い構成である。図７（Ｃ）に示す半導体装置において、スイッチ１１８は、配線１０３と、容量素子１１２の一対の電極の他方並びにトランジスタ１１４のソース及びドレインの他方との導通を制御する機能を有する。容量素子１４１の一対の電極の一方は、容量素子１１２の一対の電極の他方及びトランジスタ１１４のソース及びドレインの他方に接続される。

図７（Ｄ）に示す半導体装置は、図５（Ｃ）に示す半導体装置の構成に加え、容量素子１４１を有する構成、すなわち図７（Ｃ）に示す半導体装置のスイッチ１１８、配線１０３及び回路１３３が無い構成である。

図７（Ｅ）に示す半導体装置は、図５（Ｄ）に示す半導体装置の構成に加え、容量素子１４１を有する構成、すなわち図７（Ａ）に示す半導体装置のスイッチ１１７の代わりにスイッチ１２２を有し、図７（Ａ）に示す半導体装置の構成に加え、配線１０４及びスイッチ１１９を有する構成である。

なお、図４（Ａ）、図４（Ｂ）、図５（Ａ）、図５（Ｃ）、及び図５（Ｄ）に示す半導体装置に限定されず、例えば図４（Ｃ）乃至図４（Ｅ）、図５（Ｂ）、及び図５（Ｅ）に示す半導体装置の構成に加え、容量素子を設けてもよい。

次に、本実施の形態に係る半導体装置の駆動方法例について、図８乃至図１２を用いて説明する。

図８（Ａ）に示す半導体装置の駆動方法例について、図８（Ｂ）及び図８（Ｃ）のタイミングチャートを用いて説明する。図８（Ａ）に示す半導体装置は、図４（Ａ）に示す半導体装置の負荷１２０の代わりに発光ダイオード１２０Ａを有し、トランジスタ１１４がＮチャネル型トランジスタである場合の半導体装置の例である。このとき、発光ダイオード１２０Ａのアノードは、容量素子１１２の一対の電極の他方に接続され、発光ダイオード１２０Ａのカソードは、配線１０５に接続される。配線１０２には、電位Ｖｄｄ（単にＶｄｄともいう）が与えられ、配線１０５には、電位Ｖｄｄよりも低い電位Ｖｃａｔ（単にＶｃａｔともいう）が与えられ、配線１０３には、電位Ｖｃａｔと同じ、又は、それよりも低い電位Ｖｉｎｉｔ（単にＶｉｎｉｔともいう）が与えられるとする。ここでは、発光ダイオード１２０Ａを有する場合の半導体装置の駆動方法例について示すが、これに限定されず、発光ダイオード１２０Ａが無い構成であっても発光ダイオード１２０Ａを除く部分の駆動方法例を適宜用いることができる。

図８（Ａ）に示す半導体装置の駆動方法例では、図８（Ｂ）及び図８（Ｃ）に示すように、期間Ｔ１１において、スイッチ１１３をオフ状態（状態ＯＦＦともいう）にし、スイッチ１１５をオン状態（状態ＯＮともいう）にし、スイッチ１１６をオン状態にし、スイッチ１１７をオン状態にし、スイッチ１１８をオン状態にする。なお、期間Ｔ１１を初期化期間とすることもできる。

このとき、トランジスタ１１４のゲート及びドレインのそれぞれの電位が電位Ｖｄｄになり、トランジスタ１１４のソースの電位が電位Ｖｉｎｉｔになる。これにより、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓともいう）がＶｄｄ−Ｖｉｎｉｔ（Ｖａ）になる。Ｖｄｄ−Ｖｉｎｉｔの値は、トランジスタ１１４の閾値電圧（Ｖｔｈ１１４ともいう）の値よりも大きい。このため、トランジスタ１１４がオン状態になる。容量素子１１１に印加される電圧は、Ｖｄｄ−Ｖｉｎｉｔとなる。電位Ｖｉｎｉｔが電位Ｖｃａｔより低い場合には、発光ダイオード１２０Ａを逆バイアス状態にして発光ダイオード１２０Ａに電流を流れにくくすることができ、例えば発光ダイオード１２０Ａの劣化を抑制できる。

期間Ｔ１２において、スイッチ１１３をオフ状態にし、スイッチ１１５をオン状態にし、スイッチ１１６をオン状態にし、スイッチ１１７をオフ状態にし、スイッチ１１８をオン状態にする。なお、期間Ｔ１２において、スイッチ１１８をオフ状態にしてもよい。なお、期間Ｔ１２を閾値電圧データ取得期間とすることもできる。

このとき、トランジスタ１１４は、オン状態のままである。よって、トランジスタ１１４のソースとドレインの間に電流が流れることにより、トランジスタ１１４のソースの電位が変化し、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）がトランジスタ１１４の閾値電圧（Ｖｔｈ１１４）（Ｖｂ）以下になった時点でトランジスタ１１４がオフ状態になる。容量素子１１１に印加される電圧は、トランジスタ１１４の閾値電圧（Ｖｔｈ１１４）と同等の値になる。なお、必ずしも期間Ｔ１２において、トランジスタ１１４のゲートとソースの間の電圧をトランジスタ１１４の閾値電圧（Ｖｔｈ１１４）以下に変化させなくてもよく、例えば、トランジスタ１１４のゲートとソースの間の電圧がトランジスタ１１４の閾値電圧（Ｖｔｈ１１４）より大きくてもよい。

期間Ｔ１３（信号入力期間ともいう）において、スイッチ１１３をオン状態にし、スイッチ１１５をオフ状態にし、スイッチ１１６をオフ状態にし、スイッチ１１７をオフ状態にし、スイッチ１１８をオン状態にし、配線１０１を介して信号を入力する。期間Ｔ１３において、スイッチ１１６及びスイッチ１１７の少なくとも１つがオフ状態であればよい。容量素子１１２の容量が発光ダイオード１２０Ａの容量を無視できる程度に大きければスイッチ１１８をオフ状態にしてもよい。

このとき、容量素子１１１の一対の電極の一方の電位が、入力された信号の電位（Ｖｓｉｇともいう）と同等の値になる。さらに、トランジスタ１１４のゲートが浮遊状態になり、トランジスタ１１４のゲートの電位が入力された信号に応じて変化する。容量素子１１１に印加される電圧は、トランジスタ１１４の閾値電圧（Ｖｔｈ１１４）と同じであり、容量素子１１２に印加される電圧は、Ｖｓｉｇ−Ｖｉｎｉｔになる。なお、トランジスタ１１４をオン状態にしてもよい。

期間Ｔ１４（電流生成期間ともいう）において、スイッチ１１３をオフ状態にし、スイッチ１１５をオフ状態にし、スイッチ１１６をオフ状態にし、スイッチ１１７をオン状態にし、スイッチ１１８をオフ状態にする。

このとき、トランジスタ１１４がオン状態になり、トランジスタ１１４のソースとドレインの間に電流が流れる。さらに、容量素子１１１の一対の電極のそれぞれ、及び容量素子１１２の一対の電極のそれぞれが浮遊状態であるため、トランジスタ１１４のゲートの電位が変化する。さらに、発光ダイオード１２０Ａのアノードとカソードの間に電流が流れることにより発光ダイオード１２０Ａが発光する。このとき、トランジスタ１１４のソースの電位を電位Ｖｅｌ（単にＶｅｌともいう）とすると、トランジスタ１１４のゲートの電位がＶｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ＋Ｖｅｌになるため、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）は、Ｖｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ（Ｖｃ）となる。よって、トランジスタ１１４のソースの電位の変化によるトランジスタのゲートとソースの間の電圧（Ｖｇｓ１１４）の変化を抑制できる。

なお、図８（Ｃ）に示すように、期間Ｔ１３’において、スイッチ１１３をオフ状態にし、スイッチ１１５をオン状態にし、スイッチ１１６をオフ状態にし、スイッチ１１７をオン状態にし、スイッチ１１８をオフ状態にしてもよい。なお、期間Ｔ１３’を移動度補正期間とすることもできる。

このとき、期間Ｔ１３’の長さに応じてトランジスタ１１４のゲートとソースの間の電圧がＶｔｈ１１４−Ｖｘ（Ｖｄ）に変化する。電位Ｖｘは、期間Ｔ１３’の長さに応じて変化する電位の変化量である。その後、期間Ｔ１４では、トランジスタ１１４のゲートとソースの間の電圧がＶｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ−Ｖｘ（Ｖｃ）になる。

図８（Ｃ）に示すように、期間Ｔ１３’の長さを設定し、トランジスタ１１４のゲートとソースの間の電圧を所望の値にすることにより、トランジスタ１１４の移動度のばらつきによる影響を抑制できる。

以上が図８（Ａ）に示す半導体装置の駆動方法例の説明である。

なお、図８（Ｄ）に示すように、図８（Ａ）に示す半導体装置のトランジスタ１１４をＰチャネル型トランジスタとしてもよい。このとき、発光ダイオード１２０Ａのアノードは、配線１０５に接続され、発光ダイオード１２０Ａのカソードは、容量素子１１２の一対の電極の他方に接続される。配線１０２には、電位Ｖｃａｔが与えられるとし、配線１０５には、電位Ｖｉｎｉｔ２又は電位Ｖｄｄが与えられるとする。図８（Ｄ）に示す半導体装置の駆動方法例としては、例えば図８（Ａ）に示す半導体装置の駆動方法例（スイッチ１１３、スイッチ１１５、スイッチ１１６、スイッチ１１７、スイッチ１１８の動作及び配線１０１、１０３の電位）を用いることができる。

次に、図９（Ａ）に示す半導体装置の駆動方法例について、図９（Ｂ）及び図９（Ｃ）のタイミングチャートを用いて説明する。図９（Ａ）に示す半導体装置は、図４（Ｂ）に示す半導体装置の負荷１２０の代わりに発光ダイオード１２０Ａを有し、スイッチ１２３、配線１０３、及び回路１３３を有さず、トランジスタ１１４がＮチャネル型トランジスタである場合の半導体装置の例である。このとき、発光ダイオード１２０Ａのアノードは、容量素子１１２の一対の電極の他方に接続され、発光ダイオード１２０Ａのカソードは、配線１０５に接続される。配線１０２には、電位Ｖｄｄが与えられ、配線１０５には、電位Ｖｃａｔが与えられるとする。ここでは、発光ダイオード１２０Ａを有する場合の半導体装置の駆動方法例について示すが、これに限定されず、発光ダイオード１２０Ａが無い構成であっても発光ダイオード１２０Ａを除く部分の駆動方法例を適宜用いることができる。

図９（Ｂ）及び図９（Ｃ）に示すように、期間Ｔ１１において、スイッチ１１３をオン状態にし、スイッチ１１５をオン状態にし、スイッチ１１６をオン状態にし、スイッチ１１７をオン状態にし、配線１０１の電位を電位Ｖｉｎｉｔにする。なお、期間Ｔ１１を初期化期間とすることもできる。

このとき、トランジスタ１１４のゲート及びドレインのそれぞれの電位が電位Ｖｄｄになり、トランジスタ１１４のソースの電位が電位Ｖｉｎｉｔになる。これにより、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）がＶｄｄ−Ｖｉｎｉｔ（Ｖａ）になる。Ｖｄｄ−Ｖｉｎｉｔの値は、トランジスタ１１４の閾値電圧（Ｖｔｈ１１４）より大きい。このため、トランジスタ１１４がオン状態になる。容量素子１１１に印加される電圧は、Ｖｄｄ−Ｖｉｎｉｔとなる。電位Ｖｉｎｉｔが電位Ｖｃａｔより低いため、発光ダイオード１２０Ａを逆バイアス状態にして発光ダイオード１２０Ａに電流を流れにくくすることができ、例えば発光ダイオード１２０Ａの劣化を抑制できる。

期間Ｔ１２において、スイッチ１１３をオフ状態にし、スイッチ１１５をオン状態にし、スイッチ１１６をオン状態にし、スイッチ１１７をオフ状態にする。なお、期間Ｔ１２を閾値電圧データ取得期間とすることもできる。

このとき、トランジスタ１１４は、オン状態のままである。よって、トランジスタ１１４のソースとドレインの間に電流が流れることにより、トランジスタ１１４のソースの電位が変化し、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）がトランジスタ１１４の閾値電圧（Ｖｔｈ１１４）（Ｖｂ）以下になった時点でトランジスタ１１４がオフ状態になる。容量素子１１１に印加される電圧は、トランジスタ１１４の閾値電圧（Ｖｔｈ１１４）と同等の値になる。なお、必ずしも期間Ｔ１２において、トランジスタ１１４のゲートとソースの間の電圧をトランジスタ１１４の閾値電圧（Ｖｔｈ１１４）以下に変化させなくてもよく、例えば、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）がトランジスタ１１４の閾値電圧（Ｖｔｈ１１４）よりも大きくてもよい。

期間Ｔ１３において、スイッチ１１３をオン状態にし、スイッチ１１５をオフ状態にし、スイッチ１１６をオフ状態にし、スイッチ１１７をオフ状態にし、配線１０１を介して信号を入力する。このとき、配線１０１を介して入力される信号の電位を電位Ｖｓｉｇとする。期間Ｔ１３において、スイッチ１１６及びスイッチ１１７の少なくとも１つがオフ状態であればよい。なお、期間Ｔ１３を信号入力期間とすることもできる。

このとき、容量素子１１１の一対の電極の一方の電位が入力された信号の電位（Ｖｓｉｇ）になる。さらに、トランジスタ１１４のゲートが浮遊状態になり、トランジスタ１１４のゲートの電位が入力された信号に応じて変化する。容量素子１１１に印加される電圧は、トランジスタ１１４の閾値電圧（Ｖｔｈ１１４）と同等の値である。容量素子１１２の一対の電極の他方の電位がＶｉｎｉｔ＋Ｖαになる。Ｖαは、容量素子１１２と発光ダイオード１２０Ａの容量比に応じて決まる。よって、容量素子１１２に印加される電圧は、Ｖｓｉｇ−Ｖｉｎｉｔ＋Ｖαになる。さらに、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）は、電圧Ｖｂ（Ｖｔｈ１１４）となる。なお、トランジスタ１１４をオン状態にしてもよい。

期間Ｔ１４において、スイッチ１１３をオフ状態にし、スイッチ１１５をオフ状態にし、スイッチ１１６をオフ状態にし、スイッチ１１７をオン状態にする。なお、期間Ｔ１４を電流生成期間とすることもできる。

このとき、トランジスタ１１４がオン状態になり、トランジスタ１１４のソースとドレインの間に電流が流れる。さらに、容量素子１１１の一対の電極のそれぞれ、及び容量素子１１２の一対の電極のそれぞれが浮遊状態であるため、トランジスタ１１４のゲートの電位が変化する。さらに、発光ダイオード１２０Ａのアノードとカソードの間に電流が流れることにより発光ダイオード１２０Ａが発光する。このとき、トランジスタ１１４のソースの電位をＶｅｌとすると、トランジスタ１１４のゲートの電位がＶｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ−Ｖα＋Ｖｅｌとなるため、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）は、Ｖｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ−Ｖα（Ｖｃ）となる。よって、トランジスタ１１４のソースの電位の変化によるトランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）の変化を抑制できる。

なお、図９（Ｃ）に示すように、期間Ｔ１３’において、スイッチ１１３をオフ状態にし、スイッチ１１５をオン状態にし、スイッチ１１６をオフ状態にし、スイッチ１１７をオン状態にしてもよい。なお、期間Ｔ１３’を移動度補正期間とすることもできる。

このとき、期間Ｔ１３’の長さに応じてトランジスタ１１４のゲートとソースの間の電圧がＶｔｈ１１４−Ｖｘ（Ｖｄ）に変化する。電位Ｖｘは、期間Ｔ１３’の長さに応じて変化する電位の変化量である。その後、期間Ｔ１４では、トランジスタ１１４のゲートとソースの間の電圧がＶｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ−Ｖα−Ｖｘ（Ｖｃ）になる。

図９（Ｃ）に示すように、期間Ｔ１３’の長さを設定し、トランジスタ１１４のゲートとソースの間の電圧を所望の値にすることにより、トランジスタ１１４の移動度のばらつきによる影響を抑制できる。

以上が図９（Ａ）に示す半導体装置の駆動方法例の説明である。

なお、図９（Ｄ）に示すように、図９（Ａ）に示す半導体装置のトランジスタ１１４をＰチャネル型トランジスタとしてもよい。このとき、発光ダイオード１２０Ａのアノードは、配線１０５に接続され、発光ダイオード１２０Ａのカソードは、容量素子１１２の一対の電極の他方に接続される。配線１０２には、電位Ｖｃａｔが与えられるとし、配線１０５には、電位Ｖｉｎｉｔ２又は電位Ｖｄｄが与えられるとする。図９（Ｄ）に示す半導体装置の駆動方法例としては、例えば図９（Ａ）に示す半導体装置の駆動方法例（スイッチ１１３、スイッチ１１５、スイッチ１１６、スイッチ１１７の動作及び配線１０１の電位）を用いることができる。

次に、図１０（Ａ）に示す半導体装置の駆動方法例について、図１０（Ｂ）及び図１０（Ｃ）のタイミングチャートを用いて説明する。図１０（Ａ）に示す半導体装置は、図５（Ａ）に示す半導体装置の負荷１２０の代わりに発光ダイオード１２０Ａを有し、トランジスタ１１４がＮチャネル型トランジスタである場合の半導体装置の例である。このとき、発光ダイオード１２０Ａのアノードは、容量素子１１２の一対の電極の他方に接続され、発光ダイオード１２０Ａのカソードは、配線１０５に接続される。配線１０３には、電位Ｖｉｎｉｔ１（単にＶｉｎｉｔ１ともいう）が与えられ、配線１０５には、電位Ｖｃａｔが与えられるとする。ここでは、発光ダイオード１２０Ａがある場合について示すが、これに限定されず、発光ダイオード１２０Ａが無い構成であっても発光ダイオード１２０Ａを除く部分の駆動方法例を適宜用いることができる。

図１０（Ｂ）及び図１０（Ｃ）に示すように、期間Ｔ１１において、スイッチ１１３をオフ状態にし、スイッチ１１５をオン状態にし、スイッチ１１６をオン状態にし、スイッチ１１８をオン状態にする。配線１０２の電位を電位Ｖｉｎｉｔ２にする。なお、期間Ｔ１１を初期化期間とすることもできる。

このとき、トランジスタ１１４のゲート及びドレインのそれぞれの電位が電位Ｖｉｎｉｔ２になる。トランジスタ１１４のソースの電位が電位Ｖｉｎｉｔ１になる。これにより、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）がＶｉｎｉｔ２−Ｖｉｎｉｔ１（Ｖａ）になる。Ｖｉｎｉｔ２−Ｖｉｎｉｔ１の値は、トランジスタ１１４の閾値電圧（Ｖｔｈ１１４ともいう）よりも大きい。このため、トランジスタ１１４がオン状態になり、容量素子１１１に印加される電圧がＶｉｎｉｔ２−Ｖｉｎｉｔ１となる。電位Ｖｉｎｉｔ１が電位Ｖｃａｔよりも低いため、発光ダイオード１２０Ａを逆バイアス状態にして発光ダイオード１２０Ａに電流を流れにくくすることができ、例えば発光ダイオード１２０Ａの劣化を抑制できる。

期間Ｔ１２において、スイッチ１１３をオフ状態にし、スイッチ１１５をオン状態にし、スイッチ１１６をオン状態にし、スイッチ１１８をオフ状態にし、配線１０２の電位を電位Ｖｉｎｉｔ２にする。なお、期間Ｔ１２を閾値電圧データ取得期間とすることもできる。

このとき、トランジスタ１１４は、オン状態のままである。よって、トランジスタ１１４のソースとドレインの間に電流が流れることにより、トランジスタ１１４のソースの電位が変化し、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）がトランジスタ１１４の閾値電圧（Ｖｔｈ１１４）（Ｖｂ）以下になった時点でトランジスタ１１４がオフ状態になる。容量素子１１１に印加される電圧は、トランジスタ１１４の閾値電圧（Ｖｔｈ１１４）と同等の値になる。なお、必ずしも期間Ｔ１２において、トランジスタ１１４のゲートとソースの間の電圧をトランジスタ１１４の閾値電圧（Ｖｔｈ１１４）以下に変化させなくてもよく、例えば、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）がトランジスタ１１４の閾値電圧（Ｖｔｈ１１４）よりも大きくてもよい。

期間Ｔ１３において、スイッチ１１３をオン状態にし、スイッチ１１５をオフ状態にし、スイッチ１１６をオフ状態にし、スイッチ１１８をオン状態にし、配線１０１を介して信号を入力し、配線１０２の電位を電位Ｖｉｎｉｔ２にする。このとき、配線１０１を介して入力される信号の電位を電位Ｖｓｉｇとする。なお、期間Ｔ１３を信号入力期間とすることもできる。期間Ｔ１３において、配線１０２の電位を電位Ｖｄｄにしてもよい。

このとき、容量素子１１１の一対の電極の一方の電位が入力された信号の電位（Ｖｓｉｇ）になる。さらに、トランジスタ１１４のゲートが浮遊状態になり、トランジスタ１１４のゲートの電位が入力された信号に応じて変化する。容量素子１１１に印加される電圧は、トランジスタ１１４の閾値電圧（Ｖｔｈ１１４）と同じである。トランジスタ１１４のソースの電位、及び容量素子１１２の一対の電極の他方の電位がＶｉｎｉｔ１になる。よって、容量素子１１２に印加される電圧は、Ｖｓｉｇ−Ｖｉｎｉｔ１になる。さらに、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）は、Ｖｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ１（Ｖｃ）になる。なお、トランジスタ１１４をオン状態にしてもよい。

期間Ｔ１４において、スイッチ１１３をオフ状態にし、スイッチ１１５をオフ状態にし、スイッチ１１６をオフ状態にし、スイッチ１１８をオフ状態にし、配線１０２の電位を電位Ｖｄｄにする。なお、期間Ｔ１４を電流生成期間とすることもできる。

このとき、トランジスタ１１４がオン状態になり、トランジスタ１１４のソースとドレインの間に電流が流れる。さらに、容量素子１１１の一対の電極のそれぞれ、及び容量素子１１２の一対の電極のそれぞれが浮遊状態であるため、トランジスタ１１４のゲートの電位が変化する。さらに、発光ダイオード１２０Ａのアノードとカソードの間に電流が流れることにより発光ダイオード１２０Ａが発光する。このとき、トランジスタ１１４のソースの電位をＶｅｌとすると、トランジスタ１１４のゲートの電位がＶｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ１＋Ｖｅｌとなるため、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）は、Ｖｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ１（Ｖｃ）となる。よって、トランジスタ１１４のソースの電位の変化によるトランジスタのゲートとソースの間の電圧（Ｖｇｓ１１４）の変化を抑制できる。

なお、図１０（Ｃ）に示すように、期間Ｔ１３’において、スイッチ１１３をオフ状態にし、スイッチ１１５をオン状態にし、スイッチ１１６をオフ状態にし、スイッチ１１８をオフ状態にしてもよい。このとき、期間Ｔ１３’を移動度補正期間とすることもできる。

このとき、期間Ｔ１３’の長さに応じてトランジスタ１１４のゲートとソースの間の電圧がＶｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ１−Ｖｘ（Ｖｄ）に変化する。電位Ｖｘは、期間Ｔ１３’の長さに応じて変化する電位の変化量である。その後、期間Ｔ１４では、トランジスタ１１４のゲートとソースの間の電圧がＶｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ１−Ｖｘ（Ｖｄ）になる。

図１０（Ｃ）に示すように、期間Ｔ１３’の長さを設定し、トランジスタ１１４のゲートとソースの間の電圧を所望の値にすることにより、トランジスタ１１４の移動度のばらつきによる影響を抑制できる。

以上が図１０（Ａ）に示す半導体装置の駆動方法例の説明である。

なお、図１０（Ｄ）に示すように、図１０（Ａ）に示す半導体装置のトランジスタ１１４をＰチャネル型トランジスタとしてもよい。このとき、発光ダイオード１２０Ａのアノードは、配線１０５に接続され、発光ダイオード１２０Ａのカソードは、容量素子１１２の一対の電極の他方に接続される。配線１０２には、電位Ｖｃａｔが与えられるとし、配線１０５には、電位Ｖｉｎｉｔ２又は電位Ｖｄｄが与えられるとする。図１０（Ｄ）に示す半導体装置の駆動方法例としては、例えば図１０（Ａ）に示す半導体装置の駆動方法例（スイッチ１１３、スイッチ１１５、スイッチ１１６、スイッチ１１８の動作及び配線１０１、１０３の電位例）を用いることができる。

次に、図１１（Ａ）に示す半導体装置の駆動方法例について、図１１（Ｂ）及び図１１（Ｃ）のタイミングチャートを用いて説明する。図１１（Ａ）に示す半導体装置は、図５（Ｃ）に示す半導体装置の負荷１２０の代わりに発光ダイオード１２０Ａを有し、トランジスタ１１４がＮチャネル型トランジスタである場合の半導体装置の例である。このとき、発光ダイオード１２０Ａのアノードは、容量素子１１２の一対の電極の他方に接続され、発光ダイオード１２０Ａのカソードは、配線１０５に接続される。配線１０５には、電位Ｖｃａｔが与えられるとする。ここでは、発光ダイオード１２０Ａを有する場合の半導体装置の駆動方法例について示すが、これに限定されず、発光ダイオード１２０Ａが無い構成であっても発光ダイオード１２０Ａを除く部分の駆動方法例を適宜用いることができる。

図１１（Ｂ）及び図１１（Ｃ）に示すように、期間Ｔ１１において、スイッチ１１３をオン状態にし、スイッチ１１５をオン状態にし、スイッチ１１６をオン状態にし、配線１０１の電位を電位Ｖｉｎｉｔ１にし、配線１０２の電位を電位Ｖｉｎｉｔ２にする。なお、期間Ｔ１１を初期化期間とすることもできる。

このとき、トランジスタ１１４のゲート及びドレインのそれぞれの電位が電位Ｖｉｎｉｔ２になり、トランジスタ１１４のソースの電位が電位Ｖｉｎｉｔ１になる。これにより、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）がＶｉｎｉｔ２−Ｖｉｎｉｔ１（Ｖａ）になる。Ｖｉｎｉｔ２−Ｖｉｎｉｔ１の値は、トランジスタ１１４の閾値電圧（Ｖｔｈ１１４）よりも大きい。このため、トランジスタ１１４がオン状態になり、容量素子１１１に印加される電圧がＶｉｎｉｔ２−Ｖｉｎｉｔ１となる。電位Ｖｉｎｉｔ１が電位Ｖｃａｔよりも低いため、発光ダイオード１２０Ａを逆バイアス状態にして発光ダイオード１２０Ａに電流を流れにくくすることができ、例えば発光ダイオード１２０Ａの劣化を抑制できる。

期間Ｔ１２において、スイッチ１１３をオフ状態にし、スイッチ１１５をオン状態にし、スイッチ１１６をオン状態にし、配線１０２の電位を電位Ｖｉｎｉｔ２にする。なお、期間Ｔ１２を閾値電圧データ取得期間とすることもできる。

このとき、トランジスタ１１４がオン状態のままである。よって、トランジスタ１１４のソースとドレインの間に電流が流れることにより、トランジスタ１１４のソースの電位が変化し、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）がトランジスタ１１４の閾値電圧（Ｖｔｈ１１４）（Ｖｂ）以下になった時点でトランジスタ１１４がオフ状態になる。容量素子１１１に印加される電圧は、トランジスタ１１４の閾値電圧（Ｖｔｈ１１４）と同等の値になる。なお、必ずしも期間Ｔ１２において、トランジスタ１１４のゲートとソースの間の電圧をトランジスタ１１４の閾値電圧（Ｖｔｈ１１４）以下に変化させなくてもよく、例えば、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）がトランジスタ１１４の閾値電圧（Ｖｔｈ１１４）よりも大きくてもよい。

期間Ｔ１３において、スイッチ１１３をオン状態にし、スイッチ１１５をオフ状態にし、スイッチ１１６をオフ状態にし、配線１０１の電位を電位Ｖｉｎｉｔ１にし、配線１０２の電位を電位Ｖｉｎｉｔ２にする。なお、期間Ｔ１３を信号入力前処理期間とすることもできる。

このとき、トランジスタ１１４のソースの電位がＶｉｎｉｔ１になる。さらに、トランジスタ１１４のゲートが浮遊状態になり、トランジスタ１１４のゲートの電位が入力された信号に応じてＶｉｎｉｔ１＋Ｖｔｈ１１４に変化する。容量素子１１１に印加される電圧は、Ｖｔｈ１１４と同等の値である。容量素子１１２に印加される電圧が０になる。さらに、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）は、Ｖｔｈ１１４になる。

期間Ｔ１４において、スイッチ１１３をオン状態にし、スイッチ１１５をオフ状態にし、スイッチ１１６をオフ状態にし、配線１０１を介して信号を入力し、配線１０２の電位を電位Ｖｉｎｉｔ２にする。このとき、配線１０１を介して入力される信号の電位を電位Ｖｓｉｇとする。

このとき、容量素子１１１の一対の電極の一方の電位が入力された信号の電位（Ｖｓｉｇ）になる。さらに、トランジスタ１１４のゲートが浮遊状態になり、トランジスタ１１４のゲートの電位が入力された信号に応じて変化する。容量素子１１１に印加される電圧は、Ｖｔｈ１１４と同等の値である。容量素子１１２の一対の電極の他方の電位は、Ｖｉｎｉｔ１＋Ｖαになる。Ｖαは、容量素子１１２と発光ダイオード１２０Ａの容量比に応じて決まる。よって、容量素子１１２に印加される電圧は、Ｖｓｉｇ−Ｖｉｎｉｔ１−Ｖαになる。さらに、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）は、Ｖｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ１−Ｖα（Ｖｃ）になる。なお、トランジスタ１１４をオン状態にしてもよい。

期間Ｔ１５において、スイッチ１１３をオフ状態にし、スイッチ１１５をオフ状態にし、スイッチ１１６をオフ状態にし、配線１０２の電位を電位Ｖｄｄにする。なお、期間Ｔ１５を電流生成期間としてもよい。

このとき、トランジスタ１１４がオン状態になり、トランジスタ１１４のソースとドレインの間に電流が流れる。さらに、容量素子１１１の一対の電極のそれぞれ、及び容量素子１１２の一対の電極のそれぞれが浮遊状態であるため、トランジスタ１１４のゲートの電位が変化する。さらに、発光ダイオード１２０Ａのアノードとカソードの間に電流が流れることにより発光ダイオード１２０Ａが発光する。このとき、トランジスタ１１４のソースの電位をＶｅｌとすると、トランジスタ１１４のゲートの電位がＶｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ１−Ｖα＋Ｖｅｌとなるため、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）は、Ｖｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ１−Ｖα（Ｖｃ）となる。よって、トランジスタ１１４のソースの電位の変化によるトランジスタのゲートとソースの間の電圧（Ｖｇｓ１１４）の変化を抑制できる。

なお、図１１（Ｃ）に示すように、期間Ｔ１４’において、スイッチ１１３をオフ状態にし、スイッチ１１５をオン状態にし、スイッチ１１６をオフ状態にしてもよい。なお、期間Ｔ１４’を移動度補正期間とすることもできる。

このとき、期間Ｔ１４’の長さに応じてトランジスタ１１４のゲートとソースの間の電圧がＶｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ１−Ｖｘ（Ｖｄ）に変化する。電位Ｖｘは、期間Ｔ１４’の長さに応じて変化する電位の変化量である。その後、期間Ｔ１５では、トランジスタ１１４のゲートとソースの間の電圧がＶｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ１−Ｖｘ（Ｖｄ）になる。

図１１（Ｃ）に示すように、期間Ｔ１４’の長さを設定し、トランジスタ１１４のゲートとソースの間の電圧を所望の値にすることにより、トランジスタ１１４の移動度のばらつきによる影響を抑制できる。

以上が図１１（Ａ）に示す半導体装置の駆動方法例の説明である。

なお、図１１（Ｄ）に示すように、図１１（Ａ）に示す半導体装置のトランジスタ１１４をＰチャネル型トランジスタとしてもよい。このとき、発光ダイオード１２０Ａのアノードは、配線１０５に接続され、発光ダイオード１２０Ａのカソードは、容量素子１１２の一対の電極の他方に接続される。配線１０２には、電位Ｖｃａｔが与えられるとし、配線１０５には、電位Ｖｉｎｉｔ２又は電位Ｖｄｄが与えられるとする。図１１（Ｄ）に示す半導体装置の駆動方法例としては、例えば図１１（Ａ）に示す半導体装置の駆動方法例（スイッチ１１３、スイッチ１１５、スイッチ１１６の動作及び配線１０１の電位）を用いることができる。

次に、図１２（Ａ）に示す半導体装置の駆動方法例について、図１２（Ｂ）及び図１２（Ｃ）のタイミングチャートを用いて説明する。図１２（Ａ）に示す半導体装置は、図５（Ｄ）に示す半導体装置の負荷１２０の代わりに発光ダイオード１２０Ａを有し、トランジスタ１１４がＮチャネル型トランジスタである場合の半導体装置の例である。このとき、発光ダイオード１２０Ａのアノードは、容量素子１１２の一対の電極の他方に接続され、発光ダイオード１２０Ａのカソードは、配線１０５に接続される。配線１０２には、電位Ｖｄｄが与えられ、配線１０３には、電位Ｖｉｎｉｔ１が与えられ、配線１０４には、電位Ｖｉｎｉｔ２が与えられ、配線１０５には、電位Ｖｃａｔが与えられるとする。ここでは、発光ダイオード１２０Ａを有する場合の半導体装置の駆動方法例について示すが、これに限定されず、発光ダイオード１２０Ａが無い構成であっても発光ダイオード１２０Ａを除く部分の駆動方法例を適宜用いることができる。

図１２（Ｂ）及び図１２（Ｃ）に示すように、期間Ｔ１１において、スイッチ１１３をオフ状態にし、スイッチ１１５をオン状態にし、スイッチ１１６をオン状態にし、スイッチ１１７をオン状態にし、スイッチ１１８をオン状態にし、スイッチ１１９をオフ状態にする。なお、期間Ｔ１１を初期化期間とすることもできる。

このとき、トランジスタ１１４のゲート及びドレインのそれぞれの電位が電位Ｖｉｎｉｔ２になり、トランジスタ１１４のソースの電位が電位Ｖｉｎｉｔ１になる。これにより、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）がＶｉｎｉｔ２−Ｖｉｎｉｔ１（Ｖａ）になる。Ｖｉｎｉｔ２−Ｖｉｎｉｔ１の値は、トランジスタ１１４の閾値電圧（Ｖｔｈ１１４）よりも大きい。このため、トランジスタ１１４がオン状態になる。容量素子１１１に印加される電圧がＶｉｎｉｔ２−Ｖｉｎｉｔ１となる。電位Ｖｉｎｉｔ１が電位Ｖｃａｔよりも低いため、発光ダイオード１２０Ａを逆バイアス状態にして発光ダイオード１２０Ａに電流を流れにくくすることができ、例えば発光ダイオード１２０Ａの劣化を抑制できる。

期間Ｔ１２において、スイッチ１１３をオフ状態にし、スイッチ１１５をオン状態にし、スイッチ１１６をオン状態にし、スイッチ１１７をオン状態にし、スイッチ１１８をオフ状態にし、スイッチ１１９をオフ状態にする。なお、期間Ｔ１２を閾値電圧データ取得期間とすることもできる。

このとき、トランジスタ１１４がオン状態のままである。よって、トランジスタ１１４のソースとドレインの間に電流が流れることにより、トランジスタ１１４のソースの電位が変化し、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）がトランジスタ１１４の閾値電圧（Ｖｔｈ１１４）（Ｖｂ）以下になった時点でトランジスタ１１４がオフ状態になる。容量素子１１１に印加される電圧は、トランジスタ１１４の閾値電圧（Ｖｔｈ１１４）と同等の値になる。なお、必ずしも期間Ｔ１２において、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）をトランジスタ１１４の閾値電圧（Ｖｔｈ１１４）以下に変化させなくてもよく、例えば、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）がトランジスタ１１４の閾値電圧（Ｖｔｈ１１４）よりも大きくてもよい。

期間Ｔ１３において、スイッチ１１３をオン状態にし、スイッチ１１５をオフ状態にし、スイッチ１１６をオフ状態にし、スイッチ１１７をオン状態にし、スイッチ１１８をオン状態にし、スイッチ１１９をオフ状態にする。このとき、配線１０１を介して入力される信号の電位を電位Ｖｓｉｇとする。なお、期間Ｔ１３を信号入力前処理期間とすることもできる。

このとき、容量素子１１１の一対の電極の一方の電位が入力された信号の電位（Ｖｓｉｇ）になる。さらに、トランジスタ１１４のゲートが浮遊状態になり、トランジスタ１１４のゲートの電位が入力された信号に応じて変化し、トランジスタ１１４のソースの電位がＶｉｎｉｔ１になる。容量素子１１１に印加される電圧は、Ｖｔｈ１１４と同等の値である。容量素子１１２に印加される電圧は、Ｖｓｉｇ−Ｖｉｎｉｔ１になる。さらに、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）は、Ｖｓｉｇ−Ｖｔｈ１１４−Ｖｉｎｉｔ１（Ｖｃ）になる。

期間Ｔ１４において、スイッチ１１３をオフ状態にし、スイッチ１１５をオフ状態にし、スイッチ１１６をオフ状態にし、スイッチ１１７をオフ状態にし、スイッチ１１８をオフ状態にし、スイッチ１１９をオン状態にする。なお、期間Ｔ１４を電流生成期間としてもよい。

このとき、トランジスタ１１４がオン状態になり、トランジスタ１１４のソースとドレインの間に電流が流れる。さらに、容量素子１１１の一対の電極のそれぞれ、及び容量素子１１２の一対の電極のそれぞれが浮遊状態であるため、トランジスタ１１４のゲートの電位が変化する。さらに、発光ダイオード１２０Ａのアノードとカソードの間に電流が流れることにより発光ダイオード１２０Ａが発光する。このとき、トランジスタ１１４のソースの電位をＶｅｌとすると、トランジスタ１１４のゲートの電位がＶｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ１＋Ｖｅｌとなるため、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）は、Ｖｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ１（Ｖｃ）となる。よって、トランジスタ１１４のソースの電位の変化によるトランジスタのゲートとソースの間の電圧（Ｖｇｓ１１４）の変化を抑制できる。

なお、図１２（Ｃ）に示すように、期間Ｔ１３’において、スイッチ１１３をオン状態にし、スイッチ１１５をオン状態にし、スイッチ１１６をオフ状態にし、スイッチ１１７をオン状態にし、スイッチ１１８をオン状態にし、スイッチ１１９をオフ状態にしてもよい。なお、期間Ｔ１３’を移動度補正期間としてもよい。

このとき、期間Ｔ１３’の長さに応じてトランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）がＶｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ１−Ｖｘ（Ｖｄ）に変化する。電位Ｖｘは、期間Ｔ１３’の長さに応じて変化する電位の変化量である。その後、期間Ｔ１４では、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）がＶｔｈ１１４＋Ｖｓｉｇ−Ｖｉｎｉｔ１−Ｖｘ（Ｖｄ）になる。

図１２（Ｃ）に示すように、期間Ｔ１３’の長さを設定し、トランジスタ１１４のゲートとソースの間の電圧（Ｖｇｓ１１４）を所望の値にすることにより、トランジスタ１１４の移動度のばらつきによる影響を抑制できる。

以上が図１２（Ａ）に示す半導体装置の駆動方法例の説明である。

なお、図１２（Ｄ）に示すように、図１２（Ａ）に示す半導体装置のトランジスタ１１４をＰチャネル型トランジスタとしてもよい。このとき、発光ダイオード１２０Ａのアノードは、配線１０５に接続され、発光ダイオード１２０Ａのカソードは、容量素子１１２の一対の電極の他方に接続される。配線１０２には、電位Ｖｃａｔが与えられるとし、配線１０５には、電位Ｖｉｎｉｔ２又は電位Ｖｄｄが与えられるとする。図１２（Ｄ）に示す半導体装置の駆動方法例としては、例えば図１２（Ａ）に示す半導体装置の駆動方法例（スイッチ１１３、スイッチ１１５、スイッチ１１６、スイッチ１１７、スイッチ１１８、スイッチ１１９の動作及び配線１０１、１０３の電位）を用いることができる。

図８（Ａ）、図９（Ａ）、図１０（Ａ）、図１１（Ａ）、及び図１２（Ａ）に示す半導体装置において、発光ダイオード１２０Ａに流れる電流値は、トランジスタ１１４のソースとドレインの間に流れる電流値（Ｉｄｓ１１４ともいう）によって決まり、トランジスタ１１４を飽和領域で動作させる場合、トランジスタ１１４のソースとドレインの間に流れる電流値（Ｉｄｓ１１４）は、トランジスタ１１４の閾値電圧（Ｖｔｈ１１４）に関係なく、入力された信号の値に応じて決まる。このことは、図８（Ｄ）、図９（Ｄ）、図１０（Ｄ）、図１１（Ｄ）、及び図１２（Ｄ）を用いて説明した半導体装置の駆動方法例でも同じである。

以上が本実施の形態に係る半導体装置の駆動方法例の説明である。

図１乃至図１２を用いて説明したように、本実施の形態に係る半導体装置の一例では、閾値電圧データ取得期間を設け、トランジスタの閾値電圧のデータを予め取得しておく。これにより、トランジスタのソースとドレインの間に流れる電流量を、トランジスタの閾値電圧に関係なく決めることができるため、トランジスタの閾値電圧のばらつきによる影響を抑制することができ、トランジスタの劣化による影響を抑制できる。

本実施の形態に係る半導体装置の一例では、移動度補正期間を設け、トランジスタの移動度に応じて該トランジスタのゲートの電位を設定することにより、トランジスタの移動度のばらつきによる影響を抑制できる。

よって、本実施の形態に係る半導体装置の一例では、トランジスタのソースとドレインの間に流れる電流量を制御できるため、動作不良を抑制できる。

なお、本明細書等において、当業者であれば、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する全ての端子の接続先を特定しなくても、発明の一態様を構成できる場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であり、本明細書等に記載されていると判断できる場合がある。特に、端子の接続先が複数存在する場合には、その端子の接続先を特定の箇所に限定してなくてもよい。従って、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成できる場合がある。

なお、本明細書等において、当業者であれば、ある回路について少なくとも接続先、又は機能を特定すれば、本発明の一態様を特定できる場合がある。すなわち、接続先又は機能を特定すれば、発明の一態様が明確であり、本明細書等に記載されていると判断できる場合がある。従って、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているとみなすことができる。又は、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているとみなすことができる。

なお、明細書の中の図面や文章において規定されていない内容について、その内容を除くことを規定することにより本発明の一態様を構成してもよい。例えば、従来技術が本発明の技術的範囲内に入らないことを規定することにより本発明の一態様を構成できる。

本実施の形態では、基本原理の一例について述べている。従って、本実施の形態の一部又は全部について、他の実施の形態の一部また全部と、適宜組み合わせ、適用、又は置換を行い実施できる。

（実施の形態２）
本実施の形態では、電流源としての機能を有する複数の単位回路を有する半導体装置の例について説明する。

本実施の形態に係る半導体装置の例について図１３乃至図１６を用いて説明する。

図１３（Ａ）に示す半導体装置は、行方向に複数の単位回路（単位回路２００＿ｊ（ｊは自然数）、単位回路２００＿ｊ＋１）と、複数の配線（配線２０１＿ｊと、配線２０１＿ｊ＋１）と、を有する。単位回路２００＿ｊは、配線２０１＿ｊに接続され、単位回路２００＿ｊ＋１は、配線２０１＿ｊ＋１に接続される。

図１３（Ｂ）に示す半導体装置は、列方向に複数の単位回路（単位回路２００＿ｉ（ｉは自然数）、単位回路２００＿ｉ＋１）と、複数の配線（配線２０２＿ｉ及び配線２０２＿ｉ＋１）と、を有する。単位回路２００＿ｉは、配線２０２＿ｉに接続され、単位回路２００＿ｉ＋１は、配線２０２＿ｉ＋１に接続される。

単位回路２００＿ｊ、単位回路２００＿ｊ＋１、単位回路２００＿ｉ、単位回路２００＿ｉ＋１としては、例えば上記実施の形態１の半導体装置に示す単位回路１００を用いることができる。各単位回路２００＿ｊ、単位回路２００＿ｊ＋１、単位回路２００＿ｉ、単位回路２００＿ｉ＋１に上記実施の形態１の半導体装置に示す負荷１２０を設けてもよい。又は、３つ以上の単位回路を半導体装置に設けてもよい。

配線２０１＿ｊと、配線２０１＿ｊ＋１は、例えば上記実施の形態１の半導体装置に示す配線１０１又は配線１０２などとして機能させることができる配線である。

配線２０２＿ｉ及び配線２０２＿ｉ＋１は、例えば上記実施の形態１の半導体装置に示す配線１０３又は配線１０４などとして機能させることができる配線である。

図１３（Ｃ）に示す半導体装置は、図１３（Ａ）に示す半導体装置の単位回路２００＿ｊ及び単位回路２００＿ｊ＋１が共通の配線２０１に接続される構成である。上記構成にすることにより、配線の数を少なくでき、半導体装置の面積を小さくできる。

図１３（Ｄ）に示す半導体装置は、図１３（Ｂ）に示す半導体装置の単位回路２００＿ｉ及び単位回路２００＿ｉ＋１が共通の配線２０２に接続される構成である。上記構成にすることにより、配線の数を少なくでき、半導体装置の面積を小さくできる。

なお、上記構成に限定されず、例えば図１３（Ｅ）に示すように、図１３（Ａ）に示す半導体装置の単位回路２００＿ｊ及び単位回路２００＿ｊ＋１を共通の配線２０２に接続させて半導体装置を構成してもよい。例えば、図１３（Ｆ）に示すように、図１３（Ｂ）に示す半導体装置の単位回路２００＿ｉ及び単位回路２００＿ｉ＋１を共通の配線２０１に接続させて半導体装置を構成してもよい。

複数の単位回路２００＿ｊ、単位回路２００＿ｊ＋１、単位回路、２００＿ｉ、単位回路２００＿ｉ＋１を有する半導体装置の具体例として、上記実施の形態１の半導体装置に示す単位回路１００を複数有する半導体装置の構成例について、図１４を用いて説明する。なお、図１４では、一例として図４（Ａ）に示す構成の単位回路１００であり、且つスイッチ１１３の代わりにトランジスタ１１３Ｔ、スイッチ１１５の代わりにトランジスタ１１５Ｔ、スイッチ１１６の代わりにトランジスタ１１６Ｔ、スイッチ１１７の代わりにトランジスタ１１７Ｔ、スイッチ１１８の代わりにトランジスタ１１８Ｔを有する構成の場合について説明するが、これに限定されず、他の構成の単位回路１００を用いてもよい。

図１４に示す半導体装置は、行列方向に配置された複数の単位回路（単位回路１００（Ｍ（Ｍは自然数），Ｎ（Ｎは自然数））、単位回路１００（Ｍ＋１，Ｎ）、単位回路１００（Ｍ，Ｎ＋１）、単位回路１００（Ｍ＋１，Ｎ＋１））と、複数の配線（配線１０１＿Ｎ、配線１０１＿Ｎ＋１）と、配線１０２、配線１０３、配線１０５と、複数の配線（配線１５１＿Ｍ、配線１５１＿Ｍ＋１）と、複数の配線（配線１５２＿Ｍ、配線１５２＿Ｍ＋１）と、複数の配線（配線１５３＿Ｍ、配線１５３＿Ｍ＋１）と、複数の配線（配線１５４＿Ｍ、配線１５４＿Ｍ＋１）と、複数の配線（配線１５５＿Ｍ、配線１５５＿Ｍ＋１）と、を有する。

図１４に示す半導体装置では、単位回路１００（Ｍ，Ｎ）、単位回路１００（Ｍ＋１，Ｎ）、単位回路１００（Ｍ，Ｎ＋１）、単位回路１００（Ｍ＋１，Ｎ＋１）のそれぞれのスイッチ１１８であるトランジスタ１１８Ｔのソース及びドレインの一方が同じ配線１０３に接続され、負荷１２０の２つの端子の他方が同じ配線１０５に接続される。

図１４に示す半導体装置では、Ｎ列目の単位回路１００（Ｍ，Ｎ）、単位回路１００（Ｍ＋１，Ｎ）のそれぞれのスイッチ１１３であるトランジスタ１１３Ｔのソース及びドレインの一方が配線１０１＿Ｎに接続され、Ｎ＋１列目の単位回路１００（Ｍ，Ｎ＋１）、単位回路１００（Ｍ＋１，Ｎ＋１）のそれぞれのスイッチ１１３であるトランジスタ１１３Ｔのソース及びドレインの一方が配線１０１＿Ｎ＋１に接続される。

図１４に示す半導体装置では、Ｍ行目の単位回路１００（Ｍ，Ｎ）、単位回路１００（Ｍ，Ｎ＋１）のそれぞれのスイッチ１１３であるトランジスタ１１３Ｔのゲートが配線１５１＿Ｍに接続され、スイッチ１１５であるトランジスタ１１５Ｔのゲートが配線１５２＿Ｍに接続され、スイッチ１１６であるトランジスタ１１６Ｔのゲートが配線１５３＿Ｍに接続され、スイッチ１１７であるトランジスタ１１７Ｔのゲートが配線１５４＿Ｍに接続され、スイッチ１１８であるトランジスタ１１８Ｔのゲートが配線１５５＿Ｍに接続される。Ｍ＋１行目の単位回路１００（Ｍ＋１，Ｎ）、単位回路１００（Ｍ＋１，Ｎ＋１）のそれぞれのスイッチ１１３であるトランジスタ１１３Ｔのゲートが配線１５１＿Ｍ＋１に接続され、スイッチ１１５であるトランジスタ１１５Ｔのゲートが配線１５２＿Ｍ＋１に接続され、スイッチ１１６であるトランジスタ１１６Ｔのゲートが配線１５３＿Ｍ＋１に接続され、スイッチ１１７であるトランジスタ１１７Ｔのゲートが配線１５４＿Ｍ＋１に接続され、スイッチ１１８であるトランジスタ１１８Ｔのゲートが配線１５５＿Ｍ＋１に接続される。このとき、配線１５１＿Ｍ、１５１＿Ｍ＋１、１５２＿Ｍ、１５２＿Ｍ＋１と、１５３＿Ｍ、１５３＿Ｍ＋１、１５４＿Ｍ、１５４＿Ｍ＋１、１５５＿Ｍ、１５５＿Ｍ＋１のそれぞれの電位を制御することにより、スイッチ１１３であるトランジスタ１１３Ｔ、スイッチ１１５であるトランジスタ１１５Ｔ、スイッチ１１６であるトランジスタ１１６Ｔ、スイッチ１１７であるトランジスタ１１７Ｔ、及びスイッチ１１８であるトランジスタ１１８Ｔをオン状態にするか否かを制御できる。

Ｉ行（Ｍ以上Ｍ＋１以下の自然数）Ｊ列目（Ｎ以上Ｎ＋１以下の自然数）の単位回路１００（Ｉ，Ｊ）において、スイッチ１１３であるトランジスタ１１３Ｔのソース及びドレインの一方は、配線１０１＿Ｊに接続され、スイッチ１１３であるトランジスタ１１３Ｔのゲートは、配線１５１＿Ｉに接続される。スイッチ１１５であるトランジスタ１１５Ｔのゲートは、配線１５２＿Ｉに接続される。スイッチ１１６であるトランジスタ１１６Ｔのゲートは、配線１５３＿Ｉに接続される。スイッチ１１７であるトランジスタ１１７Ｔのゲートは、配線１５４＿Ｉに接続される。スイッチ１１８であるトランジスタ１１８Ｔのゲートは、配線１５５＿Ｉに接続される。

図１４に一例として示すように、複数の単位回路に接続させる配線を複数設けてもよい。これにより、配線数をさらに少なくできる。

さらに、複数の単位回路を有する半導体装置の他の例について図１５を用いて説明する。

図１５に示す半導体装置は、駆動回路２１０と、複数の配線（配線２１１＿１乃至配線２１１＿３）と、複数の単位回路（単位回路２２０＿１乃至単位回路２２０＿３）と、複数のスイッチ（スイッチ２２１＿１乃至スイッチ２２１＿３）と、負荷２２２と、を有する。

単位回路２００としては、上記実施の形態１の単位回路１００を用いることができる。

図１５に示す半導体装置では、駆動回路２１０から複数の配線２１１＿１乃至２１１＿３を介して電位又は信号を与えることにより、複数の単位回路２２０＿１乃至２２０＿３のそれぞれにおいて、生成される電流量が設定される。さらに、複数のスイッチ２２１＿１乃至２２１＿３により、負荷２２２に流れる電流量が制御される。

上記構成にすることにより、複数の単位回路により負荷に流れる電流量を制御する電流源としての機能を有する半導体装置を構成できる。

以上が図１５に示す半導体装置の例の説明である。

図１３乃至図１５を用いて説明したように、複数の単位回路を用いて半導体装置を構成できる。

本実施の形態に係る半導体装置の一例では、複数の単位回路のそれぞれにおいて、トランジスタの閾値電圧のばらつきによる影響を抑制でき、トランジスタの劣化による影響を抑制できる。

本実施の形態に係る半導体装置の一例では、複数の単位回路のそれぞれにおいて、トランジスタの移動度に応じて該トランジスタのゲートの電位を設定することにより、トランジスタの移動度のばらつきによる影響を抑制できる。

よって、本実施の形態に係る半導体装置の一例では、複数の単位回路のそれぞれにおいて、トランジスタのソースとドレインの間に流れる電流量を制御できるため、動作不良を抑制できる。

（実施の形態３）
本実施の形態では、上記実施の形態の半導体装置のトランジスタの例について説明する。

本実施の形態に係るトランジスタの構造例について、図１６を用いて説明する。

図１６（Ａ）に示すトランジスタは、被素子形成層４００＿Ａの上に、導電層４０１＿Ａと、絶縁層４０２＿Ａと、半導体層４０３＿Ａと、導電層４０５ａ＿Ａと、導電層４０５ｂ＿Ａと、絶縁層４０６と、を含む。

図１６（Ｂ）に示すトランジスタは、被素子形成層４００＿Ｂの上に、導電層４０１＿Ｂと、絶縁層４０２＿Ｂと、領域４０４ａ及び領域４０４ｂを含む半導体層４０３＿Ｂと、導電層４０５ａ＿Ｂと、導電層４０５ｂ＿Ｂと、絶縁層４０７と、を含む。

さらに、図１６（Ａ）及び図１６（Ｂ）に示す各構成要素について説明する。なお、各層を複数の材料の積層構造により構成してもよい。

被素子形成層４００＿Ａ及び４００＿Ｂとしては、例えば絶縁層、又は絶縁表面を有する基板などを用いることができる。

上記基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。例えば、ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造できる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。

なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置し、該別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。

なお、所定の機能を実現させるために必要な回路の全てを同じ基板に形成しなくてもよい。つまり、所定の機能を実現させるために必要な回路の一部をある基板に形成し、所定の機能を実現させるために必要な回路の別の一部を別の基板に形成してもよい。例えば、所定の機能を実現させるために必要な回路の一部をガラス基板に形成し、所定の機能を実現させるために必要な回路の別の一部を単結晶基板（又はＳＯＩ基板）に形成してもよい。このとき、所定の機能を実現させるために必要な回路の別の一部が形成される単結晶基板（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップともいう）を、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）によって、ガラス基板に接続して、ガラス基板にＩＣチップを配置してもよい。

本実施の形態では、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＳＭＴ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）、又はプリント基板などを用いてガラス基板と上記ＩＣチップを接続できる。このように、回路の一部を画素部と同じ基板に形成することにより、部品点数が減りコストが低減する、又は回路部品間の接続点数が減り信頼性が向上する。特に、駆動電圧の大きい部分の回路、又は駆動周波数の高い部分の回路などは、消費電力が大きくなってしまう場合が多い。そこで、このような回路を、画素部とは別の基板（例えば単結晶基板）に形成して、ＩＣチップを構成する。ＩＣチップを用いることにより、消費電力の増加を防ぐことができる。

導電層４０１＿Ａ及び４０１＿Ｂのそれぞれは、トランジスタのゲートとしての機能を有する。なお、トランジスタのゲートとしての機能を有する層をゲート電極又はゲート配線ともいう。

導電層４０１＿Ａ及び４０１＿Ｂとしては、例えばモリブデン、マグネシウム、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。

絶縁層４０２＿Ａ及び４０２＿Ｂのそれぞれは、トランジスタのゲート絶縁層としての機能を有する。

絶縁層４０２＿Ａ及び４０２＿Ｂとしては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、酸化ハフニウム層、又は酸化ランタン層を用いることができる。

絶縁層４０２＿Ａ及び４０２＿Ｂとしては、例えば元素周期表の第１３族元素及び酸素元素を含む材料の絶縁層を用いることもできる。

半導体層４０３＿Ａ及び４０３＿Ｂのそれぞれは、トランジスタのチャネルが形成される層（チャネル形成層ともいう）としての機能を有する。半導体層４０３＿Ａ及び４０３＿Ｂに適用可能な半導体としては、例えば元素周期表の第１４族の半導体（シリコンなど）を含有する半導体を用いることができる。このとき、半導体層は、単結晶半導体層、多結晶半導体層、微結晶半導体層、又は非晶質半導体層であってもよい。

半導体層４０３＿Ａ及び４０３＿Ｂに適用可能な半導体層として酸化物半導体層を用いてもよい。

酸化物半導体層は、単結晶、多結晶（ポリクリスタルともいう）又は非晶質などの状態をとる。酸化物半導体層がアモルファス層と結晶を含む層との積層であってもよい。

酸化物半導体としては、例えばインジウム及びガリウムの一方若しくは両方と、亜鉛と、を含む金属酸化物、又は該金属酸化物に含まれるガリウムの一部若しくは全部の代わりに他の金属元素を含む金属酸化物などが挙げられる。

上記金属酸化物としては、例えばＩｎ系金属酸化物、Ｚｎ系金属酸化物、Ｉｎ−Ｚｎ系金属酸化物、又はＩｎ−Ｇａ−Ｚｎ系金属酸化物などを用いることができる。又は、上記Ｉｎ−Ｇａ−Ｚｎ系金属酸化物に含まれるＧａ（ガリウム）の一部若しくは全部の代わりに他の金属元素を含む金属酸化物を用いてもよい。

上記他の金属元素としては、例えばチタン、ジルコニウム、ハフニウム、ゲルマニウム、及び錫の一つ又は複数などを用いることができる。又は、上記他の金属元素としては、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、及びルテチウムの一つ又は複数などを用いることもできる。上記他の金属元素は、スタビライザーとしての機能を有する。なお、上記他の金属元素の添加量は、該金属酸化物が半導体として機能することが可能な量である。

例えば、上記Ｉｎ−Ｇａ−Ｚｎ系金属酸化物に含まれるＧａ（ガリウム）の全部の代わりに錫を用いるとＩｎ−Ｓｎ−Ｚｎ系金属酸化物となり、上記Ｉｎ−Ｇａ−Ｚｎ系金属酸化物に含まれるＧａ（ガリウム）の一部の代わりにチタンを用いるとＩｎ−Ｔｉ−Ｇａ−Ｚｎ系金属酸化物となる。

酸化物半導体層は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。

酸化物半導体層は、例えばＣＡＡＣ−ＯＳを有してもよい。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。

酸化物半導体層は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体層は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を含む。

酸化物半導体層は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体層は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体層は、例えば、完全な非晶質であり、結晶部を有さない。

なお、酸化物半導体層が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合層であってもよい。混合層は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合層は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。

なお、酸化物半導体層は、例えば、単結晶を有してもよい。

酸化物半導体層は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体層の一例としては、ＣＡＡＣ−ＯＳ層がある。

ＣＡＡＣ−ＯＳ層に含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ層に含まれる結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ層には明確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ層は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ層に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳ層の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ−ＯＳ層において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ層の形成過程において、酸化物半導体層の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ層へ不純物を添加することにより、当該不純物添加領域において結晶部の結晶性が低下することもある。

ＣＡＡＣ−ＯＳ層に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ層の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ層の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ層が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。

上記ＣＡＡＣ−ＯＳを含む酸化物半導体の層をチャネル形成層として用いた電界効果トランジスタは、可視光や紫外光の照射による電気特性の変動が低いため、信頼性が高い。

さらに、図１６（Ｂ）に示す領域４０４ａ及び４０４ｂは、ドーパントが添加され、トランジスタのソース又はドレインとしての機能を有する。ドーパントとしては、例えば元素周期表の１３族の元素（例えば硼素など）、元素周期表の１５族の元素（例えば窒素、リン、及び砒素の一つ又は複数）、及び希ガス元素（例えばヘリウム、アルゴン、及びキセノンの一つ又は複数）の一つ又は複数を用いることができる。なお、トランジスタのソースとしての機能を有する領域をソース領域ともいい、トランジスタのドレインとしての機能を有する領域をドレイン領域ともいう。領域４０４ａ及び４０４ｂにドーパントを添加することにより導電層との間の抵抗を小さくできる。

導電層４０５ａ＿Ａ、４０５ｂ＿Ａ、４０５ａ＿Ｂ、及び４０５ｂ＿Ｂのそれぞれは、トランジスタのソース又はドレインとしての機能を有する。なお、トランジスタのソースとしての機能を有する層をソース電極又はソース配線ともいい、トランジスタのドレインとしての機能を有する層をドレイン電極又はドレイン配線ともいう。

導電層４０５ａ＿Ａ、４０５ｂ＿Ａ、４０５ａ＿Ｂ、及び４０５ｂ＿Ｂとしては、例えばアルミニウム、マグネシウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。

絶縁層４０６としては、例えば絶縁層４０２＿Ａ及び４０２＿Ｂに適用可能な材料の層を用いることができる。

絶縁層４０７としては、例えば絶縁層４０２＿Ａ及び４０２＿Ｂに適用可能な材料の層を用いることができる。

半導体層４０３＿Ａ又は４０３＿Ｂとして酸化物半導体層を用いる場合、例えば脱水化・脱水素化を行い、酸化物半導体層中の水素、水、水酸基、又は水素化物（水素化合物ともいう）などの不純物を排除し、且つ酸化物半導体層に酸素を供給することにより、酸化物半導体層を高純度化させることができる。例えば、酸化物半導体層に接する層として酸素を含む層を用い、加熱処理を行うことにより、酸化物半導体層を高純度化させることができる。

例えば、４００℃以上７５０℃以下、又は４００℃以上基板の歪み点未満の温度で加熱処理を行う。さらに、その後の工程において加熱処理を行ってもよい。このとき、上記加熱処理を行う加熱処理装置としては、例えばＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置又はＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。高温のガスとしては、例えば希ガス、又は加熱処理によって被処理物と反応しない不活性気体（例えば窒素）を用いることができる。

上記加熱処理を行った後、その加熱温度を維持しながら又はその加熱温度から降温する過程で該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のＮ_２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下の雰囲気）を導入してもよい。このとき、酸素ガス又はＮ_２Ｏガスは、水、水素などを含まないことが好ましい。加熱処理装置に導入する酸素ガス又はＮ_２Ｏガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、すなわち、酸素ガス又はＮ_２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。酸素ガス又はＮ_２Ｏガスの作用により、酸化物半導体層に酸素が供給され、酸化物半導体層中の酸素欠乏に起因する欠陥を低減できる。なお、上記高純度の酸素ガス、高純度のＮ_２Ｏガス、又は超乾燥エアの導入は、上記加熱処理時に行ってもよい。

高純度化させた酸化物半導体層をトランジスタに用いることにより、酸化物半導体層のキャリア密度を１×１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０^１１／ｃｍ^３未満にすることができ、トランジスタの閾値電圧をプラスシフトさせ、ノーマリ・オフ化させることができる。チャネル幅１μｍあたりのトランジスタのオフ電流を、１０ａＡ（１×１０^−１７Ａ）以下、さらには１ａＡ（１×１０^−１８Ａ）以下、さらには１０ｚＡ（１×１０^−２０Ａ）以下、さらには１ｚＡ（１×１０^−２１Ａ）以下、さらには１００ｙＡ（１×１０^−２２Ａ）以下にすることができる。トランジスタのオフ電流は、低ければ低いほどよいが、本実施の形態に係るトランジスタのオフ電流の下限値は、約１０^−３０Ａ／μｍであると見積もられる。

図１６を用いて説明したように、本実施の形態に係るトランジスタの一例を本発明の一態様の半導体装置のトランジスタに適用することにより半導体装置を構成できる。

（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置の構造例について説明する。

本実施の形態に係る半導体装置の構造例について、図１７を用いて説明する。図１７（Ａ）は、平面模式図であり、図１７（Ｂ）は、図１７（Ａ）の線分Ａ−Ｂの断面模式図である。なお、図１７では、実際の寸法と異なる構成要素を含む。便宜のため、図１７（Ｂ）では、図１７（Ａ）の線分Ａ−Ｂの断面の一部を省略している。なお、図１７では、一例として図１（Ａ）のスイッチ１１３、１１５、１１６、１１７、及び１１８のそれぞれの代わりにトランジスタを有する構成の半導体装置の例について示しているが、これに限定されず、他の構成の半導体装置にも本実施の形態に係る半導体装置の構造を適宜用いることができる。

図１７に示す半導体装置は、導電層５１１ａ乃至５１１ｇと、絶縁層５１２と、半導体層５１３ａ乃至５１３ｆと、導電層５１５ａ乃至５１５ｈと、絶縁層５１６と、を含む。

導電層５１１ａ乃至５１１ｇのそれぞれは、基板５００の一平面に設けられる。

導電層５１１ａは、例えば図１（Ａ）に示す半導体装置のスイッチ１１３の代わりのトランジスタのゲート及び配線としての機能を有する。

導電層５１１ｂは、例えば図１（Ａ）に示す半導体装置のトランジスタ１１４のゲート、及び容量素子１１１の一対の電極の他方としての機能を有する。

導電層５１１ｃは、例えば図１（Ａ）に示す半導体装置のスイッチ１１５の代わりのトランジスタのゲート及び配線としての機能を有する。

導電層５１１ｄは、例えば図１（Ａ）に示す半導体装置のスイッチ１１６の代わりのトランジスタのゲート及び配線としての機能を有する。

導電層５１１ｅは、例えば図１（Ａ）に示す半導体装置のスイッチ１１７の代わりのトランジスタのゲート及び配線としての機能を有する。

導電層５１１ｆは、例えば図１（Ａ）に示す半導体装置のスイッチ１１８の代わりのトランジスタのゲート及び配線としての機能を有する。

導電層５１１ｇは、例えば図１（Ａ）に示す半導体装置の容量素子１１２の一対の電極の他方としての機能を有する。なお、複数の単位回路を有する場合、複数の単位回路毎に容量素子１１１及び１１２の一つ又は複数の面積を変えてもよい。

絶縁層５１２は、導電層５１１ａ乃至５１１ｇを介して基板５００の一平面に設けられる。

絶縁層５１２は、例えば図１（Ａ）に示す半導体装置の容量素子１１１の誘電体層、容量素子１１２の誘電体層、スイッチ１１３の代わりのトランジスタのゲート絶縁層、トランジスタ１１４のゲート絶縁層、スイッチ１１５の代わりのトランジスタのゲート絶縁層、スイッチ１１６の代わりのトランジスタのゲート絶縁層、スイッチ１１７の代わりのトランジスタのゲート絶縁層、スイッチ１１８の代わりのトランジスタのゲート絶縁層としての機能を有する。

半導体層５１３ａは、絶縁層５１２を介して導電層５１１ａに重畳する。

半導体層５１３ａは、例えば図１（Ａ）に示す半導体装置のスイッチ１１３の代わりのトランジスタのチャネル形成層としての機能を有する。

半導体層５１３ｂは、絶縁層５１２を介して導電層５１１ｂに重畳する。

半導体層５１３ｂは、例えば図１（Ａ）に示す半導体装置のトランジスタ１１４のチャネル形成層としての機能を有する。なお、他のスイッチであるトランジスタのチャネル形成層としての機能を有する半導体層の面積より、半導体層５１３ｂの面積が大きい。必ずしもこれに限定されないが半導体層５１３ｂの面積を大きくすることにより、トランジスタ１１４のソースとドレインの間に流れる電流量を調整できる。

半導体層５１３ｃは、絶縁層５１２を介して導電層５１１ｃに重畳する。

半導体層５１３ｃは、例えば図１（Ａ）に示す半導体装置のスイッチ１１５の代わりのトランジスタのチャネル形成層としての機能を有する。

半導体層５１３ｄは、絶縁層５１２を介して導電層５１１ｄに重畳する。

半導体層５１３ｄは、例えば図１（Ａ）に示す半導体装置のスイッチ１１６の代わりのトランジスタのチャネル形成層としての機能を有する。

半導体層５１３ｅは、絶縁層５１２を介して導電層５１１ｅに重畳する。

半導体層５１３ｅは、例えば図１（Ａ）に示す半導体装置のスイッチ１１７の代わりのトランジスタのチャネル形成層としての機能を有する。

半導体層５１３ｆは、絶縁層５１２を介して導電層５１１ｆに重畳する。

半導体層５１３ｆは、例えば図１（Ａ）に示す半導体装置のスイッチ１１８の代わりのトランジスタのチャネル形成層としての機能を有する。

導電層５１５ａは、半導体層５１３ａに接続される。

導電層５１５ａは、例えば図１（Ａ）に示す半導体装置のスイッチ１１３の代わりのトランジスタのソース及びドレインの一方、並びに配線１０１としての機能を有する。

導電層５１５ｂは、半導体層５１３ａに接続される。導電層５１５ｂは、絶縁層５１２を介して導電層５１１ｂに重畳する。導電層５１５ｂは、絶縁層５１２を介して導電層５１１ｇに重畳する。導電層５１５ｂは、半導体層５１３ｄに接続される。

導電層５１５ｂは、例えば図１（Ａ）に示す半導体装置の容量素子１１１の一対の電極の一方、容量素子１１２の一対の電極の一方、及びスイッチ１１３の代わりのトランジスタのソース及びドレインの他方としての機能を有する。

導電層５１５ｃは、半導体層５１３ｂに接続される。導電層５１５ｃは、半導体層５１３ｃに接続される。

導電層５１５ｃは、例えば図１（Ａ）に示す半導体装置のトランジスタ１１４のソース及びドレインの一方、スイッチ１１５の代わりのトランジスタのソース及びドレインの一方、並びに配線１０２としての機能を有する。

導電層５１５ｄは、半導体層５１３ｃに接続される。導電層５１５ｄは、絶縁層５１２を貫通して設けられた開口部で導電層５１１ｂに接続される。

導電層５１５ｄは、例えば図１（Ａ）に示す半導体装置のスイッチ１１５の代わりのトランジスタのソース及びドレインの他方としての機能を有する。

導電層５１５ｅは、半導体層５１３ｂに接続される。導電層５１５ｅは、半導体層５１３ｄに接続される。導電層５１５ｅは、半導体層５１３ｅに接続される。

導電層５１５ｅは、例えば図１（Ａ）に示す半導体装置のトランジスタ１１４のソース及びドレインの他方、スイッチ１１６の代わりのトランジスタのソース及びドレインの他方、スイッチ１１７の代わりのトランジスタのソース及びドレインの一方としての機能を有する。

導電層５１５ｆは、半導体層５１３ｅに接続される。導電層５１５ｆは、半導体層５１３ｆに接続される。導電層５１５ｆは、絶縁層５１２を貫通して設けられた開口部で導電層５１１ｇに接続される。

導電層５１５ｆは、例えば図１（Ａ）に示す半導体装置のスイッチ１１７の代わりのトランジスタのソース及びドレインの他方、スイッチ１１８の代わりのトランジスタのソース及びドレインの他方としての機能を有する。

導電層５１５ｇは、半導体層５１３ｆに接続される。

導電層５１５ｇは、例えば図１（Ａ）に示す半導体装置のスイッチ１１８の代わりのトランジスタのソース及びドレインの一方、並びに配線１０３としての機能を有する。

導電層５１５ｈは、絶縁層５１２を貫通して設けられた開口部で導電層５１１ｇに接続される。

絶縁層５１６は、半導体層５１３ａ乃至５１３ｆ、導電層５１５ａ乃至５１５ｈを介して絶縁層５１２の一平面に設けられる。

本実施の形態に係る半導体装置の他の構造例について、図１８を用いて説明する。図１８（Ａ）及び図１８（Ｂ）に示す半導体装置は、図１７に示す半導体装置の導電層５１５ｃ及び５１５ｅの形状が異なる。このとき、導電層５１５ｃは、半導体層５１３ｂに重畳する部分がＵ字型である。

さらに、本実施の形態に係る半導体装置の他の構造例について、図１９を用いて説明する。図１９（Ａ）は、平面模式図であり、図１９（Ｂ）は、図１９（Ａ）の線分Ｃ−Ｄの断面模式図である。なお、図１９では、実際の寸法と異なる構成要素を含む。便宜のため、図１９（Ｂ）では、図１９（Ａ）の線分Ｃ−Ｄの断面の一部を省略している。

図１９に示す半導体装置は、絶縁層６０１と、導電層６１１ａ乃至６１１ｇと、絶縁層６１２と、半導体層６１３ａ乃至６１３ｇと、導電層６１５ａ乃至６１５ｉと、絶縁層６１７と、を含む。

半導体層６１３ａ乃至６１３ｇのそれぞれは、絶縁層６０１を介して基板６００の一平面に設けられる。

半導体層６１３ａは、例えば図１（Ａ）に示す半導体装置のスイッチ１１３の代わりのトランジスタのチャネル形成層としての機能を有する。

半導体層６１３ｂは、例えば図１（Ａ）に示す半導体装置の容量素子１１１の一対の電極の一方、容量素子１１２の一対の電極の他方としての機能を有する。なお、複数の単位回路を有する場合、複数の単位回路毎に容量素子１１１及び１１２の一つ又は複数の面積を変えてもよい。

半導体層６１３ｃは、例えば図１（Ａ）に示す半導体装置のトランジスタ１１４のチャネル形成層としての機能を有する。

半導体層６１３ｄは、例えば図１（Ａ）に示す半導体装置のスイッチ１１５の代わりのトランジスタのチャネル形成層としての機能を有する。

半導体層６１３ｅは、例えば図１（Ａ）に示す半導体装置のスイッチ１１６の代わりのトランジスタのチャネル形成層としての機能を有する。

半導体層６１３ｆは、例えば図１（Ａ）に示す半導体装置のスイッチ１１７の代わりのトランジスタのチャネル形成層としての機能を有する。

半導体層６１３ｇは、例えば図１（Ａ）に示す半導体装置のスイッチ１１８の代わりのトランジスタのチャネル形成層としての機能を有する。

絶縁層６１２は、絶縁層６０１及び半導体層６１３ａ乃至６１３ｇを介して基板６００の一平面に設けられる。

絶縁層６１２は、例えば図１（Ａ）に示す半導体装置の容量素子１１１の誘電体層、容量素子１１２の誘電体層、スイッチ１１３の代わりのトランジスタのゲート絶縁層、トランジスタ１１４のゲート絶縁層、スイッチ１１５の代わりのトランジスタのゲート絶縁層、スイッチ１１６の代わりのトランジスタのゲート絶縁層、スイッチ１１７の代わりのトランジスタのゲート絶縁層、スイッチ１１８の代わりのトランジスタのゲート絶縁層としての機能を有する。

導電層６１１ａは、絶縁層６１２を介して半導体層６１３ａに重畳する。

導電層６１１ａは、例えば図１（Ａ）に示す半導体装置のスイッチ１１３の代わりのトランジスタのゲート及び配線としての機能を有する。

導電層６１１ｂは、絶縁層６１２を介して半導体層６１３ｂ及び半導体層６１３ｃに重畳する。

導電層６１１ｂは、例えば図１（Ａ）に示す半導体装置のトランジスタ１１４のゲート、及び容量素子１１１の一対の電極の他方としての機能を有する。

導電層６１１ｃは、絶縁層６１２を介して半導体層６１３ｂに重畳する。

導電層６１１ｃは、例えば図１（Ａ）に示す半導体装置の容量素子１１２の一対の電極の他方としての機能を有する。

導電層６１１ｄは、絶縁層６１２を介して半導体層６１３ｄに重畳する。

導電層６１１ｄは、例えば図１（Ａ）に示す半導体装置のスイッチ１１５の代わりのトランジスタのゲート及び配線としての機能を有する。

導電層６１１ｅは、絶縁層６１２を介して半導体層６１３ｅに重畳する。

導電層６１１ｅは、例えば図１（Ａ）に示す半導体装置のスイッチ１１６の代わりのトランジスタのゲート及び配線としての機能を有する。

導電層６１１ｆは、絶縁層６１２を介して半導体層６１３ｆに重畳する。

導電層６１１ｆは、例えば図１（Ａ）に示す半導体装置のスイッチ１１７の代わりのトランジスタのゲート及び配線としての機能を有する。

導電層６１１ｇは、絶縁層６１２を介して半導体層６１３ｇに重畳する。

導電層６１１ｇは、例えば図１（Ａ）に示す半導体装置のスイッチ１１８の代わりのトランジスタのゲート及び配線としての機能を有する。

絶縁層６１７は、導電層６１１ａ乃至６１１ｇを介して絶縁層６１２の一平面に設けられる。

導電層６１５ａは、絶縁層６１２及び６１７を貫通して設けられた開口部で半導体層６１３ａに接続される。

導電層６１５ｂは、絶縁層６１２及び６１７を貫通して設けられた開口部で半導体層６１３ａに接続される。導電層６１５ｂは、絶縁層６１２及び６１７を貫通して設けられた開口部で半導体層６１３ｂに接続される。

導電層６１５ｃは、絶縁層６１２及び６１７を貫通して設けられた開口部で半導体層６１３ｃに接続される。導電層６１５ｃは、絶縁層６１２及び６１７を貫通して設けられた開口部で半導体層６１３ｄに接続される。

導電層６１５ｄは、絶縁層６１２及び６１７を貫通して設けられた開口部で半導体層６１３ｂに接続される。導電層６１５ｄは、絶縁層６１７を貫通して設けられた開口部で導電層６１１ｂに接続される。

導電層６１５ｅは、絶縁層６１２及び６１７を貫通して設けられた開口部で半導体層６１３ｃに接続される。導電層６１５ｅは、絶縁層６１２及び６１７を貫通して設けられた開口部で半導体層６１３ｅに接続される。導電層６１５ｅは、絶縁層６１２及び６１７を貫通して設けられた開口部で半導体層６１３ｆに接続される。

導電層６１５ｆは、絶縁層６１２及び６１７を貫通して設けられた開口部で半導体層６１３ｆに接続される。導電層６１５ｆは、絶縁層６１２及び６１７を貫通して設けられた開口部で半導体層６１３ｇに接続される。導電層６１５ｆは、絶縁層６１７を貫通して設けられた開口部で導電層６１１ｃに接続される。

導電層６１５ｇは、絶縁層６１２及び６１７を貫通して設けられた開口部で半導体層６１３ｇに接続される。

導電層６１５ｈは、絶縁層６１７を貫通して設けられた開口部で導電層６１１ｃに接続される。

導電層６１５ｉは、絶縁層６１２及び６１７を貫通して設けられた開口部で半導体層６１３ｂに接続される。導電層６１５ｉは、絶縁層６１２及び６１７を貫通して設けられた開口部で半導体層６１３ｅに接続される。

さらに、半導体装置が発光素子を有する場合の構造例について、図２０を用いて説明する。図２０は、本実施の形態に係る表示装置の構造例を示す断面模式図である。なお、本実施の形態では、表示装置の発光素子が上面方向に光を射出される構造であるが、これに限定されず、下面方向に光を射出する構造又は上面及び下面方向に光を射出する構造でもよい。

図２０に示す表示装置は、図１７に示す半導体装置の構成に加え、絶縁層５１７と、導電層５１８と、絶縁層５２１と、発光層５２２と、導電層５２３と、基板５２４と、着色層５２５と、絶縁層５２６と、絶縁層５２７と、を含む。なお、これに限定されず、例えば図１８及び図１９に示す半導体装置の構成を用いて発光素子を有する半導体装置を構成してもよい。

絶縁層５１７は、絶縁層５１６の上に設けられる。

導電層５１８は、絶縁層５１７の上に設けられ、絶縁層５１６及び絶縁層５１７を貫通して設けられた開口部で導電層５１５ｈに接続される。

導電層５１８は、例えば発光ダイオードの電極としての機能を有する。

絶縁層５２１は、導電層５１８の上に設けられる。

発光層５２２は、絶縁層５２１の上に設けられ、絶縁層５２１を貫通して設けられた開口部で導電層５１８に接続される。

発光層５２２は、例えば発光ダイオードの発光層としての機能を有する。

導電層５２３は、発光層５２２の上に設けられ、発光層５２２に接続される。

導電層５２３は、例えば発光ダイオードの電極としての機能を有する。

着色層５２５は、発光層５２２からの光のうち、特定の波長の光を透過するように、基板５２４の一平面に設けられる。

絶縁層５２６は、着色層５２５を介して基板５２４の一平面に設けられる。

絶縁層５２７は、絶縁層５２６と、導電層５２３の間に設けられる。

さらに、図１７乃至図２０を用いて説明した半導体装置の各構成要素について説明する。なお、各層を複数の材料の積層により構成してもよい。

基板５００、基板５２４及び基板６００としては、例えばガラス基板又はプラスチック基板を用いることができる。なお、必ずしも基板５００、基板５２４及び基板６００を設けなくてもよい。

絶縁層６０１としては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。例えば、絶縁層６０１としては、酸化シリコン層又は酸化窒化シリコン層などを用いることができる。上記酸化絶縁層がハロゲンを含んでいてもよい。なお、必ずしも絶縁層６０１を設けなくてもよい。

導電層５１１ａ乃至５１１ｇ、及び導電層６１１ａ乃至６１１ｇとしては、例えば図１６（Ａ）に示すトランジスタの導電層４０１＿Ａに適用可能な材料の層を用いることができる。

半導体層５１３ａ乃至５１３ｆ、及び半導体層６１３ａ乃至６１３ｇとしては、例えば図１６（Ａ）に示すトランジスタの半導体層４０３＿Ａに適用可能な材料の層を用いることができる。

絶縁層５１２、６１２としては、例えば図１６（Ａ）に示すトランジスタの絶縁層４０２＿Ａに適用可能な材料の層を用いることができる。

導電層５１５ａ乃至５１５ｈ、及び導電層６１５ａ乃至６１５ｉとしては、例えば図１６（Ａ）に示すトランジスタの導電層４０５ａ＿Ａ及び４０５ｂ＿Ａに適用可能な材料の層を用いることができる。

絶縁層５１６としては、例えば図１６（Ａ）に示す絶縁層４０６に適用可能な材料の層を用いることができる。

絶縁層５１７、６１７としては、例えば絶縁層５１２に適用可能な材料の層を用いることができる。

導電層５１８としては、例えば導電層５１５ａ乃至５１５ｈに適用可能な材料の層を用いることができる。

絶縁層５２１としては、例えば有機絶縁層又は無機絶縁層を用いることができる。なお、絶縁層５２１は、隔壁ともいう。

発光層５２２は、特定の色の光を呈する単色光を射出する層である。発光層５２２としては、例えば特定の色を呈する光を射出する発光材料を用いた発光層を用いることができる。なお、互いに異なる特性の色を呈する光を射出する発光層の積層を用いて発光層５２２を構成してもよい。発光材料としては、蛍光材料又は燐光材料などのエレクトロルミネセンス材料を用いることができる。複数のエレクトロルミネセンス材料を含む材料を用いて発光材料を構成してもよい。例えば青色を呈する光を射出する蛍光材料の層、橙色を呈する光を射出する第１の燐光材料の層、及び橙色を呈する光を射出する第２の燐光材料の層の積層により、白色を呈する光を射出する発光層を構成してもよい。エレクトロルミネセンス材料としては、有機エレクトロルミネセンス材料又は無機エレクトロルミネセンス材料を用いることができる。上記発光層に加え、例えばホール注入層、ホール輸送層、電子輸送層、及び電子注入層の一つ又は複数を設けて電界発光層を構成してもよい。

導電層５２３としては、導電層５１５ａ乃至５１５ｈ、及び導電層６１５ａ乃至６１５ｉに適用可能な材料の層のうち、光を透過する材料の層を用いることができる。

着色層５２５としては、例えば赤色を呈する波長の光、緑色を呈する波長の光、又は青色を呈する波長の光を透過し、染料又は顔料を含む層を用いることができる。着色層５２５として、シアン、マゼンタ、又はイエローの色を呈する光を透過し、染料又は顔料を含む層を用いてもよい。例えば、染料を含む場合、着色層５２５は、例えばフォトリソグラフィ法、印刷法、又はインクジェット法を用いて形成され、顔料を含む場合、着色層５２５は、フォトリソグラフィ法、印刷法、電着法、又は電子写真法などを用いて形成される。例えばインクジェット法を用いることにより、室温で製造、低真空度で製造、又は大型基板上に製造できる。レジストマスクを用いなくても製造できるため、製造コスト及び製造工程数を低減できる。

絶縁層５２６としては、例えば絶縁層６０１に適用可能な材料の層を用いることができる。絶縁層５２６に適用可能な材料の積層により絶縁層５２６を構成してもよい。なお、絶縁層５２６を必ずしも設けなくてもよいが、絶縁層５２６を設けることにより、着色層５２５からの発光素子への不純物の侵入を抑制できる。

絶縁層５２７としては、例えば絶縁層６０１に適用可能な材料の層又は樹脂材料の層を用いることができる。絶縁層５２７に適用可能な材料の積層により絶縁層５２７を構成してもよい。

図１７乃至図２０を用いて説明したように、本実施の形態に係る半導体装置の一例は、発光素子として特定の色の光を呈する光を射出する発光素子と、発光素子が射出する光のうち、特定の波長を有する光を透過する着色層を含む構造である。上記構造にすることにより、作製工程を容易にし、歩留まりを向上させることができる。例えば、メタルマスクを用いなくても表示素子を作製できるため、作製工程が容易になる。

本実施の形態に係る表示装置の一例では、単位回路と同一基板上に駆動回路を設けてもよい。このとき、駆動回路などの回路のトランジスタの構造を、単位回路のトランジスタの構造と同じにしてもよい。単位回路と同一基板上に駆動回路などの回路を設けることにより、単位回路及び駆動回路の接続配線の数を低減できる。

（実施の形態５）
本実施の形態では、駆動回路を有する半導体装置の例について説明する。

本実施の形態に係る半導体装置の構成例について図２１を用いて説明する。

図２１（Ａ）に示す半導体装置は、駆動回路（Ｄｒｖともいう）９０１と、駆動回路９０２と、配線９０３と、配線９０４と、配線９０５と、単位回路（ＵＣともいう）９１０と、を有する。なお、単位回路９１０を複数設けてもよい。例えば、単位回路を画素回路として複数設けることにより、表示装置を構成できる。９００は単位回路９１０が設けられる領域を示す。

駆動回路９０１は、配線９０３を介して単位回路９１０に電位又は信号を入力することにより単位回路９１０を制御する機能を有する。

駆動回路９０１は、例えばシフトレジスタなどを用いて構成される。

駆動回路９０２は、配線９０４を介して単位回路９１０に電位又は信号を入力することにより単位回路９１０を制御する機能を有する。

駆動回路９０２は、例えばシフトレジスタなどを用いて構成される。

なお、単位回路９１０と同一基板上に駆動回路９０１及び９０２の一つを設けてもよい。

配線９０５としては、例えば電位を供給する配線又は信号を供給する配線などが挙げられる。配線９０５は、駆動回路９０１又は他の回路に接続される。なお、配線９０５の数は、複数でもよい。

図２１（Ｂ）に示すように、単位回路９１０の異なる素子に接続された複数の配線を単位回路９１０が設けられる領域９００の外で接続することにより配線９０５としてもよい。

図２１を用いて説明したように、本実施の形態に係る半導体装置の一例では、単位回路及び駆動回路を同一基板上に設けることができる。

（実施の形態６）
本実施の形態では、電子モジュールとしての機能を有する半導体装置の例について説明する。

本実施の形態に係る半導体装置の構成例について図２２を用いて説明する。図２２は、本実施の形態に係る半導体装置の構成例を説明するための図である。

図２２に示す半導体装置は、表示パネル９５１と、端子９５３を介して表示パネル９５１に接続された回路基板９５２と、表示パネル９５１に重畳するタッチパネル９５４と、を有する。

表示パネル９５１としては、本発明の一態様の半導体装置を適用できる。

回路基板９５２には、例えば表示パネル９５１又はタッチパネル９５４の駆動を制御する機能を有する回路などが設けられる。

タッチパネル９５４としては、例えば容量式タッチパネル、抵抗膜式タッチパネル、及び光学式タッチパネルなどの一つ又は複数を用いることができる。なお、タッチパネル９５４の代わりに又はタッチパネル９５４に加えて、例えばハウジング、放熱板、光学フィルム、偏光板、位相差板、プリズムシート、拡散板、バックライトなどを設けて、表示モジュールにしてもよい。

図２２に示すように、本実施の形態に係る半導体装置は、上記実施の形態に示す半導体装置とタッチパネルなどの他の構成要素を用いて構成される。

（実施の形態７）
本実施の形態では、上記実施の形態の半導体装置を用いて構成されるパネルを筐体に有する電子機器の例について、図２３を用いて説明する。

図２３（Ａ）に示す電子機器は、携帯型情報端末の例である。

図２３（Ａ）に示す電子機器は、筐体１０１１と、筐体１０１１に設けられたパネル１０１２と、ボタン１０１３と、スピーカー１０１４を具備する。

なお、筐体１０１１に外部機器に図２３（Ａ）に示す電子機器を接続するための接続端子、図２３（Ａ）に示す電子機器を操作するためのボタンのうち、一つ又は複数を設けてもよい。

パネル１０１２は、表示パネル及びタッチパネルとしての機能を有する。パネル１０１２としては、本発明の一態様である半導体装置にタッチパネルを重ねて構成されるパネルを用いることができる。

ボタン１０１３は、筐体１０１１に設けられる。例えば、電源ボタンであるボタン１０１３を設けることにより、ボタン１０１３を押すことにより電子機器をオン状態にするか否かを制御できる。

スピーカー１０１４は、筐体１０１１に設けられる。スピーカー１０１４は、音声を出力する機能を有する。

なお、筐体１０１１にマイクを設けてもよい。マイクを設けることにより、例えば図２３（Ａ）に示す電子機器を電話機として機能させることができる。

図２３（Ａ）に示す電子機器は、例えば電話機、電子書籍、パーソナルコンピュータ、及び遊技機の一つ又は複数としての機能を有する。

図２３（Ｂ）に示す電子機器は、折り畳み式の情報端末の例である。

図２３（Ｂ）に示す電子機器は、筐体１０２１ａと、筐体１０２１ｂと、筐体１０２１ａに設けられたパネル１０２２ａと、筐体１０２１ｂに設けられたパネル１０２２ｂと、軸部１０２３と、ボタン１０２４と、接続端子１０２５と、記録媒体挿入部１０２６と、スピーカー１０２７と、を有する。

筐体１０２１ａと筐体１０２１ｂは、軸部１０２３により接続される。

パネル１０２２ａ及びパネル１０２２ｂは、表示パネル及びタッチパネルとしての機能を有する。パネル１０２２ａ及びパネル１０２２ｂとしては、本発明の一態様である半導体装置にタッチパネルを重ねて構成されるパネルを適用できる。

図２３（Ｂ）に示す電子機器では、軸部１０２３があるため、例えば筐体１０２１ａ又は筐体１０２１ｂを動かして筐体１０２１ａを筐体１０２１ｂに重畳させ、電子機器を折り畳むことができる。

ボタン１０２４は、筐体１０２１ｂに設けられる。なお、筐体１０２１ａにボタン１０２４を設けてもよい。例えば、電源ボタンとしての機能を有するボタン１０２４を設けることにより、ボタン１０２４を押すことで電子機器内の回路に電力を供給するか否かを制御できる。

接続端子１０２５は、筐体１０２１ａに設けられる。なお、筐体１０２１ｂに接続端子１０２５を設けてもよい。複数の接続端子１０２５を筐体１０２１ａ及び筐体１０２１ｂの一方又は両方に設けてもよい。接続端子１０２５は、図２３（Ｂ）に示す電子機器と他の機器を接続するための端子である。

記録媒体挿入部１０２６は、筐体１０２１ａに設けられる。なお、筐体１０２１ｂに記録媒体挿入部１０２６を設けてもよい。複数の記録媒体挿入部１０２６を筐体１０２１ａ及び筐体１０２１ｂの一方又は両方に設けてもよい。例えば記録媒体挿入部にカード型記録媒体を挿入することにより、カード型記録媒体から電子機器へのデータの読み出し、又は電子機器内データのカード型記録媒体への書き込みを行うことができる。

スピーカー１０２７は、筐体１０２１ｂに設けられる。スピーカー１０２７は、音声を出力する機能を有する。なお、スピーカー１０２７を筐体１０２１ｂの代わりに筐体１０２１ａに設けてもよい。

なお、筐体１０２１ａ又は筐体１０２１ｂにマイクを設けてもよい。マイクを設けることにより、例えば図２３（Ｂ）に示す電子機器を電話機として機能させることができる。

図２３（Ｂ）に示す電子機器は、例えば電話機、電子書籍、パーソナルコンピュータ、及び遊技機の一つ又は複数としての機能を有する。

図２３（Ｃ）に示す電子機器は、設置型情報端末の例である。図２３（Ｃ）に示す設置型情報端末は、筐体１０３１と、筐体１０３１に設けられたパネル１０３２と、ボタン１０３３と、スピーカー１０３４と、を具備する。

パネル１０３２は、表示パネル及びタッチパネルとしての機能を有する。パネル１０３２としては、本発明の一態様である半導体装置とタッチパネルを重ねて構成されるパネルを適用できる。

なお、パネル１０３２を、筐体１０３１の甲板部１０３５に設けることもできる。

さらに、筐体１０３１に券などを出力する券出力部、硬貨投入部、及び紙幣挿入部の一つ又は複数を設けてもよい。

ボタン１０３３は、筐体１０３１に設けられる。例えば、電源ボタンとしての機能を有するボタン１０３３を設けることにより、ボタン１０３３を押すことで電子機器内の回路に電力を供給するか否かを制御できる。

スピーカー１０３４は、筐体１０３１に設けられる。スピーカー１０３４は、音声を出力する機能を有する。

図２３（Ｃ）に示す電子機器は、例えば現金自動預け払い機、チケットなどの注文をするための情報通信端末（マルチメディアステーションともいう）、又は遊技機としての機能を有する。

図２３（Ｄ）は、設置型情報端末の例である。図２３（Ｄ）に示す電子機器は、筐体１０４１と、筐体１０４１に設けられたパネル１０４２と、筐体１０４１を支持する支持台１０４３と、ボタン１０４４と、接続端子１０４５と、スピーカー１０４６と、を有する。

なお、筐体１０４１に外部機器に接続させるための接続端子、図２３（Ｄ）に示す電子機器を操作するためのボタンのうち、一つ又は複数を設けてもよい。

パネル１０４２は、表示パネルとしての機能を有する。パネル１０４２としては、本発明の一態様である半導体装置を適用できる。本発明の一態様である半導体装置にタッチパネルを重ね、パネル１０４２にタッチパネルとしての機能を加えてもよい。

ボタン１０４４は、筐体１０４１に設けられる。例えば、電源ボタンとしての機能を有するボタン１０４４を設けることにより、ボタン１０４４を押すことで電子機器内の回路に電力を供給するか否かを制御できる。

接続端子１０４５は、筐体１０４１に設けられる。接続端子１０４５は、図２３（Ｄ）に示す電子機器と他の機器を接続するための端子である。例えば、接続端子１０４５により図２３（Ｄ）に示す電子機器とパーソナルコンピュータを接続することにより、パーソナルコンピュータから入力されるデータ信号に応じた画像をパネル１０４２に表示させることができる。例えば、図２３（Ｄ）に示す電子機器のパネル１０４２が接続する電子機器のパネルより大きければ、他の電子機器の表示画像を拡大でき、複数の人が同時に視認しやすくなる。

スピーカー１０４６は、筐体１０４１に設けられる。スピーカー１０４６は、音声を出力する機能を有する。

図２３（Ｄ）に示す電子機器は、例えば出力モニタ、パーソナルコンピュータ、又はテレビジョン装置としての機能を有する。

図２３を用いて説明したように本発明の一態様である半導体装置をパネルに用いることができる。

なお、本明細書等においては、様々な図を参照して説明した回路は、回路構成の一例であるため、さらに、トランジスタを追加することができる。逆に、回路図の各ノードにおいて、トランジスタ、スイッチ、受動素子などを設けないようにすることもできる。例えば、あるノードにおいて、直接的に接続されたトランジスタを、これ以上は設けないこともできる。

なお、本明細書等において、ある一つの実施の形態を説明するための図又は文章の一部分を取り出して、発明の一態様を構成してもよい。従って、ある部分を述べる図又は文章が記載されている場合、そこから一部分の図又は文章を取り出した内容も、発明の一態様にできる。そのため、例えば能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面又は文章において、その一部分を取り出して、発明の一態様を構成できる。例えば、Ｘ個（Ｘは整数）の回路素子（トランジスタ、容量素子など）が記載された回路図から、Ｙ個（ＹはＸよりも小さい整数）の回路素子（トランジスタ、容量素子など）を抜き出して、発明の一態様を構成してもよい。別の例としては、Ｘ個の層が記載された断面図から、Ｙ個の層を抜き出して、発明の一態様を構成してもよい。さらに別の例としては、Ｘ個の要素を有して構成されるタイミングチャートから、Ｙ個の要素を抜き出して、発明の一態様を構成してもよい。

なお、本明細書等においては、ある一つの実施の形態において述べる図又は文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易である。従って、ある一つの実施の形態において述べる図又は文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示しており、発明の一態様を構成できる。

なお、本明細書等において、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示され、上記図に記載した内容により発明の一態様を構成できる。従って、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されており、上記図から発明の一態様を構成できる。同様に、図の一部を取り出した図についても、発明の一態様として開示されており、発明の一態様を構成できる。

１００ 単位回路
１０１ 配線
１０２ 配線
１０３ 配線
１０４ 配線
１０５ 配線
１０６ 配線
１１１ 容量素子
１１２ 容量素子
１１３ スイッチ
１１３Ｔ トランジスタ
１１４ トランジスタ
１１５ スイッチ
１１５Ｔ トランジスタ
１１６ スイッチ
１１６Ｔ トランジスタ
１１７ スイッチ
１１７Ｔ トランジスタ
１１８ スイッチ
１１８Ｔ トランジスタ
１１９ スイッチ
１１９Ｔ トランジスタ
１２０ 負荷
１２０Ａ 発光ダイオード
１２２ スイッチ
１２２Ｔ トランジスタ
１２３ スイッチ
１２４ スイッチ
１３１ 回路
１３２ 回路
１３３ 回路
１３４ 回路
１３５ 回路
１３６ 回路
１４１ 容量素子
１４２ 回路
１４３ 回路
１４５ 回路
１４６ 回路
１４７ 回路
１４８ 回路
１４９ 回路
１５１ 配線
１５２ 配線
１５３ 配線
１５４ 配線
１５５ 配線
２００ 単位回路
２０１ 配線
２０２ 配線
２１０ 駆動回路
２１１ 配線
２２０ 単位回路
２２１ スイッチ
２２２ 負荷
４００＿Ａ 被素子形成層
４００＿Ｂ 被素子形成層
４０１＿Ａ 導電層
４０１＿Ｂ 導電層
４０２ 絶縁層
４０２＿Ａ 絶縁層
４０２＿Ｂ 絶縁層
４０３＿Ａ 半導体層
４０３＿Ｂ 半導体層
４０４ａ 領域
４０４ｂ 領域
４０５ａ＿Ａ 導電層
４０５ａ＿Ｂ 導電層
４０５ｂ＿Ａ 導電層
４０５ｂ＿Ｂ 導電層
４０６ 絶縁層
４０７ 絶縁層
５００ 基板
５１１ａ 導電層
５１１ｂ 導電層
５１１ｃ 導電層
５１１ｄ 導電層
５１１ｅ 導電層
５１１ｆ 導電層
５１１ｇ 導電層
５１２ 絶縁層
５１３ａ 半導体層
５１３ｂ 半導体層
５１３ｃ 半導体層
５１３ｄ 半導体層
５１３ｅ 半導体層
５１３ｆ 半導体層
５１５ａ 導電層
５１５ｂ 導電層
５１５ｃ 導電層
５１５ｄ 導電層
５１５ｅ 導電層
５１５ｆ 導電層
５１５ｇ 導電層
５１５ｈ 導電層
５１６ 絶縁層
５１７ 絶縁層
５１８ 導電層
５２１ 絶縁層
５２２ 発光層
５２３ 導電層
５２４ 基板
５２５ 着色層
５２６ 絶縁層
５２７ 絶縁層
６００ 基板
６０１ 絶縁層
６１１ａ 導電層
６１１ｂ 導電層
６１１ｃ 導電層
６１１ｄ 導電層
６１１ｅ 導電層
６１１ｆ 導電層
６１１ｇ 導電層
６１２ 絶縁層
６１３ａ 半導体層
６１３ｂ 半導体層
６１３ｃ 半導体層
６１３ｄ 半導体層
６１３ｅ 半導体層
６１３ｆ 半導体層
６１３ｇ 半導体層
６１５ａ 導電層
６１５ｂ 導電層
６１５ｃ 導電層
６１５ｄ 導電層
６１５ｅ 導電層
６１５ｆ 導電層
６１５ｇ 導電層
６１５ｈ 導電層
６１５ｉ 導電層
６１７ 絶縁層
９００ 領域
９０１ 駆動回路
９０２ 駆動回路
９０３ 配線
９０４ 配線
９０５ 配線
９１０ 単位回路
９５１ 表示パネル
９５２ 回路基板
９５３ 端子
９５４ タッチパネル
１０１１ 筐体
１０１２ パネル
１０１３ ボタン
１０１４ スピーカー
１０２１ａ 筐体
１０２１ｂ 筐体
１０２２ａ パネル
１０２２ｂ パネル
１０２３ 軸部
１０２４ ボタン
１０２５ 接続端子
１０２６ 記録媒体挿入部
１０２７ スピーカー
１０３１ 筐体
１０３２ パネル
１０３３ ボタン
１０３４ スピーカー
１０３５ 甲板部
１０４１ 筐体
１０４２ パネル
１０４３ 支持台
１０４４ ボタン
１０４５ 接続端子
１０４６ スピーカー

Claims (4)

1. 第１の配線乃至第４の配線と、
   第１の容量素子及び第２の容量素子と、
   第１のスイッチ乃至第５のスイッチと、
   トランジスタと、
   負荷と、を有し、
   前記第１のスイッチは、前記第１の配線と、前記第１の容量素子の一対の電極の一方との導通を制御する機能を有するとともに、前記第１の配線と、前記第２の容量素子の一対の電極の一方との導通を制御する機能を有し、
   前記第２のスイッチは、前記トランジスタのゲートと、前記トランジスタのソースまたはドレインの一方との導通を制御する機能を有し、
   前記第３のスイッチは、前記トランジスタのソースまたはドレインの他方と、前記第１の容量素子の一対の電極の一方との導通を制御する機能を有するとともに、前記トランジスタのソースまたはドレインの他方と、前記第２の容量素子の一対の電極の一方との導通を制御する機能を有し、
   前記第４のスイッチは、前記トランジスタのソースまたはドレインの他方と、前記第２の容量素子の一対の電極の他方との導通を制御する機能を有し、
   前記第５のスイッチは、前記第３の配線と、前記第２の容量素子の一対の電極の他方との導通を制御する機能を有し、
   前記トランジスタは、ソースまたはドレインの一方が前記第２の配線と電気的に接続され、ゲートが前記第１の容量素子の一対の電極の他方と電気的に接続され、
   前記負荷は、２つの端子を有し、
   前記２つの端子の一方は、前記第２の容量素子の一対の電極の他方と電気的に接続され、
   前記２つの端子の他方は、前記第４の配線と電気的に接続されていることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置を有する電子機器。
3. 請求項１に記載の半導体装置と、
   タッチパネルと、を有する表示モジュール。
4. 請求項３に記載の表示モジュールを有する電子機器。

Images